KR101992152B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR101992152B1
KR101992152B1 KR1020120130540A KR20120130540A KR101992152B1 KR 101992152 B1 KR101992152 B1 KR 101992152B1 KR 1020120130540 A KR1020120130540 A KR 1020120130540A KR 20120130540 A KR20120130540 A KR 20120130540A KR 101992152 B1 KR101992152 B1 KR 101992152B1
Authority
KR
South Korea
Prior art keywords
layer
barrier
barrier layer
light emitting
type semiconductor
Prior art date
Application number
KR1020120130540A
Other languages
Korean (ko)
Other versions
KR20140063318A (en
Inventor
허주녕
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120130540A priority Critical patent/KR101992152B1/en
Publication of KR20140063318A publication Critical patent/KR20140063318A/en
Application granted granted Critical
Publication of KR101992152B1 publication Critical patent/KR101992152B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 기판 상에 배치되는 제1 도전형 반도체층과, 제1 도전형 반도체층 상에 배치되는 활성층과, 활성층 상에 배치되는 제2 도전형 반도체층을 포함한다. 활성층은 다수의 우물층과 다수의 배리어층을 포함한다. 다수의 배리어층 중 하나 또는 둘 이상의 배리어층은 전자 차단층이다.The light emitting device includes a first conductive semiconductor layer disposed on a substrate, an active layer disposed on the first conductive semiconductor layer, and a second conductive semiconductor layer disposed on the active layer. The active layer includes a plurality of well layers and a plurality of barrier layers. One or two or more of the plurality of barrier layers is an electron blocking layer.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}TECHNICAL FIELD [0001] The present invention relates to a light emitting device and a light emitting device package,

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

실시예는 발광 소자 패키지에 관한 것이다.An embodiment relates to a light emitting device package.

발광 소자를 구비한 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.Researches on a light emitting device package having a light emitting element are actively underway.

발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다. The light emitting device is, for example, a semiconductor light emitting device or a semiconductor light emitting diode formed of a semiconductor material and converting electrical energy into light.

반도체 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다. Semiconductor light emitting devices have advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environmental friendliness compared with conventional light sources such as fluorescent lamps and incandescent lamps. Therefore, much research is underway to replace an existing light source with a semiconductor light emitting element.

반도체 발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.Semiconductor light emitting devices are increasingly used as light sources for various lamps used in indoor and outdoor, lighting devices such as liquid crystal display devices, electric sign boards, and street lamps.

실시예는 발광 효율을 향상시킬 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of improving the luminous efficiency.

실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 배치되는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 활성층; 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 활성층은 다수의 우물층과 다수의 배리어층을 포함하고, 상기 다수의 배리어층 중 하나 또는 둘 이상의 배리어층은 전자 차단층이다.According to an embodiment, the light emitting element comprises: a substrate; A first conductive semiconductor layer disposed on the substrate; An active layer disposed on the first conductive semiconductor layer; And a second conductive semiconductor layer disposed on the active layer, wherein the active layer includes a plurality of well layers and a plurality of barrier layers, and one or two or more barrier layers of the plurality of barrier layers are an electron blocking layer .

실시예에 따르면, 발광 소자 패키지는, 몸체; 상기 몸체 상에 배치되는 제1 및 제2 리드 전극; 상기 몸체 및 상기 제1 및 제2 리드 전극 중 하나의 위에 배치되는 상기 발광 소자; 및According to an embodiment, a light emitting device package includes: a body; First and second lead electrodes disposed on the body; The light emitting element disposed on the body and one of the first and second lead electrodes; And

상기 발광 소자를 포위하는 몰딩 부재를 포함한다.And a molding member surrounding the light emitting element.

실시예는 이동도가 빠른 전자가 p형 반도체층에 인접한 활성층의 우물층에 집중되지 않도록 활성층에 전자 차단층을 형성함으로써, 발광 효율을 향상시킬 수 있다. The embodiment can improve the luminous efficiency by forming the electron blocking layer in the active layer so that electrons having a high mobility are not concentrated on the well layer of the active layer adjacent to the p-type semiconductor layer.

실시예는 InAlGaN을 배리어층으로 사용함으로써, 격자 부정합(lattice mismatch)으로 인한 스트레인(strain)을 완화하여 발광 효율을 증가시킬 수 있다. By using InAlGaN as a barrier layer, the embodiment can relax the strain due to lattice mismatch and increase the luminous efficiency.

도 1은 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2는 도 1의 발광 구조물을 상세히 도시한 단면도이다.
도 3은 제1 실시예에 따른 발광 구조물의 에너지 밴드 다이어그램을 도시한 도면이다.
도 4는 제2 실시예에 따른 발광 구조물의 에너지 밴드 다이어그램을 도시한 도면이다.
도 5는 제3 실시예에 따른 발광 구조물의 에너지 밴드 다이어그램을 도시한 도면이다.
도 6은 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 7은 실시예에 따른 플립형 발광 소자를 도시한 단면도이다.
도 8은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 9는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.
2 is a cross-sectional view illustrating the light emitting structure of FIG. 1 in detail.
3 is a diagram showing an energy band diagram of the light emitting structure according to the first embodiment.
4 is a diagram showing an energy band diagram of a light emitting structure according to the second embodiment.
5 is a diagram showing an energy band diagram of a light emitting structure according to the third embodiment.
6 is a cross-sectional view illustrating a horizontal light emitting device according to an embodiment.
7 is a cross-sectional view illustrating a flip-type light emitting device according to an embodiment.
8 is a cross-sectional view illustrating a vertical light emitting device according to an embodiment.
9 is a cross-sectional view illustrating a light emitting device package according to an embodiment.

발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In describing an embodiment according to the invention, in the case of being described as being formed "above" or "below" each element, the upper (upper) or lower (lower) Directly contacted or formed such that one or more other components are disposed between the two components. Also, in the case of "upper (upper) or lower (lower)", it may include not only an upward direction but also a downward direction based on one component.

도 1은 실시예에 따른 발광 소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.

도 1을 참조하면, 실시예에 따른 발광 소자는 기판(1)과 및 상기 기판(1) 상에 배치된 발광 구조물(9)을 포함할 수 있다.Referring to FIG. 1, a light emitting device according to an embodiment may include a substrate 1 and a light emitting structure 9 disposed on the substrate 1.

상기 기판(1)은 발광 구조물(10)을 성장시키는 한편 상기 발광 구조물(10)을 지지하는 역할을 하며, 반도체 물질의 성장에 적합한 물질, 즉 캐리어 웨이퍼로 형성될 수 있다. 상기 기판(1)은 상기 발광 구조물(9)과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.The substrate 1 serves to grow the light emitting structure 10 and supports the light emitting structure 10 and may be formed of a material suitable for growth of a semiconductor material, that is, a carrier wafer. The substrate 1 may be formed of a material having a similar lattice constant to the light emitting structure 9 and having thermal stability, and may be a conductive substrate or an insulating substrate.

상기 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.The substrate 1 may be formed of at least one selected from the group consisting of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

상기 기판(1)과 상기 발광 구조물(9) 사이에 버퍼층(3)이 배치될 수 있지만, 이에 대해서는 한정하지 않는다.The buffer layer 3 may be disposed between the substrate 1 and the light emitting structure 9, but the present invention is not limited thereto.

상기 버퍼층(3)은 상기 기판(1)과 상기 발광 구조물(9) 사이의 큰 격자 상수 차이를 완화하여 주기 위해 형성될 수 있다. 즉, 상기 기판(1) 상에 상기 버퍼층(3)이 형성되고, 상기 버퍼층(3) 상에 상기 발광 구조물(9)이 형성될 수 있다. 이러한 경우, 상기 발광 구조물(9)은 상기 버퍼층(3)과의 격자 상수 차이가 작으므로, 상기 발광 구조물(9)이 상기 버퍼층(3) 상에 불량 없이 안정적으로 성장되어 전기적 및 광학적 특성이 향상될 수 있다.The buffer layer 3 may be formed to mitigate a large lattice constant difference between the substrate 1 and the light emitting structure 9. That is, the buffer layer 3 may be formed on the substrate 1, and the light emitting structure 9 may be formed on the buffer layer 3. In this case, since the lattice constant difference of the light emitting structure 9 with respect to the buffer layer 3 is small, the light emitting structure 9 is stably grown on the buffer layer 3 without failing to improve the electrical and optical characteristics .

상기 발광 구조물(9)은 다수의 화합물 반도체층을 포함할 수 있다. 상기 다수의 화합물 반도체층은 적어도 제1 도전형 반도체층(5), 활성층(10) 및 제2 도전형 반도체층(7)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The light emitting structure 9 may include a plurality of compound semiconductor layers. The plurality of compound semiconductor layers may include at least the first conductivity type semiconductor layer 5, the active layer 10, and the second conductivity type semiconductor layer 7, but the present invention is not limited thereto.

예컨대, 상기 활성층(10)은 상기 제1 도전형 반도체층(5) 상에 배치되고, 상기 제2 도전형 반도체층(7)은 상기 활성층(10) 상에 배치될 수 있다.For example, the active layer 10 may be disposed on the first conductivity type semiconductor layer 5, and the second conductivity type semiconductor layer 7 may be disposed on the active layer 10.

상기 버퍼층(3), 상기 제1 도전형 반도체층(5), 상기 활성층(10) 및 상기 제2 도전형 반도체층(7)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다. 예컨대, 상기 제1 도전형 반도체층(5), 상기 활성층(10) 및 상기 제2 도전형 반도체층(7)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 3, the first conductivity type semiconductor layer 5, the active layer 10 and the second conductivity type semiconductor layer 7 may be formed of a II-VI or III-V compound semiconductor material. have. For example, the first conductivity type semiconductor layer 5, the active layer 10, and the second conductivity type semiconductor layer 7 may include at least one selected from the group consisting of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, and AlInN But is not limited thereto.

예컨대, 상기 제1 도전형 반도체층(5)은 n형 도펀트를 포함하는 n형 반도체층이고, 상기 제2 도전형 반도체층(7)은 p형 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 n형 도펀트는 Si, Ge, Sn 등을 포함하고, 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함하지만, 이에 대해서는 한정하지 않는다. For example, the first conductivity type semiconductor layer 5 may be an n-type semiconductor layer including an n-type dopant, and the second conductivity type semiconductor layer 7 may be a p-type semiconductor layer. The n-type dopant includes Si, Ge, and Sn, and the p-type dopant includes Mg, Zn, Ca, Sr, and Ba.

상기 활성층(10)은 상기 제1 도전형 반도체층(5)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(7)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 활성층(10)의 형성 물질에 따른 에너지 밴드갭(Energy Band Gap)에 상응하는 파장을 갖는 빛을 방출할 수 있다. The active layer 10 has a first carrier injected through the first conductive type semiconductor layer 5, for example, a second carrier injected through the second conductive type semiconductor layer 7, for example, And may emit light having a wavelength corresponding to an energy band gap according to the material of the active layer 10.

상기 활성층(10)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(10)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 상기 우물층과 배리어층의 반복주기는 발광 소자의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다. The active layer 10 may include any one of a multiple quantum well structure (MQW), a quantum dot structure, and a quantum wire structure. The active layer 10 may be formed by repeatedly forming a well layer and a barrier layer with a well layer and a barrier layer as one cycle. The repetition period of the well layer and the barrier layer may be varied depending on the characteristics of the light emitting device, and thus the present invention is not limited thereto.

상기 활성층(10)은 예를 들면, InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 배리어층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.The active layer 10 may be formed of, for example, a period of InGaN / GaN, a period of InGaN / AlGaN, a period of InGaN / InGaN, or the like. The band gap of the barrier layer may be formed to be larger than the band gap of the well layer.

도시되지 않았지만, 상기 제1 도전형 반도체층(5)의 아래 및/또는 상기 제2 도전형 반도체층(7) 상에 제3 도전형 반도체층이 배치될 수 있다. 예컨대, 상기 제1 도전형 반도체층(5)의 아래에 배치된 제3 도전형 반도체층은 상기 제2 도전형 반도체층(7)과 동일한 도전형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제2 도전형 반도체층(7)의 위에 배치된 제3 도전형 반도체층은 제1 도전형 반도체층(5)과 동일한 도전형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. Although not shown, the third conductive type semiconductor layer may be disposed under the first conductive type semiconductor layer 5 and / or on the second conductive type semiconductor layer 7. For example, the third conductive type semiconductor layer disposed under the first conductive type semiconductor layer 5 may include the same conductive type dopant as the second conductive type semiconductor layer 7, but the present invention is not limited thereto . For example, the third conductive type semiconductor layer disposed on the second conductive type semiconductor layer 7 may include the same conductive type dopant as the first conductive type semiconductor layer 5, but the present invention is not limited thereto.

도 2는 도 1의 발광 구조물을 상세히 도시한 단면도이다.2 is a cross-sectional view illustrating the light emitting structure of FIG. 1 in detail.

도 2에 도시한 바와 같이, 상기 발광 구조물(9)은 다수의 우물층(31, 33, 35, 37, 39, 41)과 다수의 배리어층(11, 13, 15, 17, 19, 21, 23)을 포함할 수 있다. 2, the light emitting structure 9 includes a plurality of well layers 31, 33, 35, 37, 39, 41 and a plurality of barrier layers 11, 13, 15, 17, 19, 21, 23).

상기 우물층(31, 33, 35, 37, 39, 41)은 상기 배리어층(11, 13, 15, 17, 19, 21, 23) 사이에 배치될 수 있다. 상기 활성층(10)의 최하층과 최상층은 배리어층(11, 23)일 수 있다. 즉, 상기 제1 도전형 반도체층(5)은 상기 활성층(10)의 최하층에 배치된 배리어층(11)과 접하도록 배치되고, 상기 제2 도전형 반도체층(7)은 상기 활성층(10)의 최상층에 배치된 배리어층(23)과 접하도록 배치될 있다. 상기 제1 도전형 반도체층(5)과 상기 활성층(10)의 배리어층(11) 사이에 또 다른 반도체층이 배치될 수도 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 도전형 반도체층(7)과 상기 활성층(10)의 배리어층(23) 사이에 전자 차단층이 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 전자 차단층은 벌크 타입(bulk type)이거나 초 격과 타입(superlattice type)일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 전자 차단층은 벌크 타입일 경우, AlGaN, GaN 및 InGaN 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 전자 차단층은 초격자 타입일 경우, AlGaN/AlGaN의 반복된 적층, AlGaN/GaN의 반복된 적층 및 AlGaN/InGaN의 반복된 적층 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다.The well layers 31, 33, 35, 37, 39 and 41 may be disposed between the barrier layers 11, 13, 15, 17, 19, 21, The lowermost layer and the uppermost layer of the active layer 10 may be barrier layers 11 and 23. That is, the first conductivity type semiconductor layer 5 is disposed in contact with the barrier layer 11 disposed at the lowermost layer of the active layer 10, and the second conductivity type semiconductor layer 7 is disposed in contact with the active layer 10, And the barrier layer 23 disposed on the uppermost layer of the barrier layer 23. Another semiconductor layer may be disposed between the first conductivity type semiconductor layer 5 and the barrier layer 11 of the active layer 10, but the present invention is not limited thereto. The electron blocking layer may be disposed between the second conductivity type semiconductor layer 7 and the barrier layer 23 of the active layer 10, but the present invention is not limited thereto. The electron blocking layer may be of a bulk type or a superlattice type, but is not limited thereto. For example, when the electron blocking layer is a bulk type, it may be one of AlGaN, GaN, and InGaN, but the present invention is not limited thereto. For example, the electron blocking layer may be one of repeated lamination of AlGaN / AlGaN, repeated lamination of AlGaN / GaN and repeated lamination of AlGaN / InGaN, but not limited thereto, when it is a superlattice type.

실시예에서는 상기 다수의 배리어층(11, 13, 15, 17, 19, 21, 23) 중 어느 하나의 층이 전자의 흐름을 차단할 수 있는 전자 차단층일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 전자 차단층은 도시된 바와 같이 제5 배리어층(19)일 수 있지만, 이에 대해서는 한정하지 않는다.In the embodiment, any one of the barrier layers 11, 13, 15, 17, 19, 21, and 23 may be an electron blocking layer capable of blocking the flow of electrons, but the present invention is not limited thereto. For example, the electron blocking layer may be, but not limited to, the fifth barrier layer 19 as shown.

실시예에서는 상기 다수의 배러어층 중 적어도 둘 이상의 층이 전자 차단층일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 둘 이상의 전자 차단층은 서로 상이한 에너지 밴드갭을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 상기 둘 이상의 전자 차단층의 에너지 밴드갭은 상기 제1 도전형 반도체층(5)에서 상기 제2 도전형 반도체층(7)으로 갈수록 선형적으로 또는 비선형적으로 증가될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 둘 이상의 전자 차단층의 에너지 밴드갭은 상기 제2 도전형 반도체층(7)에서 상기 제1 도전형 반도체층(5)으로 갈수록 선형적으로 또는 비선형적으로 증가될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 둘 이상의 전자 차단층의 에너지 밴드갭은 상기 제1 도전형 반도체층(5)에서 상기 제2 도전형 반도체층(7)으로 갈수록 일정 영역을 기준으로 증가하다가 감소할 수 있지만 이에 대해서는 한정하지 않는다. 상기 일정 영역은 상기 활성층(10)의 두께의 반에 해당하는 영역이거나 상기 제1 도전형 반도체층(5)에 비해 상기 제2 도전형 반도체층(7)에 보다 인접한 영역일 수 있지만, 이에 대해서는 한정하지 않는다. In the embodiment, at least two of the plurality of barrier layers may be the electron blocking layer, but the present invention is not limited thereto. The two or more electron blocking layers may have different energy band gaps from each other, but the present invention is not limited thereto. The energy bandgap of the two or more electron blocking layers may increase linearly or nonlinearly from the first conductivity type semiconductor layer 5 to the second conductivity type semiconductor layer 7, Do not. The energy band gap of the two or more electron blocking layers may increase linearly or nonlinearly from the second conductive type semiconductor layer 7 toward the first conductive type semiconductor layer 5, Do not. The energy band gap of the two or more electron blocking layers may be increased or decreased with reference to a certain region from the first conductivity type semiconductor layer 5 to the second conductivity type semiconductor layer 7, . The predetermined region may be a region corresponding to half the thickness of the active layer 10 or a region closer to the second conductivity type semiconductor layer 7 than the first conductivity type semiconductor layer 5, Not limited.

실시예에서 상기 전자 차단층은 제1 도전형 반도체층(5)보다는 상기 제2 도전형 반도체층(7)에 보다 더 인접하여 배치될 수 있지만, 이에 대해서는 한정하지 않는다.In the embodiment, the electron blocking layer may be disposed closer to the second conductivity type semiconductor layer 7 than the first conductivity type semiconductor layer 5, but the present invention is not limited thereto.

도 3은 제1 실시예에 따른 발광 구조물의 에너지 밴드 다이어그램을 도시한 도면이다.3 is a diagram showing an energy band diagram of the light emitting structure according to the first embodiment.

도 2 및 도 3을 참조하면, 상기 제1 도전형 반도체층(5) 상에 제1 배리어층(11)이 배치되고, 상기 제1 배리어층(11) 상에 제1 우물층(31)이 배치되고, 상기 제1 우물층(31) 상에 제2 배리어층(13)이 배치될 수 있다. 상기 제2 배리어층(13) 상에 제2 우물층(33)이 배치되고, 상기 제2 우물층(33) 상에 제3 배리어층(15)이 배치될 수 있다. 상기 제3 배리어층(15) 상에 제3 우물층(35)이 배치되고, 상기 제3 우물층(35) 상에 제4 배리어층(17)이 배치될 수 있다. 상기 제4 배리어층(17) 상에 제4 우물층(37)이 배치되고, 상기 제4 우물층(37) 상에 제5 배리어층(19)이 배치될 수 있다. 상기 제5 배리어층(19) 상에 제5 우물층(39)이 배치되고, 상기 제5 우물층(39) 상에 제6 배리어층(21)이 배치될 수 있다. 상기 제6 배리어층(21) 상에 제 6 우물층(41)이 배치되고, 상기 제6 우물층(41) 상에 제7 배리어층(23)이 배치될 수 있다. 상기 제7 배리어층(23) 상에 제2 도전형 반도체층(7)이 배치될 수 있다. 2 and 3, a first barrier layer 11 is disposed on the first conductivity type semiconductor layer 5 and a first well layer 31 is formed on the first barrier layer 11 And a second barrier layer 13 may be disposed on the first well layer 31. [ A second well layer 33 may be disposed on the second barrier layer 13 and a third barrier layer 15 may be disposed on the second well layer 33. A third well layer 35 may be disposed on the third barrier layer 15 and a fourth barrier layer 17 may be disposed on the third well layer 35. A fourth well layer 37 may be disposed on the fourth barrier layer 17 and a fifth barrier layer 19 may be disposed on the fourth well layer 37. A fifth well layer 39 may be disposed on the fifth barrier layer 19 and a sixth barrier layer 21 may be disposed on the fifth well layer 39. A sixth well layer 41 may be disposed on the sixth barrier layer 21 and a seventh barrier layer 23 may be disposed on the sixth well layer 41. The second conductivity type semiconductor layer 7 may be disposed on the seventh barrier layer 23.

제1 실시예에서는 7개의 배리어층(11, 13, 15, 17, 19, 21, 23)과 6개의 우물층(31, 33, 35, 37, 39, 41)으로 이루어진 활성층(10)이 개시되고 있지만, 이에 대해서는 한정하지 않는다. The active layer 10 composed of seven barrier layers 11, 13, 15, 17, 19, 21 and 23 and six well layers 31, 33, 35, 37, 39, But this is not limitative.

제1 실시예에서, 상기 제5 배리어층(19)은 전자 차단층일 수 있지만, 이에 대해서는 한정하지 않는다. In the first embodiment, the fifth barrier layer 19 may be an electron blocking layer, but it is not limited thereto.

상기 제1 도전형 반도체층에서 생성된 전자는 상기 활성층으로 공급될 수 있다. 상기 전자의 이동도는 통상적으로 상기 제2 도전형 반도체층에서 생성된 정공의 이동도에 비해 상당히 크므로, 상기 활성층으로 공급된 전자는 상기 제1 도전형 반도체층에 인접한 다수의 배리어층들을 쉽게 넘어가게 된다. 따라서, 상기 활성층의 전자는 상기 제1 내지 제5 우물층에 공급되기보다는 주로 제6 우물층에 공급되게 된다. 아울러, 일부 전자는 상기 마지막 배리어층인 제7 배리어층을 넘어 상기 제2 도전형 반도체층으로 이동될 수 있다.Electrons generated in the first conductivity type semiconductor layer may be supplied to the active layer. Since the mobility of electrons is considerably larger than the mobility of holes generated in the second conductivity type semiconductor layer, electrons supplied to the active layer can easily transfer a plurality of barrier layers adjacent to the first conductivity type semiconductor layer It goes over. Therefore, the electrons of the active layer are mainly supplied to the sixth well layer rather than the first to fifth well layers. In addition, some electrons may be transferred to the second conductivity type semiconductor layer beyond the seventh barrier layer that is the last barrier layer.

제1 실시예는 상기 제5 배리어층(19)을 전자 차단층으로 사용함으로써, 상기 전자 차단층에 의해 상기 전자의 흐름 속도가 완화되어 상기 제5 배리어층(19) 이전의 제3 및 제4 우물층(35, 37)에도 전자들이 공급되도록 하는 한편 상기 제5 배리어층(19)을 넘어 제5 및 제6 우물층(39, 41)에도 전자들이 공급되도록 하여 줌으로써, 활성층(10)의 넓은 영역에 분포된 전자들에 의해 광이 생성되어 전체적으로 발광 효율이 증가될 수 있다. In the first embodiment, by using the fifth barrier layer 19 as an electron blocking layer, the flow rate of electrons is relaxed by the electron blocking layer and the third and fourth Electrons are also supplied to the well layers 35 and 37 while electrons are supplied to the fifth and sixth well layers 39 and 41 beyond the fifth barrier layer 19, Light is generated by the electrons distributed in the region, and the luminous efficiency as a whole can be increased.

상기 제5 배리어층(19) 대신에 상기 제3 배리어층(15), 상기 제4 배리어층(17) 또는 제6 배리어층(21)이 전자 차단층일 수도 있지만, 이에 대해서는 한정하지 않는다.The third barrier layer 15, the fourth barrier layer 17, or the sixth barrier layer 21 may be an electron blocking layer instead of the fifth barrier layer 19, but the present invention is not limited thereto.

제1 실시예에서, 상기 제1 도전형 반도체층(5)과 상기 제2 도전형 반도체층(7)은 GaN 또는 AlGaN일 수 있지만, 이에 대해서는 한정하지 않는다.In the first embodiment, the first conductivity type semiconductor layer 5 and the second conductivity type semiconductor layer 7 may be GaN or AlGaN, but the present invention is not limited thereto.

제1 실시예의 활성층(10)에서, 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)은 InGaN일 수 있지만, 이에 대해서는 한정하지 않는다.In the active layer 10 of the first embodiment, the first through sixth well layers 31, 33, 35, 37, 39, and 41 may be InGaN, but the present invention is not limited thereto.

제1 실시예의 활성층(10)에서, 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 제6 배리어층(21) 및 제7 배리어층(23)은 GaN, InGaN 또는 InAlGaN일 수 있지만, 이에 대해서는 한정하지 않는다. In the active layer 10 of the first embodiment, the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23 are made of GaN, InGaN or InAlGaN But is not limited to this.

실시예의 활성층(10)에서, 상기 제5 배리어층(19)은 In(0.1-x)Al(0.2-y)Ga(1-x-y)N (0≤x≤0.1, 0≤y≤0.2)일 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 제5 배리어층(19)은 In 및 Al 중 적어도 하나 이상이 포함될 수 있지만, 이에 대해서는 한정하지 않는다.In the active layer 10 of the embodiment, the fifth barrier layer 19 is formed of In (0.1-x) Al (0.2-y) Ga (1-xy) N (0 ? X? 0.1 , 0 ? Y? 0.2 ) But is not limited to this. That is, the fifth barrier layer 19 may include at least one of In and Al, but the present invention is not limited thereto.

상기 In의 함량은 0% 내지 10%일 수 있다. 상기 Al의 함량은 0% 내지 20%일 수 있다. 상기 In의 함량이 10% 이상이거나 상기 Al의 함량이 20% 이상인 경우, 상기 제2 도전형 반도체층(7)에서 생성되어 상기 활성층(10)으로 공급된 정공이 상기 제 5 배리어층(19)에 의해 차단되어 상기 제4 우물층(37)으로 공급되지 않을 수도 있다. The content of In may be 0% to 10%. The content of Al may be 0% to 20%. Holes formed in the second conductivity type semiconductor layer 7 and supplied to the active layer 10 are formed in the fifth barrier layer 19 in the case where the content of In is 10% or more and the content of Al is 20% And may not be supplied to the fourth well layer 37. [

상기 In의 함량은 바람직하게 0% 내지 5%일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 Al의 함량은 바람직하게 0% 내지 10%일 수 있지만, 이에 대해서는 한정하지 않는다. The content of In may be preferably 0% to 5%, but is not limited thereto. The content of Al may be preferably 0% to 10%, but is not limited thereto.

만일 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 상기 제6 배리어층(21) 및 상기 제7 배리어층(23)이 InAlGaN을 포함하는 경우, 이들 층들의 InAlGaN의 Al 함량은 상기 제5 배리어층(19)의 Al 함량보다 작을 수 있다. If the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23 include InAlGaN, the Al content of InAlGaN in these layers May be less than the Al content of the fifth barrier layer (19).

상기 제1 내지 제7 배리어층(11, 13, 15, 17, 19, 21, 23)이 InAlGaN이 사용되는 경우, 상기 제1 내지 제7 배리어층(11, 13, 15, 17, 19, 21, 23)과 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41) 사이의 격자 부정합(lattice mismatch)로 인한 스트레인(strain)을 완화하여 주므로, 각 우물층(31, 33, 35, 37, 39, 41)의 고유한 내부 전기장이 대칭에 가까운 형상으로 변경되어 더욱 더 많은 전자와 정공이 각 우물층(31, 33, 35, 37, 39, 41)에 모이게 되어 발광 효율이 더욱 더 향상될 수 있다.When the first to seventh barrier layers 11, 13, 15, 17, 19, 21 and 23 are InAlGaN, the first to seventh barrier layers 11, 13, 15, 17, 19 and 21 23 and the first to sixth well layers 31, 33, 35, 37, 39, 41, so that the stresses caused by the lattice mismatch between the well layers 31, 33, 35, 37, 39, 41) is changed to a shape close to the symmetry so that more electrons and holes are collected in the well layers 31, 33, 35, 37, 39, The efficiency can be further improved.

상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)은 제1 내지 제7 배리어층(11, 13, 15, 17, 19, 21, 23)의 에너지 밴드갭(Egb, Ege), 상기 제1 도전형 반도체층(5)의 에너지 밴드갭(Egn) 또는 상기 제2 도전형 반도체층(7)의 에너지 밴드갭(Egp)보다 작을 수 잇다. 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)은 실질적으로 광의 파장을 결정할 수 있다. 즉, 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)에 상응하는 파장의 광이 생성될 수 있다. 예컨대, 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)이 클수록 단파장의 광이 생성되고, 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)이 작을수록 장파장의 광이 생성될 수 있다. 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)은 화합물 반도체의 종류에 따라 달라질 수 있지만, 이에 대해서는 한정하지 않는다.The energy bandgap Egw of the first to sixth well layers 31, 33, 35, 37, 39 and 41 is greater than the energy band gap Egw of the first to seventh barrier layers 11, 13, 15, 17, 19, The energy band gap Egb of the first conductivity type semiconductor layer 5 or the energy band gap Egn of the second conductivity type semiconductor layer 7 may be smaller than the energy band gap Egb or Ege of the first conductivity type semiconductor layer 5, . The energy band gap Egw of the first through sixth well layers 31, 33, 35, 37, 39, and 41 can substantially determine the wavelength of light. That is, light of a wavelength corresponding to the energy band gap Egw of the first through sixth well layers 31, 33, 35, 37, 39, and 41 may be generated. For example, as the energy band gap Egw of the first to sixth well layers 31, 33, 35, 37, 39 and 41 is increased, shorter wavelength light is generated, and the first to sixth well layers 31, 33, 35, 37, 39, and 41 may have a smaller energy band gap Egw, light of a longer wavelength may be generated. The energy band gap Egw of the first through sixth well layers 31, 33, 35, 37, 39, and 41 may vary depending on the kind of the compound semiconductor, but is not limited thereto.

상기 제1 내지 제4 배리어층(11, 13, 15, 17), 제6 배리어층(21) 및 제7 배리어층(23)의 에너지 밴드갭(Egb)은 상기 제1 도전형 반도체층(5)의 에너지 밴드갭(Egn) 또는 상기 제2 도전형 반도체층(7)의 에너지 밴드갭(Egp)보다 작거나 같을 수 있지만, 이에 대해서는 한정하지 않는다. The energy bandgap Egb of the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23 is greater than the energy band gap Egb of the first conductivity type semiconductor layer 5 Or the energy band gap Egp of the second conductivity type semiconductor layer 7, but the present invention is not limited thereto.

전자 차단층인 상기 제5 배리어층(19)의 에너지 밴드갭(Ege)은 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 상기 제6 배리어층(21) 및 상기 제7 배리어층(23)의 에너지 밴드갭(Egb)보다 크고, 상기 제1 도전형 반도체층(5)의 에너지 밴드갭(Egn) 또는 상기 제2 도전형 반도체층(7)의 에너지 밴드갭(Egp)보다 크거나 같을 수 있지만, 이에 대해서는 한정하지 않는다. The energy band gap Ege of the fifth barrier layer 19 which is the electron blocking layer is greater than the energy band gap Ege of the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21, The energy band gap Egn of the first conductivity type semiconductor layer 5 or the energy band gap Egp of the second conductivity type semiconductor layer 7 is larger than the energy band gap Egb of the barrier layer 23, But it is not limited thereto.

제1 실시예는 상기 제1 내지 제7 배리어층(11, 13, 15, 17, 19, 21, 23) 중에서 하나의 층, 예컨대 상기 제5 배리어층(19)의 에너지 밴드갭(Ege)을 다른 층들, 예컨대 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 상기 제6 배리어층(21) 및 상기 제7 배리어층(23)의 에너지 밴드갭(Egb)보다 크도록 함으로써, 상기 제5 배리어층(19)에 의해 상기 제1 도전형 반도체층(5)에서 생성되어 상기 활성층(10)으로 공급된 전자의 흐름 속도가 완화될 수 있다. 따라서, 전자가 상기 제5 및 제6 우물층(39, 41)뿐만 아니라 상기 제1 내지 제4 우물층(31, 33, 35, 37)에도 골고루 분산되므로, 발광 효율이 현저하게 증가될 수 있다. The first embodiment differs from the first embodiment in that the energy band gap Ege of one of the first to seventh barrier layers 11, 13, 15, 17, 19, 21 and 23, (Egb) of the other layers, for example, the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23 , The flow rate of electrons generated in the first conductivity type semiconductor layer 5 and supplied to the active layer 10 can be relaxed by the fifth barrier layer 19. Therefore, electrons are uniformly dispersed not only in the fifth and sixth well layers 39 and 41 but also in the first to fourth well layers 31, 33, 35 and 37, so that the luminous efficiency can be remarkably increased .

도 4는 제2 실시예에 따른 발광 구조물의 에너지 밴드 다이어그램을 도시한 도면이다.4 is a diagram showing an energy band diagram of a light emitting structure according to the second embodiment.

제2 실시예는 적어도 둘 이상의 배리어층이 전자 차단층으로 사용되는 것을 제외하고는 제1 실시예와 거의 유사하다. 제2 실시예에서 제1 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략하기로 한다.The second embodiment is substantially similar to the first embodiment except that at least two barrier layers are used as the electron blocking layer. In the second embodiment, the same constituent elements as those in the first embodiment are denoted by the same reference numerals, and a detailed description thereof will be omitted.

도 4를 참조하면, 제 1 내지 제7 배리어층(11, 13, 15, 17, 19, 21, 23) 중에서 제2 내지 제5 배리어층(13, 15, 17, 19)은 전자 차단층일 수 잇지만, 이에 대해서는 한정하지 않는다.4, the second through fifth barrier layers 13, 15, 17, and 19 among the first through seventh barrier layers 11, 13, 15, 17, 19, However, this is not a limitation.

상기 제2 내지 제5 배리어층(13, 15, 17, 19)의 에너지 밴드갭(Egb2, Rgb3, Egb4, Ege)은 상기 제1 도전형 반도체층(5)으로부터 상기 제2 도전형 반도체층(7)으로 갈수록 선형적으로 또는 비선형적으로 증가될 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 제2 배리어층(13)의 에너지 밴드갭(Egb2)은 상기 제1 배리어층(11)의 에너지 밴드갭(Egb1)보다 크고, 상기 제3 배리어층(15)의 에너지 밴드갭(Egb3)은 상기 제2 배리어층(13)의 에너지 밴드갭(Egb2)보다 크고, 상기 제4 배리어층(17)의 에너지 밴드갭(Egb4)은 상기 제3 배리어층(15)의 에너지 밴드갭(Egb3)보다 크며, 상기 제5 배리어층(19)의 에너지 밴드갭(Ege)은 상기 제4 배리어층(17)의 에너지 밴드갭(Egb4)보다 클 수 있지만, 이에 대해서는 한정하지 않는다.The energy bandgaps Egb2, Rgb3, Egb4, and Ege of the second to fifth barrier layers 13, 15, 17, and 19 are formed from the first conductivity type semiconductor layer 5 to the second conductivity type semiconductor layer 7), but it is not limited thereto. That is, the energy band gap Egb2 of the second barrier layer 13 is larger than the energy band gap Egb1 of the first barrier layer 11 and the energy band gap Egb3 of the third barrier layer 15 Is greater than the energy band gap Egb2 of the second barrier layer 13 and the energy band gap Egb4 of the fourth barrier layer 17 is greater than the energy band gap Egb3 of the third barrier layer 15, And the energy band gap Ege of the fifth barrier layer 19 may be greater than the energy band gap Egb4 of the fourth barrier layer 17, but the present invention is not limited thereto.

상기 제2 내지 제5 배리어층(13, 15, 17, 19) 중에서 적어도 하나 이상의 배리어층의 에너지 밴드갭은 상기 제1 도전형 반도체층(5)의 에너지 밴드갭(Egn) 또는 상기 제2 도전형 반도체층(7)의 에너지 밴드갭(Egp)보다 클 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제4 배리어층(17)의 에너지 밴드갭(Egb4)과 상기 제5 배리어층(19)의 에너지 밴드갭(Ege)은 상기 제1 도전형 반도체층(5)의 에너지 밴드갭(Egn) 또는 상기 제2 도전형 반도체층(7)의 에너지 밴드갭(Egp)보다 크며, 상기 제5 배리어층(19)의 에너지 밴드갭(Ege)은 상기 제4 배리어층(17)의 에너지 밴드갭(Egb4)보다 클 수 있지만, 이에 대해서는 한정하지 않는다.The energy bandgap of at least one of the second to fifth barrier layers 13, 15, 17, and 19 may be greater than an energy band gap Egn of the first conductivity type semiconductor layer 5, Type semiconductor layer 7, but the present invention is not limited to this. For example, the energy band gap Egb4 of the fourth barrier layer 17 and the energy band gap Ege of the fifth barrier layer 19 are set so that the energy band gap Egn of the first conductivity type semiconductor layer 5 Or the energy band gap Ege of the fifth barrier layer 19 is greater than the energy band gap Egp of the second conductivity type semiconductor layer 7 or the energy band gap Eg of the fourth barrier layer 17, (Egb4), but it is not limited thereto.

도시되지 않았지만, 제6 배리어층(21)의 에너지 밴드갭은 상기 제7 배리어층(23)의 에너지 밴드갭보다 크고, 상기 제5 배리어층(19)의 에너지 밴드갭과 상기 제7 배리어층(23)의 에너지 밴드갭 사이의 값을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 다시 말해, 상기 제1 내지 제7 배리어층(11, 13, 15, 17, 19, 21, 23)의 에너지 밴드갭은 상기 제1 도전형 반도체층(5)으로부터 상기 제2 도전형 반도체층(7)으로 갈수록 증가하다가 감소될 수 있지만 이에 대해서는 한정하지 않는다. Although not shown, the energy band gap of the sixth barrier layer 21 is larger than the energy band gap of the seventh barrier layer 23, and the energy band gap of the fifth barrier layer 19 and the energy band gap of the seventh barrier layer 23 23), but the present invention is not limited thereto. In other words, the energy band gaps of the first to seventh barrier layers 11, 13, 15, 17, 19, 21, and 23 are different from the energy band gap of the second conductivity type semiconductor layer 7), but it is not limited thereto.

제2 실시예는 제1 내지 제5 배리어층(11, 13, 15, 17, 19)의 에너지 밴드갭(Egb1, Egb2, Egb3, Egb4, Ege)이 증가하게 되므로, 상기 활성층(10)으로 공급된 전자의 흐름 속도가 순차적으로 완화하여 주어 발광 효율이 현저하게 증가될 수 있다. Since the energy band gaps Egb1, Egb2, Egb3, Egb4 and Ege of the first to fifth barrier layers 11, 13, 15, 17 and 19 are increased in the second embodiment, So that the luminous efficiency can be remarkably increased.

도 5는 제3 실시예에 따른 발광 구조물의 에너지 밴드 다이어그램을 도시한 도면이다.5 is a diagram showing an energy band diagram of a light emitting structure according to the third embodiment.

제3 실시예는 제5 배리어층(19)이 서로 상이한 에너지 밴드갭(Ege1, Ege2)을 갖는 다수의 층(19a, 19b)을 포함하는 초격자 구조를 갖는 것을 제외하고는 제1 실시예와 거의 유사하다. 제3 실시예에서 제1 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략하기로 한다.The third embodiment is similar to the first embodiment except that the fifth barrier layer 19 has a superlattice structure including a plurality of layers 19a and 19b having energy bandgaps Ege1 and Ege2 different from each other Almost similar. In the third embodiment, the same reference numerals are assigned to the same constituent elements as those in the first embodiment, and a detailed description thereof will be omitted.

도 5를 참조하면, 상기 제5 배리어층(19)은 다수의 제1 층(19a)과 다수의 제2 층(19b)을 포함하는 초격자 구조를 가질 수 있다. Referring to FIG. 5, the fifth barrier layer 19 may have a superlattice structure including a plurality of first layers 19a and a plurality of second layers 19b.

상기 제2 층(19b)은 상기 제1 층(19a) 사이에 배치될 수 있다. 상기 제5 배리어층(19)의 최하층과 최상층은 제1 층(19a)일 수 있지만, 이에 대해서는 한정하지 않는다.The second layer 19b may be disposed between the first layers 19a. The lowermost layer and the uppermost layer of the fifth barrier layer 19 may be the first layer 19a, but the present invention is not limited thereto.

상기 제4 우물층(37)은 상기 제5 배리어층(19)의 제1 층(19a)과 접하도록 배치되고, 상기 제6 우물층(41)은 상기 제5 배리어층(19)의 제1층(19a)과 접하도록 배치될 수 있지만, 이에 대해서는 한정하지 않는다.The fourth well layer 37 is disposed in contact with the first layer 19a of the fifth barrier layer 19 and the sixth well layer 41 is disposed in contact with the first layer 19a of the fifth barrier layer 19, Layer 19a, but it is not limited thereto.

상기 제1 층(19a)의 에너지 밴드갭(Ege1)은 상기 제2 층(19b)의 에너지 밴드갭(Ege2)보다 클 수 있지만, 이에 대해서는 한정하지 않는다.The energy band gap Ege1 of the first layer 19a may be greater than the energy band gap Ege2 of the second layer 19b, but the present invention is not limited thereto.

상기 제2 층(19b)의 에너지 밴드갭(Ege2)은 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 상기 제6 배리어층(21) 및 상기 제7 배리어층(23)의 에너지 밴드갭(Egb)보다 작거나 같을 수 있지만, 이에 대해서는 한정하지 않는다.The energy band gap Ege2 of the second layer 19b is greater than the energy band gap Ege2 of the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23, The energy bandgap Egb of the first semiconductor layer is not limited thereto.

상기 제2 층(19b)의 에너지 밴드갭(Ege2)은 상기 제1 내지 제6 우물층(31, 33, 35, 37, 39, 41)의 에너지 밴드갭(Egw)과 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 상기 제6 배리어층(21) 및 상기 제7 배리어층(23)의 에너지 밴드갭(Egb) 사이의 값을 가질 수 있지만, 이에 대해서는 한정하지 않는다.The energy band gap Ege2 of the second layer 19b is greater than the energy band gap Egw of the first to sixth well layers 31, 33, 35, 37, 39, The energy bandgap Egb of the barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23 is not limited thereto.

상기 제1 층(19a)은 전자의 흐름 속도를 완화하여 주는 전자 차단층의 역할을 하는 한편 일부고, 상기 전자가 터널링되도록 하는 터널링 기능을 가질 수 있다. The first layer 19a serves as an electron blocking layer to relax the electron flow rate, and may have a tunneling function to tunnel the electrons.

상기 전자가 터널링 가능하도록 상기 제1 층(19a)의 두께는 10Å 내지 50 Å일 수 있지만, 이에 대해서는 한정하지 않는다. The thickness of the first layer 19a may be 10 A to 50 A so that electrons can be tunneled, but the present invention is not limited thereto.

상기 제5 배리어층(19)의 두께는 상기 제1 내지 제4 배리어층(11, 13, 15, 17), 상기 제6 배리어층(21) 및 상기 제7 배리어층(23) 각각의 두께보다 크거나 같을 수 있지만, 이에 대해서는 한정하지 않는다.The thickness of the fifth barrier layer 19 is greater than the thickness of each of the first to fourth barrier layers 11, 13, 15 and 17, the sixth barrier layer 21 and the seventh barrier layer 23 But it is not limited thereto.

도시되지 않았지만, 상기 제5 배리어층(19) 대신에 제2 내지 제5 배리어층(11, 13, 15, 17) 중에서 적어도 둘 이상의 배리어층에 다수의 제1 층과 다수의 제2 층으로 이루어진 초격자 구조를 가지도록 할 수 있지만, 이에 대해서는 한정하지 않는다.Although not shown, at least two barrier layers among the second to fifth barrier layers 11, 13, 15 and 17 are formed of a plurality of first layers and a plurality of second layers in place of the fifth barrier layer 19 But it is not limited thereto.

제3 실시예는 다수의 제1 층(19a)과 다수의 제2 층(19b)으로 이루어진 초격자 구조를 갖는 제5 배리어층(19)에 의해 전자의 흐름 속도가 보다 정교하게 제어되므로, 발광 효율의 극대화를 도모할 수 있다. Since the flow rate of electrons is more precisely controlled by the fifth barrier layer 19 having a superlattice structure composed of a plurality of first layers 19a and a plurality of second layers 19b in the third embodiment, Thereby maximizing the efficiency.

도 6은 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.6 is a cross-sectional view illustrating a horizontal light emitting device according to an embodiment.

도 6을 참조하면, 실시예에 따른 수평형 발광 소자는 기판(1), 버퍼층(3), 발광 구조물(9), 투명 도전층(52) 및 제1 및 제2 전극(54, 56)을 포함할 수 있다. 6, the horizontal light emitting device according to the embodiment includes a substrate 1, a buffer layer 3, a light emitting structure 9, a transparent conductive layer 52, and first and second electrodes 54 and 56 .

상기 기판(1), 상기 버퍼층(3) 및 상기 발광 구조물(9)은 이미 앞서 상세히 설명한 바 있으므로 더 이상의 설명은 생략한다.Since the substrate 1, the buffer layer 3, and the light emitting structure 9 have already been described in detail above, further explanation is omitted.

상기 투명 도전층(52)은 상기 발광 구조물(9), 구체적으로 제2 도전형 반도체층(7) 상에 배치될 수 있다. 만일 상기 제2 도전형 반도체층(7) 상에 제1 도전형 반도체층(5)과 동일한 도전형 도펀트를 포함하는 제3 도전형 반도체층이 배치되는 경우, 상기 투명 도전층(52)은 상기 제3 도전형 반도체층 상에 배치될 수 있다.The transparent conductive layer 52 may be disposed on the light emitting structure 9, specifically, on the second conductivity type semiconductor layer 7. If the third conductive type semiconductor layer including the same conductive dopant as the first conductive type semiconductor layer 5 is disposed on the second conductive type semiconductor layer 7, And may be disposed on the third conductive type semiconductor layer.

상기 투명 도전층(52)은 전류를 스프레팅하는 역할을 하거나 상기 발광 구조물(9)과 오믹 콘택을 형성하여 상기 발광 구조물(9)에 보다 용이하게 전류가 흐르도록 하는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다. The transparent conductive layer 52 may serve to spread current or to make an ohmic contact with the light emitting structure 9 so that current can flow more easily to the light emitting structure 9. However, It is not limited.

상기 투명 도전층(52)은 광이 투과되는 투명한 도전 물질로 형성될 수 있다. 상기 투명한 도전 물질로는, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 포함될 수 있지만, 이에 대해서는 한정하지 않는다.The transparent conductive layer 52 may be formed of a transparent conductive material through which light is transmitted. As the transparent conductive material, ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al- Ga ZnO), IGZO RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO. However, the present invention is not limited thereto.

상기 제1 전극(54)은 상기 제1 도전형 반도체층(5)에 전기적으로 연결되고, 상기 제2 전극(56)은 상기 투명 도전층(52)에 전기적으로 연결될 수 있지만, 이에 대해서는 한정하지 않는다. The first electrode 54 may be electrically connected to the first conductive type semiconductor layer 5 and the second electrode 56 may be electrically connected to the transparent conductive layer 52. However, Do not.

상기 제1 및 제2 전극(54, 56)은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The first and second electrodes 54 and 56 may include one or a laminate selected from the group consisting of Al, Ti, Cr, Ni, Pt, Au, W, Cu and Mo, I never do that.

도시되지 않았지만, 상기 제1 및 제2 전극(54, 56) 각각의 하부에 전류가 집중되는 것을 방지하기 위한 전류 차단층이 배치될 수 있다. Although not shown, a current blocking layer may be disposed to prevent current from concentrating below the first and second electrodes 54 and 56, respectively.

도 7은 실시예에 따른 플립형 발광 소자를 도시한 단면도이다.7 is a cross-sectional view illustrating a flip-type light emitting device according to an embodiment.

도 7은 반사층을 제외하고는 도 6과 거의 유사하다. Figure 7 is similar to Figure 6 except for the reflective layer.

도 7을 참조하면, 실시예에 따른 플립형 발광 소자는 기판(1), 버퍼층(3), 발광 구조물(9), 반사층(62) 및 제1 및 제2 전극(64, 66)을 포함할 수 있다.7, the flip-type light emitting device according to the embodiment may include a substrate 1, a buffer layer 3, a light emitting structure 9, a reflective layer 62, and first and second electrodes 64 and 66 have.

상기 버퍼층(3)은 상기 기판(1) 아래에 배치되고, 상기 발광 구조물(9)은 상기 버퍼층(3) 아래에 배치되고, 상기 반사층(62)은 상기 발광 구조물(9) 아래에 배치되고, 상기 제1 전극(64)은 상기 제1 도전형 반도체층(5) 아래에 배치되며, 상기 제2 전극(66)은 상기 제2 도전형 반도체층(7) 아래에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.The buffer layer 3 is disposed under the substrate 1 and the light emitting structure 9 is disposed under the buffer layer 3 and the reflective layer 62 is disposed under the light emitting structure 9, The first electrode 64 may be disposed below the first conductive semiconductor layer 5 and the second electrode 66 may be disposed below the second conductive semiconductor layer 7, Not limited.

상기 기판(1), 상기 버퍼층(3) 및 상기 발광 구조물(9)은 이미 앞서 상세히 설명한 바 있으므로 더 이상의 설명은 생략한다.Since the substrate 1, the buffer layer 3, and the light emitting structure 9 have already been described in detail above, further explanation is omitted.

상기 반사층(62)은 상기 발광 구조물(9), 구체적으로 제2 도전형 반도체층(7) 상에 배치될 수 있다. 상기 제2 도전형 반도체층(7) 아래에 제1 도전형 반도체층(5)과 동일한 도전형 도펀트를 포함하는 제3 도전형 반도체층이 배치되는 경우, 상기 반사층(62)은 상기 제3 도전형 반도체층 아래에 배치될 수 있다.The reflective layer 62 may be disposed on the light emitting structure 9, specifically, on the second conductivity type semiconductor layer 7. When the third conductive type semiconductor layer including the same conductive type dopant as the first conductive type semiconductor layer 5 is disposed under the second conductive type semiconductor layer 7, Type semiconductor layer.

상기 반사층(62)은 활성층(10)에서 생성되어 하부 방향으로 진행된 광을 상부 방향으로 반사시켜 주어 발광 효율을 향상시켜 주는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다.The reflective layer 62 may reflect the light generated in the active layer 10 and propagate downward in the upward direction to improve the luminous efficiency. However, the reflective layer 62 is not limited thereto.

상기 반사층(62)은 반사 특성이 우수한 반사 물질을 포함하는데, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The reflective layer 62 includes a reflective material having an excellent reflective property and may include one or a combination of one or more layers selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, But is not limited thereto.

상기 반사층(62)이 상기 제2 도전형 반도체층(7)과의 오믹 콘택 특성이 좋지 안은 경우, 투명 도전층(미도시)이 상기 제2 도전형 반도체층(7)과 상기 반사층(62) 사이에 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 투명 도전층은 상기 제2 도전형 반도체층(7)과의 오믹 컨택 특성이 우수한 투명한 재질로 형성될 수 있다. 예컨대, 상기 투명 도전층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.When the reflective layer 62 has poor ohmic contact characteristics with the second conductive type semiconductor layer 7, a transparent conductive layer (not shown) is formed between the second conductive type semiconductor layer 7 and the reflective layer 62, But the present invention is not limited thereto. The transparent conductive layer may be formed of a transparent material having excellent ohmic contact characteristics with the second conductivity type semiconductor layer 7. For example, the transparent conductive layer may be formed of ITO, IZO (In - ZnO), GZO (Ga - ZnO), AZO (Al - ZnO), AGZO (Al - Ga ZnO), IGZO RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO. However, the present invention is not limited thereto.

도 8은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.8 is a cross-sectional view illustrating a vertical light emitting device according to an embodiment.

도 8의 설명에서 도 6에 도시된 동일한 기능을 갖는 구성 요소에 대해서는 상세한 설명은 생략한다. In the description of FIG. 8, the components having the same functions as those shown in FIG. 6 will not be described in detail.

도 8을 참조하면, 실시예에 따른 수직형 발광 소자는 지지 기판(71), 접합층(73), 전극층(75), 오믹 콘택층(77), 전류 차단층(81), 채널층(79), 발광 구조물(9), 보호층(83) 및 전극(87)을 포함할 수 있다.8, the vertical light emitting device according to the embodiment includes a support substrate 71, a bonding layer 73, an electrode layer 75, an ohmic contact layer 77, a current blocking layer 81, a channel layer 79 ), A light emitting structure 9, a protective layer 83, and an electrode 87.

상기 발광 구조물(9)은 제1 도전형 반도체층(5), 활성층(10) 및 제2 도전형 반도체층(7)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The light emitting structure 9 may include the first conductive semiconductor layer 5, the active layer 10, and the second conductive semiconductor layer 7, but the present invention is not limited thereto.

상기 지지 기판(71)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. The support substrate 71 may have a function as an electrode as well as supporting a plurality of layers formed thereon.

상기 지지 기판(71)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함할 수 있다. The support substrate 71 may be formed of a metal such as Ti, Cr, Ni, Al, Pt, Au, W, , Molybdenum (Mo), and copper-tungsten (Cu-W).

상기 접합층(73)은 본딩층으로서, 상기 전극층(75)과 상기 지지 기판(71) 사이에 형성된다. 상기 접합층(73)은 전극층(75)과 상기 지지 기판(71) 사이의 접착력을 강화시켜 주는 매개체 역할을 할 수 있다. The bonding layer 73 is formed as a bonding layer between the electrode layer 75 and the support substrate 71. The bonding layer 73 may serve as a medium for enhancing the adhesive force between the electrode layer 75 and the supporting substrate 71.

상기 접합층(73)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.The bonding layer 73 may include at least one selected from the group consisting of Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag and Ta.

상기 전극층(75)은 활성층(10)에 전원을 공급하는 전극으로서의 역할을 하며, 활성층(10)으로부터 생성되어 하부 방향으로 진행된 광을 반사시켜 주는 역할을 할 수 있다. 상기 전극층(75)을 반사층이라 명명할 수도 있다.The electrode layer 75 serves as an electrode for supplying power to the active layer 10 and may reflect light emitted from the active layer 10 and propagated downward. The electrode layer 75 may be referred to as a reflection layer.

만일 상기 전극층(75)이 상기 제2 도전형 반도체층(7)과 오믹 콘택이 우수한 경우, 상기 오믹 콘택층(77)은 생략될 수 있다. 이러한 경우, 상기 전극층(75)은 전극, 반사 기능 및 오믹 콘택 기능을 가질 수 있다. If the electrode layer 75 is excellent in ohmic contact with the second conductivity type semiconductor layer 7, the ohmic contact layer 77 may be omitted. In this case, the electrode layer 75 may have an electrode, a reflection function, and an ohmic contact function.

상기 전극층(75)은 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The electrode layer 75 may include one selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf, Do not.

상기 전극층(75)과 상기 제2 도전형 반도체층(7)의 주변 영역의 둘레를 따라 채널층(79)이 형성될 수 있다. 상기 채널층(79)은 상기 오믹 콘택층(77)이 생략된 경우, 상기 전극층(75)과 상기 제2 도전형 반도체층(7)에 의해 둘러싸이도록 배치될 수 있다.A channel layer 79 may be formed around the periphery of the electrode layer 75 and the second conductivity type semiconductor layer 7. The channel layer 79 may be disposed so as to be surrounded by the electrode layer 75 and the second conductivity type semiconductor layer 7 when the ohmic contact layer 77 is omitted.

상기 채널층(79)은 외부의 이물질에 의한 전극층(75)의 측면과 발광 구조물(9)의 측면 사이의 전기적인 쇼트를 방지하여 줄 수 있다. The channel layer 79 may prevent an electrical short between the side surface of the electrode layer 75 due to foreign matter and the side surface of the light emitting structure 9.

상기 채널층(79)은 절연 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.The channel layer 79 may include at least one selected from the group consisting of insulating materials such as SiO2, SiOx, SiOxNy, Si3N4, and Al2O3.

전류의 집중을 방지하기 위해 전류 차단층(81)이 상기 제2 도전형 반도체층(7)과 상기 전극층(75) 사이에 배치될 수 있다. The current blocking layer 81 may be disposed between the second conductivity type semiconductor layer 7 and the electrode layer 75 to prevent concentration of current.

상기 전류 차단층(81)은 적어도 상기 전극(87)의 일부 영역과 중첩되도록 배치될 수 있다. The current blocking layer 81 may be disposed to overlap at least a portion of the electrode 87.

수직형 발광 소자에서는 전극층(75)은 판 형상인데 반해 전극(87)은 상기 발광 구조물(9)의 일부 영역에만 형성되는 패턴 형상이므로, 상기 전극(87)과 상기 전극층(75)에 전원이 인가되는 경우 상기 전극(87)의 수직 방향을 따라 전류가 집중적으로 흐르게 된다. 따라서, 상기 전극(87)에 수직으로 중첩되는 위치에 전류 차단층(81)이 배치됨으로써, 상기 전극(87)에 수직으로 흐르는 전류가 상기 전류 차단층(81)의 주변으로 분산되게 된다.In the vertical type light emitting device, the electrode layer 75 has a plate shape, whereas the electrode 87 has a pattern shape formed only in a part of the light emitting structure 9. Therefore, power is applied to the electrode 87 and the electrode layer 75 The current flows intensively along the vertical direction of the electrode 87. [0053] FIG. The current blocking layer 81 is vertically overlapped with the electrode 87 so that a current perpendicular to the electrode 87 is dispersed around the current blocking layer 81.

상기 전류 차단층(81)은 상기 전극층(75)보다 작은 전기 전도성을 갖거나, 상기 전극층(75)보다 큰 전기 절연성을 갖거나, 상기 발광 구조물(9)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류 차단층(81)은 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, Ti, Al 및 Cr로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 SiO2, SiOx, SiOxNy, Si3N4, Al2O3은 절연 물질일 수 있다.The current blocking layer 81 may have electrical conductivity smaller than that of the electrode layer 75 or have electrical insulation greater than that of the electrode layer 75 or may be made of a material that forms a Schottky contact with the light emitting structure 9 . The current blocking layer 81 may be formed of a material selected from the group consisting of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, And the like. Here, the SiO2, SiOx, SiOxNy, Si3N4, and Al2O3 may be insulating materials.

상기 발광 구조물(9)의 측면의 둘레를 따라 보호층(83)이 배치될 수 있다. 상기 보호층(83)은 일 영역이 상기 채널층(79)의 상면에 접촉되고 타 영역이 상기 제1 도전형 반도체층(5)의 상면의 에지 영역에 배치될 수 있다. A protective layer 83 may be disposed along the side surface of the light emitting structure 9. One portion of the passivation layer 83 is in contact with the upper surface of the channel layer 79 and the remaining portion of the passivation layer 83 is disposed in an edge region of the upper surface of the first conductivity type semiconductor layer 5.

상기 보호층(83)은 상기 발광 구조물(9)과 지지 기판(71) 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다. 상기 보호층(83)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함하는 절연성 재질을 포함할 수 있지만, 이에 대해 한정하지는 않는다. The protective layer 83 may prevent electric short-circuit between the light emitting structure 9 and the supporting substrate 71. The protective layer 83 may include, but is not limited to, an insulating material including, for example, one selected from the group consisting of SiO2, SiOx, SiOxNy, Si3N4, TiO2, and Al2O3.

상기 보호층(83)은 상기 채널층(79)과 동일한 물질을 포함할 수 있지만, 이에 대해 한정하지 않는다.The passivation layer 83 may include the same material as the channel layer 79, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(5)의 상면에는 광을 효율적으로 추출하기 위한 광 추출 구조(85)가 형성될 수 있다. 상기 광 추출 구조(85)는 요철이나 러프니스 구조를 가질 수 있다. 상기 요철은 일정하게 또는 랜덤하게 형성될 수 있다.On the upper surface of the first conductivity type semiconductor layer 5, a light extracting structure 85 for efficiently extracting light may be formed. The light extracting structure 85 may have irregularities or a roughness structure. The irregularities may be formed uniformly or randomly.

상기 광 추출 구조(85) 상에 전극(87)이 배치될 수 있다. Electrodes 87 may be disposed on the light extracting structure 85.

상기 전극(87)은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The electrode 87 may include, but is not limited to, one selected from the group consisting of Al, Ti, Cr, Ni, Pt, Au, W, Cu,

도 9는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.9 is a cross-sectional view illustrating a light emitting device package according to an embodiment.

도 9를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 설치된 제1 리드 전극(103) 및 제2 리드 전극(105)과, 상기 제1 리드 전극(103) 및 제2 리드 전극(105)으로부터 전원을 발광 소자(107)와, 상기 발광 소자(107)를 포위하는 몰딩부재(113)를 포함한다.9, a light emitting device package according to an embodiment includes a body 101, a first lead electrode 103 and a second lead electrode 105 provided on the body 101, Emitting element 107 and a molding member 113 surrounding the light-emitting element 107 from the second lead electrode 103 and the second lead electrode 105.

상기 몸체(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(107)의 주위에 경사면이 형성될 수 있다.The body 101 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting element 107.

상기 제1 리드 전극(103) 및 제2 리드 전극(105)은 서로 전기적으로 분리되며, 상기 발광 소자(107)에 전원을 제공한다.The first lead electrode 103 and the second lead electrode 105 are electrically separated from each other to supply power to the light emitting element 107.

또한, 상기 제1 및 제2 리드 전극(103, 105)은 상기 발광 소자(107)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(107)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first and second lead electrodes 103 and 105 may reflect light generated from the light emitting device 107 to increase the light efficiency and may heat the heat generated from the light emitting device 107 to the outside It may also serve as a discharge.

상기 발광 소자(107)는 상기 제1 리드 전극(103), 제2 리드 전극(105) 및 상기 몸체(101) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제 2 리드 전극(103, 105)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 상기 발광 소자(107)의 일측, 예컨대 상기 발광 소자(107)의 배면은 상기 제1 리드 전극(103)의 상면에 전기적으로 접하고, 상기 발광 소자(107)의 타측은 와이어(109)를 이용하여 상기 제2 리드 전극(105)에 전기적으로 연결될 수 있다. The light emitting device 107 may be mounted on one of the first lead electrode 103, the second lead electrode 105 and the body 101. The first and second lead electrodes 103 and 105 may be formed by wire, die bonding, And may be electrically connected to the second lead electrodes 103 and 105, but the present invention is not limited thereto. For example, one side of the light emitting element 107, for example, the rear surface of the light emitting element 107 is in electrical contact with the upper surface of the first lead electrode 103, and the other side of the light emitting element 107 is connected to the wire 109 And may be electrically connected to the second lead electrode 105 by using the second lead electrode 105.

실시예의 발광 소자(107)는 위에서 설명된 수평형 발광 소자, 플립형 발광 소자 및 수직형 발광 소자 중 어느 하나일 수 있지만, 이에 대해서는 한정하지 않는다. The light-emitting element 107 of the embodiment may be any of the horizontal light-emitting element, the flip-type light-emitting element, and the vertical light-emitting element described above, but the invention is not limited thereto.

상기 몰딩부재(113)는 상기 발광 소자(107)를 포위하여 상기 발광 소자(107)를 보호할 수 있다. 또한, 상기 몰딩부재(113)에는 형광체가 포함되어 상기 발광 소자(107)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 113 may surround the light emitting device 107 to protect the light emitting device 107. In addition, the molding member 113 may include a phosphor to change the wavelength of light emitted from the light emitting device 107.

실시예에 따른 발광 소자 패키지는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(101)의 상면은 평평하고, 상기 몸체(101)에는 복수의 발광 소자(107)가 설치될 수도 있다.The light emitting device package according to the embodiment includes a COB (Chip On Board) type. The upper surface of the body 101 is flat, and a plurality of light emitting devices 107 may be installed on the body 101.

1: 기판
3: 버퍼층
5: 제1 도전형 반도체층
7: 제2 도전형 반도체층
9: 발광 구조물
10: 활성층
11, 13, 15, 17, 19, 21, 23: 배리어층
19a: 제1 층
19b: 제2 층
31, 33, 35, 37, 39, 41: 우물층
52: 투명 도전층
54, 56, 64, 66, 87: 전극
62: 반사층
71: 지지 기판
73: 접합층
75: 전극층
77: 오믹 콘택층
79: 채널층
81: 전류 차단층
83: 보호층
85: 광추출 구조1: substrate
3: buffer layer
5: First conductive type semiconductor layer
7: Second conductive type semiconductor layer
9: Light emitting structure
10:
11, 13, 15, 17, 19, 21, 23: barrier layer
19a: First layer
19b: Second layer
31, 33, 35, 37, 39, 41: well layer
52: transparent conductive layer
54, 56, 64, 66, 87: electrode
62: reflective layer
71: Support substrate
73: bonding layer
75: electrode layer
77: ohmic contact layer
79: channel layer
81: current blocking layer
83: Protective layer
85: Light extraction structure

Claims (16)

기판;
상기 기판 상에 배치되는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 활성층; 및
상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하고,
상기 활성층은,
다수의 우물층과 다수의 배리어층을 포함하고,
상기 다수의 배리어층은 상기 제2도전형 반도체층과 접하는 제7배리어층, 상기 제7배리어층 아래에 제6배리어층, 상기 제6배리어층 아래에 제5배리어층, 상기 제5배리어층 아래에 제4배리어층, 상기 제4배리어층 아래에 제3배리어층, 상기 제3배리어층 아래에 제2배리어층, 상기 제2배리어층 아래에 배치되며 상기 제1 도전형 반도체층과 접하는 제1배리어층을 포함하고,
상기 다수의 우물층은 상기 제7배리어층과 상기 제6배리어층 사이에 제6우물층, 상기 제6배리어층과 상기 제5배리어층 사이에 제5우물층, 상기 제5배리어층과 상기 제4배리어층 사이에 제4우물층, 상기 제4배리어층과 상기 제3배리어층 사이에 제3우물층, 상기 제3배리어층과 상기 제2배리어층 사이에 제2우물층, 상기 제2배리어층과 상기 제1배리어층 사이에 제1우물층을 포함하고,
상기 제5배리어층은 In(0.1-x)Al(0.2-y)Ga(1-x-y)N (0≤x≤0.1, 0≤y≤0.2)을 포함하고,
상기 제5배리어층은 다수의 제1층과 다수의 제2층을 포함하는 초격자 구조를 가지며,
상기 제5배리어층의 에너지 밴드갭은 상기 제1배리어층 내지 제4 배리어층, 상기 제6배리어층 및 상기 제7배리어층의 에너지 밴드갭보다 크고 상기 제1 도전형 반도체층의 에너지 밴드갭 또는 상기 제2 도전형 반도체층의 에너지 밴드갭보다 크거나 같으며,
상기 제2층은 상기 제1층 사이에 배치되고,
상기 제5배리어층의 최하층과 최상층은 상기 제1층이며,
상기 제4우물층 및 상기 제5우물층은 상기 제1층과 접하도록 배치되며,
상기 제1층의 에너지 밴드갭은 상기 제2층의 에너지 밴드갭보다 크고,
상기 제2층의 에너지 밴드갭은 상기 제1배리어층 내지 상기 제4배리어층, 상기 제6배리어층 및 상기 제7배리어층의 에너지 밴드갭보다 작거나 같고,
상기 제1배리어층 내지 상기 제4배리어층과 상기 제6배리어층 및 상기 제7배리어층의 에너지 밴드갭은 동일하며,
상기 제2층의 에너지 밴드갭은 상기 제1우물층 내지 상기 제6우물층의 에너지 밴드갭과 상기 제1배리어층 내지 상기 제4배리어층, 상기 제6배리어층 및 상기 제7배리어층의 에너지 밴드갭 사이의 값을 가지는 발광 소자.Board;
A first conductive semiconductor layer disposed on the substrate;
An active layer disposed on the first conductive semiconductor layer; And
And a second conductive type semiconductor layer disposed on the active layer,
Wherein,
A plurality of well layers and a plurality of barrier layers,
Wherein the plurality of barrier layers comprises a seventh barrier layer in contact with the second conductive semiconductor layer, a sixth barrier layer below the seventh barrier layer, a fifth barrier layer below the sixth barrier layer, A third barrier layer below the fourth barrier layer, a second barrier layer below the third barrier layer, a first barrier layer disposed under the second barrier layer and in contact with the first conductivity type semiconductor layer, Barrier layer,
Wherein the plurality of well layers include a sixth well layer between the seventh barrier layer and the sixth barrier layer, a fifth well layer between the sixth barrier layer and the fifth barrier layer, a fifth well layer between the fifth barrier layer and the sixth barrier layer, 4 barrier layer, a third well layer between the fourth barrier layer and the third barrier layer, a second well layer between the third barrier layer and the second barrier layer, and a second well layer between the fourth barrier layer and the third barrier layer, And a first well layer between the first barrier layer and the first barrier layer,
Wherein the fifth barrier layer comprises In (0.1-x) Al (0.2-y) Ga (1-xy) N (0 ? X? 0.1 , 0 ? Y? 0.2 )
Wherein the fifth barrier layer has a superlattice structure including a plurality of first layers and a plurality of second layers,
The energy band gap of the fifth barrier layer is greater than the energy band gap of the first to fourth barrier layers, the sixth barrier layer and the seventh barrier layer, and the energy band gap of the first conductive type semiconductor layer or The second conductivity type semiconductor layer having an energy band gap greater than or equal to the energy band gap of the second conductivity type semiconductor layer,
The second layer being disposed between the first layers,
Wherein the lowermost layer and the uppermost layer of the fifth barrier layer are the first layer,
Wherein the fourth well layer and the fifth well layer are disposed in contact with the first layer,
The energy band gap of the first layer is larger than the energy band gap of the second layer,
The energy band gap of the second layer is less than or equal to the energy band gap of the first to fourth barrier layers, the sixth and seventh barrier layers,
The energy band gaps of the first barrier layer, the fourth barrier layer, the sixth barrier layer, and the seventh barrier layer are the same,
Wherein the energy band gap of the second layer is greater than the energy band gap of the first well layer to the sixth well layer and the energy band gap of the first to fourth barrier layers, And has a value between the band gaps. 삭제delete 삭제delete 제1항에 있어서,
상기 제1층의 두께는 10Å 내지 50 Å인 발광 소자.The method according to claim 1,
Wherein the thickness of the first layer is 10 A to 50 A. 제1항에 있어서,
상기 제5배리어층의 두께는 상기 제6배리어층 및 상기 제7배리어층 각각의 두께보다 크거나 같은 발광 소자.The method according to claim 1,
Wherein the thickness of the fifth barrier layer is greater than or equal to the thickness of each of the sixth barrier layer and the seventh barrier layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120130540A 2012-11-16 2012-11-16 Light emitting device and light emitting device package KR101992152B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120130540A KR101992152B1 (en) 2012-11-16 2012-11-16 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120130540A KR101992152B1 (en) 2012-11-16 2012-11-16 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20140063318A KR20140063318A (en) 2014-05-27
KR101992152B1 true KR101992152B1 (en) 2019-06-25

Family

ID=50891353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120130540A KR101992152B1 (en) 2012-11-16 2012-11-16 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR101992152B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102346649B1 (en) * 2015-06-23 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device package having thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604406B1 (en) * 2005-08-25 2006-07-25 삼성전기주식회사 Nitride semiconductor device
JP2008034887A (en) 2007-10-23 2008-02-14 Rohm Co Ltd Semiconductor light-emitting element
JP5349849B2 (en) 2007-06-12 2013-11-20 ソウル オプト デバイス カンパニー リミテッド Light emitting diode with active region of multiple quantum well structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035865A (en) * 2006-10-20 2008-04-24 삼성전자주식회사 Semiconductor light emitting device
KR101393352B1 (en) * 2007-06-12 2014-05-12 서울바이오시스 주식회사 Light emitting diode having active region of multi quantum well structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604406B1 (en) * 2005-08-25 2006-07-25 삼성전기주식회사 Nitride semiconductor device
JP5349849B2 (en) 2007-06-12 2013-11-20 ソウル オプト デバイス カンパニー リミテッド Light emitting diode with active region of multiple quantum well structure
JP2008034887A (en) 2007-10-23 2008-02-14 Rohm Co Ltd Semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20140063318A (en) 2014-05-27

Similar Documents

Publication Publication Date Title
KR101976455B1 (en) Light emitting device and light emitting device package
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102049384B1 (en) Light emitting device, light emitting device package and apparatus for driving a light emitting device
JP5816243B2 (en) Light emitting device and light emitting device package
KR102075147B1 (en) Light emitting device and light emitting device package
US20130015465A1 (en) Nitride semiconductor light-emitting device
US20110198664A1 (en) Light emitting device and light emitting device package including the same
US9349914B2 (en) Light emitting device and light emitting device package
US9595639B2 (en) Light emitting device and light emitting device package
KR20160013553A (en) Light emitting device and lighting system
KR101039982B1 (en) Light emitting device and method for fabricating the same
KR20150007641A (en) Light emitting device and light emitting device package
KR102065381B1 (en) Light emitting device and light emitting device package
KR102053257B1 (en) Light emitting device
KR101992152B1 (en) Light emitting device and light emitting device package
KR102053415B1 (en) Light emitting device and light emitting device package
KR102008349B1 (en) Light emitting device and light emitting device package
KR102224164B1 (en) Light emitting device and lighting system having the same
KR101976446B1 (en) Light emitting device and light emitting device package
KR102304120B1 (en) Light emitting device and method for fabricating the same, and light emitting device package
KR102042540B1 (en) Light emitting device and light emitting device package
KR102302321B1 (en) Light emitting device
KR102330022B1 (en) Light emitting device and light emitting device package
KR102162438B1 (en) Light emitting device
KR20170027122A (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant