KR101985682B1 - 액정표시장치 및 그 구동 방법 - Google Patents

액정표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101985682B1
KR101985682B1 KR1020130011182A KR20130011182A KR101985682B1 KR 101985682 B1 KR101985682 B1 KR 101985682B1 KR 1020130011182 A KR1020130011182 A KR 1020130011182A KR 20130011182 A KR20130011182 A KR 20130011182A KR 101985682 B1 KR101985682 B1 KR 101985682B1
Authority
KR
South Korea
Prior art keywords
gate
data
numbered
wirings
signal
Prior art date
Application number
KR1020130011182A
Other languages
English (en)
Other versions
KR20140098481A (ko
Inventor
한예슬
이병현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130011182A priority Critical patent/KR101985682B1/ko
Publication of KR20140098481A publication Critical patent/KR20140098481A/ko
Application granted granted Critical
Publication of KR101985682B1 publication Critical patent/KR101985682B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 기판과; 상기 기판 상부에 형성되는 인쇄 회로 기판과; 상기 기판 및 상기 인쇄 회로 기판 사이에 연결되는 다수의 집적 회로부와; 상기 다수의 집적 회로부와 연결되는 다수의 데이터 배선과; 상기 다수의 집적 회로부와 연결되고, 상기 다수의 데이터 배선과 교차하여 다수의 화소를 정의하는 다수의 게이트 배선을 포함하고, 상기 다수의 화소 각각은, 상기 다수의 게이트 배선 중 홀수 번째 게이트 배선과 상기 다수의 데이터 배선 중 홀수 번째 데이터 배선에 연결되는 제1 영역과; 상기 다수의 게이트 배선 중 짝수 번째 게이트 배선과 상기 다수의 데이터 배선 중 짝수 번째 데이터 배선에 연결되는 제2 영역을 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동 방법{Liquid Crystal Display Device And Method Of Driving The Same}
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치에서 패턴드 리타더 사용시 소비 전력을 개선하는 설계에 관한 것이다.
최근 3차원 입체영상 표시기술 중 편광안경을 이용한 3D 영상 표시장치에 대한 요구가 늘어나고 있다.
이런 편광안경을 이용한 액정표시장치는, 크게 화상을 표시하는 액정표시장치와, 상기 액정표시장치의 외측면에 부착된 패턴드 리타더 필름과, 상기 액정표시장치로부터 상기 패턴드 리타더 필름을 통과하여 나오는 화상을 선택적으로 투과시키는 것을 특징으로 하는 편광안경으로 구성되고 있다.
이러한 구성을 갖는 종래의 3D 영상 표시장치의 3D 영상 시청 가능 영역은 상기 액정표시장치의 중앙부에서의 법선을 기준으로 상하방향으로 ± 13도 정도가 되고 있다.
따라서 사용자는 상기 액정표시장치를 정면을 기준으로 상하방향으로 ± 13도 이상으로 정도를 벗어나서 상기 액정표시장치를 바라보는 경우, 좌안으로 입사되어야 하는 화상 정보 중 일부가 우안으로 입사되고, 우안으로 입사되어야 하는 화상 정보 중 일부가 좌안으로 입사됨으로써 영상 섞임이 발생하여 정상적인 3D 화상 시청이 불가능하거나 또는 3D 영상 품질이 현저히 저하되고 있는 실정이다.
이러한 현상을 3D 수직 크로스토크라 현상이라 칭하고 있다.
각 3D 영상 표시장치 제조사는 3D 영상 시청 가능 영역의 상하 방향으로의 각도를 늘려 3D 영상 시청 범위를 늘리고자 노력하고 있다.
이에 따라 패턴드 리타더 필름을 이용한 액정표시장치는 좌원편광과 우원편광 사이에 블랙 스트라이프(Black Stripe)을 형성하는 방법과, 광원의 면적을 줄여 상하 시야각 범위에서 간섭현상이 발생하지 않도록 시야각을 개선하는 방법이 제안되었다.
하지만 이와 같이 패턴드 리타더를 구성하면, 2D와 3D가 혼용되는 액정표시장치에서 2D로 영상을 구현 시 기존 2D 액정표시장치와 비교하여 휘도가 떨어지는 문제가 발생한다.
이와 같은 문제를 해결하기 위해 인-셀 블랙 스트라이프 패턴드 리타더(In-Cell Stripe Patterned Retarder) 구조가 제안되었다.
인-셀 블랙 스트라이프 패턴드 리타더 구조는 블랙 스트라이프를 구성하거나, 광원의 면적을 줄이는 대신 한 개의 화소를 두 개로 나누어 제어한다.
예를 들어 2D와 3D가 혼용되는 액정표시장치에서 3D 모드를 구현하려면, 둘로 나누어진 상기 화소 중 하나와 상기 화소와 동일 라인의 상기 화소들을 오프시켜 블랙 스트라이프와 같은 역할을 할 수 있다.
그리고 2D 모드로 구현하려면, 오프된 상기 화소를 온 시켜서 활용하므로 기존의 2D 액정표시장치와 동일한 휘도를 구현할 수 있다.
이하 도면을 참조하여 종래기술을 설명한다.
이하 위와 같은 구조의 화소를 가진 패널(10)을 설명한다.
도 1은 종래의 패널(10)를 개략적으로 도시한 도면이다.
도 1을 참조하면, 패널(10) 상부의 제1 측에 다수의 게이트 구동부(30)가 위치하고, 패널(10)의 제 2측에 다수의 데이터 구동부(20)가 위치한다. 이때 다수의 데이터 구동부(20) 및 다수의 게이트 구동부(30)는 각각의 출력이 인가되는 다수의 데이터 배선(DL1 내지 DLm)과 다수의 게이트 배선(GL1 내지 GLn)에 연결된다.
이때 다수의 데이터 배선(DL1 내지 DLm)과 다수의 게이트 배선(GL1 내지 GLn)은 서로 교차하여 다수의 화소(40)를 정의한다.
이하 도2를 참조하여 종래의 화소를 자세히 설명한다.
도 2은 종래의 화소를 개략적으로 도시한 회로도이다.
도 2을 참조하면, 패널(도 1의 10) 상부에는 제1 게이트 구동부(GIP1) 및 제2 게이트 구동부(GIP2)와, 상기 제1 게이트 구동부(GIP1) 및 상기 제2 게이트 구동부(GIP2)에 각각 연결되는 제1 게이트 배선(GL1) 및 제2 게이트 배선(GL2)과, 상기 제1 게이트 배선(GL1) 및 상기 제2 게이트 배선(GL2)과 교차하여 화소(40)를 정의하는 데이터 배선(DL)이 형성된다.
이때, 화소(40)는 제1 박막트랜지스터(Tsw1)와 제2 박막트랜지스터(Tsw2) 및 제3 박막트랜지스터(TCNT)와, 각각의 박막트랜지스터에 연결되는 스토리지커패시터(Cst)와 액정커패시터(CLC)를 포함하고, 각각의 액정커패시터(CLC)는 화소 전극(미도시)과 공통전극(Vcom)을 포함한다.
그리고, 제1 박막트랜지스터(Tsw1) 및 제2 박막트랜지스터(Tsw2)의 게이트 전극은 제1 게이트 배선(GL1)에 연결되고, 제3 박막트랜지스터(TCNT)의 게이트 전극은 제2 게이트 배선(GL2)에 연결된다.
이때, 제1 박막트랜지스터(Tsw1) 및 제2 박막트랜지스터(Tsw2)의 소스 전극은 데이터 배선(DL)에 연결되고, 제3 박막트랜지스터(TCNT)의 소스전극은 제2 박막트랜지스터(Tsw2)의 드레인 전극과 연결된다.
또한, 제1 박막트랜지스터(Tsw1)의 드레인 전극은 화소전극에 연결되고, 제2 박막트랜지스터(Tsw2)의 드레인 전극은 화소전극과 화소의 온/오프를 제어하기 위한 제3 박막트랜지스터(TCNT)의 소스전극에 연결된다.
이때, 제1 게이트 배선(GL1)과 제2 게이트 배선(GL2)으로 화소(40)가 제1 게이트 배선(GL1)과 연결되는 제1 영역과, 제1 게이트 배선(GL1) 및 제2 게이트 배선과 연결되는 제2 영역으로 나뉜다.
그리고, 도시하지 않았지만 제1 게이트 구동부(GIP1) 및 제2 게이트 구동부(GIP2)에는 2D 및 3D 모드 제어를 위한 전압과 타이밍 신호가 입력된다.
예를들어 2D 모드일 때는, 제1 게이트 구동부(GIP1)에서 게이트 신호가 출력되어 화소(40)의 제1 영역 및 제2 영역의 계조가 표시된다.
그리고, 3D 모드일 때는 제1 게이트 구동부(GIP1) 및 제2 게이트 구동부(GIP2)에서 각각 게이트 신호 및 타이밍 신호가 출력되어 화소(40)의 제1 영역은 계조를 표시하고, 제2 영역은 블랙을 표시한다.
이와 같이 인-셀 블랙 스트라이프 패턴드 리타더 구조에서는, 하나의 화소가 다수의 게이트 배선(GL1 내지 GLn) 중 두 개에 대등되고, 두 개의 게이트 배선의 게이트 신호에 의하여 제어된다.
따라서, 하나의 화소가 두 개의 영역으로 구분되고, 두 개의 게이트 배선에 의하여 두 개의 영역의 온/오프가 제어되므로 2D와 3D를 병용하는 액정표시장치에 있어서, 3D 모드에서 패턴드 리타더 필름에 블랙 스트라이프를 형성한 것과 동일한 시야각을 얻고, 2D 모드에서는 2D 액정표시장치와 동일한 휘도를 얻는다.
하지만 한 화소당 2개의 게이트 구동부를 패널(10)에 구성하여 각각 타이밍을 제어하여 구동하기 때문에 게이트 구동부의 신뢰성이 떨어지고, 게이트 구동부에 부하가 크게 걸리는 문제가 발생한다.
본 발명에서는 위와 같이 액정표시장치에서 인-셀 블랙 스트라이프 패턴드 리타더 구조 적용시 게이트 구동부의 신뢰성이 떨어지고 부하가 크게 걸리는 문제를 해결하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과; 상기 기판 상부에 형성되는 인쇄 회로 기판과; 상기 기판 및 상기 인쇄 회로 기판 사이에 연결되는 다수의 집적 회로부와; 상기 다수의 집적 회로부와 연결되는 다수의 데이터 배선과; 상기 다수의 집적 회로부와 연결되고, 상기 다수의 데이터 배선과 교차하여 다수의 화소를 정의하는 다수의 게이트 배선을 포함하고, 상기 다수의 화소 각각은, 상기 다수의 게이트 배선 중 홀수 번째 게이트 배선과 상기 다수의 데이터 배선 중 홀수 번째 데이터 배선에 연결되는 제1 영역과; 상기 다수의 게이트 배선 중 짝수 번째 게이트 배선과 상기 다수의 데이터 배선 중 짝수 번째 데이터 배선에 연결되는 제2 영역을 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.
이때, 상기 다수의 게이트 배선은 제1 및 제2 게이트 배선을 포함하고, 상기 다수의 데이터 배선은 제1 및 제2 데이터 배선을 포함하고, 상기 제1 게이트 배선 및 상기 제1 데이터 배선은 상기 제1 영역에 연결되고, 상기 제2 게이트 배선 및 상기 제2 데이터 배선은 상기 제2 영역에 연결되는 것을 포함한다.
또한 상기 제1 영역은, 상기 제1 게이트 배선과 연결되는 제1 박막트랜지스터와; 상기 제1 박막트랜지스터에 연결되는 스토리지커패시터 및 액정커패시터를 포함하고, 상기 제2 영역은, 상기 제2 게이트 배선과 연결되는 제2 박막트랜지스터와 스토리지커패시터 및 액정커패시터를 포함하는 것을 특징으로 한다.
그리고, 상기 집적 회로부는 데이터 구동부 및 게이트 구동부를 포함한다
또한 본 발명은, 제1 데이터 배선 내지 제m(m은 자연수) 데이터 배선과 제1 게이트 배선 내지 제n(n은 자연수) 게이트 배선이 교차하여 정의하는 다수의 화소와, 상기 다수의 화소 각각에 2개의 게이트 배선과 2개의 데이터 배선이 교차하여 정의하는 제1 영역 및 제2 영역을 형성하고, 2D 모드와 3D 모드를 병용하는 액정표시장치의 구동방법에서, 상기 제1 게이트 배선내지 제n 게이트 배선 중 홀수 번째 게이트 배선에 턴 온 펄스를 갖는 게이트 신호를 인가하는 단계와; 상기 제1 데이터 배선 내지 제m 데이터 배선 중 홀수 번째 데이터 배선에 계조 데이터 신호를 인가하는 단계와; 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계와; 상기 제1 데이터 배선 내지 제m 데이터 배선 중 짝수 번째 데이터 배선에서 계조 데이터 신호 또는 블랙 계조 신호를 인가하는 단계를 포함하는 액정표시장치의 구동방법을 제공한다.
이때, 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계는, 3D모드일 때, 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호를 인가하는 단계와; 상기 제1 데이터 배선 내지 제m 데이터 배선 중 짝수 번째 데이터 배선에 블랙 계조 신호를 인가하는 단계를 포함한다.
그리고 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계는, 2D모드일 때, 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계와; 상기 제1 데이터 배선 내지 제m 데이터 배선 중 짝수 번째 데이터 배선에 계조 신호를 인가하는 단계를 포함한다.
본 발명은 액정표시장치에 인-셀 블랙 스트라이프 패턴드 리타더 구조를 사용하여, 2D 와 3D 모드를 병용하는 경우 3D 모드에서는 충분한 시야각을 얻을 수 있고, 2D 모드에서는 2D 액정표시장치와 동일한 휘도를 구현하는 효과와, 게이트 링크 어레이 구동을 통해 인-셀 블랙 스트라이프 패턴드 리타더 구조를 안정적으로 구현할 수 있는 효과가 있다.
도 1은 종래의 패널을 개략적으로 도시한 도면이다.
도 2는 종래의 화소의 등가회로를 개략적으로 도시한 도면이다.
도 3은 본 발명의 게이트 링크 어레이 구조를 적용한 패널을 개략적으로 도시한 도면이다.
도 4는 본 발명의 게이트 링크 어레이 구조를 적용한 화소를 개략적으로 도시한 도면이다.
도 5는 게이트 링크 어레이 구조를 적용한 화소의 구동 타이밍을 개략적으로 도시한 도면이다.
이하 도면을 참조하여 본 발명의 게이트 링크 어레이(Gate link array) 구조를 설명한다.
도 3은 본 발명의 게이트 링크 어레이 구조를 적용한 패널을 개략적으로 도시한 도면이다.
도 3을 참조하면, 패널(100) 상부의 제1 측면에는 인쇄 회로 기판(200)이 위치하고, 인쇄회로 기판(200)에는 데이터 및 게이트 구동부의 역할을 하는 집적 회로부(300)가 위치한다. 이때 집적 회로부(300)은 각각의 출력이 인가되는 다수의 데이터 배선(DL1 내지 DLm)과 다수의 게이트 배선(GL1 내지 GLn)이 연결된다.
이때, 각각의 데이터 배선(DL1 내지 DLm)과 게이트 배선(GL1 내지 GLn)은 서로 교차하여 화소(400)를 정의한다.
이때, 데이터 배선(DL1 내지 DLm)은 화소(400)와 연결되어 데이터 신호를 인가한다
그리고, 하나의 화소에 두 개의 게이트 배선(GL1 내지 GLn)이 연결되어 한 화소를 두 개의 영역으로 나눈다. 두 개의 영역은 두 개의 게이트 배선(GL1 내지 GLn) 중 하나와 연결되는 제1 영역과 제1 영역과 마주보며 나머지 게이트 배선(GL1 내지 GLn)과 연결되는 제2 영역으로 구분된다.
예를들어 제1 영역에 연결되는 다수의 게이트 배선(GL1 내지 GLn)은 홀수 열일 수 있고, 제2 영역에 연결되는 다수의 게이트 배선(GL1 내지 GLn)은 짝수 열일 수 있다.
이때, 제1 영역과 제 2영역은 서로 다른 데이터배선에 연결된다.
이와 같이 구성하면, 한 화소(400)를 두 영역으로 나누어 3D 모드를 사용할 때 제1 영역과 제2 영역에 각각 다른 게이트 신호와 다른 계조의 데이터 신호를 인가하여 두 개의 영역 중 하나를 오프할 수 있다. 이에 따라 가로 방향의 화소(400)의 한 영역을 오프할 수 있다.
또한 2D 모드를 사용할 때는, 제1 영역과 제2 영역에 동일한 게이트 신호와 동일한 계조의 데이터 신호를 인가하여 두 개의 영역의 계조를 모두 표시할 수 있다.
이와 같이 동작하면, 2D와 3D를 병용하는 액정표시장치에 있어서, 3D 모드에서 패턴드 리타더 필름에 블랙 스트라이프를 형성한 것과 동일한 시야각을 얻고, 2D 모드에서는 2D 액정표시장치와 동일한 휘도를 얻을 수 있다.
이하 도 4 및 5를 참조하여 본 발명의 화소를 자세히 설명한다.
도 4는 본 발명의 게이트 링크 어레이 구조를 적용한 화소를 개략적으로 도시한 도면이고 도 5는 게이트 링크 어레이 구조를 적용한 화소의 구동 타이밍을 개략적으로 도시한 도면이다.
도 4 및 도 5를 참조하면, 본 발명의 게이트 링크 어레이 구조를 적용한 표시장치에서는, 기판(미도시) 상부에 다수의 데이터 배선(DL1, DL2) 및 다수의 게이트 배선(GL1, GL2)이 형성되고, 다수의 데이터 배선(DL1, DL2)과 다수의 게이트 배선(GL1, GL2)은 서로 교차하여 화소(400)를 정의한다.
이때 화소(400)는 제1 박막트랜지스터(Tsw1)와 스토리지커패시터(CST) 및 액정커패시터(CLC)를 포함하는 제1 영역(400a)과, 제2 박막트랜지스터(Tsw2)와 스토리지커패시터(CST) 및 액정커패시터(CLC)를 포함하는 제2 영역(400b)을 포함한다.
이때, 각각의 액정커패시터(CLC)는 화소 전극(미도시)과 공통전극(Vcom)을 포함한다.
그리고, 제1 박막트랜지스터(Tsw1)의 게이트 전극은 제1 게이트 배선(GL1)에 연결되고, 제2 박막트랜지스터(Tsw2)의 게이트 전극은 제2 게이트 배선(GL2)에 연결된다.
또한, 제1 박막트랜지스터(Tsw1)의 드레인 전극 및 제2 박막트랜지스터(Tsw2)의 드레인 전극은 화소전극에 연결된다.
이때, 제1 박막트랜지스터(Tsw1)의 소스전극은 제1 데이터 라인(DL1)과 연결되고, 제2 박막트랜지스터(Tsw2)의 소스 전극은 제2 데이터 라인(DL2)과 연결된다.
그리고, 화소(400)는 제1게이트 배선(GL1) 및 제2 게이트 배선(GL2)과 연결되어 게이트 신호를 인가받는다.
예를들어, 3D 모드 사용시 제1 게이트 배선(GL1)에서는 턴 온 펄스를인가하고, 제2 게이트 배선(GL2)에는 턴 온 펄스를 인가하지 않으면, 제1 영역(400a)는 계조가 표시되고, 제2 영역(400b)은 블랙이 표시된다. 따라서 한 화소(400)에서 블랙 스트라이프를 형성한 것과 같은 효과를 얻을 수 있다.
또한, 제1 게이트 신호(GL1) 및 제2 게이트 신호(GL2)를 모두 턴 온신호를 인가하고, 제1 데이터 배선(DL1)에서 계조 데이터 신호를 인가하고 제2 데이터 배선(DL2)에서는 블랙 데이터 신호를 인가해도 위와 같은 효과를 얻을 수 있다.
위와 같이 게이트 링크 어레이 구조는 인-셀 스프라이트 패턴드 리타더 구조와 같이 하나의 화소(400)에 두 개의 게이트 배선(GL1 및 GL2)과 두 개의 데이터 배선(DL1 및 DL2)을 대응시키고, 제2 영역(400b)에 연결된 제2 게이트 배선(GL2) 및 제2 데이터 배선으로 게이트 신호와 데이터 신호를 인가하여 제2 영역의 온/오프를 제어한다.
좀 더 상세히 설명하면, 2D모드에서는 화소(400)의 제1 게이트 배선(GL1)에서 턴 온 펄스를 인가하고, 제1 데이터 배선(DL1)에서 계조 데이터 신호를 인가하면 제1 영역의 화소가 계조표시되고, 제2 게이트 배선(GL2)에서 턴 온 펄스를 인가하고, 제2 데이터 배선(DL2)에서 계조 데이터 신호를 인가하면 제2 영역(400b)의 화소가 계조표시된다.
따라서, 화소(400)의 제1 및 제2 영역(400a, 400b)이 모두 구동되어 2D 액정표시장치와 동일한 휘도를 얻을 수 있다.
그리고 3D모드의 구현시에는, 화소(400)의 제1 게이트 배선(GL1)에서 턴 온 펄스를 인가하고, 제1 데이터 배선(DL1)에서 계조 데이터 신호를 인가하면 제1 영역(400a)의 화소가 계조표시되고, 제2 게이트 배선(GL2)에서 턴 온 펄스를 인가하지 않으면, 제2 영역(400b)의 화소가 블랙표시된다.
따라서, 한 개의 화소(400)에서 두 영역의 온/오프를 제어하므로 2D와 3D를 병용하는 액정표시장치에 있어서, 3D 모드에서 패턴드 리타더 필름에 블랙 스트라이프를 형성한 것과 동일한 시야각을 얻고, 2D 모드에서는 2D 액정표시장치와 동일한 휘도를 얻는다.
그리고, 인-셀 블랙 패턴드 리타더 구조처럼 다수의 게이트 구동부의 타이밍을 각각 제어하여 구동하지 않기 때문에 게이트 구동부의 신뢰성이 떨어지는 문제와, 게이트 구동부에서 부하가 크게 걸리는 문제를 해결할 수 있다.
또한, 게이트 구동부를 데이터 구동부의 배면에 형성하여 네로우 베젤(Narrow bezel)를 구현하기 편하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 패널 200 : 인쇄 회로 기판
300 : 집적 회로부 400 : 화소
DL1 내지 DLm : 데이터 배선
GL1 내지 GLn : 게이트 배선

Claims (7)

  1. 기판과;
    상기 기판 상부에 형성되는 인쇄 회로 기판과;
    상기 기판 및 상기 인쇄 회로 기판 사이에 연결되는 다수의 집적 회로부와;
    상기 다수의 집적 회로부와 연결되는 다수의 데이터 배선과;
    상기 다수의 집적 회로부와 연결되고, 상기 다수의 데이터 배선과 교차하여 다수의 화소를 정의하는 다수의 게이트 배선을 포함하고, 상기 다수의 화소 각각은, 상기 다수의 게이트 배선 중 홀수 번째 게이트 배선과 상기 다수의 데이터 배선 중 홀수 번째 데이터 배선에 연결되는 제1 영역과;
    상기 다수의 게이트 배선 중 짝수 번째 게이트 배선과 상기 다수의 데이터 배선 중 짝수 번째 데이터 배선에 연결되는 제2 영역을 포함하며,
    상기 다수의 집적 회로부는 홀수 번째 게이트 배선에 턴 온 펄스를 갖는 게이트 신호와 홀수 번째 데이터 배선에 계조 데이터 신호를 인가하고, 또한 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호와 짝수 번째 데이터 배선에서 계조 데이터 신호 또는 블랙 계조 신호를 인가하는 것
    을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 게이트 배선은 제1 및 제2 게이트 배선을 포함하고, 상기 다수의 데이터 배선은 제1 및 제2 데이터 배선을 포함하고, 상기 제1 게이트 배선 및 상기 제1 데이터 배선은 상기 제1 영역에 연결되고, 상기 제2 게이트 배선 및 상기 제2 데이터 배선은 상기 제2 영역에 연결되는 것을 포함하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 제1 영역은,
    상기 게이트 배선 중 제1 게이트 배선과 연결되는 제1 박막트랜지스터와;
    상기 제1 박막트랜지스터에 연결되는 스토리지커패시터 및 액정커패시터를 포함하고,
    상기 제2 영역은,
    상기 게이트 배선 중 제2 게이트 배선과 연결되는 제2 박막트랜지스터와 스토리지커패시터 및 액정커패시터를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서,
    상기 집적 회로부는 데이터 구동부 및 게이트 구동부를 포함하는 액정표시장치.
  5. 제1 데이터 배선 내지 제m(m은 자연수) 데이터 배선과 제1 게이트 배선 내지 제n(n은 자연수) 게이트 배선이 교차하여 정의하는 다수의 화소와, 상기 다수의 화소 각각에 2개의 게이트 배선과 2개의 데이터 배선이 교차하여 정의하는 제1 영역 및 제2 영역을 형성하고, 2D 모드와 3D 모드를 병용하는 액정표시장치의 구동방법에서,
    상기 제1 게이트 배선내지 제n 게이트 배선 중 홀수 번째 게이트 배선에 턴 온 펄스를 갖는 게이트 신호를 인가하는 단계와;
    상기 제1 데이터 배선 내지 제m 데이터 배선 중 홀수 번째 데이터 배선에 계조 데이터 신호를 인가하는 단계와;
    상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계와;
    상기 제1 데이터 배선 내지 제m 데이터 배선 중 짝수 번째 데이터 배선에서 계조 데이터 신호 또는 블랙 계조 신호를 인가하는 단계
    를 포함하는 액정표시장치의 구동방법.
  6. 제 5 항에 있어서,
    상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계는,
    3D모드일 때, 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호를 인가하는 단계와;
    상기 제1 데이터 배선 내지 제m 데이터 배선 중 짝수 번째 데이터 배선에 블랙 계조 신호를 인가하는 단계를 포함하는 액정표시장치의 구동방법.
  7. 제 5 항에 있어서,
    상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖는 게이트 신호 또는 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계는,
    2D모드일 때, 상기 제1 게이트 배선 내지 제n 게이트 배선 중 짝수 번째 게이트 배선에 상기 턴 온 펄스를 갖지 않는 게이트 신호를 인가하는 단계와;
    상기 제1 데이터 배선 내지 제m 데이터 배선 중 짝수 번째 데이터 배선에 계조 신호를 인가하는 단계를 포함하는 액정표시장치의 구동방법.
KR1020130011182A 2013-01-31 2013-01-31 액정표시장치 및 그 구동 방법 KR101985682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130011182A KR101985682B1 (ko) 2013-01-31 2013-01-31 액정표시장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130011182A KR101985682B1 (ko) 2013-01-31 2013-01-31 액정표시장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20140098481A KR20140098481A (ko) 2014-08-08
KR101985682B1 true KR101985682B1 (ko) 2019-06-04

Family

ID=51745268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011182A KR101985682B1 (ko) 2013-01-31 2013-01-31 액정표시장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101985682B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189277B1 (ko) * 2005-12-06 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
KR101685409B1 (ko) * 2009-10-08 2016-12-13 엘지디스플레이 주식회사 어레이기판 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
KR20140098481A (ko) 2014-08-08

Similar Documents

Publication Publication Date Title
US8009132B2 (en) Display device and driving method thereof
US9190001B2 (en) Liquid crystal display device, display apparatus, and gate signal line driving method
KR101189277B1 (ko) 액정 표시 장치
US9122106B2 (en) Display apparatus
KR101268966B1 (ko) 영상표시장치
KR101236519B1 (ko) 입체 영상 표시장치와 그 구동 방법
TWI428900B (zh) 顯示子像素電路、顯示面板及面板的驅動方法
US9711098B2 (en) Display apparatus with dummy pixel row and method of driving the display apparatus
US20130257925A1 (en) Three-dimensional image display device and method for driving the same
KR20080090230A (ko) 디스플레이장치 및 그 제어방법
US9734778B2 (en) Display apparatus having increased lateral image quality
WO2012039345A1 (ja) 液晶表示装置、および、ディスプレイ装置
JP2009217142A (ja) 液晶表示装置
CN102866509B (zh) 图像显示装置
US8237755B2 (en) Apparatus and method for driving a liquid crystal display device
KR102169032B1 (ko) 표시장치
KR20160096776A (ko) 표시 장치 및 이의 구동방법
KR101224461B1 (ko) 입체 영상 표시장치와 그 구동방법
KR101643000B1 (ko) 입체영상 표시장치 및 그 구동방법
KR101272338B1 (ko) 액정 표시 장치
KR20120075036A (ko) 영상표시장치
KR101901358B1 (ko) 액정표시장치와 그를 이용한 입체영상 표시장치
KR101985682B1 (ko) 액정표시장치 및 그 구동 방법
US20170061910A1 (en) Liquid crystal display device, method of driving the same and drive processing device
JP5465759B2 (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant