KR101984196B1 - 화소 회로 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

화소 회로 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR101984196B1
KR101984196B1 KR1020120144997A KR20120144997A KR101984196B1 KR 101984196 B1 KR101984196 B1 KR 101984196B1 KR 1020120144997 A KR1020120144997 A KR 1020120144997A KR 20120144997 A KR20120144997 A KR 20120144997A KR 101984196 B1 KR101984196 B1 KR 101984196B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
electrode
data signal
electrode coupled
Prior art date
Application number
KR1020120144997A
Other languages
English (en)
Other versions
KR20140076696A (ko
Inventor
김도익
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120144997A priority Critical patent/KR101984196B1/ko
Priority to US14/059,292 priority patent/US9202410B2/en
Publication of KR20140076696A publication Critical patent/KR20140076696A/ko
Application granted granted Critical
Publication of KR101984196B1 publication Critical patent/KR101984196B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

유기 발광 표시 장치의 화소 회로는 유기 발광 다이오드, 스캔 신호에 응답하여 데이터 신호를 전송하는 스위칭 트랜지스터, 스위칭 트랜지스터를 통하여 전송된 데이터 신호를 저장하는 스토리지 커패시터, 스토리지 커패시터에 저장된 데이터 신호를 증폭하여 데이터 신호의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부, 및 증폭 신호에 응답하여 유기 발광 다이오드를 구동하는 구동 트랜지스터를 포함한다. 이에 따라, 데이터 라인의 충/방전 소비 전력이 감소될 수 있다.

Description

화소 회로 및 이를 포함하는 유기 발광 표시 장치{PIXEL CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 화소 회로, 및 이러한 화소 회로를 포함하는 유기 발광 표시 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 전계 방출 표시 장치(Field Emission Display; FED), 플라즈마 표시패널(Plasma Display Panel; PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등이 있다. 평판 표시 장치 중 OLED는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
통상적으로, OLED는 유기 발광 소자를 구동하는 방식에 따라 패시브 매트릭스형 유기 발광 표시 장치(PMOLED)와 액티브 매트릭스형 유기 발광 표시 장치(AMOLED)로 분류된다. 상기 AMOLED는 복수개의 스캔 라인, 복수개의 데이터 라인 및 복수개의 전원 라인과, 상기 라인들에 연결되어 매트릭스 형태로 배열되는 복수개의 화소 회로를 구비한다. 또한 상기 AMOLED는 전압 또는 전류 데이터의 크기를 조절하여 계조를 표현하는 아날로그 구동 방식, 또는 발광 시간을 조절하여 계조를 표현하는 디지털 구동 방식을 이용하여 구동된다. 상기 디지털 구동 방식을 이용하여 구동되는 AMOLED는 발광 동작 시에 소비 전력이 감소될 수 있으나, 해상도가 높아짐에 따라 데이터 라인에 상대적으로 고속으로 데이터를 기입해야 하므로, 데이터 라인의 충/방전 소비 전력이 증가하는 문제가 있다.
본 발명의 일 목적은 디지털 구동 방식을 이용하여 구동되고, 데이터 라인의 충/방전 소비 전력을 감소시킬 수 있는 화소 회로를 제공하는 것이다.
본 발명의 다른 목적은 디지털 구동 방식을 이용하여 구동되고, 데이터 라인의 충/방전 소비 전력을 감소시킬 수 있는 화소 회로를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는 유기 발광 다이오드, 스캔 신호에 응답하여 데이터 신호를 전송하는 스위칭 트랜지스터, 상기 스위칭 트랜지스터를 통하여 전송된 상기 데이터 신호를 저장하는 스토리지 커패시터, 상기 스토리지 커패시터에 저장된 상기 데이터 신호를 증폭하여 상기 데이터 신호의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부, 및 상기 증폭 신호에 응답하여 상기 유기 발광 다이오드를 구동하는 구동 트랜지스터를 포함한다.
일 실시예에 의하면, 상기 증폭부는, 제1 전압과 상기 증폭부의 출력 노드 사이에 연결되고, 상기 스토리지 커패시터에 저장된 상기 데이터 신호의 로직 레벨에 따라 턴-온 또는 턴-오프되는 제1 트랜지스터, 및 제2 전압과 상기 증폭부의 상기 출력 노드 사이에 연결되고, 턴-온 상태를 유지하도록 다이오드-연결된 제2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터의 사이즈는 상기 제2 트랜지스터의 사이즈보다 클 수 있다.
일 실시예에 의하면, 상기 제1 트랜지스터의 턴-온 저항은 상기 제2 트랜지스터의 턴-온 저항보다 작을 수 있다.
일 실시예에 의하면, 상기 스토리지 커패시터에 저장된 상기 데이터 신호가 제1 로직 레벨을 가질 때, 상기 제1 트랜지스터는 상기 제1 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-온되고, 상기 증폭부는 상기 제1 트랜지스터의 턴-온 저항과 상기 제2 트랜지스터의 턴-온 저항의 비에 기초하여 상기 제1 전압과 상기 제2 전압 사이의 전압을 분배하고, 상기 증폭 신호로서 상기 분배된 전압을 상기 구동 트랜지스터에 인가할 수 있다.
일 실시예에 의하면, 상기 스토리지 커패시터에 저장된 상기 데이터 신호가 제2 로직 레벨을 가질 때, 상기 제1 트랜지스터는 상기 제2 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-오프되고, 상기 증폭부는 상기 증폭 신호로서 상기 다이오드-연결된 제2 트랜지스터를 통하여 상기 제2 전압을 상기 구동 트랜지스터에 인가할 수 있다.
일 실시예에 의하면, 상기 스위칭 트랜지스터는, 상기 데이터 신호가 인가되는 제1 전극, 상기 스캔 신호가 인가되는 게이트 전극, 및 상기 스토리지 커패시터에 연결된 제2 전극을 가지는 제1 NMOS 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 증폭부는, 상기 증폭부의 출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터에 연결된 게이트 전극, 및 제1 전압에 연결된 제2 전극을 가지는 제2 NMOS 트랜지스터, 및 제2 전압에 연결된 제1 전극, 상기 제1 전극에 연결된 게이트 전극, 및 상기 증폭부의 상기 출력 노드에 연결된 제2 전극을 가지는 제3 NMOS 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는, 고 전원 전압에 연결된 제1 전극, 상기 증폭부의 상기 출력 노드에 연결된 게이트 전극, 및 상기 유기 발광 다이오드에 연결된 제2 전극을 가지는 제4 NMOS 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 스위칭 트랜지스터는, 상기 데이터 신호가 인가되는 제1 전극, 상기 스캔 신호가 인가되는 게이트 전극, 및 상기 스토리지 커패시터에 연결된 제2 전극을 가지는 제1 PMOS 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 증폭부는, 상기 증폭부의 출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터에 연결된 게이트 전극, 및 제1 전압에 연결된 제2 전극을 가지는 제2 PMOS 트랜지스터, 및 제2 전압에 연결된 제1 전극, 상기 제1 전극에 연결된 게이트 전극, 및 상기 증폭부의 상기 출력 노드에 연결된 제2 전극을 가지는 제3 PMOS 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터는, 상기 유기 발광 다이오드에 연결된 제1 전극, 상기 증폭부의 상기 출력 노드에 연결된 게이트 전극, 및 고 전원 전압에 연결된 제2 전극을 가지는 제4 PMOS 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 신호는 약 5V의 스윙 범위를 가지고, 상기 증폭 신호는 약 25V의 스윙 범위를 가질 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는, 데이터 라인에 연결된 제1 전극, 스캔 라인에 연결된 게이트 전극, 및 제2 전극을 가지는 제1 NMOS 트랜지스터, 상기 제1 NMOS 트랜지스터의 제2 전극에 연결된 제1 전극, 및 제1 전압에 연결된 제2 전극을 가지는 스토리지 커패시터, 출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터의 제1 전극에 연결된 게이트 전극, 및 상기 제1 전압 및 상기 스토리지 커패시터의 제2 전극에 연결된 제2 전극을 가지는 제2 NMOS 트랜지스터, 제2 전압에 연결된 제1 전극, 상기 제1 전극에 연결된 게이트 전극, 및 상기 출력 노드에 연결된 제2 전극을 가지는 제3 NMOS 트랜지스터, 고 전원 전압에 연결된 제1 전극, 상기 출력 노드에 연결된 게이트 전극, 및 제2 전극을 가지는 제4 NMOS 트랜지스터, 및 상기 제4 NMOS 트랜지스터의 제2 전극에 연결된 제1 전극, 및 저 전원 전압에 연결된 제2 전극을 가진 유기 발광 다이오드를 포함한다.
일 실시예에 의하면, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제1 로직 레벨을 가질 때, 상기 제2 NMOS 트랜지스터는 상기 제1 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-온되고, 상기 제2 NMOS 트랜지스터의 턴-온 저항과 상기 제3 NMOS 트랜지스터의 턴-온 저항의 비에 기초하여 상기 제1 전압과 상기 제2 전압 사이의 전압이 분배되고, 상기 분배된 전압이 상기 제4 NMOS 트랜지스터의 게이트 단자에 인가될 수 있다.
일 실시예에 의하면, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제2 로직 레벨을 가질 때, 상기 제2 NMOS 트랜지스터는 상기 제2 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-오프되고, 상기 제2 전압이 상기 제3 NMOS 트랜지스터를 통하여 상기 제4 NMOS 트랜지스터의 게이트 단자에 인가될 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소 회로는, 데이터 라인에 연결된 제1 전극, 스캔 라인에 연결된 게이트 전극, 및 제2 전극을 가지는 제1 PMOS 트랜지스터, 상기 제1 PMOS 트랜지스터의 제2 전극에 연결된 제1 전극, 및 제1 전압에 연결된 제2 전극을 가지는 스토리지 커패시터, 출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터의 제1 전극에 연결된 게이트 전극, 및 상기 제1 전압 및 상기 스토리지 커패시터의 제2 전극에 연결된 제2 전극을 가지는 제2 PMOS 트랜지스터, 제2 전압에 연결된 제1 전극, 상기 제1 전극에 연결된 게이트 전극, 및 상기 출력 노드에 연결된 제2 전극을 가지는 제3 PMOS 트랜지스터, 제1 전극, 상기 출력 노드에 연결된 게이트 전극, 및 고 전원 전압에 연결된 제2 전극을 가지는 제4 PMOS 트랜지스터, 및 상기 제4 PMOS 트랜지스터의 제1 전극에 연결된 제1 전극, 및 저 전원 전압에 연결된 제2 전극을 가진 유기 발광 다이오드를 포함한다.
일 실시예에 의하면, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제1 로직 레벨을 가질 때, 상기 제2 PMOS 트랜지스터는 상기 제1 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-온되고, 상기 제2 PMOS 트랜지스터의 턴-온 저항과 상기 제3 PMOS 트랜지스터의 턴-온 저항의 비에 기초하여 상기 제1 전압과 상기 제2 전압 사이의 전압이 분배되고, 상기 분배된 전압이 상기 제4 PMOS 트랜지스터의 게이트 단자에 인가될 수 있다.
일 실시예에 의하면, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제2 로직 레벨을 가질 때, 상기 제2 PMOS 트랜지스터는 상기 제2 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-오프되고, 상기 제2 전압이 상기 제3 PMOS 트랜지스터를 통하여 상기 제4 PMOS 트랜지스터의 게이트 단자에 인가될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 화소부, 스캔 구동부, 데이터 구동부, 타이밍 제어부 및 전원부를 포함한다. 상기 화소부에 구비되는 복수의 화소 회로들 각각은, 유기 발광 다이오드, 스캔 신호에 응답하여 데이터 신호를 전송하는 스위칭 트랜지스터, 상기 스위칭 트랜지스터를 통하여 전송된 상기 데이터 신호를 저장하는 스토리지 커패시터, 상기 스토리지 커패시터에 저장된 상기 데이터 신호를 증폭하여 상기 데이터 신호의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부, 및 상기 증폭 신호에 응답하여 상기 유기 발광 다이오드를 구동하는 구동 트랜지스터를 포함한다.
본 발명의 실시예들에 따른 화소 회로는 데이터 신호를 증폭하는 증폭부를 포함하여 데이터 라인의 충/방전 소비 전력을 감소시킬 수 있다.
또한, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 상기 화소 회로를 포함함으로써 소비 전력을 감소시킬 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 화소 회로를 나타내는 회로도이다.
도 2a 내지 도 2c는 도 1의 화소 회로가 비발광할 때의 도 1의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 3a 내지 도 3c는 도 1의 화소 회로가 발광할 때의 도 1의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 4는 본 발명의 다른 실시예에 따른 화소 회로를 나타내는 회로도이다.
도 5a 내지 도 5c는 도 4의 화소 회로가 비발광할 때의 도 4의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 6a 내지 도 6c는 도 4의 화소 회로가 발광할 때의 도 4의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 7은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 8은 도 7의 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 도면이다.
도 9는 도 7의 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 도면이다.
도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 화소 회로를 나타내는 회로도이다.
도 1을 참조하면, 화소 회로(100)는 스위칭 트랜지스터(110), 스토리지 커패시터(120), 증폭부(130), 구동 트랜지스터(160) 및 유기 발광 다이오드(170)를 포함한다.
스위칭 트랜지스터(110)는 스캔 신호(SSCAN)에 응답하여 데이터 신호(SDATA)를 스토리지 커패시터(120)에 전송할 수 있다. 일 실시예에서, 스위칭 트랜지스터(110)는 데이터 라인에 연결되어 데이터 신호(SDATA)가 인가되는 제1 전극(예를 들어, 드레인 전극), 스캔 라인에 연결되어 스캔 신호(SSCAN)가 인가되는 게이트 전극, 및 스토리지 커패시터(120)에 연결된 제2 전극(예를 들어, 소스 전극)을 가지는 제1 NMOS 트랜지스터(110)로 구현될 수 있다.
스토리지 커패시터(120)는 스위칭 트랜지스터(110)를 통하여 전송된 데이터 신호(SDATA)를 저장할 수 있다. 일 실시예에서, 스토리지 커패시터(120)는 제1 NMOS 트랜지스터(110)의 제2 전극에 연결된 제1 전극(예를 들어, 양극), 및 제1 전압(V1) 및 증폭부(130)에 포함된 제2 NMOS 트랜지스터(140)의 제2 전극에 연결된 제2 전극(예를 들어, 음극)을 가질 수 있다.
증폭부(130)는 스토리지 커패시터(120)에 저장된 데이터 신호(SDATA)를 증폭하여 데이터 신호(SDATA)의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호(SAMP)를 생성할 수 있다. 예를 들어, 증폭부(130)는 약 5V의 스윙 범위를 가지는 데이터 신호(SDATA)를 증폭하여 약 25V의 스윙 범위를 가지는 증폭 신호(SAMP)를 생성할 수 있다. 이와 같이, 화소 회로(100)가 데이터 신호(SDATA)를 증폭하는 증폭부(130)를 포함함으로써, 데이터 신호(SDATA)가 상대적으로 작은 스윙 범위를 가질 수 있고, 데이터 라인의 충/방전 소비 전력이 감소될 수 있다.
일 실시예에서, 증폭부(130)는 제1 전압(V1)과 증폭부(130)의 출력 노드(NO) 사이에 연결되고, 스토리지 커패시터(120)에 저장된 데이터 신호(SDATA)의 로직 레벨에 따라 턴-온 또는 턴-오프되는 제2 NMOS 트랜지스터(140), 및 제2 전압(V2)과 증폭부(130)의 출력 노드(NO) 사이에 연결되고, 턴-온 상태를 유지하도록 다이오드-연결된(diode-connected) 제3 NMOS 트랜지스터(150)를 포함할 수 있다. 예를 들어, 제2 NMOS 트랜지스터(140)는 출력 노드(NO)에 연결된 제1 전극(예를 들어, 드레인 전극), 스토리지 커패시터(120)의 제1 전극에 연결된 게이트 전극, 및 제1 전압(V1) 및 스토리지 커패시터(120)의 제2 전극에 연결된 제2 전극(예를 들어, 소스 전극)을 가지고, 제3 NMOS 트랜지스터(150)는 제2 전압(V2)에 연결된 제1 전극(예를 들어, 드레인 전극), 상기 제1 전극에 연결된 게이트 전극, 및 출력 노드(NO)에 연결된 제2 전극(예를 들어, 소스 전극)을 가질 수 있다.
구동 트랜지스터(160)는 증폭 신호(SAMP)에 응답하여 유기 발광 다이오드(170)를 구동할 수 있다. 일 실시예에서, 구동 트랜지스터(160)는 고 전원 전압(ELVDD)에 연결된 제1 전극(예를 들어, 드레인 전극), 증폭부(130)의 출력 노드(NO)에 연결된 게이트 전극, 및 유기 발광 다이오드(170)에 연결된 제2 전극(예를 들어, 소스 전극)을 가지는 제4 NMOS 트랜지스터(160)로 구현될 수 있다.
유기 발광 다이오드(170)는, 구동 트랜지스터(160)가 턴-온된 동안, 유기 발광 다이오드(170)의 양단의 전압에 상응하는 밝기로 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(170)는 제4 NMOS 트랜지스터(160)의 제2 전극에 연결된 제1 전극(예를 들어, 애노드 전극), 및 저 전원 전압(ELVSS)에 연결된 제2 전극(예를 들어, 캐소드 전극)을 가질 수 있다.
한편, 유기 발광 다이오드(170)가, 이에 한정되지 않으나, 백색 유기 발광 다이오드인 경우, 상기 백색 유기 발광 다이오드가 충분한 휘도로 발광하기 위해서는 약 20V의 구동 전압이 요구된다. 또한, 구동 트랜지스터(160)가, 이에 한정되지 않으나, 산화물 박막 트랜지스터로 구현된 경우, 구동 트랜지스터(160)를 턴-온시키기 위해서는 약 5V의 게이트-소스 전압이 요구된다. 이에 따라, 종래의 유기 발광 표시 장치에서는, 구동 트랜지스터(160)를 턴-온시키고 상기 백색 유기 발광 다이오드를 충분한 휘도로 발광하기 위해서 약 25V의 스윙 범위를 가지는 데이터 신호가 화소 회로에 인가되어야 했다. 그러나, 본 발명의 일 실시예에 따른 화소 회로(100)를 포함하는 유기 발광 표시 장치에서는, 증폭부(130)는 약 5V의 스윙 범위를 가지는 데이터 신호(SDATA)를 증폭하여 약 25V의 스윙 범위를 가지는 증폭 신호(SAMP)를 생성하므로, 화소 회로(100)에 상대적으로 작은 스윙 범위를 가지는 데이터 신호(SDATA)가 인가될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 화소 회로(100)는 데이터 라인의 충/방전 소비 전력을 감소시킬 수 있다. 또한, 작은 스윙 범위를 가지는 데이터 신호를 생성하는 종래의 데이터 구동부 및/또는 작은 스윙 범위를 가지는 스캔 신호를 생성하는 종래의 스캔 구동부를 활용할 수 있다.
이하, 도 2a 내지 도 2c를 참조하여 화소 회로(100)가 비발광할 때의 화소 회로(100)의 동작의 일 예를 설명한다.
도 2a 내지 도 2c는 도 1의 화소 회로가 비발광할 때의 도 1의 화소 회로의 동작을 설명하기 위한 회로도들이다.
도 2a를 참조하면, 제1 NMOS 트랜지스터(110)는 스캔 신호(SSCAN)에 응답하여 데이터 신호(SDATA)를 스토리지 커패시터(120)에 전송하고, 스토리지 커패시터(120)는 데이터 신호(SDATA)를 저장할 수 있다. 예를 들어, 데이터 신호(SDATA)가 제1 로직 레벨(예를 들어, 약 5V의 전압 레벨)을 가지는 경우, 데이터 라인 및 제1 NMOS 트랜지스터(110)를 통하여 스토리지 커패시터(120)로 전류가 흐름으로써, 스토리지 커패시터(120)가 충전되고, 스토리지 커패시터(120)는 약 5V의 전압(VCST)을 저장할 수 있다.
도 2b를 참조하면, 제2 NMOS 트랜지스터(140)는 스토리지 커패시터(120)에 저장된 약 5V의 전압(VCST)에 응답하여 턴온되고, 제3 NMOS 트랜지스터(150)는 게이트 단자와 드레인 단자가 서로 연결되어 있으므로 턴-온 상태를 유지할 수 있다. 즉, 제2 및 제3 NMOS 트랜지스터들(140, 150)이 모두 턴-온되므로, 제2 전압(V2)으로부터 제1 전압(V1)으로 전류가 흐를 수 있고, 도 1의 증폭부(130)의 출력 노드(NO)의 전압, 즉 증폭 신호(SAMP)는 제2 NMOS 트랜지스터(140)의 턴-온 저항과 제3 NMOS 트랜지스터(150)의 턴-온 저항의 비에 기초하여 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 분배하여 생성될 수 있다. 한편, 제2 NMOS 트랜지스터(140)가 제3 NMOS 트랜지스터(150)보다 큰 사이즈를 가짐으로써, 제2 NMOS 트랜지스터(140)는 제3 NMOS 트랜지스터(150)보다 작은 턴-온 저항을 가질 수 있다. 이에 따라, 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 분배하여 생성된 증폭 신호(SAMP)는 제1 전압(V1)에 근접한 전압을 가질 수 있다.
일 실시예에서, 제2 NMOS 트랜지스터(140)의 채널 길이(L)에 대한 채널 폭(W)의 종횡비(W/L)가 제3 NMOS 트랜지스터(150)의 채널 길이(L)에 대한 채널 폭(W)의 종횡비(W/L)보다 클 수 있다. 이에 따라, 제2 NMOS 트랜지스터(140)의 턴-온 저항이 제3 NMOS 트랜지스터(150)의 턴-온 저항보다 작을 수 있다. 예를 들어, 제2 NMOS 트랜지스터(140)의 종횡비(W/L)가 제3 NMOS 트랜지스터(150)의 종횡비(W/L)의 약 10배일 수 있다. 이 경우, 제2 NMOS 트랜지스터(140)의 턴-온 저항은 제3 NMOS 트랜지스터(150)의 턴-온 저항의 약 1/10일 수 있다. 이에 따라, 제1 전압(V1)이 약 0V이고, 제2 전압(V2)이 약 25V인 경우, 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 분배하여 생성된 증폭 신호(SAMP)는 약 2.3V의 전압을 가질 수 있다.
다른 실시예에서, 제2 NMOS 트랜지스터(140)는 제3 NMOS 트랜지스터(150)의 종횡비(W/L)와 동일한 종횡비(W/L)를 가진 복수의 병렬로 연결된 NMOS 트랜지스터들을 포함할 수 있다. 이에 따라, 제2 NMOS 트랜지스터(140)의 턴-온 저항이 제3 NMOS 트랜지스터(150)의 턴-온 저항보다 작을 수 있다.
도 2c를 참조하면, 제4 NMOS 트랜지스터(160)의 게이트 단자에 약 5V보다 낮은 전압을 가진 증폭 신호(SAMP)가 인가되면, 제4 NMOS 트랜지스터(160)는 턴-오프될 수 있다. 이에 따라, 고 전원 전압(ELVDD)으로부터 저 전원 전압(ELVSS)로의 전류 경로가 형성되지 않고, 유기 발광 다이오드(170)가 약 0V의 양단 전압(VOLED)을 가짐으로써 발광하지 않을 수 있다.
이하, 도 3a 내지 도 3c를 참조하여 화소 회로(100)가 발광할 때의 화소 회로(100)의 동작의 일 예를 설명한다.
도 3a 내지 도 3c는 도 1의 화소 회로가 발광할 때의 도 1의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 3a를 참조하면, 제1 NMOS 트랜지스터(110)는 스캔 신호(SSCAN)에 응답하여 데이터 신호(SDATA)를 스토리지 커패시터(120)에 전송하고, 스토리지 커패시터(120)는 데이터 신호(SDATA)를 저장할 수 있다. 예를 들어, 데이터 신호(SDATA)가 제2 로직 레벨(예를 들어, 약 0V의 전압 레벨)을 가지는 경우, 스토리지 커패시터(120)는 약 0V의 전압(VCST)을 저장할 수 있다.
도 3b를 참조하면, 제2 NMOS 트랜지스터(140)는 스토리지 커패시터(120)에 저장된 약 0V의 전압(VCST)에 응답하여 턴-오프되고, 제3 NMOS 트랜지스터(150)는 게이트 단자와 드레인 단자가 서로 연결되어 있으므로 턴-온 상태를 유지할 수 있다. 이에 따라, 도 1의 증폭부(130)는 증폭 신호(SAMP)로서 다이오드-연결된 제3 NMOS 트랜지스터(150)를 통하여 제2 전압(V2)을 구동 트랜지스터(160)의 게이트 단자에 인가할 수 있다. 예를 들어, 제2 전압(V2)이 약 25V인 경우, 도 1의 증폭부(130)는 약 25V의 제2 전압(V2)에서 제3 NMOS 트랜지스터(150)의 문턱 전압(Vth)이 감산된 전압을 증폭 신호(SAMP)로서 구동 트랜지스터(160)의 게이트 단자에 인가할 수 있다. 한편, 제3 NMOS 트랜지스터(150)의 문턱 전압(Vth)은 약 -1V 내지 +1V를 가질 수 있고, 이에 따라, 증폭 신호(SAMP)는 제2 전압(V2)에 근접한 전압 레벨을 가질 수 있다.
도 3c를 참조하면, 제4 NMOS 트랜지스터(160)의 게이트 단자에 약 25V의 전압을 가진 증폭 신호(SAMP)가 인가되면, 제4 NMOS 트랜지스터(160)는 턴-온될 수 있다. 이에 따라, 고 전원 전압(ELVDD)으로부터 저 전원 전압(ELVSS)로의 전류 경로가 형성되고, 유기 발광 다이오드(170)의 양단 전압(VOLED)이 고 전원 전압(ELVDD)과 저 전원 전압(ELVSS)의 차(예를 들어, 약 20V)가 됨으로써 유기 발광 다이오드(170)가 발광할 수 있다.
도 2a 및 도 3a에 도시된 바와 같이 데이터 신호(SDATA)가 약 0V에서 약 5V까지의 약 5V의 스윙 범위를 가지더라도, 도 2b 및 도 3b에 도시된 바와 같이 제4 NMOS 트랜지스터(160)에 인가되는 증폭 신호(SAMP)는 약 0V에서 약 25V의 약 25V의 스윙 범위를 가질 수 있다. 즉, 제2 및 제3 NMOS 트랜지스터들(140, 150)을 포함하는 도 1의 증폭부(130)가 약 5V의 스윙 범위를 가지는 데이터 신호(SDATA)를 증폭하여 약 25V의 스윙 범위를 가지는 증폭 신호(SAMP)를 생성하므로, 상대적으로 작은 스윙 범위의 데이터 신호(SDATA)를 이용하여 높은 구동 전압이 요구되는 유기 발광 다이오드(170)(예를 들어, 백색 유기 발광 다이오드)를 구동할 수 있고, 데이터 라인의 충/방전 소비 전력이 감소될 수 있다.
한편, 도 2a 내지 도 3c에는 제1 전압(V1)으로서 약 0V의 전압이 이용된 예가 도시되어 있으나, 실시예에 따라, 제1 전압(V1)은 구동 트랜지스터(160) 및 유기 발광 다이오드(170)를 턴-오프시키기 위한 전압으로서 임의의 저전압일 수 있다. 일 실시예에서, 제1 전압(V1)은 저 전원 전압(ELVSS)일 수 있고, 예를 들어, 저 전원 전압(ELVSS) 및 제1 전압(V1) 각각은 약 0V의 전압일 수 있다. 다른 실시예에서, 제1 전압(V1)은 저 전원 전압(ELVSS)보다 낮은 전압일 수 있고, 예를 들어, 저 전원 전압(ELVSS)은 약 0V이고, 제1 전압(V1)은 음의 전압일 수 있다. 또 다른 실시예에서, 제1 전압(V1)은 저 전원 전압(ELVSS)보다 높은 전압일 수 있다.
또한, 도 2a 내지 도 3c에는 제2 전압(V2)으로서 약 25V의 전압이 이용된 예가 도시되어 있으나, 실시예에 따라, 제2 전압(V2)은 구동 트랜지스터(160) 및 유기 발광 다이오드(170)를 턴-온시키기 위한 전압으로서 임의의 고전압일 수 있다. 일 실시예에서, 제2 전압(V2)은 고 전원 전압(ELVDD)일 수 있고, 예를 들어, 고 전원 전압(ELVDD) 및 제2 전압(V2) 각각은 약 20V의 전압일 수 있다. 다른 실시예에서, 제2 전압(V2)은 고 전원 전압(ELVDD)보다 높은 전압일 수 있고, 예를 들어, 고 전원 전압(ELVDD)은 약 20V이고, 제2 전압(V2)은 약 25V일 수 있다. 또 다른 실시예에서, 제2 전압(V2)은 고 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 화소 회로를 나타내는 회로도이다.
도 4를 참조하면, 화소 회로(200)는 스위칭 트랜지스터(210), 스토리지 커패시터(220), 증폭부(230), 구동 트랜지스터(260) 및 유기 발광 다이오드(270)를 포함한다.
스위칭 트랜지스터(210)는 스캔 신호(SSCAN)에 응답하여 데이터 신호(SDATA)를 스토리지 커패시터(220)에 전송할 수 있다. 일 실시예에서, 스위칭 트랜지스터(210)는 데이터 라인에 연결되어 데이터 신호(SDATA)가 인가되는 제1 전극(예를 들어, 드레인 전극), 스캔 라인에 연결되어 스캔 신호(SSCAN)가 인가되는 게이트 전극, 및 스토리지 커패시터(220)에 연결된 제2 전극(예를 들어, 소스 전극)을 가지는 제1 PMOS 트랜지스터(210)로 구현될 수 있다.
스토리지 커패시터(220)는 스위칭 트랜지스터(210)를 통하여 전송된 데이터 신호(SDATA)를 저장할 수 있다. 일 실시예에서, 스토리지 커패시터(220)는 제1 PMOS 트랜지스터(210)의 제2 전극에 연결된 제1 전극(예를 들어, 음극), 및 제1 전압(V1) 및 증폭부(230)에 포함된 제2 PMOS 트랜지스터(240)의 제2 전극에 연결된 제2 전극(예를 들어, 양극)을 가질 수 있다.
증폭부(230)는 스토리지 커패시터(220)에 저장된 데이터 신호(SDATA)를 증폭하여 데이터 신호(SDATA)의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호(SAMP)를 생성할 수 있다. 예를 들어, 증폭부(230)는 약 5V의 스윙 범위를 가지는 데이터 신호(SDATA)를 증폭하여 약 20V의 스윙 범위를 가지는 증폭 신호(SAMP)를 생성할 수 있다. 이와 같이, 화소 회로(200)가 데이터 신호(SDATA)를 증폭하는 증폭부(230)를 포함함으로써, 데이터 신호(SDATA)가 상대적으로 작은 스윙 범위를 가질 수 있고, 데이터 라인의 충/방전 소비 전력이 감소될 수 있다.
일 실시예에서, 증폭부(230)는 제1 전압(V1)과 증폭부(230)의 출력 노드(NO) 사이에 연결되고, 스토리지 커패시터(220)에 저장된 데이터 신호(SDATA)의 로직 레벨에 따라 턴-온 또는 턴-오프되는 제2 PMOS 트랜지스터(240), 및 제2 전압(V2)과 증폭부(230)의 출력 노드(NO) 사이에 연결되고, 턴-온 상태를 유지하도록 다이오드-연결된(diode-connected) 제3 PMOS 트랜지스터(250)를 포함할 수 있다. 예를 들어, 제2 PMOS 트랜지스터(240)는 출력 노드(NO)에 연결된 제1 전극(예를 들어, 드레인 전극), 스토리지 커패시터(220)의 제1 전극에 연결된 게이트 전극, 및 제1 전압(V1) 및 스토리지 커패시터(220)의 제2 전극에 연결된 제2 전극(예를 들어, 소스 전극)을 가지고, 제3 PMOS 트랜지스터(250)는 제2 전압(V2)에 연결된 제1 전극(예를 들어, 드레인 전극), 상기 제1 전극에 연결된 게이트 전극, 및 출력 노드(NO)에 연결된 제2 전극(예를 들어, 소스 전극)을 가질 수 있다.
구동 트랜지스터(260)는 증폭 신호(SAMP)에 응답하여 유기 발광 다이오드(270)를 구동할 수 있다. 일 실시예에서, 구동 트랜지스터(260)는 유기 발광 다이오드(270)에 연결된 제1 전극(예를 들어, 드레인 전극), 증폭부(230)의 출력 노드(NO)에 연결된 게이트 전극, 및 고 전원 전압(ELVDD)에 연결된 제2 전극(예를 들어, 소스 전극)을 가지는 제4 PMOS 트랜지스터(260)로 구현될 수 있다.
유기 발광 다이오드(270)는, 구동 트랜지스터(260)가 턴-온된 동안, 유기 발광 다이오드(270)의 양단의 전압에 상응하는 밝기로 발광할 수 있다. 일 실시예에서, 유기 발광 다이오드(270)는 제4 PMOS 트랜지스터(260)의 제1 전극에 연결된 제1 전극(예를 들어, 애노드 전극), 및 저 전원 전압(ELVSS)에 연결된 제2 전극(예를 들어, 캐소드 전극)을 가질 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 화소 회로(200)는 약 5V의 스윙 범위를 가지는 데이터 신호(SDATA)를 증폭하여 약 20V의 스윙 범위를 가지는 증폭 신호(SAMP)를 생성하므로, 작은 스윙 범위를 가지는 데이터 신호(SDATA)를 이용하여 높은 구동 전압이 요구되는 유기 발광 다이오드(270)(예를 들어, 백색 유기 발광 다이오드)를 구동할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 화소 회로(200)는 데이터 라인의 충/방전 소비 전력을 감소시킬 수 있다.
이하, 도 5a 내지 도 5c를 참조하여 화소 회로(200)가 비발광할 때의 화소 회로(200)의 동작의 일 예를 설명한다.
도 5a 내지 도 5c는 도 4의 화소 회로가 비발광할 때의 도 4의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 5a를 참조하면, 제1 PMOS 트랜지스터(210)는 스캔 신호(SSCAN)에 응답하여 데이터 신호(SDATA)를 스토리지 커패시터(220)에 전송하고, 스토리지 커패시터(220)는 데이터 신호(SDATA)를 저장할 수 있다. 예를 들어, 데이터 신호(SDATA)가 제1 로직 레벨(예를 들어, 약 ELVDD - 5V의 전압 레벨)을 가지는 경우, 스토리지 커패시터(220)로부터 제1 PMOS 트랜지스터(210)를 통하여 데이터 라인에 전류가 흐름으로써, 스토리지 커패시터(220)가 방전되고, 스토리지 커패시터(220)는 약 5V의 전압(VCST)을 저장할 수 있다.
도 5b를 참조하면, 제2 PMOS 트랜지스터(240)는 스토리지 커패시터(220)에 저장된 약 5V의 전압(VCST)에 응답하여 턴온되고, 제3 PMOS 트랜지스터(250)는 게이트 단자와 드레인 단자가 서로 연결되어 있으므로 턴-온 상태를 유지할 수 있다. 즉, 제2 및 제3 PMOS 트랜지스터들(240, 250)이 모두 턴-온되므로, 제1 전압(V1)으로부터 제2 전압(V2)으로 전류가 흐를 수 있고, 도 4의 증폭부(230)의 출력 노드(NO)의 전압, 즉 증폭 신호(SAMP)는 제2 PMOS 트랜지스터(240)의 턴-온 저항과 제3 PMOS 트랜지스터(250)의 턴-온 저항의 비에 기초하여 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 분배하여 생성될 수 있다. 한편, 제2 PMOS 트랜지스터(240)가 제3 PMOS 트랜지스터(250)보다 큰 사이즈를 가짐으로써, 제2 PMOS 트랜지스터(240)는 제3 PMOS 트랜지스터(250)보다 작은 턴-온 저항을 가질 수 있다. 이에 따라, 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 분배하여 생성된 증폭 신호(SAMP)는 제1 전압(V1)에 근접한 전압을 가질 수 있다.
일 실시예에서, 제2 PMOS 트랜지스터(240)의 채널 길이(L)에 대한 채널 폭(W)의 종횡비(W/L)가 제3 PMOS 트랜지스터(250)의 채널 길이(L)에 대한 채널 폭(W)의 종횡비(W/L)보다 클 수 있다. 이에 따라, 제2 PMOS 트랜지스터(240)의 턴-온 저항이 제3 PMOS 트랜지스터(250)의 턴-온 저항보다 작을 수 있다. 예를 들어, 제2 PMOS 트랜지스터(240)의 종횡비(W/L)가 제3 PMOS 트랜지스터(250)의 종횡비(W/L)의 약 10배일 수 있다. 이 경우, 제2 PMOS 트랜지스터(240)의 턴-온 저항은 제3 PMOS 트랜지스터(250)의 턴-온 저항의 약 1/10일 수 있다. 이에 따라, 제1 전압(V1)이 고 전원 전압(ELVDD)이고, 제2 전압(V2)이 약 0V인 경우, 제1 전압(V1)과 제2 전압(V2) 사이의 전압을 분배하여 생성된 증폭 신호(SAMP)는 10/11 * ELVDD의 전압을 가질 수 있다.
다른 실시예에서, 제2 PMOS 트랜지스터(240)는 제3 PMOS 트랜지스터(250)의 종횡비(W/L)와 동일한 종횡비(W/L)를 가진 복수의 병렬로 연결된 PMOS 트랜지스터들을 포함할 수 있다. 이에 따라, 제2 PMOS 트랜지스터(240)의 턴-온 저항이 제3 PMOS 트랜지스터(250)의 턴-온 저항보다 작을 수 있다.
도 5c를 참조하면, 제4 PMOS 트랜지스터(260)의 게이트 단자에 고 전원 전압(ELVDD)에 근접한 전압(예를 들어, ELVDD ­ 5V보다 큰 전압)을 가진 증폭 신호(SAMP)가 인가되면, 제4 PMOS 트랜지스터(260)는 턴-오프될 수 있다. 이에 따라, 고 전원 전압(ELVDD)으로부터 저 전원 전압(ELVSS)로의 전류 경로가 형성되지 않고, 유기 발광 다이오드(270)가 약 0V의 양단 전압(VOLED)을 가짐으로써 발광하지 않을 수 있다.
이하, 도 6a 내지 도 6c를 참조하여 화소 회로(200)가 발광할 때의 화소 회로(200)의 동작의 일 예를 설명한다.
도 6a 내지 도 6c는 도 4의 화소 회로가 발광할 때의 도 4의 화소 회로의 동작의 일 예를 설명하기 위한 회로도들이다.
도 6a를 참조하면, 제1 PMOS 트랜지스터(210)는 스캔 신호(SSCAN)에 응답하여 데이터 신호(SDATA)를 스토리지 커패시터(220)에 전송하고, 스토리지 커패시터(220)는 데이터 신호(SDATA)를 저장할 수 있다. 예를 들어, 데이터 신호(SDATA)가 제2 로직 레벨(예를 들어, 약 ELVDD의 전압 레벨)을 가지는 경우, 스토리지 커패시터(220)는 약 0V의 전압(VCST)을 저장할 수 있다.
도 6b를 참조하면, 제2 PMOS 트랜지스터(240)는 스토리지 커패시터(220)에 저장된 약 0V의 전압(VCST)에 응답하여 턴-오프되고, 제3 PMOS 트랜지스터(250)는 게이트 단자와 드레인 단자가 서로 연결되어 있으므로 턴-온 상태를 유지할 수 있다. 이에 따라, 도 4의 증폭부(230)는 증폭 신호(SAMP)로서 다이오드-연결된 제3 PMOS 트랜지스터(250)를 통하여 제2 전압(V2)을 구동 트랜지스터(260)의 게이트 단자에 인가할 수 있다. 예를 들어, 제2 전압(V2)이 약 0V인 경우, 도 2의 증폭부(230)는 0V에 근접한 전압(예를 들어, 0V + 제3 PMOS 트랜지스터(250)의 Vth)을 증폭 신호(SAMP)로서 구동 트랜지스터(260)의 게이트 단자에 인가할 수 있다.
도 6c를 참조하면, 제4 PMOS 트랜지스터(260)의 게이트 단자에 약 0V의 전압을 가진 증폭 신호(SAMP)가 인가되면, 제4 PMOS 트랜지스터(260)는 턴-온될 수 있다. 이에 따라, 고 전원 전압(ELVDD)으로부터 저 전원 전압(ELVSS)로의 전류 경로가 형성되고, 유기 발광 다이오드(270)의 양단 전압(VOLED)이 고 전원 전압(ELVDD)과 저 전원 전압(ELVSS)의 차(예를 들어, 약 20V)가 됨으로써 유기 발광 다이오드(270)가 발광할 수 있다.
도 5a 및 도 6a에 도시된 바와 같이 데이터 신호(SDATA)가 약 0V에서 약 5V까지의 약 5V의 스윙 범위를 가지더라도, 도 5b 및 도 6b에 도시된 바와 같이 제4 PMOS 트랜지스터(260)에 인가되는 증폭 신호(SAMP)는 약 0V에서 약 20V의 약 20V의 스윙 범위를 가질 수 있다. 즉, 제2 및 제3 PMOS 트랜지스터들(240, 250)을 포함하는 도 4의 증폭부(230)가 약 5V의 스윙 범위를 가지는 데이터 신호(SDATA)를 증폭하여 약 20V의 스윙 범위를 가지는 증폭 신호(SAMP)를 생성하므로, 상대적으로 작은 스윙 범위의 데이터 신호(SDATA)를 이용하여 높은 구동 전압이 요구되는 유기 발광 다이오드(270)(예를 들어, 백색 유기 발광 다이오드)를 구동할 수 있고, 데이터 라인의 충/방전 소비 전력이 감소될 수 있다.
한편, 도 5a 내지 도 6c에는 제1 전압(V1)으로서 고 전원 전압(ELVDD)이 이용된 예가 도시되어 있으나, 실시예에 따라, 제1 전압(V1)은 구동 트랜지스터(260) 및 유기 발광 다이오드(270)를 턴-오프시키기 위한 전압으로서 임의의 고전압일 수 있다. 일 실시예에서, 제1 전압(V1)은 고 전원 전압(ELVDD)일 수 있고, 예를 들어, 고 전원 전압(ELVDD) 및 제1 전압(V1) 각각은 약 20V의 전압일 수 있다. 다른 실시예에서, 제1 전압(V1)은 고 전원 전압(ELVDD)과 다른 전압일 수 있다.
또한, 도 5a 내지 도 6c에는 제2 전압(V2)으로서 약 0V의 전압이 이용된 예가 도시되어 있으나, 실시예에 따라, 제2 전압(V2)은 구동 트랜지스터(260) 및 유기 발광 다이오드(270)를 턴-온시키기 위한 전압으로서 임의의 저전압일 수 있다. 일 실시예에서, 제2 전압(V2)은 저 전원 전압(ELVSS)일 수 있고, 예를 들어, 저 전원 전압(ELVSS) 및 제2 전압(V2) 각각은 약 0V의 전압일 수 있다. 다른 실시예에서, 제2 전압(V2)은 저 전원 전압(ELVSS)과 다른 전압일 수 있다.
도 7은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 7을 참조하면, 유기 발광 표시 장치(500)는 화소부(510), 스캔 구동부(520), 데이터 구동부(530), 타이밍 제어부(540) 및 전원부(550)를 포함할 수 있다. 일 실시예에서, 스캔 구동부(520), 데이터 구동부(530), 타이밍 제어부(540) 및 전원부(550)는 하나의 집적 회로(Integrated Circuit; IC)로 구현될 수 있다. 다른 실시예에서, 스캔 구동부(520), 데이터 구동부(530), 타이밍 제어부(540) 및 전원부(550)은 서로 다른 IC들로 구현될 수 있다.
화소부(510)는 복수의 스캔 라인들(SL1, SL2, ..., SLn)을 통해 스캔 구동부(520)와 연결되고, 복수의 데이터 라인들(DL1, DL2, ..., DLm)을 통해 데이터 구동부(530)와 연결된다. 화소부(510)는 복수의 스캔 라인들(SL1, SL2, ..., SLn) 및 복수의 데이터 라인들(DL1, DL2, ..., DLm)의 교차부마다 위치되는 n*m 개의 화소 회로(300)들을 포함한다.
또한, 화소부(510)는 전원부(550)로부터 고 전원 전압(ELVDD) 및 저 전원 전압(ELVSS)을 공급받는다. 일 실시예에서, 화소부(510)에 포함된 화소 회로(300)는 고 전원 전압(ELVDD) 또는 저 전원 전압(ELVSS) 중 하나를 구동 트랜지스터 및 유기 발광 다이오드를 턴-오프시키기 위한 제1 전압(V1)으로 활용하고, 고 전원 전압(ELVDD) 또는 저 전원 전압(ELVSS) 중 다른 하나를 상기 구동 트랜지스터 및 상기 유기 발광 다이오드를 턴-온시키기 위한 제2 전압(V2)으로 활용할 수 있다. 다른 실시예에서, 화소부(510)는 전원부(550)로부터 고 전원 전압(ELVDD) 및 저 전원 전압(ELVSS)과 다른 제1 전압(V1) 및 제2 전압(V2)을 더 공급받을 수 있다.
스캔 구동부(520)는 복수의 스캔 라인들(SL1, SL2, ..., SLn)을 통해 복수의 화소 회로(300)들 각각에 스캔 신호를 제공한다.
데이터 구동부(530)는 복수의 데이터 라인들(DL1, DL2, ..., DLm)을 통해 복수의 화소 회로(300)들 각각에 데이터 신호를 제공한다.
타이밍 제어부(540)는 복수의 타이밍 제어 신호들(CTL1, CTL2, CTL3)을 생성하여 스캔 구동부(520), 데이터 구동부(530) 및 전원부(550)에 공급함으로써 이들을 제어한다.
전원부(550)는 복수의 화소 회로(300)들 각각에 고 전원 전압(ELVDD) 및 저 전원 전압(ELVSS)를 제공하며, 제1 전압(V1) 및 제2 전압(V2) 중 적어도 하나를 더 제공할 수 있다.
복수의 화소 회로(300)들 각각은 도 1 또는 도 4에 도시된 화소 회로들(100, 200) 또는 이와 유사한 화소 회로일 수 있다. 복수의 화소 회로(300)들 각각은 상대적으로 작은 스윙 범위를 가지는 데이터 신호를 증폭하여 상대적으로 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부를 포함함으로써, 작은 스윙 범위를 가지는 상기 데이터 신호를 이용하여 높은 구동 전압이 요구되는 유기 발광 다이오드(예를 들어, 백색 유기 발광 다이오드)를 구동할 수 있다. 이에 따라, 데이터 라인들(DL1, DL2, ..., DLm)의 충/방전 소비 전력이 감소될 수 있으며, 화소 회로(300)들을 포함하는 유기 발광 표시 장치(500)의 소비 전력이 감소될 수 있다.
도 8은 도 7의 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 도면이고, 도 9는 도 7의 유기 발광 표시 장치의 동작의 일 예를 설명하기 위한 도면이다.
도 7, 도 8 및 도 9를 참조하면, 유기 발광 표시 장치(500)는 발광 시간을 조절하여 계조를 표현하는 디지털 구동 방식으로 화소 회로(300)들을 구동할 수 있다. 예를 들어, 한 프레임이 복수의 서브 프레임들(SF1, SF2, SF3, SF4, SF5)로 분할되고, 각 서브 프레임은 스캔 구간(도 8 및 도 9의 빗금 친 부분) 및 발광 구간을 포함할 수 있다. 각 화소 회로(300)는 각 서브 프레임의 상기 스캔 구간에서 데이터 신호를 저장하고, 각 서브 프레임의 상기 발광 구간에서 상기 저장된 데이터 신호에 따라 발광 또는 비발광함으로써 계조를 표현할 수 있다.
일 실시예에서, 도 8에 도시된 바와 같이, 화소 회로들(300)은 스캔 라인(SL1, SL2, ..., SLn) 단위로 순차적으로 발광할 수 있다. 예를 들어, 제1 스캔 라인(SL1)에 연결된 화소 회로들(300)이 스캔된 후, 제2 스캔 라인(SL2)에 연결된 화소 회로들(300)이 스캔되면서 제1 스캔 라인(SL1)에 연결된 화소 회로들(300)이 발광할 수 있다.
다른 실시예에서, 도 9에 도시된 바와 같이, 화소 회로들(300)은 실질적으로 동시에 발광할 수 있다. 예를 들어, 제1 스캔 라인(SL1)에 연결된 화소 회로들(300)부터 제N 스캔 라인(SLN)에 연결된 화소 회로들(300)까지 모든 화소 회로들(300)이 스캔된 후, 모든 화소 회로들(300)이 실질적으로 동시에 발광할 수 있다. 예를 들어, 고 전원 전압(ELVDD)이 각 서브 프레임의 상기 스캔 구간 동안 저 전압을 가지고, 상기 스캔 구간 후 고 전압으로 천이되면서 각 서브 프레임의 상기 발광 구간이 시작될 수 있다. 다른 예에서, 저 전원 전압(ELVSS)이 각 서브 프레임의 상기 스캔 구간 동안 고 전압을 가지고, 상기 스캔 구간 후 저 전압으로 천이되면서 각 서브 프레임의 상기 발광 구간이 시작될 수 있다. 한편, 이러한 동시 발광 방식은 유기 발광 표시 장치(500)가 입체 영상을 표시할 때 더욱 유용하게 활용될 수 있다.
도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 10을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 저장 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 유기 발광 표시 장치(1060)를 포함할 수 있다. 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1010)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1060)는 도 7의 유기 발광 표시 장치(500)일 수 있다. 유기 발광 표시 장치(1060)는 복수의 화소 회로들을 포함하며, 상기 복수의 화소 회로들 각각은 도 1 또는 도 4에 도시된 화소 회로(100, 200) 또는 이와 유사한 화소 회로일 수 있다. 상기 복수의 화소 회로들 각각은 상대적으로 작은 스윙 범위를 가지는 데이터 신호를 증폭하여 상대적으로 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부를 포함함으로써, 작은 스윙 범위를 가지는 상기 데이터 신호를 이용하여 높은 구동 전압이 요구되는 유기 발광 다이오드(예를 들어, 백색 유기 발광 다이오드)를 구동할 수 있다. 이에 따라, 데이터 라인의 충/방전 소비 전력이 감소될 수 있으며, 유기 발광 표시 장치(1060)의 소비 전력이 감소될 수 있다.
실시예에 따라, 전자 기기(1000)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1060)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, 태블릿 컴퓨터, 휴대폰, 스마트 폰, PDA, PM), 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 화소 회로
110, 210: 스위칭 트랜지스터
120, 220: 스토리지 커패시터
130, 230: 증폭부
160, 260: 구동 트랜지스터
170, 270: 유기 발광 다이오드

Claims (20)

  1. 유기 발광 다이오드;
    스캔 신호에 응답하여 데이터 신호를 전송하는 스위칭 트랜지스터;
    상기 스위칭 트랜지스터를 통하여 전송된 상기 데이터 신호를 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터에 저장된 상기 데이터 신호를 증폭하여 상기 데이터 신호의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부; 및
    상기 증폭 신호에 응답하여 상기 유기 발광 다이오드를 구동하는 구동 트랜지스터를 포함하고,
    상기 증폭부는,
    상기 증폭부의 출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터에 연결된 게이트 전극, 및 제1 전압에 연결된 제2 전극을 가지는 제1 트랜지스터; 및
    제2 전압에 공통적으로 연결된 제1 전극과 게이트 전극, 및 상기 출력 노드에 연결된 제2 전극을 가지고, 상기 제1 트랜지스터와 동일한 타입을 가지는 제2 트랜지스터를 포함하고,
    상기 증폭부는 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 이용하여 상기 제1 전압과 상기 제2 전압 사이의 전압을 분배하여 상기 증폭 신호를 생성하는 것을 특징으로 하는 화소 회로.
  2. 제1 항에 있어서,
    상기 제1 트랜지스터는 상기 스토리지 커패시터에 저장된 상기 데이터 신호의 로직 레벨에 따라 턴-온 또는 턴-오프되고,
    상기 제2 트랜지스터는 턴-온 상태를 유지하도록 다이오드-연결되는 것을 특징으로 하는 화소 회로.
  3. 제2 항에 있어서, 상기 제1 트랜지스터의 사이즈는 상기 제2 트랜지스터의 사이즈보다 큰 것을 특징으로 하는 화소 회로.
  4. 제3 항에 있어서, 상기 제1 트랜지스터의 턴-온 저항은 상기 제2 트랜지스터의 턴-온 저항보다 작은 것을 특징으로 하는 화소 회로.
  5. 제2 항에 있어서, 상기 스토리지 커패시터에 저장된 상기 데이터 신호가 제1 로직 레벨을 가질 때, 상기 제1 트랜지스터는 상기 제1 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-온되고,
    상기 증폭부는 상기 제1 트랜지스터의 턴-온 저항과 상기 제2 트랜지스터의 턴-온 저항의 비에 기초하여 상기 제1 전압과 상기 제2 전압 사이의 상기 전압을 분배하고, 상기 증폭 신호로서 상기 분배된 전압을 상기 구동 트랜지스터에 인가하는 것을 특징으로 하는 화소 회로.
  6. 제2 항에 있어서, 상기 스토리지 커패시터에 저장된 상기 데이터 신호가 제2 로직 레벨을 가질 때, 상기 제1 트랜지스터는 상기 제2 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-오프되고,
    상기 증폭부는 상기 증폭 신호로서 상기 다이오드-연결된 제2 트랜지스터를 통하여 상기 제2 전압을 상기 구동 트랜지스터에 인가하는 것을 특징으로 하는 화소 회로.
  7. 제1 항에 있어서, 상기 스위칭 트랜지스터는,
    상기 데이터 신호가 인가되는 제1 전극, 상기 스캔 신호가 인가되는 게이트 전극, 및 상기 스토리지 커패시터에 연결된 제2 전극을 가지는 제1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  8. 제7 항에 있어서,
    상기 제1 트랜지스터는 제2 NMOS 트랜지스터이고,
    상기 제2 트랜지스터는 제3 NMOS 트랜지스터인 것을 특징으로 하는 화소 회로.
  9. 제8 항에 있어서, 상기 구동 트랜지스터는,
    고 전원 전압에 연결된 제1 전극, 상기 증폭부의 상기 출력 노드에 연결된 게이트 전극, 및 상기 유기 발광 다이오드에 연결된 제2 전극을 가지는 제4 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  10. 제1 항에 있어서, 상기 스위칭 트랜지스터는,
    상기 데이터 신호가 인가되는 제1 전극, 상기 스캔 신호가 인가되는 게이트 전극, 및 상기 스토리지 커패시터에 연결된 제2 전극을 가지는 제1 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  11. 제10 항에 있어서,
    상기 제1 트랜지스터는 제2 PMOS 트랜지스터이고,
    상기 제2 트랜지스터는 제3 PMOS 트랜지스터인 것을 특징으로 하는 화소 회로.
  12. 제11 항에 있어서, 상기 구동 트랜지스터는,
    상기 유기 발광 다이오드에 연결된 제1 전극, 상기 증폭부의 상기 출력 노드에 연결된 게이트 전극, 및 고 전원 전압에 연결된 제2 전극을 가지는 제4 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  13. 제1 항에 있어서, 상기 데이터 신호는 약 5V의 스윙 범위를 가지고, 상기 증폭 신호는 약 25V의 스윙 범위를 가지는 것을 특징으로 하는 화소 회로.
  14. 데이터 라인에 연결된 제1 전극, 스캔 라인에 연결된 게이트 전극, 및 제2 전극을 가지는 제1 NMOS 트랜지스터;
    상기 제1 NMOS 트랜지스터의 제2 전극에 연결된 제1 전극, 및 제1 전압에 연결된 제2 전극을 가지는 스토리지 커패시터;
    출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터의 제1 전극에 연결된 게이트 전극, 및 상기 제1 전압 및 상기 스토리지 커패시터의 제2 전극에 연결된 제2 전극을 가지는 제2 NMOS 트랜지스터;
    제2 전압에 공통적으로 연결된 제1 전극과 게이트 전극, 및 상기 출력 노드에 연결된 제2 전극을 가지는 제3 NMOS 트랜지스터;
    고 전원 전압에 연결된 제1 전극, 상기 출력 노드에 연결된 게이트 전극, 및 제2 전극을 가지는 제4 NMOS 트랜지스터; 및
    상기 제4 NMOS 트랜지스터의 제2 전극에 연결된 제1 전극, 및 저 전원 전압에 연결된 제2 전극을 가진 유기 발광 다이오드를 포함하고,
    상기 제2 NMOS 트랜지스터 및 상기 제3 NMOS 트랜지스터는 상기 제1 전압과 상기 제2 전압 사이의 전압을 분배하여 상기 분배된 전압을 상기 제4 NMOS 트랜지스터에 인가하는 것을 특징으로 하는 화소 회로.
  15. 제14 항에 있어서, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제1 로직 레벨을 가질 때, 상기 제2 NMOS 트랜지스터는 상기 제1 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-온되고, 상기 제2 NMOS 트랜지스터의 턴-온 저항과 상기 제3 NMOS 트랜지스터의 턴-온 저항의 비에 기초하여 상기 제1 전압과 상기 제2 전압 사이의 상기 전압이 분배되고, 상기 분배된 전압이 상기 제4 NMOS 트랜지스터의 게이트 단자에 인가되는 것을 특징으로 하는 화소 회로.
  16. 제14 항에 있어서, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제2 로직 레벨을 가질 때, 상기 제2 NMOS 트랜지스터는 상기 제2 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-오프되고, 상기 제2 전압이 상기 제3 NMOS 트랜지스터를 통하여 상기 제4 NMOS 트랜지스터의 게이트 단자에 인가되는 것을 특징으로 하는 화소 회로.
  17. 데이터 라인에 연결된 제1 전극, 스캔 라인에 연결된 게이트 전극, 및 제2 전극을 가지는 제1 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터의 제2 전극에 연결된 제1 전극, 및 제1 전압에 연결된 제2 전극을 가지는 스토리지 커패시터;
    출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터의 제1 전극에 연결된 게이트 전극, 및 상기 제1 전압 및 상기 스토리지 커패시터의 제2 전극에 연결된 제2 전극을 가지는 제2 PMOS 트랜지스터;
    제2 전압에 공통적으로 연결된 제1 전극과 게이트 전극, 및 상기 출력 노드에 연결된 제2 전극을 가지는 제3 PMOS 트랜지스터;
    제1 전극, 상기 출력 노드에 연결된 게이트 전극, 및 고 전원 전압에 연결된 제2 전극을 가지는 제4 PMOS 트랜지스터; 및
    상기 제4 PMOS 트랜지스터의 제1 전극에 연결된 제1 전극, 및 저 전원 전압에 연결된 제2 전극을 가진 유기 발광 다이오드를 포함하고,
    상기 제2 PMOS 트랜지스터 및 상기 제3 PMOS 트랜지스터는 상기 제1 전압과 상기 제2 전압 사이의 전압을 분배하여 상기 분배된 전압을 상기 제4 PMOS 트랜지스터에 인가하는 것을 특징으로 하는 화소 회로.
  18. 제17 항에 있어서, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제1 로직 레벨을 가질 때, 상기 제2 PMOS 트랜지스터는 상기 제1 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-온되고, 상기 제2 PMOS 트랜지스터의 턴-온 저항과 상기 제3 PMOS 트랜지스터의 턴-온 저항의 비에 기초하여 상기 제1 전압과 상기 제2 전압 사이의 상기 전압이 분배되고, 상기 분배된 전압이 상기 제4 PMOS 트랜지스터의 게이트 단자에 인가되는 것을 특징으로 하는 화소 회로.
  19. 제17 항에 있어서, 상기 데이터 라인을 통하여 인가되는 데이터 신호가 제2 로직 레벨을 가질 때, 상기 제2 PMOS 트랜지스터는 상기 제2 로직 레벨을 가지는 상기 데이터 신호에 응답하여 턴-오프되고, 상기 제2 전압이 상기 제3 PMOS 트랜지스터를 통하여 상기 제4 PMOS 트랜지스터의 게이트 단자에 인가되는 것을 특징으로 하는 화소 회로.
  20. 화소부, 스캔 구동부, 데이터 구동부, 타이밍 제어부 및 전원부를 포함하는 유기 발광 표시 장치에 있어서, 상기 화소부에 구비되는 복수의 화소 회로들 각각은,
    유기 발광 다이오드;
    스캔 신호에 응답하여 데이터 신호를 전송하는 스위칭 트랜지스터;
    상기 스위칭 트랜지스터를 통하여 전송된 상기 데이터 신호를 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터에 저장된 상기 데이터 신호를 증폭하여 상기 데이터 신호의 스윙 범위보다 큰 스윙 범위를 가지는 증폭 신호를 생성하는 증폭부; 및
    상기 증폭 신호에 응답하여 상기 유기 발광 다이오드를 구동하는 구동 트랜지스터를 포함하고,
    상기 증폭부는,
    상기 증폭부의 출력 노드에 연결된 제1 전극, 상기 스토리지 커패시터에 연결된 게이트 전극, 및 제1 전압에 연결된 제2 전극을 가지는 제1 트랜지스터; 및
    제2 전압에 공통적으로 연결된 제1 전극과 게이트 전극, 및 상기 출력 노드에 연결된 제2 전극을 가지고, 상기 제1 트랜지스터와 동일한 타입을 가지는 제2 트랜지스터를 포함하고,
    상기 증폭부는 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 이용하여 상기 제1 전압과 상기 제2 전압 사이의 전압을 분배하여 상기 증폭 신호를 생성하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020120144997A 2012-12-13 2012-12-13 화소 회로 및 이를 포함하는 유기 발광 표시 장치 KR101984196B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120144997A KR101984196B1 (ko) 2012-12-13 2012-12-13 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US14/059,292 US9202410B2 (en) 2012-12-13 2013-10-21 Pixel circuit and organic light emitting display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120144997A KR101984196B1 (ko) 2012-12-13 2012-12-13 화소 회로 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20140076696A KR20140076696A (ko) 2014-06-23
KR101984196B1 true KR101984196B1 (ko) 2019-05-31

Family

ID=50930262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120144997A KR101984196B1 (ko) 2012-12-13 2012-12-13 화소 회로 및 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9202410B2 (ko)
KR (1) KR101984196B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12008947B2 (en) 2021-11-10 2024-06-11 Samsung Display Co., Ltd. Pixel and display device including the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014135A (ko) * 2014-07-28 2016-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102334407B1 (ko) * 2014-12-04 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR20160074762A (ko) 2014-12-18 2016-06-29 삼성디스플레이 주식회사 적응적 전압 제어를 위한 전계발광 디스플레이 장치 및 그 구동 방법
CN104658485B (zh) * 2015-03-24 2017-03-29 京东方科技集团股份有限公司 Oled驱动补偿电路及其驱动方法
CN208014348U (zh) * 2018-04-24 2018-10-26 合肥京东方光电科技有限公司 一种像素驱动电路及显示装置
CN110473497B (zh) * 2018-05-09 2021-01-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109036269B (zh) * 2018-08-10 2020-07-21 京东方科技集团股份有限公司 像素电路、像素驱动方法和有机电致发光显示装置
KR102605347B1 (ko) * 2018-12-28 2023-11-27 삼성디스플레이 주식회사 표시 장치
CN109741707A (zh) * 2019-03-14 2019-05-10 昆山工研院新型平板显示技术中心有限公司 一种像素电路和显示面板
WO2021184307A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 显示基板及显示装置
CN113674701A (zh) * 2021-08-02 2021-11-19 Tcl华星光电技术有限公司 像素驱动电路以及移动终端
CN113610022A (zh) 2021-08-12 2021-11-05 合肥维信诺科技有限公司 指纹识别电路、显示面板及其控制方法
CN115985237B (zh) * 2023-03-17 2023-07-21 合肥集创微电子科技有限公司 驱动电路、芯片、显示设备以及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084733A (ja) 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
KR100599497B1 (ko) 2004-12-16 2006-07-12 한국과학기술원 액티브 매트릭스 유기발광소자의 픽셀회로 및 그구동방법과 이를 이용한 디스플레이 장치
KR100894196B1 (ko) * 2007-06-21 2009-04-22 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
JP5236324B2 (ja) * 2008-03-19 2013-07-17 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示パネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12008947B2 (en) 2021-11-10 2024-06-11 Samsung Display Co., Ltd. Pixel and display device including the same

Also Published As

Publication number Publication date
US9202410B2 (en) 2015-12-01
KR20140076696A (ko) 2014-06-23
US20140168038A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
KR101984196B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US11030952B2 (en) Pixel and display device having the same
KR102234523B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102503160B1 (ko) 유기발광다이오드 표시장치
KR102382323B1 (ko) 유기발광다이오드 표시장치
US9626905B2 (en) Pixel circuit and electroluminescent display including the same
US10283054B2 (en) Pixel and display device having the same
US10127861B2 (en) Scan driver and display device having the same
US20190206320A1 (en) Pixel of organic light emitting display device and organic light emitting display device having the same
KR102068263B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
CN112771602A (zh) 显示装置
US10629128B2 (en) Display device using a simultaneous emission driving method and pixel included in the display device
KR20130046006A (ko) 화소 회로, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
US10032408B2 (en) Pixel circuit and organic light emitting display device having the same
KR101963126B1 (ko) 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
KR20150030416A (ko) 유기 발광 표시 장치 및 이의 구동 방법
US10650738B2 (en) Pixel circuit and organic light emitting display device including the pixel circuit
KR101918270B1 (ko) 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
US20140218415A1 (en) Pixel circuit of an organic light emitting display device and method of operating the same
US10395603B2 (en) Display device and electronic device having the same
KR102486399B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US10950180B2 (en) Pixel and organic light emitting display device having the same
KR102202798B1 (ko) 유기발광다이오드 표시장치
KR102372103B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20240054443A (ko) 테스트 화소를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right