KR101978835B1 - Thin film Transistor - Google Patents
Thin film Transistor Download PDFInfo
- Publication number
- KR101978835B1 KR101978835B1 KR1020120027365A KR20120027365A KR101978835B1 KR 101978835 B1 KR101978835 B1 KR 101978835B1 KR 1020120027365 A KR1020120027365 A KR 1020120027365A KR 20120027365 A KR20120027365 A KR 20120027365A KR 101978835 B1 KR101978835 B1 KR 101978835B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel layer
- oxide
- boron oxide
- metal
- boron
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 229910052810 boron oxide Inorganic materials 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 239000000843 powder Substances 0.000 claims description 4
- 238000004549 pulsed laser deposition Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- MOWNZPNSYMGTMD-UHFFFAOYSA-N oxidoboron Chemical compound O=[B] MOWNZPNSYMGTMD-UHFFFAOYSA-N 0.000 claims 1
- 238000005245 sintering Methods 0.000 claims 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 239000011787 zinc oxide Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 208000013057 hereditary mucoepithelial dysplasia Diseases 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
산화물 채널층을 포함하는 박막 트랜지스터를 제공한다. 박막 트랜지스터는 게이트 전극, 게이트 전극에 인접하여 배치된 금속-보론(Boron) 산화물을 포함하는 채널층, 게이트 전극과 채널층 사이의 게이트 절연막, 및 채널층과 결합하는 소스/드레인(source/drain) 영역들을 포함한다.A thin film transistor including an oxide channel layer is provided. The thin film transistor includes a gate electrode, a channel layer including a metal-boron oxide disposed adjacent to the gate electrode, a gate insulating layer between the gate electrode and the channel layer, and a source / drain layer, Regions.
Description
본 발명은 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 산화물 채널층을 포함하는 박막 트랜지스터에 관한 것이다.The present invention relates to a thin film transistor, and more particularly, to a thin film transistor including an oxide channel layer.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out.
특히, 이러한 평판표시장치 중 액정표시장치(LiquidCrystal Display, LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다. 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판, 및 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다. 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭 소자로 사용하여 화소부의 액정을 구동하는 방식이다. 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio), 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus that displays an image using optical anisotropy of a liquid crystal, and is excellent in resolution, color display and image quality, and is actively applied to a notebook or desktop monitor . 2. Description of the Related Art A liquid crystal display device generally includes a color filter substrate and an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate. An active matrix (AM) method, which is a driving method mainly used for a liquid crystal display device, is a method of driving a liquid crystal of a pixel portion by using an amorphous silicon thin film transistor (a-Si TFT) as a switching element . Since a liquid crystal display device is not a light emitting device but a light receiving device and has technical limitations on brightness, contrast ratio, and viewing angle, a new display device which can overcome such drawbacks is actively developed.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다. 최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다. OLED (Organic Light Emitting Diode), which is one of the new flat panel display devices, has excellent viewing angle and contrast ratio compared to liquid crystal displays because it is a self-luminous type. Lightweight thin type can be used because it does not need backlight And is also advantageous in terms of power consumption. In addition, it has the advantage of being able to drive a DC low voltage and has a high response speed, and is particularly advantageous in terms of manufacturing cost. In recent years, studies have been actively made on the enlargement of an organic electroluminescent display. In order to achieve this, development of a transistor ensuring stable operation and durability by securing a constant current characteristic as a driving transistor of an organic electroluminescent device is required.
또한, 의료용 디스플레이, UV PD, LED, Car Head-up display, HMD, Smart window, Double-sided monitor, 투명 RFID, 및 투명 써킷 등에 응용할 수 있는 투명하고 안정한 박막 트랜지스터 개발이 요구되고 있다.In addition, transparent and stable thin film transistors that can be applied to medical displays, UV PDs, LEDs, car head-up displays, HMDs, smart windows, double-sided monitors, transparent RFIDs, and transparent circuits are required.
전술한 박막 트랜지스터의 채널층으로 ZnO 기반물질, 비ZnO 기반물질, 및 실리콘 기반 물질이 사용되고 있다. ZnO 기반의 박막 트랜지스터는 대기 습도, 열처리, 제조과정 등에서 박막의 특성이 민감하게 변할 수 있어 안정성 문제가 있다. 비 ZnO 기반 물질은 In-Ga-Zn-O 타입의 비정질 반도체 또는 In2O3, SnO2의 산화물 반도체일 수 있다. In-Ga-Zn-O 타입의 비정질 반도체는 인듐 및 갈륨이 고갈 자원으로 제조 비용이 높다. In2O3, SnO2의 산화물 반도체는 ZnO에 비해 특성이 떨어지나, 조성 조절 또는 도핑 치환 등을 통한 특성 개선이 가능하다. 산화물 박막 트랜지스터는 채널 박막 내부 또는 게이트 절연막과의 계면에서 전류에 대해 안정성이 취약할 수 있다. 실리콘 기반 물질은 비정질 실리콘 및 다결정 실리콘일 수 있다. 비정질 실리콘 트랜지스터는 이동도가 낮고, 다결정 실리콘 트랜지스터는 소자의 균일성이 낮은 문제점이 있다.ZnO-based materials, non-ZnO-based materials, and silicon-based materials are used as channel layers of the above-described thin film transistors. The ZnO-based thin film transistor has a stability problem because the characteristics of the thin film can be sensitively changed in atmospheric humidity, heat treatment, and manufacturing process. The non-ZnO based material may be an In-Ga-Zn-O type amorphous semiconductor or an oxide semiconductor of In 2 O 3 , SnO 2 . In-Ga-Zn-O type amorphous semiconductors are expensive sources of indium and gallium-depleted resources. The oxide semiconductors of In 2 O 3 and SnO 2 have lower properties than ZnO, but their properties can be improved by controlling the composition or by doping substitution. The oxide thin film transistor may have poor stability against electric current at the interface with the channel thin film or the gate insulating film. The silicon-based material may be amorphous silicon and polycrystalline silicon. The amorphous silicon transistor has a low mobility, and the polycrystalline silicon transistor has a problem that the uniformity of the device is low.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 이동도 및 신뢰도를 향상시킬 수 있는 산화물 채널층을 포함하는 박막 트랜지스터를 제공하는데 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor including an oxide channel layer capable of improving mobility and reliability of a semiconductor device.
본 발명의 실시예들은 산화물 채널층을 포함하는 박막 트랜지스터를 제공한다. 박막 트랜지스터는, 기판, 주물질(Host material)과 금속-보론(Boron) 산화물을 포함하는 산화물 채널층, 및 게이트 전극을 포함할 수 있다. 박막 트랜지스터는 게이트 전극과 산화물 채널층 사이의 게이트 절연막, 및 산화물 채널층과 결합하는 소스/드레인(source/drain)영역들을 포함할 수 있다. 박막 트랜지스터는 산화물 채널층 상에 채널보호층을 더 포함할 수 있다.Embodiments of the present invention provide a thin film transistor including an oxide channel layer. The thin film transistor may include a substrate, an oxide channel layer including a host material and a metal-boron oxide, and a gate electrode. The thin film transistor may include a gate insulating film between the gate electrode and the oxide channel layer, and source / drain regions coupled with the oxide channel layer. The thin film transistor may further include a channel protective layer on the oxide channel layer.
주물질(Host material)은 ZnO, In2O3-ZnO(IZO), ZnO-SnO2(ZTO), In2O3-SnO2(ITO), In2O3-Ga2O3- ZnO(IGZO), Zn-In2O3-SnO2(ZITO), In2O3-Ga2O3(IGO), SnO2 , In2O3 등 중에서 선택된 어느 하나 일 수 있다. 금속-보론(Boron) 산화물은 캐리어 서프레서(carrier suppressor)로서 기능하고, TiOx-Boron Oxide(TiBO), Ta2O3-Boron Oxide(TaBO), HfOx- Boron Oxide(HfBO), CeOx- Boron Oxide(CeBO), Zr2O3-Boron Oxide(ZrBO), SiOx-Boron Oxide(SiBO), ViOx-Boron Oxide(VBO), Nb2O5-Boron Oxide(NbBO), MoOx-Boron Oxide(MoBO), SrOx-Boron Oxide(SrBO), BaOx-Boron Oxide(BaBO), AlOx-Boron Oxide(AlBO), CrOx-Boron Oxide(CrBO), WOx-Boron Oxide(WBO) 중에서 선택된 어느 하나 일 수 있다. The host material is ZnO, In 2 O 3 -ZnO (IZO), ZnO-SnO 2 (ZTO), In 2 O 3 -SnO 2 (ITO), In 2 O 3 -Ga 2 O 3 - ZnO IGZO), Zn-In 2 O 3 -SnO 2 (ZITO), In 2 O 3 -Ga 2 O 3 (IGO), SnO 2 , In 2 O 3 and the like. The metal-boron oxide functions as a carrier suppressor and is composed of TiOx-Boron Oxide (TaBO), Ta 2 O 3 -Boron Oxide (TaBO), HfOx-Boron Oxide (HfBO), CeOx-Boron Oxide (CeBO), Zr 2 O 3 -Boron Oxide (ZrBO), SiOx-Boron Oxide (SiBO), ViOx-Boron Oxide (VBO), Nb 2 O 5 -Boron Oxide (NbBO), MoOx-Boron Oxide (MoBO), And may be any one selected from SrOx-Boron Oxide (SrBO), BaOx-Boron Oxide (BaBO), AlOx-Boron Oxide (AlBO), CrOx-Boron Oxide (CrBO), and WOx-Boron Oxide (WBO).
본 발명의 개념에 따른 실시예들에 따르면, 금속-보론(Boron) 산화물을 포함하는 채널층은 제조가 용이하고, 반도체 소자의 이동도 및 신뢰도를 향상시킬 수 있다.According to embodiments in accordance with the inventive concept, a channel layer comprising a metal-boron oxide is easy to manufacture and can improve the mobility and reliability of semiconductor devices.
도1은 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 스태거(Stagger)형 박막 트랜지스터의 단면도이다.
도2는 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 코플래너(Coplanar)형 박막 트랜지스터의 단면도이다.
도3은 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 역 스태거(Inverted stagger)형 박막 트랜지스터의 단면도이다.
도4는 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 역 코플래너(Inverted coplanar)형 박막 트랜지스터의 단면도이다.
도5a 및 도5b는 본 발명의 일실시예들에 따른 트랜스퍼 곡선(Transfer plot)이다.
도6은 본 발명의 일실시예들에 따른 이동도(Mobility) 분포이다.
도7은 본 발명의 일실시예들에 따른 Sub Threshold Swing(SS) 분포이다.1 is a cross-sectional view of a Stagger type thin film transistor including an oxide channel layer according to embodiments of the present invention.
2 is a cross-sectional view of a Coplanar-type thin film transistor including an oxide channel layer according to embodiments of the present invention.
3 is a cross-sectional view of an inverted stagger type thin film transistor including an oxide channel layer according to embodiments of the present invention.
4 is a cross-sectional view of an inverted coplanar type thin film transistor including an oxide channel layer according to embodiments of the present invention.
5A and 5B are transfer plots in accordance with one embodiment of the present invention.
Figure 6 is a mobility distribution according to one embodiment of the present invention.
7 is a Sub Threshold Swing (SS) distribution according to one embodiment of the present invention.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.In order to fully understand the structure and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described below, but may be embodied in various forms and various modifications may be made. It will be apparent to those skilled in the art that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof. In the accompanying drawings, the constituent elements are shown enlarged for the sake of convenience of explanation, and the proportions of the constituent elements may be exaggerated or reduced.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.The terms used in the embodiments of the present invention may be construed as commonly known to those skilled in the art unless otherwise defined. Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings.
도1은 산화물 채널층을 포함하는 상부 게이트 스태거(Stagger)형 박막 트랜지스터를 도시한다. Figure 1 shows a top gate Stagger type thin film transistor comprising an oxide channel layer.
박막 트랜지스터는 기판(11), 기판(11) 상의 채널층(12), 채널층(12) 상의 게이트 전극(15), 및 채널층(12)과 게이트 전극(15) 사이의 게이트 절연층(14)을 포함할 수 있다. 박막 트랜지스터는 채널층(12)과 결합하는 소스/드레인(source/drain) 영역들(16)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(16)은 기판(11) 상에 제공되고, 서로 이격된다. 채널층(12)은 서로 이격된 소스/드레인(source/drain) 영역들(16) 상으로 연장할 수 있다. 게이트 절연층(14)은 채널층(12) 및 소스/드레인(source/drain) 영역들(16)을 덮을 수 있다. 박막 트랜지스터는 채널층(12)상에 채널보호층(13)을 더 포함할 수 있다. The thin film transistor includes a
기판(11)은 유리, 금속호일, 플라스틱, 또는 실리콘 중 어느 하나일 수 있으나, 이에 한정되지 않는다.The
채널층(12)은 주물질(Host material)과 금속-보론(Boron) 산화물을 포함할 수 있다. 주물질(Host material)은 ZnO, In2O3-ZnO(IZO), ZnO- SnO2(ZTO), In2O3- SnO2(ITO), In2O3- Ga2O3- ZnO(IGZO), Zn- In2O3- SnO2(ZITO), In2O3- Ga2O3(IGO), SnO2 , In2O3 등 중에서 선택된 어느 하나 일 수 있다. 금속-보론(Boron) 산화물은 캐리어 서프레서(carrier suppressor)로서 기능하고, TiOx-Boron Oxide(TiBO), Ta2O3-Boron Oxide(TaBO), HfOx- Boron Oxide(HfBO), CeOx- Boron Oxide(CeBO), Zr2O3-Boron Oxide(ZrBO), SiOx-Boron Oxide(SiBO), ViOx-Boron Oxide(VBO), Nb2O5-Boron Oxide(NbBO), MoOx-Boron Oxide(MoBO), SrOx-Boron Oxide(SrBO), BaOx-Boron Oxide(BaBO), AlOx-Boron Oxide(AlBO), CrOx-Boron Oxide(CrBO), WOx-Boron Oxide(WBO) 중에서 선택된 어느 하나 일 수 있다. 주물질(Host material)은 40 내지 99wt%(weight percent)일 수 있고, 금속-보론(Boron) 산화물은 0.5 내지 40.0wt%일 수 있다. 또한, 금속-보론(Boron) 산화물에서 금속 산화물과 보론(Boron,B)과의 원자 퍼센트(atomic percent) 비율은 10:1 내지 1:10일 수 있다. The
채널층(12)의 형성방법이 이하에서 설명된다. 주물질(Host material)의 분말과 금속-보론(Boron) 산화물의 분말을 혼합하고, 산소분위기에서 소결 후 가공하여, 산화물 반도체 타겟을 제조할 수 있다. 채널층(12)은, 주물질(Host material)과 금속-보론(Boron) 산화물을 포함하는 산화물 반도체 타겟을 사용하여 스퍼터링(Sputtering), IPVD(Ionized physical vapor deposition) 또는 PLD(Pulsed laser deposition) 등의 방법으로 형성될 수 있다. 공정온도 및 후열처리 온도는 600oC 미만일 수 있다. A method of forming the
채널보호층(13)은 산화알루미늄(AlOx), 질화실리콘(SiNx), 산화실리콘(SiOx)등 절연막으로 형성될 수 있다. 채널보호층(13)은 1 내지 20nm의 두께를 가질 수 있다. 채널보호층(13)은 식각 등으로부터 채널층(12)을 보호하기 위해 형성될 수 있다.The channel
채널층(12) 또는 채널층(12)과 채널보호층(13)은 포토 레지스트(Photo resist, PR)을 사용한 습식식각, 건식식각, 이온밀링(Ion-milling) 방법, 또는 리프트 오프(Lift-off) 방법으로 형성될 수 있다. The
게이트 절연막(14)은 알루미나 절연막, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)일 수 있다. 알루미나 절연막은 원자층 증착방법(Atomic layer deposition, ALD)에 의해 증착되고, 소자 열처리 공정은 600oC 이하에서 열처리될 수 있다. ALD법에 의한 알루미나 절연막은 300oC 열처리 공정에서 박막 트랜지스터의 특성이 가장 안정적이다. 알루미나 절연막은 PECVD 또는 MOCVD 방법에 의해 형성될 수 있다. 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)은 PECVD 방법에 의해 형성될 수 있다. PECVD 방법은 상온 내지 450 oC에서 실행될 수 있다.The gate
게이트 전극(15)은 게이트 절연막(14)에 의해 채널층(12)으로부터 절연될 수 있다. 게이트 전극(15)은, 산화인듐주석(ITO), 산화갈륨아연(GZO), 산화인듐갈륨아연(IGZO), 산화인듐갈륨(IGO), 산화인듐아연(IZO) 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합으로 이루어진 투명 금속들과, 텅스텐, 알루미늄, 구리 등과 같은 도전성 금속들 중 하나를 포함할 수 있다. The
소스/드레인(source/drain)영역들(16)은 산화인듐주석(Indium Tin Oxide; ITO), 산화갈륨아연(Gallium Zinc Oxide; GZO), 산화인듐갈륨아연(Indium Gallium Zinc Oxide; IGZO), 산화인듐갈륨(Indium Gallium Oxide; IGO), 산화인듐아연(Indium Zinc Oxide; IZO), 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 하나 또는 2 이상의 조합으로 이루어진 투명 금속들을 포함할 수 있다.The source /
도2는 산화물 채널층을 포함하는 상부 게이트 코플래너(Coplanar)형 박막 트랜지스터를 도시한다. 다른 기술적 특징들은 도1에서 설명된 것과 같다.2 shows a top gate Co planar type thin film transistor including an oxide channel layer. Other technical features are the same as those described in Fig.
박막 트랜지스터는 기판(21), 기판(21) 상의 채널층(22), 채널층(22) 상의 게이트 전극(25), 및 채널층(22)과 게이트 전극(25) 사이의 게이트 절연층(24)을 포함할 수 있다. 박막 트랜지스터는 채널층(22)과 결합하는 소스/드레인(source/drain) 영역들(26)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(26)은 기판(21) 상에 제공되고, 서로 이격된다. 소스/드레인(source/drain) 영역들(26)은 채널층(22) 상으로 연장할 수 있다. 게이트 절연층(24)은 채널층(22) 및 소스/드레인(source/drain) 영역들(26)을 덮을 수 있다. 박막 트랜지스터는 채널층(22)상에 채널보호층(23)을 더 포함할 수 있다. The thin film transistor includes a
도3은 산화물 채널층을 포함하는 하부 게이트 역 스태거(Inverted stagger)형 박막 트랜지스터를 도시한다. 다른 기술적 특징들은 도1에서 설명된 것과 같다.3 shows a bottom gate inversed stagger type thin film transistor including an oxide channel layer. Other technical features are the same as those described in Fig.
박막 트랜지스터는, 기판(31), 기판(31) 상의 게이트 전극(35), 게이트 전극(35) 상의 채널층(32), 및 게이트 전극(35)과 채널층(32) 사이의 게이트 절연층(34)을 포함할 수 있다. 게이트 절연층(34)은 게이트 전극(35) 및 기판(31)을 덮을 수 있다. 박막 트랜지스터는 채널층(32)과 결합하는 소스/드레인(source/drain) 영역들(36)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(36)은 게이트 절연층(34) 상에 제공되고, 서로 이격된다. 채널층(32)은 서로 이격된 소스/드레인(source/drain) 영역들(36) 상으로 연장할 수 있다. 박막 트랜지스터는 채널층(32) 상에 채널보호층(33)을 더 포함할 수 있다The thin film transistor includes a
도4은 산화물 채널층을 포함하는 하부 게이트 역 코플래너(Inverted coplanar)형 박막 트랜지스터를 도시한다. 다른 기술적 특징들은 도1에서 설명된 것과 같다.FIG. 4 shows a bottom gate inverse coplanar type thin film transistor including an oxide channel layer. Other technical features are the same as those described in Fig.
박막 트랜지스터는, 기판(41), 기판(41) 상의 게이트 전극(45), 게이트 전극(45) 상의 채널층(42), 및 게이트 전극(45)과 채널층(42) 사이의 게이트 절연층(44)을 포함할 수 있다. 게이트 절연층(44)은 게이트 전극(45) 및 기판(41)을 덮을 수 있다. 박막 트랜지스터는 채널층(42)과 결합하는 소스/드레인(source/drain) 영역들(46)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(46)은 게이트 절연층(44) 상에 제공되고, 서로 이격된다. 소스/드레인(source/drain) 영역들(46)은 채널층(42) 상으로 연장할 수 있다. 박막 트랜지스터는 채널층(42) 상에 채널보호층(43)을 더 포함할 수 있다The thin film transistor includes a
도5a 및 도5b는 본 발명의 일실시예에서 얻은 트랜스퍼 곡선(Transfer plot)이다. TiBO-IZO 채널층을 포함하는 박막 트랜지스터는 Sub Threshold Swing(SS)이 약 0.2 내지 0.4, 이동도(Mobility)가 약 7.5 내지 10cm2/Vs이었다. 5A and 5B are transfer plots obtained in an embodiment of the present invention. The thin film transistor including the TiBO-IZO channel layer had a Sub Threshold Swing (SS) of about 0.2 to 0.4 and a mobility of about 7.5 to 10 cm 2 / Vs.
도6은 본 발명의 일실시예들에 따른 이동도(Mobility) 분포이다. 도6의 가로축은 본 발명의 실시예들에 따른 샘플번호로, 샘플번호 1 내지 4는 보론(Boron,B) 농도를 고정하고 Ti(Titanium) 농도를 증가시킨 것들이고, 샘플번호 5 내지 8은 Ti(Titanium) 농도를 고정하고 보론(Boron,B) 농도를 증가시킨 것들이다. 도6은 금속-보론(Boron) 산화물 내의 보론(Boron,B) 함량이 커짐에 따라 이동도가 증가됨을 나타낸다.Figure 6 is a mobility distribution according to one embodiment of the present invention. The horizontal axis in FIG. 6 is a sample number according to the embodiments of the present invention. Sample Nos. 1 to 4 fixed Boron (B) concentrations and increased Ti (Titanium) Ti (Titanium) concentrations are fixed and the boron (B) concentration is increased. Figure 6 shows that as the boron (B) content in the metal-boron oxide increases, the mobility increases.
도7은 본 발명의 일실시예들에 따른 Sub Threshold Swing(SS) 분포이다. 도7의 가로축은 본 발명의 실시예들에 따른 샘플번호로, 샘플조건은 도6에서 설명한 바와 같다. 도7은 본 발명에 따른 금속-보론(Boron) 산화물을 포함하는 박막 트랜지스터의 Sub Threshold Swing(SS)이 300oC에서 안정적임을 나타낸다. 7 is a Sub Threshold Swing (SS) distribution according to one embodiment of the present invention. The horizontal axis in FIG. 7 is a sample number according to the embodiments of the present invention, and the sample conditions are as described in FIG. Figure 7 shows that the Sub Threshold Swing (SS) of a thin film transistor comprising a metal-boron oxide according to the present invention is stable at 300 ° C.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예들은 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is to be understood that the above-described embodiments are illustrative and not restrictive.
Claims (11)
상기 채널층과 결합하는 소스/드레인 영역들을 포함하되,
상기 채널층은 금속-보론 산화물 및 금속 산화물을 포함하고,
상기 금속-보론 산화물 및 상기 금속 산화물은 서로 다른 금속 원소를 포함하는 박막 트랜지스터.A gate electrode and a channel layer spaced apart from each other with a gate insulating film therebetween; And
Source / drain regions coupled to the channel layer,
Wherein the channel layer comprises a metal-boron oxide and a metal oxide,
Wherein the metal-boron oxide and the metal oxide comprise different metal elements.
상기 금속 산화물은 ZnO, In2O3-ZnO(IZO), ZnO- SnO2(ZTO), In2O3- SnO2(ITO), In2O3- Ga2O3- ZnO(IGZO), Zn- In2O3- SnO2(ZITO), In2O3- Ga2O3(IGO), SnO2, In2O3 중 선택된 어느 하나인 박막 트랜지스터.The method according to claim 1,
The metal oxide may be ZnO, In 2 O 3 -ZnO (IZO), ZnO-SnO 2 (ZTO), In 2 O 3 -SnO 2 (ITO), In 2 O 3 -Ga 2 O 3 - ZnO Wherein the thin film transistor is any one selected from Zn-In 2 O 3 -SnO 2 (ZITO), In 2 O 3 -Ga 2 O 3 (IGO), SnO 2 , and In 2 O 3 .
상기 채널층 내 상기 금속 산화물의 농도는 40 중량%(wt%) 내지 99 중량%(wt%)인 박막 트랜지스터.The method of claim 2,
Wherein a concentration of the metal oxide in the channel layer is 40 wt% to 99 wt%.
상기 금속-보론(Boron) 산화물은 TiOx-Boron Oxide(TiBO), Ta2O3-Boron Oxide(TaBO), HfOx- Boron Oxide(HfBO), CeOx- Boron Oxide(CeBO), Zr2O3-Boron Oxide(ZrBO), SiOx-Boron Oxide(SiBO), ViOx-Boron Oxide(VBO), Nb2O5-Boron Oxide(NbBO), MoOx-Boron Oxide(MoBO), SrOx-Boron Oxide(SrBO), BaOx-Boron Oxide(BaBO), AlOx-Boron Oxide(AlBO), CrOx-Boron Oxide(CrBO), WOx-Boron Oxide(WBO) 중에서 선택된 어느 하나인 박막 트랜지스터.The method according to claim 1,
The metal-boron (Boron) oxide is TiO x -Boron Oxide (TiBO), Ta 2 O 3 -Boron Oxide (TaBO), HfO x - Boron Oxide (HfBO), CeO x - Boron Oxide (CeBO), Zr 2 O 3 -Boron Oxide (ZrBO), SiO x -Boron Oxide (SiBO), ViO x -Boron Oxide (VBO), Nb 2 O 5 -Boron Oxide (NbBO), MoO x -Boron Oxide (MoBO), SrO x -Boron Oxide (SrBO), BaO x -Boron Oxide (BaBO), AlO x -Boron Oxide (AlBO), CrO x -Boron Oxide (CrBO), WO x -Boron Oxide (WBO) any one selected from a thin film transistor.
상기 금속-보론 산화물 내 금속 산화물과 보론의 원자 퍼센트의 비율은 10:1 내지 1:10인 박막 트랜지스터.The method of claim 4,
Wherein the ratio of the metal oxide in the metal-boron oxide to the atomic percentage of boron is 10: 1 to 1:10.
상기 채널층 내 상기 금속-보론 산화물의 농도는 0.5 중량%(wt%) 내지 40.0 중량%(wt%)인 박막 트랜지스터.The method of claim 4,
Wherein the concentration of the metal-boron oxide in the channel layer is 0.5 wt% to 40.0 wt%.
상기 채널층과 상기 게이트 절연막 사이의 채널 보호층을 더 포함하되,
상기 채널 보호층은 절연물질을 포함하는 박막 트랜지스터.The method according to claim 1,
And a channel protective layer between the channel layer and the gate insulating layer,
Wherein the channel protective layer comprises an insulating material.
상기 채널층을 사이에 두고 상기 게이트 절연막으로부터 이격되는 채널 보호층을 더 포함하되,
상기 채널 보호층은 절연물질을 포함하는 박막 트랜지스터.The method according to claim 1,
And a channel protective layer spaced apart from the gate insulating layer with the channel layer interposed therebetween,
Wherein the channel protective layer comprises an insulating material.
기판을 더 포함하되,
상기 게이트 전극 및 상기 채널층을 상기 기판 상에 수직적으로 서로 중첩하도록 배치되고,
상기 소스/드레인 영역들은 상기 채널층을 사이에 두고 수평적으로 서로 이격되고,
상기 채널층은 상기 소스/드레인 영역들의 측벽들을 덮고, 상기 소스/드레인 영역들의 상면들 상으로 연장되는 박막 트랜지스터.The method according to claim 1,
Further comprising a substrate,
Wherein the gate electrode and the channel layer are vertically stacked on the substrate,
Wherein the source / drain regions are horizontally spaced apart from each other with the channel layer therebetween,
Wherein the channel layer covers sidewalls of the source / drain regions and extends over the top surfaces of the source / drain regions.
기판을 더 포함하되,
상기 게이트 전극 및 상기 채널층을 상기 기판 상에 수직적으로 서로 중첩하도록 배치되고,
상기 소스/드레인 영역들은 상기 채널층을 사이에 두고 수평적으로 서로 이격되고,
상기 소스/드레인 영역들의 각각은 상기 채널층의 측벽을 덮고 상기 채널층의 상면 상으로 연장되는 박막 트랜지스터.The method according to claim 1,
Further comprising a substrate,
Wherein the gate electrode and the channel layer are vertically stacked on the substrate,
Wherein the source / drain regions are horizontally spaced apart from each other with the channel layer therebetween,
Wherein each of the source / drain regions covers a sidewall of the channel layer and extends on an upper surface of the channel layer.
상기 기판 상에 상기 채널층과 결합하는 소스/드레인 영역들을 형성하는 것;
상기 채널층 상에 게이트 절연막을 형성하는 것; 및
상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하되,
상기 채널층을 형성하는 것은:
금속-보론 산화물의 분말 및 금속 산화물 분말을 혼합하고 산소 분위기에서 소결하여 산화물 반도체 타겟을 제조하는 것; 및
상기 산화물 반도체 타겟을 이용한 스퍼터링(Sputtering), IPVD(Ionized physical vapor deposition) 또는 PLD(Pulsed laser deposition) 공정을 수행하여, 상기 채널층을 형성하는 것을 포함하고,
상기 금속-보론 산화물 및 상기 금속 산화물은 서로 다른 금속 원소를 포함하는 박막 트랜지스터의 제조방법.Forming a channel layer on the substrate;
Forming source / drain regions on the substrate to interface with the channel layer;
Forming a gate insulating film on the channel layer; And
And forming a gate electrode on the gate insulating film,
The channel layer is formed by:
Mixing a metal-boron oxide powder and a metal oxide powder and sintering in an oxygen atmosphere to produce an oxide semiconductor target; And
And performing the sputtering, the ionized physical vapor deposition (IPVD), or the pulsed laser deposition (PLD) using the oxide semiconductor target to form the channel layer,
Wherein the metal-boron oxide and the metal oxide comprise different metal elements.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120027365A KR101978835B1 (en) | 2012-03-16 | 2012-03-16 | Thin film Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120027365A KR101978835B1 (en) | 2012-03-16 | 2012-03-16 | Thin film Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130105165A KR20130105165A (en) | 2013-09-25 |
| KR101978835B1 true KR101978835B1 (en) | 2019-05-15 |
Family
ID=49453883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120027365A KR101978835B1 (en) | 2012-03-16 | 2012-03-16 | Thin film Transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101978835B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181592A (en) * | 2010-02-26 | 2011-09-15 | Technology Research Association For Advanced Display Materials | Active matrix display device and method for manufacturing active matrix display device |
| KR101088366B1 (en) * | 2009-11-03 | 2011-12-01 | 한국과학기술연구원 | Thin film transistor with buried layer and method for manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110066162A (en) * | 2008-09-04 | 2011-06-16 | 바스프 에스이 | Modified particles and dispersions comprising these particles |
| US9269573B2 (en) * | 2008-09-17 | 2016-02-23 | Idemitsu Kosan Co., Ltd. | Thin film transistor having crystalline indium oxide semiconductor film |
| KR101238823B1 (en) * | 2008-11-21 | 2013-03-04 | 한국전자통신연구원 | The thin film transistor and the manufacuring method thereof |
| KR101343570B1 (en) * | 2008-12-18 | 2013-12-20 | 한국전자통신연구원 | Thin Film Transistor Using Boron-Doped Oxide Semiconductor Thin Film and Method for Preparing the Same |
-
2012
- 2012-03-16 KR KR1020120027365A patent/KR101978835B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101088366B1 (en) * | 2009-11-03 | 2011-12-01 | 한국과학기술연구원 | Thin film transistor with buried layer and method for manufacturing the same |
| JP2011181592A (en) * | 2010-02-26 | 2011-09-15 | Technology Research Association For Advanced Display Materials | Active matrix display device and method for manufacturing active matrix display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130105165A (en) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220231056A1 (en) | Display device | |
| US10367006B2 (en) | Display Device | |
| JP2022087237A (en) | Semiconductor device | |
| US8878181B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| US9703157B2 (en) | Display device | |
| TWI639717B (en) | Method of making oxide thin film transistor array, and device incorporating the same | |
| TWI418040B (en) | Semiconductor device and method for manufacturing the same | |
| US20110141076A1 (en) | Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device | |
| US10497563B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, display panel and display device | |
| KR102188690B1 (en) | Thin film transistor, method of manufacturing the thin film transistor and flat panel display device havint the thin film transistor | |
| CN104952879B (en) | Using the bigrid TFT substrate structure of COA technologies | |
| KR20100057243A (en) | The thin film transistor and the manufacuring method thereof | |
| JPWO2013168774A1 (en) | Thin film transistor, display device, image sensor and X-ray sensor | |
| KR101978835B1 (en) | Thin film Transistor | |
| US8389310B2 (en) | Method for manufacturing oxide thin film transistor and method for manufacturing display device | |
| JP2013016829A (en) | Thin-film transistor and method of manufacturing the same | |
| KR20120132130A (en) | thin film transistor and forming method of the same | |
| KR102095811B1 (en) | Method of manufacturing semiconductor device | |
| KR101322314B1 (en) | Method of fabricating oxide thin film transistor | |
| KR101487256B1 (en) | Method of fabricating oxide thin film transistor | |
| KR20170025248A (en) | Thin Film Transistor comprising double layer gate insulator and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant |