KR101971402B1 - Manufacturing method of pcb using transparent carrier - Google Patents

Manufacturing method of pcb using transparent carrier Download PDF

Info

Publication number
KR101971402B1
KR101971402B1 KR1020180072569A KR20180072569A KR101971402B1 KR 101971402 B1 KR101971402 B1 KR 101971402B1 KR 1020180072569 A KR1020180072569 A KR 1020180072569A KR 20180072569 A KR20180072569 A KR 20180072569A KR 101971402 B1 KR101971402 B1 KR 101971402B1
Authority
KR
South Korea
Prior art keywords
layer
transparent carrier
metal
laser
carrier
Prior art date
Application number
KR1020180072569A
Other languages
Korean (ko)
Other versions
KR20180077115A (en
Inventor
최재규
Original Assignee
최재규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최재규 filed Critical 최재규
Priority to KR1020180072569A priority Critical patent/KR101971402B1/en
Publication of KR20180077115A publication Critical patent/KR20180077115A/en
Application granted granted Critical
Publication of KR101971402B1 publication Critical patent/KR101971402B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 투명 캐리어를 이용한 인쇄회로기판의 제조방법에 관한 것으로, 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer)계, Glass, 사파이어 등의 무기(Inorganic)계, 유기계 등 다양한 형태의 투명 소재로 이루어지는 투명 캐리어를 이용해 인쇄회로기판을 제조하는 방법을 제공한다.The present invention relates to a method of manufacturing a printed circuit board using a transparent carrier, and more particularly, to a method of manufacturing a printed circuit board using a transparent carrier, The present invention also provides a method for manufacturing a printed circuit board using a transparent carrier made of various transparent materials.

Description

투명 캐리어를 이용한 인쇄회로기판의 제조방법 { MANUFACTURING METHOD OF PCB USING TRANSPARENT CARRIER }TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a printed circuit board using a transparent carrier,

본 발명은 투명 캐리어를 이용하여 인쇄회로기판을 제조하는 방법에 관한 것으로, 좀더 상세하게는 투명 소재로 이루어지는 투명 캐리어를 DL용해 양면 또는 다층 인쇄회로기판을 제작한 후 레이저를 조사하여 투명 캐리어를 분리하여 양면 또는 다층 인쇄회로기판을 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board using a transparent carrier, and more particularly, to a method of manufacturing a printed circuit board by using a transparent carrier made of a transparent material, To a method for manufacturing a double-sided or multi-layer printed circuit board.

일반적으로 액티브(ACTIVE)한 방식으로 제조되는 LCD과 달리 패시브(PASSIVE)한 방식으로 제조되는 인쇄회로기판(PCB)의 용도를 살펴보면, Rigid PCB는 에폭시(Epoxy)를 베이스로 하여 제조되는 것으로, Module 제조용, PKG용, Test용(Probe Card, socket용) 등이 있으며, Flexible PCB는 폴리이미드(Polyimide)를 베이스로 하여 제조되는 것으로, Module제조용, 배선용(Cable대체) 등이 있다. Generally, unlike an LCD manufactured by an active method, the use of a printed circuit board (PCB) manufactured by a passive method is as follows. Rigid PCB is manufactured based on epoxy, (For Probe Card, socket). Flexible PCB is manufactured by using Polyimide as a base. It is used for module manufacturing and wiring (cable replacement).

최근에는 스마트폰(Smart Phone) 등과 같은 전자기기의 발전으로 인해 인쇄회로기판(PCB)은 기술적인 면에서 미세화, 다층화되고 있으며, 비용(Cost)적인 면에서의 경쟁력 향상을 위해 제조 공정의 대면적화를 꿰하고 있다. In recent years, printed circuit boards (PCBs) have been miniaturized and multilayered in terms of technology due to the development of electronic devices such as smart phones and the like. In order to improve competitiveness in terms of cost, .

또한 최근에는 Module용 인쇄회로기판은 PKG된 반도체를 SMT를 이용해 탑재하는데, PKG Out Line Pitch 역시 0.5mm → 0.4mm → 0.3mm → 0.15mm 등으로 줄어들고, PCB 방식 역시 Rigid → Flexible → Rigid + Flexible (Hybrid) 등으로 변화되고 있고, 배선을 미세화하여 층수를 줄이는 추세이며, 아울러 PKG용 인쇄회로기판은 리드프레임(LF), PCB, Advanced PKG Substrate 등으로 변화하고 있으며, 인쇄회로 기판의 제조방법 역시 Laminating에서 Build Up으로, Subtract에서 SAP으로, Through Via, Blind Via 형성 등을 통해 발전하고 있다. In recent years, printed circuit boards for modules have been installed with SMT, and the PKG Out Line Pitch has also been reduced to 0.5mm → 0.4mm → 0.3mm → 0.15mm, and the PCB method has also been changed from Rigid → Flexible → Rigid + Flexible (PCB), Advanced PKG Substrate, etc., and the manufacturing method of the printed circuit board is also changed to Laminating (Laminating). In addition, the printed circuit board for PKG is changed to lead frame To Build Up, Subtract to SAP, Through Via, and Blind Via Formation.

한편, 반도체패키지란 웨이퍼의 소잉 공정(sawing process)을 거쳐 얻어진 개별화된 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고, 상기 반도체칩의 전기적 성능을 최적화, 극대화하기 위해 리드프레임, 인쇄회로 기판 등을 이용해 외부로의 입출력단자를 형성하고, 봉지제를 이용하여 몰딩한 것을 말한다. 이렇게 만들어지 반도체패키지는 메인보더 또는 인쇄회로기판(PCB)등의 기판에 장착되어 전자정보기기의 회로를 구현하는 중요한 기능성 소자로 사용되고 있다. On the other hand, in the semiconductor package, an individual semiconductor chip obtained through a sawing process of a wafer is protected from various external environments such as dust, moisture, electrical and mechanical loads, and to optimize and maximize the electrical performance of the semiconductor chip Output terminals are formed by using a lead frame, a printed circuit board or the like, and molded using an encapsulating agent. The semiconductor package thus manufactured is mounted on a main board or a substrate such as a printed circuit board (PCB), and is used as an important functional element for realizing a circuit of an electronic information apparatus.

이와 같은 반도체 실장기판의 발전과정을 살펴보면, 근래에 들어 각종 전자정보기기는 고속화 및 고기능화에 따른 대용량의 메모리를 요구하고, 사이즈(size)에 있어서 경량화 및 소형화가 가속되는 추세에 있다. 이에 반도체패키지의 경박단소(輕薄短小) 및 다핀(high pin)화를 구현할 수 있는 새롭고, 다양한 반도체 패키지용 기판 및 패키징 방법이 계속 대두되고 있으며, 이들 미세피치, 극미세피치의 기판 및 이를 이용한 반도체 PKG 가격이 더 떨어지고 있어, 종래의 LF 또는 PKG용 PCB의 제조방법을 넘어서 더 고기능화 대비 더 저렴한 가격으로 대량생산 할 수 있는 기판제조 방법과 이 기판을 이용한 PKG방법이 아주 활발이 연구 개발되고 있다. [0003] In recent years, various electronic information devices have been required to have a large-capacity memory according to high-speed and high-performance, and weight and size of the electronic device have been accelerating in size. As a result, new and various semiconductor package substrates and packaging methods capable of realizing thin, small and high pin semiconductor packages have been on the way. These fine pitch, extremely fine pitch substrates and semiconductors The price of PKG is falling further. Therefore, there is a very active research and development on a substrate manufacturing method and a PKG method using the substrate, which can mass-produce a PCB at a lower price than a conventional LF or PKG manufacturing method.

Metal CSP 기술을 통해 기존의 PKG용 기판과 반도체 PKG를 분리했던 개념에서 이젠 PKG와 기판이 상호 연결되어 완성되어서 Total Cost Down을 유도하는 반도체 PKG방법도 나타나고 있다. 이의 대표적 예로 메탈 캐리어(Metal Carrier)상에 직접 1층 금속 패턴(Metal Pattern)을 형성한 후 와이어 본딩(Wire Bonding)을 이용 내부회로를 기판에 연결하고 EMC 수지로 몰딩(Molding)하여 반도체 칩을 보호한 후, 메탈 캐리어(Metal Carrier)를 제거 외부 단자를 Open하여 PKG를 완성하는 방법이 있다. In the concept of separating the existing PKG board and the semiconductor PKG through metal CSP technology, the PKG and the PCB are now interconnected and the semiconductor PKG method leading to the total cost down is also emerging. As a representative example of this, a metal pattern is formed directly on a metal carrier, a metal pattern is formed on the metal carrier, a wire bonding is used to connect the internal circuit to the substrate, molding is performed using an EMC resin, After the protection, there is a method of removing the metal carrier and opening the external terminal to complete the PKG.

또한, 기존 PCB 제조 방법 외에 새로운 BGA, LGA를 기판을 만드는 기술의 경우, 미세피치 및 극 미세피치를 구현하기 위해 기존 PCB의 Laminating방식(Core층을 제작하고, 외층을 별도 제작 하여 이를 적층 후 눌러 붙여 기판을 형성하는 방식)이 아닌 Build Up 방식을 도입하여 반도체 PKG용 기판을 제조하고 있다. 이때, 사용되는 신규 Build Up 방식의 일 예로 메탈(Metal)을 캐리어(Carrier)로 사용하고 캐리어(Carrier)상에 직접 1층 메탈 패턴(Metal Pattern) 및 비아(Via)를 형성한 후, Polymer절연체로 절연 후 Via를 Open하는 방식으로 1층 Layer를 완성하고 이를 반복 수행하여 다층 Layer를 만든 기판을, PKG전에 Carrier를 제거 외부단자를 Open하여 반도체 PKG용 기판으로 사용하거나 PKG 전에 Carrier를 제거 외부단자를 Open하지 않고, 반도체 칩을 Wire Bonding이나 Flip chip Bonding을 이용 내부회로를 기판에 연결하고 EMC Molding을하여 Chip을 보호한 후, 메탈 캐리어(Metal Carrier)를 제거하여 외부단자를 Open하여 PKG를 완성하는 방법이 있다. In addition to the conventional PCB manufacturing method, in the case of a technique of making a new BGA or LGA substrate, a core layer of an existing PCB is manufactured to form a fine pitch and an extremely fine pitch, and an outer layer is separately manufactured, A method of forming a substrate by attaching a substrate to a substrate) is introduced to manufacture a substrate for a semiconductor PKG. At this time, as an example of the new build-up method used, a metal is used as a carrier, a metal pattern and a via are directly formed on a carrier, and then a polymer insulator After the insulation is completed and the vias are opened, the first layer is completed. Repeatedly, the substrate on which the multilayer layer is formed is removed from the substrate before the PKG. The external terminal is opened to use the semiconductor substrate as a PKG substrate or remove the carrier before the PKG. Opening the external terminal to remove the metal carrier (Metal Carrier) to protect the chip by connecting the internal circuit to the board using wire bonding or flip chip bonding, EMC molding There is a way.

또한 최근에는 종래의 반도체 PKG용 기판을 만들지 않고 극미세 피치의 반도체를 PKG하면서, 1층이 이상 2층, 3층으로 PKG를 적층하는 방법도 나오고 있다. 이를 더 구제적으로 기술하면 실리콘 웨이퍼(Si Wafer)를 캐리어(Carrier)로 사용하여 상기 캐리어(Carrier)상에 배선층과 절연층을 복수로 형성 후, 반도체 칩(Chip)을 와이어 본딩(Wire Bonding)이나 플립칩 본딩(Flip Chip Bonding)을 이용하여 내부회로를 기판에 연결하고 EMC 수지로 몰딩(Molding)하여 실리콘 웨이퍼(Si Wafer)를 Grinding 이나 또는 Grinding + E/T방식을 이용하여 제거하는 방식으로 단층 PKG를 완성하거나 1차 PKG후 실리콘 웨이퍼(Si Wafer)를 제거하지 않고 TMV를 통해서 Via를 형성한 후 Mold상에 배선하여 Fan In하고 다시 개별 PKG나 Chip을 Attach하여 연결 3차원(3D) 적층 PKG를 한 후 실리콘 웨이퍼(Si Wafer)를 제거 외부 단자를 Open하는 PKG를 완성하는 방법으로 발전하고 있다.In recent years, there has also been a method of laminating PKG in one or more layers of two or three layers while PKG of semiconductors of extremely fine pitches is made without forming a conventional substrate for PKG. A more sophisticated description of this is as follows: a silicon wafer (Si wafer) is used as a carrier to form a plurality of wiring layers and insulating layers on the carrier, and then a semiconductor chip is wire- Or by flip chip bonding to connect the internal circuit to the substrate and molding it with EMC resin to remove the silicon wafer by grinding or grinding + E / T method. After completion of the single layer PKG or after the primary PKG, the vias are formed through the TMV without removing the silicon wafers (Si wafers), then wired in the mold, and connected by connecting the individual PKGs or chips again. After PKG, silicon wafer (Si wafer) is removed and external terminals are opened to complete PKG.

이와 같이 최근의 정밀인쇄회로 기판의 제조 방법의 경우 미세회로 형성 및 최소 Out Line을 구현하고, Via 형성시 Build Up법 사용하며, Blind Via를 직상으로 연결 Through Via를 형성하고, Semi-Additve법 적용하며, Film 절연층을 Laminating하지 않고 Polymer 도포 후 직접 Curing(가능한 얇게 형성)하기 위해 Carrier를 사용한다.In this way, in the case of the recent production method of precision printed circuit board, it is possible to form a fine circuit and realize a minimum out line, use a build up method in forming a via, connect the blind vias directly to form a through vias, apply a semi-additive method Carrier is used to directly cure (form as thin as possible) after application of polymer without laminating film insulation layer.

그런데 종래 메탈 캐리어(Metal Carrier) 또는 실리콘 웨이퍼 캐리어(Si Wafer Carrier)로 사용시에는 다음과 같은 문제점이 있다.However, when used as a metal carrier or a silicon wafer carrier, there are the following problems.

우선 메탈 캐리어(Metal Carrier)를 사용 시 특히 압연 금속소재를 사용시에는 극미세 Pitch 배선형성의 한계가 있고, 압연 금속소재를 사용하여 PR Coating시 PR의 두께가 국부적으로 불균일하고 노광 광원의 심도가 불균일하여 극 미세 피치의 Line/Space Define이 용이하지 않으며, 다량의 기판을 동시에 제조하려면 Carrier가 대면적이 되어야 하는데 메탈 캐리어(Metal Carrier)는 Size가 커지면 금속 판재의 휨/뒤틀림성 등이 크게 나타나 평탄한 면에 이루어 지는 PR Coating이나 극미세 피치의 노광 자체가 불균일하거나 힘들어 지며, 이를 금속의 두께를 두껍게하여 이를 해결해야 하는데 금속 두께가 0.5mm를 넘으면 Carrier제거 시 더 큰 문제를 발생 시킨다. 아울러 메탈 캐리어(Metal Carrier)는 도금으로 배선을 형성할 때 메탈 캐리어(Metal Carrier)를 통해서 전기를 인가하거나 또는 상층 Seed Layer를 통해서 전기를 인가할 시 전극이 메탈 캐리어(Metal Carrier)까지 연결되어있기 때문에 메탈 캐리어(Metal Carrier) 자체가 도금액에 닿지 않게 메탈 캐리어(Metal Carrier)를 직접 Sealing하거나 도금장치로서 Sealing을 해야 하는데 이로 인해 장치나 공정이 복잡하고, 제조 Cost가 상승하고, 수율의 문제가 발생한다. 아울로 메탈 캐리어(Metal Carrier)의 제거 방법은 통상 Wet 에칭법을 사용하게 되는데 Wet 에칭 시 PKG나 형성된 배선에 Damage를 줄 수 있다. 히 메탈 캐리어(Metal Carrier)는 전도성이 높은 Cu소재로 많이 사용하는데, 배선 자체가 Cu소재이기 때문에 배선에 Attach를 주지 않도록 하기 위하여, Au 등의 귀금속으로 에칭 Stop를 형성시켜야 하므로 제조 비용이 상승한다.First, when using a metal carrier, particularly when a rolled metal material is used, there is a limitation in formation of a very fine pitch wiring. In the PR coating using a rolled metal material, the thickness of the PR is locally uneven and the depth of the exposure light source is non- In order to manufacture a large number of substrates at the same time, the carrier must have a large area. The metal carrier has a large bending / twisting property when the size of the metal carrier is large. The exposure of the PR coating or the very fine pitch on the surface itself becomes uneven or difficult, and it is necessary to solve this problem by increasing the thickness of the metal. If the thickness of the metal exceeds 0.5 mm, it causes a big problem when removing the carrier. In addition, when a metal carrier is formed by plating, electricity is applied through a metal carrier, or when an electric power is applied through an upper layer, the electrode is connected to a metal carrier Therefore, it is necessary to directly seal the metal carrier (Metal Carrier) or to seal it as a plating device so that the metal carrier itself does not touch the plating solution, which complicates the apparatus and the process, increases the manufacturing cost, do. The metal carrier is usually removed by using the wet etch method, which can damage the PKG or the formed wiring during wet etching. The metal carrier is often used as a highly conductive Cu material. Since the wiring itself is a Cu material, an etching stop is required to be formed of a noble metal such as Au in order to prevent attaching to the wiring, resulting in an increase in manufacturing cost .

그리고 실리콘 웨이퍼 캐리어(Si Wafer Carrier)를 사용 시에는 실리콘 웨이퍼(Si Wafer)의 Size가 현재 300mm이고 향후 450mm의 한계로 인해 PKG Size가 크지면 실리콘 웨이퍼(Si Wafer)당 일괄생산 갯수가 작아지므로 대량생산의 확장성이 떨어진다. 또한, 실리콘 웨이퍼(Si Wafer)는 표준 제조 형상이 원형이고, PKG는 통상 사각형으로, 원형에 사각형의 배열 시, 사각형 사각형 배열의 배열보다 unit density가 많이 줄어 든다. 또한, 특히 기존 PKG장비들은 모두 4각형의 형태로 이루어져 있어, 원형 Wafer를 사용하려면 새로운 장비의 투자가 이루어져야 하고, Carrier제거시 PKG Damage가 발생할 가능성이 크다. 아울러, 실리콘 웨이퍼 캐리어(Si Wafer Carrier)는 제거시 Wafer를 Grinding하여 갈아 낸 후, 최종 Plasma로 잔사 제거하는 공정을 도입하게 되는데 이 공정이 길어지고, 제조 비용 역시 상승하게 되는 문제점이 있다.When the silicon wafer carrier (Si wafer carrier) is used, the size of the silicon wafer is 300 mm at present, and if the PKG size is large due to the limit of 450 mm in the future, the number of batches per silicon wafer (silicon wafer) Production is not scalable. In addition, silicon wafers (Si wafers) have a circular shape in the standard manufacturing form, PKG is generally rectangular, and the unit density is much smaller than that of the square rectangular array when the rectangular array is circular. In addition, since existing PKG equipment are all in the form of a quadrangle, investment in new equipment should be made to use circular wafer, and PKG damage is likely to occur when carriers are removed. In addition, a silicon wafer carrier (Si wafer carrier) is removed by grinding and polishing the wafers after the wafer is removed, and then the residue is removed by the final plasma. This process is long and the manufacturing cost is also increased.

참고문헌 : 등록특허 특0178255호Reference literature: Patent No. 0178255 참고문헌 : 공개특허 제10-2011-0065712호Reference literature: Published patent application No. 10-2011-0065712

따라서 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명은 레이저 투과 가능한 투명소재를 캐리어(Carrier)로 사용함으로서 대면적의 작업이 가능해 양면 및 다층용 인쇄회로기판의 대량생산에 유리한 양면 또는 다층용 인쇄회로기판의 제조방법을 제공하는데 그 목적이 있다.Accordingly, it is an object of the present invention to solve the problems of the prior art, and it is an object of the present invention to provide a double-sided or multilayer printed circuit board which is advantageous for mass- The present invention provides a method of manufacturing a printed circuit board.

특히 본 발명은 인쇄회로기판 제조시 표면 조도와 평탄도가 우수해 미세 배선 형성이 가능한 투명소재를 캐리어로 사용하고 이를 레이저로 리프트 오프시켜 간단히 탈착하여 양면 또는 다층용 인쇄회로기판을 제조하는 방법을 제공하는데 그 목적이 있다.In particular, the present invention relates to a method of manufacturing a printed circuit board for double-sided or multilayer printed circuit boards by using a transparent material as a carrier which is excellent in surface roughness and flatness in manufacturing a printed circuit board and lift- The purpose is to provide.

이와 같은 기술적 과제를 해결하기 위해 본 발명은,
투명 캐리어를 준비하는 제1단계; 상기 투명 캐리어 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선을 형성하고 절연층을 개재하되 상기 금속배선 및 절연층 형성을 1회 이상 수행하는 제2단계; 및 서로 다른 파장대의 레이저(Laser)를 조사하여 상기 투명 캐리어를 분리하는 제3단계;를 포함하되, 상기 제1단계 후 제2단계 이전에, 상기 투명 캐리어 상에 레이저를 조사하여 탈착 할 목적으로 상기 투명캐리어상에 무기재(Inorganic Material) 또는 유기재(Organic Material)로 이루어지는 레이저 리프트오프 레이어를 개재하는 제4단계;를 더 포함하며, 상기 제2단계에서 상기 절연층은 상기 금속배선 사이의 절연을 확보하고 지지강성을 확보하기 위해 폴리머 절연층을 삽입하여서 이루어진 것이며, 상기 제3단계는 서로 다른 파장대의 레이저(Laser)를 조사하여 상기 레이저 리프트오프 레이어를 변질시켜 상기 투명 캐리어를 분리한 후, 변질된 레이저 리프트오프 레이어를 제거하는 단계인 것을 특징으로 하는 투명 캐리어를 이용한 인쇄회로기판의 제조방법을 제공한다.According to an aspect of the present invention,
A first step of preparing a transparent carrier; A second step of forming a metal interconnection of several to several tens of um on the transparent carrier by plating and etching and performing the metal interconnection and the insulating layer formation one or more times with an insulating layer interposed therebetween; And a third step of irradiating laser beams of different wavelengths to separate the transparent carrier, wherein, before the second step after the first step, the laser light is irradiated onto the transparent carrier for laser light irradiation And a fourth step of interposing a laser lift-off layer made of an inorganic material or an organic material on the transparent carrier, wherein in the second step, And inserting a polymer insulating layer in order to secure the support rigidity. In the third step, the laser lift off layer is changed by irradiating a laser of a different wavelength band to separate the transparent carrier, And removing the damaged laser lift-off layer. The method of manufacturing a printed circuit board using the transparent carrier according to claim 1, to provide.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

본 발명에 따르면 PET, PEN, 투명 PI, 아크릴, Glass, 사파이어 등의 폴리머(Polymer) 계 또는 무기물(Inorganic) 계 투명소재로 이루어지는 대면적의 투명 캐리어를 이용하여 양면 또는 다층용 인쇄회로기판을 한번에 대량으로 제조할 수 있다.According to the present invention, a double-sided or multi-layer printed circuit board is manufactured at one time using a large-area transparent carrier made of a polymer or inorganic transparent material such as PET, PEN, transparent PI, acrylic, glass, And can be produced in large quantities.

또한, 본 발명에 의하면 투명 캐리어의 표면 조도와 평탄도가 우수해 미세 배선을 형성하는데 유리하고 레이저를 투과시켜 양면 또는 다층용 인쇄회로기판으로부터 투명 캐리어를 간단하게 분리할 수 있고 제조도는 양면 또는 다층용 인쇄회로기판의 불량율을 낮출 수 있다.Further, according to the present invention, the transparent carrier is excellent in surface roughness and flatness and is advantageous for forming fine wirings, and a transparent carrier can be easily separated from a printed circuit board for both sides or multilayer by transmitting a laser, The defective ratio of the multilayer printed circuit board can be reduced.

도 1a 내지 도 1f는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지 제조를 위한 전(前) 처리 공정을 설명하기 위해 도시한 도면들이다.
도 2a 내지 도 2g는 본 발명에 따른 투명 캐리어를 이용한 반도체 패키지 제조를 위한 후(後) 처리 공정의 일 예를 설명하기 위해 도시한 도면들이다.
도 3a 내지 도 3e는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 제조를 위한 후(後) 처리 공정의 다른 예를 설명하기 위해 도시한 도면들이다.
도 4a 내지 도 4b는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 제조를 위한 후(後) 처리 공정의 또 다른 예를 설명하기 위해 도시한 도면들이다.
도 5a 내지 도 5b는 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 제조를 위한 후(後) 처리 공정의 또 다른 예를 설명하기 위해 도시한 도면들이다. FIGS. 1A to 1F are views illustrating a printed circuit board using a transparent carrier according to the present invention and a previous process for manufacturing a semiconductor package.
FIGS. 2A to 2G are views illustrating an example of a post-treatment process for manufacturing a semiconductor package using a transparent carrier according to the present invention.
FIGS. 3A to 3E are views for explaining another example of a post-treatment process for manufacturing a printed circuit board using a transparent carrier according to the present invention.
4A to 4B are views illustrating another example of a post-treatment process for manufacturing a printed circuit board using a transparent carrier according to the present invention.
5A to 5B are views illustrating another example of a post-treatment process for manufacturing a printed circuit board using a transparent carrier according to the present invention.

이하 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판의 제조방법을 첨부된 도면을 참고로 하여 상세히 기술되는 실시 예들에 의해 그 특징들을 이해할 수 있을 것이다.Hereinafter, a method of manufacturing a printed circuit board using a transparent carrier according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 실시 예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

도 1 내지 도 4에 의하면, 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법은 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer)계, 글라스(Glass), 사파이어 등의 무기물(Inorganic) 계, 유기계의 투명소재를 캐리어로 사용하는 투명 캐리어(Carrier)(1)상에 금속배선(Metal Pattern)을 형성한 후 반도체 패키지 공정을 이용하여 반도체 칩(2)을 실장한 후 투명 캐리어(1) 하단 면에 레이저(Laser)를 조사하여 투명 캐리어(1)를 탈착하여 반도체 패키지(2)를 완성하거나, 양면 또는 다층 인쇄회로기판을 제조하는 방법이다.1 to 4, a method of manufacturing a printed circuit board and a semiconductor package using a transparent carrier according to the present invention includes a method of manufacturing a polymer based glass such as PET, PEN, transparent PI, A metal pattern is formed on a transparent carrier 1 using an inorganic organic material such as sapphire or sapphire or a transparent organic material as a carrier and then the semiconductor chip 2 And then the transparent carrier 1 is detached by irradiating a laser to the lower end surface of the transparent carrier 1 to complete the semiconductor package 2 or to manufacture a double-sided or multi-layer printed circuit board.

이때, 무기물(Inorganic) 계는 투명하며 융점이 높은 석영, 사파이어 등 단일 무기물(Inorganic) 계 소재로 구성되거나, 글라스(glass)와 같이 복합 무기물(Inorganic) 계 소재로 구성된다.At this time, the inorganic system is composed of a single inorganic material such as quartz or sapphire which is transparent and has high melting point, or it is composed of a composite inorganic material such as glass.

이하, 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판 및 반도체 패키지의 제조 공정을 상세히 설명한다.Hereinafter, a manufacturing process of a printed circuit board and a semiconductor package using the transparent carrier according to the present invention will be described in detail.

우선 본 발명은 투명 캐리어(100)상에 배선을 위한 금속배선(Metal Pattern)을 형성하는 전(前) 공정(S100)과; 상기 전(前) 공정(S100) 이후에 실시하여 양면 또는 다층용 인쇄회로기판을 형성하거나 반도체 칩(2)을 실장하여 반도체 패키지를 제조하는 후(後) 공정(S200);으로 이루어진다.First, the present invention comprises a pre-process (S100) for forming a metal pattern for wiring on a transparent carrier (100); (S200) after the previous step (S100) to form a double-sided or multilayer printed circuit board or to mount a semiconductor chip (2) to manufacture a semiconductor package.

즉, 전(前) 공정(S100)은 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판 및 반도체 패키지의 제조시 공통적으로 수행하는 공정이며, 후(後) 공정(S200)은 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판 및 반도체 패키지의 제조시 개별적으로 수행하는 공정공정이다.That is, the previous process (S100) is a process commonly performed in the production of a semiconductor substrate and a printed circuit board for a double-sided or multi-layer package using a transparent carrier according to the present invention, In the manufacture of a double-sided or multi-layer printed circuit board and a semiconductor package using a transparent carrier according to the present invention.

따라서, 이하에서는 전(前) 공정(S100)을 우선 설명한 후, 복수의 후(後) 공정(S200)을 순차적으로 설명한다.Therefore, in the following, a description will be given first of the previous process (S100), and then a plurality of post-process (S200) will be sequentially described.

(전(前) 공정; S100) (Previous step; S100)

도 1a를 참조하면, 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer)계, 글라스(Glass), 사파이어 등의 무기(Inorganic)계, 유기계 중에 어느 하나의 투명한 소재 계열의 투명 캐리어(1)를 준비하고, 투명 캐리어(1)상에 레이저(laser)를 조사하면 탈착할 수 있는 레이저 리프트오프(Laser Lift Off) 레이어(10)를 형성한다.(S101)1A, an inorganic material such as a polymer such as PET, PEN, transparent PI, or transparent acrylic, glass, or sapphire, which is not electrically conductive, The transparent carrier 1 is prepared and a laser lift off layer 10 capable of being detached when the laser is irradiated on the transparent carrier 1 is formed.

이때, 상기 투명 캐리어(1)는 PET, PEN, 투명 PI, 아크릴 등 폴리머(Polymer)계 및 석영, 글라스(Glass), 사파이어 등 무기(Inorganic)계의 통상 투명하다는 소재들은 표면이 극히 안정하여(Inorganic계열은 산화물들이 자체로는 공유결합하여 형성, Polymer는 이미 monomer가 Polymerizaion되어 안정한 결합구조를 형성함) 타 재료를 증착이나 코팅 시 계면밀착 특성이 나쁘므로, 타 재료를 투명 캐리어(1)상에 증착이나 코팅 전에 투명 캐리어(1) 표면을 이온플라즈마(Ion Plasma) 또는 클리닝(Cleaning) 등 여러 방법을 통해 이온화(Ionized)된 표면을 유도 증착 또는 코팅 시 물질이 안정적으로 잘 접합되도록 처리하여야 한다. At this time, the transparent carrier 1 is usually made of an inorganic material such as a polymer, such as PET, PEN, transparent PI, or acrylic, and quartz, glass, or sapphire, Inorganic series is formed by covalent bonding of oxides in itself, and polymer is already polymerized to form a stable bonding structure.) Since the interface adhesion property is poor when other materials are deposited or coated, The surface of the transparent carrier 1 must be treated with various methods such as ion plasma or cleaning so that the material is stably and well bonded at the time of induction or coating of the ionized surface .

한편, 상기 투명 캐리어(1)가 PET, PEN, PI등 투명 폴리머(Polymer) 소재로 이루어지는 경우 상기 투명 캐리어(1)의 두께는 평탄함을 유지할 수 있도록 충분한 텐션(Tension)을 인가하는 장치에 연결한 상태에서 후공정을 수행한다.When the transparent carrier 1 is made of a transparent polymer such as PET, PEN, or PI, the thickness of the transparent carrier 1 is connected to a device for applying a sufficient tension so as to maintain flatness Post-processing is performed.

그리고 상기 레이저 리프트오프 레이어(10)는 수 ~ 수십㎛의 두께로 형성이 가능한 것으로, 무기재(Inorganic Material)로서 AlN, GaN 등 통상 피에조(Piezo) 특성을 같는 물질과 Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금으로 가능한 저 융점을 갖는 물질을 코팅이나 증착 또는 밀착 등의 방식으로 형성하거나, 유기재(Organic Material)로서 테프론, LCP(Liguid Crystal Polymer), 폴리이미드(Polyimide), 에폭시(Epoxy) 수지, 페놀 수지 등 유기(Organic) 절연체를 코팅이나 증착 또는 밀착 등의 방식으로 형성할 수 있다.The laser lift off layer 10 can be formed to a thickness of several to several tens of micrometers. The inorganic lift material 10 may be formed of a material having a general Piezo characteristic such as AlN or GaN and a Ti, W, Ni, Cr , Ag and a material having a low melting point which can be a binary or ternary alloy including them may be formed by coating, vapor deposition or adhesion, or an organic material such as Teflon, LCP (Liguid Crystal Polymer), Polyimide ), An epoxy resin, a phenol resin, or the like can be formed by coating, vapor deposition, or adhesion.

좀 더 상세하게 설명하면 AlN, GaN 등 통상 피에조(Piezo) 특성을 같는 단일 또는 복합의 무기재료(Inorganic material) 물질은 레이저(LAser)의 에너지를 받아 입자들의 부피 팽창 및 수축 등의 부피변화이 발생하여 투명 캐리어(1) 소재의 입자와 접합관계가 깨지게 되면서 표면분리 현상이 발생하는 특성을 가진다. 그리고, Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금 금속재료는 온도가 상승하면, 원자의 확산이 일어나며 입자(Grain)의 재결정이 일어나고 이 과정에서 입자 크기(Grain size)가 커지거나 또는 재별열되면서 투명 캐리어(1) 소재의 입자와 정합관계가 깨지게 되고 표면분리 현상이 발생한다. 또한 에폭시, 페놀, 폴리이미드, LCP, 테프론 등 레이저 조사 시 에너지를 받아 글라스 전이, 탄화등의 상변화를 일으키거나 고분자사슬이 끊어지거나 열화되는 폴리머(Polymer) 소재를 사용할 수 있다. 이 경우 폴리머(Polymer) 소재는 온도가 올라가면 글라스 연화되거나 또는 타서 단화되면서 고분자 사슬(chain)이 끊어지거나 변질되면서 심한 경우 가스(gas)가 발생되어 투명 캐리어(1) 소재의 입자와의 정합관계가 깨지고 표면분리 현상이 발생한다.In more detail, a single or composite inorganic material having the same general Piezo characteristic such as AlN or GaN is irradiated with energy of a laser (LAser) to cause volume change such as volume expansion and contraction of the particles Transparent Carrier (1) It has a characteristic that the surface separation phenomenon occurs when the bonding relationship with the particles of the material is broken. When the temperature is raised, diffusion of atoms occurs and recrystallization of grains occurs. In this process, the grain size (grain size) is increased, Becomes larger or re-separated, the matching relationship with the particles of the transparent carrier (1) is broken and surface separation phenomenon occurs. In addition, a polymer material such as epoxy, phenol, polyimide, LCP, and Teflon may be used, which receives energy upon laser irradiation to cause phase change such as glass transition, carbonization, or breakage or deterioration of the polymer chain. In this case, when the temperature rises, the polymer material becomes glass softened or shattered, so that the chain of the polymer is broken or deformed, so that gas is generated in a severe case and the matching relationship with the particles of the transparent carrier (1) It breaks and surface separation occurs.

도 1b를 참조하면, 상기 공정(S101)을 수행한 후, 동(Cu), 니켈(Ni), 니켈-크롬(Ni-Cr), 금(Au), 은(Ag), 알루미늄(Al) 또는 이들의 합금 도금 중에 어느 하나를 수행하여 메탈 시드 레이어(Metal Seed Layer)(11)를 수 ~ 수십 ㎛의 두께로 형성한다.(S102)Referring to FIG. 1B, after performing the above-described process (S101), a metal layer made of copper (Cu), nickel (Ni), nickel-chromium (Ni-Cr), gold (Au), silver (Ag) A metal seed layer 11 is formed to a thickness of several to several tens of micrometers by performing any one of these alloying platings.

이후, SAP법, Subtract법, Rounting법 등의 PCB공법을 통해 금속배선(Metal Pattern)을 형성한다.Then, a metal pattern is formed by PCB method such as SAP method, Subtract method, and Rounting method.

일 예로 도 1c를 참조하면, 이는 SAP법으로 금속배선(Metal Pattern)을 형성하는 공정으로서 상기 공정(S102)을 수행한 후, 메탈 시드 레이어(Metal Seed Layer)(11) 표면에 감광용 코팅제를 도포하여 포토레지스트층(12)을 형성한 후 노광 및 현상하여 필름개구부(12a)를 형성한다.(S103)For example, referring to FIG. 1C, a metal pattern is formed by the SAP method. After performing the above step (S102), a photosensitive coating material is applied to the surface of a metal seed layer 11 To form a photoresist layer 12, followed by exposure and development to form a film opening portion 12a. (S103)

이때, 상기 감광용 코팅제는 감광제가 포함된 드라이 필름 등을 밀착시키거나 LPI(Liquid Photo Ink)용 코팅 잉크 등을 도포한 후 노광 및 현상하여 형성할 수도 있으며 이들은 모두 본 발명의 기술적 범주에 속하는 기술이며, 이후 감광제 코팅 공정 역시 별도의 설명 없이도 동일하게 적용할 수 있다.At this time, the photosensitive coating material may be formed by closely adhering a dry film or the like containing a photosensitizer, applying a coating ink for LPI (Liquid Photo Ink), and then exposing and developing the same. And the photoresist coating process can be similarly applied without any further explanation.

도 1d를 참조하면, 상기 공정(S103)을 수행한 후, 상기 필름개구부(12a)에 배선을 위한 금속배선(Metal Pattern) 형성을 위해 동도금층(13)을 형성한다. 이때, 상기 동도금층(13)은 전해도금 방식으로 수 내지 수십㎛의 두께로 형성될 수 있으며 일 예로 20㎛의 두께로 형성되며, 그 이상이나 이하의 두께로도 형성될 수 있다.(S104)Referring to FIG. 1D, a copper plating layer 13 is formed on the film opening 12a to form a metal pattern for wiring after the step S103. At this time, the copper plating layer 13 may be formed to a thickness of several to several tens of micrometers by an electrolytic plating method. For example, the copper plating layer 13 may be formed to have a thickness of 20 micrometers or more.

도 1e를 참조하면, 상기 공정(S104)을 수행한 후, 상기 동도금층(13) 이외의 포토레지스트층(12)을 박리공정(strip process)을 통해서 제거하여 동도금층(13)과 메탈 시드 레이어(Metal Seed Layer)(11)를 노출시킨다.(S105)1E, the photoresist layer 12 other than the copper plating layer 13 is removed through a strip process after the step S104 is performed to form a copper plating layer 13 and a metal seed layer (Metal Seed Layer) 11 is exposed (S105)

도 1f를 참조하면, 상기 공정(S105)을 수행하여 동도금층(13)과 메탈 시드 레이어(Metal Seed Layer)(11)를 노출한 이후 에칭(Etching)액을 이용해 메탈 시드 레이어(Metal Seed Layer)(11)를 에칭하여 제거함으로서 금속배선(Metal Pattern)(13a)을 형성한다. 이 경우 동도금층(13) 역시 부분적으로 에칭됨으로서 높이가 낮아짐은 당연하다.(S106)Referring to FIG. 1F, after the copper plating layer 13 and the metal seed layer 11 are exposed by performing the above-described step S105, a metal seed layer is formed using an etching solution. (Metal pattern) 13a is formed by etching the metal foil 11 by etching. In this case, it is natural that the copper plating layer 13 is also partially etched, thereby lowering the height (S106)

이상의 도 1a 내지 도 1f에서와 같은 전(前) 공정(S100)을 수행하여 제조되는 금속배선(Metal Pattern)(13a)상에 도 2 내지 도 4에 도시한 바와 같은 다양한 방식의 후(後) 공정(S200)을 수행하여 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판과 반도체 패키지를 제조하며, 이 같은 방식을 이용하면 반도체 모듈 역시 동일한 방법으로 제조할 수 있다. 2 to 4 are formed on the metal pattern 13a manufactured by performing the previous step S100 as shown in FIGS. 1A to 1F. A semiconductor package for a double-sided or multi-layer printed circuit board and a semiconductor package using the transparent carrier according to the present invention is manufactured by performing the step (S200).

(후(後) 공정; S200) (Post-process; S200)

먼저, 도 2a 내지 도 2f를 참고로 본 발명에 따른 투명 캐리어를 이용한 반도체 패키징을 수행하거나 또는 SMT(Surface Mounting Technology)공정을 거쳐 반도체 또는 반도체 패키지를 탑재하여 모듈(Moudle)을 만든 후 적어도 한 파장대 이상의 레이저를 조사하여 투명 캐리어(1)로 부터 분리하여 만든 반도체 패키지 및 모듈 제품의 제조를 위한 후(後) 처리 공정을 설명한다. 이 경우 전(前) 공정(S100)을 수행하여 금속배선(Metal Pattern)(13a)만을 형성한 경우에는 금속배선(Metal Pattern)(13a)을 바로 탈착하여 사용할 수 없으므로 반도체 패키지의 제조시에는 반도체 패키징을 수행한 후 투명 캐리어(1)를 탈착한다.2A to 2F, a semiconductor package using a transparent carrier according to the present invention is performed, or a semiconductor or a semiconductor package is mounted through a SMT (Surface Mounting Technology) process to form a module, A semiconductor package made by separating the transparent carrier 1 from the transparent carrier 1 by irradiating the laser beam with the above laser, and a post-treatment process for manufacturing the module product will be described. In this case, when only the metal pattern 13a is formed by performing the previous step S100, since the metal pattern 13a can not be directly used and removed, After performing the packaging, the transparent carrier 1 is detached.

우선 도 2a를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 표면에 접착제를 도포하고 반도체 칩(2)을 실장하고, 필요에 따라 내부회로 연결을 위해 와이어(20)를 본딩한다.(S201)2A, a metal pattern 13a is formed by carrying out a step S106 of a previous step S100, an adhesive is applied to the surface, and the semiconductor chip 2 is mounted And the wire 20 is bonded for internal circuit connection as required (S201)

물론 반도체 칩(2)의 내부회로 연결을 위해서는 와이어 본딩법 이외에도 Flip chip Bonding도 가능하다.Of course, in addition to the wire bonding method, flip chip bonding is also possible for connecting the internal circuit of the semiconductor chip 2.

도 2b를 참조하면, 상기 공정(S201)을 수행하여 반도체 칩(130)을 부착한 후, EMC(Epoxy Molding Compound)와 같은 몰딩용 수지를 이용해 몰딩부(21)를 형성한다. 물론 몰딩부(21)를 형성한 후, 별도의 Marking, Test등 후공정을 더 수행할 수 있다.(S202)Referring to FIG. 2B, after the semiconductor chip 130 is attached by performing the above-described step S201, a molding part 21 is formed by using molding resin such as EMC (Epoxy Molding Compound). After forming the molding part 21, another post-process such as marking and testing may be further performed. (S202)

도 2c를 참조하면, 상기 공정(S202)을 수행하여 몰딩부(21)를 형성한 후, 레이저(Laser)를 조사하여 레이저 리프트오프 레이어(10)를 변질시킨다.(S203)2C, after forming the molding part 21 by performing the above-described step S202, the laser lift off layer 10 is deformed by irradiating a laser (S203)

이때, 무기재(Inorganic Material) 중에 AlN, GaN 등은 피에조(Piezo) 특성의 물질로서 레이저(Laser)를 조사하여 에너지(Energy)를 인가하면 피에조(Piezo) 특성에 의한 Volume 팽창이 발생하며 Volume 팽창 시 계면밀착 구조가 변질되어 계면분리 발생하므로 추후 투명 캐리어(1)를 분리할 수 있고, Ti, Ni, NiCr, Cr 등은 레이저(Laser)를 조사하여 온도가 상승시 금속의 재결정 등의 원자 이동에 의한 계면의 결합구조가 변질되어 계면분리가 발생하므로 추후 투명 캐리어(1)를 분리할 수 있다. In this case, when AlN or GaN is irradiated with a laser as a piezo-like material in the inorganic material, energy is applied to cause the volume expansion due to piezo characteristics and the volume expansion (Ti), Ni, NiCr, Cr, etc. are irradiated with a laser, and when the temperature rises, atomic transfer such as recrystallization of the metal occurs The interfacial bonding structure of the transparent carrier 1 is deteriorated and interfacial separation occurs, so that the transparent carrier 1 can be separated later.

또한, 유기재(Organic Material)인 폴리이미드(Polyimide), 에폭시(Epoxy) 수지, 페놀 수지 등 대부분의 폴리머(Polymer) 소재는 레이저(Laser)를 조사시 폴리머(Polymer)층의 사슬이 깨어지거나, 온도 상승에 의한 폴리머(Polymer) 특성이 변질되어 계면분리가 발생한다. Most polymer materials such as polyimide, epoxy resin and phenol resin, which are organic materials, have a problem in that when the laser is irradiated, the chain of the polymer layer is broken, The polymer properties due to the rise deteriorate and interface separation occurs.

도 2d를 참조하면, 상기 공정(S203)을 수행하여 레이저 리프트오프 레이어(10)를 변질시킨 후, 투명 캐리어(1)를 탈착한다.(S204)Referring to FIG. 2D, the transparent carrier 1 is detached after the laser lift-off layer 10 is deteriorated by performing the above-described process (S203) (S204)

도 2e를 참조하면, 상기 공정(S204)을 수행하여 투명 캐리어(1)를 탈착시킨 후, 변질된 레이저 리프트오프 레이어(10)를 세정 등의 방법으로 반도체 외부회로를 오픈시켜 LGA 패키지와 같은 반도체 패키지를 완성시킨다.(S205)Referring to FIG. 2E, after the transparent carrier 1 is removed by performing the above-described process (S204), a semiconductor external circuit is opened by cleaning the deteriorated laser lift off layer 10, Thereby completing the package (S205)

이 경우 레이저 리프트오프 레이어(10)를 폴리머(Polymer) 소재로 형성하는 경우 상기 투명 캐리어(1)에서 분리 시 인쇄회로 기판에 남아 있는 변질된 레이저 리프트 오프 레이어(10)를 에칭 또는 초음파세정의 방법으로 제거한다. 물론 변질된 레이저 리프트 오프 레이어(10)를 제거하지 않고 드릴 및 노광/현상/에칭 등의 단일 또는 복합공정을 이용하여 필요한 부위만 레이저 리프트 오프 레이어(10)의 일부를 관통하여 한쪽 회로를 오픈(OPEN)할 수 있다.In this case, when the laser lift-off layer 10 is formed of a polymer material, the deteriorated laser lift-off layer 10 remaining on the printed circuit board at the time of separation from the transparent carrier 1 is etched or ultrasonically cleaned . Of course, by using a single or a composite process such as drilling and exposure / development / etching without removing the deteriorated laser lift off layer 10, only necessary portions are opened through a part of the laser lift off layer 10 to open one circuit OPEN).

한편, 상기 레이저 리프트 오프 레이어(10)를 AlN, GaN등의 무기재료로 사용할 경우, 투명 캐리어(1)에서 분리시 인쇄회로기판에 남아 있는 레이저 리프트 오프 레이어(10)를 에칭 및 초음파세정 등의 방법으로 완전하게 제거하여 한쪽 회로를 오픈(OPEN)할 수 있다. On the other hand, when the laser lift off layer 10 is used as an inorganic material such as AlN or GaN, the laser lift off layer 10 remaining on the printed circuit board at the time of separation from the transparent carrier 1 is etched and ultrasonically cleaned It is possible to open one circuit by OPEN.

물론 상기 레이저 리프트 오프 레이어(10)를 Ti, Cr, Ni, W, Al등 금속재료를 사용할 경우, 필요에 따라 투명 캐리어(1)에서 분리시 인쇄회로기판에 남아 있는 레이저 리프트 오프 레이어(10)를 재거하지 않거나, 후 공정의 신뢰성을 높이기 위해서 완전히 제거하여 한쪽 회로를 오픈(OPEN)할 수도 있다. If the laser lift off layer 10 is made of a metal material such as Ti, Cr, Ni, W or Al, the laser lift off layer 10 remaining on the printed circuit board when separated from the transparent carrier 1, It is also possible to completely remove one of the circuits to open the circuit in order to increase the reliability of the subsequent process.

도 2f를 참조하면, 상기 공정(S205)을 수행하여 외부회로를 오픈시킨 후, 필요에 따라 전자기기의 기판에 부착하여 외부 신호의 입출력을 할 수 있도록 솔더볼 부착, OSP 처리, Sn 도금 등 Soldering을 목적으로 한 처리 중에 어느 하나의 방법으로 신호 입출력부(22)를 형성한다.(S206)Referring to FIG. 2F, soldering such as solder ball attachment, OSP processing, and Sn plating is performed so that an external circuit can be opened by attaching the external circuit to the substrate of the electronic device by performing the above-described step (S205) The signal input / output section 22 is formed by any one of the processes for the purpose (S206)

한편, 상기 전(前) 공정(S100)을 수행하여 금속배선(Metal Pattern)(13a)만을 형성한 경우 절연체(23)를 삽입하고 반도체 패키징을 수행한 후 투명 캐리어(1)를 탈착할 수 있도 있다. On the other hand, in the case where only the metal pattern 13a is formed by performing the previous step S100, the transparent carrier 1 can be detached after the insulator 23 is inserted and the semiconductor packaging is performed have.

즉, 도 2g를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 반도체 칩(2)을 부착하는 공정(S201)을 수행하기 전에 금속배선(Metal Pattern)(13a) 사이의 절연을 확보하고 지지강성을 확보함은 물론 다층 또는 적층 패키지를 형성하기 위해 폴리머 절연층(23)을 삽입한다.(S207)2G, a step S201 of attaching the semiconductor chip 2 after the metal pattern 13a is formed by performing the step S106 of the previous step S100, The polymer insulating layer 23 is inserted to form a multilayered or laminated package as well as securing the insulation between the metal patterns 13a and supporting rigidity before performing the step S207.

이 경우 상기 절연층(23)은 통상 PCB에서 사용하는 프리프래그(Pre-Preg), 필름(film) 형상의 폴리머(Polymer), 액상 타입의 폴리머(Polymer) 등을 사용하거나, 폴리머(Polymer)에 SiO2, Al203 등의 세라믹 분말을 함침한 필름(film) 형상의 폴리머(Polymer) 또는 액상 타입의 폴리머(Polymer) 복합소재로 이루어진 것을 선택적으로 사용할 수 있다.In this case, the insulating layer 23 may be formed by using a pre-preg, a film polymer, a liquid polymer, or the like used in a PCB, A film-like polymer impregnated with a ceramic powder such as SiO 2 or Al 2 O 3 , or a polymer composite material of liquid type may be selectively used.

물론 이후의 공정(S201 내지 S206)은 그대로 수행함으로서 반도체 패키지를 완성할 수 있다.Of course, subsequent steps (S201 to S206) can be carried out as is, thereby completing the semiconductor package.

이 경우 상기 투명 캐리어(1)와 레이저 리프트 오프 레이어(10)는 고융점의 소재를 사용하고, 절연층(23)은 세라믹 소재를 사용할 수 있다.In this case, the transparent carrier 1 and the laser lift off layer 10 may be made of a material having a high melting point, and the insulating layer 23 may be formed of a ceramic material.

아울러, 전(前)공정(S100)의 도 1a에서 투명 캐리어(1)상에 레이저를 조사하면 탈착할 수 있는 폴리머(Polymer) 재질로 레이저 리프트오프 레이어(10)를 형성하는 경우, 후(後)공정(S200)에서 반도체 칩(2)을 실장하고 몰딩용 수지를 이용해 몰딩부(21)를 형성하고, 레이저를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시킨 후 투명 캐리어(1)를 탈착할 수 있으며, 이후에 레이저 등을 이용해 드릴 가공하여 외부회로 연결을 위해 반대면을 오픈하여 개구부를 추가로 더 형성시킬 수 있다.In addition, when the laser lift off layer 10 is formed of a polymer material that can be detached by irradiating a laser onto the transparent carrier 1 in FIG. 1A of the previous step S100, ) In step S200, the semiconductor chip 2 is mounted, the molding part 21 is formed by using a resin for molding, the laser lift off layer 10 is changed by irradiating laser, and then the transparent carrier 1 And then drilled using a laser or the like to open an opposite surface for connecting an external circuit, thereby further forming an opening.

다음으로, 도 3a 내지 도 3e를 참고로 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판의 제조를 위한 후(後) 처리 공정을 설명한다. 이 경우 전(前) 공정(S100)의 단계(S106)을 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 절연층(23)을 삽입한 상태에서 투명 캐리어(1)를 탈착하여 일반 인쇄회로기판처럼 독립 기판으로 사용할 수가 있다. 이때 투명 캐리어(1)는 전기전도성이 없는 PET, PEN, 투명 PI, 투명 아크릴 등의 폴리머(Polymer), 글라스(Glass), 사파이어 등의 무기(Inorganic)계, 유기계 중에 어느 하나의 투명한 소재 계열의 소재를 시용하며, 절연층(23) 형성 시 온도 및 Stress, 평탄도, Stiffness등의 이유로 Organic 계열은 부적합하다. Next, referring to FIGS. 3A to 3E, a post-treatment process for manufacturing a double-sided or multilayer printed circuit board using a transparent carrier according to the present invention will be described. In this case, after the metal pattern 13a is formed by carrying out the step S106 of the previous step S100, the transparent carrier 1 is detached and attached in a state of inserting the insulating layer 23 It can be used as an independent substrate like a general printed circuit board. At this time, the transparent carrier 1 may be made of any one of inorganic materials such as polymer, glass, and sapphire, such as PET, PEN, transparent PI, and transparent acrylic, And the organic layer is unsuitable for forming the insulating layer 23 due to temperature, stress, flatness, and stiffness.

이 경우 상기 투명 캐리어(1)가 PET, PEN, PI등 투명의 폴리머(Polymer) 소재로 이루어지면 상기 투명 캐리어(1)의 두께는 절연층(23)에 비해 수십배 이상 두껍거나 또는 인쇄회로기판의 제조 시 평탄함을 유지할 수 있도록 충분한 텐션(Tension)을 인가하는 장치에 연결한 후 공정을 수행한다.In this case, if the transparent carrier 1 is made of a transparent polymer such as PET, PEN or PI, the thickness of the transparent carrier 1 may be several tens of times thicker than that of the insulating layer 23, The process is carried out after connecting to a device which applies enough tension to maintain flatness during manufacture.

특히 상기 투명 캐리어(1)가 PET, PEN, PI등 투명의 폴리머(Polymer) 소재로 이루어지는 경우 투명 캐리어(1) 소재는 절연층(23)의 소재보다 융점 및 글라스 전이 온도등 열적 열화특성이 높은 것을 사용한다.Particularly, when the transparent carrier 1 is made of a transparent polymer such as PET, PEN or PI, the material of the transparent carrier 1 has a higher thermal deterioration characteristic such as a melting point and a glass transition temperature than the material of the insulating layer 23 .

우선 도 3a를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 금속배선(Metal Pattern)(13a)간의 절연을 확보하고 지지강성을 확보함은 물론 다층으로 빌드업(Build Up)이 가능하도록 폴리머 절연층(23)을 삽입한다.(S211)3A, step S106 of the previous step S100 is performed to form a metal pattern 13a. Thereafter, insulation between the metal patterns 13a is secured And the polymer insulating layer 23 is inserted so that the support stiffness is ensured and the build up of the multilayer structure is possible (S211)

도 3b를 참조하면, 상기 공정(S211)을 수행하여 폴리머 절연층(23)을 삽입한 후, 레이저(Laser)를 조사하여 레이저 리프트오프 레이어(10)를 변질시킨다.(S212)3B, after inserting the polymer insulating layer 23 by performing the above-described process (S211), the laser lift off layer 10 is deformed by irradiating a laser (S212)

이때, 특성들은 도 2c의 공정(S203)에서와 같다.At this time, the characteristics are the same as in the process (S203) of FIG.

도 3c를 참조하면, 상기 공정(S212)을 수행하여 레이저 리프트오프 레이어(10)를 변질시킨 후, 투명 캐리어(1)를 탈착한다.(S213)Referring to FIG. 3C, the transparent carrier 1 is detached after the laser lift-off layer 10 is deteriorated by performing the above-described step S212 (S213)

도 3d를 참조하면, 상기 공정(S213)을 수행하여 투명 캐리어(1)를 탈착시킨 후, 변질된 레이저 리프트오프 레이어(10)를 세정하여 제거함으로서 외부회로를 오픈시켜 양면 또는 다층용 인쇄회로기판을 완성시킨다.(S214)3D, the transparent carrier 1 is removed by performing the above-described process (S213), and then the deteriorated laser lift off layer 10 is cleaned and removed to open an external circuit to form a double- (S214)

도 3e를 참조하면, 상기 공정(S214)을 수행하여 외부회로를 오픈시킨 후, 필요에 따라 전자기기의 기판에 부착하여 외부 신호의 입출력을 할 수 있도록 솔더볼 부착, OSP 처리, Sn 도금 등 Soldering을 목적으로 한 처리 중에 어느 하나의 방법으로 신호 입출력부(22)를 형성한다.(S215)Referring to FIG. 3E, soldering such as solder ball attachment, OSP processing, and Sn plating is performed so that an external circuit can be opened by attaching the external circuit to the substrate of the electronic device by performing the process (S214) The signal input / output unit 22 is formed by any one of the methods for the purpose of processing (S215)

아울러, 전(前)공정(S100)의 도 1a에서 투명 캐리어(1)상에 레이저를 조사하면 탈착할 수 있는 폴리머(Polymer) 재질로 레이저 리프트오프 레이어(10)를 형성하는 경우, 레이저를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시킨 후 투명 캐리어(1)를 탈착할 수 있으며, 이후에 레이저 등을 이용해 드릴 가공하여 외부회로 연결을 위해 반대면을 오픈하여 개구부를 추가로 더 형성시킬 수 있다.In addition, when the laser lift-off layer 10 is formed of a polymer material that can be detached by irradiating the laser on the transparent carrier 1 in FIG. 1A of the previous step S100, The transparent carrier 1 may be detached after the laser lift off layer 10 is deteriorated. Thereafter, the laser lift off layer 10 may be drilled using a laser or the like to open an opposite surface for connection to an external circuit, .

또한, 도 1의 전(前)공정(S100)에서 레이저 리프트오프 레이어를 AlN, GaN 등 통상 Piezo특성을 같는 물질과 Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금으로 가능한 저 융점을 갖는 물질과 같은 무기재로 형성하는 경우, 전(前)공정(S100) 수행 후, 상기 금속배선(Metal Pattern)간의 절연을 확보하고 다층 또는 적층 패키지를 형성하기 위해 폴리머 또는 세라믹(예를 들어 저온 소성용 세라믹) 절연층을 더 삽입하고, 후(後)공정(S200)을 수행할 수 있다. In the previous step S100 of FIG. 1, the laser lift-off layer may be formed of a material having the same general Piezo characteristics such as AlN or GaN and a binary or ternary alloy including Ti, W, Ni, Cr, (S100), it is preferable to provide a metal or a ceramic (e.g., a metal or a ceramic) for securing insulation between the metal wires and forming a multilayered or laminated package (For example, a low-temperature firing ceramic) insulating layer may be further inserted to perform a post-process (S200).

즉, 무기계 레이저 리프트 오프 레이어를 삽입할 경우 절연층으로 폴리머 및 세라믹(저온 소성용 세라믹)을 사용할 수 있고, 이 경우 세라믹 기판을 제조할 수 있다.That is, when an inorganic laser lift-off layer is inserted, polymers and ceramics (low-temperature firing ceramic) can be used as an insulating layer, and in this case, a ceramic substrate can be manufactured.

다음으로, 도 4a 내지 도 4b를 참고로 본 발명에 따른 투명 캐리어를 이용한 양면 또는 다층용 인쇄회로기판의 제조를 위한 후(後) 처리 공정을 설명한다. 이때 전(前) 공정(S100)을 수행하여 금속배선(Metal Pattern)(13a)을 형성한 후, 절연층(23)을 삽입한 상태에서 투명 캐리어(1)를 탈착하여 일반 인쇄회로기판처럼 독립 기판으로 사용할 수가 있다. 이때 전(前) 공정(S100)을 통해 레이저 리프트오프 레이어(10)를 형성하는데, 레이저 리프트오프 레이어(10)를 폴리이미드(Polyimide), 에폭시(Epoxy) 수지, 페놀 수지 등 대부분 폴리머(Polymer) 소재의 유기재(Organic Material)로 수십 ㎛로 두께로 형성하는 경우 다음의 과정을 거쳐 양면 또는 다층용 인쇄회로기판을 제조한다.Next, referring to Figs. 4A to 4B, a post-treatment process for manufacturing a double-sided or multi-layer printed circuit board using a transparent carrier according to the present invention will be described. At this time, after the metal pattern 13a is formed by performing the previous step S100, the transparent carrier 1 is detached and inserted into the insulating layer 23, It can be used as a substrate. At this time, the laser lift-off layer 10 is formed through the previous step S100. In this case, the laser lift-off layer 10 is made of a polymer mainly composed of polyimide, epoxy resin, phenol resin, In the case of forming an organic material (organic material) to a thickness of several tens of micrometers, a printed circuit board for double-side or multi-layer is manufactured through the following process.

우선 도 4a를 참조하면, 전(前) 공정(S100)의 단계(S106)를 수행하여 금속배선(Metal Pattern)을 형성한 후, 금속배선(Metal Pattern)(13a)간의 절연을 확보하고 지지강성을 확보함은 물론 양면 또는 다층으로 빌드업(Build Up)이 가능하도록 위해 폴리머 절연층(23)을 삽입한 후, 레이저(Laser)를 조사하여 레이저 리프트오프 레이어(10)를 변질시킨다.(S221)First, referring to FIG. 4A, step S106 of the previous step (S100) is performed to form a metal pattern, the insulation between the metal patterns (13a) is ensured, The polymer insulating layer 23 is inserted in order to enable build-up on both sides or in multiple layers, and the laser lift off layer 10 is deformed by irradiating the laser. )

다음으로 도 4b를 참고하면, 상기 공정(S221)을 수행하여 레이저 리프트오프 레이어(10)에서 투명 캐리어(1)를 분리하여 레이저 리프트오프 레이어(10)를 오픈시킨 후, 레이저 등의 드릴 가공을 통해 반대면을 오픈하여 개구부(10a)를 형성한다.(S222)Next, referring to FIG. 4B, the transparent lift 1 is separated from the laser lift off layer 10 by performing the above-described process (S221) to open the laser lift off layer 10, To form an opening 10a (S222).

물론 상기 개구부(10a)에 외부 신호의 입출력을 할 수 있도록 솔더볼 부착, OSP 처리, Sn 도금 등 Soldering을 목적으로 한 처리 중에 어느 하나의 방법으로 신호 입출력부을 형성하는 추가공정을 더 수행할 수 있다.Of course, an additional step of forming a signal input / output unit by any one of solder ball attaching, OSP processing, Sn plating, and the like for soldering purposes can be further performed so as to input and output an external signal to the opening 10a.

이때, 도 1의 전(前)공정(S100)에서 레이저 리프트오프 레이어를 AlN, GaN 등 통상 Piezo특성을 같는 물질과 Ti, W, Ni, Cr, Ag 및 이들을 포함한 2원, 3원 합금으로 가능한 저 융점을 갖는 물질과 같은 무기재로 형성하는 경우, 전(前)공정(S100) 수행 후, 상기 금속배선(Metal Pattern)(13a)간의 절연을 확보하고 다층 또는 적층 패키지를 형성하기 위해 폴리머 또는 세라믹(예를 들어 저온 소성용 세라믹) 절연층(23)을 더 삽입하고, 레이저를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시킨 후 투명 캐리어(1)를 탈착할 수 있으며, 이후에 레이저 등을 이용해 드릴 가공하여 외부회로 연결을 위해 반대면을 오픈하여 개구부를 추가로 더 형성시킬 수 있다.In this case, in the previous step (S100) of FIG. 1, the laser lift-off layer is made of a material having the same general Piezo characteristics such as AlN or GaN and a binary or ternary alloy including Ti, W, Ni, Cr, In order to form a multi-layered or laminated package, it is necessary to ensure the insulation between the metal wires (13a) after the previous step (S100) The transparent carrier 1 can be detached after the laser lift off layer 10 is deteriorated by irradiating a laser with a further ceramic (for example, low-temperature firing ceramic) insulating layer 23, To open the opposite surface for connection of an external circuit, thereby forming an additional opening.

즉, 무기계 레이저 리프트 오프 레이어(10)를 삽입할 경우 절연층(23)으로 폴리머 및 세라믹(저온 소성용 세라믹)을 사용할 수 있고, 이 경우 세라믹 기판을 제조할 수 있다.That is, when inserting the inorganic laser lift-off layer 10, a polymer and a ceramic (ceramic for low-temperature firing) can be used as the insulating layer 23, and in this case, a ceramic substrate can be manufactured.

한편, 도 5는 전(前) 공정(S100)에서 레이저 리프트오프 레이어를 적극적으로 삽입하지 않고 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판을 제조하는 과정을 설명하기 위해 도시한 도면이다. 이는 Flip chip Bonding 등 메탈(Metal)층이 협소할 경우 적용가능한 방법이다. 5 is a view illustrating a process of manufacturing a printed circuit board using a transparent carrier according to the present invention without positively inserting a laser lift off layer in a previous step (S100). This is applicable when the metal layer such as flip chip bonding is narrow.

우선 도 1의 전(前) 공정(S100)을 이루는 공정(S101 ~ S106) 중에 공정(S101)을 생략하여 레이저 리프트오프 레이어(10)를 투명 캐이어(1)상에 형성하지 않고, 도 5a에 도시된 바와 같이 메탈 시드 레이어(Metal Seed Layer)(11)를 형성한다.(S107)The laser lift off layer 10 is not formed on the transparent cadmium 1 by omitting the step S101 in the steps S101 to S106 constituting the previous step S100 of Fig. A metal seed layer 11 is formed as shown in FIG.

이후, 도 1의 전(前) 공정(S100)을 이루는 공정(S103 ~ S106)을 순차적으로 수행한 후, 도 5b에 도시된 바와 같이 후(後) 공정(S200)으로 배선간의 절연을 확보하고 지지강성을 확보함은 물론 인쇄회로기판을 다층으로 빌드업(Build Up)이 가능하도록 폴리머 절연층(23)을 삽입한 후, 서로 다른 파장대의 레이저(Laser)를 2차 또는 그 이상에 걸쳐서 조사하여 메탈 시드 레이어(11)를 변질시킨다.(S231)Thereafter, the processes (S103 to S106) constituting the previous process (S100) of FIG. 1 are sequentially performed, and then the insulation between the wirings is ensured in the subsequent process (S200) as shown in FIG. 5B The polymer insulating layer 23 is inserted so that the printed circuit board can be built up in multiple layers as well as the support rigidity, and then laser beams of different wavelengths are irradiated over the second or more layers Thereby altering the metal seed layer 11 (S231)

물론 상기 공정(S231) 이후에 투명 캐리어(1)를 분리한다.Of course, the transparent carrier 1 is separated after the step S231.

이때, 상기 공정(S231)은 다중 레이저 리프트오프(Laser Lift Off) 방식을 이용해 분리하는데, 이는 1차로 레이저를 조사하여 Polymer 절연층(23)을 변질시키고, 2차로 레이저를 조사하여 메탈 시드 레이어(Metal Seed Layer)(11)를 변질시킨다. 이때 메탈 시드 레이어(Metal Seed Layer)(11)를 투명 캐리어(1)의 계면에서 탈착시키기 위해서는 메탈의 재결정화가 일어나야 하므로, 레이저의 에너지가 극히 높아야 한다. 따라서 메탈 시드 레이어(Metal Seed Layer)(11)가 차지하는 면적은 폴리머 절연층(23)이 차지하는 면적보다 수십배 적은 면적일 경우 적합하다. At this time, the step (S231) is separated by using a laser lift off method. The laser is irradiated with a laser to change the polymer insulation layer 23 and irradiate the metal seed layer The metal seed layer 11 is deformed. At this time, in order to detach the metal seed layer 11 from the interface of the transparent carrier 1, recrystallization of the metal must occur, so that the laser energy must be extremely high. Therefore, the area occupied by the metal seed layer 11 is suitable when it is several tens times smaller than the area occupied by the polymer insulating layer 23.

특히 메탈 시드 레이어(Metal Seed Layer)(11)의 레이저 스캔시 투명 캐리어(1) 예를 들어 글라스(Glass)의 투명함을 이용 Laser Align이 가능하므로 align하여 Metal Area만 집중적으로 Laser Scan하여 Metal Area만 High Power를 인가할 수 있다. In particular, when a metal seed layer 11 is laser-scanned, a transparent carrier 1, for example, a transparent glass of a glass can be used to align the laser beam, Only high power can be applied.

이와 같은 다중 레이저 리프트오프(Laser Lift Off) 방식을 이용해 투명 캐리어(1)를 분리함으로서 양면 또는 다층용 인쇄회로기판을 완성할 수 있다.By separating the transparent carrier 1 using the multi-laser lift-off method, a printed circuit board for both sides or multiple layers can be completed.

이 경우 레이저 리프트오프 레이어를 적극적으로 삽입하지 않고 본 발명에 따른 투명 캐리어를 이용한 인쇄회로기판을 제조하는 과정은 반도체 패키지의 제조에도 그대로 적용할 수 있다.In this case, the process of fabricating the printed circuit board using the transparent carrier according to the present invention without positively inserting the laser lift-off layer can be applied to manufacture of the semiconductor package.

즉, 투명 캐리어상(1)에 레이저 리프트오프 레이어(10)를 삽입하지 않고 메탈 시드 레이어(11)를 형성하고, 상기 메탈 시드 레이어(11) 표면에 일련의 PCB 제조방법을 통해 금속배선(Metal Pattern)(13a)을 형성한 후, 일련의 반도체 칩(2) 실장 및 몰딩부(21)를 형성한 후, 레이저를 다중으로 조사하여 상기 메탈 시드 레이어(11)를 변질시켜 투명 캐리어(1)를 탈착함으로서 반도체 패키지 또는 반도체 모듈을 제작할 수 있다.That is, the metal seed layer 11 is formed without inserting the laser lift-off layer 10 into the transparent carrier layer 1, and a metal wiring layer 11 is formed on the surface of the metal seed layer 11 through a series of PCB manufacturing methods. After forming a series of semiconductor chip 2 mounting and molding portions 21 after forming a pattern 13a on the transparent carrier 1, a plurality of laser beams are irradiated to alter the metal seed layer 11, The semiconductor package or the semiconductor module can be manufactured.

한편, 금속배선(13a)은 투명 캐리어(1)상에 메탈 시드 레이어(11)를 형성한 후 감광용 코팅제를 도포하여 포토레지스트층을 형성한 후 노광 및 현상하고 동도금층(13)을 형성하고 상기 포토레지스트층을 박리하고 메탈 시드 레이어(11)를 에칭하여 제거하여 형성하거나, 투명 캐리어(1)상에 메탈 시드 레이어(11)를 형성한 후, 동도금층(13)을 먼저 형성하고 감광용 코팅제를 도포하여 포토레지스트층을 형성한 후 노광 및 현상하고 에칭으로 형성할 수 있다.On the other hand, the metal wiring 13a is formed by forming a metal seed layer 11 on a transparent carrier 1, applying a coating agent for light-sensitive coating to form a photoresist layer, exposing and developing the same to form a copper plating layer 13 The photoresist layer is peeled off and the metal seed layer 11 is removed by etching or the copper seed layer 11 is formed on the transparent carrier 1 and then the copper plating layer 13 is formed first, A coating agent may be applied to form a photoresist layer, followed by exposure, development, and etching.

이때, 레이저 리프트 오프 레이어(10)를 개재하고 메탈 시드 레이어(11)를 형성 시, 메탈 시드 레이어(11)는 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재를 레이저 리프트 오프 레이어(10)상에 바로 형성할 수도 있다. 또한 상기 레이저 리프트 오프 레이어(10)와 밀착을 더욱 좋게 하기 위해 Ti, Cr, W, NiCr, TiW 등의 단일 또는 합금소재를 밀착 레이어로 삽입한 후 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재로 메탈 시드 레이어(11)를 형성 할수도 있다. At this time, when the metal seed layer 11 is formed with the laser lift off layer 10 interposed therebetween, the metal seed layer 11 is formed of a metal material having good conductivity such as Ni, Cu, Ag, Au, As shown in FIG. A single or alloy material such as Ti, Cr, W, NiCr, or TiW is inserted as an adhesion layer in order to improve adhesion with the laser lift off layer 10, and then a conductive material such as Ni, Cu, The metal seed layer 11 may be formed of a metal material.

물론 상기 레이저 리프트 오프 레이어(10)를 개재하지 않고 메탈 시드 레이어(11)를 형성하는 경우에도 레이저 리프트 오프 레이어(10)를 개재하는 경우와 마찬가지로 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재를 투명 캐리어(1)상에 바로 형성할 수도 있다. 또한 상기 투명 캐리어(1)와 밀착을 더욱 좋게 하기 위해 Ti, Cr, W, NiCr, TiW 등의 단일 또는 합금소재를 밀착 레이어로 삽입한 후 Ni, Cu, Ag, Au등의 전도성이 좋은 금속소재로 메탈 시드 레이어(11)를 형성 할수도 있다. Of course, in the case of forming the metal seed layer 11 without interposing the laser lift-off layer 10, as in the case of interposing the laser lift-off layer 10, a metal having good conductivity such as Ni, Cu, The material may be directly formed on the transparent carrier 1. A single or alloy material such as Ti, Cr, W, NiCr or TiW may be inserted as an adhesion layer in order to improve adhesion with the transparent carrier 1 and then a metal material such as Ni, Cu, Ag, The metal seed layer 11 may be formed.

물론 이와 같은 레이저 리프트 오프 레이어(10)의 개재 유무에 따른 메탈 시드 레이어(11) 및 밀착 레이어의 삽입 여부 역시 반도체 패키지 또는 반도체 모듈 제작에도 적용할 수 있다.Of course, the insertion of the metal seed layer 11 and the adhesion layer depending on whether the laser lift off layer 10 is interposed or not can be applied to the manufacture of a semiconductor package or a semiconductor module.

이상과 같이 본 발명의 실시 예들에 대하여 상세히 설명하였으나, 본 발명의 권리범위는 이에 한정되지 않으며, 본 발명의 실시 예들과 실질적으로 균등의 범위에 있는 것까지 본 발명의 권리범위가 미친다.Although the embodiments of the present invention have been described in detail in the foregoing, the scope of the present invention is not limited thereto, and the scope of the present invention extends to substantially the same range as the embodiments of the present invention.

1: 투명 캐리어 2: 반도체 칩
10: 레이저 리프트오프 레이어 11: 메탈 시드 레이어
12: 포토레지스트층 12a: 필름개구부
13: 동도금층 13a: 금속배선
20: 와이어 21: 몰딩부
22: 신호 입출력부 23: 절연층 1: transparent carrier 2: semiconductor chip
10: laser lift off layer 11: metal seed layer
12: photoresist layer 12a: film opening
13 copper plating layer 13a metal wiring
20: wire 21: molding part
22: signal input / output unit 23: insulating layer

Claims (5)

투명 캐리어(1)를 준비하는 제1단계;
상기 투명 캐리어(1) 상에 도금 및 에칭을 이용하여 수 ~ 수십 um의 금속배선(13a)을 형성하고 절연층(23)을 개재하되 상기 금속배선(13a) 및 절연층(23) 형성을 1회 이상 수행하는 제2단계; 및
서로 다른 파장대의 레이저(Laser)를 조사하여 상기 투명 캐리어(1)를 분리하는 제3단계;를 포함하되,
상기 제1단계 후 제2단계 이전에, 상기 투명 캐리어(1) 상에 레이저를 조사하여 탈착 할 목적으로 상기 투명캐리어(1)상에 무기재(Inorganic Material) 또는 유기재(Organic Material)로 이루어지는 레이저 리프트오프 레이어(10)를 개재하는 제4단계;를 더 포함하며,
상기 제2단계에서 상기 절연층(23)은 상기 금속배선(13a) 사이의 절연을 확보하고 지지강성을 확보하기 위해 폴리머 절연층(23)을 삽입하여서 이루어진 것이며,
상기 제3단계는 서로 다른 파장대의 레이저(Laser)를 조사하여 상기 레이저 리프트오프 레이어(10)를 변질시켜 상기 투명 캐리어(1)를 분리한 후, 변질된 레이저 리프트오프 레이어(10)를 제거하는 단계인 것을 특징으로 하는 투명 캐리어를 이용한 인쇄회로기판의 제조방법.
A first step of preparing a transparent carrier (1);
A metal wiring 13a having a thickness of several to several tens of um is formed on the transparent carrier 1 by plating and etching to form the metal wiring 13a and the insulating layer 23 through the insulating layer 23, A second step of performing the second step or more; And
And a third step of irradiating laser beams of different wavelengths to separate the transparent carrier 1,
A laser made of an inorganic material or an organic material is formed on the transparent carrier 1 in order to irradiate and remove the laser on the transparent carrier 1 before the second step after the first step, And a fourth step of interposing a lift-off layer (10)
In the second step, the insulation layer 23 is formed by inserting a polymer insulation layer 23 to secure insulation between the metal wires 13a and secure support rigidity,
In the third step, the laser lift off layer 10 is changed by irradiating laser beams of different wavelengths to separate the transparent carrier 1, and then the degraded laser lift off layer 10 is removed Wherein the step of forming the transparent carrier comprises the steps of:
삭제delete 삭제delete 삭제delete 삭제delete
KR1020180072569A 2018-06-25 2018-06-25 Manufacturing method of pcb using transparent carrier KR101971402B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180072569A KR101971402B1 (en) 2018-06-25 2018-06-25 Manufacturing method of pcb using transparent carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180072569A KR101971402B1 (en) 2018-06-25 2018-06-25 Manufacturing method of pcb using transparent carrier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014053A Division KR20170092853A (en) 2016-02-04 2016-02-04 Double side or multi-layer pcb and semiconductor package manufactured using transparent carrier

Publications (2)

Publication Number Publication Date
KR20180077115A KR20180077115A (en) 2018-07-06
KR101971402B1 true KR101971402B1 (en) 2019-04-22

Family

ID=62921229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180072569A KR101971402B1 (en) 2018-06-25 2018-06-25 Manufacturing method of pcb using transparent carrier

Country Status (1)

Country Link
KR (1) KR101971402B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029776A (en) 2018-09-11 2020-03-19 주식회사 엘비루셈 Solar Cell Package with PCB made of PET and Method for manufacturing the same
CN109638156B (en) * 2018-12-10 2020-09-01 武汉华星光电半导体显示技术有限公司 Flexible display panel and manufacturing method thereof
CN110349986A (en) * 2019-07-05 2019-10-18 中国电子科技集团公司第五十八研究所 A kind of image sensor wafer level packaging methods and encapsulating structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166556A (en) * 2006-12-28 2008-07-17 Du Pont Toray Co Ltd Flexible printed wiring board
KR100947550B1 (en) * 2008-09-24 2010-03-12 위아코퍼레이션 주식회사 A laser-resistant mask and the fabrication method thereof
JP2012069734A (en) * 2010-09-24 2012-04-05 Toshiba Corp Manufacturing method of semiconductor device
KR101527379B1 (en) * 2014-07-14 2015-06-09 와이엠티 주식회사 Semiconductor package and manufacturing methode of the same
WO2015199030A1 (en) * 2014-06-26 2015-12-30 凸版印刷株式会社 Wiring board, semiconductor device and method for manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178255B1 (en) 1995-11-17 1999-03-20 황인길 Pcb carrier frame of bag semiconductor package and method of making the same
KR20100008123A (en) * 2008-07-15 2010-01-25 고려대학교 산학협력단 Vertical light emitting devices with the support composed of double heat-sinking layer
KR20110065712A (en) 2009-12-10 2011-06-16 엘지이노텍 주식회사 Manufaturing method for embedded printed circuit board and carrier board used for the method
KR20150146287A (en) * 2014-06-23 2015-12-31 삼성전기주식회사 Printed circuit board and method of maunfacturing the smae

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166556A (en) * 2006-12-28 2008-07-17 Du Pont Toray Co Ltd Flexible printed wiring board
KR100947550B1 (en) * 2008-09-24 2010-03-12 위아코퍼레이션 주식회사 A laser-resistant mask and the fabrication method thereof
JP2012069734A (en) * 2010-09-24 2012-04-05 Toshiba Corp Manufacturing method of semiconductor device
WO2015199030A1 (en) * 2014-06-26 2015-12-30 凸版印刷株式会社 Wiring board, semiconductor device and method for manufacturing semiconductor device
KR101527379B1 (en) * 2014-07-14 2015-06-09 와이엠티 주식회사 Semiconductor package and manufacturing methode of the same

Also Published As

Publication number Publication date
KR20180077115A (en) 2018-07-06

Similar Documents

Publication Publication Date Title
US6803324B2 (en) Semiconductor device and its manufacturing method
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7795736B2 (en) Interconnects with interlocks
US8692363B2 (en) Electric part package and manufacturing method thereof
JP2005033141A (en) Semiconductor device, its manufacturing method, false wafer, its manufacturing method, and packaging structure of semiconductor device
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
US11854920B2 (en) Embedded chip package and manufacturing method thereof
TW201230263A (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
KR101971402B1 (en) Manufacturing method of pcb using transparent carrier
KR100860533B1 (en) Method of fabricating metal pcb
US7773388B2 (en) Printed wiring board with component mounting pin and electronic device using the same
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US11903133B2 (en) Structure for embedding and packaging multiple devices by layer and method for manufacturing same
KR20170092853A (en) Double side or multi-layer pcb and semiconductor package manufactured using transparent carrier
US11058004B2 (en) Metallic layer as carrier for component embedded in cavity of component carrier
JP4663172B2 (en) Manufacturing method of semiconductor device
CN113133178A (en) Arrangement with a central carrier and two opposite layer stacks, component carrier and method for producing the component carrier
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
US20230128938A1 (en) Coreless Component Carrier With Embedded Components
CN217883966U (en) Component carrier comprising at least two components
CN213960397U (en) Layer structure for a component carrier
JP4605177B2 (en) Semiconductor mounting substrate

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant