KR101960448B1 - Digital Phase-Locked Loop and Operating Method thereof - Google Patents

Abstract

A digital phase-locked loop and an operation method thereof are provided. The digital phase-locked loop comprises: a switch; a phase detector for performing demodulation for each input signal of a plurality of signal lines by using a feedback signal feeding back an output of the digital phase-locked loop; a loop filter for controlling to decrease a phase difference between the input signal and the feedback signal detected by a demodulation performing result; and a direct digital synthesizer (DDS) for outputting a signal for tracking the input signal as the output of the digital phase-locked loop by using a control result. The switch is controlled to sequentially input each input signal of the plurality of signal lines to the phase detector.

Description

디지털 위상 고정 루프 및 그 동작방법{Digital Phase-Locked Loop and Operating Method thereof}[0001] Digital Phase-Locked Loop and Operating Method [

본 개시는 디지털 위상 고정 루프 및 그 동작방법에 관한 것이다.The present disclosure relates to a digital phase locked loop and method of operation thereof.

위상 고정 루프(phase locked loop; PLL)는 고정된 위상 및 주파수를 가지는 출력 신호를 얻기 위하여 사용된다. 종래에는 아날로그 회로로 구현된 아날로그 위상 고정 루프가 사용되었으나, 반도체 기술의 발달로 인하여 트랜지스터의 속도가 증가하고 있는 반면 공급 전압은 감소하고 있기 때문에, 아날로그 위상 고정 루프는 외부 노이즈에 민감하고 정밀도가 떨어진다. 따라서 최근에는 외부 노이즈에 덜 민감하고 정밀도를 확보할 수 있도록 디지털 회로로 구현된 디지털 위상 고정 루프가 사용되고 있다. 디지털 위상 고정 루프는 입력 신호와 출력 신호의 위상 및 주파수 차이를 검출하는 디지털 위상 주파수 검출기(phase frequency detector; PFD)를 포함할 수 있다.A phase locked loop (PLL) is used to obtain an output signal having a fixed phase and frequency. Conventionally, an analog phase locked loop implemented with an analog circuit has been used. However, since the speed of the transistor is increased due to the development of semiconductor technology, while the supply voltage is decreasing, the analog phase locked loop is sensitive to external noise and is less accurate . Recently, a digital phase locked loop implemented as a digital circuit has been used so as to be less sensitive to external noise and to ensure accuracy. The digital phase locked loop may include a digital phase frequency detector (PFD) that detects phase and frequency differences between the input and output signals.

본 실시예들에 따르면, 디지털 위상 고정 루프 및 그 동작방법을 제공하며, 특히 진동형 센서의 공진주파수를 실시간으로 추종하기 위한 멀티플렉싱 기반 디지털 위상 고정 루프의 잡음을 저감하는 방법을 제공한다.According to the embodiments, a digital phase locked loop and a method of operating the same are provided, and in particular, a method for reducing noise of a multiplexing-based digital phase locked loop for following a resonant frequency of a vibrating sensor in real time is provided.

제 1 측면에 따라, 디지털 위상 고정 루프(Digital Phase Locked Loop)는, 스위치; 디지털 위상 고정 루프의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행하는 위상 검출기(phase detector); 복조의 수행 결과 검출되는, 입력 신호 및 피드백 신호의 위상 차가, 감소하도록 제어하는 루프 필터(loop filter); 및 제어 결과를 이용하여, 입력 신호를 트래킹하는 신호를 디지털 위상 고정 루프의 출력으로써 출력하는 DDS(Direct Digital Synthesizer);를 포함하고, 스위치는, 복수의 신호 라인들 각각의 입력 신호가 순차적으로 상기 위상 검출기로 입력되도록 제어하는 것을 특징으로 할 수 있다.According to a first aspect, a digital phase locked loop comprises: a switch; A phase detector for performing demodulation of an input signal of each of a plurality of signal lines using a feedback signal fed back from an output of a digital phase locked loop; A loop filter for controlling the phase difference of the input signal and the feedback signal to be detected, which is detected as a result of demodulation, to decrease; And a DDS (Direct Digital Synthesizer) for outputting a signal for tracking the input signal as an output of the digital phase locked loop using the control result, wherein the switch is configured to sequentially switch the input signals of the plurality of signal lines And a phase detector.

또한, 스위치는, 기 설정된 주기마다 복수의 신호 라인들 각각을 위상 검출기와 순차적으로 연결시켜, 복수의 신호 라인들 각각의 입력 신호가 순차적으로 위상 검출기로 입력되도록 제어하는 것을 특징으로 할 수 있다.The switch may sequentially connect each of the plurality of signal lines to the phase detector every predetermined period so that the input signal of each of the plurality of signal lines is sequentially inputted to the phase detector.

또한, 위상 검출기는, 하기 수학식을 이용하여, 입력 신호 및 피드백 신호의 위상 차를 검출하고,Further, the phase detector detects the phase difference between the input signal and the feedback signal using the following equation,

상기 수학식에서,

는 시간 도메인 상의 상기 입력 신호를 기 설정된 샘플링 주파수에 따라 샘플링한 신호를 나타내고,

는 상기 피드백 신호의 주파수를 나타내고,

는 입력 신호의 위상을 나타내고,

는 피드백 신호의 위상을 나타내고,

은 1주기 동안 상기 입력 신호를 샘플링한 데이터의 개수를 나타낼 수 있다.In the above equation,

Represents a signal obtained by sampling the input signal on the time domain according to a predetermined sampling frequency,

Represents the frequency of the feedback signal,

Represents the phase of the input signal,

Represents the phase of the feedback signal,

May represent the number of sampled data of the input signal during one period.

또한, 위상 검출기는, 하기 수학식을 이용하여, 상기 1주기 동안 샘플링한 데이터의 개수

을 계산하고,Further, the phase detector calculates the number of data sampled during one period using the following equation

Lt; / RTI >

상기 수학식에서 floor()은 소수점 아래 버림 연산을 나타내고,

는 상기 샘플링 주파수를 나타낼 수 있다.In the above equation, floor () denotes a decimation operation after the decimal point,

May represent the sampling frequency.

또한, 위상 검출기는, 하기 수학식을 이용하여, 상기 1주기 동안 샘플링한 데이터의 개수

을 계산하고,Further, the phase detector calculates the number of data sampled during one period using the following equation

Lt; / RTI >

상기 수학식에서

는 상기 샘플링 주파수를 나타낼 수 있다.In the above equation

May represent the sampling frequency.

또한, 복수의 신호 라인들 각각의 입력 신호는, 진동형 센서에 의해 감지되는 x축 방향의 신호 및 y축 방향의 신호를 포함할 수 있다.Further, the input signal of each of the plurality of signal lines may include a signal in the x-axis direction and a signal in the y-axis direction sensed by the vibrating sensor.

제 2 측면에 따라, 디지털 위상 고정 루프(Digital Phase Locked Loop)의 동작 방법에 있어서, 디지털 위상 고정 루프의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행하는 단계; 복조의 수행 결과 검출되는, 상기 입력 신호 및 상기 피드백 신호의 위상 차가, 감소하도록 제어하는 단계; 및 제어 결과를 이용하여, 입력 신호를 트래킹하는 신호를 디지털 위상 고정 루프의 출력으로써 출력하는 단계를 포함하고, 복조를 수행하는 단계는, 스위칭을 통해 기 설정된 주기마다 복수의 신호 라인들 각각의 입력 신호에 대해 순차적으로 복조를 수행하는 것을 특징으로 할 수 있다.According to a second aspect of the present invention, there is provided a method of operating a digital phase locked loop, comprising: a demodulating step of demodulating an input signal of each of a plurality of signal lines using a feedback signal fed back from an output of a digital phase locked loop demodulation; Controlling a phase difference between the input signal and the feedback signal to be detected, which is detected as a result of demodulation, to decrease; And outputting a signal for tracking an input signal as an output of a digital phase locked loop, using the control result, wherein performing demodulation includes switching the input of each of the plurality of signal lines And demodulates the received signal in a sequential manner.

제 3 측면에 따라, 진동형 센서에 있어서, 진동형 센서에 의해 감지되는 신호를 트래킹하는 디지털 위상 고정 루프(Digital Phase Locked Loop)를 포함하고, 디지털 위상 고정 루프는, 스위치; 디지털 위상 고정 루프의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행하는 위상 검출기(phase detector); 복조의 수행 결과 검출되는, 상기 입력 신호 및 상기 피드백 신호의 위상 차가, 감소하도록 제어하는 루프 필터(loop filter); 및 제어 결과를 이용하여, 상기 입력 신호를 트래킹하는 신호를 상기 디지털 위상 고정 루프의 출력으로써 출력하는 DDS(Direct Digital Synthesizer);를 포함하고, 스위치는, 복수의 신호 라인들 각각의 입력 신호가 순차적으로 상기 위상 검출기로 입력되도록 제어하는 것을 특징으로 할 수 있다.According to a third aspect, in a vibrating sensor, it includes a digital phase locked loop for tracking a signal sensed by the vibrating sensor, the digital phase locked loop comprising: a switch; A phase detector for performing demodulation of an input signal of each of a plurality of signal lines using a feedback signal fed back from an output of a digital phase locked loop; A loop filter for controlling the phase difference between the input signal and the feedback signal to be decreased, which is detected as a result of demodulation; And a DDS (Direct Digital Synthesizer) for outputting a signal for tracking the input signal as an output of the digital phase locked loop, using the control result, wherein the switch is configured such that the input signal of each of the plurality of signal lines is sequentially To be input to the phase detector.

본 발명의 실시 예들에 따르면, 스위칭을 통해 디지털 위상 고정 루프에서 시분할 멀티플렉싱을 구현하는 바, 신호 선로 수 감소에 따른 관련 부품수의 최소화를 통해 제품의 신뢰성 향상, 소형화, 및 가격 경쟁력을 향상시킬 수 있다.According to embodiments of the present invention, time-division multiplexing is implemented in a digital phase-locked loop through switching, so that the reliability of a product, miniaturization, and price competitiveness can be improved by minimizing the number of related parts as the number of signal lines decreases have.

본 발명은, 다음의 자세한 설명과 그에 수반되는 도면들의 결합으로 쉽게 이해될 수 있으며, 참조 번호(reference numerals)들은 구조적 구성요소(structural elements)를 의미한다.
도 1은 일 실시예에 따른 디지털 위상 고정 루프(Digital Phase-Locked Loop)를 나타내는 블록도이다.
도 2는 디지털 위상 고정 루프가 시분할 멀티플렉싱을 수행하는 일 실시예를 나타내는 도면이다.
도 3은 디지털 위상 고정 루프가 입력 신호에 대한 복조를 수행하는 실시예를 설명하는 도면이다.
도 4는 수학식 5 및 6에 따라 계산된 샘플링 데이터의 개수 및 복조 결과를 비교하는 실시예를 나타낸다.
도 5는 일 실시예에 따른 디지털 위상 고정 루프의 동작 방법을 나타낸다.The present invention may be readily understood by reference to the following detailed description and the accompanying drawings, in which reference numerals refer to structural elements.
1 is a block diagram illustrating a digital phase-locked loop according to an embodiment.
2 is a diagram illustrating an embodiment in which a digital phase locked loop performs time division multiplexing.
3 is a diagram illustrating an embodiment in which a digital phase locked loop performs demodulation on an input signal.
FIG. 4 shows an embodiment for comparing the number of sampled data calculated according to Equations 5 and 6 and the demodulation results.
5 illustrates a method of operation of a digital phase locked loop in accordance with one embodiment.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated and described in detail in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for similar elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged or reduced from the actual dimensions for the sake of clarity of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be construed to have meanings consistent with the contextual meanings of the related art and are not to be construed as ideal or overly formal meanings as are expressly defined in the present application .

도 1은 일 실시예에 따른 디지털 위상 고정 루프(Digital Phase-Locked Loop)를 나타내는 블록도이다.1 is a block diagram illustrating a digital phase-locked loop according to an embodiment.

디지털 위상 고정 루프(100)는 일 실시예에 따라, 스위치(110), 위상 검출기(120), 루프 필터(Loop Filter)(130), 및 DDS(Direct Digital Synthesizer)(140)를 포함할 수 있다. 도 1에서는 디지털 위상 고정 루프(다른 용어로서, 디지털 위상 동기 루프로 지칭될 수 있음, 100)의 일부의 구성 요소들만이 도시되었으며, 이외에도 디지털 위상 고정 루프(100)를 구성하기 위한 다양한 기능 블록들이 도 1에 더 도시되어도 무방하다.The digital phase locked loop 100 may include a switch 110, a phase detector 120, a loop filter 130, and a Direct Digital Synthesizer (DDS) 140, according to one embodiment . In Figure 1, only some of the components of a digital phase locked loop (which may alternatively be referred to as a digital phase locked loop, 100) are shown, as well as various functional blocks for configuring the digital phase locked loop 100 It may be further illustrated in Fig.

또한, 디지털 위상 고정 루프(100)는 진동형 센서에 포함될 수 있으며, 진동형 센서에 의해 감지되는 신호를 트래킹할 수 있다. 예를 들어, 진동형 센서는 반구형 공진 자이로(Hemispherical Resonator Gyro)가 될 수 있다. In addition, the digital phase locked loop 100 can be included in a vibrating sensor and can track a signal sensed by the vibrating sensor. For example, the vibrating sensor may be a hemispherical resonator gyro.

스위치(110)는 복수의 신호 라인들 각각의 입력 신호가 순차적으로 위상 검출기(120)로 입력되도록 제어할 수 있다. 일 실시예에 따라, 스위치(110)는, 스위칭을 통해, 기 설정된 주기마다 복수의 신호 라인들 각각이 위상 검출기(120)와 순차적으로 연결되도록 제어할 수 있고, 이에 따라, 복수의 신호 라인들 각각의 입력 신호가 순차적으로 위상 검출기(120)로 입력되도록 제어할 수 있다. 따라서, 디지털 위상 고정 루프(100)는 스위치(110)의 제어를 통해 시분할 멀티플렉싱(Time Division Multiplexing: TDM) 기법을 구현할 수 있다. 즉, 복수의 신호를 하나의 선로를 통해 시분할로 받아 처리하는 기법인 시분할 멀티플렉싱을 구현할 수 있다.The switch 110 may control the input signals of each of the plurality of signal lines to be sequentially input to the phase detector 120. [ According to one embodiment, the switch 110 can control, through switching, that each of the plurality of signal lines is sequentially connected to the phase detector 120 every predetermined period, So that each of the input signals is sequentially input to the phase detector 120. Accordingly, the digital phase locked loop 100 may implement a time division multiplexing (TDM) scheme through the control of the switch 110. [ That is, it is possible to implement time division multiplexing, which is a technique of receiving a plurality of signals through a single line in a time division manner.

위상 검출기(120)는 디지털 위상 고정 루프(100)의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행할 수 있다. 구체적으로, 위상 검출기(120)는 스위치(110)의 제어를 통해 입력되는 입력 신호에 대한 복조를 수행하여, 입력 신호 및 피드백 신호의 위상 차를 검출할 수 있다.The phase detector 120 may perform demodulation of the input signal of each of the plurality of signal lines using a feedback signal that has fed back the output of the digital phase locked loop 100. [ Specifically, the phase detector 120 may demodulate the input signal input through the control of the switch 110 to detect a phase difference between the input signal and the feedback signal.

루프 필터(130)는 입력 신호 및 피드백 신호의 위상 차가 감소하도록 제어할 수 있다. 루프 필터(130)는 입력 신호 및 피드백 신호의 위상 차가 0이 되도록 제어할 수 있다. 일 실시예에 따라, 루프 필터(130)는 Tustin approximation을 이용하여 비례-적분(PI: Proportional Integral) 제어를 수행할 수 있다. 예를 들어, 루프 필터(130)는 하기 수학식 1을 이용하여 PI 제어를 수행할 수 있다.The loop filter 130 may control the phase difference between the input signal and the feedback signal to be reduced. The loop filter 130 can control the phase difference between the input signal and the feedback signal to be zero. According to one embodiment, the loop filter 130 may perform proportional-integral (PI) control using a Tustin approximation. For example, the loop filter 130 may perform PI control using Equation (1).

상기 수학식 1에서,

는 입력 신호 및 피드백 신호의 위상 차를 나타내고,

는 입력 신호 및 피드백 신호의 위상 차가 감소하도록 제어하기 위한 루프 필터(13)의 제어 결과값을 나타내고,

는 비례(P) 제어를 위한 상수값을 나타내고,

는 적분(I) 제어를 위한 상수값을 나타낸다. 루프 필터(130)의 제어 결과값인

는 DDS(140)로 입력될 수 있다.In the above equation (1)

Represents the phase difference between the input signal and the feedback signal,

Represents a control result value of the loop filter 13 for controlling the phase difference between the input signal and the feedback signal to decrease,

Represents a constant value for proportional (P) control,

Represents a constant value for the integral (I) control. The control result value of the loop filter 130

May be input to the DDS 140.

DDS(140)는 루프 필터(130)의 제어 결과 값을 이용하여 복수의 신호 라인들 각각의 입력 신호를 트래킹하는 신호를, 디지털 위상 고정 루프(100)의 출력으로써, 출력할 수 있다. DDS(140)로부터 출력된 신호는 피드백 신호로써 위상 검출기(120)로 피드백 될 수 있다. 따라서, 이러한 피드백 과정을 통해, DDS(140)는 복수의 신호 라인들 각각의 입력 신호와 동일한 위상 또는 동일한 주파수를 갖는 신호를 출력할 수 있다. 예를 들어, DDS(140)는 입력 신호와 동일한 위상 또는 동일한 주파수를 갖는 sine 또는 cosine 파형을 출력할 수 있다.The DDS 140 can output a signal for tracking the input signal of each of the plurality of signal lines by using the control result of the loop filter 130 as the output of the digital phase locked loop 100. [ The signal output from the DDS 140 may be fed back to the phase detector 120 as a feedback signal. Thus, through this feedback process, the DDS 140 can output a signal having the same phase or the same frequency as the input signal of each of the plurality of signal lines. For example, the DDS 140 may output a sine or cosine waveform having the same phase or the same frequency as the input signal.

따라서, 디지털 위상 고정 루프(100)는 하나의 신호 선로로 구현되는 위상 검출기(120), 루프 필터(130), 및 DDS(140)를 통해 복수의 신호 라인들의 입력 신호들 각각에 대한 트래킹 처리가 가능하므로, 시분할 멀티플렉싱 기법을 구현할 수 있다. 따라서, 신호 선로 수 감소에 따른 관련 부품수의 최소화를 통해 제품의 신뢰성 향상, 소형화, 및 가격 경쟁력을 향상시킬 수 있다. 또한, 진동형 센서의 경우, 구동과 감지를 동시에 수행하기 위해서 구동 및 감지 전극/채널이 독립적으로 필요하나, 멀티플렉싱 기법을 통해 하나의 전극/채널을 통해 시분할로 구동 및 감지를 수행할 수 있다.Therefore, the digital phase locked loop 100 performs a tracking process for each of the input signals of the plurality of signal lines through the phase detector 120, the loop filter 130, and the DDS 140 implemented as one signal line Time division multiplexing technique can be implemented. Therefore, the reliability of the product, miniaturization, and price competitiveness can be improved by minimizing the number of related parts as the number of signal lines is reduced. In addition, in the case of a vibrating sensor, driving and sensing electrodes / channels are independently required to simultaneously perform driving and sensing, but it is possible to perform time division driving and sensing through one electrode / channel through a multiplexing technique.

도 2는 디지털 위상 고정 루프가 시분할 멀티플렉싱을 수행하는 일 실시예를 나타내는 도면이다.2 is a diagram illustrating an embodiment in which a digital phase locked loop performs time division multiplexing.

디지털 위상 고정 루프(100)는 제 1 주기 및 제 3 주기 동안 복수의 신호 라인들의 입력 신호들 중 제 1 입력 신호에 대한 복조를 수행할 수 있다. 또한, 디지털 위상 고정 루프(100)는 제 2 주기 및 제 4 주기 동안 제 2 입력 신호에 대한 복조를 수행할 수 있다. 따라서, 디지털 위상 고정 루프(100)는 제 1 입력 신호 및 제 2 입력 신호 각각에 대해 2 주기 마다 반복하여 트래킹할 수 있고, 트래킹하는 신호를 출력할 수 있다. 예를 들어, 제 1 입력 신호는 진동형 센서에 의해 감지되는 x축 방향의 신호가 될 수 있고, 제 2 입력 신호는 진동형 센서에 의해 감지되는 y축 방향의 신호가 될 수 있다. The digital phase locked loop 100 may perform demodulation of the first of the input signals of the plurality of signal lines during the first period and the third period. In addition, the digital phase locked loop 100 may perform demodulation on the second input signal during the second period and the fourth period. Therefore, the digital phase locked loop 100 can repeatedly track the first input signal and the second input signal every two cycles, and output a signal for tracking. For example, the first input signal may be a signal in the x-axis direction sensed by the vibrating sensor, and the second input signal may be a signal in the y-axis direction sensed by the vibrating sensor.

디지털 위상 고정 루프(100)가 진동형 센서에 포함된 경우, 도 2의 각 주기는 공진 주파수에 따른 공진 주기가 될 수 있다.When the digital phase locked loop 100 is included in the oscillation type sensor, each period of FIG. 2 may be a resonance period according to the resonance frequency.

도 3은 디지털 위상 고정 루프가 입력 신호에 대한 복조를 수행하는 실시예를 설명하는 도면이다.3 is a diagram illustrating an embodiment in which a digital phase locked loop performs demodulation on an input signal.

위상 검출기(120)는 스위칭에 의해 입력되는 입력 신호, 및 DDS(140)로부터 입력되는 피드백 신호의 위상 차를 검출할 수 있다. 구체적인 실시예에 따라, 위상 검출기(120)는 하기 수학식 2 내지 4를 통해 입력 신호(

) 및 피드백 신호(

및

)의 위상 차(

)를 검출할 수 있다.The phase detector 120 can detect the phase difference between the input signal input by switching and the feedback signal input from the DDS 140. [ In accordance with a specific embodiment, the phase detector 120 may determine the phase of the input signal (< RTI ID = 0.0 >

) And a feedback signal (

And

) Phase difference (

Can be detected.

상기 수학식 2 및 3은 연속하는 시간 도메인에서의 복조에 대한 정의에 따라 해석된 디지털 도메인에서의 복조에 대한 수식을 나타낸다. 즉, 상기 수학식 2 및 3은, 주기

에서 시간 도메인 상의 입력 신호

에 대한 복조를, 디지털 도메인에서의 복조로 나타낸 수식이다. 이는 멀티플렉싱에 의해 신호의 불연속성이 발생하여, LPF(Low Pass Filter)를 사용하는 기존의 복조 방식을 사용할 수 없기 때문이다. 수학식 2 및 3에서,

는

의 ADC(Analog-to-Digital Converter)로 샘플링 된 신호를 나타내고,

는 피드백 신호의 주파수를 나타내고,(또한, 디지털 위상 고정 루프(100)가 진동형 센서에 포함된 경우,

은 진동형 센서의 공진 주파수로 해석될 수 있다.)

는 입력 신호의 위상을 나타내고,

는 피드백 신호의 위상을 나타내고,

은 1주기 동안

를 샘플링한 데이터의 개수를 나타낸다.Equations (2) and (3) represent equations for demodulation in the digital domain that are interpreted according to the definition of demodulation in consecutive time domains. In other words, the above Equations 2 and 3 show that,

The input signal on the time domain

Is a mathematical expression representing demodulation in the digital domain. This is because signal discontinuity occurs due to multiplexing, and the conventional demodulation method using LPF (Low Pass Filter) can not be used. In equations (2) and (3)

The

The signal sampled by an ADC (Analog-to-Digital Converter)

(And also when the digital phase locked loop 100 is included in the oscillating sensor)

Can be interpreted as the resonant frequency of the oscillating sensor.)

Represents the phase of the input signal,

Represents the phase of the feedback signal,

For one cycle

Is the number of data sampled.

일 실시예에 따라, 위상 검출기(120)는 하기 수학식 5에 따라, 1주기 동안 샘플링 데이터의 개수

을 계산할 수 있다.According to one embodiment, the phase detector 120 may calculate the number of sampling data < RTI ID = 0.0 >

Can be calculated.

수학식 5에서, floor()은 소수점 아래 버림 연산을 나타내고,

는 샘플링 주파수를 나타내고,

는 피드백 신호의 주파수를 낸다. 예를 들어, 진동형 센서의 7100Hz 공진주파수에서 10MHz로 샘플링 하는 경우에 샘플 개수는 floor(10M/7100) = 1408개가 될 수 있다.In Equation (5), floor () represents a decimal round down operation,

Represents a sampling frequency,

Gives the frequency of the feedback signal. For example, in the case of sampling at 10 MHz at a resonance frequency of 7100 Hz of a vibrating sensor, the number of samples may be floor (10M / 7100) = 1408.

다른 실시예에 따라, 위상 검출기(120)는 하기 수학식 6에 따라, 1주기 동안 샘플링 데이터의 개수

을 계산할 수 있다.According to another embodiment, the phase detector 120 may calculate the number of sampling data < RTI ID = 0.0 >

Can be calculated.

수학식 6에서,

는 샘플링 주파수를 나타내고,

는 피드백 신호의 주파수를 낸다. 예를 들어, 진동형 센서의 7100Hz 공진주파수에서 10MHz로 샘플링 하는 경우에 샘플 개수는 실제로 (10M/7100) = 약 1,408.4507 이 될 수 있다. 수학식 5와 비교할 때, 위상 검출기(120)는 수학식 6을 통해 복조 시에 노이즈(noise)를 상당히 감소시킬 수 있다.In Equation (6)

Represents a sampling frequency,

Gives the frequency of the feedback signal. For example, in the case of sampling at 10 MHz at a resonance frequency of 7100 Hz of a vibrating sensor, the number of samples may actually be (10M / 7100) = approximately 1,408.4507. Compared to equation (5), phase detector (120) can significantly reduce noise during demodulation via equation (6).

도 4는 수학식 5 및 6에 따라 계산된 샘플링 데이터의 개수 및 복조 결과를 비교하는 실시예를 나타낸다.FIG. 4 shows an embodiment for comparing the number of sampled data calculated according to Equations 5 and 6 and the demodulation results.

도 4(a)는 수학식 5에 따라 계산된 샘플링 데이터의 개수를 나타내고, 도 4(b)는 수학식 6에 따라 계산된 샘플링 데이터의 개수를 나타낸다. 즉, 도 4(a)는 샘플링 데이터의 개수가 계단 형태로 나타내어지고, 도 4(b)는 샘플링 데이터의 개수가 선형적인 형태로 나타내어진다. 도 4(a) 및 도 4(b)를 비교할 때, 도 4(a)에서의 샘플링 데이터의 개수에 대한 편차가 더 크다는 사실을 확인할 수 있다.FIG. 4A shows the number of sampling data calculated according to Equation 5. FIG. 4B shows the number of sampling data calculated according to Equation 6. FIG. That is, FIG. 4 (a) shows the number of sampling data in a stepped form, and FIG. 4 (b) shows the number of sampling data in a linear form. When comparing FIGS. 4A and 4B, it can be seen that the deviation with respect to the number of sampling data in FIG. 4A is larger.

도 4(c)는 수학식 5에 따라 계산된 복조 결과인

를 나타내고, 도 4(d)는 수학식 6에 따라 계산된 복조 결과인

를 나타낸다. 도 4(c)를 살펴보면, 도 4(a)의 계단 형태의 편차가

에 영향을 주게 되어 결국 복조에 대한 노이즈가 발생하는 것을 볼 수 있다. 도 4(d)를 살펴보면, 도 4(b)의 선형적인 형태로 인해 복조에 대한 노이즈가 상당히 감소하는 것을 확인할 수 있다.

의 표준편차로써 노이즈를 비교할 때, 도 4(d)의 노이즈는 도 4(c)의 노이즈의 0.015배임을 확인할 수 있다.Fig. 4 (c) shows the result of demodulation calculated according to equation

4 (d) shows the result of demodulation calculated according to Equation (6)

. Referring to Fig. 4 (c), the deviation of the step shape in Fig. 4 (a)

And the noise is generated in the demodulation eventually. Referring to FIG. 4 (d), it can be seen that noise due to demodulation is significantly reduced due to the linear form of FIG. 4 (b).

The noise in Fig. 4 (d) is 0.015 times the noise in Fig. 4 (c).

도 5는 일 실시예에 따른 디지털 위상 고정 루프의 동작 방법을 나타낸다.5 illustrates a method of operation of a digital phase locked loop in accordance with one embodiment.

도 5에 도시된 방법은, 도 1 내지 도 4의 디지털 위상 고정 루프(100)의 각 구성요소에 의해 수행될 수 있고, 중복되는 설명에 대해서는 생략한다.The method shown in Fig. 5 may be performed by each component of the digital phase locked loop 100 of Figs. 1-4, and redundant description is omitted.

단계 s510에서, 디지털 위상 고정 루프(100)는 디지털 위상 고정 루프(100)의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행할 수 있다.In step s510, the digital phase locked loop 100 may perform demodulation on the input signal of each of the plurality of signal lines using a feedback signal that has fed back the output of the digital phase locked loop 100 .

디지털 위상 고정 루프(100)는 기 설정된 주기마다 복수의 신호 라인들 각각의 입력 신호에 대해 순차적으로 복조를 수행할 수 있다. 예를 들어, 디지털 위상 고정 루프(100)는 스위칭을 통해 기 설정된 주기마다 복수의 신호 라인들 각각의 입력 신호에 대해 순차적으로 복조를 수행할 수 있다. 디지털 위상 고정 루프(100)는 입력 신호에 대한 복조를 수행하여, 입력 신호 및 피드백 신호의 위상 차를 검출할 수 있다.The digital phase locked loop 100 may sequentially demodulate the input signals of each of the plurality of signal lines at predetermined intervals. For example, the digital phase locked loop 100 may sequentially demodulate the input signals of each of the plurality of signal lines at predetermined intervals through switching. The digital phase locked loop 100 may perform demodulation on the input signal to detect the phase difference between the input signal and the feedback signal.

단계 s520에서, 디지털 위상 고정 루프(100)는, s510의 수행 결과 검출되는, 입력 신호 및 피드백 신호의 위상 차가, 감소하도록 제어할 수 있다. 디지털 위상 고정 루프(100)는 입력 신호 및 피드백 신호의 위상 차가 0이 되도록 제어할 수 있다. 일 실시예에 따라, 디지털 위상 고정 루프(100)는 Tustin approximation을 이용하여 비례-적분(PI: Proportional Integral) 제어를 수행할 수 있다.In step s520, the digital phase locked loop 100 can control so that the phase difference of the input signal and the feedback signal, which is detected as a result of performing the s510, decreases. The digital phase locked loop 100 can control the phase difference between the input signal and the feedback signal to be zero. According to one embodiment, the digital phase locked loop 100 may perform proportional-integral (PI) control using a Tustin approximation.

단계 s530에서, 디지털 위상 고정 루프(100)는, s520의 제어 결과를 이용하여, 입력 신호를 트래킹하는 신호를 디지털 위상 고정 루프의 출력으로써 출력할 수 있다. 디지털 위상 고정 루프의 출력은 s510에서 피드백될 수 있는 바, 이러한 피드백 과정을 통해, 디지털 위상 고정 루프(100)는 복수의 신호 라인들 각각의 입력 신호와 동일한 위상 또는 동일한 주파수를 갖는 신호를 출력할 수 있다.In step s530, the digital phase locked loop 100 may use the control result of s520 to output a signal for tracking the input signal as an output of the digital phase locked loop. The output of the digital phase locked loop can be fed back in s510. Through this feedback process, the digital phase locked loop 100 outputs a signal having the same phase or the same frequency as the input signal of each of the plurality of signal lines .

본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.This embodiment may be represented by functional block configurations and various processing steps. These functional blocks may be implemented in a wide variety of hardware and / or software configurations that perform particular functions. For example, embodiments may include integrated circuit components such as memory, processing, logic, look-up tables, etc., that may perform various functions by control of one or more microprocessors or other control devices Can be employed. Similar to how components may be implemented with software programming or software components, the present embodiments may be implemented in a variety of ways, including C, C ++, Java (" Java), an assembler, and the like. Functional aspects may be implemented with algorithms running on one or more processors. In addition, the present embodiment can employ conventional techniques for electronic environment setting, signal processing, and / or data processing. Terms such as "mechanism", "element", "means", "configuration" may be used broadly and are not limited to mechanical and physical configurations. The term may include the meaning of a series of routines of software in conjunction with a processor or the like.

또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.Also, the terms "part," " module, "and the like described in the specification mean units for processing at least one function or operation, which may be implemented in hardware or software or a combination of hardware and software .

본 실시 예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. The specific implementations described in this embodiment are illustrative and do not in any way limit the scope of the invention. For brevity of description, descriptions of conventional electronic configurations, control systems, software, and other functional aspects of such systems may be omitted. Also, the connections or connecting members of the lines between the components shown in the figures are illustrative of functional connections and / or physical or circuit connections, which may be replaced or additionally provided by a variety of functional connections, physical Connection, or circuit connections.

본 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In this specification (particularly in the claims), the use of the terms " above " and similar indication words may refer to both singular and plural. In addition, when a range is described, it includes the individual values belonging to the above range (unless there is a description to the contrary), and the individual values constituting the above range are described in the detailed description. Finally, if there is no explicit description or contradiction to the steps constituting the method, the steps may be performed in an appropriate order. It is not necessarily limited to the description order of the above steps. The use of all examples or exemplary terms (e. G., The like) is merely intended to be illustrative of technical ideas and is not to be limited in scope by the examples or the illustrative terminology, except as by the appended claims. It will also be appreciated by those skilled in the art that various modifications, combinations, and alterations may be made depending on design criteria and factors within the scope of the appended claims or equivalents thereof.

Claims (14)

디지털 위상 고정 루프(Digital Phase Locked Loop)에 있어서,
스위치;
상기 디지털 위상 고정 루프의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행하는 위상 검출기(phase detector);
상기 복조의 수행 결과 검출되는, 상기 입력 신호 및 상기 피드백 신호의 위상 차가, 감소하도록 제어하는 루프 필터(loop filter); 및
상기 제어 결과를 이용하여, 상기 입력 신호를 트래킹하는 신호를 상기 디지털 위상 고정 루프의 출력으로써 출력하는 DDS(Direct Digital Synthesizer);를 포함하고,
상기 스위치는,
기 설정된 주기마다, 상기 복수의 신호 라인들 각각의 입력 신호가 순차적으로 상기 위상 검출기로 입력되도록 제어하는 것을 특징으로 하고,
상기 복수의 신호 라인들 각각의 입력 신호는,
진동형 센서에 의해 감지되는 서로 다른 방향의 신호들을 포함하고,
상기 기 설정된 주기는, 상기 진동형 센서의 공진 주파수에 따른 공진 주기인, 디지털 위상 고정 루프.In a digital phase locked loop,
switch;
A phase detector for performing demodulation of an input signal of each of the plurality of signal lines using a feedback signal fed back from the output of the digital phase locked loop;
A loop filter for controlling the phase difference between the input signal and the feedback signal to be decreased, which is detected as a result of the demodulation; And
And a DDS (Direct Digital Synthesizer) for outputting a signal for tracking the input signal as an output of the digital phase locked loop, using the control result,
Wherein the switch comprises:
Wherein the control unit controls the input signal of each of the plurality of signal lines to be sequentially input to the phase detector every predetermined period,
Wherein the input signal of each of the plurality of signal lines includes:
The signals including signals in different directions sensed by the vibrating sensor,
Wherein the preset period is a resonance period according to a resonance frequency of the vibrating sensor. 제 1 항에 있어서,
상기 스위치는,
상기 기 설정된 주기마다 상기 복수의 신호 라인들 각각을 상기 위상 검출기와 순차적으로 연결시켜, 상기 복수의 신호 라인들 각각의 입력 신호가 순차적으로 상기 위상 검출기로 입력되도록 제어하는 것을 특징으로 하는, 디지털 위상 고정 루프.The method according to claim 1,
Wherein the switch comprises:
And sequentially connects each of the plurality of signal lines with the phase detector every predetermined period so that the input signal of each of the plurality of signal lines is sequentially input to the phase detector. Fixed Loop. 제 1 항에 있어서,
상기 위상 검출기는,
하기 수학식을 이용하여, 상기 입력 신호 및 상기 피드백 신호의 위상 차를 검출하고,

상기 수학식에서,

는 시간 도메인 상의 상기 입력 신호를 기 설정된 샘플링 주파수에 따라 샘플링한 신호를 나타내고,

는 상기 피드백 신호의 주파수를 나타내고,

는 입력 신호의 위상을 나타내고,

는 피드백 신호의 위상을 나타내고,

은 1주기 동안 상기 입력 신호를 샘플링한 데이터의 개수를 나타내는, 디지털 위상 고정 루프.The method according to claim 1,
The phase detector comprising:
A phase difference between the input signal and the feedback signal is detected using the following equation,

In the above equation,

Represents a signal obtained by sampling the input signal on the time domain according to a predetermined sampling frequency,

Represents the frequency of the feedback signal,

Represents the phase of the input signal,

Represents the phase of the feedback signal,

Represents the number of data samples of the input signal for one period. 제 3 항에 있어서,
상기 위상 검출기는,
하기 수학식을 이용하여, 상기 1주기 동안 샘플링한 데이터의 개수

을 계산하고,

상기 수학식에서 floor()은 소수점 아래 버림 연산을 나타내고,

는 상기 샘플링 주파수를 나타내는, 디지털 위상 고정 루프.The method of claim 3,
The phase detector comprising:
The number of data sampled during the one period

Lt; / RTI >

In the above equation, floor () denotes a decimation operation after the decimal point,

≪ / RTI > represents the sampling frequency. 제 3 항에 있어서,
상기 위상 검출기는,
하기 수학식을 이용하여, 상기 1주기 동안 샘플링한 데이터의 개수

을 계산하고,

상기 수학식에서

는 상기 샘플링 주파수를 나타내는, 디지털 위상 고정 루프.The method of claim 3,
The phase detector comprising:
The number of data sampled during the one period

Lt; / RTI >

In the above equation

≪ / RTI > represents the sampling frequency. 제 1 항에 있어서,
상기 복수의 신호 라인들 각각의 입력 신호는,
상기 진동형 센서에 의해 감지되는 x축 방향의 신호 및 y축 방향의 신호를 포함하는, 디지털 위상 고정 루프.The method according to claim 1,
Wherein the input signal of each of the plurality of signal lines includes:
And a signal in the x-axis direction and a signal in the y-axis direction sensed by the vibrating sensor. 디지털 위상 고정 루프(Digital Phase Locked Loop)의 동작 방법에 있어서,
상기 디지털 위상 고정 루프의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행하는 단계;
상기 복조의 수행 결과 검출되는, 상기 입력 신호 및 상기 피드백 신호의 위상 차가, 감소하도록 제어하는 단계; 및
상기 제어 결과를 이용하여, 상기 입력 신호를 트래킹하는 신호를 상기 디지털 위상 고정 루프의 출력으로써 출력하는 단계를 포함하고,
상기 복조를 수행하는 단계는,
스위칭을 통해 기 설정된 주기마다 상기 복수의 신호 라인들 각각의 입력 신호에 대해 순차적으로 복조를 수행하는 것을 특징으로 하고,
상기 복수의 신호 라인들 각각의 입력 신호는,
진동형 센서에 의해 감지되는 서로 다른 방향의 신호들을 포함하고,
상기 기 설정된 주기는, 상기 진동형 센서의 공진 주파수에 따른 공진 주기인, 방법.A method of operating a digital phase locked loop, the method comprising:
Performing a demodulation on an input signal of each of a plurality of signal lines using a feedback signal fed back from an output of the digital phase locked loop;
Controlling so that a phase difference between the input signal and the feedback signal, which is detected as a result of performing the demodulation, decreases; And
And outputting, as an output of the digital phase locked loop, a signal for tracking the input signal using the control result,
Wherein performing the demodulation comprises:
And sequentially demodulates the input signals of the plurality of signal lines at predetermined intervals through switching,
Wherein the input signal of each of the plurality of signal lines includes:
The signals including signals in different directions sensed by the vibrating sensor,
Wherein the predetermined period is a resonance period according to a resonance frequency of the vibrating sensor. 제 7 항에 있어서,
상기 복조를 수행하는 단계는,
하기 수학식을 이용하여, 상기 입력 신호 및 상기 피드백 신호의 위상 차를 검출하는 단계를 포함하고,

상기 수학식에서,

는 시간 도메인 상의 상기 입력 신호를 기 설정된 샘플링 주파수에 따라 샘플링한 신호를 나타내고,

는 상기 피드백 신호의 주파수를 나타내고,

는 입력 신호의 위상을 나타내고,

는 피드백 신호의 위상을 나타내고,

은 1주기 동안 상기 입력 신호를 샘플링한 데이터의 개수를 나타내는, 방법.8. The method of claim 7,
Wherein performing the demodulation comprises:
Detecting a phase difference between the input signal and the feedback signal using the following equation,

In the above equation,

Represents a signal obtained by sampling the input signal on the time domain according to a predetermined sampling frequency,

Represents the frequency of the feedback signal,

Represents the phase of the input signal,

Represents the phase of the feedback signal,

Represents the number of data samples of the input signal for one period. 제 8 항에 있어서,
상기 입력 신호 및 상기 피드백 신호의 위상 차를 검출하는 단계는,
하기 수학식을 이용하여, 상기 1주기 동안 샘플링한 데이터의 개수

을 계산하고,

상기 수학식에서 floor()은 소수점 아래 버림 연산을 나타내고,

는 상기 샘플링 주파수를 나타내는, 방법.9. The method of claim 8,
Wherein the step of detecting a phase difference between the input signal and the feedback signal comprises:
The number of data sampled during the one period

Lt; / RTI >

In the above equation, floor () denotes a decimation operation after the decimal point,

≪ / RTI > 제 8 항에 있어서,
상기 입력 신호 및 상기 피드백 신호의 위상 차를 검출하는 단계는,
하기 수학식을 이용하여, 상기 1주기 동안 샘플링한 데이터의 개수

을 계산하고,

상기 수학식에서

는 상기 샘플링 주파수를 나타내는, 방법.9. The method of claim 8,
Wherein the step of detecting a phase difference between the input signal and the feedback signal comprises:
The number of data sampled during the one period

Lt; / RTI >

In the above equation

≪ / RTI > 제 7 항에 있어서,
상기 복수의 신호 라인들 각각의 입력 신호는,
상기 진동형 센서에 의해 감지되는 x축 방향의 신호 및 y축 방향의 신호를 포함하는, 방법.8. The method of claim 7,
Wherein the input signal of each of the plurality of signal lines includes:
A signal in the x-axis direction and a signal in the y-axis direction sensed by the vibrating sensor. 진동형 센서에 있어서,
상기 진동형 센서에 의해 감지되는 신호를 트래킹하는 디지털 위상 고정 루프(Digital Phase Locked Loop)를 포함하고,
상기 디지털 위상 고정 루프는,
스위치;
상기 디지털 위상 고정 루프의 출력을 피드백한 피드백 신호를 이용하여, 복수의 신호 라인들 각각의 입력 신호에 대한 복조(demodulation)를 수행하는 위상 검출기(phase detector);
상기 복조의 수행 결과 검출되는, 상기 입력 신호 및 상기 피드백 신호의 위상 차가, 감소하도록 제어하는 루프 필터(loop filter); 및
상기 제어 결과를 이용하여, 상기 입력 신호를 트래킹하는 신호를 상기 디지털 위상 고정 루프의 출력으로써 출력하는 DDS(Direct Digital Synthesizer);를 포함하고,
상기 스위치는,
기 설정된 주기마다, 상기 복수의 신호 라인들 각각의 입력 신호가 순차적으로 상기 위상 검출기로 입력되도록 제어하는 것을 특징으로 하고,
상기 복수의 신호 라인들 각각의 입력 신호는,
상기 진동형 센서에 의해 감지되는 서로 다른 방향의 신호들을 포함하고,
상기 기 설정된 주기는, 상기 진동형 센서의 공진 주파수에 따른 공진 주기인, 진동형 센서.In the vibrating sensor,
And a digital phase locked loop for tracking a signal sensed by the vibrating sensor,
The digital phase locked loop comprises:
switch;
A phase detector for performing demodulation of an input signal of each of the plurality of signal lines using a feedback signal fed back from the output of the digital phase locked loop;
A loop filter for controlling the phase difference between the input signal and the feedback signal to be decreased, which is detected as a result of the demodulation; And
And a DDS (Direct Digital Synthesizer) for outputting a signal for tracking the input signal as an output of the digital phase locked loop, using the control result,
Wherein the switch comprises:
Wherein the control unit controls the input signal of each of the plurality of signal lines to be sequentially input to the phase detector every predetermined period,
Wherein the input signal of each of the plurality of signal lines includes:
And signals of different directions sensed by the vibrating sensor,
Wherein the predetermined period is a resonance period according to a resonance frequency of the vibrating sensor. 제 12 항에 있어서,
상기 진동형 센서는 반구형 공진 자이로(Hemispherical Resonator Gyro)인, 진동형 센서.13. The method of claim 12,
Wherein the vibrating sensor is a hemispherical resonator gyro. 제 12 항에 있어서,
상기 스위치는,
상기 기 설정된 주기마다 상기 복수의 신호 라인들 각각을 상기 위상 검출기와 순차적으로 연결시켜, 상기 복수의 신호 라인들 각각의 입력 신호가 순차적으로 상기 위상 검출기로 입력되도록 제어하는 것을 특징으로 하는, 진동형 센서.13. The method of claim 12,
Wherein the switch comprises:
And sequentially connects each of the plurality of signal lines with the phase detector every predetermined period so that the input signal of each of the plurality of signal lines is sequentially inputted to the phase detector. .

Images