CN203519984U - 一种像素结构以及阵列基板、液晶显示装置 - Google Patents
一种像素结构以及阵列基板、液晶显示装置 Download PDFInfo
- Publication number
- CN203519984U CN203519984U CN201320560961.9U CN201320560961U CN203519984U CN 203519984 U CN203519984 U CN 203519984U CN 201320560961 U CN201320560961 U CN 201320560961U CN 203519984 U CN203519984 U CN 203519984U
- Authority
- CN
- China
- Prior art keywords
- electrode
- sweep trace
- sub
- dot structure
- signal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型公开了一种像素结构以及包含该像素结构的阵列基板、液晶显示装置,所述像素结构包括扫描线、信号线、狭缝电极、可与狭缝电极配合形成电场的耦合电极和薄膜晶体管,所述狭缝电极上形成有多条狭缝;所述扫描线和所述信号线交叉叠置并限定出至少两个子区域,所述耦合电极包括至少两个分别位于一所述子区域的子电极;所述狭缝电极对应所有子区域且位于不同子区域的狭缝延伸方向不同。因此不同方向的视角得到扩大,相对现有技术能够有效消除色偏,并且能够有效提供开口率,明显提高显示品质。
Description
技术领域
本实用新型涉及液晶显示技术,具体涉及一种像素结构以及阵列基板、液晶显示装置。
背景技术
目前,薄膜晶体管液晶显示装置(TFT-LCD)的像素结构可以通过液晶的自补偿来改善色偏,但是这样做扩大视角的作用有限,仍然无法使不同方向的视角得到有效扩大。并且,在传统的像素结构中,栅/源寄生电容很容易随着工艺的偏差而发生变化,这导致不同显示区域的跳变电压有所不同,画面可能会出现闪烁或残影等不良,影响产品品质。
实用新型内容
有鉴于此,本实用新型的主要目的在于提供一种像素结构以及阵列基板、液晶显示装置,以消除色偏,提高显示品质。
为达到上述目的,本实用新型的技术方案是这样实现的:
本实用新型提供一种像素结构,包括扫描线、信号线、狭缝电极、可与狭缝电极配合形成电场的耦合电极和薄膜晶体管,所述狭缝电极上形成有多条狭缝;其特征在于,所述扫描线和所述信号线交叉叠置并限定出至少两个子区域,所述耦合电极包括至少两个分别位于一所述子区域的子电极;所述狭缝电极对应所有子区域且位于不同子区域的狭缝延伸方向不同。
进一步地,所述薄膜晶体管包括位于扫描线上方并与扫描线绝缘的有源层,还包括位于扫描线上方且正投影全部位于扫描线内的漏极;所述信号线位于所述有源层上方并与所述有源层连接,所述漏极与作为源极的所述信号线的相应部分匹配。
进一步地,所述扫描线对应于所述薄膜晶体管的部分向一侧或两侧加宽。
进一步地,所述子电极中,有两个子电极位于所述信号线的同一侧,这两个子电极通过同层的连接桥连接;所述漏极与所述连接桥连接。
进一步地,所述信号线两侧均包括通过连接桥连接的两个子电极和一个所述薄膜晶体管,所述薄膜晶体管的漏极均与所述连接桥连接。
进一步地,所述像素结构相对于所述扫描线和所述信号线均对称。
进一步地,所述耦合电极为像素电极,所述狭缝电极为公共电极。
本实用新型还提供一种阵列基板,包括如上所述的像素结构。
本实用新型还提供一种液晶显示装置,包括如上所述的阵列基板。
进一步地,还包括彩膜基板,所述彩膜基板包括黑矩阵层,所述黑矩阵层覆盖所述像素结构之间的区域,还覆盖所述像素结构内的所述扫描线和所述信号线。
本实用新型的像素结构以及包含该像素结构的阵列基板、液晶显示装置中,包括扫描线、信号线、狭缝电极、可与狭缝电极配合形成电场的耦合电极和薄膜晶体管,所述狭缝电极上形成有多条狭缝;所述扫描线和所述信号线交叉叠置并限定出至少两个子区域,所述耦合电极包括至少两个分别位于一所述子区域的子电极;所述狭缝电极对应所有子区域且位于不同子区域的狭缝延伸方向不同。因此不同方向的视角得到扩大,相对现有技术能够有效消除色偏,并且能够有效提供开口率,明显提高显示品质。
附图说明
图1为本实用新型实施例的像素结构图;
图2为图1中扫描线与信号线交汇处的局部透视放大图;
图3为本实用新型实施例的像素结构沿扫描线延伸方向的截面图;
附图标记说明:
1、信号线;2、有源层;3、耦合电极;4、狭缝电极;5、源极;6、扫描线;7、绝缘层;8、钝化层;9、玻璃基板;10、连接桥。
具体实施方式
下面结合附图,对本实用新型实施例提供的一种像素结构以及阵列基板、液晶显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映阵列基板的真实比例,目的只是示意说明本实用新型内容。
本实用新型实施例提供了一种像素结构,总体而言,本实用新型的像素结构主要包括扫描线6、信号线1、狭缝电极4、可与狭缝电极配合形成电场的耦合电极3和TFT,所述狭缝电极4上形成有多条狭缝;其中,所述扫描线6和所述信号线1交叉叠置并限定出至少两个子区域,所述耦合电极包括至少两个分别位于一所述子区域的子电极;所述狭缝电极对应所有子区域且位于不同子区域的狭缝延伸方向不同。
通常,耦合电极、狭缝电极可以互换,本实用新型以耦合电极、狭缝电极分别为像素电极、公共电极为例进行描述。
所述薄膜晶体管包括位于扫描线上方并与扫描线绝缘的有源层,还包括位于扫描线上方且正投影全部位于扫描线内的漏极;所述信号线位于所述有源层上方并与所述有源层连接,所述漏极与作为源极的所述信号线的相应部分匹配。
具体而言,参见图2,对工艺偏差带来栅极和源极5之间的耦合电容(Cgs)偏移的问题,可以将源极5直接沉积在扫描线6上,即扫描线6部分充当栅极,这种具有Cgs自补偿功能的像素结构稳定了不同区域的Cgs数值,从而保证了跳变电压的均一性,有效改善产品品质。并且,耦合电极3可以由连接桥10直接与源极5搭接,无需通过过孔相连,以便提升产品良率。
在将源极与漏极对调的情况下,所述TFT可以包括位于扫描线6上方并与扫描线6绝缘的有源层2,还包括位于扫描线6上方且正投影全部位于扫描线6内的漏极5;信号线1位于有源层2上方并与有源层2连接,所述漏极5与作为源极的信号线1的相应部分匹配。
可见,由于所述漏极5完全制作在扫描线6的上方,从而漏极5位置的制造偏差通常不会对漏极5与栅极的交叠面积产生影响,从而可保证各不同TFT的栅极与漏极之间的寄生电容一致,最终保证各像素显示品质的一致性。
由图2还可见,扫描线6对应于TFT的部分向一侧或两侧加宽。这样,在沟道宽度不变的情况下可以增加TFT的宽长比,以提高TFT充电性能。
另外,由图2可见,由同一个TFT驱动的两个子电极,可以通过同层的连接桥10连接;所述漏极5与所述连接桥连接。具体而言,所述子电极中,可以有两个子电极位于信号线1的同一侧,这两个子电极通过同层的连接桥10连接。当然,信号线1两侧可以均包括通过连接桥10连接的两个子电极和一个TFT,该TFT的漏极与连接桥10连接。
连接桥10的宽度可以如图2所示小于耦合电极3的宽度,也可以与耦合电极3的宽度相同。
在实际应用中,可以将耦合电极3的不同子电极分开设置,而不是将所有不同子电极设置为一个整体;针对不同子电极,可以设置同一个或不同的TFT,使得一个TFT能够驱动一个或至少两个子电极;这使得不同方向的视角得到扩大,能够有效消除色偏,并且能够有效提供开口率,明显提高显示品质。
图1中的像素结构相对于扫描线6和信号线1均对称,使得画面显示品质更好。
耦合电极3通常为像素电极,狭缝电极4通常为公共电极。当然,耦合电极3与狭缝电极4也可以对调。
基于同一实用新型构思,本实用新型实施例还提供了一种阵列基板,包括上述的像素结构。可以在玻璃基板上设计本实用新型的像素结构以形成阵列基板,但是本实用新型的基板不限于玻璃基板。
基于同一实用新型构思,本实用新型实施例还提供了一种液晶显示装置,包括上述的阵列基板。
另外,由于液晶的相互作用导致液晶的偏转方向在不同子电极的交界处处于混乱状态,因此,可以进行以下遮挡设置:
在将与设计有本实用新型的像素结构的阵列基板对盒的彩膜基板上,设置覆盖在耦合电极3的不同子电极交界处的黑矩阵层,比如:所述黑矩阵层覆盖所述像素结构内的扫描线6和信号线1。
上述遮挡设置方式能够有效地对耦合电极3的不同子电极交界处的液晶分子偏转方向混乱现象进行优化,提高显示品质。
当然,所述黑矩阵层还要覆盖所述像素结构之间的区域。
另外,可以将狭缝电极与扫描线和信号线交叠处的部分电极或全部电极挖空,以减小狭缝电极与扫描线和信号线之间的交叠面积,进而有效减小耦合电容,降低功耗。
在实际应用中,基于上述内容可以进行多种多样的设置,如图1所示的设置。由于被覆盖,因此图1中没有标出图2中的有源层2、源极5。图1中,扫描线6和信号线1交叉叠置并限定出四个子区域,耦合电极3包括四个分别位于所述四个子区域的子电极。当然,如果扫描线6或信号线1位于图1所示像素结构的边缘,那么扫描线6和信号线1则交叉叠置并限定出两个子区域。
图1中的像素结构相对于扫描线6和信号线1均对称,使得画面显示品质更好。耦合电极3包括中心对称的四个子电极,使耦合电极3在X和Y方向均对称,即:针对耦合电极3的纵向中心线的一侧(左侧或右侧),耦合电极3以横向中心线对称;针对耦合电极3的横向中心线的一侧(上侧或下侧),耦合电极3以纵向中心线对称。这使得四个方向的视角得到扩大,能够有效消除色偏,明显提高显示品质。
另外,将信号线1和扫描线6设置在耦合电极3的不同子电极交界处,如:将信号线1纵向设置在耦合电极3的纵向中心线上,将扫描线6横向设置在耦合电极3的横向中心线上。
在耦合电极3包含的四个子电极中,可以为其中的两个子电极设置一个TFT,再为另外两个子电极设置一个TFT,以使每个TFT能够驱动两个子电极,提高开口率。比如:针对耦合电极3被信号线1划分出的左边两个子电极以及右边两个子电极,可以为信号线1左边两个子电极设置一个TFT,再为信号线1右边两个子电极设置一个TFT;或者,针对耦合电极3被扫描线6划分出的上边两个子电极以及下边两个子电极,可以为扫描线6上边两个子电极设置一个TFT,再为扫描线6下边两个子电极设置一个TFT。
通常,上述两个TFT的状态是一致的。子电极与TFT之间的具体连接关系如图2所示,用于形成图2所示结构的工艺可以是常用的5掩膜Mask工艺,主要包括以下工艺流程:
(1) 在玻璃基板9上沉积栅极金属,形成栅线;
(2) 连续沉积GI,a-Si,n+a-Si多层膜;
(3) 沉积SD金属,形成信号线1及TFT沟道;
(4) 沉积第一层ITO,形成耦合电极3;
(5) 沉积PVX层;
(6) 沉积第二层ITO,形成狭缝电极4。
需要说明的是,形成图2所示结构所需的工艺多种多样,上述内容只是以图3为例进行描述。另外,源极5与作为漏极的信号线1通常可以对调。
综上所述可见,本实用新型的像素结构以及包含该像素结构的阵列基板、液晶显示装置中,包括扫描线、信号线、狭缝电极、可与狭缝电极配合形成电场的耦合电极和TFT,所述狭缝电极上形成有多条狭缝;所述扫描线和所述信号线交叉叠置并限定出至少两个子区域,所述耦合电极包括至少两个分别位于一所述子区域的子电极;所述狭缝电极对应所有子区域且位于不同子区域的狭缝延伸方向不同。因此不同方向的视角得到扩大,相对现有技术能够有效消除色偏,并且能够有效提供开口率,明显提高显示品质。
以上所述,仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。
Claims (10)
1.一种像素结构,包括扫描线、信号线、狭缝电极、可与狭缝电极配合形成电场的耦合电极和薄膜晶体管,所述狭缝电极上形成有多条狭缝;其特征在于,所述扫描线和所述信号线交叉叠置并限定出至少两个子区域,所述耦合电极包括至少两个分别位于一所述子区域的子电极;所述狭缝电极对应所有子区域且位于不同子区域的狭缝延伸方向不同。
2.根据权利要求1所述的像素结构,其特征在于,所述薄膜晶体管包括位于扫描线上方并与扫描线绝缘的有源层,还包括位于扫描线上方且正投影全部位于扫描线内的漏极;所述信号线位于所述有源层上方并与所述有源层连接,所述漏极与作为源极的所述信号线的相应部分匹配。
3.根据权利要求1所述的像素结构,其特征在于,所述扫描线对应于所述薄膜晶体管的部分向一侧或两侧加宽。
4.根据权利要求2或3所述的像素结构,其特征在于,所述子电极中,有两个子电极位于所述信号线的同一侧,这两个子电极通过同层的连接桥连接;所述漏极与所述连接桥连接。
5.根据权利要求4所述的像素结构,其特征在于,所述信号线两侧均包括通过连接桥连接的两个子电极和一个所述薄膜晶体管,所述薄膜晶体管的漏极均与所述连接桥连接。
6.根据权利要求1所述的像素结构,其特征在于,所述像素结构相对于所述扫描线和所述信号线均对称。
7.根据权利要求1所述的像素结构,其特征在于,所述耦合电极为像素电极,所述狭缝电极为公共电极。
8.一种阵列基板,其特征在于,包括如权利要求1至7任一项所述的像素结构。
9.一种液晶显示装置,其特征在于,包括如权利要求8所述的阵列基板。
10.根据权利要求9所述的液晶显示装置,其特征在于,还包括彩膜基板,所述彩膜基板包括黑矩阵层,所述黑矩阵层覆盖所述像素结构之间的区域,还覆盖所述像素结构内的所述扫描线和所述信号线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320560961.9U CN203519984U (zh) | 2013-09-10 | 2013-09-10 | 一种像素结构以及阵列基板、液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320560961.9U CN203519984U (zh) | 2013-09-10 | 2013-09-10 | 一种像素结构以及阵列基板、液晶显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203519984U true CN203519984U (zh) | 2014-04-02 |
Family
ID=50378888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320560961.9U Expired - Lifetime CN203519984U (zh) | 2013-09-10 | 2013-09-10 | 一种像素结构以及阵列基板、液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203519984U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104423111A (zh) * | 2013-09-10 | 2015-03-18 | 北京京东方光电科技有限公司 | 一种像素结构以及阵列基板、液晶显示装置 |
CN104570517A (zh) * | 2014-12-31 | 2015-04-29 | 友达光电股份有限公司 | 像素结构 |
US9773816B2 (en) | 2013-09-10 | 2017-09-26 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate and liquid crystal display |
-
2013
- 2013-09-10 CN CN201320560961.9U patent/CN203519984U/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104423111A (zh) * | 2013-09-10 | 2015-03-18 | 北京京东方光电科技有限公司 | 一种像素结构以及阵列基板、液晶显示装置 |
WO2015035725A1 (zh) * | 2013-09-10 | 2015-03-19 | 京东方科技集团股份有限公司 | 像素单元以及阵列基板、液晶显示装置 |
US9773816B2 (en) | 2013-09-10 | 2017-09-26 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate and liquid crystal display |
CN104423111B (zh) * | 2013-09-10 | 2018-04-10 | 北京京东方光电科技有限公司 | 一种像素结构以及阵列基板、液晶显示装置 |
CN104570517A (zh) * | 2014-12-31 | 2015-04-29 | 友达光电股份有限公司 | 像素结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10088720B2 (en) | TFT array substrate and display device with tilt angle between strip-like pixel electrodes and direction of initial alignment of liquid crystals | |
US9252282B2 (en) | Thin film transistor array substrate and liquid crystal display device | |
CN102411242B (zh) | 像素结构及其驱动方法 | |
CN102254917B (zh) | 薄膜晶体管阵列基板及其制法 | |
US20170285380A1 (en) | Array substrate and semiconductor device containing the same, and method for fabricating the same | |
US10197870B2 (en) | Array substrate and display device | |
CN104880871A (zh) | 显示面板和显示装置 | |
CN104871080B (zh) | 液晶显示器 | |
CN202583657U (zh) | 液晶显示装置 | |
CN102436106A (zh) | 液晶显示器件及其制造方法 | |
CN103645589A (zh) | 显示装置、阵列基板及其制作方法 | |
KR101959389B1 (ko) | 액정표시장치 | |
CN102629047B (zh) | 像素单元、阵列基板、液晶面板及显示设备 | |
JP5608505B2 (ja) | 液晶表示装置 | |
CN103309100A (zh) | 液晶显示装置及其制造方法 | |
CN103885261A (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
CN103874955A (zh) | 液晶驱动方法和液晶显示装置 | |
CN103323988B (zh) | 透明电极、阵列基板和液晶显示装置 | |
CN106169483A (zh) | 阵列基板及其制备方法、显示装置 | |
CN203519984U (zh) | 一种像素结构以及阵列基板、液晶显示装置 | |
US10031390B2 (en) | Display device including parasitic capacitance electrodes | |
CN104423111A (zh) | 一种像素结构以及阵列基板、液晶显示装置 | |
US10782564B2 (en) | Liquid crystal display | |
CN104393004A (zh) | 一种液晶显示器及其阵列基板 | |
CN104090402A (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20140402 |
|
CX01 | Expiry of patent term |