KR101957976B1 - 평판 표시장치용 박막 트랜지스터 기판 - Google Patents

평판 표시장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR101957976B1
KR101957976B1 KR1020120063190A KR20120063190A KR101957976B1 KR 101957976 B1 KR101957976 B1 KR 101957976B1 KR 1020120063190 A KR1020120063190 A KR 1020120063190A KR 20120063190 A KR20120063190 A KR 20120063190A KR 101957976 B1 KR101957976 B1 KR 101957976B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
pad
gate insulating
shape
Prior art date
Application number
KR1020120063190A
Other languages
English (en)
Other versions
KR20130139593A (ko
Inventor
권당
이은하
이주란
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120063190A priority Critical patent/KR101957976B1/ko
Publication of KR20130139593A publication Critical patent/KR20130139593A/ko
Application granted granted Critical
Publication of KR101957976B1 publication Critical patent/KR101957976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에 형성된 게이트 전극; 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층; 상기 반도체 채널 층의 중심부를 덮는 에치 스토퍼; 상기 게이트 절연막 위에서, 상기 에치 스토퍼 및 상기 반도체 채널 층의 일측부와 접촉하는 소스 전극; 상기 소스 전극과 대향하며, 상기 에치 스토퍼 및 상기 반도체 채널 층의 타측부와 접촉하며, 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 드레인 전극을 포함한다. 본 발명은, 금속층의 상층부와 하층부에 적층된 절연막들이 금속층을 사이에 두고 접촉하는 면적을 넓게 확보하여, 금속막 및 상, 하층에 적층된 절연막 사이의 계면 접합성이 향상된다.

Description

평판 표시장치용 박막 트랜지스터 기판{Thin Film Transistor Substrate For Flat Panel Display Device}
본 발명은 평판 표시장치용 박막 트랜지스터(Thin Film Transistor: TFT) 기판에 관한 것이다. 특히, 본 발명은 금속층과 절연층이 적층되는 구조에서 계면의 접착성 저하 문제를 개선한 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판표시장치가 개발되어 활용되고 있다.
평판표시장치를 구성하는 표시패널(DP)은 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 예를 들어, 액정표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 구분한다.
수직 전계형 액정표시장치는 상 하부 기판에 대향하게 배치된 화소 전극과 공통전극 사이에 형성되는 수직 전계에 의해 TN(Twistred Nematic) 모드의 액정을 구동한다. 이러한 수직전계형 액정표시장치는 개구율이 큰 장점을 가지는 반면, 시야각이 90도 정도로 좁은 단점이 있다.
수평 전계형 액정표시장치는 하부 기판에 평행하게 배치된 화소 전극과 공통전극 사이에 수평 전계를 형성하여 인 플레인 스위치(In Plane Switching: IPS) 모드의 액정을 구동한다. 이러한 IPS 모드의 액정표시장치는 시야각이 160도 정도로 넓은 장점이 있으나, 개구율 및 투과율이 낮은 단점이 있다. 구체적으로 IPS 모드의 액정표시장치는 인 플레인 필드(In Plane Field)를 형성하기 위해서 공통전극과 화소전극간의 간격을 상 하부 기판의 간격보다 넓게 형성하고, 적정한 세기의 전계를 얻기 위해서 공통전극과 화소 전극을 일정한 너비를 갖는 띠 형태로 형성한다. 이와 같은 IPS 모드의 화소 전극 및 공통전극 사이에는 기판과 거의 평행한 전계가 형성되지만, 너비를 갖는 화소 전극 및 공통전극들 상부의 액정에는 전계가 형성되지 않는다. 즉, 화소 전극 및 공통전극 상부에 놓인 액정분자들은 구동되지 않고 초기 배열 상태를 유지한다. 초기상태를 유지하는 액정은 광을 투과시키지 못하여 개구율 및 투과율을 저하하는 요인이 된다.
이러한 IPS 모드의 액정표시장치의 단점을 개선하기 위해 프린지 필드(Fringe Field)에 의해 동작하는 프린지 필드 스위칭(Fringe Field Switching: FFS) 방식의 액정표시장치가 제안되었다. FFS 타입의 액정표시장치는 각 화소 영역에 절연막을 사이에 둔 공통전극과 화소 전극을 구비하고, 그 공통전극과 화소 전극의 간격을 상 하부 기판의 간격보다 좁게 형성하여 공통전극과 화소 전극 상부에 포물선 형태의 프린지 필드를 형성하도록 만든다. 프린지 필드에 의해 상 하부 기판 사이에 개재된 액정 분자들은 모두 동작함으로써 개구율 및 투과율이 향상된 결과를 얻을 수 있다.
도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터(Thin Film Transistor: TFT) 기판을 나타내는 평면도이다. 도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소 전극(PXL)과 공통전극(COM)을 구비한다. 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.
공통전극(COM)은 게이트 배선과 나란하게 배열된 공통 배선(CL)과 접속된다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.
박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하며 화소 전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 층(A)을 포함한다. 반도체 층(A)과 소스 전극(S) 사이에 그리고 반도체 층(A)과 드레인 전극(D) 사이에는 오믹 접촉을 위한 오믹 접촉층을 더 포함할 수도 있다.
특히, 반도체 층(A)을 산화물 반도체 물질로 형성하는 경우, 높은 전하 이동도 특성에 의해 충전 용량이 큰 대면적 박막 트랜지스터 기판에 유리하다. 그러나 산화물 반도체 물질은 소자의 안정성을 확보하기 위해 상부 표면에 식각액으로부터 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 구체적으로 설명하면, 소스 전극(S)과 드레인 전극(D) 사이를 식각공정으로 분리하는 과정에서 이 부분을 통해 유입되는 식각액으로부터 반도체 층(A)을 보호하도록 에치 스토퍼(ES)를 형성하는 것이 바람직하다.
게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)를 포함한다. 게이트 패드(GP)는 게이트 절연막(GI)과 보호막(PAS)을 관통하는 게이트 패드 콘택홀(GPH)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)를 포함한다. 데이터 패드(DP)는 보호막(PAS)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.
화소 전극(PXL)은 게이트 절연막(GI) 위에서 드레인 전극(D)과 접속한다. 한편, 공통전극(COM)은 화소 전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소전극(PXL)과 중첩되게 형성된다. 이와 같은 화소 전극(PXL)과 공통전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
특히, 금속 산화물 반도체 물질을 사용하는 박막 트랜지스터 기판에서는, 반도체 채널 층(A)의 위에 형성되는 소스-드레인 전극(S, D)을 패턴하는 과정에서 반도체 채널 층(A)의 표면이 식각액에 손상되지 않도록 보호하기 위한 에치 스토퍼(ES)를 더 포함한다. 또한, IGZO(Indium Galium Zinc Oxide)와 같은 금속 산화물 반도체 물질을 사용하는 경우 제조 공정상 산화물 반도체 물질에 손상을 유발할 수 있는 수소 발생을 줄이기 위해서, 산화 실리콘(SiOx)을 절연막의 물질로 사용한다.
도 3은 도 1에서 박막 트랜지스터(T)가 형성된 부분을 확대한 단면 확대도이다. 도 3을 참조하면, 소스-드레인 전극(S, D)은 에치 스토퍼(ES), 반도체 채널 층(A) 그리고 게이트 절연막(GI) 세 개의 층에 걸쳐서 접촉하는 형상을 갖는다. 또한, 박막 트랜지스터(T) 위에는 보호막(PAS)이 덮는 구조를 갖는다. 소스-드레인 전극(S, D)은 금속 물질을 포함하며, 에치 스토퍼(ES)와 게이트 절연막(GI)은 산화 실리콘(SiOx)을 포함한다. 이와 같이, 금속층과 절연층이 적층되는 구조에서는, 각 층의 열 팽창 계수 차이에 의해 계면에서의 박막 접합성이 저하될 수 있다 (점선 원으로 표시한 ⓐ 부분 또는 ⓑ부분). 그 결과, 적층된 박막들이 들뜸으로 인해 소자 불량이 발생할 수 있다. 특히, 전도성을 높이기 위해 소스-드레인 전극(S, D)에 구리 또는 구리 합금과 같은 물질을 포함할 경우, 열 팽창 계수의 차이는 더욱 심하기 때문에, 박막 들뜸 및 박리 현상이 쉽게 발생할 수 있다.
본 발명의 목적은, 상기 종래 기술에 의한 문제점을 극복하기 위한 것으로서, 절연막 사이에 금속막이 개재되어 적층되는 구조를 갖는 박막 트랜지스터 기판에 있어서, 열 처리 과정에서 계면 박리가 발생하지 않는 구조를 제공하는 데 있다. 본 발명의 다른 목적은, 산화 실리콘을 포함하는 절연막 사이에 구리를 포함하는 금속층이 개재된 구조에서, 열 팽창 계수 차이로 인한 계면 들뜸 및 박리 현상을 방지하는 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에 형성된 게이트 전극; 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층; 상기 반도체 채널 층의 중심부를 덮는 에치 스토퍼; 상기 게이트 절연막 위에서, 상기 에치 스토퍼 및 상기 반도체 채널 층의 일측부와 접촉하는 소스 전극; 상기 소스 전극과 대향하며, 상기 에치 스토퍼 및 상기 반도체 채널 층의 타측부와 접촉하며, 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 드레인 전극을 포함한다.
상기 게이트 전극을 연결하는 게이트 배선; 상기 게이트 배선의 일측 단부에 배치되는 게이트 패드; 상기 소스 전극을 연결하는 데이터 배선; 그리고 상기 데이터 배선의 일측 단부에 배치되는 데이터 패드를 더 포함하는 것을 특징으로 한다.
상기 게이트 패드는 적어도 어느 한 변 이상이 한번 이상 굴곡된 형상을 갖는 것을 특징으로 한다.
상기 데이터 패드는 적어도 어느 한 변 이상이 한번 이상 굴곡된 형상을 갖는 것을 특징으로 한다.
상기 게이트 패드를 덮는 상기 게이트 절연막을 관통하여 상기 게이트 패드의 일부를 노출하는 게이트 패드 콘택홀; 그리고 상기 게이트 절연막 위에서 형성되되 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드와 접촉하며, 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 게이트 패드 중간 전극을 더 포함하는 것을 특징으로 한다.
상기 데이터 패드를 덮는 상기 게이트 절연막을 관통하여 상기 데이터 패드의 일부를 노출하는 데이터 패드 콘택홀; 그리고 상기 게이트 절연막 위에서 형성되되 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉하며, 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 데이터 패드 중간 전극을 더 포함하는 것을 특징으로 한다.
상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 것을 특징으로 한다.
상기 소스 전극과 상기 드레인 전극을 덮는 보호막; 그리고 상기 보호막을 관통하여 상기 드레인 전극을 노출하는 화소 콘택홀을 더 포함하며; 상기 화소 전극은 상기 보호막 위에 형성되되 상기 화소 콘택홀을 통해 상기 드레인 전극과 접촉하는 것을 특징으로 한다.
상기 보호막은 산화 실리콘을 포함하는 것을 특징으로 한다.
상기 게이트 절연막 및 상기 에치 스토퍼는 산화 실리콘을 포함하는 것을 특징으로 한다.
본 발명은, 절연막 사이에 개재되는 금속층의 평면 패턴 형상에서 외곽부가 일직선이 아닌 한 번이상 절곡된 형상을 갖는다. 따라서, 금속층의 상층부와 하층부에 적층된 절연막들이 금속층을 사이에 두고 접촉하는 면적이 넓어진다. 그럼으로써, 금속막 및 상, 하층에 적층된 절연막 사이의 계면 접합성이 향상된다. 그 결과, 제조 공정에서 열 팽창 계수 차이에 의해 계면에서의 막 들뜸이나 박리 현상을 억제하여, 양질의 평판 표시장치용 박막 트랜지스터 기판을 얻을 수 있다.
도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 2는 도 1에 도시한 평판 표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도.
도 3은 도 1에서 박막 트랜지스터(T)가 형성된 부분을 확대한 단면 확대도.
도 4는 본 발명에 의한 박막 트랜지스터 기판에서 박막 트랜지스터 부분을 확대한 평면도.
도 5는 본 발명의 제2 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판을 나타내는 평면도.
도 6은 도 5에서 박막 트랜지스터 부분을 확대한 평면 확대도.
도 7은 도 5에서 패드 부분을 확대한 평면 확대도.
도 8은 도 5 및 6에서 절취선 I-I'으로 자른 데이터 배선을 연결하는 소스 전극의 구조를 나타내는 단면도.
도 9는 도 5 및 7에서 절취선 II-II'으로 자른 데이터 패드 및 게이트 패드의 구조를 나타내는 단면도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하, 도 4를 참조하여, 본 발명의 제1 실시 예에 대하여 설명한다. 도 4는 본 발명에 의한 박막 트랜지스터 기판에서 박막 트랜지스터 부분을 확대한 평면도이다. 본 발명의 주요 특징은 절연막 사이에 개재된 금속막의 패턴 형상, 특히 평면도 상에서의 형상에 관련된 것이므로, 단면도의 구조에 대해서는 특별히 언급하지 않는다. 다만, 필요한 경우, 단면도의 구조는 종래 기술의 단면도인 도 2를 참조한다.
도 4를 참조하면, 본 발명의 제1 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판의 가로 방향으로 진행하는 게이트 배선(GL)과 세로 방향으로 진행하는 데이터 배선(DL), 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에 형성된 박막 트랜지스터(T)를 포함한다. 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기하는 게이트 전극(G), 게이트 전극(G)의 중심부와 중첩하는 반도체 채널 층(A), 데이터 배선(DL)에서 분기하여 반도체 채널 층(A)의 일측변과 접촉하는 소스 전극(S), 그리고 소스 전극(S)과 일정 거리 이격하여 대향하며 반도체 채널 층(A)의 타측변과 중첩하는 드레인 전극(D)을 포함한다. 반도체 채널 층(A)이 IGZO(Indium Galium Zinc Oxide)와 같은 금속 산화물 반도체를 사용할 경우, 소스 전극(S)과 드레인 전극(D) 사이의 반도체 채널 층(A) 위에는 에치 스토퍼(ES)가 더 배치되어, 소스 전극(S)과 드레인 전극(D)을 패턴할 때 식각액에 의해 반도체 채널 층(A)이 손상되지 않도록 보호한다. 또한, 박막 트랜지스터(T)가 완성된 기판의 표면에는 보호막(PAS)이 전면 도포된다.
단면도 상으로 보면, 드레인 전극(D)은 일측변이 에치 스토퍼(ES)와 접하면서 중첩하고, 타측변은 게이트 절연막(GI) 위에 접하면서 형성된다. 또한, 드레인 전극(D)의 위에는 보호막(PAS)이 덮고 있다. 따라서, 금속 물질을 포함하는 드레인 전극(D)의 하층에는 각각 산화 실리콘(SiOx)을 포함하는 절연층들이 배치되어 적층된 구조를 갖는다.
평면도 상으로 보면, 드레인 전극(D)은 4 변을 구비한 대략 장방형의 형상을 가질 수 있다. 여기서 적어도 어느 한 변은 일직선의 형상이 아닌 적어도 한 번은 꺾인 구불구불한 형상을 갖는 것이 바람직하다. 도 4에서 드레인 전극(D)의 형상을 나타내는 실선은 본 발명의 제1 실시 예에 의한 드레인 전극(D)의 형상을 의미하고, 점선은 종래 기술에 의한 드레인 전극(D)의 형상을 의미한다. 도 4에서 볼 수 있듯이, 점선의 길이보다 실선의 길이가 더 길기 때문에, 점선을 경계로 상층 절연막과 하층 절연막이 접촉하는 면적보다 실선을 경계로 상층 절연막과 하층 절연막이 접촉하는 면적이 더 넓다.
즉, 드레인 전극(D)의 상층과 하층에 위치한 보호막(PAS)과 에치 스토퍼(ES) 또는 보호막(PAS)과 게이트 절연막(GI)이 드레인 전극(D)을 사이에 두고 서로 접촉하는 면적이 더 넓게 확보된다. 그 결과, 금속층인 드레인 전극(D)을 사이에 두고 적층되는 절연막들의 접합력이 더욱 우수해지고, 각 계면에서 들뜸이나 박리 현상을 효과적으로 방지할 수 있다.
또한, 박막 트랜지스터(T) 위에 보호막(PAS)을 형성한 후, 드레인 전극(D)을 덮는 보호막(PAS)의 일부분을 노출하는 화소 콘택홀(PH)을 통해 드레인 전극(D)과 화소 전극(PXL)을 접촉할 수도 있다. 이 경우, 산화 실리콘(SiOx)을 포함하는 게이트 절연막(GI) 위에 구리와 같은 금속을 포함하는 드레인 전극(D)이 적층되고, 그 위에 다시 산화 실리콘(SiOx)을 포함하는 보호막(PAS)이 적층된 구조를 갖는다. 특히, 보호막(PAS)은 드레인 전극(D)을 노출하기 위한 화소 콘택홀(PH)이 형성된다. 이 경우에는 화소 콘택홀(PH)이 형성된 주변을 감싸는 드레인 전극(D)의 외곽 형상이 직선 형상을 갖는 것보다, 한 번 이상 굴곡된 형상을 갖는 것이 바람직하다.
한편, 드레인 전극(D)의 형상을 정의하는 4 변 중 적어도 한 변은 소스 전극(S)과 대향하여 채널 영역을 정의한다. 채널 영역은 설계자에 의해 결정된 것이므로, 채널 영역을 정의하는 드레인 전극(D)의 한 변의 형상은 원래의 형상을 유지하는 것이 바람직하다.
본 발명은, 금속층과 절연층의 열 팽창 계수가 다르기 때문에 제조 공정 동안 반복적으로 노출되는 열 환경에 의해 계면에서 들뜨거나 박리되는 문제를 해결하는 것이 목적이다. 금속 산화물 반도체 물질을 포함하는 평판 표시장치용 박막 트랜지스터 기판에서는, 제1 실시 예에서 설명한 드레인 전극 부분 이외에도 절연막과 금속막이 적층된 구조를 갖는 부분이 다양하게 발생할 수 있다. 특히, 금속막이 구리(Cu) 혹은 구리합금과 같은 물질을 포함하는 경우, 열 팽창 계수의 차이는 더욱 심해지고, 이로 인해 계면에서 들뜸이나 박리 현상이 일어날 가능성이 더욱 커진다.
이하, 제2 실시 예에서는, 도 5 내지 9를 참조하여, 데이터 배선을 게이트 배선과 동일한 물질로 형성하고, 소스 연결부, 소스 전극 및 드레인 전극을 별도로 구성하는 경우에 대하여 설명한다. 도 5는 본 발명의 제2 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판을 나타내는 평면도이다. 도 6은 도 5에서 박막 트랜지스터 부분을 확대한 평면 확대도이다. 도 7은 도 5에서 패드 부분을 확대한 평면 확대도 이다. 도 8은 도 5 및 6에서 절취선 I-I'으로 자른 데이터 배선을 연결하는 소스 전극의 구조를 나타내는 단면도이다. 도 9는 도 5 및 7에서 절취선 II-II'으로 자른 데이터 패드 및 게이트 패드의 구조를 나타내는 단면도이다.
도 5 내지 도 9를 참조하면, 본 발명의 제2 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 투명 기판(SUB) 위에서 가로 방향으로 진행하는 게이트 배선(GL)과 세로 방향으로 진행하는 데이터 배선(DL)을 포함하고, 이들 배선들의 교차 구조로 인해 화소 영역이 정의된다. 게이트 배선(GL)의 일측 단부에는 게이트 패드(GP)가, 데이터 배선(DL)의 일측 단부에는 데이터 패드(DP)가 배치된다.
게이트 배선(GL)과 데이터 배선(DL)이 교차하는 부위에는 게이트 배선(GL)에서 분기하는 게이트 전극(G), 데이터 배선(DL)에서 분기하여 게이트 전극(G)의 일측부와 중첩하는 소스 전극(S), 그리고 소스 전극(S)과 일정 거리 이격하여 대향하며 게이트 전극(G)의 타측부와 중첩하는 드레인 전극(D)을 포함하는 박막 트랜지스터(T)가 형성된다. 게이트 전극(G)의 상부에는 게이트 절연막(GI)을 사이에 두고 중첩하는 반도체 채널 층(A)이 형성된다. 또한, 소스 전극(S)은 반도체 채널 층(A)의 일측부와 접촉하고, 드레인 전극(D)은 반도체 채널 층(A)의 타측부와 접촉한다. 화소 영역 내에는 드레인 전극(D)과 접촉하는 화소 전극(PXL)이 형성된다. 화소 전극(PXL)은, 도 2에서처럼, 드레인 전극(D)과 직접 접촉하는 구조를 가질 수도 있고, 드레인 전극(D)을 덮는 보호막(PAS) 위에 형성되되 보호막(PAS)을 관통하는 화소 콘택홀(PH)을 통해 드레인 전극(D)과 접촉하는 구조를 가질 수도 있다.
특히, 제2 실시 예에서는 게이트 배선(GL)과 데이터 배선(DL)을 동일한 층에서 동일한 물질로 형성한 경우를 나타낸다. 예를 들어, 기판(SUB) 위에 구리 혹은 구리 합금을 포함하는 금속 물질로 가로 방향으로 연속해서 진행하는 게이트 배선(GL)과, 세로 방향으로 진행하되 게이트 배선(GL)과 직접 접촉하지 않도록 끊어져서 배치되는 데이터 배선(DL)을 형성할 수 있다. 게이트 배선(GL)이 지나가는 위치에서 단선된 데이터 배선(DL)은, 게이트 절연막(GI)을 관통하여 데이터 배선(DL)의 일부를 노출하는 데이터 배선 콘택홀(DHL)을 통해 서로 연결할 수 있다. 특히, 소스 전극(S)과 드레인 전극(D)을 형성할 때, 소스 전극(S)을 이용하여 게이트 배선(GL)을 중심으로 위, 아래에 분리되어 배치된 데이터 배선(DL)을 서로 연결할 수 있다. 그리고, 박막 트랜지스터(T)를 덮는 보호막(PAS)이 위에 형성된다.
다시 도 6을 참조하면, 이와 같은 구조에서, 소스 전극(S)과 드레인 전극(D)의 외곽 형상을 곧은 직선 형상이 아닌 적어도 한 번 이상 굴곡되어 꺾인 모양으로 형성할 수 있다. 특히, 소스 전극(S)에서 데이터 배선(DL)을 연결하기 위한 데이터 배선 콘택홀(DHL) 주변의 소스 전극(S) 외곽선을 굴곡된 형상으로 형성하는 것이 바람직하다. 또한, 제1 실시 예에서와 마찬가지로, 드레인 전극(D)의 외곽선도 한번 이상 굴곡되어 꺾인 모양을 갖도록 형성하는 것이 바람직하다. 특히, 드레인 전극(D)을 노출하는 화소 콘택홀(PH)을 구비하는 경우에는, 화소 콘택홀(PH) 주변을 감싸는 드레인 전극(D)의 외곽선이 굴곡된 형상을 갖는 것이 바람직하다.
도 7을 참조하면, 게이트 패드(GP) 및 데이터 패드(DP)에도 게이트 절연막(GI)을 관통하여 각 패드들(GP, DP)을 노출하는 게이트 패드 콘택홀(GPH)와 데이터 패드 콘택홀(DPH)을 형성하고, 소스-드레인 전극(S, D) 물질로 게이트 패드 중간 전극(GPM)과 데이터 패드 중간 전극(DPM)을 더 형성할 수 있다. 단면도인 도 9를 더 참조하면, 기판(SUB) 위에 데이터 패드(DP)가, 데이터 패드(DP) 위에 게이트 절연막(GI)이 적층된 구조를 갖는다. 또한, 게이트 절연막(GI)에는 데이터 패드(DP)를 노출하는 데이터 패드 콘택홀(DPH)이 형성되고, 게이트 절연막(GI) 위에는 데이터 패드 중간 전극(DPM)이 형성되되 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 접촉하는 형상을 갖는다.
이와 같이, 절연막, 금속층, 절연막이 적층되는 구조에서 열 팽창 계수의 차이로 인해 계면의 들뜸 및 박리 현상을 줄이기 위해 금속층의 외곽 형상을 적어도 한 번 이상 굴곡된 형상으로 형성하는 것이 바람직하다. 특히, 데이터 패드 콘택홀(DPH)이 형성된 주변을 감싸는 데이터 패드 중간 전극(DPM)의 외곽선 형상이 구불 구불한 경로를 갖도록 형성하는 것이 바람직하다. 도면으로 설명하지는 않았지만, 게이트 패드(GP) 또는 데이터 패드(DP)의 형상도 직선으로 이루어진 변을 갖는 장방형의 형태로 만들기 보다는 구불구불한 곡선으로 이루어진 변을 갖는 장방형의 형태로 만드는 것이 바람직하다.
도 8 및 도 9를 다시 참조하여, 본 발명에 의한 장점을 더 설명한다. 소스 전극(S)이 분리된 데이터 배선(DL)을 연결하는 구조를 나타내는 도 8을 참조하면, 금속인 데이터 배선(DL) 위에 산화 실리콘(SiOx)을 포함하는 게이트 절연막(GI)이 적층된다. 게이트 절연막(GI) 위에는 구리를 포함하는 소스 전극(S)이 적층되는데, 게이트 절연막(GI)을 관통하는 데이터 배선 콘택홀(DLH)을 통해 소스 전극(S)은 데이터 배선(DL)과 접촉한다. 그리고, 보호막(PAS)이 소스 전극(S)을 덮는다. 이와 같은 구조에서, 게이트 절연막(GI) 위에 형성된 소스 전극(S)의 외곽부(ⓒ 부분)에서 들뜸 및 박리 현상이 발생할 수 있다. 하지만, 도 6에서와 같이 소스 전극(S)의 외곽부 형상이 곡선 형상을 가짐으로 하여, 평면도 상에서 소스 전극(S)의 상층에 있는 보호막(PAS)과 하층에 있는 게이트 절연막(GI)이 접촉하는 면적이 넓어져서, 들뜸 및 박리 현상을 방지할 수 있다.
그리고 소스 전극(S)이 데이터 배선(DL)과 접촉하는 부분(ⓓ 부분)을 보면, 데이터 배선 콘택홀(DLH)에 의해 게이트 절연막(GI)이 패턴된 형상을 갖는다. 따라서, 이 부분에서 들뜸 및 박리 현상이 발생할 수 있다. 마찬가지로, 도 6에서와 같이 소스 전극(S)의 외곽부 형상이 곡선 형상을 가짐으로 하여, 평면도 상에서 소스 전극(S)의 상층에 있는 보호막(PAS)과 하층에 있는 게이트 절연막(GI)이 접촉하는 면적이 넓어져서, 들뜸 및 박리 현상을 방지할 수 있다.
또한, 게이트 패드(GP)와 데이터 패드(DP)가 형성된 부분의 단면구조를 나타내는 도 9를 참조하면, 금속 물질인 게이트 패드(GP)와 데이터 패드(DP) 위에 게이트 절연막(GI)이 적층된다. 그리고 게이트 절연막(GI)을 관통하여 각 패드(GP, DP)들을 노출하는 게이트 패트 콘태홀(GPH)과 데이터 패드 콘택홀(DPH)이 형성된다. 각 패드 콘택홀(GPH, DPH)들을 통해, 각 패드(GP, DP)와 각각 접촉하는 게이트 패드 중간 전극(GPM)과 데이터 패드 중간 전극(DPM)이 게이트 절연막(GI) 위에 형성된다. 또한, 패드 중간 전극(GPM, DPM) 위에는 보호막(PAS)이 적층된다. 그리고 보호막(PAS)을 관통하여 각 패드 중간 전극(GPM, DPM)을 노출한다.
이와 같은 구조에서도, 앞에서 설명한 바와 같이, 게이트 절연막(GI) 위에 형성된 게이트 패드 중간 전극(GPM)의 외곽부(ⓒ 부분)에서 들뜸 및 박리 현상이 발생할 수 있다. 하지만, 도 7에서와 같이 게이트 패드 중간 전극(GPM)의 외곽부 형상이 곡선 형상을 가짐으로 하여, 평면도 상에서 게이트 패드 중간 전극(GPM)의 상층에 있는 보호막(PAS)과 하층에 있는 게이트 절연막(GI)이 접촉하는 면적이 넓어져서, 들뜸 및 박리 현상을 방지할 수 있다.
그리고 데이터 패드 중간 전극(DPM)이 데이터 패드(DP)와 접촉하는 부분(ⓓ 부분)을 보면, 데이터 패드 콘택홀(DPH)에 의해 게이트 절연막(GI)이 패턴된 형상을 갖는다. 따라서, 이 부분에서 들뜸 및 박리 현상이 발생할 수 있다. 마찬가지로, 도 7에서와 같이 데이터 패드 중간 전극(DPM)의 외곽부 형상이 곡선 형상을 가짐으로 하여, 평면도 상에서 데이터 패드 중간 전극(DPM)의 상층에 있는 보호막(PAS)과 하층에 있는 게이트 절연막(GI)이 접촉하는 면적이 넓어져서, 들뜸 및 박리 현상을 방지할 수 있다.
도면으로 도시하지 않았지만, 더욱 바람직하게는 게이트 패드 중간 전극(GPM) 및 데이터 패드 중간 전극(DPM)의 외곽 형상뿐 아니라, 게이트 패드(GP) 및 데이터 패드(DP)의 외곽 형상도 한 번이상 굴곡된 구불구불한 곡선 형상을 가질 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터 SUB: 기판
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 ES: 에치 스토퍼
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 채널 층
GI: 게이트 절연막 PAS: 보호막
SH: 소스 콘택홀 SA: 소스 영역
DH: 드레인 콘택홀 DA: 드레인 영역
PH: 화소 콘택홀

Claims (10)

  1. 기판 위에 형성된 게이트 전극, 상기 게이트 전극에 연결된 게이트 배선, 및 상기 게이트 배선의 일측 단부에 배치되는 게이트 패드;
    상기 게이트 전극, 상기 게이트 배선, 및 상기 게이트 패드를 덮는 게이트 절연막;
    상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층;
    상기 반도체 채널 층의 중심부를 덮는 에치 스토퍼;
    상기 게이트 절연막 위에서, 상기 에치 스토퍼 및 상기 반도체 채널 층의 일측부와 접촉하는 소스 전극;
    상기 소스 전극과 대향하며, 상기 에치 스토퍼 및 상기 반도체 채널 층의 타측부와 접촉하며, 외곽 형상의 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 드레인 전극;
    상기 게이트 패드를 덮는 상기 게이트 절연막을 관통하여 상기 게이트 패드의 일부를 노출하는 게이트 패드 콘택홀; 그리고
    상기 게이트 절연막 위에서 형성되되 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드와 접촉하며, 외곽 형상의 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 게이트 패드 중간 전극을 포함하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 소스 전극에 연결되는 데이터 배선; 그리고
    상기 데이터 배선의 일측 단부에 배치되는 데이터 패드를 더 포함하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  3. 제 2 항에 있어서,
    상기 게이트 패드는 외곽 형상의 적어도 어느 한 변 이상이 한번 이상 굴곡된 형상을 갖는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  4. 제 2 항에 있어서,
    상기 데이터 패드는 외곽 형상의 적어도 어느 한 변 이상이 한번 이상 굴곡된 형상을 갖는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  5. 삭제
  6. 제 2 항에 있어서,
    상기 데이터 패드를 덮는 상기 게이트 절연막을 관통하여 상기 데이터 패드의 일부를 노출하는 데이터 패드 콘택홀; 그리고
    상기 게이트 절연막 위에서 형성되되 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드와 접촉하며, 외곽 형상의 적어도 어느 한 변이 한번 이상 굴곡된 형상을 갖는 데이터 패드 중간 전극을 더 포함하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  7. 제 1 항에 있어서,
    상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  8. 제 7 항에 있어서,
    상기 소스 전극과 상기 드레인 전극을 덮는 보호막; 그리고
    상기 보호막을 관통하여 상기 드레인 전극을 노출하는 화소 콘택홀을 더 포함하며;
    상기 화소 전극은 상기 보호막 위에 형성되되 상기 화소 콘택홀을 통해 상기 드레인 전극과 접촉하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  9. 제 8 항에 있어서,
    상기 보호막은 산화 실리콘을 포함하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
  10. 제 1 항에 있어서,
    상기 게이트 절연막 및 상기 에치 스토퍼는 산화 실리콘을 포함하는 것을 특징으로 하는 평판 표시장치용 박막 트랜지스터 기판.
KR1020120063190A 2012-06-13 2012-06-13 평판 표시장치용 박막 트랜지스터 기판 KR101957976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120063190A KR101957976B1 (ko) 2012-06-13 2012-06-13 평판 표시장치용 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120063190A KR101957976B1 (ko) 2012-06-13 2012-06-13 평판 표시장치용 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20130139593A KR20130139593A (ko) 2013-12-23
KR101957976B1 true KR101957976B1 (ko) 2019-03-15

Family

ID=49984744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063190A KR101957976B1 (ko) 2012-06-13 2012-06-13 평판 표시장치용 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR101957976B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797411A (zh) * 2019-10-09 2020-02-14 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法、阵列基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989203B1 (ko) * 2003-06-17 2010-10-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
KR20130139593A (ko) 2013-12-23

Similar Documents

Publication Publication Date Title
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR101451403B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20120080885A (ko) 액정 표시 장치
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101973753B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102373687B1 (ko) 표시장치 및 이의 제조방법
US20120112199A1 (en) Thin film transistor array panel
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR101960533B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101988006B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101957976B1 (ko) 평판 표시장치용 박막 트랜지스터 기판
JP6363685B2 (ja) 液晶表示装置
KR20120075111A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101905180B1 (ko) 프린지 수평 전계형 액정 표시장치 및 그 제조 방법
JP5376457B2 (ja) 液晶表示装置および電子機器
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20160057526A (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20140031143A (ko) 금속 산화물 반도체 층을 차광하는 광 흡수층을 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR101969567B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right