KR101955337B1 - High Electron Mobility Transistor having reduced threshold voltage variation and method of manufacturing the same - Google Patents
High Electron Mobility Transistor having reduced threshold voltage variation and method of manufacturing the same Download PDFInfo
- Publication number
- KR101955337B1 KR101955337B1 KR1020120059433A KR20120059433A KR101955337B1 KR 101955337 B1 KR101955337 B1 KR 101955337B1 KR 1020120059433 A KR1020120059433 A KR 1020120059433A KR 20120059433 A KR20120059433 A KR 20120059433A KR 101955337 B1 KR101955337 B1 KR 101955337B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- channel
- depletion
- channel supply
- supply layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 230000010287 polarization Effects 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 150000001875 compounds Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 39
- 150000004767 nitrides Chemical group 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000003746 surface roughness Effects 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- -1 transition metal nitride Chemical class 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
문턱전압의 변동을 줄인 고 전자 이동도 트랜지스터 및 그 제조방법에 관해 개시되어 있다. 본 발명의 일 실시예에 의한 HEMT는 화합물 반도체를 포함하는 기판 상에 형성되고, 2DEG 채널과 디플리션 영역(depletion area)을 포함하는 채널층과, 상기 2DEG 채널에 대응하도록 상기 채널층 상에 형성된 제1 채널 공급층과, 상기 채널층의 디플리션 영역 및 상기 제1 채널 공급층의 일부 영역 상에 형성된 디플리션층과, 상기 제1 채널 공급층 상에 형성되고, 상기 디플리션 영역을 사이에 두고 마주하는 소스 및 드레인 전극과, 상기 디플리션층 상에 형성된 게이트를 포함한다. 상기 제1 채널 공급층보다 분극률이 작은 제2 채널 공급층을 상기 채널층의 디플리션 영역 및 상기 제1 채널 공급층의 일부 영역 상에 구비하고, 상기 디플리션층은 상기 제2 채널 공급층 상에 구비될 수 있다.Discloses a high electron mobility transistor that reduces variations in threshold voltage and a method of manufacturing the same. A HEMT according to an embodiment of the present invention includes a channel layer formed on a substrate including a compound semiconductor and including a 2DEG channel and a depletion area, A depletion layer formed on a depletion region of the channel layer and a partial region of the first channel supply layer; and a depletion layer formed on the first channel supply layer, Source and drain electrodes facing each other and a gate formed on the depletion layer. Wherein a second channel supply layer having a lower polarization ratio than the first channel supply layer is provided on a depletion region of the channel layer and on a partial region of the first channel supply layer, Layer.
Description
본 발명의 일 실시예는 전력소자 및 그 제조방법에 관한 것으로써, 보다 자세하게는 문턱전압 변동을 줄인 고 전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.One embodiment of the present invention relates to a power device and a method of manufacturing the same, and more particularly, to a high electron mobility transistor with reduced threshold voltage variation and a method of manufacturing the same.
고 전자 이동도 트랜지스터(High Electron Mobility Transistor)(HEMT)는 전력 소자의 하나이다. HEMT는 분극률이 다른 화합물 반도체를 포함하고, 채널층에는 캐리어로 사용되는 2차원 전자 가스(2-Dimensional Electron Gas)(2DEG)가 형성된다. HEMT에서 AlGaN 배리어층의 두께를 두껍게 형성하면, 채널층에 2DEG의 농도를 높일 수 있어 턴온(turn on)시의 전류, 곧, 온 전류(ON current)를 증가시킬 수 있다. 그러나 AlGaN 배리어층의 두께가 두꺼울 경우, 게이트와 AlGaN 배리어층 사이에 형성되는 디플리션층(depletion layer)에 의한 AlGaN 배리어층의 에너지 밴드의 들려지는 정도가 작다. 따라서 게이트 아래의 채널층에서 2DEG가 완전히 제거되지 못할 수 있어 HEMT의 E-모드(Enhanced mode) 동작이 어려울 수 있다.High Electron Mobility Transistor (HEMT) is one of the power devices. The HEMT includes a compound semiconductor having a different polarization ratio, and a channel layer is formed with a 2-dimensional electron gas (2DEG) used as a carrier. If the thickness of the AlGaN barrier layer is increased in the HEMT, the concentration of the 2DEG in the channel layer can be increased and the ON current, that is, the ON current, can be increased at the turn-on time. However, when the thickness of the AlGaN barrier layer is large, the degree of lifting of the energy band of the AlGaN barrier layer by the depletion layer formed between the gate and the AlGaN barrier layer is small. Therefore, the 2DEG can not be completely removed from the channel layer under the gate, so that the enhanced mode operation of the HEMT may be difficult.
이와 같은 HEMT에서 게이트 아래의 AlGaN 배리어층에 리세스(reccess)를 형성하여 게이트 아래의 채널층에서 2DEG를 완전히 제거할 수 있다. 그러나 상기 리세스를 형성하기 위한 식각 과정에서 상기 리세스 후 상기 리세스 아래에 남은 AlGaN 배리어층의 두께가 HEMT 마다 달라질 수 있다. 이에 따라 HEMT 마다 턴온을 위한 문턱전압(threshold voltage)(Vth)이 달라질 수 있는데, 이는 HEMT 동작의 신뢰성 저하의 원인의 하나가 될 수 있다.In such an HEMT, a 2DEG can be completely removed from the channel layer under the gate by forming a recess in the AlGaN barrier layer under the gate. However, in the etching process for forming the recess, the thickness of the AlGaN barrier layer remaining under the recess after the recess can be changed for each HEMT. Accordingly, the threshold voltage (Vth) for turning on the HEMT may vary, which may be one of the causes of the reliability degradation of the HEMT operation.
본 발명의 일 실시예는 제품별 문턱전압 편차를 줄일 수 있는 HEMT를 제공한다.An embodiment of the present invention provides a HEMT capable of reducing a threshold voltage deviation for each product.
본 발명의 일 실시예는 이러한 HEMT의 제조방법을 제공한다.An embodiment of the present invention provides a method of manufacturing such a HEMT.
본 발명의 일 실시예에 의한 HEMT는 화합물 반도체를 포함하는 기판 상에 형성되고, 2DEG 채널과 디플리션 영역(depletion area)을 포함하는 채널층과, 상기 2DEG 채널에 대응하도록 상기 채널층 상에 형성된 제1 채널 공급층과, 상기 채널층의 디플리션 영역 및 상기 제1 채널 공급층의 일부 영역 상에 형성된 디플리션층과, 상기 제1 채널 공급층 상에 형성되고, 상기 디플리션 영역을 사이에 두고 마주하는 소스 및 드레인 전극과, 상기 디플리션층 상에 형성된 게이트를 포함한다.A HEMT according to an embodiment of the present invention includes a channel layer formed on a substrate including a compound semiconductor and including a 2DEG channel and a depletion area, A depletion layer formed on a depletion region of the channel layer and a partial region of the first channel supply layer; and a depletion layer formed on the first channel supply layer, Source and drain electrodes facing each other and a gate formed on the depletion layer.
이러한 HEMT에서, 상기 제1 채널 공급층보다 분극률이 작은 제2 채널 공급층을 상기 채널층의 디플리션 영역 및 상기 제1 채널 공급층의 일부 영역 상에 구비하고, 상기 디플리션층은 상기 제2 채널 공급층 상에 구비될 수 있다.In this HEMT, a second channel supply layer having a smaller polarization ratio than the first channel supply layer is provided on a depletion region of the channel layer and a partial region of the first channel supply layer, And may be provided on the second channel supply layer.
상기 소스 및 드레인 전극은 상기 디플리션층과 접촉 또는 이격될 수 있다.The source and drain electrodes may be in contact with or spaced from the depletion layer.
상기 게이트와 상기 디플리션층 사이에 절연층이 더 구비될 수 있다.An insulating layer may further be provided between the gate and the depletion layer.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, p형 도핑물질로 도핑된 화합물 반도체층일 수 있다.The depletion layer may be a compound semiconductor layer having a polarization ratio smaller than that of the first channel supply layer and doped with a p-type doping material.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, 분극 유발 주요 성분의 함량이 두께에 따라 달라지는 화합물 반도체층일 수 있다.The depletion layer may be a compound semiconductor layer in which the polarization ratio is smaller than that of the first channel supply layer and the content of the polarization-induced main component varies depending on the thickness.
상기 제1 채널 공급층은 n형 도핑물질로 도핑된 것으로, Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층일 수 있다.The first channel supply layer may be a nitride layer doped with an n-type doping material and including at least one of Al, Ga, and In.
상기 디플리션층은 p형 도핑물질이 도핑된 또는 도핑되지 않은 것으로 Al, Ga 및 In 중 적어도 하나를 포함할 수 있다.The depletion layer may include at least one of Al, Ga, and In, with or without a p-type doping material doped.
상기 제1 및 제2 채널 공급층은 조성이 동일하고, 조성비가 다른 화합물 반도체층일 수 있다.The first and second channel supply layers may be a compound semiconductor layer having the same composition and different composition ratios.
상기 제 1 채널 공급층의 두께는 20nm ~ 200nm이고, 상기 제2 채널 공급층의 두께는 5~20nm일 수 있다.The thickness of the first channel supply layer may be 20 nm to 200 nm, and the thickness of the second channel supply layer may be 5 to 20 nm.
상기 게이트는 금속 또는 질화물일 수 있다.The gate may be a metal or a nitride.
상기 제1 및 제2 채널 공급층은 동일한 분극률을 가질 수 있다.The first and second channel supply layers may have the same polarizability.
본 발명의 일 실시예에 의한 트랜지스터는 2DEG 채널과 디플리션 영역을 포함하는 채널층과, 상기 디플리션 영역을 노출시키는 개구(opening)를 한정하고, 상기 2DEG 채널 상에 형성된 제1 채널 공급층과, 상기 제1 채널 공급층 및 상기 디플리션 영역 상에 형성된 디플리션층과, 상기 제1 채널 공급층 상에 형성되고, 서로 이격된 소스 및 드레인 전극과, 상기 디플리션층 상에 형성된 게이트 전극을 포함하고, 상기 디플리션층은 질소(N)를 함유하고, 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 함유하는 화합물 반도체를 포함한다.A transistor according to an embodiment of the present invention includes a channel layer including a 2DEG channel and a depletion region, an opening for exposing the depletion region, a first channel supply formed on the 2DEG channel, A depletion layer formed on the first channel supply layer and the depletion region; source and drain electrodes formed on the first channel supply layer and spaced apart from each other; Wherein the depletion layer includes a compound semiconductor containing nitrogen (N) and containing at least one of aluminum (Al), gallium (Ga), and indium (In).
이러한 트랜지스터에서 상기 디플리션층과 상기 디플리션 영역 사이에 제2 채널 공급층을 더 포함할 수 있다.And a second channel supply layer between the depletion layer and the depletion region in the transistor.
상기 제2 채널 공급층의 분극률은 상기 제1 채널 공급층의 분극률보다 작을수 있다.The polarization ratio of the second channel supply layer may be smaller than the polarization ratio of the first channel supply layer.
상기 게이트 전극과 상기 디플리션층 사이에 절연층이 더 구비될 수 있다.And an insulating layer may be further provided between the gate electrode and the depletion layer.
상기 디플리션층은 p형 도펀트를 포함할 수 있다.The depletion layer may include a p-type dopant.
상기 디플리션층의 분극률은 상기 제1 채널 공급층의 분극률보다 작을 수 있다.The polarization ratio of the depletion layer may be smaller than the polarization ratio of the first channel supply layer.
본 발명의 다른 실시예에 의한 HEMT는 기판 상에 형성되고, 서로 이격된 소스전극, 드레인 전극 및 게이트 전극과, 상기 게이트 전극 상에 형성된 디플리션층과, 상기 디플리션층의 적어도 일부 상에 형성된 제1 채널 공급층과, 상기 디플리션층 및 상기 제1 채널 공급층 상에 형성된 채널층을 포함하고, 상기 채널층은 상기 제1 채널 공급층에 대응하는 2DEG 채널과 상기 디플리션층에 대응하는 디플리션 영역을 포함할 수 있다.A HEMT according to another embodiment of the present invention includes a source electrode, a drain electrode, and a gate electrode formed on a substrate and spaced apart from each other, a depletion layer formed on the gate electrode, and a drain electrode formed on at least a part of the depletion layer And a channel layer formed on the depletion layer and the first channel supply layer, the channel layer including a 2DEG channel corresponding to the first channel supply layer and a second channel layer corresponding to the depletion layer And a depletion region.
본 발명의 일 실시예에 의한 HEMT의 제조방법은 기판 상에 채널층을 형성하고, 상기 채널층 상에 상기 채널층보다 분극률이 큰 제1 채널 공급층을 형성하고, 상기 제1 채널 공급층의 일부를 제거하여 상기 채널층의 일부를 노출시키고, 상기 제1 채널 공급층 상에 상기 채널층의 노출된 영역을 덮는 디플리션층을 형성하고, 상기 제1 채널 공급층 상에 상기 디플리션층을 사이에 두고 마주하는 소스 및 드레인 전극을 형성하고, 상기 디플리션층 상에 게이트를 형성하는 과정을 포함한다.A method of manufacturing an HEMT according to an embodiment of the present invention includes forming a channel layer on a substrate, forming a first channel supply layer having a higher polarization ratio than the channel layer on the channel layer, Forming a depletion layer on the first channel supply layer to cover an exposed region of the channel layer; and removing the depletion layer on the first channel supply layer, exposing a part of the channel layer, Forming source and drain electrodes facing each other with the gate electrode interposed therebetween, and forming a gate on the depletion layer.
이러한 제조방법에서, 상기 디플리션층을 형성하기 전에, 상기 제1 채널 공급층 상에 상기 채널층의 노출된 영역을 덮고 상기 제1 채널 공급층보다 분극률이 작은 제2 채널 공급층을 형성하고, 상기 디플리션층은 상기 제2 채널 공급층 상에 형성할 수 있다.In this manufacturing method, before forming the depletion layer, a second channel supply layer having a lower polarization ratio than the first channel supply layer is formed on the first channel supply layer, covering the exposed region of the channel layer , And the depletion layer may be formed on the second channel supply layer.
상기 게이트와 상기 디플리션층 사이에 절연층을 형성할 수 있다.An insulating layer may be formed between the gate and the depletion layer.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, p형 도핑물질로 도핑된 화합물 반도체층으로 형성할 수 있다.The depletion layer may be formed of a compound semiconductor layer having a polarization ratio smaller than that of the first channel supply layer and doped with a p-type doping material.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, 분극 유발 주요 성분의 함량이 두께에 따라 달라지는 화합물 반도체층으로 형성할 수 있다.The depletion layer may be formed of a compound semiconductor layer in which the polarization ratio is smaller than that of the first channel supply layer and the content of the polarization-induced main component varies depending on the thickness.
상기 제1 채널 공급층은 n형 도핑물질로 도핑된 것으로, Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층일 수 있다.The first channel supply layer may be a nitride layer doped with an n-type doping material and including at least one of Al, Ga, and In.
상기 디플리션층은 p형 도핑물질이 도핑된 또는 도핑되지 않은 것으로 Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층일 수 있다.The depletion layer may be a nitride layer including at least one of Al, Ga, and In, with or without a p-type doping material doped.
상기 제1 및 제2 채널 공급층은 조성이 동일하고, 조성비가 다른 화합물 반도체층으로 형성할 수 있다.The first and second channel supply layers may be formed of a compound semiconductor layer having the same composition and different composition ratios.
상기 게이트는 금속 또는 질화물로 형성할 수 있다.The gate may be formed of a metal or a nitride.
상기 디플리션층과 상기 제2 채널 공급층은 에피텍시 방법으로 형성할 수 있다.The depletion layer and the second channel supply layer may be formed by an epitaxial method.
상기 소스 및 드레인 전극은 상기 디플리션층과 이격되게 형성할 수 있다.The source and drain electrodes may be spaced apart from the depletion layer.
상기 디플리션층을 형성하기 전에 습식식각으로 상기 채널층의 노출된 영역의 표면 거칠기 완화시킬 수 있다.The surface roughness of the exposed region of the channel layer can be alleviated by wet etching before forming the depletion layer.
상기 제1 및 제2 채널 공급층의 분극률은 동일할 수 있다.The polarization ratio of the first and second channel supply layers may be the same.
본 발명의 일 실시예에 의한 HEMT에서 채널층 상에 채널 공급층이 형성된 다음, 상기 채널 공급층의 게이트 아래에 형성된 부분은 완전히 제거된다. 이후, 상기 채널 공급층이 제거된 채널층 상에 에피텍시 방법으로 디플리션층을 직접 성장시키거나 상기 채널 공급층과 분극률이 같거나 작은 다른 채널 공급층과 디플리션층을 순차적으로 성장시킨다.In the HEMT according to an embodiment of the present invention, a channel supply layer is formed on the channel layer, and then a portion formed under the gate of the channel supply layer is completely removed. Thereafter, a depletion layer is grown directly on the channel layer from which the channel supply layer is removed by an epitaxial method, or another channel supply layer and a depletion layer having a polarization ratio equal to or smaller than that of the channel supply layer are sequentially grown .
게이트 아래의 디플리션 영역 상에 형성되는 디플리션층 또는 다른 채널 공급층과 디플리션층은 에피텍시 방법으로 성장되므로, 게이트와 채널층 사이에 형성되는 물질층의 두께를 정확히 조절할 수 있다. 이에 따라 게이트와 채널층 사이에 형성되는 물질층의 두께는 오차범위 내에서 HEMT 별로 일정하게 유지할 수 있다. 따라서 HEMT 별로 게이트 문턱전압의 변화를 최소화할 수 있는 바, HEMT의 동작 신뢰성이 높아질 수 있다.The depletion layer or the other channel supply layer and the depletion layer formed on the depletion region under the gate are grown by the epitaxial method so that the thickness of the material layer formed between the gate and the channel layer can be precisely controlled. Accordingly, the thickness of the material layer formed between the gate and the channel layer can be kept constant for each HEMT within an error range. Therefore, since the variation of the gate threshold voltage can be minimized for each HEMT, the operation reliability of the HEMT can be enhanced.
또한, 상기 다른 채널 공급층은 게이트와 드레인 전극 사이의 상기 채널 공급층 상에도 성장되므로, 게이트와 드레인 전극 사이의 채널 공급층의 두께는 게이트 아래보다 두껍게 된다. 이에 따라 게이트와 드레인 전극 사이에 디플리션층이 존재하더라도 게이트와 드레인 전극 사이의 채널층에서 2DEG 밀도는 낮아지지 않는다.Also, since the other channel supply layer is also grown on the channel supply layer between the gate and drain electrodes, the thickness of the channel supply layer between the gate and drain electrodes becomes thicker than under the gate. Accordingly, even if a depletion layer exists between the gate and the drain electrode, the 2DEG density in the channel layer between the gate and the drain electrode is not lowered.
도 1은 본 발명의 일 실시예에 의한 HEMT의 단면도이다.
도 2a 내지 도 2c는 도 1에서 디플리션층이 소스 및 드레인 전극 중 적어도 하나와 이격된 경우를 나타낸 단면도들이다.
도 3은 도 1에서 게이트와 디플리션층 사이에 절연층(게이트 절연막)이 더 구비된 경우를 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 의한 HEMT의 단면도이다.
도 5는 도 4에서 게이트와 디플리션층 사이에 절연층(게이트 절연막)이 더 구비된 경우를 나타낸 단면도이다.
도 6 내지 도 12는 본 발명의 일 실시예에 의한 HEMT의 제조방법을 단계별로 나타낸 단면도들이다.
도 13 내지 도 18은 본 발명의 다른 실시예에 의한 HEMT의 제조방법을 단계별로 나타낸 단면도들이다.
도 19 내지 도 22는 본 발명의 또 다른 실시예에 의한 HEMT의 제조방법을 단계별로 나타낸 단면도들이다.
도 23은 본 발명의 일 실시예에 의한 HEMT를 대상으로 실시한 시뮬레이션에서 측정된, 게이트와 드레인 전극 사이의 2DEG와 2DHG 밀도를 나타낸 그래프이다.
도 24a 내지 도 24c는 도 4에서 디플리션층이 소스 및 드레인 전극 중 적어도 하나와 이격된 경우를 나타낸 단면도들이다.
도 25a 및 도 25b 본 발명의 또 다른 실시예에 의한 HEMT를 나타낸 단면도들이다.
도 26a 내지 도 26g는 본 발명의 또 다른 실시예에 의한 HEMT의 제조 방법을 단계별로 나타낸 단면도들이다.1 is a cross-sectional view of an HEMT according to an embodiment of the present invention.
2A to 2C are cross-sectional views illustrating a case where the depletion layer is spaced apart from at least one of the source and drain electrodes in FIG.
3 is a cross-sectional view showing a case where an insulating layer (gate insulating film) is further provided between the gate and the depletion layer in FIG.
4 is a cross-sectional view of an HEMT according to another embodiment of the present invention.
5 is a cross-sectional view showing a case where an insulating layer (gate insulating film) is further provided between the gate and the depletion layer in FIG.
6 to 12 are cross-sectional views illustrating steps of a method of manufacturing an HEMT according to an embodiment of the present invention.
FIGS. 13 to 18 are cross-sectional views showing steps of a method of manufacturing an HEMT according to another embodiment of the present invention.
19 to 22 are cross-sectional views illustrating steps of a method of manufacturing a HEMT according to still another embodiment of the present invention.
23 is a graph showing 2DEG and 2DHG densities between gate and drain electrodes measured in a simulation performed on a HEMT according to an embodiment of the present invention.
FIGS. 24A to 24C are cross-sectional views showing a case where the depletion layer is spaced apart from at least one of the source and drain electrodes in FIG.
25A and 25B are cross-sectional views illustrating a HEMT according to another embodiment of the present invention.
FIGS. 26A to 26G are cross-sectional views illustrating steps of a method of manufacturing a HEMT according to another embodiment of the present invention.
이하, 본 발명의 일 실시예에 의한 HEMT 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, an HEMT according to an embodiment of the present invention and a method of manufacturing the HEMT will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of the layers or regions shown in the figures are exaggerated for clarity of the description.
먼저, 본 발명의 일 실시예에 의한 HEMT에 대해 설명한다.First, an HEMT according to an embodiment of the present invention will be described.
도 1을 참조하면, 기판(30) 상에 버퍼층(32)이 형성되어 있다. 기판(30)은, 예를 들면 실리콘 기판, 실리콘 카바이드(SiC) 기판 또는 알루미늄 산화물(예컨대, Al2O3) 기판일 수 있다. 버퍼층(32)은 화합물 반도체층일 수 있다. 예를 들면, 버퍼층(32)은 GaN층, AlGaN층 또는 AlGaInN층일 수 있다. 기판(30)과 버퍼층(32) 사이에 씨드층(seed layer)이 더 구비될 수 있다. 이때, 상기 씨드층은, 예를 들면 AlN층, AlGaN층일 수 있다. 버퍼층(32) 상에는 2DEG(G1)를 포함하는 물질층(34)이 존재한다. 물질층(34)은 화합물 반도체층일 수 있는데, 예를 들면 GaN층일 수 있다. 2DEG(G1)는 물질층(34)의 상부면 아래에 위치할 수 있다. 2DEG(G1)는 채널 캐리어로 사용될 수 있다. 이와 같이 물질층(34)은 채널 캐리어로 사용되는 2DEG(G1)를 포함하는 바, 채널을 포함하는 물질층이라는 의미로 이하에서 채널층(34)이라 한다. 채널층(34)의 상부면 아래의 일부 영역(A1)에는 2DEG가 존재하지 않는다. 이 영역(A1)은 2DEG가 제거된 영역으로써, 이하, 디플리션 영역(depletion area)(A1)이라 한다. 채널층(34) 상에 제1 채널 공급층(36)이 존재한다. 제1 채널 공급층(36)의 두께는 20nm 이상일 수 있는데, 예를 들면 20nm~200nm일 수 있다. 제1 채널 공급층(36)의 분극률에 따라 그 두께는 20nm이하일 수도 있다. 제1 채널 공급층(36)은 화합물 반도체층일 수 있다. 제1 채널 공급층(36)의 분극률과 밴드갭은 채널층(34)보다 클 수 있다. 채널층(34)과 제1 채널 공급층(36) 사이의 이러한 차이에 따라 채널층(34)에 2DEG(G1)가 나타나게 된다. 제1 채널 공급층(36)의 화합물 반도체는 AlxGa(1-x-y)InyN일 수 있다. 여기서, x는 0<x≤1, y는 0≤y<1, 0<x+y≤1일 수 있다. 예를 들면, 제1 채널 공급층(36)은 AlN, AlGaN, AlInN 및 AlGaInN 중 어느 하나를 포함할 수 있다. 제1 채널 공급층(36)은 2DEG(G1)에 대응하는 채널층(34)의 상부면 상에 존재한다. 채널층(34)의 디플리션 영역(A1) 상에는 제1 채널 공급층(36)이 존재하지 않는다. 제1 채널 공급층(36) 상에 채널층(34)의 디플리션 영역(A1)을 덮는 제2 채널 공급층(38)이 존재한다. 제2 채널 공급층(38)은 제1 채널 공급층(36)의 상부면의 일부 영역을 덮을 수 있다. 제1 채널 공급층(36)보다는 미치는 영향이 적지만, 제2 채널 공급층(38)은 채널층(34)의 2DEG(G1) 생성에 영향을 줄 수 있다. 제2 채널 공급층(38)의 두께는 20nm이하일 수 있는데, 예를 들면 1nm보다 두껍고 20nm보다 얇을 수 있다.Referring to FIG. 1, a
제1 채널 공급층(36) 상에 제2 채널 공급층(38)이 구비됨에 따라 2DEG(G1) 위에 존재하는 채널 공급층(36+38)의 두께는 디플리션 영역(A1) 상에 형성된 채널 공급층(38)보다 두껍게 된다. 디플리션 영역(A1)의 경계에서의 제1 채널 공급층(36)의 단차에 따라 디플리션 영역(A1) 상에서 제2 채널 공급층(38)은 리세스(recess)된 형태가 된다. 이러한 제2 채널 공급층(38)은 화합물 반도체층일 수 있다. 제2 채널 공급층(38)의 화합물 반도체는 AlxGa(1-x-y)InyN일 수 있다. 여기서, x는 0<x≤1, y는 0≤y<1, 0<x+y≤1일 수 있다. 제2 채널 공급층(38)의 분극률은 제1 채널 공급층(36)보다 작을 수 있다. 제1 및 제2 채널 공급층(36, 38)의 분극률은 동일할 수도 있는데, 예를 들면 제2 채널 공급층(38)의 분극률이 제1 채널 공급층(36)의 분극률과 동일할 수 있다. 제1 및 제2 채널 공급층(36, 38)은 동일한 화합물 반도체층일 수 있는데, 이 경우에 제1 및 제2 채널 공급층(36, 38)의 특정 성분, 예를 들면 알루미늄(Al) 또는 인듐(In)의 함량은 다를 수 있다. 예를 들면, 제1 및 제2 채널 공급층(36, 38)이 모두 AlGaN층일 때, 제1 채널 공급층(36)의 알루미늄 함량은 35%이고, 제2 채널 공급층(38)의 알루미늄 함량은 20%일 수 있고, 그 반대일 수도 있다. 제1 및 제2 채널 공급층(36, 38)은 n형 도핑물질으로 도핑된 것일 수도 있다. 실리콘(Si)이 상기 n형 도핑물질로 사용될 수 있으나, 이러한 것으로 제한되지는 않는다.The thickness of the
제2 채널 공급층(38) 상에 디플리션층(40)이 존재한다. 디플리션층(40)은 제2 채널 공급층(38)의 리세스된 부분과 그 둘레를 덮을 수 있다. 2DEG(G1) 위에 존재하는 채널 공급층(36+38)의 전체 두께는 채널층(34)의 디플리션 영역(A1) 상에 형성된 제2 채널 공급층(38)보다 두껍다. 따라서 디플리션층(40)에 의한 영향은 디플리션 영역(A1)으로 제한되는 바, 디플리션층(40)의 존재는 2DEG(G1)의 밀도에 영향을 주지 않는다. 디플리션층(40)의 두께는, 예를 들면 5~500nm일 수 있다.There is a
제2 채널 공급층(38)에 의해 채널층(34)의 디플리션 영역(A1)에 2DEG가 나타나지만, 이렇게 나타난 2DEG는 디플리션층(40)에 의해 제거된다. 이렇게 해서, 디플리션 영역(A1)에는 2DEG가 존재하지 않게 된다. 존재하더라도 그 양은 2DEG(G1)와 비교해서 극히 적을 수 있는 바, 그 영향은 무시할 수 있다. 디플리션층(40)은 화합물 반도체층 또는 질화물층일 수 있다. 이때, 상기 화합물 반도체층은 p형 도핑물질로 도핑된 것일 수 있는데, 예를 들면 GaN층, AlGaN층, AlInN층, AlInGaN층 및 InGaN층 중 어느 하나일 수 있다. 이러한 화합물 반도체층 중에서 InGaN층의 경우는 도핑물질을 포함하지 않을 수 있다. 디플리션층(40)의 질화물층인 경우, 디플리션층(40)은, 예를 들면 InN층일 수 있다. 이때, 상기 InN층은 p형 도핑물질로 도핑된 것일 수 있으나, 이러한 도핑물질을 포함하지 않을 수도 있다. 마그네슘(Mg)이 상기 p형 도핑물질로 사용될 수 있으나, 이것으로 제한되지 않는다. 디플리션층(40)은 또한 p형 반도체층 또는 유전체층을 포함할 수 있다.2DEG appears in the depletion region A1 of the
디플리션층(40)은 제1 채널 공급층(36)과의 분극률 차에 따른 2차원 홀 가스(2-Dimensional Hole Gas)(2DHG)(G2)를 포함할 수 있다. 2DHG(G2)의 형성에 제2 채널 공급층(38)도 영향을 줄 수 있다. 2DHG(G2)는 제2 채널 공급층(38)과 디플리션층(40)의 계면 근처에 존재한다. 2DEG(G1)를 제거할 때, 2DHG(G2)를 함께 제거하면, 도 1의 HEMT의 공간전하(space charge)는 전체적으로 중성(neutral)이 된다. 따라서 도 1의 HEMT는 절연파괴 전압(breakdown voltage)이 훨씬 큰 수퍼 접합(super junction) HEMT가 될 수 있다. The
계속해서, 제1 채널 공급층(36)에서 제2 채널 공급층(38)이 형성되지 않은 영역 상에 소스전극(42S)과 드레인 전극(42D)이 형성되어 있다. 소스 전극(42S)과 드레인 전극(42D)은 디플리션 영역(A1)을 사이에 두고 마주한다. 채널층(34)의 디플리션 영역(A1)은 드레인 전극(42D)보다 소스 전극(42S)에 가까울 수 있다. 소스 전극(42S)과 드레인 전극(42D)은 제2 채널 공급층(38) 및 디플리션층(40)에 접촉된다.Subsequently, a
한편, 도면에 도시하지는 않았지만, 제1 채널 공급층(36)에서 소스 전극(42S)과 드레인 전극(42D) 아래에 형성된 부분이 제거되어 소스 전극(42S)과 드레인 전극(42D)이 채널층(34) 상에 형성될 수도 있다. 이러한 경우는 하기될 다른 실시예에도 적용될 수 있다.The
계속 도 1을 참조하면, 디플리션층(40) 상에 게이트 전극(44)이 존재한다. 게이트 전극(44)은 채널층(34)의 디플리션 영역(A1) 위에 위치할 수 있다. 게이트(44)는 금속 게이트 또는 질화물 게이트일 수 있다. 게이트(44)가 금속 게이트일 때, 게이트(44)는 디플리션층(40)과 오믹 콘택(Ohmic contact)을 이루는 제1 금속 또는 디플리션층(40)과 쇼트기 콘택(Schottky contact)을 이루는 제2 금속으로 형성된 것일 수 있다. 상기 제1 금속은 일함수(workfunction)가 4.5eV 이상인 금속으로써, 예를 들면 니켈(Ni), 이리듐(Ir), 백금(Pt) 및 골드(Au) 중 어느 하나일 수 있다. 상기 제2 금속은 일함수가 4.5eV보다 작은 금속으로써, 예를 들면 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 탄탈륨(Ta) 및 텅스텐(W) 중 어느 하나일 수 있다. 게이트(44)가 질화물 게이트일 때, 게이트(44)는 전이금속 질화물로 형성된 것일 수 있다. 상기 전이금속 질화물은, 예를 들면 TiN, TaN 또는 WN일 수 있다. 또한, 게이트(44)는 도전성 불순물을 포함하는 폴리 실리콘 또는 게르마늄(Ge)으로 형성된 게이트일 수 있다. Continuing to refer to FIG. 1, there is a
한편, 도 2a에 도시한 바와 같이, 디플리션층(40A)은 소스 전극(42S) 및 드레인 전극(42D)과 이격될 수 있다. 또한 도 2b에 도시한 바와 같이, 디플리션층(40B)은 소스 전극(42S)과 이격되고, 드레인 전극(42D)과는 이격되지 않을 수 있다. 또한 도 2c에 도시한 바와 같이, 디플리션층(40C)은 드레인 전극(42D)과 이격되고, 소스 전극(42S)과는 이격되지 않을 수 있다. 소스 전극(42S)과 드레인 전극(42D)은 적어도 하나의 금속 또는 금속 질화물을 포함할 수 있는데, 예를 들면 Au, Ni, Pt, Ti, Al, Pd, Ir, W, Mo, Ta, Cu, TiN, TaN 및 WN 중 적어도 하나를 포함할 수 있다. 소스 전극(42S)과 드레인 전극(42D)은 이러한 것으로 제한되지 않는다.On the other hand, as shown in Fig. 2A, the
또한, 도 3에 도시한 바와 같이, 게이트(44)와 디플리션층(40) 사이에는 누설전류(leakage current)를 방지하기 위한 절연층(46)이 더 구비될 수 있다. 절연층(46)은 실리콘 산화물층 또는 질화물층일 수 있다. 절연층(46)은 도 2a 내지 도 2c에 도시한 고 전자 이동도 트랜지스터에 적용될 수 있다. As shown in FIG. 3, an insulating
도 4는 본 발명의 다른 실시예에 의한 고 전자 이동도 트랜지스터를 보여준다. 도 1의 경우와 다른 부분에 대해서만 설명한다.4 shows a high electron mobility transistor according to another embodiment of the present invention. Only the portions different from the case of Fig. 1 will be described.
도 4를 참조하면, 제1 채널 공급층(36)의 일부 영역 상에 채널층(34)의 디플리션 영역(A1)을 덮는 제2 디플리션층(50)이 구비되어 있다. 제2 디플리션층(50)의 두께는, 예를 들면 1~100nm일 수 있다. 제2 디플리션층(50)은 p형 도핑물질이 도핑된 화합물 반도체층일 수 있는데, 예를 들면 p형 AlGaN층일 수 있다. 제2 디플리션층(50)은 또한 분극 유발 원소의 함량이 점진적으로 변하는 화합물 반도체층일 수 있는데, 예를 들면 알루미늄(Al)의 함량이 밑면에서 윗면으로 갈수록 점점 작아져서 분극밀도가 점점 작아지는, p 도핑 효과를 갖는 AlGaN층일 수 있다. 이러한 제2 디플리션층(50)은 AlGaN층외에도 AlInN층 또는 AlInGaN층이 있을 수 있다. 제2 디플리션층(50)은 도 1의 제2 채널 공급층(38)와 동일한 위치에 구비될 수 있다. 제1 채널 공급층(36)의 상부면에서 제2 디플리션층(50)이 존재하지 않는 영역 상에 소스 전극(42S)과 드레인 전극(42D)이 존재한다. 소스 전극(42S)과 드레인 전극(42D)은 제2 디플리션층(50)과 접촉될 수 있다. 제2 디플리션층(50) 상에 게이트(44)가 존재한다.Referring to FIG. 4, a
한편, 도 5에 도시한 바와 같이, 제2 디플리션층(50)과 게이트(44) 사이에 절연층(46)이 더 구비될 수 있다.5, an insulating
도 24a에 도시한 바와 같이, 디플리션층(50A)은 소스 전극(42S)과 드레인 전극(42D)으로부터 이격될 수 있다. 또한 도 24b에 도시한 바와 같이, 디플리션층(50B)은 소스 전극(42S)과 이격되고, 드레인 전극(42D)과는 이격되지 않을 수 있다. 또한 도 24c에 도시한 바와 같이, 디플리션층(50C)은 드레인 전극(42D)과 이격되고, 소스 전극(42S)과는 이격되지 않을 수 있다.As shown in Fig. 24A, the
다음에는 도 6 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 고 전자 이동도 트랜지스터의 제조방법을 설명한다. 이 과정에서, 도 1 내지 도 5의 설명에서 언급된 부재에 대해서는 동일 참조번호를 사용하고 관련된 설명은 생략한다.Next, a method of manufacturing a high electron mobility transistor according to an embodiment of the present invention will be described with reference to FIGS. 6 to 11. FIG. In this process, the same reference numerals are used for the members mentioned in the description of Figs. 1 to 5, and the related description is omitted.
도 6을 참조하면, 기판(30) 상에 버퍼층(32)을 형성한다. 기판(30)과 버퍼층(32) 사이에 씨드층(미도시)을 형성할 수 있다. 버퍼층(32) 상에 채널층(34)을 형성한다. 채널층(34)은 에피택시(epitaxy) 방법을 이용하여 형성할 수 있다. 채널층(34) 상에 제1 채널 공급층(36')을 형성한다. 제1 채널 공급층(36')과 채널층(34)의 분극률 차이에 따라 채널층(34)의 상부면 아래에 2DEG(G1)가 나타난다. 제1 채널 공급층(36')은 에피텍시 방법을 이용하여 형성할 수 있다. 제1 채널 공급층(36')이 n형 도핑물질, 예를 들면 실리콘(Si)이 도핑된 물질층인 경우, 제1 채널 공급층(36')을 성장시키는 과정에서 상기 n형 도핑물질을 주입시켜 형성할 수 있다. 이때, 제1 채널 공급층(36')의 성장과 상기 n형 도핑물질의 주입은 인-시츄(in-situ)로 수행할 수 있다. 제1 채널 공급층(36')을 형성한 후, 제1 채널 공급층(36')의 상부면 상에 마스크(M1)를 형성한다. 마스크(M1)는 제1 채널 공급층(36')의 상부면의 일부 영역(A2)이 노출되도록 형성한다. 마스크(M1) 형성 후, 제1 채널 공급층(36)의 상부면의 노출된 일부 영역(A2)은 도 1의 채널층(34)의 디플리션 영역(A1)에 대응된다. 마스크(M1)를 형성한 다음, 제1 채널 공급층(36')의 상부면의 노출된 영역(A2)을 제거한다. 이어서 마스크(M1)도 제거한다.Referring to FIG. 6, a
이렇게 해서, 도 7에 도시한 바와 같이, 채널층(34)의 상부면의 일부 영역(A3)이 노출된다. 그리고 일부 영역(A3)을 사이에 두고 이격된 제1 채널 공급층(36")이 형성된다. 도 6의 제1 채널 공급층(36')에서 채널층(34)의 노출된 영역(A3) 상에 형성된 부분이 제거됨에 따라 채널층(34)의 노출된 영역(A3)에서 2DEG(G1)는 사라진다. 이러한 채널층(34)의 노출된 영역(A3)은 도 1의 디플리션 영역(A1)에 해당된다.Thus, as shown in Fig. 7, a part of the upper surface A3 of the
도 6의 제1 채널 공급층(36')의 일부 영역(A2)은 이방성 건식식각으로 제거될 수 있는데, 이러한 식각에 의해 채널층(34)의 상부면의 노출된 영역(A3)의 표면의 거칠기는 커질 수 있다. 따라서 채널층(34)의 상부면의 노출된 영역(A3)의 표면 거칠기를 줄이기 위해 도 7의 결과물을 습식식각한다. 이때, 습식식각 에쳔트(etchant)로 TMAH 또는 KOH를 사용한다. 상기 습식식각에 의해 채널층(34)의 노출된 영역(A3)의 표면 거칠기(rms)는 도 6의 제1 채널 공급층(36')을 이방성 건식식각하기 전과 비슷한 수준으로 줄일 수 있다. 예를 들면, 상기 이방성 건식식각 전에 채널층(34)의 상부면의 표면 거칠기는 1옹스트롱(Å) 정도인데, 상기 이방성 건식식각 후, 채널층(34)의 상부면의 노출된 영역(A3)의 표면 거칠기는 2Å 정도로 커진다. 그러나 상기 습식식각 후, 노출된 영역(A3)의 표면 거칠기는 다시 1Å 정도로 작아진다.A part of the region A2 of the first channel supply layer 36 'of FIG. 6 can be removed by anisotropic dry etching, which etches the surface of the exposed region A3 of the top surface of the
다음, 도 8을 참조하면, 상기 습식식각 후, 제1 채널 공급층(36") 상에 채널층(34)의 상부면의 노출된 영역(A3)을 덮는 제2 채널 공급층(38')을 형성한다. 제2 채널 공급층(38')은 에피텍시 방법으로 형성할 수 있다. 제2 채널 공급층(38')은 제1 채널 공급층(36")과 동일한 조성으로 형성할 수 있으나, 조성 중 한 성분의 함량은 제1 채널 공급층(36")과 다르게 할 수 있다. 예를 들면, 제2 채널 공급층(38')은 제1 채널 공급층(36")과 마찬가지로 AlGaN층을 성장시켜 형성할 수 있는데, Al의 함량은 제1 채널 공급층(36")보다 작게 하여 형성할 수 있다. 채널층(34)의 노출된 영역(A3)과 제1 채널 공급층(36") 사이에는 단차가 존재한다. 이러한 단차는 제2 채널 공급층(38')에도 그대로 전사된다. 이에 따라 제2 채널 공급층(38')이 형성된 후, 채널층(34)의 노출된 영역(A3) 위에서 제2 채널 공급층(38')은 리세스된 형태로 형성된다. 제2 채널 공급층(38')이 형성된 후, 채널층(34)의 노출된 영역(A3)에는 제2 채널 공급층(38')과 채널층(34) 사이의 분극률 차이로 인한 제2 2EDG(G3)가 나타날 수 있다. 제2 2DEG(G3)의 밀도는 제1 채널 공급층(36")에 의해 제1 채널 공급층(36") 아래의 채널층(34)에 나타나는 2DEG(G1)에 비해 낮다.Next, referring to FIG. 8, after the wet etching, a second channel supply layer 38 'is formed on the first channel supply layer 36' 'to cover the exposed region A3 of the upper surface of the
다음, 도 9를 참조하면, 제2 채널 공급층(38') 상에 디플리션층(40')을 형성한다. 디플리션층(40')은 에피텍시 방법으로 형성할 수 있다. 제2 채널 공급층(38')의 리세스된 형태는 디플리션층(40')에도 전사된다. 이에 따라 채널층(34)의 노출된 영역(A3) 위에서 디플리션층(40')은 리세스된 형태로 형성된다. 채널층(34)의 노출된 영역(A3)에 나타나는 제2 2DEG(G3)는 디플리션층(40')이 형성되면서 사라진다.Next, referring to FIG. 9, a depletion layer 40 'is formed on the second channel supply layer 38'. The depletion layer 40 'may be formed by an epitaxial method. The recessed shape of the second channel supply layer 38 'is also transferred to the depletion layer 40'. Thus, the depletion layer 40 'is formed in a recessed shape on the exposed region A3 of the
디플리션층(40') 상에 마스크(M2)를 형성한다. 마스크(M2)는 채널층(34)의 디플리션 영역(A3)과 그 둘레의 영역에 대응하는 디플리션층(40')의 일부 영역을 덮는다. 마스크(M2)에 의해 소스 및 드레인 전극이 형성될 영역이 한정될 수 있다.A mask M2 is formed on the depletion layer 40 '. The mask M2 covers a depletion region A3 of the
도 10을 참조하면, 마스크(M2) 둘레의 디플리션층(40) 및 제2 채널 공급층(38")이 순차적으로 식각되어 디플리션층(40)과 제2 채널 공급층(38)이 형성된다. 이러한 식각은 제1 채널 공급층(36)의 상부면이 노출될 때까지 실시할 수 있다. 식각 후, 마스크(M2)를 제거한다. 이러한 식각에서 제1 채널 공급층(36)의 일부가 식각될 수도 있다. 이러한 식각으로 제1 채널 공급층(36)의 상부면의 제1 영역(36A)과 제2 영역(36B)이 노출된다. 제1 및 제2 영역(36A, 36B)은 이격되어 있고, 채널층(34)의 디플리션 영역(A3)을 사이에 두고 마주한다. 제2 영역(36B)보다 제1 영역(36A)이 디플리션 영역(A3)에 가까울 수 있다. 제1 영역(36A) 상에는 도 11에 도시한 바와 같이 소스 전극(42S)을 형성하고, 제2 영역(36B) 상에는 드레인 전극(42D)을 형성한다. 이러한 소스 및 드레인 전극(42S, 42D)은 도 10의 결과에서 마스크(M2)를 제거하기 전에 제1 및 제2 영역(36A, 36B)과 마스크(M2) 상에 전극 물질층(미도시)을 형성한 다음, 마스크(M2)를 제거하는 리프트 오프 방식으로 형성할 수 있다.10, the
도 11을 참조하면, 소스 전극(42S)과 드레인 전극(42D)은 제2 채널 공급층(38) 및 디플리션층(40)과 접촉된다.Referring to FIG. 11, the
한편, 도 10의 제1 채널 공급층(36)의 상부면이 노출되는 상기 식각에서, 상기 식각은 채널층(34)이 노출될 때까지 실시할 수도 있다. 이 경우, 소스 전극(42S)과 드레인 전극(42D)은 채널층(34) 상에 형성될 수도 있다.On the other hand, in the etching in which the upper surface of the first
도 12를 참조하면, 디플리션층(40) 상에 게이트(44)를 형성한다. 게이트(44)와 디플리션층(40) 사이에 절연층(게이트 절연막)(미도시)을 더 형성할 수도 있다.Referring to FIG. 12, a
다음에는 도 2a에 도시한 HEMT의 제조방법을 도 13 내지 도 18을 참조하여 설명한다. 도 6-도 12를 참조하여 설명한 제조방법과 다른 부분에 대해서만 설명한다.Next, a manufacturing method of the HEMT shown in Fig. 2A will be described with reference to Figs. 13 to 18. Fig. Only the portions different from the manufacturing method described with reference to Figs. 6 to 12 will be described.
도 13을 참조하면, 기판(30) 상에 버퍼층(32), 채널층(34), 제1 채널 공급층(36) 및 제2 채널 공급층(38)을 형성하는 과정은 도 6 내지 도 8에서 설명한 과정과 동일할 수 있다.Referring to FIG. 13, the process of forming the
제2 채널 공급층(38) 상에 제2 채널 공급층(38)의 리세스 부분과 그 둘레의 일부를 덮는 디플리션층(40A)을 형성한다. 이때, 디플리션층(40A)이 덮는 제2 채널 공급층(38)의 면적은 도 10에서 디플리션층(40)이 덮는 제2 채널 공급층(38)의 면적보다 작다. 다시 말하면, 도 13의 디플리션층(40A)의 크기는 도 10의 디플리션층(40)의 크기보다 작다.A
도 14를 참조하면, 제2 채널 공급층(38) 상에 디플리션층(40A)을 덮고, 그 둘레의 제2 채널 공급층(38)의 일부도 덮는 마스크(M3)를 형성한다. 이어서, 마스크(M3) 둘레의 제2 채널 공급층(38)을 식각하여 도 15에 도시한 바와 같이, 제1 채널 공급층(36)을 노출시킨다. 제1 채널 공급층(36)이 노출된 후, 제1 채널 공급층(36)의 노출된 부분은 일정 두께 범위내에서 더 식각될 수 있다.14, a mask M3 covering the
도 16을 참조하면, 제1 채널 공급층(36)의 노출된 영역 상에 도전층(42)을 형성한다. 도전층(42)은 소스 및 드레인 전극(42S, 42D)을 형성하는 물질일 수 있다. 도전층(42)은 마스크(M3) 상에도 형성된다. 도전층(42)을 형성한 다음, 마스크(M3)를 제거한다. 마스크(M3)를 제거하는 과정에서 도전층(42)의 마스크(M3) 상에 형성된 부분도 제거된다. 마스크(M3)가 제거된 후, 디플리션층(40A)의 양측에 남은 도전층(42)은 도 17에 도시한 바와 같이 소스 전극(42S)과 드레인 전극(42D)으로 사용된다. 도 16에서 디플리션층(40A)과 도전층(42)은 마스크(M3)에 의해 이격된 상태가 된다. 따라서 마스크(M3)가 제거된 후, 디플리션층(40A)과 소스 및 드레인 전극(42S, 42D)은 도 17에 도시한 바와 같이 이격된 상태가 된다. 마스크(M3)를 제거한 후, 도 18에 도시한 바와 같이, 디플리션층(40A) 상에 게이트(44)를 형성한다.Referring to FIG. 16, a
다음에는 도 4에 도시한 HEMT의 제조방법을 도 19 내지 도 22를 참조하여 설명한다. 앞서 설명한 제조방법과 다른 부분에 대해서만 설명한다.Next, a manufacturing method of the HEMT shown in Fig. 4 will be described with reference to Figs. 19 to 22. Fig. Only the parts different from the above-described manufacturing method will be described.
도 19를 참조하면, 제1 채널 공급층(36) 상에 채널층(34)의 상부면의 노출된 영역(A3)을 덮는 제2 디플리션층(50')을 형성한다. 제2 디플리션층(50)은 에피텍시 방법으로 형성할 수 있다. 제2 디플리션층(50)에서 채널층(34)의 노출된 영역(A3) 상에 형성된 부분은 제1 채널 공급층(36)의 단차로 인해 리세스된 형태가 된다. 제2 디플리션층(50') 상에 마스크(M4)를 형성한다. 마스크(M4)는 제2 디플리션층(50')의 리세스된 부분과 그 둘레를 덮어 제2 디플리션층(50')에서 소스 및 드레인 전극이 형성될 영역을 한정한다. 이와 같이 마스크(M4)를 형성한 다음, 도 20에 도시한 바와 같이 마스크(M4) 둘레의 제2 디플리션층(50)의 노출된 부분을 식각한다. 이 식각은 제1 채널 공급층(36)이 노출될 때까지 실시한다.Referring to FIG. 19, a second depletion layer 50 'is formed on the first
도 21을 참조하면, 상기 식각에서 노출된 제1 채널 공급층(36)의 영역 상에 도전층(42)을 형성한다. 도전층(42)은 마스크(M4) 상에도 형성된다. 도전층(42) 형성후, 마스크(M4)를 제거하면, 마스크(M4) 상에 형성된 도전층(42)은 마스크(M4)와 함께 제거된다. 이렇게 해서, 도전층(42)은 제1 채널 공급층(36) 상에만 남게 된다. 제2 디플리션층(50) 양쪽의 제1 채널 공급층(36) 상에 남은 도전층(42)은 도 22에 도시한 바와 같이 소스전극(42S)과 드레인 전극(42D)으로 사용된다. 제1 채널 공급층(36) 상에 남은 도전층(42)은 제2 디플리션층(50)의 측면과 접촉된다.Referring to FIG. 21, a
마스크(M4)를 제거한 다음, 도 22에 도시한 바와 같이 제2 디플리션층(50) 상에 게이트(44)를 형성한다.After the mask M4 is removed, a
한편, 도 20에서 마스크(M4)를 제거한 다음, 제2 디플리션층(50)을 덮는 다른 마스크를 형성한 다음, 후속 공정을 진행할 수 있는데, 이렇게 함으로써, 소스 및 드레인 전극(42S, 42D)과 제2 디플리션층(50)이 이격되는 HEMT를 형성할 수 있다.On the other hand, after the mask M4 is removed in FIG. 20, another mask covering the
도 23은 채널층(34)이 GaN층, 제1 채널 공급층(36)이 Al35GaN15층(또는 Al20GaN15층), 제2 채널 공급층(38)이 Al20GaN15층(또는 Al35GaN15층), 디플리션층(40)이 p-GaN층일 때, 측정한 게이트(44)와 소스 및 드레인 전극(42S, 42D) 사이의 2DEG(G1)와 2DHG(G2)의 밀도에 대한 시뮬레이션 결과를 보여준다.23 shows that the
도 23에서 제1 피크(P1)는 2DEG 밀도를 나타내고, 제2 피크(P2)는 2DHG 밀도를 나타낸다.23, the first peak P1 represents the 2DEG density and the second peak P2 represents the 2DHG density.
도 23을 참조하면, 제1 및 제2 채널 공급층(36, 38)의 조성이 동일할 때, 각 층의 성분비가 다른 경우에도 2DEG와 2DHG의 밀도는 1018/cm3 이상으로 높은 것을 알 수 있다. 따라서 제1 및 제2 채널 공급층(36, 38)의 조성이 동일한 경우에도 각 층의 성분비를 다르게 하면, 게이트(44)와 드레인 전극(42D) 사이의 채널층(34)에서 2DEG 밀도는 높게 유지할 수 있고, 게이트(44)와 드레인 전극(42D) 사이의 디플리션층(40)에서 2DHG 밀도도 높게 유지할 수 있음을 알 수 있다.23, when the compositions of the first and second channel supply layers 36 and 38 are the same, the density of 2DEG and 2DHG is higher than 10 18 / cm 3 even when the composition ratio of each layer is different. . Therefore, even if the compositions of the first and second channel supply layers 36 and 38 are the same, the 2DEG density in the
도 25a는 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.25A shows a HEMT according to another embodiment of the present invention.
도 25a를 참조하면, HEMT는 기판(105) 상에 이격되게 형성된 소스전극(110), 게이트 전극(112) 및 드레인 전극(114)을 포함한다. 디플리션층(104)이 게이트 전극(112) 상에 형성되어 있다. 제1 채널 공급층(103)이 디플리션층(104)의 측면 상에 존재한다. 채널층(102)과 패시베이션층(101)이 제1 채널 공급층(103)과 디플리션층(104) 상에 형성되어 있다.Referring to FIG. 25A, the HEMT includes a
도 25a에 도시한 바와 같이, 제1 채널층(102)은 디플리션층(104)과의 계면에디플리션 영역(A1)을 포함하고, 2DEG를 포함하는 제1 채널 공급층(103)과의 계면에 영역(G1)을 포함할 수 있다.25A, the
도 25b는 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다. 도 25a에 도시한 HEMT와 다른 부분에 대해서만 설명한다.25B shows a HEMT according to another embodiment of the present invention. Only the portions different from the HEMT shown in Fig. 25A will be described.
도 25b에 도시된 바와 같이, 디플리션층(104) 대신에 디플리션층(107)과 제1 채널 공급층(103) 사이에 제2 채널 공급층(106)을 포함한다.A second
도 26a 내지 도 26g는 본 발명의 또 다른 실시예에 의한 HEMT의 제조 방법을 단계별로 보여준다.FIGS. 26A to 26G show steps of manufacturing the HEMT according to still another embodiment of the present invention.
도 26a를 참조하면, 전극층(116)이 기판(105) 상에 형성된다. 기판(105)은, 예를 들면 실리콘 기판, 실리콘 카바이드(SiC) 기판 또는 알루미늄 기판(예컨대, Al2O3)일 수 있다. 그러나 기판(105)은 이러한 기판으로 한정되지 않는다. 전극층(116)은 금속 또는 금속 질화물을 포함할 수 있다. 도 26b에 도시한 바와 같이, 전극(116)은 소스 전극(110), 게이트 전극(112) 및 드레인 전극(114)으로 패터닝된다. 도 26c에 도시한 바와 같이, 디플리션층(104')은 소스 전극(110), 게이트 전극(112) 및 드레인 전극(114) 상에 형성된다. 디플리션층(104')은 도 4에서 설명한 디플리션층(50)과 동일한 물질을 포함할 수 있으나, 이러한 물질로 제한되지는 않는다.Referring to Fig. 26A, an
다음, 도 26d에 도시한 바와 같이, 소스전극(110), 게이트 전극(112) 및 드레인 전극(114) 상에 형성된 디플리션층(104')을 에치백(etch back)하여 디플리션층(104)을 형성한다. 도 26e에 도시한 바와 같이, 제1 채널공급층(103')이 디플리션층(104) 상에 형성된다. 제1 채널 공급층(103)은 도 4에서 설명한 제1 채널 공급층(36)과 동일한 물질을 포함할 수 있으나, 이러한 물질로 제한되지는 않는다. 도 26f에 도시한 바와 같이, 제1 채널 공급층(103')을 에치백함으로써 제1 채널 공급층(103)이 형성된다. 제1 채널 공급층(103)은 디플리션층(104)을 부분적으로 노출시킬 수도 있다.26D, a depletion layer 104 'formed on the
다음, 도 26g에 도시한 바와 같이, 채널층(102) 및 패시베이션층(101)이 제1 채널 공급층(103) 상에 순차적으로 형성된다. 채널층(102)은 도 4에서 설명한 채널층(34)과 동일한 물질을 포함할 수 있으나, 이러한 물질로 제한되지는 않는다. 패시베이션층(101)은 절연물질 또는 절연 폴리머 물질을 포함할 수 있으나, 이러한 물질로 한정되지는 않는다. 이때, 상기 절연물질은, 실리콘 산화물과 같은 산화물일 수 있다.Next, as shown in Fig. 26G, the
도 26a 내지 도 26g은 디플리션층(104)를 포함하는 HEMT를 형성하는 방법의 일예를 보여주지만, 디플리션층(104)을 형성하는 대신, 도 25b에 도시한 바와 같이 디플리션층(107)이 제2 채널 공급층(106) 상에 형성될 수도 있다.26A to 26G show an example of a method of forming the HEMT including the
도 25b를 참조하면, 제2 채널 공급층(106)과 디플리션층(107)은 각각 도 1에서 설명한 제2 채널 공급층(38)과 디플리션층(40)과 동일한 물질을 포함할 수도 있다.Referring to FIG. 25B, the second
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.Although a number of matters have been specifically described in the above description, they should be interpreted as examples of preferred embodiments rather than limiting the scope of the invention. Therefore, the scope of the present invention is not to be determined by the described embodiments but should be determined by the technical idea described in the claims.
30:기판 32:버퍼층
34:채널층 36, 38, 50:제1 내지 제3 채널 공급층
40:디플리션층 42:도전층
42S:소스 전극 42D:드레인 전극
44:게이트 50:제2 디플리션층
A1:디플리션 영역
A2:제1 채널 공급층(36)의 상부면의 일부 영역
A3:채널층(34)의 상부면의 일부영역
G1:2DEG G2:2DHG
P1, P2:제1 및 제2 피크30: substrate 32: buffer layer
34: channel layers 36, 38, 50: first to third channel supply layers
40: Dippling layer 42: Conductive layer
42S:
44: gate 50: second depletion layer
A1: The depletion region
A2: a part of the upper surface of the first
A3: a part of the upper surface of the
G1: 2DEG G2: 2DHG
P1, P2: first and second peaks
Claims (37)
상기 기판 상에 형성되고, 2DEG 채널과 디플리션 영역을 포함하는 채널층;
상기 2DEG 채널에 대응하도록 상기 채널층 상에 형성된 제1 채널 공급층;
상기 채널층의 디플리션 영역 및 상기 제1 채널 공급층의 일부 영역 상에 형성되어 상기 디플리션 영역에 2DEG를 발생시키는 제2 채널 공급층;
상기 제2 채널 공급층 상에 형성되고, 상기 제2 채널 공급층에 의해 상기 디플리션 영역에 발생된 상기 2DEG를 제거하는 디플리션층;
상기 제1 채널 공급층 및 상기 채널층 중 어느 하나의 상에 형성되고, 상기 디플리션 영역을 사이에 두고 마주하는 소스 및 드레인 전극; 및
상기 디플리션층 상에 형성된 게이트;를 포함하고,
상기 디플리션층은 상기 제1 채널 공급층과 직접 접촉되지 않는 HEMT.A substrate comprising a compound semiconductor;
A channel layer formed on the substrate, the channel layer including a 2DEG channel and a depletion region;
A first channel supply layer formed on the channel layer to correspond to the 2DEG channel;
A second channel supply layer formed on a depletion region of the channel layer and a portion of the first channel supply layer to generate a 2DEG in the depletion region;
A depletion layer formed on the second channel supply layer and removing the 2DEG generated in the depletion region by the second channel supply layer;
Source and drain electrodes formed on any one of the first channel supply layer and the channel layer and facing the depletion region; And
And a gate formed on the depletion layer,
Wherein the depletion layer is not in direct contact with the first channel supply layer.
상기 제2 채널 공급층은 상기 제1 채널 공급층보다 분극률이 작은 HEMT.The method according to claim 1,
And the second channel supply layer has a smaller polarization ratio than the first channel supply layer.
상기 소스 및 드레인 전극은 상기 디플리션층과 접촉 또는 이격된 HEMT.3. The method according to claim 1 or 2,
Wherein the source and drain electrodes are in contact with or spaced from the depletion layer.
상기 게이트와 상기 디플리션층 사이에 절연층이 더 구비된 HEMT.3. The method according to claim 1 or 2,
And an insulating layer between the gate and the depletion layer.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, p형 도핑물질로 도핑된 화합물 반도체층인 HEMT.The method according to claim 1,
Wherein the depletion layer is a compound semiconductor layer doped with a p-type doping material, the polarization ratio of which is smaller than that of the first channel supply layer.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, 분극 유발 주요 성분의 함량이 두께에 따라 달라지는 화합물 반도체층인 HEMT.The method according to claim 1,
Wherein the depletion layer is a compound semiconductor layer in which the polarization ratio is smaller than that of the first channel supply layer and the content of the polarization-induced main component varies depending on the thickness.
상기 제1 채널 공급층은 n형 도핑물질로 도핑된 것으로, Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층인 HEMT.The method according to claim 1,
Wherein the first channel supply layer is a nitride layer doped with an n-type doping material and including at least one of Al, Ga, and In.
상기 제1 채널 공급층의 두께는 20nm ~ 200nm인 HEMT.The method according to claim 1,
Wherein the first channel supply layer has a thickness of 20 nm to 200 nm.
상기 디플리션층은 p형 도핑물질이 도핑된 또는 도핑되지 않은 것으로 Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층인 HEMT. 3. The method of claim 2,
Wherein the depletion layer is a nitride layer comprising at least one of Al, Ga and In, with or without a p-type doping material doped.
상기 제1 및 제2 채널 공급층은 조성이 동일하고, 조성비가 다른 화합물 반도체층인 HEMT.3. The method of claim 2,
Wherein the first and second channel supply layers have the same composition and different composition ratios.
상기 제 1 채널 공급층의 두께는 20nm ~ 200nm이고, 상기 제2 채널 공급층의 두께는 5~20nm인 HEMT.3. The method of claim 2,
Wherein the first channel supply layer has a thickness of 20 nm to 200 nm and the second channel supply layer has a thickness of 5 to 20 nm.
상기 게이트는 금속 또는 질화물인 HEMT.3. The method according to claim 1 or 2,
Wherein the gate is a metal or a nitride.
상기 제1 및 제2 채널 공급층은 동일한 분극률을 갖는 HEMT.The method according to claim 1,
Wherein the first and second channel supply layers have the same polarizability.
상기 디플리션 영역을 노출시키는 개구(opening)를 한정하고, 상기 2DEG 채널 상에 형성된 제1 채널 공급층;
상기 제1 채널 공급층 및 상기 디플리션 영역 상에 형성되어 상기 디플리션 영역에 2DEG를 발생시키는 제2 채널 공급층;
상기 제2 채널 공급층 상에 형성되고, 상기 제2 채널 공급층에 의해 상기 디플리션 영역에 발생된 상기 2DEG를 제거하는 디플리션층;
상기 제1 채널 공급층 상에 형성되고, 서로 이격된 소스 및 드레인 전극; 및
상기 디플리션층 상에 형성된 게이트 전극을 포함하고,
상기 디플리션층은 질소(N)를 함유하고, 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나를 함유하는 화합물 반도체를 포함하고,
상기 디플리션층은 상기 제1 채널 공급층과 직접 접촉되지 않는 트랜지스터.A channel layer including a 2DEG channel and a depletion region;
A first channel supply layer formed on the 2DEG channel to define an opening exposing the depletion region;
A second channel supply layer formed on the first channel supply layer and the depletion region to generate a 2DEG in the depletion region;
A depletion layer formed on the second channel supply layer and removing the 2DEG generated in the depletion region by the second channel supply layer;
Source and drain electrodes formed on the first channel supply layer and spaced apart from each other; And
And a gate electrode formed on the depletion layer,
Wherein the depletion layer includes a compound semiconductor containing nitrogen (N) and containing at least one of aluminum (Al), gallium (Ga), and indium (In)
Wherein the depletion layer is not in direct contact with the first channel supply layer.
상기 제2 채널 공급층의 분극률은 상기 제1 채널 공급층의 분극률보다 작은 트랜지스터.15. The method of claim 14,
Wherein the polarization ratio of the second channel supply layer is smaller than the polarization ratio of the first channel supply layer.
상기 게이트 전극과 상기 디플리션층 사이에 절연층이 더 구비된 트랜지스터.15. The method of claim 14,
And an insulating layer is further provided between the gate electrode and the depletion layer.
상기 디플리션층은 p형 도펀트를 포함하는 트랜지스터.15. The method of claim 14,
Wherein the depletion layer comprises a p-type dopant.
상기 디플리션층의 분극률은 상기 제1 채널 공급층의 분극률보다 작은 트랜지스터.15. The method of claim 14,
Wherein the polarization ratio of the depletion layer is smaller than the polarization ratio of the first channel supply layer.
상기 기판 상에 형성되고, 서로 이격된 소스전극, 드레인 전극 및 게이트 전극;
상기 게이트 전극 상에 형성된 디플리션층;
상기 디플리션층의 적어도 일부 상에 형성된 제1 채널 공급층;
상기 디플리션층 및 상기 제1 채널 공급층 상에 형성된 채널층; 및
상기 디플리션층과 상기 제1 채널 공급층 및 상기 채널층 사이에 존재하고, 상기 채널층의 디플리션 영역(상기 제1 채널 공급층과 접촉되지 않는 영역)에 2DEG를 발생시키는 다른 채널 공급층;을 포함하고,
상기 채널층은 상기 제1 채널 공급층에 대응하는 2DEG 채널과 상기 디플리션층에 대응하는 상기 디플리션 영역을 포함하고,
상기 디플리션층은 상기 다른 채널 공급층에 의해 상기 디플리션 영역에 발생되는 상기 2DEG를 제거하는 물질층이면서 상기 제1 채널 공급층과 직접 접촉되지 않는 HEMT.Board;
A source electrode, a drain electrode, and a gate electrode formed on the substrate and spaced apart from each other;
A depletion layer formed on the gate electrode;
A first channel supply layer formed on at least a portion of the depletion layer;
A channel layer formed on the depletion layer and the first channel supply layer; And
A second channel supply layer and a second channel supply layer which are present between the depletion layer and the first channel supply layer and the channel layer and which generate a 2DEG in a depletion region (an area not in contact with the first channel supply layer) ≪ / RTI >
Wherein the channel layer includes a 2DEG channel corresponding to the first channel supply layer and the depletion region corresponding to the depletion layer,
Wherein the depletion layer is a material layer that removes the 2DEG generated in the depletion region by the other channel supply layer and is not in direct contact with the first channel supply layer.
상기 채널층 상에 상기 채널층보다 분극률이 큰 제1 채널 공급층을 형성하는 단계;
상기 제1 채널 공급층의 일부를 제거하여 상기 채널층의 일부를 노출시키는 단계;
상기 제1 채널 공급층 상에 상기 채널층의 노출된 영역을 덮고, 상기 채널층의 상기 노출된 영역에 2DEG를 발생시키는 제2 채널 공급층을 형성하는 단계;
상기 채널층의 상기 노출된 영역에 발생되는 상기 2DEG를 제거하는 디플리션층을 상기 제2 채널 공급층 상에 형성하는 단계;
상기 제1 채널 공급층 상에 상기 디플리션층을 사이에 두고 마주하는 소스 및 드레인 전극을 형성하는 단계; 및
상기 디플리션층 상에 게이트를 형성하는 단계;를 포함하고,
상기 디플리션층은 상기 제1 채널 공급층과 직접 접촉되지 않는 HEMT의 제조방법.Forming a channel layer on the substrate;
Forming a first channel supply layer having a higher polarization ratio than the channel layer on the channel layer;
Removing a portion of the first channel supply layer to expose a portion of the channel layer;
Forming a second channel supply layer covering the exposed region of the channel layer on the first channel supply layer and generating a 2DEG in the exposed region of the channel layer;
Forming a depletion layer on the second channel supply layer to remove the 2DEG generated in the exposed region of the channel layer;
Forming source and drain electrodes on the first channel supply layer with the depletion layer interposed therebetween; And
And forming a gate on the depletion layer,
Wherein the depletion layer is not in direct contact with the first channel supply layer.
상기 제2 채널 공급층은 상기 제1 채널 공급층보다 분극률이 작은 HEMT의 제조방법.22. The method of claim 21,
Wherein the second channel supply layer has a lower polarization ratio than the first channel supply layer.
상기 게이트와 상기 디플리션층 사이에 절연층을 형성하는 단계를 더 포함하는 HEMT의 제조방법.23. The method of claim 21 or 22,
And forming an insulating layer between the gate and the depletion layer.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, p형 도핑물질로 도핑된 화합물 반도체층 HEMT의 제조방법.22. The method of claim 21,
Wherein the depletion layer has a polarization ratio smaller than that of the first channel supply layer and is doped with a p-type doping material.
상기 디플리션층은 분극률이 상기 제1 채널 공급층보다 작고, 분극 유발 주요 성분의 함량이 두께에 따라 달라지는 화합물 반도체층인 HEMT의 제조방법.22. The method of claim 21,
Wherein the depletion layer is a compound semiconductor layer in which the polarization ratio is smaller than that of the first channel supply layer and the content of the polarization-induced main component varies depending on the thickness.
상기 제1 채널 공급층은 n형 도핑물질로 도핑된 것으로, Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층인 HEMT의 제조방법.22. The method of claim 21,
Wherein the first channel supply layer is a nitride layer doped with an n-type doping material and including at least one of Al, Ga, and In.
상기 제1 채널 공급층의 두께는 20nm ~ 200nm이고, 상기 디플리션층의 두께는 5~20nm인 HEMT의 제조방법.22. The method of claim 21,
Wherein the first channel supply layer has a thickness of 20 nm to 200 nm and the depletion layer has a thickness of 5 to 20 nm.
상기 디플리션층은 p형 도핑물질이 도핑된 또는 도핑되지 않은 것으로 Al, Ga 및 In 중 적어도 하나를 포함하는 질화물층인 HEMT의 제조방법. 23. The method of claim 22,
Wherein the depletion layer is a nitride layer including at least one of Al, Ga, and In, with or without a p-type doping material doped.
상기 제1 및 제2 채널 공급층은 조성이 동일하고, 조성비가 다른 화합물 반도체층인 HEMT의 제조방법.23. The method of claim 22,
Wherein the first and second channel supply layers have the same composition and different composition ratios.
상기 제 1 채널 공급층의 두께는 20nm ~ 200nm이고, 상기 제2 채널 공급층의 두께는 5~20nm인 HEMT의 제조방법.22. The method of claim 21,
Wherein the first channel supply layer has a thickness of 20 nm to 200 nm and the second channel supply layer has a thickness of 5 to 20 nm.
상기 게이트는 금속 또는 질화물인 HEMT의 제조방법.23. The method of claim 21 or 22,
Wherein the gate is a metal or a nitride.
상기 디플리션층은 에피텍시 방법으로 형성하는 HEMT의 제조방법.22. The method of claim 21,
Wherein the depletion layer is formed by an epitaxial method.
상기 제2 채널 공급층 및 상기 디플리션층은 에피텍시 방법으로 형성하는 HEMT의 제조방법.23. The method of claim 22,
Wherein the second channel supply layer and the depletion layer are formed by an epitaxial method.
상기 소스 및 드레인 전극은 상기 디플리션층과 이격되게 형성하는 HEMT의 제조방법.23. The method of claim 21 or 22,
Wherein the source and drain electrodes are spaced apart from the depletion layer.
상기 디플리션층을 형성하기 전에 상기 채널층의 노출된 영역의 표면 거칠기를 완화시키는 HEMT의 제조방법.23. The method of claim 21 or 22,
Wherein the surface roughness of the exposed region of the channel layer is relaxed before forming the depletion layer.
상기 채널층의 노출된 영역을 습식식각하여 상기 표면 거칠기를 완화시키는 HEMT의 제조방법.36. The method of claim 35,
Wherein the exposed surface of the channel layer is wet etched to reduce the surface roughness.
상기 제1 및 제2 채널 공급층의 분극률은 동일한 HEMT의 제조방법.22. The method of claim 21,
Wherein the polarization ratio of the first and second channel supply layers is the same.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/517,815 US9543391B2 (en) | 2011-10-19 | 2012-06-14 | High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same |
| CN201210211463.3A CN103066121B (en) | 2011-10-19 | 2012-06-21 | Transistor and its manufacture method |
| JP2012231776A JP2013089973A (en) | 2011-10-19 | 2012-10-19 | High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110107057 | 2011-10-19 | ||
| KR1020110107057 | 2011-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130043047A KR20130043047A (en) | 2013-04-29 |
| KR101955337B1 true KR101955337B1 (en) | 2019-03-07 |
Family
ID=48441487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120059433A KR101955337B1 (en) | 2011-10-19 | 2012-06-01 | High Electron Mobility Transistor having reduced threshold voltage variation and method of manufacturing the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2013089973A (en) |
| KR (1) | KR101955337B1 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014097526A1 (en) * | 2012-12-20 | 2014-06-26 | パナソニック株式会社 | Field effect transistor and method for producing same |
| JP6469559B2 (en) * | 2015-10-13 | 2019-02-13 | 株式会社豊田中央研究所 | Semiconductor device |
| KR102445546B1 (en) * | 2015-12-22 | 2022-09-21 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Tft substrate, display panel and display device having the same |
| KR102441150B1 (en) * | 2015-12-22 | 2022-09-07 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Tft substrate, display panel and display device having the same |
| KR102448473B1 (en) * | 2015-12-22 | 2022-09-28 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Tft substrate, display panel and display device having the same |
| KR102431047B1 (en) * | 2015-12-22 | 2022-08-11 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Tft substrate, display panel and display device having the same |
| KR102431040B1 (en) * | 2015-12-22 | 2022-08-11 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Tft substrate, display panel and display device having the same |
| US11081485B2 (en) * | 2019-10-23 | 2021-08-03 | Win Semiconductors Corp. | Monolithic integrated circuit device having gate-sinking pHEMTs |
| CN114078966B (en) * | 2020-08-13 | 2023-12-01 | 复旦大学 | Radio frequency AlGaN/GaN device with composite channel structure and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006512775A (en) * | 2003-01-02 | 2006-04-13 | クリー インコーポレイテッド | Semiconductor device manufacturing method and flip-chip integrated circuit |
| US20090057720A1 (en) * | 2007-08-29 | 2009-03-05 | Sanken Electric Co., Ltd. | Field-Effect Semiconductor Device, and Method of Fabrication |
| JP2010103425A (en) * | 2008-10-27 | 2010-05-06 | Sanken Electric Co Ltd | Nitride semiconductor device |
| JP2010147347A (en) * | 2008-12-19 | 2010-07-01 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
| US20100264461A1 (en) * | 2005-09-16 | 2010-10-21 | Siddharth Rajan | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor |
-
2012
- 2012-06-01 KR KR1020120059433A patent/KR101955337B1/en active IP Right Grant
- 2012-10-19 JP JP2012231776A patent/JP2013089973A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006512775A (en) * | 2003-01-02 | 2006-04-13 | クリー インコーポレイテッド | Semiconductor device manufacturing method and flip-chip integrated circuit |
| US20100264461A1 (en) * | 2005-09-16 | 2010-10-21 | Siddharth Rajan | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor |
| US20090057720A1 (en) * | 2007-08-29 | 2009-03-05 | Sanken Electric Co., Ltd. | Field-Effect Semiconductor Device, and Method of Fabrication |
| JP2010103425A (en) * | 2008-10-27 | 2010-05-06 | Sanken Electric Co Ltd | Nitride semiconductor device |
| JP2010147347A (en) * | 2008-12-19 | 2010-07-01 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013089973A (en) | 2013-05-13 |
| KR20130043047A (en) | 2013-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543391B2 (en) | High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same | |
| KR101955337B1 (en) | High Electron Mobility Transistor having reduced threshold voltage variation and method of manufacturing the same | |
| US9502524B2 (en) | Compound semiconductor device having gallium nitride gate structures | |
| US9029218B2 (en) | Tunneling field-effect transistor with direct tunneling for enhanced tunneling current | |
| US20200203522A1 (en) | Normally-off transistor with reduced on-state resistance and manufacturing method | |
| CN108807527B (en) | Group IIIA nitride HEMT with tunnel diode in gate stack | |
| US8766276B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN113130644B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20200091343A1 (en) | Dopant Concentration Boost in Epitaxially Formed Material | |
| US8803158B1 (en) | High electron mobility transistor and method of forming the same | |
| CN109037324B (en) | HEMT transistor with high stress compliance during off-state and method of fabricating the same | |
| US10559677B2 (en) | Method of fabricating an enhancement mode group III-nitride HEMT device and a group III-nitride structure fabricated therefrom | |
| US20200185514A1 (en) | Semiconductor devices and methods for forming the same | |
| US11545567B2 (en) | Methods for forming fluorine doped high electron mobility transistor (HEMT) devices | |
| US11335797B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US8558242B2 (en) | Vertical GaN-based metal insulator semiconductor FET | |
| CN110875383B (en) | Semiconductor device and method for manufacturing the same | |
| TW202329461A (en) | High electron mobility transistor and method for fabricating the same | |
| US11888054B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR102402771B1 (en) | Semiconductor device and method for fabricating the same | |
| KR20190112523A (en) | Heterostructure Field Effect Transistor and production method thereof | |
| TW202010125A (en) | Semiconductor devices and methods for forming same | |
| CN117316767B (en) | Semiconductor device and preparation method thereof | |
| US20240154012A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN113035934A (en) | GaN-based HEMT device and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |