KR101950319B1 - 온 다이 터미네이션 회로 - Google Patents

온 다이 터미네이션 회로 Download PDF

Info

Publication number
KR101950319B1
KR101950319B1 KR1020120069155A KR20120069155A KR101950319B1 KR 101950319 B1 KR101950319 B1 KR 101950319B1 KR 1020120069155 A KR1020120069155 A KR 1020120069155A KR 20120069155 A KR20120069155 A KR 20120069155A KR 101950319 B1 KR101950319 B1 KR 101950319B1
Authority
KR
South Korea
Prior art keywords
control signal
termination
signal
latency
command
Prior art date
Application number
KR1020120069155A
Other languages
English (en)
Other versions
KR20140000999A (ko
Inventor
정종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120069155A priority Critical patent/KR101950319B1/ko
Priority to US13/710,834 priority patent/US9118312B2/en
Priority to CN201310049408.3A priority patent/CN103516348B/zh
Publication of KR20140000999A publication Critical patent/KR20140000999A/ko
Application granted granted Critical
Publication of KR101950319B1 publication Critical patent/KR101950319B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

안정적인 온 다이 터미네이션 기능 제어가 가능하도록 한 온 다이 터미네이션 회로를 제공하고자 하는 것으로, 클럭 인에이블 신호의 활성화 구간동안 클럭 신호를 출력하도록 구성된 클럭 신호 생성 블록; 상기 클럭 신호, 제 1 터미네이션 제어 신호 및 제 2 터미네이션 제어 신호에 응답하여 입출력 패드에 대한 터미네이션 동작을 수행하도록 구성된 터미네이션 블록; 클럭 신호와 레이턴시 제어 신호에 응답하여 제 1 명령의 레이턴시를 조정하여 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 제 1 터미네이션 제어 블록; 상기 클럭 신호와 상기 레이턴시 제어 신호에 응답하여 제 2 명령의 레이턴시를 조정한 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 제 2 터미네이션 제어 블록; 및 상기 제 1 명령과 상기 제 2 명령 중에서 어느 하나라도 활성화된 경우 상기 클럭 인에이블 신호를 활성화시키도록 구성된 클럭 인에이블 신호 생성 블록을 포함한다.

Description

온 다이 터미네이션 회로{ON DIE TERMINATION CIRCUIT}
본 발명은 반도체 장치에 관한 것으로서, 특히 온 다이 터미네이션 회로에 관한 것이다.
반도체 장치는 종단 예를 들어, 입출력 패드의 임피던스를 원하는 값으로 매칭(Matching) 시키는 터미네이션 동작을 수행하기 위한 온 다이 터미네이션 회로를 포함할 수 있다.
본 발명의 실시예는 안정적인 온 다이 터미네이션 기능 제어가 가능하도록 한 온 다이 터미네이션 회로를 제공한다.
본 발명의 실시예는 클럭 인에이블 신호의 활성화 구간동안 클럭 신호를 출력하도록 구성된 클럭 신호 생성 블록; 상기 클럭 신호, 제 1 터미네이션 제어 신호 및 제 2 터미네이션 제어 신호에 응답하여 입출력 패드에 대한 터미네이션 동작을 수행하도록 구성된 터미네이션 블록; 클럭 신호와 레이턴시 제어 신호에 응답하여 제 1 명령의 레이턴시를 조정하여 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 제 1 터미네이션 제어 블록; 상기 클럭 신호와 상기 레이턴시 제어 신호에 응답하여 제 2 명령의 레이턴시를 조정한 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 제 2 터미네이션 제어 블록; 및 상기 제 1 명령과 상기 제 2 명령 중에서 어느 하나라도 활성화된 경우 상기 클럭 인에이블 신호를 활성화시키도록 구성된 클럭 인에이블 신호 생성 블록을 포함할 수 있다.
본 발명의 실시예는 온 다이 터미네이션 명령과 다이나믹 온 다이 터미네이션 명령 중에서 어느 하나라도 활성화된 경우 클럭 인에이블 신호를 활성화시키도록 구성된 클럭 인에이블 신호 생성 블록; 상기 클럭 인에이블 신호의 활성화 구간동안 지연 고정 클럭 신호를 출력하도록 구성된 지연 고정 루프; 상기 지연 고정 클럭 신호, 제 1 터미네이션 제어 신호 및 제 2 터미네이션 제어 신호에 응답하여 입출력 패드의 임피던스를 조정하는 터미네이션 동작을 수행하도록 구성된 터미네이션 블록; 상기 온 다이 터미네이션 명령이 활성화되면 상기 지연 고정 클럭 신호와 레이턴시 제어 신호에 응답하여 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 제 1 터미네이션 제어 블록; 및 상기 다이나믹 온 다이 터미네이션 명령이 활성화되면 상기 지연 고정 클럭 신호와 상기 레이턴시 제어 신호에 응답하여 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 제 2 터미네이션 제어 블록을 포함할 수 있다.
본 발명의 실시예는 온 다이 터미네이션 명령이 활성화되지 않는 경우에도, 다이나믹 온 다이 터미네이션 기능의 동작이 가능하므로 입출력 패드의 임피던스를 원하는 값으로 안정적으로 조정할 수 있다.
도 1은 본 발명의 실시예에 따른 온 다이 터미네이션 회로(100)의 블록도,
도 2는 도 1의 클럭 인에이블 신호 생성부(CLKEN GEN)(160)의 회로도,
도 3은 도 1의 제 1 레이턴시 시프트 블록(OLS)(143)의 회로도,
도 4는 도 1의 제 2 레이턴시 시프트 블록(DOLS)(155)의 회로도,
도 5는 본 발명의 실시예에 따른 온 다이 터미네이션 회로(100)의 온 다이 터미네이션 동작 타이밍도,
도 6은 본 발명의 다른 실시예에 따른 온 다이 터미네이션 회로(200)의 블록도,
도 7은 도 6의 클럭 인에이블 신호 생성부(CLKEN GEN)(260)의 회로도,
도 8은 도 6의 제 2 레이턴시 시프트 블록(DOLS)(255)의 회로도,
도 9는 본 발명의 다른 실시예에 따른 온 다이 터미네이션 회로(200)의 온 다이 터미네이션 동작 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 온 다이 터미네이션 회로(100)는 클럭 신호 생성 블록 즉, 지연 고정 루프(DLL)(110), 터미네이션 블록(120), 입출력 패드(DQ/DQS)(130), 제 1 터미네이션 제어 블록(140), 제 2 터미네이션 제어 블록(150) 및 클럭 인에이블 신호 생성 블록(160)을 포함한다.
지연 고정 루프(110)는 외부 클럭 신호(CLK)에 대한 지연 고정 동작을 수행하여 생성한 지연 고정 클럭 신호(DLLCLK)를 클럭 인에이블 신호(CLKEN)에 응답하여 출력하도록 구성된다.
터미네이션 블록(120)은 제 1 터미네이션 제어 신호(ODTEN)와 제 2 터미네이션 제어 신호(DODTEN)에 응답하여 입출력 패드(130)에 대한 터미네이션 동작을 수행하도록 구성된다.
터미네이션 블록(120)은 제 1 터미네이션 제어 신호(ODTEN)의 활성화, 제 2 터미네이션 제어 신호(DODTEN)의 활성화 및 두 신호(ODTEN, DODTEN)가 모두 비 활성화된 경우 각각에 대하여 서로 다른 임피던스가 설정될 수 있다.
입출력 패드(130)는 복수의 패드들 즉, 복수의 DQ 패드와 DQS 패드를 포함할 수 있다.
제 1 터미네이션 제어 블록(140)은 지연 고정 클럭 신호(DLLCLK)와 레이턴시 제어 신호(CWL<0:M>)에 응답하여 제 1 터미네이션 명령(ODTCOM)의 레이턴시를 조정하여 제 1 터미네이션 제어 신호(ODTEN)를 생성하도록 구성된다.
제 2 터미네이션 제어 블록(150)은 지연 고정 클럭 신호(DLLCLK)와 레이턴시 제어 신호(CWL<0:M>)에 응답하여 제 2 터미네이션 명령(DODT)의 레이턴시를 조정하여 제 2 터미네이션 제어 신호(DODTEN)를 생성하도록 구성된다.
클럭 인에이블 신호 생성 블록(160)은 제 1 터미네이션 명령(ODTCOM) 및 제 1 터미네이션 제어 신호(ODTEN)에 응답하여 클럭 인에이블 신호(CLKEN)를 생성하도록 구성된다.
제 1 터미네이션 제어 블록(140)은 타이밍 조정 블록(ODT CTRL)(141), 가변 지연부(VDL1)(142) 및 레이턴시 시프트 블록(OLS)(143)을 포함한다.
타이밍 조정 블록(141)은 외부 명령(ODT)의 타이밍을 설정 시간만큼 조정하여 제 1 터미네이션 명령(ODTCOM)을 생성하도록 구성된다.
가변 지연부(142)는 제 1 터미네이션 명령(ODTCOM)을 지연시켜 예비 제어 신호(ODTCOMD)를 생성하도록 구성된다.
이때 가변 지연부(142)의 지연시간은 지연 고정 루프(110) 내부의 가변 지연 회로와 동일하게 조정될 수 있다.
레이턴시 시프트 블록(143)은 제 예비 제어 신호(ODTCOMD)를 지연 고정 클럭 신호(DLLCLK)를 기준으로 레이턴시 제어 신호(CWL<0:M>)에 응답하여 정해진 레이턴시 만큼 지연시켜 제 1 터미네이션 제어 신호(ODTEN)를 생성하도록 구성된다.
제 2 터미네이션 제어 블록(150)은 커맨드 디코더(152), 타이밍 조정 블록(CMD CTRL)(153), 가변 지연부(VDL2)(154) 및 레이턴시 시프트 블록(DOLS)(155)을 포함한다.
커맨드 디코더(152)는 외부 명령(CMD)이 라이트 동작을 정의하는 경우, 즉, 라이트 명령(WT)인 경우, 출력 신호를 활성화시키도록 구성된다.
타이밍 조정 블록(153)은 커맨드 디코더(152)의 출력 신호의 타이밍을 설정 시간만큼 조정하여 제 2 터미네이션 명령(DODT)을 생성하도록 구성된다.
이때 제 2 터미네이션 명령(DODT)은 라이트 동작 시 온 다이 터미네이션 기능이 활성화되도록 하는 명령이 될 수 있다.
가변 지연부(154)는 제 2 터미네이션 명령(DODT)을 지연시켜 예비 제어 신호(DODTD)를 생성하도록 구성된다.
이때 가변 지연부(154)의 지연시간은 지연 고정 루프(110) 내부의 가변 지연 회로와 동일하게 조정될 수 있다.
레이턴시 시프트 블록(155)은 예비 제어 신호(DODTD)를 지연 고정 클럭 신호(DLLCLK)를 기준으로 레이턴시 제어 신호(CWL<0:M>)에 응답하여 정해진 레이턴시 만큼 지연시켜 제 2 터미네이션 제어 신호(DODTEN)를 생성하도록 구성된다.
도 2에 도시된 바와 같이, 클럭 인에이블 신호 생성 블록(160)은 제 1 터미네이션 명령(ODTCOM)과 제 1 터미네이션 제어 신호(ODTEN)를 논리합하여 클럭 인에이블 신호(CLKEN)를 생성하도록 구성된다.
도 3에 도시된 바와 같이, 레이턴시 시프트 블록(143)은 복수의 플립플롭(DFF) 및 시프트 제어부(144)를 포함할 수 있다.
시프트 제어부(144)는 레이턴시 제어 신호(CWL<0:M>)에 응답하여 시프트 제어 신호(EN<1:n>)를 생성한다.
복수의 플립플롭(DFF)은 시프트 제어 신호(EN<1:n>)에 응답하여 지연 고정 클럭 신호(DLLCLK)를 기준으로 예비 제어 신호(ODTCOMD)를 시프트시켜 제 1 터미네이션 제어 신호(ODTEN)를 생성한다.
도 4에 도시된 바와 같이, 레이턴시 시프트 블록(155)은 복수의 플립플롭(DFF) 및 시프트 제어부(156)를 포함할 수 있다.
시프트 제어부(156)는 레이턴시 제어 신호(CWL<0:M>)에 응답하여 시프트 제어 신호(EN<1:n>)를 생성한다.
복수의 플립플롭(DFF)은 시프트 제어 신호(EN<1:n>)에 응답하여 지연 고정 클럭 신호(DLLCLK)를 기준으로 예비 제어 신호(DODTD)를 시프트시켜 제 2 터미네이션 제어 신호(DODTEN)를 생성한다.
상술한 본 발명의 실시예에 따른 온 다이 터미네이션 회로(100)의 온 다이 터미네이션 동작을 도 5를 참조하여 설명하기로 한다.
먼저, 제 1 터미네이션 명령(ODTCOM)과 제 2 터미네이션 명령(DODT)은 각각 외부 명령(ODT)과 외부 명령(CMD)에 기인하여 생성된다.
이때 외부 명령(ODT)은 온 다이 터미네이션 명령인데 반하여, 외부 명령(CMD)은 라이트 명령(WT)이 될 수 있다.
즉, 제 2 터미네이션 명령(DODT)은 라이트 동작 시 이루어지는 다이나믹 온 다이 터미네이션 기능을 수행하기 위한 명령이다.
따라서 외부 명령(ODT)이 활성화됨에 따라 지연 고정 클럭 신호(DLLCLK)를 기준으로 제 1 터미네이션 명령(ODTCOM)이 생성된다.
제 1 터미네이션 명령(ODTCOM)이 생성됨에 따라 클럭 인에이블 신호(CLKEN)가 활성화된다.
이어서 예비 제어 신호(ODTCOMD)의 레이턴시 시프트가 이루어져 제 1 터미네이션 제어 신호(ODTEN)가 활성화된다.
그리고 제 1 터미네이션 제어 신호(ODTEN)의 비 활성화에 따라 클럭 인에이블 신호(CLKEN)가 비 활성화된다.
한편, 클럭 인에이블 신호(CLKEN)의 활성화 구간에서 외부 커맨드(CMD) 즉, 라이트 명령(WT)에 따라 제 2 터미네이션 명령(DODT)이 생성된다.
이어서 예비 제어 신호(DODTD)의 레이턴시 시프트가 이루어져 제 2 터미네이션 제어 신호(DODTEN)가 활성화된다.
클럭 인에이블 신호(CLKEN)가 활성화된 구간 동안 터미네이션 블록(120)은 지연 고정 클럭 신호(DLLCLK)를 제공 받아 입출력 패드(130)에 대한 터미네이션 동작을 수행할 수 있다.
터미네이션 블록(120)은
외부 명령(ODT) 즉, 온 다이 터미네이션 명령이 비 활성화된 경우(제 1 터미네이션 제어 신호(ODTEN)가 비 활성화된 경우)(온 다이 터미네이션 오프),
외부 명령(ODT)이 활성화되고 외부 명령(CMD) 즉, 라이트 명령(WT)이 비 활성화된 경우(제 1 터미네이션 제어 신호(ODTEN)가 활성화되고, 제 2 터미네이션 제어 신호(DODTEN)가 비 활성화된 경우 경우)(노멀 온 다이 터미네이션), 그리고
외부 명령(ODT) 및 외부 명령(CMD)이 모두 활성화된 경우(제 1 터미네이션 제어 신호(ODTEN) 및 제 2 터미네이션 제어 신호(DODTEN)가 활성화된 경우)(다이나믹 온 다이 터미네이션)
각각에 대하여 입출력 패드(130)의 임피던스를 서로 다르게 조정하여 터미네이션 동작을 수행한다.
즉, 터미네이션 블록(120)은 온 다이 터미네이션 오프의 경우, 입출력 패드(130)의 임피던스를 제 1 터미네이션 임피던스(RTT_PARK)로 조정한다.
터미네이션 블록(120)은 노멀 온 다이 터미네이션의 경우, 입출력 패드(130)의 임피던스를 제 2 터미네이션 임피던스(RTT_NOM)로 조정한다.
터미네이션 블록(120)은 다이나믹 온 다이 터미네이션의 경우, 입출력 패드(130)의 임피던스를 제 3 터미네이션 임피던스(RTT_WR)로 조정한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다른 실시예를 보다 상세히 설명하기로 한다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 온 다이 터미네이션 회로(200)는 클럭 신호 생성 블록 즉, 지연 고정 루프(DLL)(110), 터미네이션 블록(120), 입출력 패드(DQ/DQS)(130), 제 1 터미네이션 제어 블록(140), 제 2 터미네이션 제어 블록(250) 및 클럭 인에이블 신호 생성 블록(260)을 포함한다.
지연 고정 루프(110)는 외부 클럭 신호(CLK)에 대한 지연 고정 동작을 수행하여 생성한 지연 고정 클럭 신호(DLLCLK)를 클럭 인에이블 신호(CLKEN)에 응답하여 출력하도록 구성된다.
터미네이션 블록(120)은 제 1 터미네이션 제어 신호(ODTEN)와 제 2 터미네이션 제어 신호(DODTEN)에 응답하여 입출력 패드(130)에 대한 터미네이션 동작을 수행하도록 구성된다.
터미네이션 블록(120)은 제 1 터미네이션 제어 신호(ODTEN)의 활성화, 제 2 터미네이션 제어 신호(DODTEN)의 활성화 및 두 신호(ODTEN, DODTEN)가 모두 비 활성화된 경우 각각에 대하여 서로 다른 임피던스가 설정될 수 있다.
입출력 패드(130)는 복수의 패드들 즉, 복수의 DQ 패드와 DQS 패드를 포함할 수 있다.
제 1 터미네이션 제어 블록(140)은 지연 고정 클럭 신호(DLLCLK)와 레이턴시 제어 신호(CWL<0:M>)에 응답하여 제 1 터미네이션 명령(ODTCOM)의 레이턴시를 조정하여 제 1 터미네이션 제어 신호(ODTEN)를 생성하도록 구성된다.
제 2 터미네이션 제어 블록(250)은 지연 고정 클럭 신호(DLLCLK)와 레이턴시 제어 신호(CWL<0:M>)에 응답하여 제 2 터미네이션 명령(DODT)의 레이턴시를 조정한 제 2 터미네이션 제어 신호(DODTEN)를 생성하도록 구성된다.
또한 제 2 터미네이션 제어 블록(250)은 제 2 터미네이션 명령(DODT) 및 제 2 터미네이션 제어 신호(DODTEN)에 응답하여 구간 신호(DODTCLKEN)를 생성하도록 구성된다.
클럭 인에이블 신호 생성 블록(260)은 제 1 터미네이션 명령(ODTCOM), 제 1 터미네이션 제어 신호(ODTEN), 제 2 터미네이션 명령(DODT) 및 구간 신호(DODTCLKEN)에 응답하여 클럭 인에이블 신호(CLKEN)를 생성하도록 구성된다.
제 1 터미네이션 제어 블록(140)은 타이밍 조정 블록(ODT CTRL)(141), 가변 지연부(VDL1)(142) 및 레이턴시 시프트 블록(OLS)(143)을 포함한다.
타이밍 조정 블록(141)은 외부 명령(ODT)의 타이밍을 설정 시간만큼 조정하여 제 1 터미네이션 명령(ODTCOM)을 생성하도록 구성된다.
가변 지연부(142)는 제 1 터미네이션 명령(ODTCOM)을 지연시켜 예비 제어 신호(ODTCOMD)를 생성하도록 구성된다.
이때 가변 지연부(142)의 지연시간은 지연 고정 루프(110) 내부의 가변 지연 회로와 동일하게 조정될 수 있다.
레이턴시 시프트 블록(143)은 예비 제어 신호(ODTCOMD)를 지연 고정 클럭 신호(DLLCLK)를 기준으로 레이턴시 제어 신호(CWL<0:M>)에 응답하여 정해진 레이턴시 만큼 지연시켜 제 1 터미네이션 제어 신호(ODTEN)를 생성하도록 구성된다.
제 2 터미네이션 제어 블록(150)은 커맨드 디코더(152), 타이밍 조정 블록(CMD CTRL)(153), 가변 지연부(VDL2)(154) 및 레이턴시 시프트 블록(DOLS)(255)을 포함한다.
커맨드 디코더(152)는 외부 명령(CMD)이 라이트 동작을 정의하는 경우, 즉, 라이트 명령(WT)인 경우, 출력 신호를 활성화시키도록 구성된다.
타이밍 조정 블록(153)은 커맨드 디코더(152)의 출력 신호의 타이밍을 설정 시간만큼 조정하여 제 2 터미네이션 명령(DODT)을 생성하도록 구성된다.
이때 제 2 터미네이션 명령(DODT)은 라이트 동작 시 온 다이 터미네이션 기능이 활성화되도록 하는 명령이 될 수 있다.
가변 지연부(154)는 제 2 터미네이션 명령(DODT)을 지연시켜 예비 제어 신호(DODTD)를 생성하도록 구성된다.
이때 가변 지연부(154)의 지연시간은 지연 고정 루프(110) 내부의 가변 지연 회로와 동일하게 조정될 수 있다.
레이턴시 시프트 블록(255)은 예비 제어 신호(DODTD)를 지연 고정 클럭 신호(DLLCLK)를 기준으로 레이턴시 제어 신호(CWL<0:M>)에 응답하여 정해진 레이턴시 만큼 지연시켜 제 2 터미네이션 제어 신호(DODTEN)를 생성하도록 구성된다.
레이턴시 시프트 블록(255)은 예비 제어 신호(DODTD) 및 제 2 터미네이션 제어 신호(DODTEN)에 응답하여 구간 신호(DODTCLKEN)를 생성하도록 구성된다.
도 7에 도시된 바와 같이, 클럭 인에이블 신호 생성 블록(260)은 제 1 터미네이션 명령(ODTCOM), 제 1 터미네이션 제어 신호(ODTEN), 제 2 터미네이션 명령(DODT) 및 구간 신호(DODTCLKEN)를 논리합하여 클럭 인에이블 신호(CLKEN)를 생성하도록 구성된다.
도 8에 도시된 바와 같이, 레이턴시 시프트 블록(255)은 복수의 플립플롭(DFF), 시프트 제어부(256) 및 로직 게이트(257)를 포함할 수 있다.
시프트 제어부(256)는 레이턴시 제어 신호(CWL<0:M>)에 응답하여 시프트 제어 신호(EN<1:n>)를 생성한다.
복수의 플립플롭(DFF)은 시프트 제어 신호(EN<1:n>)에 응답하여 지연 고정 클럭 신호(DLLCLK)를 기준으로 예비 제어 신호(DODTD)를 시프트시켜 제 2 터미네이션 제어 신호(DODTEN)를 생성한다.
로직 게이트(257)는 예비 제어 신호(DODTD) 및 복수의 플립플롭(DFF)의 출력 신호들을 논리합하여 구간 신호(DODTCLKEN)를 생성한다.
상술한 본 발명의 실시예에 따른 온 다이 터미네이션 회로(200)의 온 다이 터미네이션 동작을 도 9를 참조하여 설명하기로 한다.
먼저, 제 1 터미네이션 명령(ODTCOM)과 제 2 터미네이션 명령(DODT)은 각각 외부 명령(ODT)과 외부 명령(CMD)에 기인하여 생성된다.
이때 외부 명령(ODT)은 온 다이 터미네이션 명령인데 반하여, 외부 명령(CMD)은 라이트 명령(WT)이 될 수 있다.
즉, 제 2 터미네이션 명령(DODT)은 라이트 동작 시 이루어지는 다이나믹 온 다이 터미네이션 기능을 수행하기 위한 명령이다.
이때 본 발명의 다른 실시예는 외부 명령(ODT) 즉, 온 다이 터미네이션 명령이 활성화되지 않더라도 외부 명령(CMD) 즉, 라이트 명령(WT)이 입력되면 다이나믹 온 다이 터미네이션 기능을 수행할 수 있다.
즉, 온 다이 터미네이션 명령이 활성화되지 않은 상태에서, 외부 명령(CMD) 즉, 라이트 명령(WT)이 입력되면 제 2 터미네이션 명령(DODT)이 생성된다.
이어서 예비 제어 신호(DODTD)의 레이턴시 시프트가 이루어져 제 2 터미네이션 제어 신호(DODTEN)가 활성화된다.
제 2 터미네이션 명령(DODT)에 따라 클럭 인에이블 신호(CLKEN)가 활성화된다.
이어서 예비 제어 신호(ODTD)의 레이턴시 시프트가 이루어져 제 2 터미네이션 제어 신호(DODTEN)가 활성화된다.
그리고 제 2 터미네이션 제어 신호(DODTEN)가 비 활성화됨에 따라 클럭 인에이블 신호(CLKEN)가 비 활성화된다.
상술한 바와 같이, 온 다이 터미네이션 명령이 활성화되지 않더라도 외부 명령(CMD) 즉, 라이트 명령(WT)이 입력됨에 따라 클럭 인에이블 신호(CLKEN)가 활성화된다.
따라서 터미네이션 블록(120)은 지연 고정 클럭 신호(DLLCLK)를 제공 받아 입출력 패드(130)에 대한 터미네이션 동작을 수행할 수 있다.
터미네이션 블록(120)은
외부 명령(ODT) 즉, 온 다이 터미네이션 명령 그리고 외부 명령(CMD) 즉, 라이트 명령(WT)이 모두 비 활성화된 경우(제 1 터미네이션 제어 신호(ODTEN) 및 제 2 터미네이션 제어 신호(DODTEN)가 모두 비 활성화된 경우)(온 다이 터미네이션 오프),
외부 명령(ODT)이 활성화되고 외부 명령(CMD) 즉, 라이트 명령(WT)이 비 활성화된 경우(제 1 터미네이션 제어 신호(ODTEN)가 활성화되고, 제 2 터미네이션 제어 신호(DODTEN)가 비 활성화된 경우 경우)(노멀 온 다이 터미네이션), 그리고
외부 명령(CMD)이 활성화된 경우(제 2 터미네이션 제어 신호(DODTEN)가 활성화된 경우)(다이나믹 온 다이 터미네이션)
각각에 대하여 입출력 패드(130)의 임피던스를 서로 다르게 조정하여 터미네이션 동작을 수행할 수 있다.
터미네이션 블록(120)은 온 다이 터미네이션 오프의 경우, 입출력 패드(130)의 임피던스를 제 1 터미네이션 임피던스(RTT_PARK)로 조정한다.
터미네이션 블록(120)은 노멀 온 다이 터미네이션의 경우, 입출력 패드(130)의 임피던스를 제 2 터미네이션 임피던스(RTT_NOM)로 조정한다.
터미네이션 블록(120)은 다이나믹 온 다이 터미네이션의 경우, 입출력 패드(130)의 임피던스를 제 3 터미네이션 임피던스(RTT_WR)로 조정한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 클럭 인에이블 신호의 활성화 구간동안 클럭 신호를 출력하도록 구성된 클럭 신호 생성 블록;
    상기 클럭 신호, 제 1 터미네이션 제어 신호 및 제 2 터미네이션 제어 신호에 응답하여 입출력 패드에 대한 터미네이션 동작을 수행하도록 구성된 터미네이션 블록;
    클럭 신호와 레이턴시 제어 신호에 응답하여 제 1 명령의 레이턴시를 조정하여 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 제 1 터미네이션 제어 블록;
    상기 클럭 신호와 상기 레이턴시 제어 신호에 응답하여 제 2 명령의 레이턴시를 조정한 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 제 2 터미네이션 제어 블록; 및
    상기 제 1 명령과 상기 제 2 명령 중에서 어느 하나라도 활성화된 경우 상기 클럭 인에이블 신호를 활성화시키도록 구성된 클럭 인에이블 신호 생성 블록을 포함하는 온 다이 터미네이션 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 1 명령은 온 다이 터미네이션 명령인 온 다이 터미네이션 회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 2 명령은 라이트 명령인 온 다이 터미네이션 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 클럭 신호 생성 블록은
    지연 고정 루프인 온 다이 터미네이션 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 1 터미네이션 제어 블록은
    외부 명령의 타이밍을 설정 시간만큼 조정하여 상기 제 1 명령을 생성하도록 구성된 타이밍 조정 블록,
    상기 제 1 명령을 지연시켜 예비 제어 신호를 생성하도록 구성된 가변 지연부, 및
    상기 예비 제어 신호를 상기 클럭 신호를 기준으로 상기 레이턴시 제어 신호에 응답하여 정해진 레이턴시 만큼 지연시켜 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 레이턴시 시프트 블록을 포함하는 온 다이 터미네이션 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 2 터미네이션 제어 블록은
    외부 명령이 라이트 동작을 정의하는 경우, 출력 신호를 활성화시키도록 구성된 커맨드 디코더,
    상기 커맨드 디코더의 출력 신호의 타이밍을 설정 시간만큼 조정하여 상기 제 2 명령을 생성하도록 구성된 타이밍 조정 블록,
    상기 제 2 명령을 지연시켜 예비 제어 신호를 생성하도록 구성된 가변 지연부, 및
    상기 예비 제어 신호를 상기 클럭 신호를 기준으로 상기 레이턴시 제어 신호에 응답하여 정해진 레이턴시 만큼 지연시켜 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 레이턴시 시프트 블록을 포함하는 온 다이 터미네이션 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 클럭 인에이블 신호 생성 블록은
    상기 제 1 명령, 상기 제 1 터미네이션 제어 신호, 상기 제 2 명령 및 구간 신호에 응답하여 상기 클럭 인에이블 신호를 생성하도록 구성되는 온 다이 터미네이션 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 레이턴시 시프트 블록은
    상기 예비 제어 신호 및 상기 제 2 터미네이션 제어 신호에 응답하여 상기 구간 신호를 생성하도록 구성되는 온 다이 터미네이션 회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 레이턴시 시프트 블록은
    상기 레이턴시 제어 신호에 응답하여 시프트 제어 신호를 생성하도록 구성된 시프트 제어부,
    상기 시프트 제어 신호에 응답하여 상기 클럭 신호를 기준으로 상기 예비 제어 신호를 시프트시켜 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 복수의 플립플롭, 및
    상기 예비 제어 신호 및 상기 복수의 플립플롭의 출력 신호들을 논리합하여 상기 구간 신호를 생성하도록 구성된 로직 게이트를 포함하는 온 다이 터미네이션 회로.
  10. 온 다이 터미네이션 명령과 다이나믹 온 다이 터미네이션 명령 중에서 어느 하나라도 활성화된 경우 클럭 인에이블 신호를 활성화시키도록 구성된 클럭 인에이블 신호 생성 블록;
    상기 클럭 인에이블 신호의 활성화 구간동안 지연 고정 클럭 신호를 출력하도록 구성된 지연 고정 루프;
    상기 지연 고정 클럭 신호, 제 1 터미네이션 제어 신호 및 제 2 터미네이션 제어 신호에 응답하여 입출력 패드의 임피던스를 조정하는 터미네이션 동작을 수행하도록 구성된 터미네이션 블록;
    상기 온 다이 터미네이션 명령이 활성화되면 상기 지연 고정 클럭 신호와 레이턴시 제어 신호에 응답하여 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 제 1 터미네이션 제어 블록; 및
    상기 다이나믹 온 다이 터미네이션 명령이 활성화되면 상기 지연 고정 클럭 신호와 상기 레이턴시 제어 신호에 응답하여 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 제 2 터미네이션 제어 블록을 포함하는 온 다이 터미네이션 회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 다이나믹 온 다이 터미네이션 명령은
    라이트 동작 구간 동안 상기 입출력 패드의 임피던스를 조정하도록 하는 명령인 온 다이 터미네이션 회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 클럭 인에이블 신호 생성 블록은
    상기 온 다이 터미네이션 명령과 상기 다이나믹 온 다이 터미네이션 명령 중에서 어느 하나라도 활성화되면 상기 클럭 인에이블 신호를 활성화시키도록 구성되는 온 다이 터미네이션 회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 온 다이 터미네이션 명령이 활성화되지 않은 상태에서, 상기 다이나믹 온 다이 터미네이션 명령이 활성화되는 경우에도 상기 클럭 인에이블 신호를 활성화시키도록 구성되는 온 다이 터미네이션 회로.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 제 1 터미네이션 제어 블록은
    상기 온 다이 터미네이션 명령의 타이밍을 설정 시간만큼 조정하도록 구성된 타이밍 조정 블록,
    상기 타이밍 조정 블록의 출력 신호를 지연시켜 예비 제어 신호를 생성하도록 구성된 가변 지연부, 및
    상기 예비 제어 신호를 상기 지연 고정 클럭 신호를 기준으로 상기 레이턴시 제어 신호에 응답하여 정해진 레이턴시 만큼 지연시켜 상기 제 1 터미네이션 제어 신호를 생성하도록 구성된 레이턴시 시프트 블록을 포함하는 온 다이 터미네이션 회로.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 제 2 터미네이션 제어 블록은
    상기 다이나믹 온 다이 터미네이션 명령을 디코딩하도록 구성된 커맨드 디코더,
    상기 커맨드 디코더의 출력 신호의 타이밍을 설정 시간만큼 조정하도록 구성된 타이밍 조정 블록,
    상기 타이밍 조정 블록의 출력 신호를 지연시켜 예비 제어 신호를 생성하도록 구성된 가변 지연부, 및
    상기 예비 제어 신호를 상기 지연 고정 클럭 신호를 기준으로 상기 레이턴시 제어 신호에 응답하여 정해진 레이턴시 만큼 지연시켜 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 레이턴시 시프트 블록을 포함하는 온 다이 터미네이션 회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 클럭 인에이블 신호 생성 블록은
    상기 온 다이 터미네이션 명령, 상기 제 1 터미네이션 제어 신호, 상기 다이나믹 온 다이 터미네이션 명령 및 구간 신호에 응답하여 상기 클럭 인에이블 신호를 생성하도록 구성되는 온 다이 터미네이션 회로.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 레이턴시 시프트 블록은
    상기 예비 제어 신호 및 상기 제 2 터미네이션 제어 신호에 응답하여 상기 구간 신호를 생성하도록 구성되는 온 다이 터미네이션 회로.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 레이턴시 시프트 블록은
    상기 레이턴시 제어 신호에 응답하여 시프트 제어 신호를 생성하도록 구성된 시프트 제어부,
    상기 시프트 제어 신호에 응답하여 상기 지연 고정 클럭 신호를 기준으로 상기 예비 제어 신호를 시프트시켜 상기 제 2 터미네이션 제어 신호를 생성하도록 구성된 복수의 플립플롭, 및
    상기 예비 제어 신호 및 상기 복수의 플립플롭의 출력 신호들을 논리합하여 상기 구간 신호를 생성하도록 구성된 로직 게이트를 포함하는 온 다이 터미네이션 회로.
KR1020120069155A 2012-06-27 2012-06-27 온 다이 터미네이션 회로 KR101950319B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120069155A KR101950319B1 (ko) 2012-06-27 2012-06-27 온 다이 터미네이션 회로
US13/710,834 US9118312B2 (en) 2012-06-27 2012-12-11 On-die termination circuit
CN201310049408.3A CN103516348B (zh) 2012-06-27 2013-02-07 片上端接电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069155A KR101950319B1 (ko) 2012-06-27 2012-06-27 온 다이 터미네이션 회로

Publications (2)

Publication Number Publication Date
KR20140000999A KR20140000999A (ko) 2014-01-06
KR101950319B1 true KR101950319B1 (ko) 2019-02-20

Family

ID=49777471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069155A KR101950319B1 (ko) 2012-06-27 2012-06-27 온 다이 터미네이션 회로

Country Status (3)

Country Link
US (1) US9118312B2 (ko)
KR (1) KR101950319B1 (ko)
CN (1) CN103516348B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11494198B2 (en) * 2021-01-04 2022-11-08 Micron Technology, Inc. Output impedance calibration, and related devices, systems, and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
JP2011060372A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524662B2 (ja) * 2005-10-21 2010-08-18 エルピーダメモリ株式会社 半導体メモリチップ
US7372293B2 (en) * 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
KR100780962B1 (ko) * 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
KR100866601B1 (ko) * 2006-12-04 2008-11-03 삼성전자주식회사 반도체 장치의 종단 저항을 제어할 수 있는 장치 및 방법
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR20090131020A (ko) 2008-06-17 2009-12-28 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로
JP5642935B2 (ja) * 2009-02-19 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． インピーダンス調整回路及びこれを備える半導体装置
KR101959338B1 (ko) * 2012-07-04 2019-07-04 에스케이하이닉스 주식회사 레이턴시 제어 회로 및 그를 포함하는 반도체 장치
KR20140026180A (ko) * 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 온 다이 터미네이션 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
JP2011060372A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム

Also Published As

Publication number Publication date
US9118312B2 (en) 2015-08-25
CN103516348A (zh) 2014-01-15
US20140002129A1 (en) 2014-01-02
CN103516348B (zh) 2017-09-15
KR20140000999A (ko) 2014-01-06

Similar Documents

Publication Publication Date Title
KR102005791B1 (ko) 반도체 장치
US8775761B2 (en) Semiconductor memory device and semiconductor memory system including the same
JP4795032B2 (ja) タイミング調整回路及び半導体装置
US8624647B2 (en) Duty cycle correction circuit for memory interfaces in integrated circuits
KR101989393B1 (ko) 반도체 장치의 도메인 크로싱 회로
KR20120003241A (ko) 반도체 메모리의 출력 인에이블 신호 생성 회로
US8035412B2 (en) On-die termination latency clock control circuit and method of controlling the on-die termination latency clock
US8514639B2 (en) Semiconductor memory device and method for operating the same
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR101090330B1 (ko) 반도체 메모리장치 및 이를 포함하는 메모리 시스템, 내부 클럭과 커맨드 간의 타이밍 조절 방법
KR20140026180A (ko) 온 다이 터미네이션 회로
KR101950319B1 (ko) 온 다이 터미네이션 회로
KR100776740B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
US10192599B2 (en) Semiconductor device
KR102058666B1 (ko) 펄스 신호 생성 회로 및 그의 동작 방법
JP5856413B2 (ja) 半導体システム、半導体メモリ装置及びこれを用いたデータ出力方法
JP2008305349A (ja) メモリコントローラ
KR100925389B1 (ko) 반도체 집적회로의 데이터 출력 장치 및 방법
US20090039932A1 (en) Delay circuit of semiconductor memory apparatus
KR102006243B1 (ko) 반도체 장치의 데이터 라이트 회로
KR101007986B1 (ko) 지연고정루프회로의 클럭트리 회로
KR100884608B1 (ko) 반도체메모리소자
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법
KR20120068310A (ko) 펄스 신호 생성 회로와 그의 동작 방법
KR20100074822A (ko) 반도체 메모리 장치의 데이터 출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant