KR101946268B1 - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR101946268B1
KR101946268B1 KR1020110129198A KR20110129198A KR101946268B1 KR 101946268 B1 KR101946268 B1 KR 101946268B1 KR 1020110129198 A KR1020110129198 A KR 1020110129198A KR 20110129198 A KR20110129198 A KR 20110129198A KR 101946268 B1 KR101946268 B1 KR 101946268B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
coating member
bonding
light
Prior art date
Application number
KR1020110129198A
Other languages
English (en)
Other versions
KR20130062768A (ko
Inventor
경현용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110129198A priority Critical patent/KR101946268B1/ko
Publication of KR20130062768A publication Critical patent/KR20130062768A/ko
Application granted granted Critical
Publication of KR101946268B1 publication Critical patent/KR101946268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48248—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 발광소자, 상기 발광소자가 배치된 리드프레임을 포함하고, 캐비티가 형성된 몸체, 상기 리드프레임과 전기적으로 연결된 와이어 및 상기 와이어의 일측을 감싸고, 상기 리드프레임 상에 배치되는 코딩부재를 포함하는 발광소자 패키지를 제공한다.

Description

발광소자 패키지{Light emitting device package}
실시 예는 발광소자 패키지에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
공개번호 10-2008-0023389에 기재된 바와 같이, 발광소자 패키지는 캐비티 본체, 반도체 소자, 리드프레임 및 반도체 소자와 리드프레임을 연결하는 와이어에 대하여 기재하고 있다.
최근들어, 리드프레임에 본딩된 와이어의 결합력을 증대시키기 위한 연구가 진행 중에 있다.
실시 예는, 리드프레임에 본딩된 와이어의 결합력을 강화하기 용이한 발광소자 패키지를 제공한다.
실시 예에 따른 발광소자 패키지는, 발광소자, 상기 발광소자가 배치된 리드프레임을 포함하고, 캐비티가 형성된 몸체, 상기 리드프레임과 전기적으로 연결된 와이어 및 상기 와이어의 일측을 감싸고, 상기 리드프레임 상에 배치되는 코딩부재를 포함할 수 있다.
실시 예에 따른 발광소자 패키지는, 리드프레임에 본딩된 와이어의 일측을 감싸도록 코팅부재를 포함함으로써, 리드프레임과 와이어의 결합력을 향상시킬 수 있는 이점이 있다.
또한, 실시 예에 따른 발광소자 패키지는, 반사도가 높은 재질로 이루어진 코팅부재를 사용함으로써, 발광소자에서 방출된 광에 대한 광 효율을 향상시킬 수 있는 이점이 있다.
도 1은 제1 실시 예에 따른 발광소자 패키지를 나타낸 사시도이다.
도 2는 도 1에 나타낸 발광소자를 나타낸 사시도이다.
도 3은 도 1에 나타낸 발광소자 및 제1, 2 리드프레임을 나타낸 사시도이다.
도 4는 도 3에 나타낸 발광소자 및 제1, 2 리드프레임에 대한 제1 실시 예를 나타낸 단면도이다.
도 5는 도 3에 나타낸 발광소자 및 제1, 2 리드프레임에 대한 제2 실시 예를 나타낸 단면도이다.
도 6은 실시 예에 따른 발광소자 패키지를 나타낸 사시도이다.
도 7은 도 6에 나타낸 발광소자 및 제1, 2 리드프레임을 나타낸 사시도이다.
도 8 내지 도 9는 도 6에 나타낸 발광소자 및 제1, 2 리드프레임에 대한 다양한 실시 예를 나타낸 단면도이다.
도 10은 실시 예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이다.
도 11은 도 10에 나타낸 조명장치의 A-A` 단면을 나타낸 단면도이다.
도 12는 제1 실시 예에 따른 발광소자 패키지를 포함하는 액정표시장치의 분해 사시도이다.
도 13은 제2 실시 예에 따른 발광소자 패키지를 포함하는 액정표시장치의 분해 사시도이다.
본 실시 예의 설명에 있어서, 어느 한 element가 다른 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
또한, 본 명세서에서 발광소자 패키지의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자 패키지를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 제1 실시 예에 따른 발광소자 패키지를 나타낸 사시도이다.
도 1은 발광소자 패키지의 일부분을 투시하여 나타낸 투과 사시도이며, 실시 예에서 발광소자 패키지는 탑 뷰 타입인 것으로 나타내었으나, 사이드 뷰 타입일 수 있으며 이에 한정을 두지 않는다.
도 1을 참조하면, 발광소자 패키지(100)는 발광소자(10) 및 발광소자(10)가 배치된 몸체(20)를 포함할 수 있다.
몸체(20)는 제1 방향(미도시)으로 배치된 제1 격벽(22) 및 상기 제1 방향과 교차하는 제2 방향(미도시)으로 배치된 제2 격벽(24)을 포함할 수 있으며, 제1, 2 격벽(22, 24)은 서로 일체형으로 형성될 수 있으며, 사출 성형, 에칭 공정 등에 의해 형성될 수 있으며, 이에 대하여 한정을 두지 않는다.
즉, 제1, 2 격벽(22, 24)은 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹, 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다.
제1, 2 격벽(22, 24)의 상면 형상은 발광소자(10)의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
또한, 제1, 2 격벽(22, 24)은 발광소자(10)가 배치되는 캐비티(s)를 형성하며, 캐비티(s)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(s)를 이루는 제1, 2 격벽(22, 24)은 발광소자(10)가 배치된 방향으로 경사지게 형성될 수 있다.
그리고, 캐비티(s)의 평면 형상은 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
몸체(20)의 하부면에는 제1, 2 리드프레임(13, 14)이 배치될 수 있으며, 제1, 2 리드프레임(13, 14)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.
그리고, 제1, 2 리드프레임(13, 14)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 한정을 두지 않는다.
제1, 2 격벽(22, 24)의 내측면은 제1, 2 리드프레임(13, 14) 중 어느 하나를 기준으로 소정의 경사각을 가지고 경사지게 형성되며, 상기 경사각에 따라 발광소자(10)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 광의 지향각이 줄어들수록 발광소자(10)에서 외부로 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 발광소자(10)에서 외부로 방출되는 광의 집중성은 감소한다.
발광소자(10)에서 방출되는 광을 더 반사시키기 위해 제1, 2 격벽(22, 24)의 내측면에는 반사 물질을 붙이거나 바를 수 있다.
몸체(20)의 내측면은 복수의 경사각(미도시)을 가질 수 있으며, 이에 한정을 두지 않는다.
실시 예에서, 제1 리드프레임(13)은 발광소자(10)의 제1 전극(미도시)와 전기적으로 연결되는 제1 본딩영역(미도시)이 형성될 수 있으며, 제2 리드프레임(14)은 발광소자(10)의 제2 전극(미도시)와 전기적으로 연결되는 제2 본딩영역(미도시)이 형성될 수 있다.
제1, 2 리드프레임(11, 13)의 상기 제1, 2 본딩영역은 발광소자(10)의 상기 제1, 2 전극과 와이어에 의해 전기적으로 연결되며, 외부 전원(미도시)의 양(+)극 및 음(-)극에 각각 연결되어, 발광소자(10)로 전원을 공급할 수 있다.
또한, 다른 실시 예로서, 제2 리드프레임(14)은 제1 리드프레임(13)과 이격된 것으로 설명하며, 발광소자(10)는 제1 리드프레임(13)과 다이본딩되며, 제2 리드프레임(14)과 와이어에 의한 와이어 본딩되어, 제1, 2 리드프레임(13, 14)로부터 전원을 공급받을 수 있다.
여기서, 상기 와이어는 제2 리드프레임(14)의 본딩영역(미도시)에 본딩되며, 상기 본딩영역에 배치되며 상기 와이어의 일측을 감싸는 코팅부재(미도시)를 포함할 수 있다.
상기 코팅부재에 대한 자세한 설명은 후술하기로 한다.
즉, 실시 예에서 나타낸 발광소자(10)는 수평형 타입의 발광소자로 나타내었으나, 수직형 타입의 발광소자 일 수 있으며, 발광소자(10)가 수직형 타입인 경우, 발광소자(10)는 제1 리드프레임(13)과 다이 본딩되며, 제2 리드프레임(14)의 제2 본딩영역에 상기 와이어가 본딩될 수 있으며, 이에 한정을 두지 않는다.
여기서, 발광소자(10)는 제1 리드프레임(13) 및 제2 리드프레임(14)에 서로 다른 극성을 가지며 본딩될 수 있다.
실시 예에서, 발광소자(10)는 제1 리드프레임(13)에 배치된 것으로 설명하였으나, 이에 한정을 두지 않는다.
그리고, 발광소자(10)는 제1 리드프레임(13) 상에 접착부재(미도시)에 의해 접착될 수 있다.
여기서, 제1, 2 리드프레임(13, 14) 사이에는 제1, 2 리드프레임(13, 14)의 전기적인 단락(쇼트)를 방지하기 위한 절연댐(16)이 형성될 수 있다.
실시 예에서, 절연댐(16)은 상부가 반원형으로 형성될 수 있으며, 이에 한정을 두지 않는다.
몸체(13)에는 캐소드 마크(cathode mark, 17)가 형성될 수 있다. 캐소드 마크(17)는 발광소자(10)의 극성, 즉 제1, 2 리드프레임(13, 14)의 극성을 구분하여, 제1, 2 리드프레임(13, 14)을 전기적으로 연결할 때, 혼동을 방지하는데 이용될 수 있을 것이다.
발광소자(10)는 발광 다이오드일 수 있다. 상기 발광 다이오드는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 다이오드 또는 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드일 수 있으나, 이에 한정을 두지 않으며, 또한 제1 리드프레임(13)에 실장되는 발광소자(10)는 복수 개 일 수 있으며, 제1, 2 리드프레임(13, 14) 상에 각각 적어도 하나의 발광소자(10)가 실장될 수 있으며, 발광소자(10)의 개수 및 실장위치에 대하여 한정을 두지 않는다.
몸체(20)는 캐비티(s)에 충진된 수지물(18)을 포함할 수 있다. 즉, 수지물(18)은 이중몰딩구조 또는 삼중몰딩구조로 형성될 수 있으며, 이에 한정을 두지 않는다.
그리고, 수지물(18)은 필름형으로 형성될 수 있으며, 형광체 및 광확산재 중 적어도 하나를 포함할 수 있으며, 또한 형광체 및 광확산재를 포함하지 않는 투광성재질이 사용될 수 있으며 이에 한정을 두지 않는다.
도 2는 도 1에 나타낸 발광소자를 나타낸 사시도이다.
도 2를 참조하면, 발광소자(10)는 지지부재(1) 및 지지부재(1) 상에 발광구조물(6)을 포함할 수 있다.
지지부재(1)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다.
실시 예에서, 지지부재(1)은 사파이어(Al2O3)인 것으로 설명하며, 이에 한정을 두지 않는다.
이러한, 지지부재(1)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 지지부재(1)은 광 추출 효과를 향상시키기 위해 표면에 광추출 패턴(Patterned SubStrate, PSS) 이 패터닝 될 수 있으나, 이에 한정하지는 않는다.
또한, 지지부재(1)은 열의 방출을 용이하게 하여 열적 안정성을 향상시킬 수 있는 재질을 사용할 수 있다.
한편, 지지부재(1) 상에는 광추출 효율을 향상시키는 반사 방지층(미도시)이 배치될 수 있으며, 상기 반사 방지층은 AR 코팅층(Anti-Reflective Coating Layer)이라고 불리는 것으로, 기본적으로 복수의 계면으로부터의 반사광끼리의 간섭 현상을 이용한다. 즉, 다른 계면으로부터 반사되어 오는 광의 위상을 180도 어긋나도록 해서, 서로 상쇄되도록 하여, 반사광의 강도를 약하게 하고자 하는 것이다. 다만 이에 한정되는 것은 아니다.
그리고, 지지부재(1) 상에는 지지부재(1)과 발광구조물(6) 간의 격자 부정합을 완화하고 복수의 반도체층이 용이하게 성장될 수 있도록 버퍼층(2)이 배치될 수 있다.
버퍼층(2)은 지지부재(1) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(2)은 버퍼층(2) 상에 성장하는 발광구조물(6)의 결정성을 향상시킬 수 있다.
또한, 버퍼층(2)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.
여기서, 제1 반도체층(3)은 지지부재(1) 또는 버퍼층(2) 상에 배치될 수 있으며, n형 반도체층으로 구현되는 경우, 예건데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.
제1 반도체층(3)은 제1, 2 영역(미도시)을 포함하며, 상기 제1 영역에는 전극이 배치되고, 상기 제2 영역 상에는 활성층(4)이 배치될 수 있으며, 활성층(4)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(4)은 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
또한, 활성층(4)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 배치될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 활성층(4)의 밴드 갭 보다는 큰 밴드 갭을 가질 수 있다.
활성층(4) 상에는 제2 반도체층(5)가 배치될 수 있으며, 제2 반도체층(5)은 p형 반도체층으로 구현될 수 있으며, p형 반도체층으로 구현되는 경우, 예컨데 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상술한 제1 반도체층(3), 활성층(4) 및 제2 반도체층(5)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(3) 및 제2 반도체층(5)에 도핑되는 n형 및 p형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(3)은 p형 반도체층이고, 제2 반도체층(5)은 n형 반도체층으로 구현될 수 있으며, 이에 따라 발광구조물(6)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
실시 예에서, 제1 반도체층(3)의 상기 제1, 2 영역은 발광구조물(6)이 성장된 후, 메사 식각에 의해 형성될 수 있으며, 상기 제1 영역은 상기 메사 식각 이후 노출된 제1 반도체층(3) 일 수 있다.
이때, 제1 반도체층(3)의 제1 영역(s1) 상에는 제1 반도체층(3)과 전기적으로 연결되는 제1 전극(7)이 배치될 수 있으며, 제2 반도체층(5) 상에는 제2 반도체층(5)과 전기적으로 연결되는 제2 전극(8)이 배치될 수 있다.
제1, 2 전극(7, 8) 중 적어도 하나는 인듐(In), 토발트(Co), 규소(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 알루미늄(Al), 니켈(Ni), 구리(Cu) 및 티타늄 텅스텐 합금(WTi) 중 적어도 하나를 포함하거나, 이를 포함하는 합금일 수 있으며, 이에 한정을 두지 않는다.
이때, 제1, 2 전극(7, 8)은 적어도 하나의 층으로 형성될 수 있으며, 이에 한정을 두지 않는다.
또한, 발광구조물(6)과 제2 전극(8) 사이 및 제1 반도체층(3) 및 제1 전극(7) 사이에는 투광성 전극층(미도시) 및 반사층(미도시) 중 적어도 하나가 형성될 수 있으며, 이에 한정을 두지 않는다.
도 3은 도 1에 나타낸 발광소자 및 제1, 2 리드프레임을 나타낸 사시도이고, 도 4는 도 3에 나타낸 발광소자 및 제1, 2 리드프레임에 대한 제1 실시 예를 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 발광소자 패키지(100)는 제1, 2 리드프레임(13, 14) 및 제1 리드프레임(13) 상에 배치되며, 제1, 2 리드프레임(13, 14) 각각과 제1, 2 와이어(W1, W2)로 본딩 연결된 발광소자(10)를 포함할 수 있다.
실시 예에서 나타낸 발광소자(10)는 도 2에 나타낸 발광소자(10)와 동일한 것으로서, 도면 부호를 생략한다.
여기서, 제1 리드프레임(13)은 발광소자(10)의 제1 전극(7)과 제1 와이어(W1)가 본딩되는 제1 본딩영역(bd1)을 포함할 수 있으며, 제2 리드프레임(14)은 발광소자(10)의 제2 전극(8)과 제2 와이어(W2)가 본딩되는 제2 본딩영역(bd2)을 포함할 수 있다.
이때, 발광소자(10)는 도 2에 나타낸 바와 같이 제1, 2 전극(7, 8)의 두께가 동일한 것으로 나타내었으나, 이에 한정을 두지 않으며, 제1, 2 전극(7, 8)의 위치가 상이하게 배치됨에 따라 제1, 2 본딩영역(bd1, bd2)은 사이즈가 다를 수 있으며, 이에 한정을 두지 않는다.
여기서, 제1, 2 와이어(W1, W2)는 일측이 제1, 2 본딩영역(bd1, bd2)에 본딩 연결되며, 타측이 제1, 2 전극(7, 8)에 본딩 연결될 수 있다.
예를들어, 제1, 2 와이어(W1, W2)는 금 와이어, 알루미늄 와이어, 구리 와이어 등일 수 있다. 제1, 2 와이어(W1, W2)는 루프의 높이에 따라 high루프, middle루프, low루프로 구분하는데 사용목적에 따라 높이가 다른 루프를 사용할 수 있다. high루프는 루프의 높이가 높지만 길이가 짧아 발광소자(10)의 가장자리나 발광소자패키지(100)가 제1, 2 와이어(W1, W2)와 접촉하지 않도록 접합하는데 주로 사용할 수 있다. low루프 와이어는 결정 영역을 짧게 하여 루프의 높이를 낮게 한 것으로 발광소자 패키지(100)가 얇은 곳에서 사용할 수 있다.
제1, 2 와이어(W1, W2)의 직경은 제1, 2 와이어(W1, W2)가 전송할 수 있는 전류의 크기를 결정하므로 소요되는 전류 및 전압을 계산하여 와이어의 크기를 결정할 수 있다.
이때, 제1, 2 와이어(W1, W2)의 직경은 0.7 ㎜ 내지 2 ㎜일 수 있으며, 이에 한정을 두지 않는다.
제1, 2 와이어(W1, W2)는 제1, 2 본딩영역(bd1, bd2)에 스티치(Stitich)본딩이 된 후, 캐필러리(미도시)에 의해 눌려져 제1, 2 와이어(W1, W2)가 제1, 2 본딩영역(bd1, bd2)의 상면에 절단, 부착될 수 있으며, 이에 한정을 두지 않는다.
이때, 발광소자 패키지(100)는 제1, 2 본딩영역(bd1, bd2)에서 제1, 2 와이어(W1, W2)의 일측을 감싸는 코팅부재(30)를 포함할 수 있다.
코팅부재(30)는 제1, 2 본딩영역(bd1, bd2) 상에 동일한 형상을 가지는 것으로 나타내었으나, 이에 한정을 두지 않으며, 제1, 2 본딩영역(bd1, bd2) 중 적어도 하나에만 배치될 수 있으며, 이에 한정을 두지 않는다.
여기서, 코팅부재(30)는 전도성 재질을 포함할 수 있으며, Si 및 Ag 중 적어도 하나를 포함하거나, 또는 Si 및 Ag 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 이에 한정을 두지 않는다.
즉, 코팅부재(30)는 Ag를 포함하거나, Ag를 포함하는 합금인 경우, 발광소자(10)에서 방출되는 광을 반사시킬 수 있으며, 발광소자(10)에서 발생된 열이 제1, 2 와이어(W1, W2)를 통하여 제1, 2 리드프레임(13, 14)으로 방열되도록 할 수 있는 이점이 있다.
여기서, 도 4를 참조하면, 코팅부재(30)는 중심부가 볼록한 형상을 가질 수 있다. 즉, 코팅부재(30)는 제1, 2 리드프레임(13, 14)의 제1, 2 본딩영역(bd1, bd2)가 플랫한 면(flat)에 배치됨에 따라 중심부가 볼록한 형상을 가지는 것이 용이할 수 있으며, 코팅부재(30)의 경사면은 곡률을 가질 수 있으며, 이에 한정을 두지 않는다.
또한, 코팅부재(30)의 두께(h1)는 20 ㎛ 내지 30 ㎛일 수 있으며, 20 ㎛ 미만인 경우 제1, 2 와이어(W1, W2)를 덮음에 있어 제1, 2 와이어(W1, W2)와 제1, 2 본딩영역(bd1, bd2) 사이의 결합력에 대한 상승효과가 낮아지며, 30 ㎛ 보다 두꺼운 경우 결합력의 상승효과가 높아지는 반면 지향각 및 광 효율이 낮아질 수 있다.
그리고, 코팅부재(30)의 폭(d1)은 100 ㎛ 내지 160 ㎛일 수 있으며, 100 ㎛ 미만인 경우 제1, 2 와이어(W1, W2)가 제1, 2 본딩영역(bd1, bd2)에 본딩되는 과정에서 제1, 2 와이어(W1, W2)가 제1, 2 본딩영역(bd1, bd2)에 인접하여 늘어지게 되며, 이때 결합력의 상승효과가 낮아지며, 160 ㎛ 보다 넓은 경우 60 ㎛일 때 와의 결합력 상승효과에 비하여 미비하게 상승하지만, 코팅부재(30)의 제조 원가가 상승할 수 있다.
또한, 코팅부재(30)의 폭(d1)은 제1 본딩영역(bd1)의 폭(bd_1)보다 좁을 수 있으며, 실시 예에서 제1 본딩영역(bd1) 만을 나타내었으나, 제2 본딩영역(bd2)는 제1 본딩영역(bd1)과 동일한 사이즈인 것으로 설명하는 바, 이에 한정을 두지 않는다.
도 5는 도 3에 나타낸 발광소자 및 제1, 2 리드프레임에 대한 제2 실시 예를 나타낸 단면도이다.
도 5는 도 3 및 도 4와 중복되는 부분에 대한 설명을 생략하거나, 간략하게 설명한다.
도 5를 참조하면, 발광소자 패키지(100)는 제1, 2 리드프레임(13, 14) 및 제1 리드프레임(13) 상에 배치되며, 제1, 2 리드프레임(13, 14) 각각과 제1, 2 와이어(W1, W2)로 본딩 연결된 발광소자(10)를 포함할 수 있다.
도 5에 나타낸 실시 예에서 제1, 2 본딩영역(bd1, bd2)에는 제1, 2 와이어(W1, W2)의 일측과 코팅부재(30) 사이에 배치된 범프볼(32)이 배치될 수 있다.
여기서, 범프볼(32)은 제1, 2 본딩영역(bd1, bd2)에 제1, 2 와이어(W1, W2)의 일측이 스티치 본딩된 후, 제1, 2 와이어(W1, W2)의 본딩 결합이 끊어지는 것을 방지하며, 결합력을 증대시킬 수 있다.
이때, 범프볼(32)의 폭(d2) 및 두께(h2)은 코팅부재(30)의 폭(d1) 및 두께(h1)와 동일하거나, 낮을 수 있으며, 이에 한정을 두지 않는다.
즉, 범프볼(32)의 두께(h2)는 코팅부재(30)의 두께(h1) 대비 0.6배 내지 0.9배이거나, 범프볼(32)의 폭(d2)은 코팅부재(30)의 폭(d1) 대비 0.5배 내지 0.8배일 수 있으며, 이에 한정을 두지 않는다.
다시 말하면, 코팅부재(30)는 범프볼(32)을 감싸므로 결합력을 향상시킬 수 있으며, 코팅부재(30)는 범프볼(32)과 제1, 2 본딩영역(bd1, bd2) 사이의 계면을 덮도록 하여 결합력을 상승시킬 수 있으며, 범프볼(32)의 폭(d2) 및 두께(h2)에 대하여 한정을 두지 않는다.
범프볼(32)은 Ag, Cu, Al, Au 등의 전도성 물질을 포함할 수 있으며, 이외에 다른 전도성 물질을 포함할 수 있으며, 이에 한정을 두지 않는다.
도 6은 실시 예에 따른 발광소자 패키지를 나타낸 사시도이고, 도 7은 도 6에 나타낸 발광소자 및 제1, 2 리드프레임을 나타낸 사시도이고, 도 8 내지 도 9는 도 6에 나타낸 발광소자 및 제1, 2 리드프레임에 대한 다양한 실시 예를 나타낸 단면도이다.
도 6 내지 도 9에 나타낸 발광소자(110)는 도 2에 나타낸 발광소자(10)와 동일구성이며, 도면부호를 다르게 나타낸 것이며, 설명은 간략하게 하거나, 생략하기로 한다.
도 6을 참조하면, 발광소자 패키지(200)는 발광소자(110), 발광소자(110)가 배치된 제1 리드프레임(113) 및 제1 리드프레임(113)과 이격된 제2 리드프레임(114)을 포함하는 몸체(120)를 포함할 수 있다.
여기서, 발광소자 패키지(200)는 도 1에 나타낸 발광소자 패키지(100)와 동일한 구성에 대한 자세한 설명을 생략하거나 간략하게 설명한다.
이때, 몸체(120)는 제1, 2 방향(미도시)으로 서로 교차하는 제1, 2 격벽(122, 124)으로 캐비티(s1)를 형성하며, 캐비티(s1) 내에는 형광체 및 광확산재 중 적어도 하나를 포함하는 수지물(118)이 충진될 수 있다.
또한, 몸체(120)의 제1, 2 격벽(122, 124) 중 적어도 하나에는 제1, 2 리드프레임(113, 114)의 극성을 나타내는 캐소드 마크(117)가 형성될 수 있으며, 제1, 2 리드프레임(113, 114) 사이에는 제1, 2 리드프레임(113, 114)의 절연을 위한 절연댐(116)이 형성될 수 있다.
여기서, 제1, 2 리드프레임(113, 114)은 제1, 2 본딩영역(bd11, bd12)을 포함할 수 있으며, 제1, 2 본딩영역(bd11, db12)에는 발광소자(110)의 제1, 2 전극(7, 8)과 타측이 연결된 제1, 2 와이어(W11, W12)의 일측이 본딩 연결되는 제1, 2 본딩 캐비티(이하, "제1, 2 본딩영역"이라 함)를 형성할 수 있다.
이때, 제1, 2 본딩영역(bd11, bd12)에는 제1, 2 리드프레임(113, 114)과 제1, 2 와이어(W11, W12) 사이의 결합력을 증가시키기 위하여 코팅부재(130)가 형성될 수 있다.
우선, 도 8을 참조하면, 코팅부재(130)는 제1, 2 본딩영역(bd11, bd12) 내에서 중심부가 볼록 또는 오목하거나, 플랫(flat)하게 형성될 수 있으며, 이에 한정을 두지 않는다.
이때, 코팅부재(130)의 두께(h11)는 제1 본딩영역(bd11)의 깊이(h12)보다 큰 것으로 나타내었으나, 코팅부재(130)의 두께(h11)은 제1 본딩영역(bd11)의 깊이(h21)와 동일하거나, 두꺼울 수 있으며 이에 한정을 두지 않는다.
여기서, 코팅부재(130)의 폭(d11)은 제1 본딩영역(bd11)의 폭(bd_11)과 동일하거나, 넓을 수 있으며, 이에 한정을 두지 않는다.
그리고, 제1 본딩영역(bd11)의 내측면 경사각(θ1)은 제1 와이어(W11)와 제1 본딩영역(bd11)의 하부면 사이의 경사각(θ2)과 동일하거나 제1 와이어(W11)와 제1 본딩영역(bd11)의 하부면 사이의 경사각(θ2)보다 작게 함으로써, 제1 와이어(W11)의 본딩시 제1 와이어(W11)의 크랙(crack)을 방지할 수 있다.
이때, 내측면 경사각(θ1)은 30 °내지 90 °의 경사각을 갖을 수 있으며, 이에 한정을 두지 않는다.
도 9에 나타낸 코팅부재(130)는 제1 본딩영역(bd11) 내에 배치되며 제1 와이어(W11)의 일측 위에 배치된 범프볼(132)을 감싸도록 형성될 수 있다.
이때, 범프볼(132)은 제1 와이어(W11)와 제1 리드프레임(113) 사이의 결합력을 증가시킬 수 있으며, 범프볼(132)의 두께(h12)는 제1 본딩영역(bd11)의 깊이(h21) 보다 두꺼운 것으로 나타내었으나, 동일하거나 낮을 수 있으며, 이에 한정을 두지 않는다.
이때, 코팅부재(130)의 단면 형상은 범프볼(132)의 두께(h12)가 제1 본딩영역(bd11)의 깊이(h21)와 동일하거나, 또는 낮으면 중심부가 오목한 형상이거나, 플랫한 형상을 가질 수 있으며, 범프볼(132)의 두께(h12)가 제1 본딩영역(bd11)의 깊이(h21) 보다 두꺼운 경우 중심부가 볼록한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
범프볼(132)의 폭(d12)은 코팅부재(130)의 폭(d11) 및 제1 본딩영역(bd11)의 폭(bd_11)보다 낮을 수 있으며, 이에 한정을 두지 않는다.
그리고, 제1 본딩영역(bd11)의 내측면 경사각(θ1)은 제1 와이어(W11)와 제1 본딩영역(bd11)의 하부면 사이의 경사각(θ2)과 동일하거나 제1 와이어(W11)와 제1 본딩영역(bd11)의 하부면 사이의 경사각(θ2)보다 작게 함으로써, 제1 와이어(W11)의 본딩시 제1 와이어(W11)의 크랙(crack)을 방지할 수 있다.
이때, 내측면 경사각(θ1)은 30 °내지 90 °의 경사각을 갖을 수 있으며, 이에 한정을 두지 않는다.
도 9에 나타낸 범프볼(132)은 제1 본딩영역(bd11)의 중심에 배치되며 양측 내측면에 일부분이 중첩되게 배치되었으나, 제1 본딩영역(bd11)의 하부면에만 배치되는 경우 발광소자(110)의 일측면과 마주보는 내측면에 인접하게 배치될 수 있으며, 이에 한정을 두지 않는다.
또한, 도 8 및 도 9에는 제1 본딩영역(bd11)만 나타내었으나, 제2 본딩영역(bd12)은 제1 본딩영역(bd11)과 동일할 수 있으며, 이에 한정을 두지 않는다.
도 10은 실시 예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 11은 도 10에 나타낸 조명장치의 A-A` 단면을 나타낸 단면도이다.
이하에서는, 실시 예에 따른 조명장치(300)의 형상을 보다 상세히 설명하기 위해, 조명장치(300)의 길이방향(Z)과, 길이방향(Z)과 수직인 수평방향(Y), 그리고 길이방향(Z) 및 수평방향(Y)과 수직인 높이방향(X)으로 설명하기로 한다.
즉, 도 11은 도 10의 조명장치(300)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.
도 10 및 도 11을 참조하면, 조명장치(300)는 몸체(310), 몸체(310)와 체결되는 커버(330) 및 몸체(310)의 양단에 위치하는 마감캡(350)을 포함할 수 있다.
몸체(310)의 하부면에는 발광소자모듈(340)이 체결되며, 몸체(310)는 발광소자패키지(344)에서 발생된 열이 몸체(310)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
여기서, 발광소자모듈(340)은 발광소자패키지(344) 및 인쇄회로기판(342)을 포함하는 발광소자 어레이(미도시)를 포함할 수 있다.
발광소자패키지(344)는 PCB(342) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(342)로는 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
커버(330)는 몸체(310)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(330)는 내부의 발광소자모듈(340)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(330)는 발광소자패키지(344)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자패키지(344)에서 발생한 광은 커버(330)를 통해 외부로 방출되므로 커버(330)는 광투과율이 우수하여야하며, 발광소자패키지(344)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(330)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(350)은 몸체(310)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(350)에는 전원핀(352)이 형성되어 있어, 실시예에 따른 조명장치(300)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 12는 제1 실시 예에 따른 발광소자 패키지를 포함하는 액정표시장치의 분해 사시도이다.
도 12는 에지-라이트 방식으로, 액정 표시 장치(400)는 액정표시패널(410)과 액정표시패널(410)로 빛을 제공하기 위한 백라이트 유닛(470)을 포함할 수 있다.
액정표시패널(410)은 백라이트유닛(470)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(410)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(412) 및 박막 트랜지스터 기판(414)을 포함할 수 있다.
컬러 필터 기판(412)은 액정표시패널(410)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(414)은 구동 필름(417)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(418)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(414)은 인쇄회로기판(418)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(418)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(414)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(470)은 빛을 출력하는 발광소자모듈(420), 발광소자모듈(420)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(410)로 제공하는 도광판(430), 도광판(430)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(450, 466, 464) 및 도광판(430)의 후방으로 방출되는 빛을 도광판(430)으로 반사시키는 반사 시트(440)로 구성된다.
발광소자모듈(420)은 복수의 발광소자패키지(424)와 복수의 발광소자패키지(424)가 실장되어 어레이를 이룰 수 있도록 PCB기판(422)을 포함할 수 있다.
한편, 백라이트유닛(470)은 도광판(430)으로부터 입사되는 빛을 액정 표시 패널(410) 방향으로 확산시키는 확산필름(466)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(450)으로 구성될 수 있으며, 프리즘필름(450)을 보호하기 위한 보호필름(464)을 포함할 수 있다.
도 13은 제2 실시 예에 따른 발광소자 패키지를 포함하는 액정표시장치의 분해 사시도이다.
다만, 도 12에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 13은 직하 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트유닛(570)을 포함할 수 있다.
액정표시패널(510)은 도 12에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트유닛(570)은 복수의 발광소자모듈(523), 반사시트(524), 발광소자모듈(523)과 반사시트(524)가 수납되는 하부 섀시(530), 발광소자모듈(523)의 상부에 배치되는 확산판(540) 및 다수의 광학필름(560)을 포함할 수 있다.
발광소자모듈(523)은 복수의 발광소자패키지(522)와 복수의 발광소자패키지(522)가 실장되어 어레이를 이룰 수 있도록 PCB기판(521)을 포함할 수 있다.
반사시트(524)는 발광소자패키지(522)에서 발생한 빛을 액정표시패널(510)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자모듈(523)에서 발생한 빛은 확산판(540)에 입사하며, 확산판(540)의 상부에는 광학필름(560)이 배치된다. 광학필름(560)은 확산필름(566), 프리즘필름(550) 및 보호필름(564)를 포함할 수 있다.
여기서, 조명장치(300) 및 액정표시장치는 조명시스템에 포함될 수 있으며, 이 외에도 발광소자 패키지를 포함하며 조명을 목적으로 하는 장치 등도 조명시스템에 포함될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 발광소자;
    상기 발광소자가 배치된 리드프레임을 포함하고, 캐비티가 형성된 몸체;
    상기 리드프레임과 전기적으로 연결된 와이어; 및
    상기 와이어의 일측을 감싸고, 상기 리드프레임 상에 배치되는 코팅부재;를 포함하고,
    상기 코팅부재는,
    상기 리드프레임 상에 형성된 본딩 캐비티에 배치되며,
    Si 및 Ag 중 적어도 하나를 포함하거나,
    또는 Si 및 Ag 중 적어도 하나를 포함하는 합금이고,
    상기 코팅부재의 두께는, 20 ㎛ 내지 30 ㎛이고,
    상기 코팅부재의 폭은, 100 ㎛ 내지 160 ㎛이며,
    상기 본딩 캐비티의 깊이는,
    상기 코팅부재의 두께와 동일하거나,
    또는 상기 코팅부재의 두께보다 두꺼운 발광소자 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서, 상기 본딩 캐비티의 폭은,
    상기 코팅부재의 폭과 동일하거나,
    또는 상기 코팅부재의 폭보다 넓고,
    상기 코팅부재는 중심부가 평탄하거나, 또는 볼록한 발광소자 패키지.
  9. 제 1 항에 있어서, 상기 본딩 캐비티의 내측면은,
    상기 와이어와 상기 본딩 캐비티의 하부면 사이의 경사각과 동일하거나,
    또는 상기 와이어와 상기 본딩 캐비티의 하부면 사이의 경사각보다 작고,
    상기 본딩 캐비티의 내측면은, 30 °내지 90 °의 경사각을 갖는 발광소자 패키지.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 코팅부재가 배치되는 상기 리드프레임에서 상기 와이어의 일측과 상기 코팅부재 사이에 배치된 범프볼;을 포함하고,
    상기 범프볼의 두께는,
    상기 코팅부재의 두께 대비 0.6배 내지 0.9배이고,
    상기 범프볼의 폭은 상기 코팅부재의 폭 대비 0.5배 내지 0.8배이며,
    상기 본딩 캐비티의 깊이보다 낮거나,
    또는 상기 본딩 캐비티의 깊이보다 두꺼운 발광소자 패키지.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 1 항에 있어서, 상기 캐비티는,
    상기 발광소자가 배치되는 방향으로 폭이 줄어드는 경사가 형성된 발광소자 패키지.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020110129198A 2011-12-05 2011-12-05 발광소자 패키지 KR101946268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110129198A KR101946268B1 (ko) 2011-12-05 2011-12-05 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129198A KR101946268B1 (ko) 2011-12-05 2011-12-05 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20130062768A KR20130062768A (ko) 2013-06-13
KR101946268B1 true KR101946268B1 (ko) 2019-02-11

Family

ID=48860395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129198A KR101946268B1 (ko) 2011-12-05 2011-12-05 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR101946268B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055006A (ja) * 2007-07-27 2009-03-12 Nichia Corp 発光装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055006A (ja) * 2007-07-27 2009-03-12 Nichia Corp 発光装置及びその製造方法

Also Published As

Publication number Publication date
KR20130062768A (ko) 2013-06-13

Similar Documents

Publication Publication Date Title
KR101872735B1 (ko) 발광소자 패키지
USRE47181E1 (en) Light emitting device
KR101762787B1 (ko) 발광소자, 발광소자 패키지 및 조명 시스템
KR101824011B1 (ko) 발광소자 패키지
US9130117B2 (en) Light emitting device
KR20130027903A (ko) 발광소자
KR101814690B1 (ko) 발광소자
KR101978632B1 (ko) 발광소자
KR101824886B1 (ko) 발광소자 패키지
KR20130062771A (ko) 발광소자 어레이
KR101903776B1 (ko) 발광소자
US8445924B2 (en) Light emitting device
KR101946268B1 (ko) 발광소자 패키지
KR101904261B1 (ko) 발광소자 패키지
KR101986720B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20140097603A (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR101883342B1 (ko) 발광소자 패키지
KR101950756B1 (ko) 발광소자 패키지
KR20130048040A (ko) 발광소자 패키지
KR101901589B1 (ko) 발광소자
KR20130062772A (ko) 발광소자 패키지
KR20130062769A (ko) 발광소자
KR20130074510A (ko) 발광소자
KR20140096654A (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20140096653A (ko) 발광 소자 및 그를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant