KR101936060B1 - 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자 - Google Patents

반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자 Download PDF

Info

Publication number
KR101936060B1
KR101936060B1 KR1020160184219A KR20160184219A KR101936060B1 KR 101936060 B1 KR101936060 B1 KR 101936060B1 KR 1020160184219 A KR1020160184219 A KR 1020160184219A KR 20160184219 A KR20160184219 A KR 20160184219A KR 101936060 B1 KR101936060 B1 KR 101936060B1
Authority
KR
South Korea
Prior art keywords
layer
laser
nitride
substrate
based semiconductor
Prior art date
Application number
KR1020160184219A
Other languages
English (en)
Other versions
KR20180079601A (ko
Inventor
조주영
박경호
박형호
고유민
박원규
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020160184219A priority Critical patent/KR101936060B1/ko
Publication of KR20180079601A publication Critical patent/KR20180079601A/ko
Application granted granted Critical
Publication of KR101936060B1 publication Critical patent/KR101936060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 소자 제작용 레이저 리프트 오프 방법에 관한 것으로서, 레이저에 의해 제1대상체로부터 제2대상체를 분리시키는 레이저 리프트 오프 방법에 있어서, 제1대상체 및 제2대상체 사이에 희생분리층을 형성하되, 상기 희생분리층은 상기 제1대상체 및 제2대상체의 밴드갭보다 상대적으로 작은 밴드갭을 가지는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자를 기술적 요지로 한다. 이에 의해 종래의 지지기판으로부터 질화물계 반도체층을 분리하는 공정을 개선하여, 분리를 원하는 영역에 희생분리층을 도입하여 분리하고자 하는 대상의 제한이 없도록 한 것이다.

Description

반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자{Laser lift-off for semiconductor devices and semiconductor devices thereby}
본 발명은 반도체 소자 제작용 레이저 리프트 오프 방법에 관한 것으로서, 종래의 지지기판으로부터 질화물계 반도체층을 분리하는 공정을 개선하여, 분리를 원하는 영역에 희생분리층을 도입하여 분리하고자 하는 대상의 제한이 없도록 한 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 3족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형 밴드갭을 가지고 있어서 발광 소자용 재료로 각광받고 있다.
이러한 3족 원소의 질화물 반도체층은 동종의 기판에 성장시키는 것이 어렵기 때문에, 유사한 결정구조를 갖는 육방정계의 이종 기판 위에 MOCVD 법이나 MBE 법 등과 같은 방법으로 등축 성장시킨다.
육방정계의 대표적인 기판이자 질화물과 유사한 격자상수를 갖는 기판으로 사파이어 기판이 있다. 질소 화합물은 일반적으로 사파이어 기판을 이용하여 성장시키고 있다.
그러나 사파이어 기판은 전기적으로 부도체이므로, 사파이어 기판 상에 발광 다이오드와 같은 발광소자를 성장시킨 경우 하단에 전극을 연결시킬 수 없어서 발광 다이오드의 구조가 제한된다.
따라서, 최근 사파이어와 같은 이종기판 상에 질화물계 반도체층과 같은 에피층들을 성장시키고, 이종 기판을 분리하여 수직형 구조의 발광 다이오드를 제조하는 기술이 연구되고 있다.
이종 기판을 분리하는 대표적인 방법으로는 도 1에 도시된 바와 같이 레이저 리프트 오프(LASER Lift-off, LLO) 공정이 있다. 레이저 리프트 오프 방법은 사파이어 기판과 같은 이종 기판 위에 질화물계 반도체층과 동축성장시키고, 사파이어 기판의 맞은 편에 질화물계 반도체층의 일면을 제2기판으로 결합한 후 사파이어 기판을 통해 레이저빔을 조사하여 사파이어 기판으로부터 질화물계 반도체층을 분리하는 기술이다.
종래의 LLO 공정은 높은 에너지의 KrF(파장 : 248nm) 레이저를 양면 폴리싱된 투명한 사파이어 기판을 통해 조사하여 질화물계 반도체층과 사파이어 기판 계면에 있는 질화갈륨층을 분해하고 이를 통해 기판을 분리시키게 된다.
그러나, 높은 에너지의 레이저가 질화물계 반도체층에 포함되는 소자의 활성층에 흡수되어 막질을 손상시키고, 또한, 파장이 248nm인 단파장의 레이저를 기판에서의 흡수없이 질화갈륨층까지 이동을 시켜야 하므로, 양면 폴리싱된 투명한 사파이어 기판만을 사용하여야 하는 기판 사용에 제약이 따르게 된다.
또한, 높은 레이저 에너지에 의해 기판과 질화갈륨층 사이의 영역에서만 분리가 가능하여, 분리 영역의 선택이 불가하며, 단일구조의 에피층만 분리가 가능하여 수율이 낮고, 기판 방향으로만 레이저의 조사가 가능하여 제한된 에피구조에서만 적용이 가능한 문제점이 있다.
"질화갈륨계 반도체 소자 및 그 제조방법"(출원번호 : 10-2010-0089917호) "패터닝된 기판을 기용한 반도체 발광소자 제조방법"(출원번호 : 10-2010-0108485호)
본 발명은 상기 문제점을 해결하기 위한 것으로서, 종래의 지지기판으로부터 질화물계 반도체층을 분리하는 공정을 개선하여, 분리를 원하는 영역에 희생분리층을 도입하여 분리하고자 하는 대상의 제한이 없도록 한 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자의 제공을 그 목적으로 한다.
상기 목적 달성을 위해 본 발명은, 레이저에 의해 제1대상체로부터 제2대상체를 분리시키는 레이저 리프트 오프 방법에 있어서, 제1대상체 및 제2대상체 사이에 희생분리층을 형성하되, 상기 희생분리층은 상기 제1대상체 및 제2대상체의 밴드갭보다 상대적으로 작은 밴드갭을 가지는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자를 기술적 요지로 한다.
또한, 상기 제1대상체는 지지기판이고, 제2대상체는 질화물계 반도체층이거나, 상기 제1대상체 및 제2대상체는 질화물계 반도체층을 이루는 박막인 것을 특징으로 한다.
또한, 상기 희생분리층은, 상기 질화물계 반도체층 내부에 분리를 원하는 영역에 단일 또는 복수개로 각각 형성되는 것이 바람직하다.
또한, 상기 희생분리층은, InxGa1 - xN(0<x≤1)을 사용하며, 두께는 5~100nm인 것이 바람직하다.
또한, 상기 질화물계 반도체층은, 단일 접합 또는 단위 질화물계 반도체층이 다중 접합 형태로 구현되는 것이 바람직하다.
한편, 상기 다중 접합 형태의 질화물계 반도체층은, 상기 지지기판 상에 순차적으로 적층되는 채널층 및 베리어층 또는 버퍼층, 채널층 및 베리어층이 n번 반복적으로 구현되거나(n은 1 이상의 자연수), 상기 지지기판 상에 순차적으로 적층되는 채널층, 베리어층 및 채널층이 m번 반복적으로 구현되어(m은 1 이상의 자연수), 분리를 원하는 상기 채널층 및 베리어층 사이에 상기 희생분리층을 단일 또는 복수개 형성하는 것이 바람직하다.
여기에서, 상기 버퍼층 또는 채널층은 갈륨(Ga)과 질소(N) 중 적어도 하나를 포함하고, 상기 베리어층은 AlxGa1-xN(0<x≤1), InAlN 및 InAlGaN 중 어느 하나 인 것이 바람직하다.
또한, 상기 희생분리층이 복수개로 형성되어 상기 지지기판으로부터 레이저가 조사되는 경우, 상기 희생분리층은 InxGa1 - xN(0<x≤1)을 사용하며, 두께는 5~100nm이고, 상기 지지기판으로부터 멀어질수록 x의 값이 순차적으로 증가하거나, 상기 지지기판으로부터 멀어질수록 밴드갭이 순차적으로 작아지는 것이 바람직하다.
또한, 상기 레이저는, 상기 지지기판 측뿐만 아니라 상기 질화물계 반도체층 측에서도 조사하거나, 상기 지지기판과 질화물계 반도체층 양방향에서 조사하는 것이 바람직하다.
또한, 상기 지지기판은, 사파이어, SiC, GaN, AlN, BN, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2 중 어느 하나인 것이 바람직하다.
또한, 상기 레이저는, 상기 레이저(Laser)는 Pulse Ar+ laser, Pulse Kr+ laser, Copper vapor laser, Gold vapor laser 및 Nd:YAG laser 중 어느 하나를 이용하는 것이 바람직하다.
한편, 상기 제1대상체로부터 분리된 제2대상체는 소자기판에 전사 또는 접합되어 반도체 소자로 제작되는 것이 바람직하며, 상기 반도체 소자는, 질화물계 트랜지스터, LED, 태양전지, HEMT(High Electron Mobility Transistor), HFET(Heterostructure FET) 및 이종 물질 간 계면에서 발생하는 2DEG(2차원 전자가스, two-dimensional electron gas)를 이용하는 트랜지스터 중 어느 하나인 것이 바람직하다.
본 발명은 반도체 소자 제작용 레이저 리프트 오프 방법에 관한 것으로서, 종래의 지지기판으로부터 질화물계 반도체층을 분리하는 공정을 개선하여, 분리를 원하는 영역에 희생분리층을 도입하여 분리하고자 하는 대상의 제한이 없도록 한 것이다.
특히, 분리하고자 하는 대상체의 밴드갭보다 상대적으로 작은 밴드갭을 도입함으로써, 레이저 에너지가 희생분리층에서만 흡수되도록 하여, 레이저가 투과하는 주변 박막층의 손상이 전혀 발생하지 않도록 하여 반도체 소자의 특성 저하를 막을 수 있도록 한 것이다.
또한, 지지기판과 질화물계 반도체층 계면에서의 레이저의 흡수가 요구되지 않아 양면 폴리싱된 사파이어 기판 이외에 SiC, ZnO, GaN, AlN, BN, MgO 기판 등 다양한 종류의 기판을 사용할 수 있으며, 이를 통해 질화물계 반도체층과의 격자 부정합을 줄일 수 있으므로, 질화물계 반도체층의 막질 개선 및 반도체 소자의 특성을 개선하게 된다.
이에 따라, SiC, GaN 및 AlN 기판과 같은 고가 기판들의 재사용이 가능하여 공정 단가를 절감시킬 수 있다.
또한, 분리를 원하고자 하는 영역에 희생분리층을 자유롭게 설치할 수 있어 분리 영역을 선택할 수 있으며, 복수개의 희생분리층의 도입이 가능하여, 공정 효율 및 수율을 개선시키게 된다.
또한, 장파장의 레이저를 사용을 통해 지지기판 방향뿐만 아니라 질화물계 반도체층 방향으로도 레이저의 조사가 가능하여 그 공정 효율이 더욱 높이게 된다.
또한, 희생분리층의 위치 및 질화물계 반도체층의 분리를 통해 질화물계 반도체층 내부의 극성(polarity) 제어가 가능하여 질화물계 반도체층 및 반도체 소자의 특성을 개선시키게 된다.
도 1 - 종래의 레이저 리프트 오프(LASER Lift-off, LLO) 공정에 대한 모식도.
도 2 - 본 발명의 일실시예에 따른 희생분리층을 이용한 지지기판을 분리하는 모식도.
도 3 - 본 발명의 다른 실시예에 따른 복수개의 희생분리층을 이용하여 단위 질화물계 반도체층을 분리하는 모식도.
본 발명은 반도체 소자 제작용 레이저 리프트 오프 방법에 관한 것으로서, 종래의 지지기판으로부터 질화물계 반도체층을 분리하는 공정을 개선하여, 분리를 원하는 영역에 희생분리층을 도입하여 분리하고자 하는 대상의 제한이 없도록 한 것이다.
특히, 분리하고자 하는 대상체의 밴드갭보다 상대적으로 작은 밴드갭을 도입함으로써, 레이저 에너지가 희생분리층에서만 흡수되도록 하여, 레이저가 투과하는 주변 박막층의 손상이 전혀 발생하지 않도록 하여 반도체 소자의 특성 저하를 막을 수 있도록 한 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 2는 본 발명의 일실시예에 따른 희생분리층을 이용한 지지기판을 분리하는 모식도를 나타낸 것이고, 도 3은 본 발명의 다른 실시예에 따른 다중 희생분리층을 이용하여 단위 질화물계 반도체층을 분리하는 모식도를 나타낸 것이다.
도시된 바와 같이, 본 발명에 따른 반도체 소자 제작용 레이저 리프트 오프 방법은, 레이저에 의해 제1대상체로부터 제2대상체를 분리시키는 레이저 리프트 오프 방법에 있어서, 제1대상체 및 제2대상체 사이에 희생분리층을 형성하되, 상기 희생분리층은 상기 제1대상체 및 제2대상체의 밴드갭보다 상대적으로 작은 밴드갭을 가지는 것을 특징으로 한다.
본 발명은 분리하고자 하는 영역에 희생분리층을 도입함으로써, 분리하고자 하는 대상체에 제한이 없도록 한 것이다.
따라서, 상기 제1대상체는 기존의 분리를 원하는 지지기판, 상기 제2대상체는 상기 지지기판으로 분리가 되는 질화물계 반도체층이 될 수 있을 뿐만 아니라, 질화물계 반도체층 내부에 분리를 원하는 영역이 있으면 상기 제1대상체 및 제2대상체는 분리하고자 하는 두 박막일 수도 있으며, 질화물계 반도체층이 단위 질화물계 반도체층의 다중 접합 형태로 구현된 경우에는 제1대상체 및 제2대상체는 지지기판이나 단위 질화물계 반도체층일 수도 있다.
즉, 반도체 소자의 종류에 따라 상기 제1대상체 및 제2대상체는 다양하게 적용될 수 있다.
본 발명에 따른 희생분리층은 제1대상체 및 제2대상체 사이에 희생분리층을 형성하되, 상기 희생분리층은 상기 제1대상체 및 제2대상체의 밴드갭보다 상대적으로 작은 밴드갭을 가짐으로써, 레이저 에너지가 희생분리층에서만 흡수되도록 하여, 레이저가 투과하는 주변 박막층의 손상이 전혀 발생하지 않도록 하여 상기와 같이 분리하고자 하는 대상체의 제한이 없으며, 반도체 소자의 특성 저하를 막을 수 있도록 한 것이다.
이러한 희생분리층은 분리를 원하는 영역에 각각 단일 또는 복수개로 형성되어, 공정 효율 및 공정 수율을 개선시킬 수도 있다.
한편, 제1대상체가 지지기판이고, 제2대상체가 질화물계 반도체층인 경우에는, 상기 희생분리층은 적층되는 박막의 성장에 영향을 주지 않도록 하기 위해서 질화물계 반도체로 형성되는 것이 바람직하며, 일정 두께 이상인 경우 인장 응력이 증가되어 결함(crack) 발생 확률이 높게 되므로, 너무 두껍지 않게 형성하여야 한다.
또한, 상기 희생분리층은, MOCVD, MBE, Sputter 등 공지된 박막 증착 공정에 의해 형성되며, 특히 GaN 기반 질화물계 반도체층인 경우 상기 희생분리층은 Indium droplet, Indium-based nanostructure 및 Indium-rich InGaN층을 희생분리층으로 사용가능하며, 바람직하게는 InxGa1 - xN(0<x≤1)을 사용하며, 두께는 5~100nm로 형성한다.
특히, 상기 희생분리층의 성분 중 인듐의 조성 변화에 따라 밴드갭이 지배적으로 변하게 되는 특성이 있어, 레이저의 파장에 따라 분리되는 영역의 위치에 따라 인듐의 변화량을 조절하여 희생분리층을 조성하는 것이 바람직하다.
여기에서, 상기 레이저(Laser)는 Pulse Ar+ laser, Pulse Kr+ laser, Copper vapor laser, Gold vapor laser 및 Nd:YAG laser 중 어느 하나를 이용하게 되며, 희생분리층의 밴드갭에 대응되는 장파장의 저에너지로 조사되게 된다.
또한, 장파장의 레이저 사용을 통해 상기 레이저는 상기 지지기판 측뿐만 아니라 상기 질화물계 반도체층 측에서도 조사하거나, 상기 지지기판과 질화물계 반도체층 양방향에서 조사가 가능하여, 공정 효율을 더욱 높이게 된다.
다음 표는 본 발명에서 실시 가능한 레이저 및 희생분리층의 예시를 나타낸 것으로, 기존의 247nm의 KrF excimer laser에 비하면 장파장대의 낮은 에너지값을 갖는다. 각 레이저의 파장에 대해 인듐의 조성을 변화시켜, 희생분리층의 밴드갭을 조절할 수 있도록 하여, 레이저 에너지가 희생분리층에서만 흡수되도록 하여, 레이저가 투과하는 주변 박막층의 손상이 전혀 발생하지 않도록 하여 반도체 소자의 특성 저하를 막을 수 있도록 한 것이다.
Laser 종류 파장 사용 가능한 희생분리층
Pulse Ar+ laser 488 nm InGaN (Indium 조성: ~31%)
Copper vapor laser 510 nm InGaN (Indium 조성: ~36%)
Nd:YAG laser 532 nm InGaN (Indium 조성: ~39%)
Gold vapor laser 578 nm InGaN (Indium 조성: ~46%)
Pulse Kr+ laser 647 nm InGaN (Indium 조성: ~55%)
또한, 상기 지지기판은 지지기판과 질화물계 반도체층 계면에서의 레이저의 흡수가 요구되지 않아 양면 폴리싱된 사파이어 기판뿐만 아니라 SiC, GaN, AlN, BN, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2 중 어느 하나를 사용할 수 있으며, 이를 통해 질화물계 반도체층과의 격자 부정합을 줄일 수 있으므로, 질화물계 반도체층의 막질 개선 및 반도체 소자의 특성을 개선하게 된다.
한편, 상기 제2대상체로 질화물계 반도체층은 단일 접합 형태 또는 단위 질화물계 반도체층이 다중 접합 형태로 구현될 수 있으며, 이 경우 상기 희생분리층은 분리를 원하는 단위 질화물계 반도체층 사이에 각각 단일 또는 복수개로 형성될 수 있다.
즉, 분리를 원하고자 하는 영역에 희생분리층을 자유롭게 설치할 수 있어 분리 영역을 선택할 수 있으며, 복수개의 희생분리층의 도입이 가능하여, 공정 효율 및 수율을 개선시키게 된다.
여기에서, 상기 다중 접합 형태의 질화물계 반도체층은, 상기 지지기판 상에 순차적으로 적층되는 채널층 및 베리어층 또는 버퍼층, 채널층 및 베리어층이 n번 반복적으로 구현되거나(n은 1 이상의 자연수), 상기 지지기판 상에 순차적으로 적층되는 채널층, 베리어층 및 채널층이 m번 반복적으로 구현되어(m은 1 이상의 자연수), 분리를 원하는 상기 채널층 및 베리어층 사이에 상기 희생분리층을 단일 또는 복수개 형성할 수 있다.
또한, 상기 버퍼층 또는 채널층은 갈륨(Ga)과 질소(N) 중 적어도 하나를 포함하고, 상기 베리어층은 AlxGa1-xN(0<x≤1), InAlN 및 InAlGaN 중 어느 하나일 수 있다.
또한, 상기 희생분리층이 복수개 형성된 경우, 상기 희생분리층은 InxGa1-xN(0<x≤1)을 사용하며, 두께는 5~100nm이고, 상기 지지기판으로부터 멀어질수록 x의 값이 순차적으로 증가하거나, 상기 지지기판으로부터 멀어질수록 밴드갭이 순차적으로 작아지는 것을 특징으로 한다.
이는 지지기판 측으로 레이저가 조사되는 경우, 레이저가 진행하는 동안 레이저 에너지가 다소 감소함에 따라 그에 대응되어 레이저 에너지를 흡수하게 되는 희생분리층의 밴드갭이 작아지도록 하기 위한 것이다.
이와 같이, 본 발명의 일실시예에 따라 제1대상체가 지지기판이고 제2대상체가 질화물계 반도체층인 경우, 상기 지지기판으로부터 분리하기 전에 반대측 질화물계 반도체층 최상면에 임시기판을 접합시키고, 본 발명에 따른 레이저 리프트 오프 방법에 의해 희생분리층에서만 흡수가능한 파장을 가지는 레이저를 조사하여, 상기 희생분리층만 선택적으로 제거하여 상기 지지기판으로부터 질화물계 반도체층을 분리하게 된다.
분리된 상기 질화물계 반도체층은 소자기판에 전사 후 상기 임시기판은 제거하고, 후반 전극 형성 공정 등을 실시하여 반도체 소자를 제작하게 된다.
본 발명에 따라 제작된 반도체 소자는 질화물계 반도체층이 사용되는 모든 반도체 소자가 해당되며, 질화물계 트랜지스터, LED, 태양전지, HEMT(High Electron Mobility Transistor), HFET(Heterostructure FET) 및 이종 물질 간 계면에서 발생하는 2DEG(2차원 전자가스, two-dimensional electron gas)를 이용하는 트랜지스터 등이 바람직하게 실시될 수 있다.
예컨대, 본 발명에 따른 반도체 소자가 HEMT인 경우, 제1기판(지지기판) 상에 순차적으로 적층되는 버퍼층, 채널층 및 베리어층을 형성하거나, 순차적으로 적층되는 채널층, 베리어층 및 채널층을 형성하는 단계, 상기 채널층 하단 또는 상단에 희생분리층을 형성하거나 베리어층 하단 또는 상단에 희생분리층을 형성하는 단계, 상기 구조의 최상단인 베리어층 또는 채널층 상부에 본딩이 가능한 물질을 형성한 후 제2기판을 본딩하는 단계, 상기 제1기판의 방향 또는 제2기판의 방향으로 레이저(Laser)를 조사하여 희생 분리층의 결합 상태를 와해시켜서 상기 제1기판을 분리하는 단계, 상기 제2기판의 최상단인 베리어층 또는 채널층 상부에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 것에 의해 제조된다.
또한, 제1기판(지지기판) 상에 순차적으로 적층되는 버퍼층, 채널층 및 베리어층 형성을 n번 반복하여 n층의 반복적인 채널층 및 베리어층을 형성하거나, 순차적으로 적층되는 채널층, 베리어층 및 채널층 형성을 m번 반복하여 m층의 반복적인 채널층, 베리어층 및 채널층을 형성하는 단계, 상기 반복되는 n층 또는 m층 마다 채널층 하단, 상단 또는 베리어층 하단, 상단에 희생분리층을 형성하는 단계, 상기 구조의 n층 또는 m층 최상단 베리어층 또는 채널층 상부에 본딩이 가능한 물질을 형성한 후 제2기판을 본딩하는 단계, 상기 제1기판의 방향 또는 제2기판의 방향으로 레이저(Laser)를 조사하여 희생 분리층의 결합 상태를 와해시켜서 상기 제1기판을 분리하는 단계, 상기 제2기판의 최상단인 베리어층 또는 채널층 상부에 소스 전극, 드레인 전극 및 게이트 전극을 형성하여 고전자 이동도 트랜지스터 구조물을 형성하는 단계, 상기 구조의 n-1층 또는 m-1층 최상단 베리어층 또는 채널층 상부에 본딩이 가능한 물질을 형성한 후 제3기판을 본딩하는 단계, 상기 제2기판의 방향 또는 제3기판의 방향으로 레이저(Laser)를 조사하여 희생 분리층의 결합 상태를 와해시켜서 상기 제 기판을 분리하는 단계, 상기 제3기판의 최상단인 베리어층 또는 채널층 상부에 소스 전극, 드레인 전극 및 게이트 전극을 형성하여 고전자 이동도 트랜지스터 구조물을 형성하는 단계가 반복되고 (n, n-1, n-2, ......... 1 또는 m, m-1, m-2, ......... 1), 상기 구조의 1층 최상단 베리어층 또는 채널층 상부에 본딩이 가능한 물질을 형성한 후 제n기판(또는 제m기판)을 본딩하는 단계, 상기 제n-1기판의 방향 또는 제n기판(또는 제m-1기판의 방향 또는 제m기판)의 방향으로 레이저(Laser)를 조사하여 희생 분리층의 결합 상태를 와해시켜서 상기 제n-1기판(제m-1기판)을 분리하는 단계와, 상기 제n기판(또는 제m기판)의 최상단인 베리어층 또는 채널층 상부에 소스 전극, 드레인 전극 및 게이트 전극을 형성하여 고전자 이동도 트랜지스터 구조물을 형성한다.
도 2 및 도 3은 본 발명의 일실시예에 따른 희생분리층을 이용한 지지기판(Substrate)을 분리하는 모식도를 나타낸 것이다. 도 2는 단일 희생분리층이 적용된 경우, 도 3은 복수개의 희생분리층이 적용된 경우에 대한 실시예 도면이다.
도시된 바와 같이, 본 발명에서 제안하는 기판 분리 기술을 기반으로 질화물계 반도체층 내부에 단일(도 2) 또는 복수개(도 3)의 희생분리층(Sacrificial layer)을 형성하고 선택적으로 기판이나 질화물계 반도체층을 분리시킬 수 있다. 복수개의 희생분리층을 이용하는 경우 각 희생분리층은 서로 다른 크기의 밴드갭을 가지며 조사되는 레이저 역시 이에 대응하여 다른 파장을 가지므로 기판이나 질화물계 반도체층의 분리 영역의 선택비를 향상시킬 수 있다.
또한, 복수개의 희생분리층을 이용하는 경우, 도 3에 도시된 바와 같이, 지지기판(Substrate)에 가까운 희생분리층의 밴드갭이 가장 크며 기판에 멀어질수록 희생분리층의 밴드갭이 점점 작아지는 특징이 있다.
또한, 도 3에서 GaN capping layer 상에 Bonding 기판을 형성하며 희생분리층 2(Sacrificial layer -2)의 밴드갭에 해당되는 레이저를 조사하면 희생분리층 2가 분해되면서 Device #2(단위 질화물계 반도체층)가 분리된다. 이후 Device #1의 GaN capping layer 상에 Bonding 기판을 형성하며 희생분리층 1(Sacrificial layer-1)의 밴드갭에 해당되는 Laser를 조사하면 희생분리층 1이 분해되면서 Device #1이 분리된다.
여기서 희생분리층 1의 밴드갭이 희생분리층 2의 밴드갭 보다 크다. 또한, 단위소자[희생분리층(Sacrificial layer), i-GaN, AlGaN, GaN capping layer]는 n 개가 될 수 있으며, 하나의 기판 상에 단위소자의 반복 성장하고 다중 희생분리층을 이용하면 n개의 소자 제작을 용이하게 할 수 있다. 기판이 제거된 반도체 소자의 경우 이종기판이나 방열기판, 고분자(플랙서블) 기판과 같은 다양한 기판에 전사되어 사용된다.
또한, 본 발명에서 제안하는 기판 분리 기술을 종래의 레이저 리프트 오프 공정과는 달리 희생분리층을 제외한 질화물계 반도체층이 가지는 밴드갭 이하의 파장을 가지는 레이저를 사용하므로 지지기판을 통한 레이저의 조사를 이용한 지지기판의 분리뿐만 아니라 질화물계 반도체층을 통한 기판의 분리도 가능하므로 다양한 디바이스 구조에 적용이 가능하게 된다.
예컨대, 기존의 희생분리층이 없는 지지기판의 분리법의 경우, 지지기판의 제거를 위해 반드시 양면 폴리싱된 지지기판에 질화물계 반도체층을 성장해야만 하는 문제가 있었으나 본 발명의 경우 질화물계 반도체층으로의 레이저 조사가 가능한 기판 분리법이므로 질화물계 반도체층 성장을 위한 기판 종류에 제약이 없게 된다.
또한, 본 발명은 질화물계 반도체층의 경우 Wurtzite의 결정구조를 가지므로 성장 방향에 따라 서로 다른 polarity, 예컨대 GaN: Ga-polar & N-polar, 를 가지게 된다. 이와 같이 서로 다른 polarity를 가지는 질화물계 반도체층 및 소자는 서로 다른 물성을 가지게 되는데, 본 발명에서 제안하는 희생분리층을 이용한 기판 분리 기술을 통해 기판 분리 후 성장방향의 제어를 통해 질화물계 반도체층 및 소자의 polarity를 제어가 가능하게 된다.
특히, HEMT의 채널이 존재하는 부근에 희생분리층을 위치시킨 후, 질화물계 반도체층의 분리를 통해 우수한 성능을 가지는 N-polar HEMT의 제작이 용이하게 된다.
이와 같이, 본 발명은 반도체 소자 제작용 레이저 리프트 오프 방법에 관한 것으로서, 종래의 지지기판으로부터 질화물계 반도체층을 분리하는 공정을 개선하여, 분리를 원하는 영역에 희생분리층을 도입하여 분리하고자 하는 대상의 제한이 없도록 한 것이다.
특히, 분리하고자 하는 대상체의 밴드갭보다 상대적으로 작은 밴드갭을 도입함으로써, 레이저 에너지가 희생분리층에서만 흡수되도록 하여, 레이저가 투과하는 주변 박막층의 손상이 전혀 발생하지 않도록 하여 반도체 소자의 특성 저하를 막을 수 있도록 한 것이다.
또한, 지지기판과 질화물계 반도체층 계면에서의 레이저의 흡수가 요구되지 않아 양면 폴리싱된 사파이어 기판 이외에 SiC, ZnO, GaN, AlN, BN, MgO 기판 등 다양한 종류의 기판을 사용할 수 있으며, 이를 통해 질화물계 반도체층과의 격자 부정합을 줄일 수 있으므로, 질화물계 반도체층의 막질 개선 및 반도체 소자의 특성을 개선하게 된다.
이에 따라, SiC, GaN 및 AlN 기판과 같은 고가 기판들의 재사용이 가능하여 공정 단가를 절감시킬 수 있다.
또한, 분리를 원하고자 하는 영역에 희생분리층을 자유롭게 설치할 수 있어 분리 영역을 선택할 수 있으며, 복수개의 희생분리층의 도입이 가능하여, 공정 효율 및 수율을 개선시키게 된다.
또한, 장파장의 레이저를 사용을 통해 지지기판 방향뿐만 아니라 질화물계 반도체층 방향으로도 레이저의 조사가 가능하여 그 공정 효율이 더욱 높이게 된다.
또한, 희생분리층의 위치 및 질화물계 반도체층의 분리를 통해 질화물계 반도체층 내부의 극성(polarity) 제어가 가능하여 질화물계 반도체층 및 반도체 소자의 특성을 개선시키게 된다.

Claims (14)

  1. 레이저에 의해 제1대상체로부터 제2대상체를 분리시키는 레이저 리프트 오프 방법에 있어서,
    제1대상체 및 제2대상체 사이에 희생분리층을 형성하되,
    상기 희생분리층은 상기 제1대상체 및 제2대상체의 밴드갭보다 상대적으로 작은 밴드갭을 가지고,
    상기 제1대상체는 지지기판이고, 제2대상체는 질화물계 반도체층이고,
    상기 질화물계 반도체층은 단위 질화물계 반도체층이 다중 접합 형태로 구현되며,
    상기 다중 접합 형태의 질화물계 반도체층은,
    상기 지지기판 상에 순차적으로 적층되는 채널층 및 베리어층 또는 버퍼층, 채널층 및 베리어층이 n번 반복적으로 구현되거나(n은 1 이상의 자연수),
    상기 지지기판 상에 순차적으로 적층되는 채널층, 베리어층 및 채널층이 m번 반복적으로 구현되어(m은 1 이상의 자연수),
    분리를 원하는 상기 채널층 및 베리어층 사이에 상기 희생분리층을 단일 또는 복수개 형성하는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 희생분리층은,
    상기 질화물계 반도체층 내부에 분리를 원하는 영역에 단일 또는 복수개로 형성되는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  4. 제 1항에 있어서,
    상기 희생분리층은,
    InxGa1-xN(0<x≤1)을 사용하며, 두께는 5~100nm인 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서, 상기 버퍼층 또는 채널층은 갈륨(Ga)과 질소(N) 중 적어도 하나를 포함하고,
    상기 베리어층은 AlxGa1-xN(0<x≤1), InAlN 및 InAlGaN인 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  8. 제 1항에 있어서, 상기 희생분리층이 복수개로 형성되어 상기 지지기판으로부터 레이저가 조사되는 경우,
    상기 희생분리층은 InxGa1-xN(0<x≤1)을 사용하며, 두께는 5~100nm이고,
    상기 지지기판으로부터 멀어질수록 x의 값이 순차적으로 증가하거나, 상기 지지기판으로부터 멀어질수록 밴드갭이 순차적으로 작아지는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  9. 제 1항에 있어서, 상기 레이저는,
    상기 지지기판 측뿐만 아니라 상기 질화물계 반도체층 측에서도 조사하거나,
    상기 지지기판과 질화물계 반도체층 양방향에서 조사하는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  10. 제 1항에 있어서, 상기 지지기판은,
    사파이어, SiC, GaN, AlN, BN, ZnO, MgO, MgAl2O4, LiAlO2 및 LiGaO2 중 어느 하나인 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  11. 제 1항에 있어서, 상기 레이저(Laser)는,
    Pulse Ar+ laser, Pulse Kr+ laser, Copper vapor laser, Gold vapor laser 및 Nd:YAG laser 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  12. 제 1항, 제 3항, 제 4항, 제 7항 내지 제 11항 중의 어느 한 항에 있어서,
    상기 제1대상체로부터 분리된 제2대상체는 소자기판에 전사 또는 접합되어 반도체 소자로 제작되는 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  13. 제 12항에 있어서, 상기 반도체 소자는,
    질화물계 트랜지스터, LED, 태양전지, HEMT(High Electron Mobility Transistor), HFET(Heterostructure FET) 및 이종 물질 간 계면에서 발생하는 2DEG(2차원 전자가스, two-dimensional electron gas)를 이용하는 트랜지스터 중 어느 하나인 것을 특징으로 하는 반도체 소자 제작용 레이저 리프트 오프 방법.
  14. 제 13항의 반도체 소자 제작용 레이저 리프트 오프 방법에 의해 제작된 것을 특징으로 하는 반도체 소자.

KR1020160184219A 2016-12-30 2016-12-30 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자 KR101936060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160184219A KR101936060B1 (ko) 2016-12-30 2016-12-30 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184219A KR101936060B1 (ko) 2016-12-30 2016-12-30 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
KR20180079601A KR20180079601A (ko) 2018-07-11
KR101936060B1 true KR101936060B1 (ko) 2019-01-09

Family

ID=62917358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160184219A KR101936060B1 (ko) 2016-12-30 2016-12-30 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자

Country Status (1)

Country Link
KR (1) KR101936060B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12022681B2 (en) 2020-09-29 2024-06-25 Samsung Display Co., Ltd. Display panel including at least one opening inside a display area, method of manufacturing the same, and electronic apparatus using the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102373363B1 (ko) * 2020-07-29 2022-03-11 (재)한국나노기술원 질소면 질화물 반도체 소자 및 그 제조방법
KR102649705B1 (ko) * 2022-09-14 2024-03-20 웨이브로드 주식회사 본딩층의 품질이 개선된 그룹3족 질화물 반도체 템플릿의 제조 방법
CN116487428A (zh) * 2023-06-25 2023-07-25 合肥芯胜半导体有限公司 一种双层半导体器件的外延结构及制备方法、半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166757A (ja) * 2006-12-29 2008-07-17 Samsung Electro-Mechanics Co Ltd 薄膜キャパシタ内蔵型配線基板の製造方法
JP2009152305A (ja) 2007-12-19 2009-07-09 Furukawa Electric Co Ltd:The 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板
US20150371849A1 (en) 2012-02-17 2015-12-24 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101188279B1 (ko) * 2010-05-28 2012-10-09 아주대학교산학협력단 희생층을 포함하는 수직형 질화물계 발광 다이오드
JP6377425B2 (ja) * 2014-06-20 2018-08-22 矢崎総業株式会社 電源回路遮断装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166757A (ja) * 2006-12-29 2008-07-17 Samsung Electro-Mechanics Co Ltd 薄膜キャパシタ内蔵型配線基板の製造方法
JP2009152305A (ja) 2007-12-19 2009-07-09 Furukawa Electric Co Ltd:The 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板
US20150371849A1 (en) 2012-02-17 2015-12-24 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12022681B2 (en) 2020-09-29 2024-06-25 Samsung Display Co., Ltd. Display panel including at least one opening inside a display area, method of manufacturing the same, and electronic apparatus using the same

Also Published As

Publication number Publication date
KR20180079601A (ko) 2018-07-11

Similar Documents

Publication Publication Date Title
US10269903B2 (en) Semiconductor structure having graded transition bodies
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
KR101772290B1 (ko) 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP5552923B2 (ja) 半導体装置およびその製造方法
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
CN104115258A (zh) 外延基板、半导体装置及半导体装置的制造方法
KR101936060B1 (ko) 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
US20220199438A1 (en) Method of forming dice and structure of die
JP4725763B2 (ja) 半導体素子形成用板状基体の製造方法
US20120168771A1 (en) Semiconductor element, hemt element, and method of manufacturing semiconductor element
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
KR102273305B1 (ko) 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
TW201730363A (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
KR101618832B1 (ko) 반도체 소자
JP4850423B2 (ja) 窒化物半導体装置
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
KR101972045B1 (ko) 헤테로 구조 반도체 소자
JP2008186952A (ja) 半導体基板及び半導体装置
KR102373363B1 (ko) 질소면 질화물 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant