KR101908352B1 - Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 - Google Patents
Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 Download PDFInfo
- Publication number
- KR101908352B1 KR101908352B1 KR1020177030997A KR20177030997A KR101908352B1 KR 101908352 B1 KR101908352 B1 KR 101908352B1 KR 1020177030997 A KR1020177030997 A KR 1020177030997A KR 20177030997 A KR20177030997 A KR 20177030997A KR 101908352 B1 KR101908352 B1 KR 101908352B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- bits
- value data
- soft value
- interleaving
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
일종의 LDPC 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법으로서, LDPC 코드워드 중 검증 부분에 대해 제1차 비트 인터리빙을 수행하여 검증 비트 스트림을 얻는 절차; 당해 코드워드 중 정보 비트 부분과 검증 비트 스트림을 결합하여 제1차비트 인터리빙 후의 LDPC 코드워드를 얻는 절차; 제1차 비트 인터리빙 후의 코드워드를 예정된 길이로 연속된 복수의 비트 서브 블록으로 분리하고, 대응하는 비트 교환 패턴으로 상기 비트 서브 블록의 배열순서를 변화시켜 제2차 비트 인터리빙 후의 코드워드를 형성하는 절차; 제2차 비트 인터리빙 후의 코드워드를 2개 부분으로 분리하고, 이 2개 부분을 모두 열 순서로 기록하고 행 순서로 판독하여 제3차비트 인터리빙 후의 코드워드를 얻는 절차; 제3차 비트 인터리빙 후의 코드워드를 대응하는 성상도에 따라 성상도 매핑을 수행하여 심볼 스트림을 얻으며, 그 중, 상이한 코드 길이 및 코드 레이트의 LDPC 코드 테이블에 대하여 이론 분석 및 최적화를 통해 디자인한 비트 교환 패턴과 성상도를 이용하여 인터리빙 매핑 처리를 수행하는 절차를 포함하는 LDPC 코드워드의 인터리빙 매핑 방법. 본 기술방안은 수신단의 수신 임계값을 저하시킨다.
Description
본 발명은 디지털 텔레비전 기술분야에 관한 것으로, 특히 일종의 LDPC(Low-density parity-check) 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법에 관한 것이다.
종래의 무선 방송 통신 표준에 있어서, LDPC코딩, 비트 인터리빙 및 성상도 매핑은 제일 통상적으로 사용하는 코딩 변조 방식이다. 상이한 송신 시스템에서 LDPC코딩, 비트 인터리빙 및 성상도 매핑을 단독적으로 디자인할 필요가 있으며, 연합 디버깅을 수행함으로써, 최적의 채널 성능을 얻을 수 있다. 따라서, 상이한 LDPC 코드워드에 대하여 이론 분석 및 최적화를 통해 성능이 우월한 성상도 매핑 방식을 디자인해 냄으로써 목적성이 있는 비트 인터리빙을 실현하고, 수신단의 수신 임계값을 저하시키는 것이 본 분야의 기술적 과제로 되고 있다.
본 발명이 해결하고자 하는 과제는 수신단의 수신 임계값을 저하시키는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예는 일종의 LDPC 코드워드의 인터리빙 매핑 방법을 제공하며, 상기 방법은 하기 절차들을 포함한다. 상기 LDPC 코드워드 중 검증 부분에 대하여 제1차 비트 인터리빙을 수행하여 검증 비트 스트림을 얻는다.
상기 LDPC 코드워드 중 정보 비트 부분과 상기 검증 비트 스트림을 결합하여 제1차 비트 인터리빙 후의 LDPC 코드워드를 얻는다.
상기 제1차 비트 인터리빙 후의 LDPC 코드워드를 예정된 길이로 연속된 복수의 비트 서브 블록으로 분리하고, 대응하는 비트 교환 패턴으로 상기 비트 서브 블록의 배열순서를 변화시켜 제2차 비트 인터리빙 후의 LDPC 코드워드를 형성한다.
상기 제2차 비트 인터리빙 후의 LDPC 코드워드를 2개 부분으로 분리하고, 제1부분을 열 순서에 따라 저장공간에 기록하고 상기 저장공간으로부터 행 순서에 따라 판독하며, 이어서, 제2부분을 열 순서에 따라 저장공간에 기록하고 상기 저장공간으로부터 행 순서에 따라 판독하며, 두번의 판독 결과를 결합하여 제3차 인터리빙 후의 LDPC 코드워드를 얻는다.
상기 제3차 비트 인터리빙 후의 LDPC 코드워드를 대응하는 성상도에 따라 성상도 매핑을 수행하여 심볼 스트림을 얻으며, 그 중, 상이한 코드 레이트의 LDPC 코드 테이블에 대하여 각각의 대응하는 이론 분석 계산을 통해 얻은 비트 교환 패턴과 성상도를 이용하여 인터리빙 매핑 처리를 수행한다.
본 발명의 실시예는 또한 일종의 LDPC 코드워드 디인터리빙 디매핑 방법을 제공하며, 상기 방법은 하기 절차들을 포함한다. 심볼 스트림 소프트 값 데이터에 대하여 대응하는 성상도에 따라 소프트 디매핑 처리를 수행함으로써 비트 소프트 값 데이터를 얻으며, 그 중, 상기 심볼 스트림 소프트 값 데이터는 수신단이 수신한 상기 LDPC 코드워드 인터리빙 매핑 방법으로 얻은 심볼 스트림이다.
상기 비트 소프트 값 데이터를 제1부분과 제2부분으로 분리하고, 2개 부분을 모두 행 순서로 저장공간에 기록하고 상기 저장공간으로부터 열 순서로 판독하여, 제1차 비트 디인터리빙 후의 비트 소프트 값 데이터를 얻는다.
상기 제1차 비트 디인터리빙 후의 비트 소프트 값 데이터를 예정된 길이로 연속된 복수의 비트 소프트 값 데이터 서브 블록으로 분리하고, 대응하는 비트 교환 패턴으로 상기 비트 소프트 값 데이터 서브 블록의 배열순서를 변화시켜 제2차 비트 디인터리빙 후의 비트 소프트 값 데이터를 형성한다.
상기 제2차 비트 디인터리빙 후의 비트 소프트 값 데이터 중 LDPC 코드워드의 검증 부분에 대응하는 비트 소프트 값 데이터에 대해 제3차 비트 디인터리빙을 수행하여 제3차 비트 디인터리빙 후의 비트 소프트 값 데이터를 얻는다.
상기 제2차 비트 디인터리빙 후의 비트 소프트 값 데이터와 상기 제3차 비트 디인터리빙 후의 비트 소프트 값 데이터를 결합하여 비트 소프트 값 데이터 스트림을 얻는다.
상기 비트 소프트 값 데이터 스트림에 대해 LDPC 디코딩 처리를 수행하여 디코딩 후의 비트 스트림 데이터를 얻는다.
종래 기술과 대비하여, 본 발명의 기술방안은 다음의 장점을 가진다.
상이한 코드 길이, 코드 레이트 및 대응하는 LDPC 코드 테이블에 대하여, 이론분석 및 최적화를 통해 성능이 우월한 인터리빙 매핑 및 디인터리빙 디매핑 방법을 디자인 함으로써, 수신단의 수신 임계값을 저하시켜, 시트템의 성능을 한 단계 더 향상시킨다.
더 나아가, 본 발명의 실시예는 코드 레이트가 4/15이고, 코드 길이가 64800인 LDPC코드 테이블에 대해 대응하는 비규칙적인 16QAM 성상도 및 비트 인터리빙 패턴을 제공하고, 코드 레이트가 7/15이고, 코드 길이가 64800인 LDPC코드 테이블에 대해 대응하는 비규칙적인 16QAM 성상도 및 비트 인터리빙 패턴을 제공하고, 코드 레이트가 4/15이고, 코드 길이가 16200인 LDPC코드 테이블에 대해 대응하는 QPSK 성상도 및 비트 인터리빙 패턴을 제공하고, 코드 레이트가 8/15이고, 코드 길이가 16200인 LDPC코드 테이블에 대해 대응하는 QPSK 성상도 및 비트 인터리빙 패턴을 제공하고, 코드 레이트가 11/15이고, 코드 길이가 16200인 LDPC코드 테이블에 대해 대응하는 QPSK 성상도 및 비트 인터리빙 패턴을 제공하고, 코드 레이트가 12/15이고, 코드 길이가 16200인 LDPC코드 테이블에 대해 대응하는 QPSK 성상도 및 비트 인터리빙 패턴을 제공하고, 코드 레이트가 8/15이고, 코드 길이가 16200인 LDPC코드 테이블에 대해 대응하는 비규칙적인 16QAM 성상도 및 비트 인터리빙 패턴을 제공하여, 실행 중에 수신단의 수신 임계값을 효과적으로 저하시켜 시스템의 성능을 향상시킨다.
도 1은 본 발명의 일 실시예에 따른 LDPC 코드워드 인터리빙 매핑 방법의 구체적 실시양태의 절차를 표시하는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 LDPC 코드워드 디인터리빙 디매핑 방법의 구체적 실시양태의 절차를 표시하는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 LDPC 코드워드 인터리빙 매핑 방법 중에서 LDPC 코드워드의 검증 부분에 대해 제1차 비트 인터리빙을 수행하여 검증 비트 스트림을 얻는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 LDPC 코드워드의 인터리빙 매핑 방법 중에서 비트 교환 패턴에 따라 상기 비트 서브 블록의 배열순서를 변환시키는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 LDPC 코드워드 디인터리빙 디매핑 방법의 구체적 실시양태의 절차를 표시하는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 LDPC 코드워드 인터리빙 매핑 방법 중에서 LDPC 코드워드의 검증 부분에 대해 제1차 비트 인터리빙을 수행하여 검증 비트 스트림을 얻는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 LDPC 코드워드의 인터리빙 매핑 방법 중에서 비트 교환 패턴에 따라 상기 비트 서브 블록의 배열순서를 변환시키는 개략도이다.
본 발명의 발명자는 현존기술에 있어서, 특정된 LDPC 코드워드의 성상도 매핑방법과 비트 인터리빙 패턴 사이에 형성된 기술방안이 최적의 성능에 도달하지 못함을 발견하였다.
상기 과제를 감안하여, 발명자는 연구를 통해 일종의 LDPC 코드워드 인터리빙 매핑 방법과 디인터리빙 디매핑 방법을 제공함으로써, 상이한 코드 레이트 및 대응하는 LDPC코드 테이블에 대해 이론분석과 최적화를 통해 성능이 우월한 인터리빙 매핑 및 디인터리빙 디매핑 방법을 디자인해 냄으로써, 수신단의 수신 임계값을 저하시키고 시스템의 성능을 한 단계 더 향상시켰다.
본 발명의 상기 목적, 특징 및 장점을 더욱 두드러지게 하기 위해, 도면과 결합하여 본 발명의 구체적 실시양태에 대해 더 상세히 설명한다.
본 발명의 실시예 중, 송신단은 먼저 소스를 코딩하고, BCH 코딩 후의 비트 스트림을 LDPC 코딩기에 입력하여 특정 코드 레이트 및 코드 길이의 LDPC 코드워드 코딩을 진행하며, 이어서, 비트 인터리빙기에 입력하고 모종의 특정된 비트 인터리빙 패턴 방법으로 인터리빙 처리를 수행하며, 이어서, 비트 인터리빙 처리 후의 데이터에 대해 대응하는 성상도 매핑을 진행한 후, 변조, 송신 및 채널통과가 수행된다. 수신단은 채널통과 후의 데이터를 복조하고 나서 복조 후의 데이터를 디매핑 모듈에 입력하고 디매핑을 수행한다. 이어서, 디매핑 모듈로부터 출력 된 비트 소프트 값 정보를 디인터리빙 모듈에 입력하여 디인터리빙을 수행한 후, LDPC 디코딩기에 출력하여, 그에 대해 특정의 LDPC 코드워드에 기반한 디코딩을 수행하고, 최종적으로 디코딩하여 비트 스트림을 출력한다.
도 1은 본 발명의 일 실시예에 따른 LDPC 코드워드 인터리빙 매핑 방법의 구체적 실시양태의 절차를 표시하는 개략도이다. 도 1을 참조하면, LDPC 코드워드 인터리빙 매핑 방법은 다음의 절차를 포함한다.
절차 S11: 상기 LDPC 코드워드 중 검증 부분에 대해 제1차 비트 인터리빙을 수행하여 검증 비트 스트림을 얻는다;
절차 S12: 상기 LDPC 코드워드 중 정보 비트 부분과 상기 검증 비트 스트림을 결합하여 제1차 비트 인터리빙 후의 LDPC 코드워드를 얻는다;
절차 S13: 상기 제1차 비트 인터리빙 후의 LDPC 코드워드를 예정된 길이로 연속된 복수의 비트 서브 블록으로 분리하고, 대응하는 비트 교환 패턴으로 상기 비트 서브 블록의 배열순서를 변화시켜 제2차 비트 인터리빙 후의 LDPC 코드워드를 형성한다;
절차 S14: 상기 제2차 비트 인터리빙 후의 LDPC 코드워드를 2개 부분으로 분리하고, 제1부분을 열 순서에 따라 저장공간에 기록하고 상기 저장공간으로부터 행 순서에 따라 판독하며, 이어서, 제2부분을 열 순서에 따라 저장공간에 기록하고 상기 저장공간으로부터 행 순서에 따라 판독하며, 두번의 판독 결과를 결합하여 제3차 인터리빙 후의 LDPC 코드워드를 얻는다;
절차 S15: 상기 제3차 비트 인터리빙 후의 LDPC 코드워드를 대응하는 성상도에 따라 성상도 매핑을 수행하여 심볼 스트림을 얻으며, 그 중, 상이한 코드 레이트 및 코드 길이를 갖는, 상이한 LDPC 코드 테이블과 대응하는 LDPC 코드워드에 대하여 이론 분석과 최적화를 통해 디자인한 비트 교환 패턴과 성상도를 이용하여 인터리빙 매핑 처리를 수행한다.
본 실시예 중, 상기 절차 S11은 구체적으로 다음의 절차를 포함한다. LDPC 코드워드를 작성하는 검증 부분에 대해 비트 인터리빙을 수행하며, 그 중 LDPC 코드워드의 검증부분은 총 M1+M2개의 비트이며, 제1 검증부분이 M1개 비트이고, 열에 따라 하나의 저장공간 내에 기록하며, 매 열은 Q1개 비트이며 총 L개의 열이 존재하며, 즉 M1=Q1L이고, 그 뒤로 행 순서에 따라 판독한다. 제2 검증부분은 M2개 비트이고, 열에 따라 하나의 저장공간 내에 기록하며, 매 열은 Q2개 비트이며 총 L개의 열이 존재한다, 즉 M2=Q2L이고, 그 뒤로 행 순서에 따라 판독한다. 구체적인 실시과정은 도 3을 참조로 한다. 다음의 표 4 내지 표 6에 표시된 바와 같이, M2=0일 때, 제2 검증부분이 없음을 나타내며, 제2 검증부분에 대해 인터리빙을 수행하지 않는다. 그 중, M1의 길이, M2의 길이는 이미 알고 있는 코드 길이, 코드 레이트, 서브 블록의 크기 및 LDPC 코드 테이블에 의해 얻을 수 있다.
상기 절차 S13에 있어서, 상기 제1차 비트 인터리빙 후의 LDPC 코드워드를 예정된 길이에 따라 연속된 복수의 비트 서브 블록으로 분리하고, 그중 예정된 길이는 360이다. 더 나아가, 대응하는 비트 교환 패턴에 따라 상기 비트 서브 블록의 배열순서를 변화시켜 제2차 비트 인터리빙 후의 LDPC 코드워드를 형성한다. 구체적인 과정은 도 4를 참조로 하며, 도 4에 있어서, (m0, m1, ..., mN /360- 1)은 길이가 360인 비트 서브 블록의 비트 교환 패턴이다.
상이한 코드길이 및 코드 레이트의 LDPC 코드워드에 대해, 이론분석 및 최적화를 통해 디자인한 비트 교환 패턴 및 성상도를 제공한다.
1) 코드길이는 64800이고, 코드 레이트는 4/15 이다.
대응하는 비트 교환 패턴은 다음과 같다.
165 8 136 2 58 30 127 64 38 164 123 45 78 17 47 105 159 134 124 147 148 109 67 98 157 57 156 170 46 12 172 29 9 3 144 97 83 151 26 52 10 39 50 104 92 163 72 125 36 14 55 48 1 149 33 110 6 130 140 89 77 22 171 139 112 113 152 16 7 85 11 28 153 73 62 44 135 116 4 61 117 53 111 178 94 81 68 114 173 75 101 88 65 99 126 141 43 15 18 90 35 24 142 25 120 19 154 0 174 93 167 150 107 86 129 175 87 21 66 106 82 179 118 41 95 145 37 23 168 166 49 103 108 56 91 69 128 121 96 133 100 161 143 119 102 59 20 40 70 79 80 51 13 177 131 132 176 155 31 63 5 162 76 42 160 115 71 158 54 137 146 32 169 122 138 84 74 60 34 27
설명하고자 하는 바는 본 실시예에 있어서, 상기 비트 교환 패턴 중 각 데이터 값은 비트 교환을 수행하기 전의 상기 비트 서브 블록의 위치를 나타낸다. 예를 들면, 상기 비트 교환 패턴 중의 첫번째 데이터 값 165는 당초의 비트 교환 전 제166번째 비트 서브 블록이 현재 비트 교환 후 첫번째 비트 서브 블록으로 변환 되었음을 나타낸다.
대응하는 성상도는 일종의 비규칙적인 16-QAM이다.
2) 코드길이는 64800이고, 코드 레이트는 7/15 이다.
대응하는 비트 교환 패턴은 디음과 같다.
174 148 56 168 38 7 110 9 42 153 160 15 46 21 121 88 114 85 13 83 74 81 70 27 119 118 144 31 80 109 73 141 93 45 16 77 108 57 36 78 124 79 169 143 6 58 75 67 5 104 125 140 172 8 39 17 29 159 86 87 41 99 89 47 128 43 161 154 101 163 116 94 120 71 158 145 37 112 68 95 1 113 64 72 90 92 35 167 44 149 66 28 82 178 176 152 23 115 130 98 123 102 24 129 150 34 136 171 54 107 2 3 60 69 10 117 91 157 33 105 155 62 162 40 127 14 165 26 52 19 48 137 4 22 122 173 18 11 111 106 76 53 61 147 97 175 32 59 166 179 135 177 103 100 139 50 146 134 133 96 49 126 151 84 156 30 138 164 132 12 0 20 63 170 142 65 55 25 51 131
대응하는 성상도는 일종의 비규칙적인 16-QAM이다.
3) 코드길이는 16200이고, 코드 레이트는 4/15 이다.
대응하는 비트 교환 패턴은 다음과 같다.
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 44
대응하는 성상도는 QPSK이다.
4) 코드길이는 16200이고, 코드 레이트는 8/15 이다.
대응하는 비트 교환 패턴은 다음과 같다.
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 44
대응하는 성상도는 QPSK이다.
5) 코드길이는 16200이고, 코드 레이트는 11/15 이다.
대응하는 비트 교환 패턴은 QPSK이다.
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 44
대응하는 성상도는 다음과 같다.
6) 코드길이는 16200이고, 코드 레이트는 12/15 이다.
대응하는 비트 교환 패턴은 다음과 같다.
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 44
대응하는 성상도는 QPSK이다.
7) 코드길이는 16200이고, 코드 레이트는 8/15 이다.
대응하는 비트 교환 패턴은 다음과 같다.
36 5 22 26 1 13 3 33 9 6 23 20 35 10 17 41 30 15 21 42 29 11 37 4 2 38 44 0 18 19 8 31 28 43 14 34 32 25 40 12 16 24 39 27 7
대응하는 성상도는 일종의 비규칙적인 16-QAM이다.
상기 절차 S14에 있어서, 예를 들면 코드 길이가 16200비트인 LDPC 코드워드(제2차 비트 인터리빙 후의 LDPC 코드워드)를 제1부분과 제2부분으로 분리하며, 그중 제1부분의 길이는 15840비트이고, 제2부분의 길이는 360비트이며, 이 2개 부분을 모두 열 순서대로 저장공간에 기록하고 당해 저장공간 내로부터 행 순서대로 판독한다. QPSK성상도 매핑을 이용 할 시, 제1부분은 매 열이 7920비트인 총 2개 열이며, 제2부분은 매 열이 180비트인 총 2개 열이다. 비규칙적인 16-QAM을 이용 할 시, 제1부분은 매 열이 3960비트인 총 4개 열이며, 제2부분은 매 열이 90비트인 총 4개 열이다. 코드 길이가 64800비트인 LDPC 코드워드(제2차 비트 인터리빙 후의 LDPC 코드워드)는 제1부분만 가진다. 즉 제1부분의 길이는 64800비트이며, 제2부분의 길이는 0비트이며, 이 2개 부분을 모두 열 순서대로 저장공간에 기록하고 당해 저장공간 내로부터 행 순서대로 판독한다. 비규칙적인 16-QAM을 이용할 시, 매 열이 16200비트이며, 총 4개 열이다.
이어서, 상기 비트 인터리빙 후의 비트 스트림 데이터 (b0, b1, ..., bN - 1)에 대해, 성상도에 기초하여, QPSK 상황하에서 매 2개의 2진 비트 서열에 대응하는 10진수를 모 성상도 점에 매핑하고, 비규칙적인 16-QAM상황하에서 매 4개의 2진 비트 서열에 대응하는 10진수를 모 성상도 점에 대응시킴으로써, 심볼 스트림을 얻는다(각 복소수 심볼은 하나의 성상도 점에 대응한다). 코드 길이가 64800비트이고 비트 레이트가 7/15에 대응하는 비규칙적 16-QAM을 예로 들면, 입력된 4개 비트‘0110’에 대응하는 10진수는 6이며, 이는 성상도 중의 -0.5072 + 1.1980i성상도 점에 대응되며, 당해 성상도 점은 실수축과 허수축상에서, 실수축 -0.5072, 허수축 1.1980으로 표시된다.
본 실시예 중, 상기 LDPC 코드워드는 소스를 코딩한 후의 비트 스트림에 특정된 LDPC 코딩을 수행하여 얻은 것이며, 그중, 상기 특정된 LDPC 코딩은 종래 기술을 이용하여 실현할 수 있다.
예를 들어, 비한정적으로, 특정 LDPC 코드워드는 6개 중의 하나를 이용하며, 이 6개 LDPC 코드워드는 L×L(L=360)의 서브 블록 크기를 가지며 대응하는 코드 테이블은 각각 다음과 같다.
표1: 코드 길이 64800, 코드 레이트 4/15, L×L=360×360
표2: 코드 길이 64800, 코드 레이트 7/15, L×L=360×360
표3: 코드 길이 16200, 코드 레이트 4/15, L×L=360×360
표4: 코드 길이 16200, 코드 레이트 8/15, L×L=360×360
표5: 코드 길이 16200, 코드 레이트 11/15, L×L=360×360
표6: 코드 길이 16200, 코드 레이트 12/15, L×L=360×360
예를 들면, 아래에 표1 내지 표3과 대응하는 LDPC 코딩 절차를 제공한다.
소스 코딩 후의 비트 스트림을 하나하나의 정보 블록으로 분리하고, 매 정보 블록은 K개의 정보 비트로 조성되며, s = (s0, s1, ..., sK - 1)로 표시된다. 도 1의 특정 LDPC코딩에 의하면, s = (s0, s1, ..., sK - 1)에 따라 M1+M2개의 검증 비트 P = (p0, p1, ..., pM1 +M2- 1)가 형성된다. 즉 N개 비트의 코드워드 Λ = (λ0, λ1, ...,λN -1)를 얻으며, 그 중, 이다. N = K + M1 + M2이다. Λ은 또한 Λ = (s0, s1, ..., sK -1, p0, p1, ..., pM1+M2-1)로 표시될 수 있다.
코딩 절차는 다음과 같다.
1) 초기화 λi = si, i = 0, 1, ..., K-1. pj = 0, j = 0, 1, ..., M1 + M2 - 1
2) 정보 비트 λ0에 대하여, 코드 테이블 중 제1행의 숫자를 주소로 하는 검증비트로 누적하며, 표2의 코드 레이트 7/15, 코드 길이 64800의 코드 테이블을 예로 한다.
제1행의 숫자는 다음과 같다.
460 792 1007 4580 11452 13130 26882 27020 32439
3) 뒤따르는 L-1개의 정보 비트에 대해, (L = 360),λm, m = 1, 2, ..., L-1, 매 정보 비트를 각각 하기 y를 주소로 하는 검증 비트와 함께 누적한다.
그중, x는 λ0와 관련된 검증 비트 주소이며, 표 2를 예로 할 경우, x는 코드 테이블 중 제1행의 숫자 460 792 1007 4580 11452 13130 26882 27020 32439이다. 그러나 , 이다.
표 2의 코드워드를 예로 할 경우,
4) 제L번째 정보 비트 λL에 대하여, 코드 테이블 중 제2행 숫자 주소로 검증비트에 대해 누적한다. 동일하게, 뒤따른 L-1개의 정보 비트에 대하여, 계속하여 절차 3) 중 공식으로 검증비트에 대해 누적하며, 이때, 절차 3)중 공식의 x는 코드 테이블 중 제2행의 숫자를 표시한다.
5) 동일하게, 제2L, 3L, 4L, ...,iL ...개의 정보비트에 대하여, 코드 테이블 중 제3, 4, 5, ... (i+1)L ...행의 주소로 검증비트에 대해 누적하고, 그 정보 비트 뒤의 L-1개의 정보비트에 대해 각각 절차 3)중 공식으로 검증 비트에 대해 누적하며, 이때 절차3)의 공식 중 x는 현재 제iL개 정보비트와 대응하는 코드 테이블 중의 행과 대응하며, 예로써, 제iL개 정보비트 뒤의 L-1개 비트는 절차 3)의 공식을 이용할 경우, 대응하는 x의 주소는 코드 테이블 중 제 (i + 1)행이다.
6) 절차 5)를 완성한 후, 다음의 절차를 진행한다.
본 발명의 실시예는 또한 일종의 LDPC 코드워드의 디인터리빙 디 매핑 방법을 제공한다. 도 2는 본 발명의 일 실시예에 따른 LDPC 코드워드 디인터리빙 디매핑 방법의 구체적 실시양태의 절차를 표시하는 개략도이다. 도 2를 참조하면, LDPC 코드워드 디인터리빙 디매핑 방법은 다음의 절차를 포함한다.
절차 S21: 심볼 스트림 소프트 값 데이터에 대해 대응하는 성상도로 소프트 디매핑 처리를 수행하여 비트 소프트 값 데이터를 얻으며, 그중, 상기 심볼 스트림 소프트 값 데이터는 수신단이 상기 LDPC 코드워드의 인터리빙 매핑 방법으로 얻은 심볼을 수신한 후 얻은 것이다.
절차 S22: 상기 비트 소프트 값 데이터를 제1부분과 제2부분으로 분리하고, 이 2개 부분을 각각 행 순서로 저장공간에 기록하고 상기 저장공간으로부터 열 순서로 판독하여 결합하며, 제1차 비트 디인터리빙 후의 비트 소프트 값 데이터를 얻는다.
절차 S23: 상기 제1차 비트 디인터리빙 후의 비트 소프트 값 데이터를 예정된 길이로 연속된 복수의 비트 소프트 값 데이터 서브 블록으로 분리하고, 대응하는 비트 서브 블록 교환 패턴으로 상기 비트 소프트 값 데이터 서브 블록의 배열순서를 변화시켜 제2차 비트 디인터리빙 후의 비트 소프트 값 데이터를 형성한다.
절차 S24: 상기 제2차 비트 디인터리빙 후의 비트 소프트 값 데이터 중 LDPC 코드워드의 검증부분과 대응하는 부분을 제1검증부분 비트 소프트 값 데이터와 제2검증부분 비트 소프트 값 데이터로 분리한다.
절차 S25: 상기 제1검증부분 비트 소프트 값 데이터와 상기 제2검증부분 비트 소프트 값 데이터에 대하여 제3차 비트 디인터리빙을 수행하여, 제3차 비트 디인터리빙 후의 제1검증부분 비트 소프트 값 데이터와 제2검증부분 비트 소프트값 데이터를 얻는다.
절차 S26: 상기 제2차 비트 디인터리빙 후의 비트 소프트 값 데이터 중 LDPC 코드워드의 정보 부분에 대응하는 비트 소프트 값 데이터와 제3차 비트 디인터리빙 후의 제1검증부분 비트 소프트 값 데이터와 제2검증부분 비트 소프트 값 데이터를 결합하여 비트 소프트 값 데이터 스트림을 얻는다.
절차 S27: 상기 비트 소프트 값 데이터 스트림에 대해 LDPC 디코딩 처리를 수행하여 디코딩 후의 비트 스트림 데이터를 얻는다.
본 실시예 중, 상기 절차 S22중의 제1부분, 제2부분 및 대응하는 저장공간의 크기는 각각 도 1의 절차 S14중의 제1부분, 제2부분 및 대응하는 저장공간의 크기와 각각 대응된다.
상기 절차 S23중 예정된 길이와 비트 교환 패턴은 도 1 중 절차 S13의 예정된 길이와 비트 교환 패턴과 대응되며,
상기 절차 S24중 제1검증부분 비트 소프트 값 데이터와 제2검증부분 비트 소프트 값 데이터는 각각 도 1 중 절차 S11의 제1부분검증 비트와 제2부분 검증비트와 대응된다.
상기 절차 S25는 구체적으로, 상기 제1검증부분 비트 소프트 값 데이터와 상기 제2검증부분 비트 소프트 값 데이트에 대하여 각각 행 순서로 저장공간에 기록하고 상기 저장공간으로부터 열 순서로 판독하여 제3차 비트 디인터리빙 후의 제1검증부분 비트 소프트 값 데이터와 제2검증부분 비트 소프트 값 데이터를 얻으며, 그중, 저장공간의 크기는 도 1중 절차 S11의 저장공간의 크기와 대응된다.
본 발명은 바람직한 실시예로써 상기와 같이 제시 되었으나, 이는 본 발명을 한정하려는 것이 아니다. 임의의 당업자들은 본 발명의 취지와 범위를 벗어나지 않으면서 상기 제시된 방법과 기술내용에 근거하여 본 발명의 기술방안을 개변하거나 수정 할 수 있다. 따라서, 본 발명의 기술방안을 떠나지 않고 본 발명의 기술 실질에 따라 상기 실시예에 대해 임의의 간단한 수정, 동등한 변화 및 수식을 진행하는 것은 모두 본 발명의 기술방안의 보호범위에 속한다.
Claims (28)
- 송신기로서,
인터리버- LDPC 코드워드의 검증 부분에 대해 제1차 비트 인터리빙을 진행하며, LDPC 코드 워드의 정보 부분과 제1차 비트 인터리빙의 결과를 접합하여 비트 서브 블록으로 나누어 비트 인터리빙 패턴에 따라 상기 비트 서브 블록의 배열순서를 변경하여 제2차 비트인터리빙을 진행하며, 제2차 비트인터리빙 후의 LDPC 코드워드를 2개 부분으로 나누며, 2개 부분을 각각 순서에 따라 저장공간에 기록하고 나서 순서에 따라 판독하며, 2차례 판독한 결과를 접합하여 제3차 비트 인터리빙 후의 LDPC 코드워드를 얻는다 -를 포함하며,
상기 제1 차 비트 인터리빙을 진행할 때, 상기 인터리버는 LDPC 코드워드의 검증부분을 2개 부분인 M1개의 비트와 M2개의 비트로 나누며, M1개 비트를 순서에 따라 저장공간에 기록하고 이어서 순서에 따라 판독하며, M2개 비트를 순서에 따라 저장공간에 기록하고, 이어서 순서에 따라 판독하여, 검증 비트 스트림을 얻는 것을 특징으로 하는 송신기. - 청구항 1 에 있어서,
M1, M2의 길이는 기지의 코드 길이, 코드 레이트, 비트 서브블록의 크기에 따라 결정되는 것을 특징으로 하는 송신기. - 청구항 2에 있어서,
상기 인터리버가 하기 동작에 따라 인터리빙을 하며, 즉 M1개 비트를 열 순서에 따라 저장공간 내에 기록하며, 열의 개수가 L개 열이며, 매 열은 Q1 = M1/L개 비트를 포함하며, 이어서 행 순서에 따라 판독하며, M2개 비트를 열 순서에 따라 저장공간내에 기록하며, 열의 개수는 L개 열이며, 매 열은 Q2 = M2/L개 비트를 포함하며, 이어서 행 순서에 따라 판독하여, 검증비트 스트림을 얻으며, L의 값은 360인 것을 특징으로 하는 송신기. - 청구항 3에 있어서,
LDPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 4/15 일 시, M1 = 1800, M2 = 45720인 것을 특징으로 하는 송신기. - 청구항 3 에 있어서,
LDPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 7/15 일 시, M1 = 1080, M2 = 33480인 것을 특징으로 하는 송신기. - 청구항 3 에 있어서,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 4/15 일 시, M1 = 1080, M2 = 10800인 것을 특징으로 하는 송신기. - 청구항 3 에 있어서,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 8/15 일 시, M1 = 7560, M2 = 0인 것을 특징으로 하는 송신기. - 청구항 3에 있어서,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 11/15일 시, M1 = 4320, M2 = 0인 것을 특징으로 하는 송신기. - 청구항 3에 있어서,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 12/15일 시, M1 = 3240, M2 = 0인 것을 특징으로 하는 송신기. - 청구항 3에 있어서,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 8/15일 시, M1 = 7560, M2 = 0인 것을 특징으로 하는 송신기. - 수신기로서,
디인터리버- 청구항 1의 송신기가 발송한 심볼 스트림에 대해 디인터리빙 처리를 하며, 상기 디인터리빙 처리는 상기 심볼 스트림의 비트 소프트값 데이터를 제1부분과 제2부분으로 나누며, 상기 심볼 스트림은 수신단이 청구항 1의 송신기가 LDPC 코드워드에 대하여 처리를 진행하여 얻은 심볼 스트림이며, 상기 2개 부분을 각각 청구항 1의 저장공간으로부터 판독하는 순서의 역순서에 따라 저장공간에 기록하고 청구항 1의 저장공간에 기록하는 순서의 역순서에 따라 저장공간으로부터 판독하고 나서 접합하여 제1차 비트 디인터리빙 후의 비트 소프트값 데이터를 얻는다 -를 포함하며,
상기 제1 차 비트 디인터리빙 후의 비트 소프트값 데이터를 예정된 길이로써 연속된 복수의 비트 소프트값 데이터 서브 블록으로 분리하고, 청구항 1의 비트 인터리빙 패턴과 역인 비트 인터리빙 패턴에 따라 상기 비트 소프트값 데이터 서브 블록의 배열순서를 변경하여 제2 차 비트 디인터리빙 후의 비트 소프트값 데이터를 형성하며,
상기 제2 차 비트 디인터리빙 후의 비트 소프트값 데이터 중 LDPC 코드워드의 검증 부분에 대응하는 비트 소프트값 데이터에 대해 제3 차 비트 디인터리빙을 수행하여 제3 차 비트 디인터리빙 후의 비트 소프트값 데이터를 얻으며,
상기 제2 차 비트 디인터리빙후의 비트 소프트값 데이터 중 LDPC 코드워드의 정보부분에 대응하는 비트 소프트값 데이터와 제3 차 비트 디인터리빙후의 비트 소프트값 데이터를 접합하여 비트 소프트 값 데이터 스트림을 얻으며,
상기 비트 소프트 값 데이터 스트림에 대해 LDPC 디코딩처리를 수행하여 디코딩 후의 비트 스트림 데이터를 얻는 것을 특징으로 하는 수신기. - 청구항 11에 있어서,
상기 제3 차 비트 디인터리빙 후의 비트 소프트값 데이터는, 상기 제 2 차 비트 디인터리빙 후의 비트 소프트값 데이터 중 LDPC 코드워드의 검증부분에 대응하는 비트 소프트값 데이터를 제1 부분 M1개와 제2 부분 M2개의 비트 소프트값 데이터로 분리하고, 제 1 부분 비트 소프트값 데이터를 행 순서로 저장공간 내에 기록하고, 매 행은 Q1 = M1/360개의 비트 소프트값 데이터이며, 총 L = 360열이 존재하고, 이어서 열 순서로 판독하며, 제2 부분 M2개의 비트 소프트값 데이터를 행 순서로 저장공간 내에 기록하고 매 열은 Q2 = M2/360개 비트이며, 총 L = 360열이 존재하며, 이어서 열 순서로 판독하며, 판독된 2개 부분의 비트 소프트값 데이터를 접합함으로써 얻어지는 것을 특징으로 하는 수신기. - 청구항 12에 있어서,
LDPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 4/15 일 시, M1 = 1800, M2 = 45720이며,
DPC 코드워드의 코드 길이가 64800 비트이고, 코드 레이트가 7/15 일 시, M1 = 1080, M2 = 33480인 것을 특징으로 하는 수신기. - 청구항 12에 있어서,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 4/15 일 시, M1 = 1080, M2 = 10800이며,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 8/15 일 시, M1 = 7560, M2 = 0이며,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 11/15일 시, M1 = 4320, M2 = 0이며,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 12/15일 시, M1 = 3240, M2 = 0인 것을 특징으로 하는 수신기. - 코드워드 인터리빙 방법으로서,
인터리버- LDPC 코드워드의 검증 부분에 대해 제1차 비트 인터리빙을 진행하며, LDPC 코드 워드의 정보 부분과 제1차 비트 인터리빙의 결과를 접합하여 비트 서브 블록으로 나누어, 비트 인터리빙 패턴에 따라 상기 비트 서브 블록의 배열순서를 변경하여 제2차 비트인터리빙을 진행하며, 제2차 비트인터리빙 후의 LDPC 코드워드를 2개 부분으로 나누며, 2개 부분을 각각 순서에 따라 저장공간에 기록하고 나서 순서에 따라 판독하며, 2차례 판독한 결과를 접합하여 제3차 비트 인터리빙 후의 LDPC 코드워드를 얻는다 -를 포함하며,
상기 제1 차 비트 인터리빙을 진행할 때, 상기 인터리버는 LDPC 코드워드의 검증부분을 2개 부분인 M1개의 비트와 M2개의 비트로 나누며, M1개 비트를 순서에 따라 저장공간에 기록하고 이어서 순서에 따라 판독하며, M2개 비트를 순서에 따라 저장공간에 기록하고, 이어서 순서에 따라 판독하여, 검증 비트 스트림을 얻는 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 15 에 있어서,
M1, M2의 길이는 기지의 코드 길이, 코드 레이트, 비트 서브블록의 크기에 따라 결정되는 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 16 에 있어서,
상기 인터리버가 하기 동작에 따라 인터리빙을 하며, 즉 M1개 비트를 열 순서에 따라 저장공간 내에 기록하며, 열의 개수가 L개 열이며, 매 열은 Q1 = M1/L개 비트를 포함하며, 이어서 행 순서에 따라 판독하며, M2개 비트를 열 순서에 따라 저장공간 내에 기록하고, 열의 개수는 L개 열이며, 매 열은 Q2 = M2/L개 비트를 포함하며, 이어서 행 순서에 따라 판독하여, 검증비트 스트림을 얻으며, L의 값은 360 인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17 에 있어서,
LDPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 4/15 일 시, M1 = 1800, M2 = 45720인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17 에 있어서,
LDPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 7/15 일 시, M1 = 1080, M2 = 33480인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17 에 있어서,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 4/15 일 시, M1 = 1080, M2 = 10800인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17 에 있어서,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 8/15 일 시, M1 = 7560, M2 = 0인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17에 있어서,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 11/15일 시, M1 = 4320, M2 = 0인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17에 있어서,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 12/15일 시, M1 = 3240, M2 = 0인 것을 특징으로 하는 코드워드 인터리빙 방법. - 청구항 17에 있어서,
LDPC코딩된 코드워드의 길이가 16200비트이고, 코드 레이트가 8/15일 시, M1 = 7560, M2 = 0인 것을 특징으로 하는 코드워드 인터리빙 방법. - 코드워드 디인터리빙 방법으로서,
심볼 스트림에 대해 디인터리빙 처리를 하는 절차를 포함하며 - 상기 심볼 스트림은 수신단이 수신한 청구항 15에 따른 코드워드 인터리빙 방법으로 얻은 심볼 스트림이다 -,
상기 심볼 스트림의 비트 소프트값 데이터를 제1부분과 제2부분으로 나누며, 상기 2개 부분을 각각 청구항 15의 저장공간으로부터 판독하는 순서의 역순서에 따라 저장공간에 기록하고 청구항 15의 저장공간에 기록하는 순서의 역순서에 따라 해당 저장공간으로부터 판독하고 나서 접합하여 제1차 비트 디인터리빙 후의 비트 소프트값 데이터를 얻으며,
상기 제1차 비트 디인터리빙 후의 비트 소프트값 데이터를 예정된 길이로써 연속된 복수의 비트 소프트값 데이터 서브 블록으로 분리하고, 청구항 15와 역인 비트 인터리빙 패턴에 따라 상기 비트 소프트값 데이터 서브 블록의 배열순서를 변경하여 제2 차 비트 디인터리빙 후의 비트 소프트값 데이터를 형성하며,
상기 제2 차 비트 디인터리빙 후의 비트 소프트값 데이터 중 LDPC 코드워드의 검증 부분에 대응하는 비트 소프트값 데이터에 대해 제3 차 비트 디인터리빙을 수행하여 제3 차 비트 디인터리빙 후의 비트 소프트값 데이터를 얻으며,
상기 제2 차 비트 디인터리빙후의 비트 소프트값 데이터 중 LDPC 코드워드의 정보부분에 대응하는 비트 소프트값 데이터와 제3 차 비트 디인터리빙후의 비트 소프트값 데이터를 접합하여 비트 소프트값 데이터 스트림을 얻으며,
상기 비트 소프트값 데이터 스트림에 대해 LDPC 디코딩 처리를 수행하여 디코딩 후의 비트 스트림 데이터를 얻는 것을 특징으로 하는 코드워드 디인터리빙 방법. - 청구항 25에 있어서,
상기 제3 차 비트 디인터리빙 후의 비트 소프트값 데이터는, 상기 제2 차 비트 디인터리빙 후의 비트 소프트값 데이터 중 LDPC 코드워드의 검증부분에 대응하는 비트 소프트값 데이터를 제1 부분 M1개와 제2 부분 M2개의 비트 소프트값 데이터로 분리하고, 제1 부분 비트 소프트값 데이터를 행 순서로 저장공간 내에 기록하고, 매 행은 Q1 = M1/360개의 비트 소프트값 데이터이며, 총 L = 360열이 존재하고, 이어서 열 순서로 판독하며, 제2 부분 M2개의 비트 소프트값 데이터를 행 순서로 저장공간 내에 기록하고 매 열은 Q2 = M2/360개 비트이며, 총 L = 360열이 존재하며, 이어서 열 순서로 판독하며, 판독된 2개 부분의 비트 소프트값 데이터를 접합함으로써 얻어지는 것을 특징으로 하는 코드워드 디인터리빙 방법. - 청구항 26에 있어서,
LDPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 4/15 일 시, M1 = 1800, M2 = 45720이며,
DPC 코드워드의 길이가 64800 비트이고, 코드 레이트가 7/15 일 시, M1 = 1080, M2 = 33480인 것을 특징으로 하는 코드워드 디인터리빙 방법. - 청구항 26에 있어서,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 4/15 일 시, M1 = 1080, M2 = 10800이며,
LDPC 코드워드의 길이가 16200 비트이고, 코드 레이트가 8/15 일 시, M1 = 7560, M2 = 0이며,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 11/15일 시, M1 = 4320, M2 = 0이며,
LDPC 코드워드의 길이가 16200비트이고, 코드 레이트가 12/15일 시, M1 = 3240, M2 = 0인 것을 특징으로 하는 코드워드 디인터리빙 방법.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410058280.1 | 2014-02-20 | ||
CN201410058280.1A CN104868970B (zh) | 2014-02-20 | 2014-02-20 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN201410219229.4A CN105099615B (zh) | 2014-05-22 | 2014-05-22 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN201410219204.4A CN105099614B (zh) | 2014-05-22 | 2014-05-22 | Ldpc码字的交织映射方法及解交织解映射方法 |
CN201410219229.4 | 2014-05-22 | ||
CN201410219204.4 | 2014-05-22 | ||
PCT/CN2015/073162 WO2015124107A1 (zh) | 2014-02-20 | 2015-02-16 | Ldpc码字的交织映射方法及解交织解映射方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167025880A Division KR101792806B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170123351A KR20170123351A (ko) | 2017-11-07 |
KR101908352B1 true KR101908352B1 (ko) | 2018-10-16 |
Family
ID=53877641
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167025880A KR101792806B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020187002813A KR101884257B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177030995A KR101908349B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177030997A KR101908352B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177031046A KR101908357B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177031044A KR101884272B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020187002812A KR101884270B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177030999A KR101884273B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167025880A KR101792806B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020187002813A KR101884257B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177030995A KR101908349B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177031046A KR101908357B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177031044A KR101884272B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020187002812A KR101884270B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
KR1020177030999A KR101884273B1 (ko) | 2014-02-20 | 2015-02-16 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
Country Status (5)
Country | Link |
---|---|
US (4) | US10097209B2 (ko) |
EP (2) | EP3110054A4 (ko) |
KR (8) | KR101792806B1 (ko) |
CA (3) | CA2940197C (ko) |
WO (1) | WO2015124107A1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2525497A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
JP6553518B2 (ja) | 2013-12-27 | 2019-07-31 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 送信方法、受信方法、および、送信装置、受信装置 |
WO2015124107A1 (zh) * | 2014-02-20 | 2015-08-27 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
JP6885029B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
JP6885028B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
JP6885030B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
JP6852428B2 (ja) * | 2017-02-06 | 2021-03-31 | ソニー株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6891519B2 (ja) * | 2017-02-06 | 2021-06-18 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6852427B2 (ja) * | 2017-02-06 | 2021-03-31 | ソニー株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6880792B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6880791B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6891518B2 (ja) * | 2017-02-06 | 2021-06-18 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895052B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6903979B2 (ja) * | 2017-02-20 | 2021-07-14 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895053B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6897204B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6897205B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895070B2 (ja) * | 2017-08-22 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
CN111371528A (zh) * | 2018-12-26 | 2020-07-03 | 上海交通大学 | Ldpc码字的交织映射方法及解交织解映射方法 |
DE102019128646B4 (de) * | 2019-10-23 | 2021-06-17 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zur Übertragung von Daten zwischen zwei Benutzerendgeräten und Benutzerendgerät für die Übertragung von Daten |
KR102478169B1 (ko) | 2020-04-03 | 2022-12-16 | 한국전자통신연구원 | 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템 |
KR20220098952A (ko) | 2021-01-05 | 2022-07-12 | 한국전자통신연구원 | 랜섬웨어 공격 데이터 복원 장치 및 방법 |
CN112821895B (zh) * | 2021-04-16 | 2021-07-09 | 成都戎星科技有限公司 | 一种实现信号高误码率下的编码识别方法 |
CN113726476A (zh) * | 2021-07-26 | 2021-11-30 | 上海明波通信技术股份有限公司 | 信道交织处理方法和处理模块 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110182345A1 (en) | 2008-10-03 | 2011-07-28 | Jing Lei | Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7774675B1 (en) * | 2005-12-05 | 2010-08-10 | Marvell International Ltd. | LDPC codes and expansion method |
CN101043483A (zh) * | 2006-03-20 | 2007-09-26 | 松下电器产业株式会社 | 一种基于低密度校验码的高阶编码调制方法 |
CN100589564C (zh) * | 2006-04-18 | 2010-02-10 | 华为技术有限公司 | 一种手持电视***中的信道交织方法及*** |
CN101018105B (zh) * | 2006-10-22 | 2012-03-14 | 北京创毅讯联科技股份有限公司 | 一种分级调制移动数字多媒体广播信号传输***和方法 |
CN101325474B (zh) * | 2007-06-12 | 2012-05-09 | 中兴通讯股份有限公司 | Ldpc码的混合自动请求重传的信道编码及调制映射方法 |
US8190981B2 (en) * | 2007-08-28 | 2012-05-29 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes |
CN101399554B (zh) * | 2007-09-30 | 2012-03-21 | 华为技术有限公司 | 一种基于ldpc码的交织方法和解交织方法及其装置 |
ES2562031T3 (es) * | 2007-10-30 | 2016-03-02 | Sony Corporation | Aparato y método de procesamiento de datos |
KR101426558B1 (ko) * | 2007-11-05 | 2014-08-06 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 |
TWI497920B (zh) * | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
TWI427937B (zh) * | 2007-11-26 | 2014-02-21 | Sony Corp | Data processing device and data processing method |
TWI410055B (zh) * | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
WO2010024914A1 (en) * | 2008-08-29 | 2010-03-04 | Thomson Licensing | System and method for reusing dvb-s2 ldpc codes in dvb-c2 |
CN102349257B (zh) * | 2009-01-14 | 2015-02-25 | 汤姆森特许公司 | 设计用于多边型低密度奇偶校验编码调制的多路分用器的方法和装置 |
KR101556168B1 (ko) * | 2009-01-29 | 2015-09-30 | 엘지전자 주식회사 | 신호 송수신 장치 및 방법 |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
US8588623B2 (en) * | 2009-10-12 | 2013-11-19 | Nec Laboratories America, Inc. | Coded polarization-multiplexed iterative polar modulation |
US8589755B2 (en) * | 2010-06-16 | 2013-11-19 | Nec Laboratories America, Inc. | Reduced-complexity LDPC decoding |
US8381065B2 (en) * | 2010-10-01 | 2013-02-19 | Nec Laboratories America, Inc. | Modified progressive edge-growth LDPC codes for ultra-high-speed serial optical transport |
JP5630278B2 (ja) * | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
EP2525498A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525497A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
JP5664919B2 (ja) * | 2011-06-15 | 2015-02-04 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
EP2552043A1 (en) * | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
EP2560311A1 (en) * | 2011-08-17 | 2013-02-20 | Panasonic Corporation | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
US9654316B2 (en) * | 2012-07-27 | 2017-05-16 | Sun Patent Trust | Transmission method, transmitter, reception method, and receiver |
US20150200747A1 (en) * | 2012-07-27 | 2015-07-16 | Panasonic Corporation | Transmission method, reception method, transmitter, and receiver |
KR20160064085A (ko) * | 2013-09-26 | 2016-06-07 | 소니 주식회사 | 데이터 처리 장치 및 데이터 처리 방법 |
JP2015156530A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
US10425110B2 (en) * | 2014-02-19 | 2019-09-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
WO2015124107A1 (zh) * | 2014-02-20 | 2015-08-27 | 上海数字电视国家工程研究中心有限公司 | Ldpc码字的交织映射方法及解交织解映射方法 |
US9602245B2 (en) * | 2014-05-21 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9800269B2 (en) * | 2014-05-21 | 2017-10-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9595978B2 (en) * | 2015-05-19 | 2017-03-14 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9564927B2 (en) * | 2015-05-27 | 2017-02-07 | John P Fonseka | Constrained interleaving for 5G wireless and optical transport networks |
JP6396592B2 (ja) * | 2015-07-17 | 2018-09-26 | エルジー エレクトロニクス インコーポレイティド | 放送信号送受信装置及び方法 |
-
2015
- 2015-02-16 WO PCT/CN2015/073162 patent/WO2015124107A1/zh active Application Filing
- 2015-02-16 KR KR1020167025880A patent/KR101792806B1/ko active IP Right Grant
- 2015-02-16 CA CA2940197A patent/CA2940197C/en active Active
- 2015-02-16 KR KR1020187002813A patent/KR101884257B1/ko active IP Right Grant
- 2015-02-16 EP EP15752210.3A patent/EP3110054A4/en not_active Ceased
- 2015-02-16 KR KR1020177030995A patent/KR101908349B1/ko active IP Right Grant
- 2015-02-16 KR KR1020177030997A patent/KR101908352B1/ko active IP Right Grant
- 2015-02-16 CA CA3158086A patent/CA3158086A1/en active Pending
- 2015-02-16 KR KR1020177031046A patent/KR101908357B1/ko active IP Right Grant
- 2015-02-16 KR KR1020177031044A patent/KR101884272B1/ko active IP Right Grant
- 2015-02-16 CA CA3158081A patent/CA3158081A1/en active Pending
- 2015-02-16 KR KR1020187002812A patent/KR101884270B1/ko active IP Right Grant
- 2015-02-16 KR KR1020177030999A patent/KR101884273B1/ko active IP Right Review Request
- 2015-02-16 EP EP21212927.4A patent/EP3985879A1/en active Pending
-
2016
- 2016-08-19 US US15/242,412 patent/US10097209B2/en active Active
-
2018
- 2018-09-06 US US16/122,896 patent/US10374635B2/en active Active
- 2018-09-06 US US16/122,893 patent/US10833709B2/en active Active
-
2020
- 2020-09-27 US US17/033,795 patent/US11296728B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110182345A1 (en) | 2008-10-03 | 2011-07-28 | Jing Lei | Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels |
Also Published As
Publication number | Publication date |
---|---|
US20190007067A1 (en) | 2019-01-03 |
KR20180014852A (ko) | 2018-02-09 |
KR20170122300A (ko) | 2017-11-03 |
CA3158086A1 (en) | 2015-08-27 |
KR101908357B1 (ko) | 2018-10-16 |
US11296728B2 (en) | 2022-04-05 |
KR20170123714A (ko) | 2017-11-08 |
US10833709B2 (en) | 2020-11-10 |
KR20170123351A (ko) | 2017-11-07 |
CA2940197A1 (en) | 2015-08-27 |
US20190007066A1 (en) | 2019-01-03 |
KR101884272B1 (ko) | 2018-08-30 |
US20210013904A1 (en) | 2021-01-14 |
KR101884270B1 (ko) | 2018-08-02 |
WO2015124107A1 (zh) | 2015-08-27 |
US20170230061A1 (en) | 2017-08-10 |
US10097209B2 (en) | 2018-10-09 |
KR101908349B1 (ko) | 2018-10-16 |
CA2940197C (en) | 2022-07-26 |
EP3110054A4 (en) | 2017-11-08 |
KR20170122301A (ko) | 2017-11-03 |
KR101884257B1 (ko) | 2018-08-02 |
KR20180014851A (ko) | 2018-02-09 |
US10374635B2 (en) | 2019-08-06 |
KR101792806B1 (ko) | 2017-11-02 |
EP3985879A1 (en) | 2022-04-20 |
CA3158081A1 (en) | 2015-08-27 |
KR20160124856A (ko) | 2016-10-28 |
KR20170122854A (ko) | 2017-11-06 |
EP3110054A1 (en) | 2016-12-28 |
KR101884273B1 (ko) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101908352B1 (ko) | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 | |
CN104868971B (zh) | Ldpc码字的交织映射方法及解交织解映射方法 | |
JP5937194B2 (ja) | 低密度パリティ検査符号を使用するシステムにおける信号マッピング/デマッピング装置及び方法 | |
CN106034007B (zh) | 信令编码调制方法和解调译码方法及装置 | |
CN108667556B (zh) | 比特交织编码调制方法 | |
CN105099614B (zh) | Ldpc码字的交织映射方法及解交织解映射方法 | |
CN104901774B (zh) | Ldpc码字的交织映射方法及解交织解映射方法 | |
CN111628849B (zh) | Ldpc码字的交织映射方法及解交织解映射方法 | |
CN110784287B (zh) | Ldpc码字的交织映射方法及解交织解映射方法 | |
CN107204829A (zh) | Ldpc码字的交织映射方法及解交织解映射方法 | |
KR20150032455A (ko) | 송신 장치 및 그의 신호 처리 방법 | |
CN107204830A (zh) | Ldpc码字的交织映射方法及解交织解映射方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |