KR101897553B1 - 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법 - Google Patents

세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법 Download PDF

Info

Publication number
KR101897553B1
KR101897553B1 KR1020127031240A KR20127031240A KR101897553B1 KR 101897553 B1 KR101897553 B1 KR 101897553B1 KR 1020127031240 A KR1020127031240 A KR 1020127031240A KR 20127031240 A KR20127031240 A KR 20127031240A KR 101897553 B1 KR101897553 B1 KR 101897553B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
metal paste
powder
melting point
Prior art date
Application number
KR1020127031240A
Other languages
English (en)
Other versions
KR20140001735A (ko
Inventor
나오토 다카하시
야스유키 야마모토
Original Assignee
가부시끼가이샤 도꾸야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도꾸야마 filed Critical 가부시끼가이샤 도꾸야마
Publication of KR20140001735A publication Critical patent/KR20140001735A/ko
Application granted granted Critical
Publication of KR101897553B1 publication Critical patent/KR101897553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

세라믹스 소결체 기판에 도전성 비아가 형성되어 이루어지는 세라믹스 비아 기판이며, 융점이 600℃ 이상 1100℃ 이하의 금속(A), 당해 금속(A)보다도 융점이 높은 금속(B), 및, 활성 금속을 포함하는 도전성의 금속이 쓰루홀에 밀충전되어 이루어지는 도전성 비아를 가지고, 상기 도전성 비아와 상기 세라믹스 소결체 기판과의 계면에 활성층이 형성되어 있는, 세라믹스 비아 기판으로 함으로써, 간이한 방법으로 제조할 수 있는 세라믹스 비아 기판으로 한다.

Description

세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법{CERAMIC VIA SUBSTRATE, METALLIZED CERAMIC VIA SUBSTRATE, AND METHOD FOR MANUFACTURING BOTH}
본 발명은, 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법에 관한 것이다. 상세하게는, LED 등의 반도체 소자를 탑재하기 위해서, 특히, 열을 방출하는 고출력 LED 등의 반도체 소자를 탑재하기 위해서 사용되는 세라믹스 비아 기판 등에 관한 것이다.
반도체 소자를 탑재하기 위한 세라믹스 기판에는, 당해 반도체 소자의 전극과 접속하기 위한 메탈라이즈드 패턴이 세라믹스 기판 표면에 형성되어 있다. 또한, 당해 세라믹스 기판을, 예를 들면, 다층 기판 혹은 서브 마운트로서 사용하는 경우에는, 기판의 상하의 도통(導通)을 도모하기 위한 도전성 비아가, 세라믹스 기판(이하, 도전성 비아 및 메탈라이즈드 패턴을 갖는 세라믹스 기판을, 「메탈라이즈드 세라믹스 비아 기판」이라고 하는 경우가 있다)에 형성된다.
메탈라이즈드 세라믹스 비아 기판의 제조 방법으로서는, 코파이어법(동시 소성법)과 포스트파이어법(순차 소성법)이 알려져 있다. 코파이어법이란, 그린 시트라고 불리는 미소성의 세라믹스 기판 전구체 상에 금속 페이스트층을 형성하고, 또는, 당해 그린 시트에 형성한 쓰루홀에 금속 페이스트를 충전하여, 메탈라이즈드 세라믹스 비아 기판 전구체를 제작하고, 이것을 소성하는 방법이다. 이 방법에서는 그린 시트 및 금속 페이스트의 소성은 동시에 행해진다.
포스트파이어법이란, 그린 시트를 소성하여 얻어진 소결체 기판 상에 금속 페이스트층을 형성하고, 또는, 소결체 기판에 형성한 쓰루홀에 금속 페이스트를 충전하여, 메탈라이즈드 세라믹스 비아 기판 전구체를 제작하고, 이것을 소성하는 방법이다. 이 방법에서는 그린 시트의 소성 및 금속 페이스트층의 소성은 순차적으로 행해진다.
어느 방법으로도 세라믹스 기판 상에 메탈라이즈드 패턴을 형성할 수 있고, 그것에 의해 얻어지는 기판은, 주로 전자 부품을 탑재하기 위한 기판으로서 사용된다. 그러나, 코파이어법에 의한 방법으로는, 소성 시에 그린 시트가 불균일하게 수축하기 쉽고, 예를 들면 정방형의 그린 시트를 소결했을 경우에는, 약간이지만, 각 변의 중앙 부분이 내측으로 휘어지도록 수축이 일어나 기판은 별형으로 변형하기 때문에, 1매의 그린 시트 상에 동일 형상의 메탈라이즈드 패턴 및 도전성 비아를 많이 형성했을 경우에는, 패턴이 형성되는 장소에 따라 패턴 형상 및 당해 비아의 위치가 약간 바뀌어버리는 것을 피할 수 없다. 또한, 코파이어법에서는, 그린 시트와 동시에 고온에서 소성하므로, 금속 페이스트로서, 몰리브덴, 텅스텐 등의 고융점 금속 페이스트를 사용할 필요가 있고, 도전성이 좋은 다른 금속을 사용할 수 없다는 결점이 있었다.
한편, 포스트파이어법에서는, 소결체 기판 상에 금속 페이스트층을 형성하고, 또는, 소결체 기판에 형성한 쓰루홀에 금속 페이스트를 충전하여, 이것을 소성하는 것에 의해 메탈라이즈드 패턴 및 도전성의 비아가 형성된다. 금속 페이스트층의 소부(소성)에 있어서는, 금속 페이스트층은 두께 방향으로는 수축하지만, 평면 방향의 수축은 거의 일어나지 않기 때문에, 코파이어법에서 보이는 것과 같은, 위치에 따라 패턴 형상이 바뀐다는 문제는 일어나지 않는다.
그러나, 금속 페이스트의 수축 자체는 발생하므로, 쓰루홀 중의 금속 페이스트가 소결 시에 수축하고, 형성된 도전성 비아 중에 공극이 발생하여, 치밀한 비아를 형성하는 것은 곤란했다.
특허문헌 1에는, 쓰루홀을 갖는 세라믹스 기판에, 티타늄층 및 구리층을 스퍼터에 의해 형성하고, 그 후, 구리 도금하는 것에 의해, 배선 패턴 및 도전성 비아를 형성하고 있지만, 당해 방법에서는, 스퍼터 공정이 필요하므로, 스퍼터를 행하는 제조 설비가 필요하게 되고, 간이하게 메탈라이즈드 비아 기판을 제조할 수 있는 방법은 아니었다. 또한, 이 방법으로 도금에 의해 쓰루홀 내에 구리를 충전하는 경우, 쓰루홀의 지름이 커지거나, 기판의 두께가 두꺼워지면 충전에 시간을 요하여, 생산성이 저하하는 것과 같은 점에서 개선의 여지가 있었다.
미국 특허 출원 공개 2004/00359693호 명세서
그래서 본 발명은, 간이한 방법으로 제조할 수 있는 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 및, 이들 기판의 제조 방법을 제공하는 것을 과제로 한다.
이하, 본 발명에 대하여 설명한다. 또, 본 발명의 이해를 용이하게 하기 위해 첨부 도면의 참조 부호를 괄호 쓰기로 부기하지만, 그것에 의해 본 발명이 도시(圖示)의 형태에 한정되는 것은 아니다. 또, 본 명세서에 있어서, 「A∼B」는, 특별히 별도 규정되지 않는 한, 「A 이상 B 이하」를 의미한다. 또한, 본 명세서에 있어서, 평균 입자경은, 니키소가부시키가이샤제 마이크로트랙을 사용하여 레이저 회절법에 의해 측정한 체적 분포의 메디안을 부여하는 구상당경(球相當徑)(체적 평균치D50)이다.
제1 본 발명은, 세라믹스 소결체 기판에 도전성 비아가 형성되어 이루어지는 세라믹스 비아 기판이며, 융점이 600℃ 이상 1100℃ 이하의 금속(A), 당해 금속(A)보다도 융점이 높은 금속(B), 및, 활성 금속을 함유하는 도전성의 금속이 쓰루홀에 밀충전되어 이루어지는 도전성 비아를 가지고, 상기 도전성 비아와 상기 세라믹스 소결체 기판과의 계면에 활성층이 형성되어 있는, 세라믹스 비아 기판이다. 이하, 도전성 비아를 단순히, 비아라고 하는 경우도 있다.
「금속(A)보다도 융점이 높은 금속(B)」이란, 융점이 1100℃ 초과의 금속을 의미하는 것은 아니고, 실제로 사용한 금속(A)의 융점보다도 융점이 높은 금속이다. 예를 들면, 금속(A)이 융점이 780℃ 정도의 은납인 경우, 금속(B)으로서는, 이 금속(A)보다도 융점이 높은 금속, 즉, 구리(융점 : 1085℃), 은(융점 : 962℃), 금(융점 : 1064℃) 등을 사용할 수 있게 된다.
「융점이 600℃ 이상 1100℃ 이하의 금속(A)」으로서는, 예를 들면, 구리, 은, 금, 금납, 은납 등의 납재를 들 수 있다. 또한, 「금속(A)보다도 융점이 높은 금속(B)」으로서는, 예를 들면, 구리(융점 : 1085℃), 은(융점 : 962℃), 금(융점 : 1064℃), 텅스텐(융점 : 3410℃), 몰리브덴(융점 : 2617℃) 등을 들 수 있고, 사용하는 금속(A)의 융점에 의해 선택된다.
제1 본 발명에 있어서, 「융점이 600℃ 이상 1100℃ 이하의 금속(A)」은, 금납, 은납, 및, 구리에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
제1 본 발명에 있어서, 「금속(A)보다도 융점이 높은 금속(B)」은, 은, 구리 및 금에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
제1 본 발명에 있어서, 「활성층」은, 활성 금속과, 세라믹스 소결체 기판의 세라믹스 성분이 반응하여 형성된 반응층인 것이 바람직하다. 또한, 활성 금속이 티타늄이며, 당해 티타늄과 반응하는 세라믹스 성분이 질소이며, 활성층이 질화티타늄층인 것이 더 바람직하다. 당해 활성층이 형성되는 것에 의해 비아와 세라믹스 소결체 기판의 벽면과의 밀착성이 양호하게 된다.
제1 본 발명에 있어서, 상기 세라믹스 소결체 기판은 질화알루미늄 소결체 기판인 것이 바람직하다. 제1 본 발명의 세라믹스 비아 기판은, 도전성이 양호한 비아를 가지고 있고, 고출력 LED 등의 높은 전력 공급이 필요한 소자를 탑재하는데도 적합하다. 당해 고출력 LED 등의 소자는, 큰 열을 방출한다. 소자 근방에 열이 축적되면 소자에 악영향을 주므로, 당해 열은 외부로 방출시키는 것이 바람직하다. 이 점에서, 열전도성이 높은 질화알루미늄에 의해 세라믹스 소결체 기판을 구성하는 것이 바람직하다.
제2 본 발명은, 제1 본 발명의 세라믹스 비아 기판의, 표면 및/또는 이면에, 금속(A), 금속(B) 및 활성 금속을 함유하는 도전성의 금속으로 이루어지는 배선 패턴이 형성되어 있는, 메탈라이즈드 세라믹스 비아 기판이다. 또, 당해 메탈라이즈드 패턴과 세라믹스 소결체 기판의 사이에는, 활성층이 형성되어 있는 것이 바람직하다.
제3 본 발명은, 쓰루홀(12)을 갖는 세라믹스 소결체 기판(10)을 준비하는 공정,
금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트(20)를 쓰루홀(12)에 충전하는 충전 공정,
융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제2 금속 페이스트를 쓰루홀(12)에 충전한 제1 금속 페이스트(20)에 접촉하는 위치에 적층하여, 제2 금속 페이스트층(22)을 형성하는 공정, 및,
상기에서 얻어진 기판을 소성하는 소성 공정,
을 포함하여 이루어지는, 제1 본 발명의 세라믹스 비아 기판(100a)의 제조 방법이다. 또, 세라믹스 비아 기판(100a)에 있어서, 도전성 비아(23)는, 쓰루홀(12)에 충전된 제1 금속 페이스트(20), 및 제2 금속 페이스트층(22)이 소성되어서 형성된다.
제3 본 발명의 방법에 의하면, 소성 공정에 있어서, 쓰루홀(12) 중의 금속(B) 분말이 소결하여 수축할 때에, 용융한 금속(A)이 쓰루홀(12) 중의 금속(B) 분말간의 공극에 유입하여, 치밀하고 도전성이 양호한 도전성 비아(23)가 형성된다. 또한, 활성 금속이 세라믹스 성분과 반응하여, 도전성 비아(23)와 세라믹스 소결체 기판(10)과의 계면에 활성층이 형성된다. 이에 따라, 당해 도전성 비아(23)와 세라믹스 소결체 기판(10)의 밀착성이 양호하게 된다.
제4 본 발명은, 쓰루홀(12)을 갖는 세라믹스 소결체 기판(10)을 준비하는 공정,
금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트(20)를 쓰루홀(12)에 충전하는 충전 공정,
융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제2 금속 페이스트를 쓰루홀(12)에 충전한 제1 금속 페이스트(20)에 접촉하는 위치에 적층하여, 제2 금속 페이스트층(22)을 형성하는 공정,
상기에서 얻어진 기판을 소성하는 제1 소성 공정,
당해 제1 소성 공정 후에, 금속(A)보다도 융점이 높은 금속(B) 분말 및 활성 금속 분말을 함유하여 이루어지는 제3 금속 페이스트를 배선 패턴을 형성하는 개소에 적층하여 제3 금속 페이스트층(24)을 형성하는 공정,
또한, 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제4 금속 페이스트를 제3 금속 페이스트층(24) 상에 적층하여, 제4 금속 페이스트층(26)을 형성하는 공정, 및,
상기에서 얻어진 기판을 소성하는 제2 소성 공정,
을 포함하여 이루어지는, 제2 본 발명의 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법이다. 또, 메탈라이즈드 세라믹스 비아 기판(100b)에 있어서, 도전성 비아(23)는, 쓰루홀(12)에 충전된 제1 금속 페이스트(20), 및 제2 금속 페이스트층(22)이 소성되어서 형성된다.
제4 본 발명의 방법으로는, 제1 소성 공정에 있어서, 상기한 제3 본 발명의 방법과 같이 하여, 치밀하고 도전성이 양호한 도전성 비아(23)를 구비하고, 당해 도전성 비아(23)와 세라믹스 소결체 기판(10)의 밀착성이 양호한 세라믹스 비아 기판(100a)이 제조된다. 제2 소성 공정에서는, 제3 금속 페이스트층(24) 중의 금속(B)이 소결하여 수축할 때에, 제4 금속 페이스트층(26) 중의 금속(A)이 용융하여 메탈라이즈드 패턴 중에 유입하므로, 치밀하고 도전성이 양호한 메탈라이즈드 패턴(25)이 형성된다. 또한, 제3 금속 페이스트층 중의 활성 금속이, 세라믹스 성분과 반응하여 활성층이 형성되므로, 기판 표면에 밀착성이 양호한 메탈라이즈드 패턴(25)이 형성된다.
또, 금속(B) 분말과 활성 금속 분말을 함유한, 제1 금속 페이스트와 제3 금속 페이스트는 같은 금속 페이스트여도 되지만, 쓰루홀에의 충전 공정과 기판 표면에의 도전 패턴 인쇄 공정에서는, 금속 페이스트에 요구되는 점도 특성이나 최적의 금속 분말의 입도 등이 다른 경우가 있기 때문에, 각각의 제조 공정에 적합한 금속 페이스트를 사용하는 것이 바람직하다. 또한, 금속(A) 분말을 함유한, 제2 금속 페이스트와 제4 금속 페이스트는 같은 금속 페이스트여도 되며, 제조 효율의 관점에서는 같은 금속 페이스트인 것이 바람직하다. 이하, 제5 본 발명에 있어서도 같다.
제5 본 발명은, 쓰루홀(12)을 갖는 세라믹스 소결체 기판(10)을 준비하는 공정,
금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트(20)를 쓰루홀(12)에 충전하는 충전 공정,
금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제3 금속 페이스트를, 제1 금속 페이스트에 접촉하는 위치이며 또한 배선 패턴을 형성하는 개소에 적층하여 제3 금속 페이스트층(24)을 형성하는 공정,
융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제5 금속 페이스트를 당해 제3 금속 페이스트층 상에 적층하여, 제5 금속 페이스트층(27)을 형성하는 공정,
상기에서 얻어진 기판을 소성하는 소성 공정,
을 포함하여 이루어지는, 제2 본 발명의 메탈라이즈드 세라믹스 비아 기판(100c)의 제조 방법이다. 또, 메탈라이즈드 세라믹스 비아 기판(100c)에 있어서, 도전성 비아(23)는, 쓰루홀(12)에 충전된 제1 금속 페이스트(20), 제3 금속 페이스트층(24), 및 제5 금속 페이스트층(27)이 소성되어서 형성되고, 동시에 도전성 비아(23)에 접속된 메탈라이즈드 패턴(25)이 형성된다.
제5 본 발명의 방법에 있어서는, 소성 공정에 있어서, 쓰루홀(12) 중의 금속(B) 및 제3 금속 페이스트층(24) 중의 금속(B)이 소결하고 수축할 때에, 제5 금속 페이스트층(27) 중의 금속(A)이 용융하여, 쓰루홀(12) 중의 금속(B) 분말, 및 제3 금속 페이스트층(24) 중의 금속(B) 분말간의 공극에 유입한다. 이에 따라, 치밀하고 도전성이 양호한 도전성 비아(23) 및 메탈라이즈드 패턴(25)이 형성된다. 또한, 제1 금속 페이스트 및 제3 금속 페이스트가 각각 활성 금속을 함유하고 있으므로, 당해 활성 금속과 세라믹스 성분이 반응하는 것에 의해, 도전성 비아(23) 및 메탈라이즈드 패턴(25)과 세라믹스 소결체 기판(10)의 사이에 활성층이 형성된다. 이에 따라, 도전성 비아(23) 및 메탈라이즈드 패턴(25)과 세라믹스 소결체 기판(10)의 밀착성이 양호하게 된다.
도 1(a)는, 제3 본 발명의 세라믹스 비아 기판(100a)의 제조 방법의 각 공정을 나타내는 개념도이며, (b)는 제4 본 발명의 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법의 각 공정을 나타내는 개념도이며, (c)는 제5 본 발명의 메탈라이즈드 세라믹스 비아 기판(100c)의 제조 방법의 각 공정을 나타내는 개념도.
도 2는, 실시예7에서 얻어진 메탈라이즈드 세라믹스 비아 기판의 도전성 비아의 주사형 전자 현미경 사진.
도 3은, 실시예7에서 얻어진 메탈라이즈드 세라믹스 비아 기판에 있어서의, 질화알루미늄 소결체 기판과 도전성 비아와의 계면 근방에 있어서의 원소 매핑 사진. (a)는 SEM 반사 전자상이며, (b)는 AlKα1선을 정량한 것, (c)는 TiKα1선을 정량한 것, (d)는 CuKα1선을 정량한 것, (e)는 AgLα1선을 정량한 것이다.
<세라믹스 비아 기판의 제조 방법(제3 본 발명)>
본 발명의 세라믹스 비아 기판의 제조 방법은, 이하의 공정을 구비하고 있다.
(ⅰ) 쓰루홀을 갖는 세라믹스 소결체 기판을 준비하는 공정,
(ⅱ) 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트를 상기 쓰루홀에 충전하는 충전 공정,
(ⅲ) 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제2 금속 페이스트를 상기 쓰루홀 충전한 금속 페이스트에 접촉하는 위치에 적층하여, 제2 금속 페이스트층을 형성하는 공정, 및,
(ⅳ) 상기에서 얻어진 기판을 소성하는 소성 공정.
(공정(ⅰ))
도 1(a)를 참조하면서, 각 공정에 대하여 설명한다. 우선, 공정(ⅰ)에서는, 쓰루홀(12)을 갖는 세라믹스 소결체 기판(10)을 준비한다. 세라믹스 소결체 기판(10)으로서는, 공지의 세라믹스로 이루어지는 기판이 특별히 제한 없이 사용 가능하다.
세라믹스 소결체 기판(10)의 구성 재료인 세라믹스로서는, 예를 들면 (1) 산화알루미늄계 세라믹스, 산화규소계 세라믹스, 산화칼슘계 세라믹스, 산화마그네슘계 세라믹스 등의 산화물계 세라믹스; (2) 질화알루미늄계 세라믹스, 질화규소계 세라믹스, 질화붕소계 세라믹스 등의 질화물계 세라믹스; (3) 산화베릴륨, 탄화규소, 뮬라이트, 붕규산 유리 등을 사용할 수 있다. 그 중에서도, (2) 질화물계 세라믹스가 바람직하고, 특히 질화알루미늄계 세라믹스가, 열전도성이 높기 때문에 바람직하게 사용할 수 있다.
본 발명의 제조 방법에서 사용하는 세라믹스 소결체 기판(10)으로서는, 입수의 용이함이나 원하는 형상의 것을 용이하게 얻을 수 있다는 이유로부터, 소결체 기판을 구성하는 세라믹스 입자의 평균 입자경이 바람직하게는 0.5∼20㎛, 보다 바람직하게는 1∼15㎛의 세라믹스 소결체 기판을 사용한다. 또, 이러한 세라믹스 소결체 기판은, 평균 입자경이 0.1∼15㎛, 호적(好適)하게는 0.5∼5㎛의 세라믹스 원료 분말로 이루어지는 그린 시트를 소성하는 것에 의해 얻을 수 있다.
당해 그린 시트에는 소결 조제, 유기 바인더 등이 함유되어 있어도 된다. 소결 조제로서는 세라믹스 원료 분말의 종류에 따라 상용되는 소결 조제를 특별히 제한 없이 사용할 수 있다. 또한, 유기 바인더로서는, 폴리비닐부티랄, 에틸셀룰로오스류나 아크릴 수지류가 사용되고, 그린 시트의 성형성이 양호하게 된다는 이유로부터 폴리n-부틸메타크릴레이트, 폴리비닐부티랄이 특히 호적하게 사용된다.
얻어지는 소결체의 열전도성의 관점으로부터, 소결 조제를 함유하는 질화물 세라믹스 분말을 세라믹스 원료 분말로서 사용하여 형성한 질화물 세라믹스용 그린 시트, 특히 소결 조제(예를 들면 이트륨이나 산화칼슘)를 함유하는 질화알루미늄 분말을 원료 분말로서 사용한 질화알루미늄용 그린 시트를 사용하는 것이 호적하다.
본 발명에서 사용하는 세라믹스 소결체 기판(10)의 형상은, 쓰루홀을 형성할 수 있는 형상이면 특별히 한정되지 않고, 판상체 혹은 판상체의 일부에 절삭 가공을 실시한 것이어도 사용할 수 있다. 세라믹스 소결체 기판(10)의 크기는 특별히 한정되지 않고, 용도에 따라 적의(適宜) 결정하면 된다. 예를 들면, 용도가 전자 부품을 탑재하기 위한 기판인 경우에는, 기판 두께는 일반적으로는 0.1∼2㎜, 바람직하게는 0.2∼1㎜ 정도로 하면 된다.
상기에서 설명한 세라믹스 소결체 기판(10)에는, 쓰루홀(12)이 형성된다. 쓰루홀(12)의 형성 방법은 특별히 한정되지 않고, 드릴을 사용한 기계적 천공에 의해 형성해도 되며, 화학 약품을 사용한 방법에 의해 세라믹스를 용해시켜서 천공해도 되며, 레이저 가공이나, 블라스트 가공 등의 수단을 채용할 수도 있다. 또한, 쓰루홀(12)의 위치 정밀도를 엄격하게 요구되지 않는 용도에 있어서는, 미리 그린 시트에 펀칭 가공에 의해 쓰루홀을 형성한 것을 소성하고, 쓰루홀(12)을 갖는 세라믹 소결체 기판(10)을 제작할 수도 있다. 쓰루홀(12)의 직경은, 통상 φ0.05㎜∼0.5㎜로 한다.
쓰루홀(12)은, 기본적으로 기판(10)을 상하로 관통하는 관통공이지만, 기판(10)이 내부 배선을 갖는 경우에 있어서는, 한쪽의 단부만이 개구하고 있는 구멍인 경우도 있으며, 이러한 구멍도 본 발명의 쓰루홀(12)에 포함시키는 것으로 한다.
(공정(ⅱ))
다음으로, 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트(20)를 상기 쓰루홀(12)에 충전한다. 제1 금속 페이스트(20)는, 금속(B)의 분말, 및, 활성 금속의 분말을 함유하고 있고, 그 외, 유기 바인더, 유기 용매, 분산제, 가소제 등을 함유하고 있어도 된다.
「금속(B)」은, 금속(A)보다도 융점이 높은 금속이다. 따라서, 우선, 「금속(A)」에 대하여 설명한다. 금속(A)은, 융점이 600℃ 이상 1100℃ 이하의 금속이며, 예를 들면, 구리, 은, 금, 금납, 은납 등의 납재를 들 수 있다. 그 중에서도, 금속(A)으로서는, 비용의 점에서, 금납, 은납, 및, 구리에서 선택되는 1종 또는 2종 이상을 사용하는 것이 바람직하다. 금속(A)의 융점이 600℃ 미만의 경우에는, 소성에 의해 비아(23)와 세라믹스 소결체 기판(10)의 사이에 후에 설명하는 활성층을 형성하는 것이 어렵게 된다. 또한, 금속(A)의 융점이 1100℃ 초과의 경우에는, 소성 시에 기판에 열이 너무 가해져서, 기판에 비아 형성 시의 응력이 잔존할 가능성이 있다.
또한, 금속(A)보다도 융점이 높다라고 함은, 융점이 1100℃ 초과인 것을 의미하는 것은 아니고, 실제로 사용한 금속(A)의 융점보다도 금속(B)의 융점이 높다는 것을 의미한다. 예를 들면, 금속(A)이, 융점이 780℃ 정도의 은납인 경우, 금속(B)으로서는, 780℃보다도 융점이 높은 금속을 사용할 수 있게 된다.
금속(B)으로서는, 예를 들면, 구리(융점 : 1085℃), 은(융점 : 962℃), 금(융점 : 1064℃), 텅스텐(융점 : 3410℃), 몰리브덴(융점 : 2617℃) 등을 들 수 있고, 금속(A)의 융점에 의해 선택된다. 그 중에서도, 금속(B)으로서는, 도전성이 높은 점에서, 은, 구리 및 금에서 선택되는 1종 또는 2종 이상을 사용하는 것이 바람직하다. 또, 금속(B)은, 금속(A)보다도 융점이 높은 것이면, 2종류 이상의 것을 혼합하여 사용할 수도 있다.
이 금속(B) 분말의 평균 입자경(D50)은, 다른 금속 분말의 크기, 쓰루홀의 크기와의 균형도 있지만, 생산성을 향상시켜, 뛰어난 성능을 발휘하는 세라믹스 비아 기판, 및 메탈라이즈드 세라믹스 비아 기판을 제조하기 위해서는, 1∼50㎛로 하는 것이 바람직하다. 또한, 이 금속(B) 분말은, 쓰루홀(12)에의 금속(B) 분말의 충전 밀도를 높이는 목적에서, 2종류 이상의 평균 입자경이 다른 분말을 사용할 수도 있다. 또, 이 평균 입자경(D50)은, 니키소가부시키가이샤제 마이크로트랙을 사용하여 레이저 회절법에 의해 측정한 메디안경이다.
금속(A)과 금속(B)의 융점차는, 바람직하게는 50℃ 이상, 보다 바람직하게는 100℃ 이상, 더 바람직하게는 150℃ 이상이다. 융점차를 50℃ 이상으로 하는 것에 의해, 소성 공정에 있어서, 금속(B)이 용융하지 않고 비아의 형상을 유지하면서 금속(A)을 용융시켜서, 금속(B)이 소결했을 때에 발생하는 공극을 메워, 치밀한 비아를 형성할 수 있다. 융점차의 상한은, 특별히 제한되는 것은 아니지만, 통상의 제조를 고려하면 3000℃, 더 바람직하게는 1000℃이다. 또, 2종류 이상의 금속(B)을 사용하는 경우에는, 전 종류의 금속(B)과 금속(A)의 융점차가 상기 범위를 만족하는 것이 바람직하다.
「활성 금속 분말」이란, 세라믹스 성분과 반응하는 활성이 있는 금속이며, 세라믹스 성분과 반응하는 것에 의해, 세라믹스 소결체 기판(10)과의 계면에 있어서 활성층을 형성하는 것과 같은 금속 분말이다. 이러한 활성 금속 분말로서는, 예를 들면, 티타늄 분말, 또는 수소화티타늄분을 들 수 있다. 그 중에서도, 생산의 안정성을 고려하면, 수소화티타늄분을 사용하는 것이 바람직하다. 세라믹스 소결체 기판(10)으로서 질화물 세라믹스 기판을 사용했을 경우, 수소화티타늄분을 함유하는 금속 페이스트를 사용하는 것에 의해, 소성에 의해 형성된 도전성 비아(23)와 세라믹스 소결체 기판(10)의 벽면의 사이에서, 활성층인 질화티타늄층이 형성된다. 이에 따라, 도전성 비아(23)와 세라믹스 소결체 기판(10)의 밀착성이 향상한다. 따라서, 세라믹스와의 밀착성이 나오기 어려운 금, 은, 구리, 구리-은 합금 페이스트를 사용했을 경우에 유효하다. 활성 금속 분말의 첨가량은, 비아의 밀착성 및 도전성을 고려하면, 제1 금속 페이스트(20) 중에 있어서, 금속(B) 분말의 양을 100질량부로 하여, 1질량부 이상 10질량부 이하로 하는 것이 바람직하고, 또한, 1.5질량부 이상 6질량부 이하로 하는 것이 바람직하다.
또한, 이 활성 금속 분말의 평균 입자경(D50)은, 다른 금속 분말의 크기, 쓰루홀의 크기와의 균형도 있지만, 생산성을 향상시켜, 뛰어난 성능, 특히 도전성 비아(23)의 밀착성을 높이고, 뛰어난 도전성을 발휘하는 세라믹스 비아 기판, 및 메탈라이즈드 세라믹스 비아 기판을 제조하기 위해서는, 1∼50㎛로 하는 것이 바람직하다. 또, 이 평균 입자경(D50)은, 니키소가부시키가이샤제 마이크로트랙을 사용하여 레이저 회절법에 의해 측정한 메디안경이다.
제1 금속 페이스트(20)에 함유되는 유기 바인더로서는, 공지의 것이 특별히 제한 없이 사용 가능하다. 예를 들면, 폴리아크릴산에스테르, 폴리메타크릴산에스테르 등의 아크릴 수지, 메틸셀룰로오스, 히드록시메틸셀룰로오스, 니트로셀룰로오스, 셀룰로오스아세테이트부티레이트 등의 셀룰로오스계 수지, 폴리비닐부티랄, 폴리비닐알코올, 폴리염화비닐 등의 비닐기 함유 수지, 폴리올레핀 등의 탄화수소 수지, 폴리에틸렌옥사이드 등의 함산소 수지 등을 1종 또는 2종 이상 혼합하여 사용할 수 있다.
제1 금속 페이스트(20)에 함유되는 유기 용매로서는, 공지의 것이 특별히 제한 없이 사용 가능하다. 예를 들면, 톨루엔, 아세트산에틸, 테르피네올, 부틸카르비톨아세테이트, 텍산올 등을 사용할 수 있다. 제1 금속 페이스트(20)에 함유되는 분산제로서는, 공지의 것이 특별히 제한 없이 사용 가능하다. 예를 들면, 인산에스테르계, 폴리카르복시산계 등의 분산제를 사용할 수 있다. 제1 금속 페이스트(20)에 함유되는 가소제로서는, 공지의 것이 특별히 한정 없이 사용 가능하다. 예를 들면, 프탈산디옥틸, 프탈산디부틸, 프탈산디이소노닐, 프탈산디이소데실, 아디프산디옥틸 등을 사용할 수 있다.
쓰루홀(12) 중에의 제1 금속 페이스트(20)의 충전 방법은, 특별히 한정되지 않고, 일반적인 스크린 인쇄 장치나 페이스트 압입 충전 장치 등에 의해 충전된다. 쓰루홀(12)이 균일하게 메워지도록, 제1 금속 페이스트(20)가 충전된다. 또, 제1 금속 페이스트(20) 중의 금속(B)이 건조나 소결할 때에 수축하는 것을 고려하여, 쓰루홀(12)의 상하에 볼록한 모양으로 튀어 나오도록 제1 금속 페이스트(20)를 충전해도 된다.
또, 상기 금속 분말(B), 및 상기 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트(20)는, 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판의 생산성을 고려하면, 상기 유기 용매와 유기 바인더를 함유한 상태에서의 점도를 25℃에 있어서, 50∼3000Pa·s의 범위로 조정하는 것이 바람직하다.
(공정(ⅲ))
제2 금속 페이스트는, 상기한 금속(A) 분말을 함유하고, 제1 금속 페이스트와 같이, 다른 성분을 함유하고 있어도 된다. 당해 제2 금속 페이스트를, 쓰루홀(12)에 충전한 제1 금속 페이스트(20)와 접촉하는 위치에 적층하여, 제2 금속 페이스트층(22)이 형성된다. 이 금속(A) 분말은, 상기 공정(ⅱ)에서 설명한 종류의 것이 사용된다.
소성 공정에 있어서, 용융한 금속(A)이, 쓰루홀에 충전한 금속(B) 분말간의 공극에 유입하면 되므로, 제2 금속 페이스트층(22)은, 제1 금속 페이스트(20)에 접촉하는 위치면, 어디에 형성해도 되지만, 당해 쓰루홀(12) 중의 제1 금속 페이스트(20)의 상측에 형성하는 것이 바람직하다. 그렇게 함으로써, 소성 시에, 용융한 금속(A)이 그 무게에 의해 비아 중에 유입하기 쉬워진다.
제2 금속 페이스트층(22)은, 형성하는 비아 중에 발생할 우려가 있는 공극을 메울 수 있는 양이 되도록 적층하면 되며, 쓰루홀(12) 중의 제1 금속 페이스트(20)의 금속(B)을 100질량부로 하여, 제2 금속 페이스트층(22) 중의 금속(A)은, 바람직하게는 20질량부 이상, 보다 바람직하게는 40질량부 이상이며, 바람직하게는 150질량부 이하, 보다 바람직하게는 100질량부 이하이다.
이 제2 금속 페이스트에 함유되는 금속(A) 분말의 평균 입자경(D50)은, 다른 금속 분말의 크기, 쓰루홀의 크기와의 균형도 있지만, 생산성을 향상시켜, 뛰어난 성능을 발휘하는 세라믹스 비아 기판, 및 메탈라이즈드 세라믹스 비아 기판을 제조하기 위해서는, 0.1∼50㎛로 하는 것이 바람직하다. 또, 이 평균 입자경(D50)은, 니키소가부시키가이샤제 마이크로트랙을 사용하여 레이저 회절법에 의해 측정한 메디안경이다.
제2 금속 페이스트층(22)은, 예를 들면, 제2 금속 페이스트를 스크린 인쇄나 캘린더 인쇄, 패드 인쇄하는 등의 공지의 방법에 의해 형성할 수 있다.
또, 상기 금속 분말(A)을 함유하여 이루어지는 제2 금속 페이스트는, 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판의 생산성을 고려하면, 상기 유기 용매와 유기 바인더를 함유한 상태에서의 점도를 25℃에 있어서, 20∼1000Pa·s의 범위로 조정하는 것이 바람직하다.
(공정(ⅳ))
마지막으로, 상기에서 제작한 기판을 소성한다. 소성은, 사용한 금속 페이스트의 종류(보다 구체적으로는, 금속 페이스트 중의 금속 분말의 종류)에 따라, 금속(A)의 융점 이상 또한 금속(B)의 융점 미만의 온도에서 실시하면 되며, 그 외의 조건은, 통상 채용되는 조건이 적의 채용된다.
예를 들면, 금속(A)으로서, 융점 780℃의 Ag-Cu 합금 분말을 사용하고, 금속(B)으로서 구리를 사용했을 경우에는, 780∼1050℃, 바람직하게는 800∼950℃의 온도에서, 1분∼1시간, 바람직하게는 5분∼30분 소성하면 된다.
또한, 본 발명에 의하면, 금속(B)으로서, 텅스텐 또는 몰리브덴 등의 고융점 금속을 사용했을 경우에는, 통상의 소성 온도보다도 낮은 온도에서 세라믹스 비아 기판을 제조할 수 있다. 예를 들면, 고융점 금속을 사용했을 경우에는, 당해 고융점 금속을 소결시키기 때문에, 통상, 1600∼2000℃의 온도에서 소성하는 것이 필요하다. 단, 본 발명에 있어서는, 금속(A) 분말을 함유하는 제2 금속 페이스트층(22)을 사용하기 때문에, 당해 고융점 금속이 완전히 소결하지 않는 온도 이하여도, 금속(A)의 융점 이상의 온도에서 소성하면, 금속(A)이 용융하여 당해 고융점 금속 분말간에 침투하고, 양호한 도전성 비아를 형성할 수 있다.
또한, 제1 금속 페이스트(20)에는, 세라믹스 소결체 기판(10)의 밀착성을 내기 위해, 활성 금속 분말(예를 들면, 수소화티타늄 분말)이 함유되어 있으므로, 소성은, 비산화성 분위기하, 내열성 용기 내에서 행하는 것이 바람직하다.
비산화성 분위기로서는, 진공하, 혹은 아르곤 가스, 헬륨 가스 등의 불활성 가스, 또는 수소 가스 분위기를 들 수 있다. 또한, 불활성 가스, 및 수소 가스의 혼합 분위기여도 된다. 이들 비산화성 분위기 중에서도, 바람직하게는 진공하, 또는 불활성 가스와 수소 가스의 혼합 가스 분위기를 채용하는 것이 바람직하다. 진공하에서 소성을 행하는 경우, 진공도는, 분위기 중의 산소나 질소 등의 반응성 가스가 티타늄과 반응하는 것을 막는 목적으로부터 가능한 한 높은 편이 좋으며, 바람직하게는, 1.33×10-1Pa 이하, 보다 바람직하게는 1.33×10-2Pa 이하이다. 또, 진공도의 상한은, 특별히 제한되는 것은 아니지만, 공업적인 생산을 고려하면 1.33×10-4Pa 이상이다.
이 내열성 용기는, 소성할 때의 온도에 충분히 견딜 수 있는 재질로 형성되는 것이면 되며, 소성 시의 고온하에 두어도, 가스를 투과하지 않고, 용기 자체로부터 가스 발생이 없고, 또한 기밀성이 높은 것이 바람직하다. 이 내열성 용기에 호적하게 사용할 수 있는 재질을 구체적으로 예시하면, 질화알루미늄, 질화붕소, 질화규소 등의 질화물 소결체, 알루미나, 마그네시아, 지르코니아 등의 산화물 소결체, 인콜로이, 하스텔로이 등의 내열 합금류, 또는 석영 유리 등을 예시할 수 있다. 이 중, 소성 시의 용기 내의 균열성을 확보한다는 점에서, 열전도성이 뛰어난 질화물 소결체가 바람직하다.
이 내열성 용기는, 소성 공정에 있어서, 기판 근방의 분위기를 다른 소성로 내의 분위기로부터 차단하고, 페이스트 중의 바인더가 분해·비산하여 로벽 등에 재부착한 분해물이나 그 외의 오염원이, 소성로 내의 온도 상승에 따라 재비산하여 금속 페이스트층 중의 티타늄 성분과 반응하는 것을 억제하는 역할을 하고 있는 것으로 생각된다. 그 때문에, 이 내열성 용기는, 소성 공정에 있어서의 기판 근방의 분위기를 다른 소성로 내의 분위기로부터 차단할 수 있게 뚜껑을 덮을 수 있는 구조의 것을 사용하는 것이 바람직하다. 또한, 내열성 용기는, 완전한 밀폐 상태로 할 수 있는 것이어도 되지만, 금속 페이스트 중의 바인더가 열분해하여 발생하는 가스를 용기 외로 방출할 수 있는 정도의 간격을 갖는 것이어도 된다.
또한, 내열성 용기의 형상은, 소성로 내에 있어서, 내열성 용기 내의 온도 분포가 없는 것과 같은 크기의 것이 바람직하다. 이것으로부터도, 내열성 용기는, 열전도성이 뛰어난 질화물 소결체로 이루어지는 용기인 것이 바람직하다.
상기한 형태에서는, 활성 금속분을 함유하지 않는 제2 금속 페이스트층(22)이 존재하고 있는 것에 의해, 제1 금속 페이스트(20) 중에 있어서의 활성 금속 성분이 비아(23)의 노출면으로 이동하는 것이 막아져 있다. 또한, 상기한 특수한 소성 조건을 채용함으로써, 활성 금속 성분이 비아(23)의 노출면으로 이동하는 것이 보다 효과적으로 막아진다. 이에 따라, 상기 특정의 소성 조건을 채용했을 경우에는, 도전성 비아(23)와 세라믹스 소결체(10)와의 계면에 활성층이 충분히 형성되어, 밀착성이 양호한 것이 된다.
상기한 본 발명의 세라믹스 비아 기판(100a)의 제조 방법으로는, 소성 공정에 있어서, 제2 금속 페이스트층(22) 중의 금속(A)이 용융하여, 쓰루홀(12)에 충전된 금속(B) 분말간의 공극에 유입한다. 이에 따라, 제1 금속 페이스트(20) 중의 금속(B)이 소결하여 수축했다고 해도, 용융한 금속(A)이 유입함으로써, 치밀한 비아(23)가 형성된다.
또, 비아(23)로서 형성되는 도전성의 금속층은, 소성 전의 금속(B)의 입자 형상이 어느 정도 유지되는 것에 의해, 금속(B)이 섬이 되고, 금속(A)이 바다가 되는 해도(海島) 구조를 형성하고 있어도 된다. 또한, 금속(B)에 금속(A)이 섞이거나, 금속(A)에 금속(B)이 섞이거나 하는 구조가 되어도 된다.
또한, 소성 후의 비아(23)를 구성하는 금속은, 소성 온도, 금속(A)과 금속(B)의 종류, 배합량에 따라서는, 금속(A)을 주성분으로 하는 섬, 금속(B)을 주성분으로 하는 바다가 형성되는 경우도 있고, 금속(A)과 금속(B)이 완전히 고용(固溶)하고 있는 경우도 있다. 예를 들면, 금속(A)으로서 은납을 사용하고, 금속(B)으로서 구리를 사용했을 경우, 소성 시에는 구리(일부 은 및 활성 금속이 고용)로 이루어지는 고상과, 은납(은-구리)에 구리(및 활성 금속)가 더 용해한 액상이 존재하고, 소성 후의 냉각·고화 시에는 구리를 주성분으로 하는 상과 은을 주성분으로 하는 상으로 분상(分相)하기 때문에, 최종적으로는 구리를 주성분으로 하는 상이 바다가 되고 은을 주성분으로 하는 상이 섬이 된 것과 같은 조직 구조가 얻어진다. 따라서, 당초 금속 페이스트로서 배합한 금속(A) 및 금속(B)의 융점과, 소성 후의 비아 중의 금속에 있어서 섬을 구성하는 금속의 융점 및 바다를 구성하는 금속의 융점에서는, 차가 발생하는 일이 있다.
<제1 메탈라이즈드 세라믹스 비아 기판의 제조 방법(제4 본 발명)>
제1 메탈라이즈드 세라믹스 비아 기판의 제조 방법은 이하의 공정을 구비하고 있다.
(ⅰ) 쓰루홀을 갖는 세라믹스 소결체 기판을 준비하는 공정,
(ⅱ) 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트를 상기 쓰루홀에 충전하는 충전 공정,
(ⅲ) 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제2 금속 페이스트를 상기 쓰루홀 충전한 제1 금속 페이스트에 접촉하는 위치에 적층하여, 제2 금속 페이스트층을 형성하는 공정,
(ⅳ) 상기에서 얻어진 기판을 소성하는 제1 소성 공정,
(ⅴ) 당해 소성 공정 후에, 상기 금속(A)보다도 융점이 높은 금속(B) 분말 및 상기 활성 금속 분말을 함유하여 이루어지는 제3 금속 페이스트를 배선 패턴을 형성하는 개소에 적층하여 제3 금속 페이스트층을 형성하는 공정,
(ⅵ) 또한, 상기 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제4 금속 페이스트를 당해 제3 금속 페이스트층 상에 적층하여, 제4 금속 페이스트층을 형성하는 공정, 및,
(ⅶ) 상기에서 얻어진 기판을 소성하는 제2 소성 공정.
이하, 도 1(b)를 참조하면서, 각 공정에 대하여 설명한다. 상기 공정(ⅰ)∼(ⅳ)까지는, 상기한 세라믹스 비아 기판(100a)의 제조 방법(제3 본 발명)에 있어서의 공정(ⅰ)∼(ⅳ)과 같고, 제1 금속 페이스트, 제2 금속 페이스트는, 제3 발명에서 설명한 것과 동일한 것이다. 본 발명의 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법에 있어서는, 상기한 세라믹스 비아 기판(100a)의 소자를 탑재하는 측에, 공정(ⅴ)∼(ⅶ)에 의해, 메탈라이즈드 패턴(25)이 형성된다.
(공정(ⅴ))
제3 금속 페이스트는, 상기 금속(B) 분말 및 활성 금속 분말을 함유하고 있고, 상기한 제1 금속 페이스트와 같아도 되지만, 쓰루홀에의 충전 공정과 기판 표면에의 도전 패턴 인쇄 공정에서는, 금속 페이스트에 요구되는 점도 특성이나 최적의 금속 분말의 입도 등이 다르기 때문에, 각각의 제조 공정에 적합한 금속 페이스트를 사용하는 것이 바람직하다.
구체적으로는, 이 제3 금속 페이스트에 함유되는 금속(B) 분말의 평균 입자경(D50)은 0.1∼20㎛인 것이 바람직하다. 또한, 이 금속(B) 분말은, 치밀한 메탈라이즈드 패턴(25)을 형성하기 위해서, 2종류 이상의 평균 입자경이 다른 분말을 사용할 수도 있다. 또한, 금속(B) 분말은, 제2 금속 페이스트 중의 금속(A)보다도 융점이 높은 것이면, 2종류 이상의 것을 혼합하여 사용할 수도 있다.
한편, 활성 금속 분말의 평균 입자경(D50)은 0.1∼20㎛인 것이 바람직하다. 또한, 이 제3 금속 페이스트는, 제1 금속 페이스트와 같이, 그 외, 유기 바인더, 유기 용매, 분산제, 가소제 등을 함유하고 있어도 되며, 메탈라이즈드 세라믹스 비아 기판의 생산성을 고려하면, 상기 유기 용매와 유기 바인더를 함유한 상태에서의 점도를 25℃에 있어서, 20∼600Pa·s의 범위로 조정하는 것이 바람직하다.
또한, 제3 금속 페이스트에 함유되는 활성 금속 분말의 첨가량은, 형성되는 메탈라이즈드 패턴(25)의 밀착성, 도전성을 고려하면, 제3 금속 페이스트 중의 금속(B)을 100질량부로 하여, 1질량부 이상 10질량부 이하로 하는 것이 바람직하고, 또한, 1.5질량부 이상 6질량부 이하로 하는 것이 바람직하다.
제3 금속 페이스트층(24)은, 예를 들면, 제3 금속 페이스트를 스크린 인쇄나 캘린더 인쇄, 패드 인쇄하는 등의 공지의 방법에 의해 형성할 수 있다. 제3 금속 페이스트층(24)의 두께는, 특별히 한정되지 않지만, 일반적으로는 1∼100㎛, 바람직하게는 5∼30㎛이다.
(공정(ⅵ))
제4 금속 페이스트는, 금속(A) 분말을 함유하고 있고, 상기한 제2 금속 페이스트와 같아도 된다. 또한, 소성 후의 메탈라이즈드 패턴(25) 표면의 평활성을 개선할 목적으로, 제4 금속 페이스트 중에 금속(B)을 첨가해도 된다.
제2 소성 공정에 있어서, 제4 금속 페이스트층(26) 중의 금속(A)이 용융하여, 메탈라이즈드 패턴에 스며들면 되므로, 제4 금속 페이스트층(26)은, 제3 금속 페이스트층(24)에 접촉하는 개소, 바람직하게는 제3 금속 페이스트층(24) 상에 형성된다. 제4 금속 페이스트층(26)은, 예를 들면, 제4 금속 페이스트를 스크린 인쇄나 캘린더 인쇄, 패드 인쇄하는 등의 공지의 방법에 의해 형성할 수 있다.
이 제4 금속 페이스트에 함유되는 금속(A) 분말의 평균 입자경(D50)은, 0.1∼20㎛인 것이 바람직하다. 또한, 제4 금속 페이스트에 금속(B) 분말을 첨가하는 경우에는, 그 금속(B) 분말의 평균 입자경(D50)은, 0.1∼10㎛인 것이 바람직하다.
또한, 이 제4 금속 페이스트는, 제1 금속 페이스트와 같이, 그 외, 유기 바인더, 유기 용매, 분산제, 가소제 등을 함유하고 있어도 되며, 메탈라이즈드 세라믹스 비아 기판의 생산성을 고려하면, 상기 유기 용매와 유기 바인더를 함유한 상태에서의 점도를 25℃에 있어서, 20∼600Pa·s의 범위로 조정하는 것이 바람직하다.
제4 금속 페이스트층(26)은, 형성하는 메탈라이즈드 패턴(25) 중에 발생할 우려가 있는 공극을 메우는 정도의 양이 되도록 적층하면 되며, 제3 금속 페이스트층(24) 중의 금속(B)을 100질량부로 하여, 제4 금속 페이스트층(26) 중의 금속(A)은, 바람직하게는 20질량부 이상, 보다 바람직하게는 40질량부 이상이며, 바람직하게는 150질량부 이하, 보다 바람직하게는 100질량부 이하이다. 또, 제4 금속 페이스트에 금속(B) 분말을 첨가하는 경우에는, 제3 금속 페이스트층(24) 중의 금속(B)과 제4 금속 페이스트층(26) 중의 금속(B)의 합계를 100질량부로 하여, 제4 금속 페이스트층(26) 중의 금속(A)이 바람직하게는 20질량부 이상, 보다 바람직하게는 40질량부 이상이며, 바람직하게는 150질량부 이하, 보다 바람직하게는 100질량부 이하이다.
또한, 제4 금속 페이스트에 금속(B) 분말을 첨가하는 경우에는, 제3 금속 페이스트층(24) 중의 금속(B)을 100질량부로 하여, 제4 금속 페이스트층(26) 중의 금속(B)은, 바람직하게는 5질량부 이상, 보다 바람직하게는 10질량부 이상이며, 바람직하게는 100질량부 이하, 보다 바람직하게는 80질량부 이하이다.
이 제4 금속 페이스트층(26)은, 당해 페이스트층 중의 금속(A) 성분량이 상기 범위를 만족하도록, 다층 구조로 할 수도 있다.
(공정(ⅶ))
제2 소성 공정은, 제1 소성 공정과 같은 조건에서 행할 수 있다.
본 발명의 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법에 있어서는, 제1 소성 공정에 있어서, 상기한 치밀하고 도전성이 양호한 비아(23)를 구비하고, 도전성 비아(23)와 세라믹스 소결체 기판(10)의 밀착성이 양호한 세라믹스 비아 기판(100a)이 형성되고, 또한, 제2 소성 공정에 있어서, 용융한 제4 금속 페이스트(26) 중의 금속(A)이 메탈라이즈드 패턴에 스며듬으로써, 치밀한 메탈라이즈드 패턴(25)이 형성된다. 또한, 제3 금속 페이스트층(24) 중의 활성 금속과 세라믹스 성분이 반응하여, 메탈라이즈드 패턴(25)과 세라믹스 기판(10)의 사이에 활성층이 형성됨으로써, 메탈라이즈드 패턴(25)의 밀착성이 양호하게 된다.
<제2 메탈라이즈드 세라믹스 비아 기판의 제조 방법(제5 본 발명)>
제2 메탈라이즈드 세라믹스 비아 기판의 제조 방법은, 상기한 제1 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법과는 다른 방법에 의해, 같은 메탈라이즈드 세라믹스 비아 기판(100c)을 제조하는 방법이다. 당해 방법으로는, 1회의 소성 공정에 의해, 메탈라이즈드 세라믹스 비아 기판(100c)이 제조된다. 당해 방법은 이하의 공정을 구비하고 있다.
(ⅰ) 쓰루홀을 갖는 세라믹스 소결체 기판을 준비하는 공정,
(ⅱ) 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트를 상기 쓰루홀에 충전하는 충전 공정,
(ⅲ) 당해 금속(A)보다도 융점이 높은 금속(B) 분말 및 상기 활성 금속 분말을 함유하여 이루어지는 제3 금속 페이스트를, 제1 금속 페이스트에 접촉하는 위치이며 또한 배선 패턴을 형성하는 개소에 적층하여 제3 금속 페이스트층을 형성하는 공정,
(ⅳ) 상기 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제5 금속 페이스트를 당해 제3 금속 페이스트층 상에 적층하여, 제5 금속 페이스트층을 형성하는 공정,
(ⅴ) 상기에서 얻어진 기판을 소성하는 소성 공정.
공정(ⅰ), (ⅱ)는, 상기한 세라믹스 비아 기판(100a)의 제조 방법(제3 본 발명)에 있어서의, 공정(ⅰ), (ⅱ)와 같고, 제1 및 제3 금속 페이스트도, 제3 발명, 제4 발명에서 설명한 것과 같은 것이다. 이하, 공정(ⅲ)∼(ⅴ)에 대해서, 도 1(c)를 참조하면서, 설명한다.
(공정(ⅲ))
상기 공정(ⅱ)에서 쓰루홀에 충전한 제1 금속 페이스트에 접촉하는 위치이며 또한 세라믹스 소결체 기판(10) 표면의 메탈라이즈드 패턴을 형성하는 위치에, 제3 금속 페이스트층(24)이 형성된다. 형성 방법 등은, 상기 제1 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법에 있어서의 공정(ⅴ)과 같다.
(공정(ⅳ))
제5 금속 페이스트층(27)의 형성 방법은, 기본적으로는, 상기 제1 메탈라이즈드 세라믹스 비아 기판(100b)의 제조 방법에 있어서의 공정(ⅵ)과 같다.
이 제5 금속 페이스트는, 도전성 성분으로서는 금속(A) 분말만을 함유해도 되지만, 금속(B) 분말을 함유할 수도 있다.
이 제5 금속 페이스트에 함유되는 금속(A) 분말의 평균 입자경(D50)은, 0.1∼20㎛인 것이 바람직하다. 또한, 제5 금속 페이스트에 금속(B) 분말을 첨가하는 경우에는, 그 금속(B) 분말의 평균 입자경(D50)은, 0.1∼10㎛인 것이 바람직하다.
또한, 이 제5 금속 페이스트는, 제1 금속 페이스트와 같이, 그 외, 유기 바인더, 유기 용매, 분산제, 가소제 등을 함유하고 있어도 되며, 메탈라이즈드 세라믹스 비아 기판(100c)의 생산성을 고려하면, 상기 유기 용매와 유기 바인더를 함유한 상태에서의 점도를 25℃에 있어서, 20∼600Pa·s의 범위로 조정하는 것이 바람직하다.
제5 금속 페이스트층(27)은, 형성하는 도전성 비아(23)(제1 금속 페이스트층(20) 중의 금속(B) 분말 입자간의 공극) 뿐만 아니라, 메탈라이즈드 패턴(25)(제3 금속 페이스트층(24) 중의 금속(B) 분말 입자간의 공극) 중에도 유입하므로, 그 양을 확보하도록 형성될 필요가 있다. 따라서, 제1 금속 페이스트(20) 및 제3 금속 페이스트층(24) 중의 금속(B)의 합계를 100질량부로 하여, 제5 금속 페이스트층(27) 중의 금속(A)은, 바람직하게는 20질량부 이상, 보다 바람직하게는 40질량부 이상이며, 바람직하게는 150질량부 이하, 보다 바람직하게는 100질량부 이하이다. 또, 제5 금속 페이스트층(27)에 금속(B)을 첨가하는 경우에는, 제1 금속 페이스트(20), 제3 금속 페이스트층(24) 및 제5 금속 페이스트층(27) 중의 금속(B)의 합계를 100질량부로 하여, 제5 금속 페이스트층(27) 중의 금속(A)이 바람직하게는 20질량부 이상, 보다 바람직하게는 40질량부 이상이며, 바람직하게는 150질량부 이하, 보다 바람직하게는 100질량부 이하이다.
또한, 제5 금속 페이스트층(27)이 금속(B)을 함유하는 경우에는, 그 배합 비율은, 제3 금속 페이스트층(24) 중의 금속(B)의 합계를 100질량부로 하여, 5질량부 이상 100질량부 이하인 것이 바람직하고, 10질량부 이상 80질량부 이하인 것이 더 바람직하다.
제5 금속 페이스트층(27)은, 다층 구조로 할 수도 있다. 예를 들면, 제3 금속 페이스트층(24)에 함유되는 활성 금속의 확산을 억제하기 위해서, 당해 제3 금속 페이스트층(24) 상에, 금속(A) 분말을 함유하는 제5 금속 페이스트층X를 적층하고, 또한, 그 위에, 금속(A) 분말을 함유하는 제5 금속 페이스트층Y를 적층할 수도 있다. 이때, 제5 금속 페이스트층X, 및 제5 금속 페이스트층Y와의 합계에 있어서, 금속(A) 분말이 상기 배합량을 만족하는 것이 바람직하다. 또한, 금속(B) 분말을 사용하는 경우도, 마찬가지이다.
제5 금속 페이스트층을 다층 구조로 하는 것에 의해, 활성 금속 분말을 함유하지 않는 상층의 금속 페이스트층을 형성하는 것에 의해, 활성 금속 성분(예를 들면, 티타늄 성분)이 메탈라이즈드 패턴(25) 표면으로 이동하는 것이 억제되고, 메탈라이즈드 패턴(25) 표면의 도금성이 양호한 것이 되며, 또한, 메탈라이즈드 패턴(25) 표면의 크레이터를 저감할 수 있다. 또한, 활성 금속 성분이 메탈라이즈드 패턴의 표면으로 이동하는 것이 억제되는 것에 의해, 활성층이 세라믹스 소결체 기판(10)과 메탈라이즈드 패턴(25)과의 계면에 있어서 충분히 형성되기 때문에, 메탈라이즈드 패턴(25)의 밀착성이 보다 양호한 것이 된다.
(공정(ⅴ))
소성 공정에 대해서는, 상기한 세라믹스 비아 기판(100b)의 제조 방법(제3 본 발명)의 공정(ⅳ)과 같다.
제2 메탈라이즈드 세라믹스 비아 기판(100c)의 제조 방법에 있어서는, 소성 공정 시에, 제5 금속 페이스트층(27) 중의 금속(A)이 용융하여, 그 아래의 메탈라이즈드 패턴(25)(제3 금속 페이스트층(24) 중의 금속(B) 분말 입자간의 공극), 및 비아(23)(쓰루홀(12) 중의 금속(B) 분말 입자간의 공극)에 스며들어, 치밀하고 도전성이 양호한 비아(23) 및 메탈라이즈드 패턴(25)이 형성된다.
<세라믹스 비아 기판(제1 본 발명), 메탈라이즈드 세라믹스 비아 기판(제2 본 발명)>
상기한 제법에 의해 제조되는, 세라믹스 비아 기판(100a) 및 메탈라이즈드 세라믹스 비아 기판(100b, 100c)은, 치밀한 비아(23) 및, 치밀한 메탈라이즈드 패턴(25)을 구비하고 있어, 비아(23) 및 메탈라이즈드 패턴(25)의 도전성이 양호한 것이 된다. 또한, 비아(23) 및 메탈라이즈드 패턴(25)과 세라믹스 소결체 기판(10)과의 계면에 활성층이 형성되어 있으므로, 비아(23) 및 메탈라이즈드 패턴(25)과 세라믹스 소결체 기판(10)의 밀착성이 양호하다.
상기 방법으로 제조된 세라믹스 비아 기판(100a)에 있어서, 비아(23)와 세라믹스 소결체 기판(10)과의 계면에 형성되는 활성층의 두께는, 0.1∼2㎛이다. 또한, 상기 방법으로 제조된 메탈라이즈드 세라믹스 비아 기판(100b, 100c)에 있어서, 메탈라이즈 패턴(25)과 세라믹스 소결체 기판(10)과의 계면에 형성되는 활성층의 두께는, 0.1∼2㎛이다.
본 발명의 세라믹스 비아 기판(100a) 및 메탈라이즈드 세라믹스 비아 기판(100b, 100c)에 있어서의, 비아(23)의 4단자법으로 측정한 저항률은, 바람직하게는 1.5×10-7Ω·m 이하, 보다 바람직하게는 1.0×10-7Ω·m 이하로 할 수 있다.
메탈라이즈드 세라믹스 비아 기판(100b, 100c)에 있어서의, 메탈라이즈드 패턴(25)의 4단자법으로 측정한 저항률은, 바람직하게는 1.5×10-7Ω·m 이하, 보다 바람직하게는 1.0×10-8Ω·m 이하로 할 수 있다. 이 메탈라이즈드 패턴(25)의 두께는, 특별히 제한되는 것은 아니지만, 통상, 5∼100㎛이다.
메탈라이즈드 세라믹스 비아 기판(100b, 100c)에 있어서의, 메탈라이즈드 패턴(25)의 밀착성은, 42알로이제 네일 헤드핀으로 선단부의 지름이 φ1.1㎜이며, 또한 선단부 표면에 니켈 도금을 실시한 것을 사용하고, 메탈라이즈드 세라믹스 비아 기판(100b, 100c)의 메탈라이즈드 패턴(25) 표면에 Ni/Au 도금을 실시하고, 이 도금막에 네일 헤드핀을 Pb-Sn 솔더로 수직으로 솔더링하고, 이 네일 헤드핀을 10㎜/분의 속도로 수직 방향으로 인장(引張)하여, 네일 헤드핀이 벗겨졌을 때의 강도를 접합 강도로 했다.
본 발명의 세라믹스 비아 기판(100a) 및 메탈라이즈드 세라믹스 비아 기판(100b, 100c)은, 융점이 600℃ 이상 1100℃ 이하의 금속(A), 당해 금속(A)보다도 융점이 높은 금속(B), 및, 활성 금속을 함유하는 도전성의 금속이 쓰루홀에 밀충전되어 이루어지는 도전성 비아를 갖는다. 이 밀충전되어 이루어지는 도전성 비아란, 비아의 단면을 주사형 전자 현미경에 의해 1000배의 배율로 관찰하고, 비아의 단면의 전면적을 100%라고 했을 때, 보이드가 차지하는 면적의 비율이 5% 미만인 것을 가리킨다. 본 발명에 있어서는, 보다 조건을 조정하면, 보이드가 차지하는 면적의 비율이 1% 미만의 도전성 비아를 형성할 수도 있다. 또, 당연히, 가장 좋은 태양으로서는, 보이드가 차지하는 면적의 비율이 0%(보이드가 관찰되지 않음)인 것이다.
[실시예]
이하의 실시예, 비교예에서 얻어진 세라믹스 비아 기판, 및 메탈라이즈드 세라믹스 비아 기판은, 이하의 방법에 의해 그 성능을 평가했다.
<평가 방법>
(도전성 비아의 치밀성의 평가)
하기의 실시예 및 비교예에서 얻어진, 세라믹스 비아 기판, 또는 메탈라이즈드 세라믹스 비아 기판을 수지에 포매(包埋)하여 연마하고, 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판 단면의 관찰 시료를 제작했다. 얻어진 관찰 시료를 주사형 전자 현미경(히타치하이테크놀로지즈사제 S-3400N)으로 관찰하여(관찰 배율 1000배), 도전성 비아 중의 보이드의 양을 평가했다. 도전성 비아 단면의 전면적 중, 보이드가 차지하는 면적의 비율이 1% 미만인 경우를 「○」, 1% 이상 5% 미만을 「△」, 5% 이상을 「×」라고 했다. 결과를 표 2에 나타낸다.
(활성층 : 질화티타늄층 유무의 확인)
상기에서 얻어진 세라믹스 비아 기판, 또는 메탈라이즈드 세라믹스 비아 기판 단면의 관찰 시료를 상기 주사형 전자 현미경으로 관찰하고, 소결체 기판과 도전성 비아와의 계면에 있어서의 질화티타늄층(TiN층)의 유무를 확인했다. 결과를 표 2에 나타낸다.
(접합 강도의 평가)
하기의 실시예 및 비교예에서 얻어진 평가용 메탈라이즈드 기판의 메탈라이즈드 패턴 상에 무전해 니켈 도금을 약 2.5㎛, 이어서 무전해 금도금을 약 0.4㎛ 실시한 후, 이하의 순서로 접합 강도의 평가를 행했다. 도금을 실시한 2㎜ 각의 메탈라이즈드 패턴 상에 선단부의 지름이 φ1.1㎜이며, 또한 선단부 표면에 니켈 도금을 실시한 42알로이제 네일 헤드핀을 기판과 수직이 되도록 Pb-Sn 솔더로 솔더링하고, 핀을 10㎜/분의 속도로 수직으로 인장하고, 기판으로부터 파단했을 때의 하중을 기록했다. 같은 시험을 5회 실시하여 하중의 평균치를 산출했다. 결과를 표 2에 나타낸다.
(체적 저항률의 평가)
하기의 실시예 및 비교예에서 얻어진 평가용 메탈라이즈드 기판에 형성한 폭 0.4㎜의 직선상의 메탈라이즈드 패턴의 체적 저항률을 4단자법에 의해 측정했다. 결과를 표 2에 나타낸다.
<실시예1(제1 본 발명, 제3 본 발명)>
(제1 금속 페이스트의 제작)
금속(B) 분말로서 평균 입자경(D50)이 5㎛인 구리 분말 100질량부, 및 활성 금속 분말로서 평균 입자경(D50)이 5㎛인 수소화티타늄 분말 3질량부와, 폴리알킬메타크릴레이트를 테르피네올에 용해시킨 비이클을 유발을 사용하여 예비 혼합한 후, 3본 롤밀을 사용하여 분산 처리하는 것에 의해, 제1 금속 페이스트를 제작했다.
(제2 금속 페이스트의 제작)
금속(A) 분말로서 평균 입자경(D50)이 6㎛인 Ag-Cu 합금 분말(BAg-8 : 융점 780℃, 조성 : 은 72질량%-구리 28질량%)과, 폴리알킬메타크릴레이트를 테르피네올에 용해시킨 비이클을 유발을 사용하여 예비 혼합한 후, 3본 롤밀을 사용하여 분산 처리하는 것에 의해, 제2 금속 페이스트를 제작했다.
(세라믹스 비아 기판의 제조)
(공정(ⅰ), 공정(ⅱ))
상기 제1 금속 페이스트를, 직경 0.2㎜의 쓰루홀(12)을 갖는 두께 0.64㎜의 질화알루미늄 소결체 기판(세라믹스 소결체 기판(10))(토쿠야마사제, 상품명 SH-30)의 쓰루홀(12) 내에, 메탈 마스크를 사용해 스크린 인쇄법으로 충전하고, 100℃에서 10분간 건조시켰다. 다음에, 기판의 양면을 버프 연마해 기판 표면으로 삐져나온 제1 금속 페이스트를 완전히 제거하고, 수세 후 100℃에서 10분간 건조시켰다.
(공정(ⅲ))
또한, 상기 제2 금속 페이스트를, 직경 0.25㎜의 쓰루홀을 갖는 메탈 마스크를 사용해 스크린 인쇄법으로 인쇄하고, 100℃에서 10분간 건조시켜 제2 금속 페이스트층(22)을 형성했다. 이때, 제2 금속 페이스트층(22)은, 기판의 쓰루홀(12)에 충전한 제1 금속 페이스트(20)을 덮도록, 대략 원주상으로 형성했다. 이때, 쓰루홀(12)에 충전된 제1 금속 페이스트(20)의 금속(B) 분말 100질량부에 대한 제2 금속 페이스트층(22)에 함유되는 금속(A) 분말의 양(A/B×100)이, 80질량부가 되도록 제2 금속 페이스트층(22)의 두께를 조정했다.
(공정(ⅳ))
이어서, 진공 중, 900℃에서 30분간 소성하는 것에 의해, 쓰루홀(12) 내에 도전성 비아(23)가 형성되어, 세라믹스 비아 기판(100a)을 얻었다. 이때, 질화알루미늄제의 세터 내(밀폐 용기 내)에 기판을 수용한 상태에서 기판의 소성을 행했다. 얻어진 세라믹스 비아 기판(100a)은, 상기의 분석, 평가를 행했다. 결과를 표 2에 나타낸다.
(평가용 메탈라이즈드 기판의 제작)
세라믹스 비아 기판의 도전성 비아(23)의 밀착성(접합 강도) 및 체적 저항률은, 쓰루홀(12)에 충전된 상태에서 평가하는 것은 곤란하기 때문에, 대신에 질화알루미늄 기판 상에 금속 페이스트를 인쇄하고, 소성하는 것에 의해 평가용 메탈라이즈드 기판을 제작해 평가를 행했다. 두께 0.64㎜의 질화알루미늄 소결체 기판(토쿠야마사제, 상품명 SH-30) 상에, 상기 제1 금속 페이스트를 스크린 인쇄법으로 인쇄하고, 100℃에서 10분간 건조시켜, 2㎜ 각의 패드 형상 및, 폭 0.4㎜의 직선 상의 패턴을 갖는 제1 금속 페이스트층을 형성했다. 이어서, 상기 제2 금속 페이스트를 스크린 인쇄법으로 제1 금속 페이스트층 상에 겹쳐서 인쇄하고, 100℃에서 10분간 건조시켜 제2 금속 페이스트층을 형성했다. 이때, 제1 금속 페이스트층의 금속(B) 분말을 100질량부로 하여, 제2 금속 페이스트층에 함유되는 금속(A) 분말이 80질량부가 되도록, 제2 금속 페이스트층의 두께를 조정했다. 이어서, 진공 중, 900℃에서 30분간 소성하는 것에 의해, 평가용 메탈라이즈드 기판을 얻었다. 이때, 질화알루미늄제의 세터 내(밀폐 용기 내)에 기판을 수용한 상태에서 기판의 소성을 행했다. 얻어진 평가용 메탈라이즈드 기판을 사용하여, 상기의 방법에 의해 밀착성(접합 강도) 및 체적 저항률의 평가를 행했다. 결과를 표 2에 나타낸다.
<실시예2∼5(제1 본 발명, 제3 본 발명)>
페이스트의 원료 조성을 표 1에 나타낸 조성으로 하고, 소성 조건을 표 2에 나타낸 조건으로 한 이외는, 실시예1과 같이 하여 세라믹스 비아 기판(100a) 및 평가용 메탈라이즈드 기판을 제작하고, 상기의 분석·평가를 행했다. 결과를 표 2에 나타낸다.
<실시예6(제2 본 발명, 제4 본 발명)>
(제3 금속 페이스트의 제작)
금속(B) 분말로서 평균 입자경(D50)이 0.3㎛인 구리 분말 12질량부, 평균 입자경(D50)이 2㎛인 구리 분말 59질량부를 사용하고, 또한, 이것에 평균 입자경(D50)이 0.6㎛인 은분말 29질량부 사용했다. 이들의 합계 100질량부에 대하여, 활성 금속 분말로서 평균 입자경(D50)이 5㎛인 수소화티타늄 분말 5질량부와, 폴리알킬메타크릴레이트를 테르피네올에 용해시킨 비이클을 유발을 사용하여 예비 혼합한 후, 3본 롤밀을 사용하여 분산 처리하는 것에 의해, 제3 금속 페이스트를 제작했다.
(제4 금속 페이스트의 제작)
금속(A) 분말로서 및 평균 입자경(D50)이 6㎛인 Ag-Cu 합금 분말(BAg-8, 조성 : 은 72질량%-구리 28질량%) 50질량부를 사용했다. 이것에, 평균 입자경(D50)이 0.3㎛인 구리 분말 50질량부를 혼합했다. 또한, 이들 합계한 것에, 폴리알킬메타크릴레이트를 테르피네올에 용해시킨 비이클을 가해서 유발을 사용하여 예비 혼합한 후, 3본 롤밀을 사용하여 분산 처리하는 것에 의해, 제4 금속 페이스트를 제작했다.
(메탈라이즈드 세라믹스 비아 기판의 제조)
(공정(ⅴ))
상기 제3 금속 페이스트를, 실시예1에서 제작한 세라믹스 비아 기판(100a) 상에, 비아(23)를 덮도록 스크린 인쇄법으로 인쇄하고, 100℃에서 10분간 건조시켜 제3 금속 페이스트층a를 형성했다. 기판의 이면에도 마찬가지로 하여 제3 금속 페이스트층b를 형성했다.
(공정(ⅵ))
이어서, 상기 제4 금속 페이스트를, 스크린 인쇄법으로 제3 금속 페이스트층a 상에 겹쳐서 인쇄하고, 100℃에서 10분간 건조시켜 제4 금속 페이스트층a를 형성했다. 기판의 이면에도 마찬가지로 하여 제4 금속 페이스트층b를 형성했다(단, 이면은 도시하고 있지 않음). 이때, 기판의 한쪽의 면에 있어서의, 제3 금속 페이스트층 중의 금속(B) 분말 및 제4 금속 페이스트층 중의 금속(B) 분말의 합계량을 100질량부로 했을 때의, 제4 금속 페이스트층 중에 함유되는 금속(A) 분말의 양(A4/B3+4×100, 단, A4는, 제4 금속 페이스트층에 함유되는 금속(A) 분말량이며, B3+4는, 제3, 제4 금속 페이스트층에 함유되는 금속(B) 분말량의 합계량이다)이 35질량부가 되도록, 제4 금속 페이스트층의 두께를 조정했다(제4 금속 페이스트층a, b 모두 같은 두께로 했다).
(공정(ⅶ))
이어서, 진공 중, 900℃에서 30분간 소성하는 것에 의해, 기판의 양면에 메탈라이즈층(25)을 갖는 메탈라이즈드 세라믹스 비아 기판(100b)을 제작했다. 이때, 질화알루미늄제의 세터 내(밀폐 용기 내)에 기판을 수용한 상태에서 기판의 소성을 행했다. 얻어진 메탈라이즈드 세라믹스 비아 기판(100b)은, 상기의 방법으로 도전성 비아(23)의 치밀성의 평가 및 질화티타늄층 유무의 확인을 행했다. 결과를 표 2에 나타낸다. 얻어진 메탈라이즈드 세라믹스 비아 기판(100b)은, 상기한 방법으로 메탈라이즈드 세라믹스 비아 기판 단면의 관찰 시료를 제작하고, 주사형 전자 현미경에 의한 관찰을 행했지만, 기판 양면의 메탈라이즈 패턴(25)은, 보이드 등의 결함은 없고 도전성 비아(23)를 개재하여 접합하고 있었다. 또한, 메탈라이즈 패턴(25) 표면에는 도전성 비아(23)에 기인하는 바와 같은 함몰 등의 결함은 보이지 않았다.
<실시예7(제2 본 발명, 제5 본 발명)>
(제1 금속 페이스트의 제작)
실시예1의 제1 금속 페이스트와 같이 하여 제작했다.
(제3 금속 페이스트의 제작)
실시예6의 제3 금속 페이스트와 같이 하여 제작했다.
(제5 금속 페이스트X의 제작)
실시예6의 제4 금속 페이스트와 같이 하여 제작했다.
(제5 금속 페이스트Y의 제작)
실시예1의 제2 금속 페이스트와 같이 하여 제작했다.
(메탈라이즈드 세라믹스 비아 기판(100c)의 제조)
(공정(ⅰ), 공정(ⅱ))
상기 제1 금속 페이스트를, 직경 0.2㎜의 쓰루홀(12)을 갖는 두께 0.64㎜의 질화알루미늄 소결체 기판(토쿠야마사제, 상품명 SH-30)의 쓰루홀(12) 내에 메탈 마스크를 사용해 스크린 인쇄법으로 충전하고, 100℃에서 10분간 건조시켰다. 이어서, 기판의 양면을 버프 연마해 기판 표면으로 삐져나온 제1 금속 페이스트를 완전히 제거했다.
(공정(ⅲ))
다음에, 상기 제3 금속 페이스트를, 제1 금속 페이스트를 충전한 쓰루홀(12)을 덮도록, 상기 기판 상에, 스크린 인쇄법으로 인쇄하고, 100℃에서 10분간 건조시켜 제3 금속 페이스트층(24)을 형성했다. 기판의 이면에도 마찬가지로 하여 제3 금속 페이스트층을 형성했다(이면은 도시하고 있지 않음).
(공정(ⅳ))
이어서, 상기 제5 금속 페이스트X를, 스크린 인쇄법으로 제3 금속 페이스트층(24) 상에 겹쳐서 인쇄하고, 100℃에서 10분간 건조시켜, 제5 금속 페이스트층X를 형성했다. 기판의 이면에도 마찬가지로 하여 제5 금속 페이스트층X를 형성했다. 또한, 상기 제5 금속 페이스트Y를, 직경 0.25㎜의 쓰루홀을 갖는 메탈 마스크를 사용해 스크린 인쇄법으로 제5 금속 페이스트층X 상에 인쇄하고, 100℃에서 10분간 건조시켜 제5 금속 페이스트층Y를 형성했다. 기판의 이면에도 마찬가지로 하여 제5 금속 페이스트층Y를 형성했다. 이때, 제5 금속 페이스트층Y는, 기판 표면과 수직 방향으로부터 보았을 때의 원형의 인쇄 패턴의 중심이, 기판의 각 쓰루홀의 중심과 거의 겹치는 위치에 배치되도록, 대략 원주상으로 형성했다. 또한, 쓰루홀(12)에 충전된 제1 금속 페이스트 중의 금속(B) 분말, 제3 금속 페이스트층 중의 금속(B) 및 제5 금속 페이스트층X 중의 금속(B) 분말의 합계량을 100질량부로 했을 때의, 제5 금속 페이스트층에 함유되는 금속(A) 분말의 양(A5/B1+3+5×100, 단, A5는, 제5 금속 페이스트X층 및 Y층에 함유되는 금속(A) 분말량이며, B1+3+5는, 제1, 제3, 제5 금속 페이스트X층에 함유되는 금속(B) 분말량의 합계량이다)이 50질량부가 되도록, 제5 금속 페이스트층Y의 두께를 조정했다.
(공정(ⅴ))
이어서, 진공 중, 900℃에서 30분간 소성하는 것에 의해, 기판의 양면에 메탈라이즈층을 갖는 메탈라이즈드 세라믹스 비아 기판(100c)을 얻었다. 이때, 질화알루미늄제의 세터 내(밀폐 용기 내)에 기판을 수용한 상태에서 기판의 소성을 행했다. 얻어진 메탈라이즈드 세라믹스 비아 기판(100c)은, 상기의 방법으로 도전성 비아의 치밀성의 평가 및 질화티타늄층 유무의 확인을 행했다. 결과를 표 2에 나타낸다. 또한, 상기한 방법으로 메탈라이즈드 세라믹스 비아 기판 단면의 관찰 시료를 제작하고, 주사형 전자 현미경에 의한 관찰, 및 에너지 분산형 X선 분석 장치에 의한 원소 매핑을 행했다. 도 2에 도전성 비아(23)의 주사형 전자 현미경 사진을, 도 3에 질화알루미늄 소결체 기판(10)과 도전성 비아(23)와의 계면 근방에 있어서의 원소 매핑 사진을 나타낸다. 도 2에서, 기판 양면의 메탈라이즈 패턴(25)이, 보이드 등의 결함 없이 도전성 비아(23)를 개재하여 접합하고 있는 것을 확인할 수 있다. 또한, 도 3에서, 소결체 기판(10)과 도전성 비아(23)가 보이드 등의 결함 없이 접합되고 있고, 계면에 티타늄 성분이 편재하고 있으므로, 접합 계면에 질화티타늄층이 형성되어 있는 것을 확인할 수 있다.
<실시예8(제2 본 발명, 제5 본 발명)>
페이스트의 원료 조성을 표 1에 나타낸 조성으로 한 이외는, 실시예7과 같이 하여 메탈라이즈드 세라믹스 비아 기판(100c)을 제작하고, 상기의 방법으로 도전성 비아(23)의 치밀성의 평가 및 질화티타늄층 유무의 확인을 행했다. 단, 메탈라이즈드 세라믹스 비아 기판(100c)을 제작할 때에 제5 금속 페이스트층Y는 형성하지 않고, 쓰루홀(12)에 충전된 제1 금속 페이스트 중의 금속(B) 분말 및 제3 금속층 페이스트층 중의 금속(B) 분말의 합계량을 100질량부로 했을 때의, 제5 금속 페이스트층에 함유되는 금속(A) 분말의 양(A5/B1+3×100, 단, A5는, 제5 금속 페이스트층에 함유되는 금속(A) 분말량이며, B1+3은, 제1, 제3 금속 페이스트층에 함유되는 금속(B) 분말량의 합계량이다)이 80질량부가 되도록, 제5 금속 페이스트층X의 두께를 조정했다. 결과를 표 2에 나타낸다.
<비교예1∼3>
실시예1에 있어서, 페이스트의 원료 조성을 표 1에 나타낸 조성으로 한 이외는, 실시예1과 같이 하여 세라믹스 비아 기판 및 평가용 메탈라이즈드 기판을 제작하고, 이하의 분석·평가를 행했다. 단, 비교예1 및 3에서는, 세라믹스 비아 기판 및 평가용 메탈라이즈드 기판 제작 시, 제2 금속 페이스트층(22)을 형성하지 않았다. 결과를 표 2에 나타낸다.
[표 1]
Figure 112012098952875-pct00001
[표 2]
Figure 112012098952875-pct00002
비교예1의 제조 방법으로는, 제2 금속 페이스트층(22)을 형성하지 않았기 때문에, 소성 시에 쓰루홀(12) 내에 액상의 유입이 없었기 때문에 소결이 불충분하게 되고, 질화티타늄층의 형성도 거의 인정되지 않았다. 이 때문에, 비아 내에는 다수의 보이드가 존재했다. 또한, 접합 강도가 매우 작고, 평가용 메탈라이즈드 기판에 무전해 니켈 도금을 실시할 때, 도금의 전처리 공정에 있어서 메탈라이즈층이 박리했기 때문에, 접합 강도의 시험을 할 수 없었다. 비교예2의 제조 방법으로는, 제1 금속 페이스트 중에 수소화티타늄분이 함유되고 있지 않기 때문에, 얻어진 세라믹스 비아 기판에 있어서, 질화알루미늄 소결체 기판(10)과 비아와의 계면에는 질화티타늄층의 형성이 인정되지 않고, 계면에는 다수의 극간이 관찰되었다. 이 때문에, 접합 강도가 매우 작고, 평가용 메탈라이즈드 기판에 무전해 니켈 도금을 실시할 때, 도금의 전처리 공정에 있어서 메탈라이즈층이 박리했기 때문에, 접합 강도의 시험을 할 수 없었다. 비교예3의 제조 방법으로는, Ag-Cu 합금 분말을 함유하는 제2 금속 페이스트층(22)을 쓰루홀(12) 상에 형성하지 않고, 대신에 Ag-Cu 합금 분말을 제1 금속 페이스트에 첨가했기 때문에, 페이스트 중의 금속 입자간의 공극이, 소결 시에 메워지지 않고 비아 중에 보이드로서 잔존했다. 이 때문에, 비아 내에는 다수의 보이드가 존재했다.
이상, 현시점에 있어서, 가장, 실천적이며, 또한, 바람직하다고 생각되는 실시 형태에 관련하여 본 발명을 설명했지만, 본 발명은, 본원 명세서 중에 개시된 실시 형태에 한정되는 것은 아니며, 청구 범위 및 명세서 전체로부터 알 수 있는 발명의 요지 혹은 사상에 반하지 않는 범위에서 적의 변경 가능하며, 그러한 변경을 따르는 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 세라믹스 비아 기판의 제조 방법, 및, 메탈라이즈드 세라믹스 비아 기판의 제조 방법도 또한 본 발명의 기술적 범위에 포함되는 것으로서 이해되지 않으면 안 된다.
10…세라믹스 소결체 기판
12…쓰루홀
20…제1 금속 페이스트
22…제2 금속 페이스트층
23…도전성 비아
24…제3 금속 페이스트층
25…메탈라이즈드 패턴
26…제4 금속 페이스트층
27…제5 금속 페이스트층

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 세라믹스 소결체 기판에 도전성 비아가 형성되어 이루어지는 세라믹스 비아 기판이며,
    융점이 600℃ 이상 1100℃ 이하의 금속(A), 당해 금속(A)보다도 융점이 높은 금속(B), 및, 활성 금속을 포함하는 도전성의 금속이 쓰루홀에 밀충전되어 이루어지는 상기 도전성 비아를 가지고, 상기 도전성 비아와 상기 세라믹스 소결체 기판과의 계면에 활성층이 형성되어 있는 세라믹스 비아 기판의 제조 방법이며,
    (공정1) 쓰루홀을 갖는 세라믹스 소결체 기판을 준비하는 공정,
    (공정 2) 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트를 상기 쓰루홀에 충전하는 충전 공정,
    (공정 3) 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제2 금속 페이스트를 상기 쓰루홀 충전한 제1 금속 페이스트에 접촉하는 위치에 적층하여, 제2 금속 페이스트층을 형성하는 공정, 및,
    (공정 4) 상기 공정 1 내지 공정 3을 거쳐 얻어진 기판을 소성하는 소성 공정,
    을 포함하여 이루어지는, 세라믹스 비아 기판의 제조 방법.
  9. 세라믹스 소결체 기판에 도전성 비아가 형성되어 이루어지는 세라믹스 비아 기판이며,
    융점이 600℃ 이상 1100℃ 이하의 금속(A), 당해 금속(A)보다도 융점이 높은 금속(B), 및, 활성 금속을 포함하는 도전성의 금속이 쓰루홀에 밀충전되어 이루어지는 상기 도전성 비아를 가지고, 상기 도전성 비아와 상기 세라믹스 소결체 기판과의 계면에 활성층이 형성되어 있는 세라믹스 비아 기판의, 표면 및 이면 중의 적어도 하나에, 금속(A), 금속(B) 및 활성 금속을 포함하는 도전성의 금속으로 이루어지는 배선 패턴이 형성되어 있는, 메탈라이즈드 세라믹스 비아 기판의 제조 방법이며,
    (공정 1) 쓰루홀을 갖는 세라믹스 소결체 기판을 준비하는 공정,
    (공정 2) 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트를 상기 쓰루홀에 충전하는 충전 공정,
    (공정 3) 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제2 금속 페이스트를 상기 쓰루홀 충전한 제1 금속 페이스트에 접촉하는 위치에 적층하여, 제2 금속 페이스트층을 형성하는 공정,
    (공정 4) 상기 공정 1 내지 공정 3을 거쳐 얻어진 기판을 소성하는 제1 소성 공정,
    (공정 5) 당해 제1 소성 공정 후에, 상기 금속(A)보다도 융점이 높은 금속(B) 분말 및 상기 활성 금속 분말을 함유하여 이루어지는 제3 금속 페이스트를 배선 패턴을 형성하는 개소에 적층하여 제3 금속 페이스트층을 형성하는 공정,
    (공정 6) 또한, 상기 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제4 금속 페이스트를 당해 제3 금속 페이스트층 상에 적층하여, 제4 금속 페이스트층을 형성하는 공정, 및,
    (공정 7) 상기 공정 1 내지 공정 6을 거쳐 얻어진 기판을 소성하는 제2 소성 공정,
    을 포함하여 이루어지는, 메탈라이즈드 세라믹스 비아 기판의 제조 방법.
  10. 세라믹스 소결체 기판에 도전성 비아가 형성되어 이루어지는 세라믹스 비아 기판이며,
    융점이 600℃ 이상 1100℃ 이하의 금속(A), 당해 금속(A)보다도 융점이 높은 금속(B), 및, 활성 금속을 포함하는 도전성의 금속이 쓰루홀에 밀충전되어 이루어지는 상기 도전성 비아를 가지고, 상기 도전성 비아와 상기 세라믹스 소결체 기판과의 계면에 활성층이 형성되어 있는 세라믹스 비아 기판의, 표면 및 이면 중의 적어도 하나에, 금속(A), 금속(B) 및 활성 금속을 포함하는 도전성의 금속으로 이루어지는 배선 패턴이 형성되어 있는, 메탈라이즈드 세라믹스 비아 기판의 제조 방법이며,
    (공정 1) 쓰루홀을 갖는 세라믹스 소결체 기판을 준비하는 공정,
    (공정 2) 금속(A)보다도 융점이 높은 금속(B) 분말, 및, 활성 금속 분말을 함유하여 이루어지는 제1 금속 페이스트를 상기 쓰루홀에 충전하는 충전 공정,
    (공정 3) 상기 금속(A)보다도 융점이 높은 금속(B) 분말 및 상기 활성 금속 분말을 함유하여 이루어지는 제3 금속 페이스트를, 상기 제1 금속 페이스트에 접촉하는 위치이며 또한 배선 패턴을 형성하는 개소에 적층하여 제3 금속 페이스트층을 형성하는 공정,
    (공정 4) 상기 융점이 600℃ 이상 1100℃ 이하의 금속(A) 분말을 함유하여 이루어지는 제5 금속 페이스트를 당해 제3 금속 페이스트층 상에 적층하여, 제5 금속 페이스트층을 형성하는 공정,
    (공정 5) 상기 공정 1 내지 공정 4를 거쳐 얻어진 기판을 소성하는 소성 공정,
    을 포함하여 이루어지는, 메탈라이즈드 세라믹스 비아 기판의 제조 방법.
KR1020127031240A 2010-12-13 2011-12-02 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법 KR101897553B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010276882A JP5693940B2 (ja) 2010-12-13 2010-12-13 セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JPJP-P-2010-276882 2010-12-13
PCT/JP2011/077966 WO2012081425A1 (ja) 2010-12-13 2011-12-02 セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法

Publications (2)

Publication Number Publication Date
KR20140001735A KR20140001735A (ko) 2014-01-07
KR101897553B1 true KR101897553B1 (ko) 2018-09-12

Family

ID=46244533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031240A KR101897553B1 (ko) 2010-12-13 2011-12-02 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법

Country Status (7)

Country Link
US (1) US9215801B2 (ko)
EP (1) EP2654077A1 (ko)
JP (1) JP5693940B2 (ko)
KR (1) KR101897553B1 (ko)
CN (1) CN102986024B (ko)
TW (1) TWI536877B (ko)
WO (1) WO2012081425A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10165681B2 (en) * 2012-07-30 2018-12-25 Ceramtec Gmbh Method for metalizing vias
CN109802014B (zh) * 2013-07-05 2022-05-31 晶元光电股份有限公司 发光元件及其制造方法
CN105144851B (zh) * 2014-02-26 2019-02-12 日本碍子株式会社 具有贯通孔的绝缘基板
JP6248749B2 (ja) * 2014-03-28 2017-12-20 富士通株式会社 多層配線構造の形成方法及び配線基板
US20230005834A1 (en) * 2014-08-18 2023-01-05 Samtec, Inc. Electrically conductive vias and methods for producing same
CN107710891B (zh) * 2015-04-02 2021-07-09 申泰公司 在基板上形成贯通连接的过孔和导体的方法
US9691634B2 (en) * 2015-04-02 2017-06-27 Abexl Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
JP6819599B2 (ja) * 2015-09-25 2021-01-27 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
CN107591474A (zh) * 2016-07-08 2018-01-16 比亚迪股份有限公司 Led模组及其制备方法
WO2018207055A1 (en) * 2017-05-10 2018-11-15 3M Innovative Properties Company Multilayer construction having electrically continuous conductor
WO2019044752A1 (ja) * 2017-08-29 2019-03-07 京セラ株式会社 回路基板およびこれを備える電子装置
KR20190048111A (ko) * 2017-10-30 2019-05-09 주식회사 아모센스 양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지
CN108323003A (zh) * 2018-01-24 2018-07-24 深圳市牧泰莱电路技术有限公司 一种带金属化通孔的陶瓷线路板及其制造方法
JP6446155B1 (ja) * 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法
KR102345740B1 (ko) * 2019-11-01 2022-01-03 주식회사 에이맵플러스 디스플레이 패널 및 이의 패턴 형성 방법
JP7152501B2 (ja) * 2020-06-05 2022-10-12 三ツ星ベルト株式会社 ビア充填基板の製造方法および導電ペーストのキット
JP7430670B2 (ja) 2020-08-05 2024-02-13 三ツ星ベルト株式会社 ビア充填基板の製造方法および導電ペーストのキット
KR102210868B1 (ko) * 2020-10-27 2021-02-02 (주)샘씨엔에스 포토 공정을 이용한 세라믹 기판의 제조 방법
US11400714B2 (en) * 2020-12-22 2022-08-02 Xerox Corporation Method for magnetohydrodynamic (MHD) printhead/nozzle reuse
CN113795091A (zh) * 2021-09-18 2021-12-14 华中科技大学 一种低温烧结制备陶瓷电路板方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043740A (ja) * 2000-07-24 2002-02-08 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填方法
JP2008091654A (ja) 2006-10-03 2008-04-17 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861646A (en) * 1987-08-13 1989-08-29 Ceramics Process Systems Corp. Co-fired metal-ceramic package
JPS6454798A (en) * 1987-08-26 1989-03-02 Hitachi Ltd Manufacture of ceramic substrate
US4870539A (en) * 1989-01-17 1989-09-26 International Business Machines Corporation Doped titanate glass-ceramic for grain boundary barrier layer capacitors
CA2105448A1 (en) * 1992-09-05 1994-03-06 Michio Horiuchi Aluminum nitride circuit board and method of producing same
US5468694A (en) * 1992-11-21 1995-11-21 Yamamura Glass Co. Ltd. Composition for producing low temperature co-fired substrate
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
JPH10172345A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック基板の製造方法
US5976286A (en) * 1997-10-14 1999-11-02 International Business Machines Corporation Multi-density ceramic structure and process thereof
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3344956B2 (ja) * 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
US6245171B1 (en) * 1998-11-23 2001-06-12 International Business Machines Corporation Multi-thickness, multi-layer green sheet lamination and method thereof
US6258192B1 (en) * 1999-02-10 2001-07-10 International Business Machines Corporation Multi-thickness, multi-layer green sheet processing
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
US6402866B1 (en) * 1999-09-30 2002-06-11 International Business Machines Corporation Powdered metallic sheet method for deposition of substrate conductors
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US6414835B1 (en) * 2000-03-01 2002-07-02 Medtronic, Inc. Capacitive filtered feedthrough array for an implantable medical device
JP3882500B2 (ja) * 2000-03-02 2007-02-14 株式会社村田製作所 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP4463940B2 (ja) * 2000-05-02 2010-05-19 富士通株式会社 薄膜多層回路基板
US6607780B1 (en) * 2000-05-25 2003-08-19 International Business Machines Corporation Process of forming a ceramic structure using a support sheet
US6630417B2 (en) * 2000-05-30 2003-10-07 Kyocera Corporation Porcelain composition, porcelain and method of producing the same, and wiring board and method of producing the same
JP3483523B2 (ja) 2000-06-20 2004-01-06 美昭 河▲崎▼ 節水コマ
JP4557382B2 (ja) * 2000-06-29 2010-10-06 京セラ株式会社 配線基板およびその製造方法
US20040043479A1 (en) * 2000-12-11 2004-03-04 Briscoe Cynthia G. Multilayerd microfluidic devices for analyte reactions
US6864620B2 (en) * 2000-12-22 2005-03-08 Ngk Insulators, Ltd. Matrix type actuator
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
US6794723B2 (en) * 2001-09-12 2004-09-21 Ngk Insulators, Ltd. Matrix type piezoelectric/electrostrictive device and manufacturing method thereof
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
KR100779770B1 (ko) * 2002-07-17 2007-11-27 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
KR20040008094A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
US6800211B2 (en) 2002-08-26 2004-10-05 Tong Hsing Electric Industries Ltd. Method for removing voids in a ceramic substrate
WO2004082036A1 (ja) * 2003-03-10 2004-09-23 Toyoda Gosei Co., Ltd. 固体素子デバイスおよびその製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2005038904A (ja) * 2003-07-15 2005-02-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
TWI345938B (en) * 2003-10-17 2011-07-21 Hitachi Metals Ltd Multi-layered ceramic substrate and its production method, and electronic device comprising same
WO2005073146A1 (ja) * 2004-01-30 2005-08-11 Murata Manufacturing Co., Ltd. セラミック基板用組成物、セラミック基板、セラミック基板の製造方法およびガラス組成物
JP5140275B2 (ja) * 2004-08-18 2013-02-06 株式会社トクヤマ 発光素子搭載用セラミックス基板およびその製造方法
JP2006066752A (ja) 2004-08-30 2006-03-09 Kyocera Corp セラミック回路基板
EP1786249A4 (en) * 2004-09-03 2010-07-21 Murata Manufacturing Co CERAMIC SUBSTRATE WITH A CHIP TYPE ELECTRONIC COMPONENT AND PRODUCTION PROCESS THEREFOR
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP2006196810A (ja) * 2005-01-17 2006-07-27 Kyocera Corp セラミック回路基板および電子部品モジュール
JP4543935B2 (ja) 2005-01-17 2010-09-15 パナソニック株式会社 電子部品実装装置及び実装方法
JP2008071843A (ja) * 2006-09-12 2008-03-27 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
US7749592B2 (en) * 2007-02-06 2010-07-06 Tdk Corpoation Multilayer ceramic substrate
JP4867841B2 (ja) * 2007-08-01 2012-02-01 セイコーエプソン株式会社 導体パターン形成用インク
EP2178697B1 (en) 2007-08-13 2014-03-26 3M Innovative Properties Company Coated abrasive laminate disc and methods of making the same
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5293605B2 (ja) * 2007-09-10 2013-09-18 株式会社村田製作所 セラミック多層基板及びその製造方法
DE102008014619C5 (de) * 2008-03-17 2015-06-25 Friedrich-Schiller-Universität Jena Adaptiver Spiegel und Verfahren zu dessen Herstellung
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
WO2009151006A1 (ja) * 2008-06-13 2009-12-17 株式会社村田製作所 セラミック成形体の製造方法
KR101555379B1 (ko) * 2008-06-30 2015-09-23 니혼도꾸슈도교 가부시키가이샤 전기검사용 기판 및 그 제조방법
US20100038120A1 (en) * 2008-08-13 2010-02-18 Tdk Corporation Layered ceramic electronic component and manufacturing method therefor
KR101114058B1 (ko) 2009-03-12 2012-03-13 다츠다 덴센 가부시키가이샤 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043740A (ja) * 2000-07-24 2002-02-08 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填方法
JP2008091654A (ja) 2006-10-03 2008-04-17 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法

Also Published As

Publication number Publication date
EP2654077A1 (en) 2013-10-23
US9215801B2 (en) 2015-12-15
US20130146340A1 (en) 2013-06-13
CN102986024B (zh) 2016-08-24
WO2012081425A1 (ja) 2012-06-21
KR20140001735A (ko) 2014-01-07
JP5693940B2 (ja) 2015-04-01
TW201247043A (en) 2012-11-16
TWI536877B (zh) 2016-06-01
JP2012129238A (ja) 2012-07-05
CN102986024A (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
KR101897553B1 (ko) 세라믹스 비아 기판, 메탈라이즈드 세라믹스 비아 기판, 이들의 제조 방법
KR101336902B1 (ko) 메탈라이즈드 기판을 제조하는 방법, 메탈라이즈드 기판
TWI598006B (zh) 瓷金貫孔基板及其之製造方法
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
KR19980701654A (ko) 세라믹 회로판 지지 기판용 전기 피드스루
KR20130002980A (ko) 메탈라이즈드 기판의 제조 방법
KR900008781B1 (ko) 후막도체조성물
KR20080092910A (ko) 메탈라이즈드 세라믹스 기판의 제조 방법, 그 방법에 의해제조된 메탈라이즈드 세라믹스 기판, 및 패키지
JP5922739B2 (ja) セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP4372669B2 (ja) 素子搭載用基板の製造方法
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3566569B2 (ja) 配線基板およびその製造方法
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
JP3652196B2 (ja) セラミック配線基板の製造方法
JP2001015869A (ja) 配線基板
JP3538549B2 (ja) 配線基板およびその製造方法
JP5989879B2 (ja) メタライズドセラミックスビア基板及びその製造方法
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP5265256B2 (ja) セラミック配線基板
JP2000114724A (ja) 多層配線基板
US5167913A (en) Method of forming an adherent layer of metallurgy on a ceramic substrate
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JP4627903B2 (ja) セラミック配線基板及びその製造方法
JP4126588B2 (ja) 金属化層を有する窒化アルミニウム焼結体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant