KR101892964B1

KR101892964B1 - 반도체 집적 회로, 보호 회로 및 전지팩

Info

Publication number: KR101892964B1
Application number: KR1020120132407A
Authority: KR
Inventors: 코헤이 시바타
Original assignee: 미쓰미덴기가부시기가이샤
Priority date: 2012-11-21
Filing date: 2012-11-21
Publication date: 2018-08-29
Also published as: KR20140065179A

Abstract

[과제] 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용하는 것이 가능한 반도체 집적 회로, 보호 회로 및 전지팩을 제공하는 것을 목적으로 하고 있다.
[해결 수단] 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와, 상기 2차전지에 접속되는 부하 및/또는 충전기의 부극측에 저항을 통하여 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와, 상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부와, 상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부를 갖는다.

Description

반도체 집적 회로, 보호 회로 및 전지팩{SEMICONDUCTOR INTEGRATED CIRCUIT, PROTECTION CIRCUIT AND BATTERY PACK}

본 발명은 방전 제어용 스위치 및 충전 제어용 스위치의 온/오프를 제어하여 2차전지의 보호를 행하는 반도체 집적 회로, 보호 회로 및 전지팩에 관한 것이다.

최근에는, 2차전지를 사용한 전지팩을 사용하여 구동하는 전자기기 등이 보급되고 있다. 2차전지는 전지팩이 충전기에 장착됨으로써 충전된다. 또한 2차전지는 전지팩이 전자기기에 장착된 상태에서 전자기기에 AC 어댑터 등을 접속함으로써 충전되어도 된다.

2차전지의 충방전의 제어는 2차전지의 과충전이나 과방전 등으로부터 보호하는 기능이나, 전지 잔량의 관리 등을 행하는 전지 감시 기능 등을 갖는 보호 회로에 의해 행해진다.

이러한 보호 회로에 있어서, 예를 들면, 과방전이 검출된 상태로부터 평상 상태로의 복귀(이하, 과방전 복귀)의 방법으로서, 충전기 접속 복귀와 전압 복귀의 2가지가 알려져 있다. 충전기 접속 복귀란 전지팩에 대한 충전기의 접속을 검지하여, 과방전의 상태로부터 평상 상태로 복귀시키는 방법이다. 전압 복귀란 2차전지의 전지전압이 과방전 복귀 전압 이상이 될 때까지 충전된 것을 검출하여, 과방전의 상태로부터 평상 상태로 복귀시키는 방법이다.

도 1은 충전기 접속 복귀를 채용한 종래의 보호 회로의 예를 도시하는 도면이다. 도 1에 도시하는 보호 회로(10)는 충방전 제어 IC(20), 스위치 트랜지스터(M1)와, 스위치 트랜지스터(M2)와, 저항(R1), 저항(R2), B+ 단자, B- 단자, P+ 단자, P- 단자를 갖는다. 또 충방전 제어 IC(20)는 컴퍼레이터(21), 기준전압(Vref), 로직 회로(22), 스위치(SW1), 풀업 저항(R3)을 갖는다.

B+ 단자와 B- 단자 사이에는 2차전지(B1)가 접속되고, P+ 단자와 P- 단자 사이에는 충전기 또는 부하가 접속된다. 충방전 제어 IC(20)는, 2차전지(B1)의 전지전압으로부터 과충전을 검출하면, 로직 회로(22)는 단자(OV)로부터 트랜지스터(M2)를 오프시키는 제어 신호를 출력하고 충전을 정지시킨다.

충방전 제어 IC(20)는, P+ 단자와 P- 단자 사이에 부하가 접속되어 2차전지(B1)의 전지전압이 과방전 검출 전압 이하가 되었을 때, 2차전지(B1)의 과방전을 검출한다. 과방전을 검출하면 로직 회로(21)는 단자(DCHG)로부터 트랜지스터(M1)를 오프시키는 제어 신호를 출력하여 방전을 정지시킨다.

이하에 충방전 제어 IC(20)에 있어서의 과방전 복귀의 동작을 설명한다. 충방전 제어 IC(20)에 있어서 과방전이 검출되면, 로직 회로(22)에 의해 스위치(SW1)가 온 되고, V- 단자의 전위가 부하와 풀업 저항(R3)에 의해 VDD 전위로 풀업된다. P+ 단자와 P- 단자 사이에 접속된 부하가 개방되고 P+ 단자와 P- 단자 사이에 충전기가 접속되면, V- 단자의 전위는 기준전압(Vref) 이하의 VSS 전위가 된다. 충방전 제어 IC(20)에서는, V- 단자의 전위가 기준전압(Vref) 이하가 된 것을 검출하고, 과방전 상태로부터 평상 상태로 복귀한다.

예를 들면, 특허문헌 1에는, 과방전 상태로부터의 복귀에 대하여 기재되어 있다. 또한 특허문헌 2에는 과전류 상태로부터의 복귀에 대하여 기재되어 있다.

일본 특개 2010-124640호 공보 일본 특개 2002-034163호 공보

(발명의 개요)

(발명이 해결하고자 하는 과제)

상기 종래의 보호 회로(10)에 있어서, P+ 단자와 P- 단자 사이에 부하가 접속된 경우, 보호 회로(10)에 입력되는 전지전압은 부하에 의해 흐르는 방전 전류와 2차전지(B1)의 임피던스에 의한 전압 강하분의 전압이 실제보다도 낮게 계산된다. 이 상태에서 과방전 검출을 행하면, 2차전지(B1)의 임피던스에 의한 전압 강하분의 전지용량을 사용하지 않은 채 과방전이 검출되어, 보호 회로(10)에 충전기가 접속될 때까지 이 전지용량은 사용할 수 없다. 사용할 수 없는 전지용량은 방전 전류가 커질수록 커진다.

또한, 예를 들면, 종래의 보호 회로에 있어서 과방전 상태로의 복귀의 방법을 전압 복귀로 한 경우, 과방전 검출 전압 및 과방전 복귀 전압의 히스테리시스가 작으면, 과방전 검출과 과방전 복귀를 반복하는 발진이 일어날 가능성이 있다. 이 발진은 방전 전류가 큰 경우에 일어나기 쉽다. 또한 히스테리시스를 크게 하면, 충전기 접속 복귀와 동일한 문제가 발생한다.

본 발명은 상기 사정을 감안하여 이것을 해결하기 위해 행해진 것으로, 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용하는 것이 가능한 반도체 집적 회로, 보호 회로 및 전지팩을 제공하는 것을 목적으로 하고 있다.

본 발명은 상기 목적을 달성하기 위하여, 이하와 같은 구성을 채용했다.

본 발명은 방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)의 온/오프를 제어하여 2차전지(B10)의 보호를 행하는 반도체 집적 회로(110)로서,

상기 2차전지(B10)의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부(130, 131∼135)와,

상기 2차전지(B10)에 접속되는 부하 및/또는 충전기의 부극측에 저항을 통하여 접속되는 부하 개방 검출용 단자(V-)의 전압에 기초하여, 상기 2차전지(B10)에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부(113)와,

상기 과방전 상태를 평상 상태로 복귀시키는 과방전 복귀부(112)와,

상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부(112)에 출력하는 제어부(114)를 갖는다.

또한 본 발명의 반도체 집적 회로는 상기 2차전지(B10)의 전지전압을 분압하는 분압 전압(111)을 갖고,

상기 부하 개방 검출부(113)는,

상기 부하 개방 검출용 단자(V-)의 전압과 상기 분압 회로(111)에 의해 분압된 상기 전지전압을 비교하는 컴퍼레이터(113)이다.

또한 본 발명의 반도체 집적 회로는 상기 2차전지(B10)의 정극과 접속되는 제 1 단자(VDD)와, 상기 2차전지(B10)의 부극과 접속되는 제 2 단자(VSS)를 갖고, 상기 과방전 복귀부(112)는 상기 부하 개방 검출용 단자(V-)와, 상기 제 2 단자(VSS) 사이에 접속되어 있다.

또한 본 발명의 반도체 집적 회로에 있어서, 상기 과방전 복귀부(112)는 스위치(SW10)와 풀다운 저항(R50)을 갖고,

상기 스위치(SW10)의 일단이 상기 부하 개방 검출용 단자(V-)에 접속되고, 타단이 상기 풀다운 저항(R50)의 일단에 접속되고,

상기 풀다운 저항(R50)의 타단이 상기 제 2 단자(VSS)에 접속되어 있다.

또한 본 발명의 반도체 집적 회로에 있어서, 상기 제어부(114)는 상기 과방전 검출부(112)에 의해 과방전이 검출되고나서 소정의 지연시간이 경과하여 과방전 상태가 되었을 때, 상기 과방전 복귀부(112)의 상기 스위치(SW10)를 온시키고,

상기 부하 개방 검출부(113)에 의해 상기 부하의 개방이 검출되고나서 소정의 시간이 경과하고 과방전 상태로 복귀했을 때 상기 스위치(SW10)를 오프시킨다.

본 발명은 2차전지(B10)의 보호를 행하는 보호 회로(100)로서,

상기 2차전지(B10)와 부하 및/또는 충전기가 접속되는 정극측 단자(P+) 및 부극측 단자(P-)와,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)와,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)의 온/오프의 제어를 행하는 반도체 집적 회로(110)를 갖고,

상기 반도체 집적 회로(110)는,

저항(R10)을 통하여 상기 부극측 단자(P-)에 접속되는 부하 개방 검출용 단자(V-)의 전압에 기초하여, 상기 2차전지(B10)에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부(113)와,

상기 과방전 상태를 통상 상태로 복귀시키는 과방전 복귀부(112)와,

본 발명은 2차전지(B10)와,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)와,

방전 제어용 스위치(M10) 및 충전 제어용 스위치(M20)의 온/오프를 제어하여 2차전지(B10)의 보호를 행하는 반도체 집적 회로(110)를 갖는 전지팩(200)으로서,

상기 반도체 집적 회로(110)는,

상기 과방전 상태에 있어서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부(112)에 출력하는 제어부(114)를 갖는다.

또한, 상기 괄호 내의 참조부호는 이해를 쉽게 하기 위하여 붙인 것으로, 일례에 지나지 않으며, 도시한 태양에 한정되는 것은 아니다.

본 발명에 의하면, 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용할 수 있다.

도 1은 충전기 접속 복귀를 채용한 종래의 보호 회로의 예를 도시하는 도면.
도 2는 본 실시형태의 보호 회로를 설명하는 도면.
도 3은 본 실시형태의 충방전 제어 IC를 접속하는 도면.
도 4는 본 실시형태의 충방전 제어 IC에 의한 과방전 검출 및 과방전 복귀의 동작을 설명하는 타이밍 차트.

(발명을 실시하기 위한 형태)

이하에 도면을 참조하여 본 발명의 실시형태에 대하여 설명한다. 본 실시형태의 보호 회로는 부하가 개방되었을 때에 과방전 상태로 복귀하는 부하 개방 복귀를 채용한 것이다.

도 2는 본 실시형태의 보호 회로를 설명하는 도면이다.

본 실시형태의 보호 회로(100)는 충방전 제어 IC(110), 스위치 트랜지스터(M10), 스위치 트랜지스터(M20), 저항(R10), 저항(R20), B+ 단자, B- 단자, P+ 단자, P- 단자를 갖는다.

본 실시형태의 보호 회로(100)는 B+ 단자와 B- 단자 사이에 2차전지(B10)가 접속되어 전지팩(200)을 구성한다. 보호 회로(100)의 P+ 단자와 P- 단자 사이에 충전기 및/또는 부하가 접속된다.

본 실시형태의 2차전지(B10)는 P+ 단자와 P- 단자에 충전기가 접속되면 충전되고, P+ 단자와 P- 단자 사이에 부하가 접속되면 방전된다.

본 실시형태의 충방전 제어 IC(110)는 분압 회로(111), 과방전 복귀용 회로(112), 부하 개방 검출용 컴퍼레이터(113), VDD 단자, VSS 단자, CS 단자, DCHG 단자, OV 단자, V- 단자를 갖는다. 또한 본 실시형태의 충방전 제어 IC(110)는 상기하는 구성 이외에도, 2차전지(B10)를 보호하기 위한 각종 회로를 갖는다. 충방전 제어 IC(110)의 상세는 후술한다.

VDD 단자는 2차전지(B10)의 정극과 접속되고, VSS 단자는 2차전지(B10)의 부극에 접속된다. CS 단자는 저항(R20)을 통하여 B- 단자와 접속되고, 2차전지(B10)로부터의 방전 전류를 검출한다. DCHG 단자는 트랜지스터(M10)의 게이트에 접속되어 있고, OV 단자는 트랜지스터(M20)의 게이트에 접속되어 있다. V- 단자는 P- 단자와 저항(R10)을 통하여 접속되어 있다.

본 실시형태의 충방전 제어 IC(110)에 있어서, 분압 회로(111)는 VDD 단자와 VSS 단자 사이에 직렬로 접속된 저항(R30)과 저항(R40)으로 구성되어 있고, VDD 단자-VSS 단자 간의 전압을 분압한다. 즉 본 실시형태의 분압 회로(111)는 VDD 단자와 VSS 단자 사이에 접속된 2차전지(B10)의 전지전압을 분압한다. 분압 회로(111)에 있어서의 저항(R30)과 저항(R40)의 접속점(A)의 전압은 부하 개방 검출용 컴퍼레이터(113)의 반전 입력 단자에 공급된다. 또한 본 실시형태에서는, 접속점(A)의 전압은 2차전지(B10)의 전지전압의 절반 정도가 되도록 저항(R30)과 저항(R40)의 값이 설정되어 있어도 된다.

과방전 복귀용 회로(112)는 V- 단자와 VSS 단자 사이에 직렬로 접속된 풀다운 저항(R50)과 스위치(SW10)에 의해 구성된다. 스위치(SW10)의 일단과 V- 단자와의 접속점(B)의 전압이 부하 개방 검출용 컴퍼레이터(113)의 비반전 입력 단자에 공급된다. 부하 개방 검출용 컴퍼레이터(113)의 출력은 후술하는 과방전 지연 회로(162)에 공급된다.

본 실시형태의 충방전 제어 IC(110)는 트랜지스터(M10), 트랜지스터(M20)를 온/오프시키는 신호를 출력한다.

이하에 본 실시형태의 보호 회로(100)가 과방전을 검출했을 때의 동작을 설명한다.

본 실시형태의 보호 회로(100)는 P+ 단자와 P- 단자 사이에 부하가 접속되고, 2차전지(B10)의 전지전압이 과방전 검출 전압 이하가 되었을 때, 2차전지(B10)의 과방전을 검출한다. 과방전이 검출되면, 충방전 제어 IC(110)는 DCHG 단자로부터 트랜지스터(M10)를 오프시키는 제어 신호를 출력하여 방전을 정지시킨다. 또한 이 때 스위치(SW10)가 온 된다.

과방전이 검출되어 스위치(SW10)가 온 되면, V- 단자의 전위는 부하와 풀다운 저항(R50)에 의해 분압된 전위가 된다. 이 전위는 P+ 단자에 부하가 접속되어 있기 때문에, 접속점(A)의 전위보다도 높은 전위가 된다.

여기에서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 접속된 부하가 개방되면, V- 단자의 전위는 풀다운 저항(R50)에 의해 VSS 전위까지 내려지고, 과방전 검출 전압인 접속점(A)의 전압보다도 낮아진다. 그러면 부하 개방 검출용 컴퍼레이터(113)의 출력이 반전한다. 즉 본 실시형태의 V- 단자는 부하 개방 검출용 단자의 기능을 달성한다.

본 실시형태의 충방전 제어 IC(110)는, 부하 개방 검출용 컴퍼레이터(113)의 출력의 반전에 의해, 부하가 개방된 것을 검출하고, DCHG 단자로부터 트랜지스터(M10)를 온시키는 제어 신호를 출력한다. 이것에 의해 보호 회로(100)는 과방전 상태로부터 복귀한다. 또 스위치(SW10)는 과방전 상태로부터 복귀하면, 오프된다.

이와 같이 본 실시형태에서는, 보호 회로(100)에 부하의 접속에 의해 과방전이 검출된 경우에, 부하가 개방되면 보호 회로(100) 및 충방전 제어 IC(110)를 과방전 상태로 평상 상태로 복귀시킬 수 있다.

또한, 본 실시형태의 과방전 상태는 2차전지(B10)로부터의 방전이 정지하고 있는 상태를 나타내고, 통상 상태와는 2차전지(B10)의 방전 및 충전이 가능한 상태를 나타낸다.

이하에 도 3을 참조하여 본 실시형태의 충방전 제어 IC(110)의 상세를 설명한다. 도 3은 본 실시형태의 충방전 제어 IC를 접속하는 도면이다.

본 실시형태의 충방전 제어 IC(110)는, 도 2에서 설명한 각 회로에 더하여, 로직 회로(114), 과충전 검출 회로(120), 과방전 검출 회로(130), OR 회로(140, 150), 셀렉터(160), 과방전 지연 회로(161), 과방전 지연 회로(162), 과전류 보호 회로(163), 단락 검출 회로(164), 기준전압 생성 회로(165), 과전류 검출용 컴퍼레이터(171), 과전류 해제용 컴퍼레이터(172), 단락 검출용 컴퍼레이터(173), 과전류 복귀용 회로(174), 외부통신 제어 회로(180)를 갖는다.

과충전 검출 회로(120)는, 예를 들면, 2차전지(B10)가 보호 회로(100)에 복수 접속되는 경우를 고려하여, 과충전 검출 회로(121∼125)를 갖는다. 과충전 검출 회로(121∼125)에서는, 각 과충전 검출 회로에 접속된 2차전지의 전압이 소정 전압 이상이 된 것을 검출하여 출력한다. 과충전 검출 회로(121∼125)는 각각이 동일한 구성을 갖기 때문에, 이하에는 일례로서 과충전 검출 회로(121)에 대하여 설명하고, 과충전 검출 회로(122∼125)의 설명은 생략한다.

과충전 검출 회로(121)는 V5 단자, V4 단자, 전류원(126), 다이오드(127), 컴퍼레이터(128)를 갖는 구성으로 했다. 전류원(126)과 다이오드(127)는 V5 단자와 V4 단자 사이에 접속되어 있고, 소정의 전압을 생성한다. 컴퍼레이터(128)는 V5 단자-V4 단자 간의 전압을 분압한 전압과, 소정의 전압(과충전 검출 전압)을 비교하고, V5 단자-V4 단자 간의 분압이 소정의 전압 이상이 되었을 때 출력을 반전시킨다. V5 단자-V4 단자 간의 전압은 V5 단자-V4 단자 간에 접속되는 2차전지의 전지전압이다.

과충전 검출 회로(121∼125)의 출력은 OR 회로(140)에 공급되고, OR 회로(140)의 출력은 과충전 지연 회로(161)에 공급된다. 과충전 지연 회로(161)는 OR 회로(140)의 출력으로부터 과충전의 검출을 검지하면, 소정의 지연시간이 경과한 후에 과충전 검출의 신호를 로직 회로(114)에 출력한다. 로직 회로(114)는 이 신호를 받아 트랜지스터(M20)를 오프시키는 신호를 OV 단자로부터 출력한다.

과방전 검출 회로(130)도, 과충전 검출 회로(120)와 마찬가지로, 과방전 검출용 컴퍼레이터(131∼135)를 갖는다. 과방전 검출용 컴퍼레이터(131∼135)는 각각이 동일한 구성이기 때문에, 과방전 검출용 컴퍼레이터(131)에 대하여 설명하고, 과방전 검출용 컴퍼레이터(132∼135)의 설명은 생략한다.

과방전 검출용 컴퍼레이터(131)는 V5 단자-V4 단자 간의 전압을 분압한 전압과 소정의 전압(과방전 검출 전압)을 비교하고, V5 단자-V4 단자 간의 전압을 분압이 소정의 전압 이하가 되었을 때, 출력을 반전시킨다.

과방전 검출 컴퍼레이터(131∼135)의 출력은 OR 회로(150)에 공급된다. OR 회로(150)의 출력은 과방전 지연 회로(162)에 공급된다. 과방전 지연 회로(162)는, OR 회로(150)의 출력으로부터 과방전의 검출을 검지하면, 소정의 지연시간이 경과한 후에 과방전 검출의 신호를 로직 회로(114)에 출력한다. 로직 회로(114)는 이 신호를 받아 트랜지스터(M10)를 오프시키는 신호를 DCHG 단자로부터 출력한다. 또한 로직 회로(114)는 이 신호를 받아 과방전 복귀용 회로(112)의 스위치(SW10)를 온시킨다.

과전류 검출 컴퍼레이터(171)는 기준전압 생성 회로(165)에 있어서 생성되는 기준전압과 CS 단자의 전압을 비교하고, 과전류를 검출한다. 과전류가 검출되면, 과전류 검출용 컴퍼레이터(171)의 출력은 반전되고, 과전류 보호 회로(163)는 이 출력의 반전에 의해 과전류를 검출한다. 과전류 보호 회로(163)는, 과전류를 검출하면, 소정의 지연시간의 경과후에 과전류 검출을 로직 회로(114)에 출력한다.

로직 회로(114)는 이 신호를 받아 트랜지스터(M10)를 오프시키는 신호를 DCHG 단자로부터 출력한다. 또 로직 회로(114)는 이 신호를 받아 과전류 복귀용 회로(174)의 스위치(SW20)를 온시킨다.

본 실시형태의 과전류 복귀 회로(174)는 부하가 개방되면 과전류 상태를 해제하여 평상 상태로 복귀시키는 회로이다. 과전류 상태란 방전 전류가 소정값 이상이며 방전이 정지된 상태이다. 과전류 복귀 회로(174)는 풀다운 저항(R60)과 스위치(SW20)가 V- 단자와 VSS 단자 사이에서 직렬로 접속되어 있다. 또한 스위치(SW20)는 트랜지스터에 의해 구성되어도 된다.

과전류 해제용 컴퍼레이터(172)는 V- 단자의 전압이 비반전 입력 단자에 공급되고, 기준전압 생성 회로(165)에서 생성된 기준전압이 반전 입력 단자에 공급된다. 또한 기준전압 생성 회로(165)는 VDD 단자-VSS 단자 간의 전압을 저항(R11, R12, R13, R14) 중 어느 하나에 의해 분압하여, 복수의 기준전압을 생성할 수 있다.

이하에 과전류가 검출된 경우와 과전류로부터 복귀하는 경우의 동작을 설명한다. 본 실시형태에 있어서 과전류가 검출되면, 로직 회로(114)가 스위치(SW20)를 온 으로 한다. 그러면 V- 단자의 전위는 부하와 풀다운 저항(R60)에 의해 분압된 전위가 된다. 이 전위는 과전류 해제용 컴퍼레이터(172)의 반전 입력 단자에 공급되는 기준전압보다도 높은 전위이다.

여기에서 부하가 개방되면, V- 단자의 전위는 풀다운 저항(R60)에 의해 VSS 전위까지 내려져, 과전류 해제용 컴퍼레이터(172)에 공급되는 기준전압보다도 낮아진다. 그러면 과전류 해제용 컴퍼레이터(172)의 출력이 반전된다. 과전류 보호 회로(163)는, 과전류 해제용 컴퍼레이터(172)의 출력의 반전에 의해, 부하가 개방된 것을 검출하고 로직 회로(114)를 통하여 DCHG 단자로부터 트랜지스터(M10)를 온시키는 제어 신호를 출력한다. 이것에 의해 보호 회로(100)는 과전류 상태로부터 복귀되어, 평상 상태로 되돌아간다.

단락 검출용 컴퍼레이터(173)는, CS 단자의 전압에 기초하여, P+ 단자-P- 단자 사이에 외부 쇼트가 발생했는지 아닌지를 검출한다. 외부 쇼트가 검출된 경우, 단락 검출용 컴퍼레이터(173)의 출력은 반전된다. 단락 검출 회로(164)는 이 출력의 반전에 의해 외부 쇼트를 검출하고, 로직 회로(114)에 트랜지스터(M20)를 오프시키는 신호를 출력시킨다.

셀렉터(160)는 과방전 검출 회로(130)에서 사용하는 과방전 검출용 컴퍼레이터를 선택하는 선택 신호를 출력한다. 도 3의 예에서는, 셀렉터(160)로부터의 선택 신호는 과방전 검출용 컴퍼레이터(133, 134, 135)에 공급되어 있다. 이 경우 VSS 단자-V1 단자 간, V1 단자-V2 단자 간, V2 단자-V3 단자 간에 2차전지가 접속되고, 과방전 검출용 컴퍼레이터(133, 134, 135)가 동작하도록 선택 신호가 공급되고 있어도 된다.

도 3의 예 이외에도, VSS 단자-V1 단자 간, V1 단자-V2 단자 간, V2 단자-V3 단자 간, V3 단자-V4 단자 간, V4 단자-V5 단자 간의 각각에 2차전지가 접속된 경우, 셀렉터(160)는 과방전 검출용 컴퍼레이터(133, 134, 135) 각각에 선택 신호를 공급하고, 과방전 검출용 컴퍼레이터(131∼135)를 동작시켜도 된다.

외부통신 제어 회로(180)는, 본 실시형태의 충방전 제어 IC(110)와 동일한 충방전 제어 IC가 복수 접속된 경우에, 다른 충방전 제어 IC와 통신을 행하기 위한 SOC 단자와 SDC 단자를 갖는다.

여기에서, 도 3 및 도 4를 참조하여 본 실시형태의 충방전 제어 IC(110)에 의한 과방전 검출 및 과방전 상태로부터 평상 상태로의 복귀의 동작에 대하여 설명한다. 도 4는 본 실시형태의 충방전 제어 IC에 의한 과방전 검출 및 과방전 복귀의 동작을 설명하는 타이밍 차트이다.

또한 이하의 설명에서는, V4 단자-V5 단자 간에 접속된 2차전지에 대하여, 과방전 검출용 컴퍼레이터(131)에 의해 과방전이 검출된 경우를 설명한다.

도 4에서, 타이밍(T1)에서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 중부하가 접속되어, V4 단자-V5 단자 간에 접속된 2차전지의 전지전압(VCELL)이 과방전 검출 전압(VCELLS)보다 낮아지면, 과방전 검출용 컴퍼레이터(131)의 출력은 하이레벨(이하, H 레벨)로부터 로 레벨(이하, L 레벨)로 반전된다. 과방전 검출용 컴퍼레이터(131)의 출력은 OR 회로(150)를 통하여 과방전 지연 회로(162)에 공급된다. 과방전 지연 회로(162)는 과방전 검출용 컴퍼레이터(131)의 출력의 반전을 받아, CDC 단자에 접속되어 있는 도시하지 않은 컨덴서의 방전을 개시하고, 지연시간(tDV1)을 생성한다. 또한 지연시간(tDV1)은 CDC 단자의 전압이 과방전 지연 회로(162) 내의 도시하지 않은 기준전압의 1/2이 될 때까지의 시간이어도 된다.

과방전 지연 회로(162)는, 지연시간(tDV1)이 경과한 타이밍(T2)에 있어서, 로직 회로(114)에 과방전 검출의 신호를 출력한다. 로직 회로(114)는 이 신호를 받아 DCGH 단자의 출력을 H 레벨로부터 L 레벨로 하고, 트랜지스터(M10)를 오프시켜 방전을 정지시킨다. 그러면 전지전압(VCELL)은 흐르고 있던 전류와 2차전지(110B10)의 임피던스에 의한 전압 강하분의 전압이 상승한다. 전지전압(VCELL)이 과방전 복귀 전압인 VCELLD보다도 높게 된 경우, 과방전 검출용 컴퍼레이터(131)의 출력은 L 레벨로부터 H 레벨로 반전된다.

또한 로직 회로(114)는 타이밍(T2)에 있어서 과방전 복귀용 회로(112)의 스위치(SW10)를 온시킨다. 스위치(SW10)가 온 되면, V- 단자의 전위는 부하와 풀다운 저항(R50)에 의해 분압된 전위가 된다. 이 전위는 접속점(A)의 전위(VVM2)보다도 높은 전위가 된다. 따라서 부하 개방 검출용 컴퍼레이터(113)의 출력은 타이밍(T2)에서 L 레벨로부터 H 레벨로 반전된다.

다음에 타이밍(T3)에서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 접속된 중부하가 개방되면, V- 단자의 전위는 과방전 복귀용 회로(112)의 풀다운 저항(R50)에 의해 VSS 전위까지 내려지고, 접속점(A)의 전위(VVM2)보다도 낮아진다. 따라서 부하 개방 검출용 컴퍼레이터(113)의 출력은 타이밍(T3)에 있어서 H 레벨로부터 L 레벨로 반전된다.

부하 개방 검출용 컴퍼레이터(113)의 출력은 과방전 지연 회로(162)에 공급되고 있다. 과방전 지연 회로(162)는 타이밍(T3)에 있어서 과방전 검출용 컴퍼레이터(113)의 출력이 반전되면, 지연시간(tDV2)을 생성한다. 또한 지연시간(tDV2)은, 예를 들면, CDC 단자의 전압이 CDC 단자에 접속된 컨덴서를 충전하고 도시하지 않은 기준전압의 1/2이 될 때까지의 시간이다.

타이밍(T4)에서 지연시간(tDV2)이 경과하면, 과방전 지연 회로(162)는 로직 회로(114)에 평상 상태로의 복귀 통지하는 신호를 출력한다. 로직 회로(114)는 이 신호를 받아 DCGH 단자의 출력을 L 레벨로부터 H 레벨로 하고, 트랜지스터(M10)를 온시켜서 방전을 재개시켜, 평상 상태로 복귀한다.

이와 같이 본 실시형태에서는, 보호 회로(100)로부터 부하가 개방되었을 때, 2차전지의 전지전압이 전압(VCELLD) 이상인 경우에, P+ 단자와 P- 단자 사이에 충전기를 접속하지 않아도, 과방전 상태로부터 평상 상태로 복귀한다.

다음에 보호 회로(100)로부터 부하가 개방되었을 때에 2차전지의 전지전압이 전압(VCELLD) 이하이었을 경우를 설명한다.

도 4의 타이밍(T5)에서는, 보호 회로(100)로부터 부하가 개방된 경우에도, V4 단자-V5 단자 사이에 접속된 2차전지의 전지전압(VCELL)이 전압(VCELLD)보다 낮다. 이 때문에 과방전 검출용 컴퍼레이터(131)의 출력은 L 레벨을 유지하고 있다.

여기에서 타이밍(T6)에 있어서 보호 회로(100)의 P+ 단자와 P- 단자 사이에 충전기가 접속되고, 타이밍(T7)에서 전지전압(VCELL)이 전압(VCELLD)을 초과하면, 과방전 검출용 컴퍼레이터(131)의 출력이 반전되고, 과방전 지연 회로(162)가 과방전으로부터 복귀하기 위한 지연시간(tDV2)을 생성한다.

즉 본 실시형태의 과방전 지연 회로(162)는, 부하가 개방되었을 때, 2차전지의 전지전압이 과방전 복귀 전압 이상인 경우에는, 부하 개방 검출용 컴퍼레이터의 출력의 반전에 의해 지연시간의 생성을 개시한다. 과방전 지연 회로(162)는, 2차전지의 전지전압이 과방전 복귀 전압보다 낮은 경우에는, 과방전 검출용 컴퍼레이터의 출력의 반전에 의해 지연시간의 생성을 개시한다.

또한 본 실시형태의 충방전 제어 IC(110)에서는, 과방전 복귀용 회로(112)의 풀다운 저항(R50)의 저항값은 과전류 복귀용 회로(174)의 풀다운 저항(R60)의 저항값보다도 큰 것이 바람직하다.

과방전 복귀용 회로(112)에서는, 풀다운 저항(R60)의 저항값이 클수록, 스위치(SW10)가 온일 때에 충방전 제어 IC(110) 내에서 V- 단자-VSS 단자 사이를 흐르는 전류를 작게 할 수 있다. 충방전 제어 IC(110) 내에 흐르는 전류를 작게 할 수 있으면, 과방전 검출로부터 과방전 복귀할 때까지의 사이의 전지전압의 소모를 저감할 수 있다. 따라서 본 실시형태에 의하면, 방전 전류가 큰 경우에도 전지용량을 효율적으로 모두 사용할 수 있다.

본 실시형태에서는, 예를 들면, 풀다운 저항(R50)의 저항값을 5MΩ으로 한 경우, 풀다운 저항(R60)의 저항값은 수 10KΩ 정도이어도 된다.

이상, 각 실시형태에 기초하여 본 발명의 설명을 행해왔지만, 상기 실시형태에 나타낸 요건에 본 발명이 한정되는 것은 아니다. 이것들의 점에 관해서는, 본 발명의 주지를 손상시키지 않는 범위에서 변경할 수 있고, 그 응용형태에 따라 적절하게 정할 수 있다.

100 보호 회로 110 충방전 제어 IC
111 분압 회로 112 과방전 복귀용 회로
113 부하 개방 검출용 컴퍼레이터

Claims

방전 제어용 스위치 및 충전 제어용 스위치의 온/오프를 제어하여 2차전지의 보호를 행하는 반도체 집적 회로로서,
상기 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와,
상기 2차전지에 접속되는 부하 및/또는 충전기의 부극측에 저항을 통하여 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와,
상기 과방전 검출부에서 과방전이 검출되면, 상기 방전 제어용 스위치를 오프로 제어하여 방전을 정지하는 과방전 상태를 상기 방전 제어용 스위치를 온으로 제어하여 방전이 가능한 평상 상태로 복귀시키는 과방전 복귀부와,
상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부와,
상기 2차전지의 전지전압을 분압하는 분압 회로를 갖고,
상기 부하 개방 검출부는 상기 부하 개방 검출용 단자의 전압과, 상기 분압 회로에 의해 분압된 상기 전지전압을 비교하는 컴퍼레이터인 것을 특징으로 하는 반도체 집적 회로.
제 1 항에 있어서,
상기 2차전지의 정극과 접속되는 제 1 단자와, 상기 2차전지의 부극과 접속되는 제 2 단자를 갖고,
상기 과방전 복귀부는,
상기 부하 개방 검출용 단자와, 상기 제 2 단자 사이에 접속되어 있는 것을 특징으로 하는 반도체 집적 회로.
제 2 항에 있어서,
상기 과방전 복귀부는,
스위치와 풀다운 저항을 갖고,
상기 스위치의 일단이 상기 부하 개방 검출용 단자에 접속되고, 타단이 상기 풀다운 저항의 일단에 접속되고,
상기 풀다운 저항의 타단이 상기 제 2 단자에 접속된 것을 특징으로 하는 반도체 집적 회로.
제 3 항에 있어서,
상기 제어부는,
상기 과방전 검출부에 의해 과방전이 검출되고나서 소정의 지연시간이 경과하여 과방전 상태가 되었을 때, 상기 과방전 복귀부의 상기 스위치를 온시키고,
상기 부하 개방 검출부에 의해 상기 부하의 개방이 검출되고나서 소정의 시간이 경과하여 과방전 상태로부터 복귀했을 때 상기 스위치를 오프시키는 것을 특징으로 하는 반도체 집적 회로.
2차전지의 보호를 행하는 보호 회로로서,
상기 2차전지와 부하 및/또는 충전기가 접속되는 정극측 단자 및 부극측 단자와,
방전 제어용 스위치 및 충전 제어용 스위치와,
방전 제어용 스위치 및 충전 제어용 스위치의 온/오프의 제어를 행하는 반도체 집적 회로를 갖고,
상기 반도체 집적 회로는,
상기 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와,
저항을 통하여 상기 부극측 단자에 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와,
상기 과방전 검출부에서 과방전이 검출되면, 상기 방전 제어용 스위치를 오프로 제어하여 방전을 정지하는 과방전 상태를 상기 방전 제어용 스위치를 온으로 제어하여 방전이 가능한 평상 상태로 복귀시키는 과방전 복귀부와,
상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부와,
상기 2차전지의 전지전압을 분압하는 분압 회로를 갖고,
상기 부하 개방 검출부는 상기 부하 개방 검출용 단자의 전압과, 상기 분압 회로에 의해 분압된 상기 전지전압을 비교하는 컴퍼레이터인 것을 특징으로 하는 보호 회로.
2차전지와,
상기 2차전지와 부하 및/또는 충전기가 접속되는 정극측 단자 및 부극측 단자와,
방전 제어용 스위치 및 충전 제어용 스위치와,
방전 제어용 스위치 및 충전 제어용 스위치의 온/오프를 제어하여 2차전지의 보호를 행하는 반도체 집적 회로를 갖는 전지팩으로서,
상기 반도체 집적 회로는,
상기 2차전지의 전지전압에 기초하여 과방전을 검출하는 과방전 검출부와,
저항을 통하여 상기 부극측 단자에 접속되는 부하 개방 검출용 단자의 전압에 기초하여, 상기 2차전지에 접속된 상기 부하가 개방되었는지 아닌지를 검출하는 부하 개방 검출부와,
상기 과방전 검출부에서 과방전이 검출되면, 상기 방전 제어용 스위치를 오프로 제어하여 방전을 정지하는 과방전 상태를 상기 방전 제어용 스위치를 온으로 제어하여 방전이 가능한 평상 상태로 복귀시키는 과방전 복귀부와,
상기 과방전 상태에서 상기 부하의 개방이 검출되었을 때, 상기 과방전 상태를 평상 상태로 복귀시키는 제어 신호를 상기 과방전 복귀부에 출력하는 제어부와,
상기 2차전지의 전지전압을 분압하는 분압 회로를 갖고,
상기 부하 개방 검출부는 상기 부하 개방 검출용 단자의 전압과, 상기 분압 회로에 의해 분압된 상기 전지전압을 비교하는 컴퍼레이터인 것을 특징으로 하는 전지팩.
삭제