KR101888445B1 - Oganic electro-luminesence display panel and manufactucring metod of the same - Google Patents

Abstract

본 발명은 공정 수를 감소시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 본 발명에 따른 유기 전계 발광 표시 패널은 기판 상에 형성된 액티브층, 게이트 절연막, 게이트 전극, 게이트 절연막, 소스 및 드레인 전극을 포함하는 스위치 트랜지스터 및 구동 트랜지스터와, 상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극과, 상기 제1 전극 상에 형성되어 빛을 발광하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 유기 전계 발광 소자와, 상기 스위치 트랜지스터의 액티브층과 동일층에 형성된 제1 스토리지 전극과, 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 컨택홀을 통해 접속하는 부분이 이중층으로 형성된 제2 스토리지 전극을 포함하는 스토리지 캐패시터를 구비하는 것을 특징으로 한다. The present invention relates to an organic electroluminescent display panel capable of reducing the number of process steps and a method of manufacturing the same. The organic electroluminescent display panel according to the present invention comprises an active layer, a gate insulating layer, a gate electrode, A first electrode connected to a drain electrode of the driving transistor; an organic layer formed on the first electrode and emitting light; and a second electrode formed on the organic layer, A first storage electrode formed on the same layer as the active layer of the switch transistor, and a portion overlapping the first storage electrode with the gate insulating film interposed therebetween, the first storage electrode being formed as a single layer, A portion where the drain electrode of the switch transistor is connected through the contact hole is formed as a double layer And a storage capacitor including a second storage electrode.

Description

유기 전계 발광 표시 패널 및 그의 제조 방법{OGANIC ELECTRO-LUMINESENCE DISPLAY PANEL AND MANUFACTUCRING METOD OF THE SAME}TECHNICAL FIELD [0001] The present invention relates to an organic electroluminescence display panel and a method of manufacturing the same,

본 발명은 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 특히 공정 수를 감소시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display panel and a method of manufacturing the same, and more particularly, to an organic light emitting display panel and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치가 각광받고 있다. 유기 전계 발광 표시 장치는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다. The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, an organic light emitting display device for displaying an image by controlling the amount of light emitted from the organic light emitting layer is being spotlighted by a flat panel display capable of reducing weight and volume, which is a disadvantage of a cathode ray tube (CRT). Organic electroluminescent display devices are self-luminous elements using a thin light emitting layer between electrodes and have the advantage of thinning like paper.

액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 발광 소자와, 그 유기 발광 소자를 구동하는 셀 구동부를 포함한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 유기 발광 소자의 양극을 구동한다. In the active matrix OLED (AMOLED), pixels composed of three color (R, G, B) sub-pixels are arranged in a matrix form to display an image. Each sub-pixel includes an organic light emitting element and a cell driver for driving the organic light emitting element. The cell driver includes at least two thin film transistors and a storage capacitor connected between a gate line for supplying a scan signal, a data line for supplying a video data signal, and a common power supply line for supplying a common power supply signal, The anode is driven.

도 1은 종래 구동 박막 트랜지스터, 유기 전계 발광 소자, 스토리지 캐패시터를 나타낸 단면도이다. 구동 박막 트랜지스터는 액티브층(14), 게이트 절연막(12), 게이트 전극(6), 층간 절연막(18), 소스 및 드레인 전극(8,10)을 포함하며, 유기 전계 발광 소자는 컨택홀(20)을 통해 구동 박막 트랜지스터의 드레인 전극(10)과 접속된 제1 전극(22)과, 제1 전극(22)을 노출시키는 뱅크 절연막(24a)과, 뱅크 절연막(24a) 상에 스페이서(24b)를 포함하며, 스토리지 캐패시터는 층간 절연막(18)을 사이에 두고 제1 스토리지 전극(30)과 제2 스토리지 전극(34)이 중첩되어 형성된다. 1 is a cross-sectional view illustrating a conventional driving thin film transistor, an organic electroluminescent device, and a storage capacitor. The driving thin film transistor includes an active layer 14, a gate insulating film 12, a gate electrode 6, an interlayer insulating film 18, and source and drain electrodes 8 and 10, A bank insulating film 24a for exposing the first electrode 22 and a spacer 24b on the bank insulating film 24a via a first electrode 22 connected to the drain electrode 10 of the driving thin- And the storage capacitor is formed by overlapping the first storage electrode 30 and the second storage electrode 34 with the interlayer insulating film 18 interposed therebetween.

이러한, 유기 전계 발광 표시 패널의 제조 방법을 살펴보면, 제1 마스크 공정을 통해 액티브층(14)을 형성하는 공정과, 제2 마스크 공정을 통해 게이트 전극(6) 및 제1 스토리지 전극(30)을 형성하는 공정과, 제3 마스크 공정을 통해 소스 및 드레인 컨택홀을 형성하는 공정과, 제4 마스크 공정을 통해 소스 및 드레인 전극(8,10)을 형성하는 공정과, 제5 마스크 공정을 통해 컨택홀(20)을 포함하는 무기 절연 물질의 보호막(17)을 형성하는 공정과, 제6 마스크 공정을 통해 컨택홀(20)을 포함하는 유기 절연 물질의 보호막(19)을 형성하는 공정과, 제7 마스크 공정을 통해 드레인 전극(10)과 접속된 제1 전극(22)을 형성하는 공정과, 제8 마스크 공정을 통해 뱅크 절연막(24a)을 형성하는 공정과, 제9 마스크 공정을 통해 스페이서(24b)를 형성한다. 이와 같이, 유기 전계 발광 표시 패널은 적어도 9 마스크 공정이 필요하며, 그에 따른 공정 비용과 공정 시간이 증가하는 문제가 발생된다. The active layer 14 is formed through a first mask process and the gate electrode 6 and the first storage electrode 30 are formed through a second mask process. Forming source and drain contact holes through a third mask process, forming source and drain electrodes 8 and 10 through a fourth mask process, Forming a protective film (17) of an inorganic insulating material including a hole (20), forming a protective film (19) of an organic insulating material including a contact hole (20) through a sixth masking step, A step of forming a first electrode 22 connected to the drain electrode 10 through a masking process, a step of forming a bank insulating film 24a through an eighth masking process, and a step of forming a spacer 24b. As described above, the organic light emitting display panel requires at least 9 mask processes, which increases the process cost and process time.

본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 공정 수를 감소시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide an organic light emitting display panel capable of reducing the number of process steps and a method of manufacturing the same.

이를 위하여, 본 발명에 따른 유기 전계 발광 표시 패널은 기판 상에 형성된 액티브층, 게이트 절연막, 게이트 전극, 게이트 절연막, 소스 및 드레인 전극을 포함하는 스위치 트랜지스터 및 구동 트랜지스터와, 상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극과, 상기 제1 전극 상에 형성되어 빛을 발광하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 유기 전계 발광 소자와, 상기 스위치 트랜지스터의 액티브층과 동일층에 형성된 제1 스토리지 전극과, 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 컨택홀을 통해 접속하는 부분이 이중층으로 형성된 제2 스토리지 전극을 포함하는 스토리지 캐패시터를 구비하는 것을 특징으로 한다. An organic light emitting display panel according to the present invention includes a gate electrode, a gate insulating layer, a switch transistor including a source electrode and a drain electrode, a driving transistor, and a drain electrode of the driving transistor. An organic electroluminescent device including a first electrode connected to the first electrode, an organic layer formed on the first electrode and emitting light, and a second electrode formed on the organic layer; A first storage electrode and a portion overlapping the first storage electrode with the gate insulating film sandwiched between the drain electrode and the contact hole of the switch transistor are formed in a single layer, And a storage capacitor including an electrode.

여기서, 상기 단일층은 투명 전극으로 형성되며, 상기 이중층은 투명 전극과 불투명 전극이 적층되어 형성된 것을 특징으로 한다. Here, the single layer is formed of a transparent electrode, and the double layer is formed by stacking a transparent electrode and an opaque electrode.

또한, 상기 스토리지 캐패시터는 상기 층간 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되도록 형성되는 제3 스토리지 전극을 더 포함하며, 상기 제3 스토리지 전극은 상기 스위치 트랜지스터의 드레인 전극과 동일 공정에서 형성된 것을 특징으로 한다. The storage capacitor further includes a third storage electrode formed to overlap with the second storage electrode with the interlayer insulating film interposed therebetween. The third storage electrode is formed in the same process as the drain electrode of the switch transistor .

그리고, 상기 게이트 전극은 투명 전극과 불투명 전극으로 이중층으로 형성되며, 상기 게이트 전극과 상기 제2 스토리지 전극과 동일 공정에서 형성되는 것을 특징으로 한다. The gate electrode is formed as a double layer of a transparent electrode and an opaque electrode, and is formed in the same process as the gate electrode and the second storage electrode.

또한, 상기 제1 전극을 노출시키도록 뱅크홀이 형성된 뱅크 절연막을 더 포함하며, 상기 뱅크홀 내에 상기 유기층이 형성되는 것을 특징으로 한다. The organic EL device may further include a bank insulating layer having a bank hole formed therein to expose the first electrode, wherein the organic layer is formed in the bank hole.

그리고, 상기 뱅크 절연막 상에 스페이서를 더 포함하며, 상기 스페이서는 상기 뱅크 절연막과 일체화된 것을 특징으로 한다. Further, a spacer is further provided on the bank insulating film, and the spacer is integrated with the bank insulating film.

본 발명에 따른 유기 전계 발광 표시 패널의 제조 방법은 기판 상에 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층과 제1 스토리지 전극을 형성하는 단계와, 상기 액티브층과 상기 제1 스토리지 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 게이트 전극과, 제2 스토리지 전극, 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층의 소스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극과 제2 스토리지 전극이 형성된 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막과 상기 게이트 절연막을 관통하여 상기 액티브층의 소스 및 드레인 영역을 노출시키는 소스 및 드레인 컨택홀과, 제2 스토리지 전극을 노출시키는 스토리지 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 소스 및 드레인 전극을 형성하고, 상기 스토리지 컨택홀에 제3 스토리지 전극을 형성하는 단계와, 상기 구동 트랜지스터의 드레인 전극을 노출시키는 보호막을 형성하는 단계와, 상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계를 포함하며, 상기 제2 스토리지 전극은 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 상기 스토리지 컨택홀을 통해 접속하는 부분이 이중층으로 형성되는 것을 특징으로 한다. A method of fabricating an organic light emitting display panel according to the present invention includes the steps of forming an active layer and a first storage electrode of each of a switch transistor and a driving transistor on a substrate and forming an active layer and a first storage electrode on a substrate on which the active layer and the first storage electrode are formed Forming a gate insulating film on the gate insulating film, forming gate electrodes of the switch transistor and the driving transistor, and source and drain regions of the active layer of the second storage electrode, the switch transistor, and the driving transistor, respectively, A source and drain contact hole for exposing a source and a drain region of the active layer through the interlayer insulating film and the gate insulating film; To form a storage contact hole Forming source and drain electrodes of each of the switch transistor and the driving transistor in the source and drain contact holes and forming a third storage electrode in the storage contact hole and exposing the drain electrode of the driving transistor And forming an organic electroluminescent device connected to a drain electrode of the driving transistor, wherein the second storage electrode is a portion overlapping the first storage electrode with the gate insulating film sandwiched therebetween And the drain electrode of the switch transistor and the portion connected to the storage contact hole are formed as a double layer.

이때, 상기 게이트 절연막 상에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 게이트 전극과, 제2 스토리지 전극, 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층의 소스 및 드레인 영역을 형성하는 단계는 상기 게이트 절연막 상에 투명 전극층, 불투명 전극층, 포토레지스트를 순차적으로 형성하는 단계와, 상기 포토레지스트를 부분 노광 마스크를 통해 서로 다른 두께를 가지는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 투명 전극층 및 불투명 전극층을 패터닝하여 투명 전극 및 불투명 전극으로 이루어진 이중층의 게이트 전극과 이중층의 제2 스토리지 전극을 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 애싱하여 상기 제2 포토레지스트 패턴을 제거하고, 상기 제1 포토레지스트 패턴을 남게 하는 단계와, 상기 남은 제1 포토레지스트 패턴을 이용해서 상기 제1 스토리지 전극과 중첩되는 부분에 불투명 전극을 제거하여 투명 전극만 남게 하고, 상기 스토리지 컨택홀이 형성되는 부분에 투명 전극과 불투명 전극의 이중층으로 이루어진 제2 스토리지 전극을 형성하는 단계와, 상기 남은 제1 포토레지스트 패턴을 제거하고 n+ 또는 p+ 불순물을 도핑하여 상기 액티브층의 소스 및 드레인 영역을 형성하고, 상기 제1 스토리지 전극을 도전성을 갖도록 형성하는 단계를 포함하는 것을 특징으로 한다.The step of forming the gate electrode of each of the switch transistor and the driving transistor and the source and drain regions of the active layer of each of the second storage electrode, the switch transistor and the driving transistor on the gate insulating film may include forming a transparent Forming an electrode layer, an opaque electrode layer, and a photoresist in sequence; forming first and second photoresist patterns having different thicknesses through the partial exposure mask on the photoresist; Forming a double layer gate electrode made of a transparent electrode and an opaque electrode and a second storage electrode in a double layer by patterning a transparent electrode layer and an opaque electrode layer by an etching process using a resist pattern; Thereby removing the second photoresist pattern Leaving the first photoresist pattern; removing the opaque electrode at a portion overlapping the first storage electrode using the remaining first photoresist pattern to leave only the transparent electrode; Forming a second storage electrode composed of a double layer of a transparent electrode and an opaque electrode on a portion where the source and drain regions of the active layer are formed, removing the remaining first photoresist pattern, and doping n + or p + And forming the first storage electrode to have conductivity.

또한, 상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계는 상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극을 상기 보호막 상에 형성하는 단계와, 상기 제1 전극을 노출시키는 뱅크 홀을 가지는 뱅크 절연막과 스페이서를 동시에 형성하는 단계와, 상기 뱅크 홀 내에 유기층과 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The forming of the organic electroluminescent device connected to the drain electrode of the driving transistor may include forming a first electrode connected to the drain electrode of the driving transistor on the protective film, Forming a bank insulating film having a hole and a spacer at the same time, and forming an organic layer and a second electrode in the bank hole.

이때, 상기 스페이서는 상기 뱅크 절연막과 일체화된 것을 특징으로 한다. In this case, the spacer is integrated with the bank insulating film.

본 발명에 따른 유기 전계 발광 표시 패널 및 그의 제조 방법은 액티브층과 제1 스토리지 전극을 동일 공정에서 형성하고, 게이트 전극과 제2 스토리지 전극을 동일 공정에서 형성하고, 드레인 전극과 제3 스토리지 전극을 동일 공정에서 형성하고, 뱅크 절연막과 스페이서를 동일 공정에서 형성함으로써 공정 수를 감소시킬 수 있으며, 그에 따른 공정 비용과 공정 시간을 감소시킬 수 있다. The organic electroluminescent display panel and the method of fabricating the same according to the present invention are characterized in that the active layer and the first storage electrode are formed in the same process, the gate electrode and the second storage electrode are formed in the same process, The number of process steps can be reduced by forming the bank insulating film and the spacer in the same process, and the process cost and process time can be reduced accordingly.

또한, 게이트 절연막을 사이에 두고 제1 스토리지 전극과 제2 스토리지 전극이 중첩되어 형성된 제1 스토리지 캐패시터와, 층간 절연막을 사이에 두고 제2 스토리지 전극과 제3 스토리지 전극이 중첩되어 형성된 제2 스토리지 캐패시터를 형성함으로써 스토리지 캐패시터의 용량을 늘릴 수 있다. A first storage capacitor formed by overlapping a first storage electrode and a second storage electrode with a gate insulating film interposed therebetween; a second storage capacitor formed by overlapping a second storage electrode and a third storage electrode with an interlayer insulating film interposed therebetween; The capacity of the storage capacitor can be increased.

이에 따라, 스토리지 캐패시터의 용량을 증가함으로써 그에 따른 스토리지 캐패시터의 면적을 줄일 수 있어 개구율 확보를 할 수 있다. Accordingly, by increasing the capacity of the storage capacitor, the area of the storage capacitor can be reduced and the aperture ratio can be secured.

그리고, 게이트 절연막을 사이에 두고 제1 스토리지 전극과 중첩되는 부분의 제2 스토리지 전극은 단일층으로 형성하여 제1 스토리지 전극의 불순물 도핑을 용이하게 할 수 있으며, 스토리지 컨택홀과 중첩되는 부분의 제2 스토리지 전극은 이중층으로 형성하여 스토리지 컨택홀 형성시 식각액에 의해 오픈되는 것을 방지할 수 있다. The second storage electrode overlaps the first storage electrode with a gate insulating film interposed therebetween. The second storage electrode may be formed as a single layer to facilitate doping of the first storage electrode with impurities. 2 storage electrode can be formed as a double layer and can be prevented from being opened by the etching liquid when forming the storage contact hole.

도 1은 종래 구동 박막 트랜지스터, 유기 전계 발광 소자, 스토리지 캐패시터를 나타낸 단면도이다.
도 2는 본 발명에 따른 유기 전계 발광 표시 패널의 한 화소를 나타낸 회로도이다.
도 3은 도 2에 도시된 유기 전계 발광 표시 패널의 단면도이다.
도 4는 종래 스위치 박막 트랜지스터와 스토리지 캐패시터가 접속한 부분을 도시한 단면도이다.
도 5a 내지 도 5g는 도 3에 도시된 본 발명에 따른 유기 전계 발광 표시 패널의 제조방법을 나타낸 단면도들이다.
도 6a 내지 도 6c는 도 5b에 도시된 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들이다. 1 is a cross-sectional view illustrating a conventional driving thin film transistor, an organic electroluminescent device, and a storage capacitor.
2 is a circuit diagram showing one pixel of an organic light emitting display panel according to the present invention.
3 is a cross-sectional view of the organic light emitting display panel shown in FIG.
4 is a cross-sectional view illustrating a portion where a conventional switch thin film transistor and a storage capacitor are connected.
5A to 5G are cross-sectional views illustrating a method of fabricating an organic light emitting display panel according to an exemplary embodiment of the present invention shown in FIG.
FIGS. 6A to 6C are cross-sectional views for specifically illustrating the second mask process shown in FIG. 5B.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The configuration of the present invention and the operation and effect thereof will be clearly understood through the following detailed description. Before describing the present invention in detail, the same components are denoted by the same reference symbols as possible even if they are displayed on different drawings. In the case where it is judged that the gist of the present invention may be blurred to a known configuration, do.

이하, 본 발명의 바람직한 실시 예를 도 2 내지 도 6c를 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 2 to 6C.

도 2는 본 발명에 따른 유기 전계 발광 표시 패널의 한 화소를 나타낸 회로도이고, 도 3은 도 2에 도시된 유기 전계 발광 표시 패널의 단면도이다. FIG. 2 is a circuit diagram showing one pixel of the organic light emitting display panel according to the present invention, and FIG. 3 is a cross-sectional view of the organic light emitting display panel shown in FIG.

도 2 및 도 3에 도시된 바와 같이 본 발명에 따른 유기 전계 발광 표시 패널은 스캔 신호를 공급하는 게이트 라인(GL)과, 데이터 신호를 공급하는 데이터 라인(DL)과, 전원 신호를 공급하는 전원 라인(PL)과, 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 접속된 셀 구동부(400)와, 셀 구동부(400)와 전원 라인(PL)과 접속된 유기 전계 발광 소자(OLED)를 포함한다. 2 and 3, the organic light emitting display panel according to the present invention includes a gate line GL for supplying a scan signal, a data line DL for supplying a data signal, a power supply A cell driving unit 400 connected to the gate line GL, the data line DL and the power source line PL, the organic light emitting diode OL coupled to the cell driving unit 400 and the power source line PL, Device (OLED).

셀 구동부(400)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 트랜지스터(TS)과, 스위치 박막 트랜지스터(TS) 및 유기 전계 발광 소자(OLED)의 제1 전극(122)과 접속된 구동 트랜지스터(TD)와, 스위치 박막 트랜지스터(TS)의 드레인 전극(210)과 접속된 스토리지 캐패시터(C)를 구비한다. The cell driver 400 is connected to the first electrode 122 of the switch thin film transistor TS and the organic electroluminescence device OLED through a switch transistor TS connected to the gate line GL and the data line DL, And a storage capacitor C connected to the drain electrode 210 of the switch thin film transistor TS.

스위치 박막 트랜지스터(TS)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극(106)으로 공급한다.The switch thin film transistor TS is turned on when a scan pulse is supplied to the gate line GL so that the data signal supplied to the data line DL is supplied to the gate electrode 106 of the storage capacitor C and the drive thin film transistor T2 ).

이를 위해, 스위치 박막 트랜지스터(TS)는 도 3에 도시된 바와 같이 기판(100) 상에 버퍼막(116), 액티브층(214)이 형성되며, 게이트 전극(206)은 액티브층(214)의 채널 영역(214C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 게이트 전극(206)은 투명 전극(206a) 및 불투명 전극(206b)으로 이루어진 이중층으로 형성된다. 소스 전극(208) 및 드레인 전극(210)은 게이트 전극(206)과 층간 절연막(118)을 사이에 두고 절연되게 형성된다. 소스 전극(208)과, 드레인 전극(210)은 층간 절연막(118) 및 게이트 절연막(112)을 관통하는 소스 컨택홀(224S) 및 드레인 컨택홀(224D) 각각을 통해 n+ 또는 p+불순물이 주입된 액티브층(214)의 소스 영역(214S) 및 드레인 영역(214D) 각각과 접속된다. 또한, 액티브층(214)은 오프 전류를 감소시키기 위해 채널 영역(214C)과 소스 및 드레인 영역(214S,214D) 사이에 n- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역(미도시) 더 구비할 수 있다. 그리고, 소스 및 드레인 전극(208,210)은 단일층 또는 세층으로 형성할 수 있다. 단일층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성할 수 있으며, 세층으로는 Mo/Al/Mo, Ti/Al/Ti,Cu/Mo/Ti,Mo/Ti/Al(Nd)으로 형성할 수 있다. 이때, 알루미늄은 마이그레이션(Migration)이 발생할 수 있어 알루미늄을 사이에 두고 Mo 또는 Ti을 형성할 수 있다. 3, the buffer film 116 and the active layer 214 are formed on the substrate 100, and the gate electrode 206 is formed on the active layer 214 And is formed so as to overlap with the channel region 214C and the gate insulating film 112 therebetween. The gate electrode 206 is formed as a double layer composed of a transparent electrode 206a and an opaque electrode 206b. The source electrode 208 and the drain electrode 210 are formed so as to be insulated with the gate electrode 206 and the interlayer insulating film 118 therebetween. The source electrode 208 and the drain electrode 210 are connected to each other through the source contact hole 224S and the drain contact hole 224D penetrating the interlayer insulating film 118 and the gate insulating film 112, The source region 214S and the drain region 214D of the active layer 214, respectively. The active layer 214 includes a channel region 214C and source and drain regions 214S and 214D for reducing an off current and a lightly doped drain (LDD) region ). The source and drain electrodes 208 and 210 may be formed as a single layer or three layers. Mo / Al / Mo, Ti / Al / Ti, Cu / Mo / Al alloys, and the like can be used as the single layer. Ti, and Mo / Ti / Al (Nd). At this time, aluminum may migrate and may form Mo or Ti with aluminum interposed therebetween.

구동 박막 트랜지스터(TD)는 게이트 전극(106)으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 유기 전계 발광 소자(OLED)로 공급되는 전류를 제어함으로써 유기 전계 발광 소자(OLED)의 발광량을 조절하게 된다. The driving thin film transistor TD controls the current supplied from the power supply line PL to the organic light emitting diode OLED in response to the data signal supplied to the gate electrode 106 to reduce the amount of light emitted from the organic light emitting diode OLED .

이를 위해, 구동 박막 트랜지스터(TD)는 도 3에 도시된 바와 같이 하부 기판(100) 상에 버퍼막(116), 액티브층(114)이 형성되며, 게이트 전극(106)은 액티브층의 채널 영역(114C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 게이트 전극(106)은 투명 전극(106a) 및 불투명 전극(106b)으로 이루어진 이중층으로 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 전극(106)과 층간 절연막(126)을 사이에 두고 절연되게 형성된다. 소스 전극(108)과, 드레인 전극(110)은 층간 절연막(126) 및 게이트 절연막(112)을 관통하는 소스 컨택홀(124S) 및 드레인 컨택홀(124D) 각각을 통해 n+ 불순물이 주입된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 액티브층(114)은 오프 전류를 감소시키기 위해 채널 영역(114C)과 소스 및 드레인 영역(114S,114D) 사이에 n- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역(미도시) 더 구비하기도 한다. 그리고, 구동 박막 트랜지스터, 스위치 박막 트랜지스터, 스토리지 캐패시터를 덮는 보호막(119)을 포함하며, 보호막(119)은 구동 트랜지스터의 드레인 전극(110)을 노출시키는 화소 컨택홀(120)이 형성된다. 그리고, 소스 및 드레인 전극(108,110)은 단일층 또는 세층으로 형성할 수 있다. 단일층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성할 수 있으며, 세층으로는 Mo/Al/Mo, Ti/Al/Ti,Cu/Mo/Ti,Mo/Ti/Al(Nd)으로 형성할 수 있다. 3, the buffer layer 116 and the active layer 114 are formed on the lower substrate 100 and the gate electrode 106 is formed in the channel region of the active layer (114C) and the gate insulating film (112) sandwiched therebetween. The gate electrode 106 is formed as a double layer composed of a transparent electrode 106a and an opaque electrode 106b. The source electrode 108 and the drain electrode 110 are formed so as to be insulated with the gate electrode 106 and the interlayer insulating film 126 interposed therebetween. The source electrode 108 and the drain electrode 110 are connected to an active layer through which the n + impurity is injected through the source contact hole 124S and the drain contact hole 124D penetrating the interlayer insulating film 126 and the gate insulating film 112, And the source region 114S and the drain region 114D, respectively. The active layer 114 includes a lightly doped drain (LDD) region (not shown) doped with an n-impurity between the channel region 114C and the source and drain regions 114S and 114D to reduce the off current ). The passivation layer 119 includes a pixel contact hole 120 exposing the drain electrode 110 of the driving transistor. The passivation layer 119 is formed to cover the driving thin film transistor, the switch thin film transistor, and the storage capacitor. The source and drain electrodes 108 and 110 may be formed as a single layer or three layers. Mo / Al / Mo, Ti / Al / Ti, Cu / Mo / Al alloys, and the like can be used as the single layer. Ti, and Mo / Ti / Al (Nd).

유기 전계 발광 소자는 구동 박막 트랜지스터의 드레인 전극(110)과 접속하는 제1 전극(122)과, 제1 전극(122)을 노출시키는 뱅크홀을 포함하는 뱅크 절연막(150a)과, 뱅크 절연막(150a) 상에 셀 갭을 유지시키기 위해 형성된 스페이서(150b)와, 뱅크홀을 통해 노출된 제1 전극(122) 위에 형성된 유기층(126)과, 유기층(126) 위에 형성된 제2 전극(128)으로 구성된다. 이러한, 유기 전계 발광 소자는 제1 전극(122)과 제2 전극(128) 사이에 전압을 인가하면, 제1 전극(122)으로부터 정공이 제2 전극(128)으로부터 전자가 주입되어 발광층에서 재결합하여 이로 인한 엑시톤(exciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 방출된다. 또한, 스페이서(150b)는 뱅크 절연막(150a)과 일체화되어 형성되어 동일 공정에서 동시에 형성된다. 이에 따라, 하나의 마스크로 스페이서(150b)와 뱅크 절연막(150a)을 동시에 형성하므로 그에 따른 마스크 수를 줄일 수 있으며, 공정 시간 및 비용을 줄일 수 있다. 한편, 제1 전극(122)은 구동 박막 트랜지스터의 드레인 전극(110)과 접속하는 것을 도시하였지만, 제1 전극(122)은 회로 구성에 따라 구동 박막 트랜지스터의 소스 전극(108)과 접속할 수 있다. 이에 따라, 제1 전극(122)은 구동 박막 트랜지스터의 소스 전극(108) 또는 드레인 전극(110)과 접속할 수 있으므로 이에 한정하지 않는다. The organic electroluminescent device includes a first electrode 122 connected to the drain electrode 110 of the driving thin film transistor, a bank insulating film 150a including a bank hole for exposing the first electrode 122, a bank insulating film 150a A spacer 150b formed to maintain a cell gap on the organic layer 126 and an organic layer 126 formed on the first electrode 122 exposed through the bank hole and a second electrode 128 formed on the organic layer 126 do. When a voltage is applied between the first electrode 122 and the second electrode 128, electrons are injected from the first electrode 122 into the second electrode 128 to recombine in the light emitting layer, As a result, an exciton is generated. As the exciton falls to a ground state, light is emitted. Further, the spacers 150b are formed integrally with the bank insulating film 150a and formed at the same time in the same step. Accordingly, since the spacers 150b and the bank insulating layer 150a are formed simultaneously using one mask, the number of masks can be reduced, and the processing time and cost can be reduced. Although the first electrode 122 is connected to the drain electrode 110 of the driving thin film transistor, the first electrode 122 may be connected to the source electrode 108 of the driving thin film transistor according to the circuit configuration. Accordingly, the first electrode 122 can be connected to the source electrode 108 or the drain electrode 110 of the driving thin film transistor.

제1 전극(122)은 양극(Anode)으로 반사 전극 재질로 형성되며, 제2 전극(128)은 음극(Cathode)으로 투명 전극으로 형성된다. 이는, 도 3에 도시된 바와 같이 전면 발광할 수 있으며, 제1 및 제2 전극(122,128)의 재질에 따라 전면으로 발광하는 전면 발광(Top Emission), 하부 기판(100)의 후면으로 발광하는 후면 발광(Bottom Emission), 전면 및 후면으로 발광하는 양면 발광을 할 수 있다. 따라서, 제1 및 제2 전극(122,128) 재질을 상기와 같이 한정하지 않는다. The first electrode 122 is formed of a reflective electrode material as an anode and the second electrode 128 is formed as a transparent electrode as a cathode. 3, a top emission that emits light to the front according to the material of the first and second electrodes 122 and 128, a front emission that emits light to the rear of the bottom substrate 100, Bottom emission, double-side emission that emits light to the front and back sides can be performed. Therefore, the materials of the first and second electrodes 122 and 128 are not limited as described above.

유기 공통층(126)은 제1 전극(122) 상에 정공 주입층(Hole Injection Layer;HIL), 정공 수송층(Hole Transport Layer;HTL), 발광층(Emitting Layer;EML), 전자 수송층(Electron Transport Layer;ETL), 전자 주입층(Electron Injection Layer;EIL)이 순차적으로 적층된 구조를 가진다. The organic common layer 126 includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL) are sequentially stacked.

스토리지 캐패시터(C)는 스위치 박막 트랜지스터(TS)가 턴-오프되더라도 구동 박막 트랜지스터(TD)를 통해 일정한 전류가 흐르게 한다. 구체적으로, 스위치 박막 트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 유기 전계 발광 소자(OLED)가 발광을 유지하게 한다. The storage capacitor C allows a constant current to flow through the driving thin film transistor TD even if the switch thin film transistor TS is turned off. Specifically, even if the switch thin film transistor TS is turned off, the driving thin film transistor TD supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor C Thereby allowing the organic electroluminescent device OLED to maintain luminescence.

이를 위해, 스토리지 캐패시터(C)는 게이트 절연막(112)을 사이에 두고 제1 스토리지 전극(130)과 제2 스토리지 전극(132a)이 중첩되어 형성된 제1 스토리지 캐패시터(Cst1)와, 층간 절연막(118)을 사이에 두고 제2 스토리지 전극(132a)과 제3 스토리지 전극(134)이 중첩되어 형성되어 제2 스토리지 캐패시터(Cst2)를 포함한다. 이와 같이, 본 발명은 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)를 형성함으로써 캐패시터의 용량을 늘릴 수 있다. The storage capacitor C includes a first storage capacitor Cst1 formed by overlapping the first storage electrode 130 and the second storage electrode 132a with a gate insulating film 112 interposed therebetween, The second storage capacitor Cst2 is formed by overlapping the second storage electrode 132a and the third storage electrode 134 with the first storage capacitor Cst1 and the second storage capacitor Cst2 interposed therebetween. As described above, the capacity of the capacitor can be increased by forming the first and second storage capacitors Cst1 and Cst2.

다시 말하여, 캐패시터(C)는 하기 [수학식 1]과 같은 관계식을 가지며, 유전율(ε_r) 및 전극의 면적(A)에 비례하며, 절연층의 두께(t)에 반비례하는 관계식을 갖는다. 즉, 두 전극 간의 절연층의 두께(t)가 얇을수록 캐패시터(C)의 값이 증가되며, 두 전극 간의 절연층의 두께(t)가 얇을수록 캐패시터(C)의 값이 감소되는 것과 같이 두 전극 간의 절연층의 두께와 캐패시터의 용량이 반비례한다. In other words, the capacitor C has a relational expression as shown in the following equation (1) and has a relational expression proportional to the permittivity? _R and the area A of the electrode, and inversely proportional to the thickness t of the insulating layer . That is, as the thickness t of the insulating layer between the two electrodes becomes thinner, the value of the capacitor C increases, and as the thickness t of the insulating layer between the two electrodes decreases, the value of the capacitor C decreases. The thickness of the insulating layer between the electrodes and the capacity of the capacitor are inversely proportional to each other.

한편, [수학식 1]에서 ε_r은 유전율(Relative Dielectric Constant)을 의미하며, ε₀은 진공의 유전율을 의미하며, A는 면적(cm²)을 의미하고, t는 두 전극 간의 절연층의 두께를 의미한다. In Equation (1),? _R denotes a relative dielectric constant,? ₀ denotes a dielectric constant of vacuum, A denotes an area (cm ² ), t denotes an insulation layer between two electrodes Thickness.

일반적으로, 층간 절연막(118)의 두께보다 게이트 절연막(112)의 두께를 두 세배 정도 얇게 형성된다. 이에 따라, 게이트 절연막(112)을 사이에 두고 형성된 제1 스토리지 캐패시터(Cst1)의 값이 층간 절연막(118)을 사이에 두고 형성된 제2 스토리지 캐패시터(Cst2)의 값보다 큰 값이 된다. 이에 따라, 도 1에 도시된 종래 기술은 두 전극이 층간 절연막(18)을 사이에 두고 중첩되어 스토리지 캐패시터를 형성함으로써 캐패시터의 값이 크지 않게 되지만, 본 발명은 공정 수를 감소하면서 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)를 가짐으로써 그에 따른 캐패시터의 용량을 증가시킬 수 있다. 또한, 캐패시터의 용량을 증가시킴으로써 스토리지 전극의 면적을 줄여 그에 따른 개구율을 확보할 수 있다. 한편, 스토리지 전극의 면적이 늘어나게 되면, 후면 발광 방식의 유기 전계 발광 표시 패널의 개구율이 작게 된다. Generally, the thickness of the gate insulating film 112 is formed to be twice as thin as the thickness of the interlayer insulating film 118. Accordingly, the value of the first storage capacitor Cst1 formed with the gate insulating film 112 therebetween is greater than the value of the second storage capacitor Cst2 formed with the interlayer insulating film 118 therebetween. 1, the two electrodes are overlapped with each other with the interlayer insulating film 18 interposed therebetween to form a storage capacitor, so that the value of the capacitor is not large. However, in the present invention, By having the two storage capacitors Cst1 and Cst2, the capacity of the capacitor can be increased. Also, by increasing the capacity of the capacitor, the area of the storage electrode can be reduced and the aperture ratio can be ensured accordingly. On the other hand, if the area of the storage electrode is increased, the aperture ratio of the organic light emitting display panel of the back light emission type is reduced.

제1 스토리지 전극(130)은 스위치 박막 트랜지스터와 구동 박막 트랜지스터 각각의 액티브층(114,214)과 동일층에 동일 공정에서 형성되며, 액티브층(114,214)에 p+ 또는 n+ 불순물이 도핑되어 도전성을 갖게 된다. 제3 스토리지 전극(134)은 스위치 박막 트랜지스터와 구동 박막 트랜지스터 각각의 드레인 전극(110,210)과 동일층에 동일 공정에서 형성된다. 이때, 제3 스토리지 전극(134)은 드레인 전극(110,210)과 동일층에 동일 공정에서 형성되므로 드레인 전극(110,210)과 마찬가지로 단일층 또는 세층으로 형성할 수 있다. 그리고, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터와 구동 박막 트랜지스터 각각의 게이트 전극(106,206)과 동일층에 형성된다. 이때, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터의 드레인 전극(210)과 스토리지 컨택홀(136)을 통해 접속된다. 제2 스토리지 전극(132a,132b)은 부분적으로 이중층(132a,132b)으로 형성되며, 이중층(132a,132b)으로 형성된 부분을 제외하고 단일층(132a)으로 형성된다. 구체적으로, 제2 스토리지 전극(132a,132b)은 제1 스토리지 전극(130)과 중첩되는 영역은 투명 전극(132a)으로 형성되며, 스위치 박막 트랜지스터의 드레인 전극(210)과 스토리지 컨택홀(136)을 통해 접속되는 부분은 투명 전극(132a) 및 불투명 전극(132b)이 적층된 이중층으로 형성된다. 이와 같이, 스토리지 컨택홀(136)과 중첩되는 부분의 제2 스토리지 전극(132a,132b)은 스토리지 컨택홀(136) 형성시 식각액에 의해 제2 스토리지 전극(132a,132b)이 투명 전극 또는 단일층으로 형성될 경우에 오픈될 수 있기 때문에 스토리지 컨택홀(136)과 접속하는 부분은 이중층으로 형성된다. 이는, 유기 전계 발광 표시 패널이 박형화 및 경량화가 추구되고 있기 때문에 각 층은 점점 얇게 형성되게 되어 컨택홀이 형성되는 영역의 층은 식각액의 영향을 받아 오픈될 수 있다. 특히, 포토리소그래피 공정 이후, BOE(Buffered Oxide Etchant) 용액(식각액)에 의해 절연층을 식각할 때, 투명 전극이 제거되거나 오픈된다. 이러한 BOE 용액와 같은 식각액은 투명 전극층 외에도 알루미늄 등과 같은 금속층도 오픈시킨다. 도 4는 종래 스위치 박막 트랜지스터와 스토리지 캐패시터가 접속한 부분을 도시한 단면도이고, 기판(300) 상에 버퍼층(316), 액티브층(314), 게이트 절연막(318), 층간 절연막(319), 드레인 전극(310)을 포함하는 스위치 박막 트랜지스터를 도시하고 있으며, 스토리지 컨택홀(336)과 중첩된 부분에 형성된 투명 전극의 스토리지 전극(332)이 오픈된 것을 알 수 있다. 하지만, 본 발명에 따른 제2 스토리지 전극은 도 3에 도시된 바와 같이 스토리지 컨택홀(136)과 중첩되는 부분을 이중층으로 형성함으로써 식각액에 의해 오픈되지 않는다. The first storage electrode 130 is formed in the same layer as the active layers 114 and 214 of the switch thin film transistor and the driving thin film transistor in the same process and the active layers 114 and 214 are doped with p + or n + impurity to be conductive. The third storage electrode 134 is formed on the same layer as the drain electrode 110, 210 of each of the switch thin film transistor and the drive thin film transistor in the same process. Since the third storage electrode 134 is formed in the same layer as the drain electrodes 110 and 210 in the same process, the third storage electrode 134 may be formed as a single layer or three layers like the drain electrodes 110 and 210. The second storage electrodes 132a and 132b are formed on the same layer as the gate electrodes 106 and 206 of the switch thin film transistor and the drive thin film transistor, respectively. At this time, the second storage electrodes 132a and 132b are connected to the drain electrode 210 of the switch thin film transistor through the storage contact hole 136. The second storage electrodes 132a and 132b are partially formed of the dual layers 132a and 132b and are formed as a single layer 132a except for a portion formed of the dual layers 132a and 132b. The second storage electrodes 132a and 132b are formed of a transparent electrode 132a and the drain electrode 210 of the switch thin film transistor and the storage contact hole 136 are overlapped with the first storage electrode 130. [ The transparent electrode 132a and the non-transparent electrode 132b are formed as a double layer. The second storage electrodes 132a and 132b overlap the storage contact hole 136. The second storage electrodes 132a and 132b are formed by the etchant when the storage contact hole 136 is formed. The portion connected to the storage contact hole 136 is formed as a double layer. This is because the organic electroluminescent display panel is being pursued to be thinner and lighter, so that each layer becomes thinner and the layer in the region where the contact hole is formed can be opened under the influence of the etchant. Particularly, when the insulating layer is etched by a BOE (Buffered Oxide Etchant) solution (etchant) after the photolithography process, the transparent electrode is removed or opened. In addition to the transparent electrode layer, an etching solution such as BOE solution also opens a metal layer such as aluminum. 4 is a cross-sectional view showing a portion where a conventional switch thin film transistor and a storage capacitor are connected. A buffer layer 316, an active layer 314, a gate insulating film 318, an interlayer insulating film 319, The switch thin film transistor including the electrode 310 is shown and the storage electrode 332 of the transparent electrode formed in the portion overlapped with the storage contact hole 336 is opened. However, as shown in FIG. 3, the second storage electrode according to the present invention is not opened by the etchant by forming a portion overlapping the storage contact hole 136 with a double layer.

한편, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터의 드레인 전극(210)과 스토리지 컨택홀(136)을 통해 접속되는 것을 도시하였지만, 제2 스토리지 전극(132a,132b)은 회로 구성에 따라 스위치 박막 트랜지스터의 소스 전극(208)과 접속할 수 있다. 이에 따라, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터의 소스 전극(208) 또는 드레인 전극(210)과 접속할 수 있으므로 이에 한정하지 않는다. The second storage electrodes 132a and 132b are connected to the drain electrode 210 of the switch thin film transistor through the storage contact hole 136. However, And can be connected to the source electrode 208 of the switch thin film transistor. Accordingly, the second storage electrodes 132a and 132b may be connected to the source electrode 208 or the drain electrode 210 of the switch thin film transistor.

도 5a 내지 도 5g는 도 3에 도시된 본 발명에 따른 유기 전계 발광 표시 패널의 제조방법을 나타낸 단면도들이다. 5A to 5G are cross-sectional views illustrating a method of fabricating an organic light emitting display panel according to an exemplary embodiment of the present invention shown in FIG.

도 5a를 참조하면, 하부 기판(100) 상에 버퍼막(116)이 형성되고, 그 위에 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 액티브층(114,214), 제1 스토리지 전극(130)이 형성된다. 5A, a buffer film 116 is formed on a lower substrate 100, and active layers 114 and 214 and a first storage electrode 130 of a switch thin film transistor and a driving thin film transistor are formed thereon, respectively.

구체적으로, 버퍼막(116)은 하부 기판(100) 상에 SiO₂ 등과 같은 무기 절연 물질이 전면 증착되어 형성된다. 액티브층(114,214) 및 제1 스토리지 전극(130)은 버퍼막(116) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다. Specifically, the buffer film 116 is formed by depositing an inorganic insulating material such as SiO ₂ on the lower substrate 100. The active layers 114 and 214 and the first storage electrode 130 may be formed by depositing amorphous silicon on the buffer film 116 and then crystallizing the amorphous silicon into a polysilicon, A photolithography process using a first mask, and an etching process.

도 5b를 참조하면, 액티브층(114,214)이 형성된 버퍼막(116) 상에 게이트 절연막(112)이 형성되고, 그 위에 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 게이트 전극(106,206)과, 제2 스토리지 전극(132a,132b)이 형성됨과 아울러 액티브층(114,214)의 채널 영역(114C,214C)을 사이에 두고 마주보는 소스 영역(114S,214S) 및 드레인 영역(114D,214D)이 형성된다. 5B, a gate insulating layer 112 is formed on the buffer layer 116 on which the active layers 114 and 214 are formed, and the gate electrodes 106 and 206 of the switch thin film transistor and the driving thin film transistor, The electrodes 132a and 132b are formed and the source regions 114S and 214S and the drain regions 114D and 214D facing the channel regions 114C and 214C of the active layers 114 and 214 are formed.

구체적으로, 게이트 절연막(112)은 액티브층(114,214)이 형성된 버퍼막(116) 상에 무기 절연 물질, 투명 전극층, 불투명 전극층이 순차적으로 형성된다. 예를 들면, 무기 절연 물질은 PECVD 방법으로 형성되고, 투명 전극층 및 불투명 전극층은 스퍼터링 방법으로 형성된다. 무기 절연 물질로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등으로 형성되며, 투명 전극층으로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO),인듐 틴 징크 옥사이드(Indium Tin Zind Oxide : ITZO) 등으로 형성되며, 불투명 전극층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성된다. 그리고, 투명 전극층 및 불투명 전극층 위에 포토레지스트가 도포된 다음, 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 단차를 갖는 포토레지스트 패턴(200a,200b)이 형성된다. Specifically, in the gate insulating film 112, an inorganic insulating material, a transparent electrode layer, and an opaque electrode layer are sequentially formed on the buffer film 116 on which the active layers 114 and 214 are formed. For example, the inorganic insulating material is formed by a PECVD method, and the transparent electrode layer and the opaque electrode layer are formed by a sputtering method. Examples of the inorganic insulating material include silicon oxide (SiO x), silicon nitride (SiN x), and the transparent electrode layer includes tin oxide (TO), indium tin oxide (ITO), indium zinc oxide Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, Al alloy, or the like is used as the opaque electrode layer. do. Then, the photoresist is applied on the transparent electrode layer and the opaque electrode layer, and then the photoresist is exposed and developed in the photolithography process using the second mask, thereby forming photoresist patterns 200a and 200b having steps.

이를, 도 6a 내지 도 6c를 참고하여 설명하기로 한다. 이때, 제2 마스크는 슬릿 마스크 또는 하프톤 마스크와 같은 부분 노광 마스크를 이용하며, 본 발명에 따른 제조 방법에서는 하프톤 마스크를 이용한 경우를 예를 들어 설명하기로 한다.This will be described with reference to Figs. 6A to 6C. At this time, a partial exposure mask such as a slit mask or a halftone mask is used as the second mask, and a halftone mask is used in the manufacturing method according to the present invention.

하프톤 마스크는 도 6a에 도시된 바와 같이 마스크 기판(170) 상에 차단층(172)이 형성된 차단 영역(S1)과, 마스크 기판(170) 상에 반투과층(174)이 형성된 반투과 영역(S2)과, 마스크 기판(170)만 존재하는 투과 영역(S3)을 구비한다. 차단 영역(S1)은 게이트 전극(106,206)과 스토리지 컨택홀(136)이 형성되어질 위치에 배치되어 자외선을 차단함으로써 현상 후, 도 6a에 도시된 바와 같이 제1 포토레지스트 패턴(200a)이 남게 된다. 반투과 영역(S2)은 제1 스토리지 전극(130)과 중첩되는 영역의 제2 스토리지 전극(132a,132b)에 위치하여 광투과율을 조절하여 현상 후, 도 6a와 같이 제1 포토레지스트 패턴(200a)보다 얇은 제2 포토레지스트 패턴(200b)이 남게 된다. 그리고, 투과 영역(S3)은 자외선을 모두 투과시킴으로써 현상 후, 도 6a와 같이 포토레지스트가 제거된다. 6A, the halftone mask has a blocking region S1 on which a blocking layer 172 is formed on a mask substrate 170, a semi-transparent region 174 on which a semitransmissive layer 174 is formed on the mask substrate 170, (S2), and a transmissive region S3 in which only the mask substrate 170 is present. The blocking region S1 is disposed at a position where the gate electrodes 106 and 206 and the storage contact hole 136 are to be formed and the first photoresist pattern 200a is left as shown in FIG. . The semi-transmissive area S2 is located in the second storage electrodes 132a and 132b in the area overlapping with the first storage electrode 130 to control the light transmittance. After development, the first photoresist pattern 200a The second photoresist pattern 200b is thinner than the second photoresist pattern 200b. After the development, the photoresist is removed as shown in FIG. 6A by transmitting all the ultraviolet rays through the transmission region S3.

도 6a에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(200a,200b)을 이용한 식각 공정으로 투명 전극층 및 불투명 전극층이 패터닝됨으로써 스위치 박막 트랜지스터 및 구동 트랜지스터 각각에 이중층의 게이트 전극(106,206)이 형성되고, 이중층의 제2 스토리지 전극(132a,132b)이 형성된다. 6A, the transparent electrode layer and the opaque electrode layer are patterned by an etching process using the photoresist patterns 200a and 200b having stepped portions to form double layer gate electrodes 106 and 206 in each of the switch thin film transistor and the driving transistor, The second storage electrodes 132a and 132b are formed.

이어서, 도 6b에 도시된 바와 같이 산소(O₂) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(200a,200b)을 애싱함으로써 제1 포토레지스트 패턴(200a)은 얇아지게 하고, 제2 포토레지스트 패턴(200b)은 제거되게 한다. 이후, 애싱된 제1 포토레지스트 패턴(200a)을 이용한 식각 공정으로 노출된 제2 스토리지 전극(132b)의 불투명 전극이 제거된다. 이에 따라, 제2 스토리지 전극은 제1 스토리지 전극(130)과 중첩된 영역에서 투명 전극(132a)의 단일층으로 형성되며, 스토리지 컨택홀(136)이 형성되어질 영역에서 투명 전극(132a) 및 불투명 전극(132b)의 이중층으로 형성된다. 그런 다음, 남은 제1 포토레지스트 패턴(200a)이 스트립 공정을 제거된다. Subsequently, as shown in FIG. 6B, the first photoresist pattern 200a is thinned by ashing the photoresist patterns 200a and 200b by an ashing process using an oxygen (O ₂ ) plasma, and the _second photoresist pattern 200a 200b are removed. Then, the opaque electrode of the second storage electrode 132b exposed by the etching process using the ashed first photoresist pattern 200a is removed. Accordingly, the second storage electrode is formed as a single layer of the transparent electrode 132a in the overlapping region with the first storage electrode 130, and the transparent electrode 132a and the opaque region 132b in the region where the storage contact hole 136 is to be formed, And the electrode 132b. Then, the remaining first photoresist pattern 200a is removed from the strip process.

이후, 도 6c에 도시된 바와 같이 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 게이트 전극(106,206)을 마스크로 이용하여 게이트 전극(106,206)과 비중첩된 액티브층(114,214)에 n+ 또는 p+ 불순물을 도핑함으로써 n+ 또는 P+ 불순물이 도핑된 액티브층(114,214)의 소스 영역 및 드레인 영역(114S,114D,214S,214D)이 형성된다. 이에 따라, 게이트 전극(106,206)과 비중첩된 액티브층의 소스 및 드레인 영역(114S,114D,214S,214D)은 게이트 전극(106,206)과 중첩되는 채널 영역(114C,214C)을 사이에 두고 마주하게 된다. 이와 동시에 제1 스토리지 전극(130)은 투명 전극으로 형성된 제2 스토리지 전극(132a)을 통해 n+ 또는 p+ 불순물이 도핑되어 도전성이 갖게 된다. 6C, n + or p + impurities are doped into the active layers 114 and 214, which are not overlapped with the gate electrodes 106 and 206, using the gate electrodes 106 and 206 of the switch thin film transistor and the driving thin film transistor, respectively, as a mask the source and drain regions 114S, 114D, 214S, and 214D of the active layers 114 and 214 doped with n + or P + impurities are formed. Thus, the source and drain regions 114S, 114D, 214S, and 214D of the active layer that are not overlapped with the gate electrodes 106 and 206 face each other with the channel regions 114C and 214C overlapping the gate electrodes 106 and 206 do. At the same time, the first storage electrode 130 is doped with n + or p + impurity through the second storage electrode 132a formed as a transparent electrode, so that the first storage electrode 130 becomes conductive.

도 5c를 참조하면, 게이트 전극(106,206)이 형성된 게이트 절연막(112) 상에 층간 절연막(118)이 형성되고, 층간 절연막(118) 및 게이트 절연막(112)을 관통하는 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성된다. 5C, an interlayer insulating film 118 is formed on the gate insulating film 112 on which the gate electrodes 106 and 206 are formed, and a switch thin film transistor and a driving thin film transistor, which pass through the interlayer insulating film 118 and the gate insulating film 112, And respective source and drain contact holes 124S, 124D, 224S, and 224D are formed.

구체적으로, 층간 절연막(118)은 게이트 전극(106,206) 및 제2 스토리지 전극(132a,132b)이 형성된 게이트 절연막(112) 상에 산화 실리콘, 질화 실리콘 등과 같이 무기 절연 물질이 PECVD 또는 CVD 등의 증착 방법으로 전면 증착되어 형성된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 절연막(112), 층간 절연막(118)을 관통하여 스위치 박막 트랜지스터 및 구동 박막 트랜지스터의 액티브층(114,214)의 소스 및 드레인 영역(114S,114D,214S,214D)을 각각 노출시키는 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성되고, 제2 스토리지 전극(132a,132b)의 불투명 전극(132b)을 노출시키는 스토리지 컨택홀(136)이 형성된다. Specifically, the interlayer insulating film 118 is formed by depositing an inorganic insulating material such as silicon oxide, silicon nitride, or the like on the gate insulating film 112 on which the gate electrodes 106 and 206 and the second storage electrodes 132a and 132b are formed by PECVD or CVD Deposited on the substrate. Subsequently, the photolithography process and the etching process using the third mask pass through the gate insulating film 112 and the interlayer insulating film 118 to form the source and drain regions 114S and 114D of the active thin film transistor and the active layers 114 and 214 of the driving thin film transistor Drain contact holes 124S, 124D, 224S and 224D for exposing the opaque electrodes 132b of the second storage electrodes 132a and 132b and source and drain contact holes 124S, Is formed.

도 5d를 참조하면, 층간 절연막(118) 상에 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 전극(108,110,208,210)과, 제3 스토리지 전극(134)이 형성된다. 5D, source and drain electrodes 108, 110, 208 and 210 and a third storage electrode 134 of a switch thin film transistor and a driving thin film transistor are formed on an interlayer insulating layer 118, respectively.

구체적으로, 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 전극 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)은 층간 절연막(118) 상에 금속층을 형성한 후, 그 금속층을 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 전극 및 드레인 전극(108,110,208,210)은 소스 및 드레인 컨택홀(124S,124D,224S,224D)을 각각을 통해 소스 영역(114S,214S) 및 드레인 영역(114S,214D)과 각각 접속된다. 그리고, 스위치 박막 트랜지스터의 드레인 전극(210)은 이중층의 제2 스토리지 전극(132a,132b)까지 연장되어 스토리지 컨택홀(136)을 통해 제2 스토리지 전극(132a,132b)과 접속된다. 그리고, 제3 스토리지 전극(134)은 제2 스토리지 전극(132a)의 투명 전극과 층간 절연막(118)을 사이에 두고 중첩되도록 형성된다. 이때, 소스 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)은 단일층 또는 세층으로 형성할 수 있으며, 단일층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성할 수 있으며, 세층으로는 Mo/Al/Mo, Ti/Al/Ti, Cu/Mo/Ti, Mo/Ti/Al(Nd)으로 형성할 수 있다. Specifically, the source and drain electrodes 108, 110, 208 and 210 and the third storage electrode 134 of the switch thin film transistor and the driving thin film transistor are formed by forming a metal layer on the interlayer insulating film 118, A photolithography process and an etching process. The source and drain electrodes 108, 110, 208 and 210 of the switch thin film transistor and the drive thin film transistor respectively have source and drain regions 114S and 214S and drain regions 114S and 214D through source and drain contact holes 124S, 124D, 224S and 224D, Respectively. The drain electrode 210 of the switch thin film transistor extends to the second storage electrodes 132a and 132b in the double layer and is connected to the second storage electrodes 132a and 132b through the storage contact hole 136. [ The third storage electrode 134 is formed so as to overlap the transparent electrode of the second storage electrode 132a and the interlayer insulating film 118 therebetween. In this case, the source and drain electrodes 108, 110, 208 and 210 and the third storage electrode 134 may be formed of a single layer or three layers. As the single layer, Mo, Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, Al / Al alloy, and the three layers may be Mo / Al / Mo, Ti / Al / Ti, Cu / Mo / Ti and Mo / Ti / Al (Nd).

도 5e를 참조하면, 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)이 형성된 층간 절연막(118) 상에 보호막(119)이 형성되고, 보호막(119)을 관통하는 화소 컨택홀(120)이 형성된다. 5E, a protective film 119 is formed on the interlayer insulating film 118 in which the source and drain electrodes 108, 110, 208 and 210 and the third storage electrode 134 of the switch thin film transistor and the driving thin film transistor are formed, The pixel contact hole 120 is formed.

구체적으로, 보호막(118)은 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)이 형성된 층간 절연막(118) 상에 유기 절연 물질로 전면 증착되어 형성된다. Specifically, the passivation layer 118 is formed by over-depositing an organic insulating material on the interlayer insulating layer 118 on which the source and drain electrodes 108, 110, 208, and 210 of the switch thin film transistor and the driving thin film transistor are formed, .

이어서, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 보호막(119)을 관통하는 화소 컨택홀(120)이 형성된다. 화소 컨택홀(120)은 구동 박막 트랜지스터의 드레인 전극(110)을 노출시킨다. Then, a pixel contact hole 120 is formed through the protective film 119 through a photolithography process and an etching process using a fifth mask. The pixel contact hole 120 exposes the drain electrode 110 of the driving thin film transistor.

도 5f를 참조하면, 보호막(119)이 형성된 하부 기판(100) 상에 제1 전극(122)이 형성된다. Referring to FIG. 5F, a first electrode 122 is formed on a lower substrate 100 on which a protective film 119 is formed.

구체적으로, 보호막(119)이 형성된 하부 기판(100) 상에 반사 전극 재질로 금속층을 증착한 후, 그 금속층을 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 제1 전극(122)이 형성된다. 이러한, 제1 전극(122)은 화소 컨택홀(120)을 통해 구동 박막 트랜지스터와 접속된다. Specifically, a metal layer is deposited on the lower substrate 100 on which the protective film 119 is formed, and the metal layer is patterned by a photolithography process and an etching process using a sixth mask, thereby forming the first electrode 122 . The first electrode 122 is connected to the driving thin film transistor through the pixel contact hole 120.

도 5g를 참조하면, 제1 전극(122)이 형성된 하부 기판(100) 상에 뱅크홀을 포함하는 뱅크 절연막(150a)과 스페이서(150b)가 형성되며, 제1 전극(122)이 노출된 뱅크홀 내에 유기층(126)이 형성되며, 제2 전극(128)이 전면 형성된다. 5G, a bank insulating layer 150a including a bank hole and a spacer 150b are formed on a lower substrate 100 on which a first electrode 122 is formed, The organic layer 126 is formed in the hole, and the second electrode 128 is formed on the entire surface.

구체적으로, 제1 전극(122)이 형성된 하부 기판(100) 상에 유기 절연 물질이 전면 도포된다. 이어서, 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 유기 절연 물질이 패터닝됨으로써 제1 전극(122)을 노출시키는 뱅크홀을 포함하는 뱅크 절연막(150a)과 뱅크 절연막(150a)과 일체화된 스페이서(150b)가 형성된다. 이와 같이, 뱅크 절연막(150a)과 스페이서(150b)는 동시에 형성되므로 공정 수를 감소시킬 수 있으며, 그에 따른 공정 비용 및 공정 시간을 감소시킬 수 있다.Specifically, the organic insulating material is entirely coated on the lower substrate 100 on which the first electrode 122 is formed. Then, the organic insulating material is patterned by a photolithography process and an etching process using the seventh mask, thereby forming a bank insulating film 150a including a bank hole exposing the first electrode 122 and a spacer (not shown) integrated with the bank insulating film 150a 150b are formed. Since the bank insulating film 150a and the spacer 150b are formed at the same time, the number of process steps can be reduced, and the process cost and process time can be reduced accordingly.

이후, 제1 전극(122)이 노출된 뱅크홀 내에 정공 주입층과 정공 수송층, 발광층, 전자 수송층이 포함된 유기층(126)이 순차적으로 형성된다. 그런 다음, 유기층(126)이 형성된 하부 기판(100) 전면에 음극(128)이 형성된다. Thereafter, a hole injecting layer, an organic layer 126 including a hole transporting layer, a light emitting layer, and an electron transporting layer are sequentially formed in the bank holes in which the first electrode 122 is exposed. Then, a cathode 128 is formed on the entire surface of the lower substrate 100 on which the organic layer 126 is formed.

도시하지 않았지만, 도 5a 내지 도 5g를 통해 마련된 하부 기판(100)과 상부 기판(미도시)이 합착된다. 상부 기판은 인 캡 글래스(Encap glass)으로 형성될 수 있으며, 상부 기판과 하부 기판(100)은 프릿 실(Frit seal)을 이용하여 합착된다.Although not shown, the lower substrate 100 and the upper substrate (not shown) provided through FIGS. 5A to 5G are joined together. The upper substrate may be formed of encaps glass, and the upper substrate and the lower substrate 100 may be bonded together using a frit seal.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

100 : 하부 기판 108,208 : 소스 전극
110,210 : 드레인 전극 112 : 게이트 절연막
114, 214 : 액티브층 116 : 버퍼막
118 : 층간 절연막 119: 보호막
120 : 화소 컨택홀 122 : 제1 전극
126 : 유기층 128 : 제2 전극
130 : 제1 스토리지 전극 132a,132b : 제2 스토리지 전극
134 : 제3 스토리지 전극100: lower substrate 108, 208: source electrode
110, 210: drain electrode 112: gate insulating film
114, 214: active layer 116: buffer film
118: Interlayer insulating film 119: Protective film
120: pixel contact hole 122: first electrode
126: organic layer 128: second electrode
130: first storage electrode 132a, 132b: second storage electrode
134: third storage electrode

Claims (10)

기판 상에 위치하고, 액티브층, 게이트 절연막, 게이트 전극, 층간 절연막, 소스 전극 및 드레인 전극을 포함하는 구동 트랜지스터와;
상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극과, 상기 제1 전극 상에 형성되어 빛을 발광하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 유기 전계 발광 소자와;
상기 구동 트랜지스터의 액티브층과 동일층에 위치하는 제1 스토리지 전극 및 상기 게이트 절연막에 의해 상기 제1 스토리지 전극과 절연되고, 투명 전극의 단일층 영역 및 투명 전극과 불투명 전극의 이중층 영역으로 이루어진 제2 스토리지 전극을 포함하는 스토리지 캐패시터를 구비하되,
상기 구동 트랜지스터의 액티브층은 상기 소스 전극과 접속되는 소스 영역, 상기 드레인 전극과 접속되는 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함하고,
상기 제2 스토리지 전극의 단일층 영역은 상기 제1 스토리지 전극과 중첩하며,
상기 제1 스토리지 전극은 상기 액티브층의 소스 영역 및 드레인 영역과 동일한 불순물을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널.A driving transistor located on the substrate and including an active layer, a gate insulating film, a gate electrode, an interlayer insulating film, a source electrode, and a drain electrode;
An organic electroluminescent device comprising a first electrode connected to a drain electrode of the driving transistor, an organic layer formed on the first electrode and emitting light, and a second electrode formed on the organic layer;
A first storage electrode located on the same layer as the active layer of the driving transistor, and a second storage electrode insulated from the first storage electrode by the gate insulating film, the second storage electrode comprising a single layer region of the transparent electrode and a bilayer region of the transparent electrode and the non- And a storage capacitor including a storage electrode,
Wherein the active layer of the driving transistor includes a source region connected to the source electrode, a drain region connected to the drain electrode, and a channel region located between the source region and the drain region,
A single layer region of the second storage electrode overlaps the first storage electrode,
Wherein the first storage electrode comprises the same impurity as the source region and the drain region of the active layer. 제1항에 있어서,
상기 기판과 상기 유기 전계 발광 소자 사이에 위치하고, 액티브층, 게이트 절연막, 게이트 전극, 층간 절연막, 소스 전극 및 드레인 전극을 포함하는 스위칭 트랜지스터를 더 포함하되,
상기 스위칭 트랜지스터의 드레인 전극은 상기 제2 스토리지 전극의 불투명 전극과 접속되는 것을 특징으로 하는 유기 전계 발광 표시 패널.The method according to claim 1,
Further comprising a switching transistor located between the substrate and the organic electroluminescent device and including an active layer, a gate insulating layer, a gate electrode, an interlayer insulating layer, a source electrode, and a drain electrode,
And the drain electrode of the switching transistor is connected to the opaque electrode of the second storage electrode. 제1항에 있어서,
상기 스토리지 캐패시터는 상기 층간 절연막에 의해 상기 제2 스토리지 전극과 절연되고, 상기 제2 스토리지 전극의 단일층 영역과 중첩하는 제3 스토리지 전극을 더 포함하되,
상기 제3 스토리지 전극은 상기 구동 트랜지스터의 드레인 전극과 동일한 물질을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method according to claim 1,
The storage capacitor further comprises a third storage electrode insulated from the second storage electrode by the interlayer insulating film and overlapping a single layer region of the second storage electrode,
Wherein the third storage electrode comprises the same material as the drain electrode of the driving transistor. 제1항에 있어서,
상기 게이트 전극은 투명 전극과 불투명 전극이 적층된 이중층으로 이루어지되,
상기 게이트 전극의 투명 전극 및 불투명 전극은 각각 상기 제2 스토리지 전극의 투명 전극 및 불투명 전극과 동일한 물질을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method according to claim 1,
Wherein the gate electrode comprises a double layer in which a transparent electrode and an opaque electrode are stacked,
Wherein the transparent electrode and the opaque electrode of the gate electrode each comprise the same material as the transparent electrode and the opaque electrode of the second storage electrode. 제1항에 있어서,
상기 제1 전극을 노출시키도록 뱅크홀이 구비된 뱅크 절연막을 더 포함하되,
상기 유기층은 상기 뱅크홀 내에 위치하는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method according to claim 1,
Further comprising: a bank insulating layer having a bank hole for exposing the first electrode,
And the organic layer is located in the bank hole. 제5항에 있어서,
상기 뱅크 절연막 상에 위치하는 스페이서를 더 포함하되,
상기 스페이서는 상기 뱅크 절연막과 동일한 물질을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널. 6. The method of claim 5,
And a spacer disposed on the bank insulating film,
Wherein the spacer comprises the same material as the bank insulating layer. 기판 상에 구동 트랜지스터의 액티브층과 제1 스토리지 전극을 형성하는 단계와;
상기 액티브층과 상기 제1 스토리지 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상에 상기 구동 트랜지스터의 게이트 전극을 형성하는 단계와;
상기 게이트 절연막 상에 투명 전극의 단일층 영역 및 투명 전극과 불투명 전극의 이중층 영역으로 이루어진 제2 스토리지 전극을 형성하는 단계와;
상기 게이트 전극 및 상기 제2 스토리지 전극이 형성된 기판에 불순물을 도핑하여 상기 구동 트랜지스터의 액티브층에 소스 영역 및 드레인 영역을 형성하는 단계와;
상기 소스 영역 및 상기 드레인 영역이 형성된 기판 상에 층간 절연막을 형성하는 단계와;
상기 층간 절연막 상에 상기 액티브층의 소스 영역과 접속하는 소스 전극 및 상기 액티브층의 드레인 영역과 접속하는 드레인 전극을 형성하는 단계와;
상기 층간 절연막 상에 상기 구동 트랜지스터의 드레인 전극을 노출시키는 보호막을 형성하는 단계와;
상기 보호막 상에 상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계를 포함하되,
상기 제2 스토리지 전극의 단일층 영역은 상기 제1 스토리지 전극과 중첩하고,
상기 제1 스토리지 전극은 상기 소스 영역 및 상기 드레인 영역을 형성하는 단계에 의해 불순물이 도핑되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. Forming an active layer and a first storage electrode of a driving transistor on a substrate;
Forming a gate insulating film on the substrate on which the active layer and the first storage electrode are formed;
Forming a gate electrode of the driving transistor on the gate insulating film;
Forming a second storage electrode composed of a single layer region of the transparent electrode and a double layer region of the transparent electrode and opaque electrode on the gate insulating film;
Forming a source region and a drain region in an active layer of the driving transistor by doping an impurity into a substrate on which the gate electrode and the second storage electrode are formed;
Forming an interlayer insulating film on the substrate on which the source region and the drain region are formed;
Forming a source electrode connected to a source region of the active layer and a drain electrode connected to a drain region of the active layer on the interlayer insulating film;
Forming a protective film on the interlayer insulating film exposing a drain electrode of the driving transistor;
And forming an organic electroluminescent device connected to the drain electrode of the driving transistor on the protective film,
A single layer region of the second storage electrode overlaps with the first storage electrode,
Wherein the first storage electrode is doped with impurities by forming the source region and the drain region. 제7항에 있어서,
상기 구동 트랜지스터의 게이트 전극과 제2 스토리지 전극을 형성하는 단계는 상기 게이트 절연막 상에 투명 전극층, 불투명 전극층, 포토레지스트를 순차적으로 형성하는 단계와; 상기 포토레지스트를 부분 노광 마스크를 통해 서로 다른 두께를 가지는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와; 상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 투명 전극층 및 불투명 전극층을 패터닝하여 투명 전극 및 불투명 전극으로 이루어진 이중층의 게이트 전극과 이중층의 제2 스토리지 전극을 형성하는 단계와; 상기 제1 및 제2 포토레지스트 패턴을 애싱하여 상기 제2 포토레지스트 패턴을 제거하고, 상기 제1 포토레지스트 패턴을 남게 하는 단계와; 상기 남은 제1 포토레지스트 패턴을 이용해서 상기 제1 스토리지 전극과 중첩되는 부분에 불투명 전극을 제거하는 단계를 포함하고,
상기 기판에 불순물을 도핑하는 단계는 상기 남은 제1 포토레지스트 패턴을 제거하는 단계와; 상기 제1 포토레지스트 패턴이 제거된 기판에 n+ 또는 p+ 불순물을 도핑하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 8. The method of claim 7,
The forming of the gate electrode and the second storage electrode of the driving transistor may include sequentially forming a transparent electrode layer, an opaque electrode layer, and a photoresist on the gate insulating layer; Forming a first photoresist pattern and a second photoresist pattern having different thicknesses through the partial exposure mask; Patterning the transparent electrode layer and the opaque electrode layer by an etching process using the first and second photoresist patterns to form a double layer gate electrode made of a transparent electrode and an opaque electrode and a second storage electrode in a double layer; Removing the second photoresist pattern by ashing the first and second photoresist patterns to leave the first photoresist pattern; Removing the opaque electrode at a portion overlapping with the first storage electrode using the remaining first photoresist pattern,
Wherein the step of doping the substrate with impurities comprises: removing the remaining first photoresist pattern; And doping n + or p + impurities to the substrate from which the first photoresist pattern has been removed. 제7항에 있어서,
상기 유기 전계 발광 소자를 형성하는 단계는 상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극을 상기 보호막 상에 형성하는 단계와; 상기 제1 전극을 노출시키는 뱅크 홀이 구비된 뱅크 절연막을 형성하는 단계와; 상기 뱅크 절연막 상에 스페이서를 형성하는 단계와; 상기 뱅크 홀 내에 유기층과 제2 전극을 형성하는 단계를 포함하되,
상기 스페이서는 상기 뱅크 절연막과 동일 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 8. The method of claim 7,
Forming the organic electroluminescent device includes forming a first electrode on the passivation layer, the first electrode being connected to the drain electrode of the driving transistor; Forming a bank insulating film having a bank hole exposing the first electrode; Forming a spacer on the bank insulating film; Forming an organic layer and a second electrode in the bank hole,
Wherein the spacers are formed of the same material as the bank insulating layer. 제9항에 있어서,
상기 층간 절연막과 상기 보호막 사이에 상기 제2 스토리지 전극의 단일층 영역과 중첩하는 제3 스토리지 전극을 형성하는 단계를 더 포함하되,
상기 제3 스토리지 전극은 상기 소스 전극 및 상기 드레인 전극과 동시에 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 10. The method of claim 9,
Further comprising forming a third storage electrode between the interlayer dielectric and the passivation layer to overlap a single layer region of the second storage electrode,
Wherein the third storage electrode is formed simultaneously with the source electrode and the drain electrode.

Images