KR101879022B1 - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101879022B1
KR101879022B1 KR1020150121844A KR20150121844A KR101879022B1 KR 101879022 B1 KR101879022 B1 KR 101879022B1 KR 1020150121844 A KR1020150121844 A KR 1020150121844A KR 20150121844 A KR20150121844 A KR 20150121844A KR 101879022 B1 KR101879022 B1 KR 101879022B1
Authority
KR
South Korea
Prior art keywords
gas
etching
rotary table
film
film forming
Prior art date
Application number
KR1020150121844A
Other languages
English (en)
Other versions
KR20160027928A (ko
Inventor
시게히로 미우라
히토시 가토
준 사토
히로유키 기쿠치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160027928A publication Critical patent/KR20160027928A/ko
Application granted granted Critical
Publication of KR101879022B1 publication Critical patent/KR101879022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/7618—Means for blanket deposition
    • H01L2224/76181—Means for blanket deposition for spin coating, i.e. spin coater

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma & Fusion (AREA)

Abstract

기판 처리 방법이며, 상기 회전 테이블의 회전 방향을 따라서 상기 에칭 가스가 공급되는 처리 영역과, 상기 에칭 가스가 공급되지 않고 퍼지 가스가 공급되는 퍼지 영역으로 구획된 처리실 내에 설치된 회전 테이블 상에 기판을 적재한다. 에칭 가스를 상기 처리 영역에 공급한다. 퍼지 가스를 상기 퍼지 영역에 공급한다. 회전 테이블을 회전시키고, 상기 회전 테이블을 1회전시킨 때 상기 기판이 상기 처리 영역과 상기 퍼지 영역을 1회씩 통과하도록 한다. 상기 기판이 상기 처리 영역을 통과한 때 상기 기판의 표면에 형성된 막을 에칭한다. 상기 회전 테이블의 회전 속도를 변화시킴으로써, 상기 막을 에칭하는 에칭 레이트 또는 에칭 후의 상기 막의 표면 조도를 제어한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
관련 출원의 참조
본 출원은, 2014년 9월 2일에 일본 특허청에 출원된 일본 특허 출원 2014-178216호에 기초하는 우선권을 주장하는 것이며, 일본 특허 출원 2014-178216호의 전체 내용을 여기에 원용한다.
본 발명은 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
일본 특허 공개 제2010-56470호 공보에 기재되어 있는 바와 같이, 반도체 디바이스의 회로 패턴의 가일층 미세화에 수반하여, 반도체 디바이스를 구성하는 여러 가지 막에 대해서도, 가일층의 박막화 및 균일화가 요구되고 있다. 이와 같은 요구에 따른 성막 방법으로서, 제1 반응 가스를 기판에 공급해서 기판의 표면에 제1 반응 가스를 흡착시키고, 다음으로 제2 반응 가스를 기판에 공급해서 기판의 표면에 흡착된 제1 반응 가스와 제2 반응 가스를 반응시킴으로써, 반응 생성물로 구성되는 막을 기판 상에 퇴적시키는, 소위 분자층 성막법(MLD:Molecular Layer Deposition, 원자층 성막법(ALD:Atomic Layer deposition)이라고도 함)이 알려져 있다. 이러한 성막 방법에 의하면, 반응 가스가 (준)자기 포화적으로 기판 표면에 흡착할 수 있기 때문에, 높은 막 두께 제어성, 우수한 균일성, 및 우수한 매립 특성을 실현할 수 있다.
그러나, 회로 패턴의 미세화에 수반하여, 예를 들어 트렌치 소자 분리 구조에 있어서의 트렌치나, 라인 스페이스·패턴에 있어서의 스페이스의 애스펙트비가 커짐에 따라서, 분자층 성막법에 있어서도, 트렌치나 스페이스를 매립하는 것이 곤란한 경우가 있다.
예를 들어, 30㎚ 정도의 폭을 갖는 스페이스를 산화 실리콘막으로 매립하려고 하면, 좁은 스페이스의 저부에 반응 가스가 진입하기 어렵기 때문에, 스페이스를 구획 형성하는 라인 측벽의 상단부 근방에서의 막 두께가 두꺼워져, 저부측에서 막 두께가 얇아지는 경향이 있다. 그로 인해, 스페이스에 매립된 산화 실리콘막에는 보이드가 발생하는 경우가 있다. 그러한 산화 실리콘막이, 예를 들어 후속의 에칭 공정에 있어서 에칭되면, 산화 실리콘막의 상면에, 보이드와 연통되는 개구가 형성되는 경우가 있다. 그렇다면, 그러한 개구로부터 보이드에 에칭 가스(또는 에칭액)가 진입되어 오염이 발생하거나, 또는 이후의 메타라이제이션 시에 보이드 중에 금속이 인입되어, 결함이 발생하거나 할 우려가 있다.
이러한 문제는, ALD법에 한하지 않고, 화학적 기상 성장(CVD:Chemical Vapor Deposition)법에 있어서도 발생할 수 있다. 예를 들어, 반도체 기판에 형성되는 접속 구멍에 도전성 물질의 막을 매립하여, 도전성의 접속 구멍(소위 플러그)을 형성할 때, 플러그 중에 보이드가 형성되어 버리는 경우가 있다. 일본 특허 공개 제2003-142484호 공보에 기재되어 있는 바와 같이, 이것을 억제하기 위해서, 접속 구멍을 도전성 물질로 매립할 때, 접속 구멍의 상부에 형성되는 도전성 물질의 오버행 형상부를 에치 백에 의해 제거하는 공정을 반복해서 행함으로써, 보이드가 억제된 도전성 접속 구멍(소위 플러그)을 형성하는 방법이 제안되어 있다.
그러나, 일본 특허 공개 제2003-142484호 공보에 기재된 발명에 있어서는, 도전성 물질의 막의 성막과 에치백을 서로 다른 장치에서 행해야 하고, 장치간에서의 웨이퍼의 반송이나, 각 장치 내에서의 처리 조건의 안정화에 시간을 필요로 하기 때문에, 스루풋을 향상시킬 수 없다는 문제가 있었다.
또한, 이러한 일본 특허 공개 제2003-142484호 공보에 기재된 문제를 해결하기 위해, 일본 특허 공개 제2012-209394호 공보에 기재되어 있는 바와 같이, 기판 표면에 형성되는 오목 형상 패턴에서의 보이드 발생을 저감하면서, 고스루풋으로 매립하는 것이 가능한 성막 방법 및 성막 장치로서, 기판이 적재되는 회전 테이블과, 회전 테이블의 기판 적재면에 대하여 성막용 제1 및 제2 반응 가스를 공급 가능한 제1 및 제2 반응 가스 공급부와, 제1 및 제2 반응 가스가 서로 반응해서 생성된 반응 생성물을 개질하는 개질 가스 및 에칭하는 에칭 가스를 활성화해서 공급하는 활성화 가스 공급부를 포함하는 성막 장치를 사용하여, 동일 처리실 내에서 회전 테이블의 회전에 의해 성막, 개질 및 에칭을 순서대로 반복하는 성막 방법이 제안되어 있다.
그러나, 상술한 일본 특허 공개 제2012-209394호 공보에 기재된 성막 방법에서는, 에칭 레이트, 에칭된 막의 표면 조도 등의 에칭 조건을 미세하게 제어할 수 없어, 성막과 에칭과의 밸런스를 최적인 조건으로 하는 것이 곤란하고, 기판 표면에 형성된 오목 형상 패턴의 형상(애스펙트비 등), 성막하는 막의 종류 등에 따라서는, 고품질의 성막을 행하는 것이 곤란한 경우도 있었다.
일본 특허 공개 제2010-56470호 공보 일본 특허 공개 제2003-142484호 공보 일본 특허 공개 제2012-209394호 공보
따라서, 본 발명은 에칭 레이트, 에칭 후의 막의 표면 조도 등의 에칭 조건을 제어 가능하고, 다양한 조건 하에서도 원하는 기판 처리를 행할 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태에 관한 기판 처리 방법이 제공된다. 기판 처리 방법에 있어서, 상기 회전 테이블의 회전 방향을 따라서 상기 에칭 가스가 공급되는 처리 영역과, 상기 에칭 가스가 공급되지 않고 퍼지 가스가 공급되는 퍼지 영역으로 구획된 처리실 내에 설치된 회전 테이블 상에 기판을 적재한다. 에칭 가스를 상기 처리 영역에 공급한다. 퍼지 가스를 상기 퍼지 영역에 공급한다. 회전 테이블을 회전시키고, 상기 회전 테이블을 1회전시킨 때 상기 기판이 상기 처리 영역과 상기 퍼지 영역을 1회씩 통과하도록 한다. 상기 기판이 상기 처리 영역을 통과한 때 상기 기판의 표면에 형성된 막을 에칭한다. 상기 회전 테이블의 회전 속도를 변화시킴으로써, 상기 막을 에칭하는 에칭 레이트 또는 에칭 후의 상기 막의 표면 조도를 제어한다.
본 발명의 다른 형태에 관한 기판 처리 장치는, 처리실을 갖는다. 기판을 표면 상에 적재 가능한 회전 테이블이, 상기 처리실 내에 설치된다. 기판 처리 장치는, 상기 회전 테이블의 상기 표면에 제1 성막 가스를 공급 가능한 제1 성막 가스 공급부를 포함한다. 상기 제1 성막 가스 공급부와 상기 회전 테이블의 주위 방향으로 이격하여, 상기 제1 성막 가스와 반응하는 제2 성막 가스를 상기 회전 테이블의 상기 표면에 공급 가능한 제2 성막 가스 공급부가 설치된다. 상기 제1 및 제2 성막 가스 공급부와 상기 회전 테이블의 주위 방향으로 이격하여, 상기 회전 테이블의 상기 표면에 제1 에칭 가스를 공급 가능한 제1 에칭 가스 공급부가 설치된다. 상기 제1 에칭 가스 공급부와 접근하여, 상기 회전 테이블의 표면에 도달 전에 상기 제1 에칭 가스와 직접적으로 반응 가능하게 제2 에칭 가스를 공급하는 제2 에칭 가스 공급부가 설치된다.
도 1은 본 발명의 실시 형태에 관한 기판 처리 장치의 일례의 단면도.
도 2는 본 발명의 실시 형태에 관한 기판 처리 장치의 일례의 사시도.
도 3은 본 발명의 실시 형태에 관한 기판 처리 장치의 일례의 개략적인 상면도.
도 4a 및 도 4b는 본 발명의 실시 형태에 관한 기판 처리 장치의 가스 노즐 및 노즐 커버의 구성도.
도 5는 본 발명의 실시 형태에 관한 기판 처리 장치의 일례의 일부 단면도.
도 6은 본 발명의 실시 형태에 관한 기판 처리 장치의 일례의 다른 일부 단면도.
도 7a 내지 도 7c는 에칭 공정에 있어서의 진공 용기 내의 N2 체적 농도를 도시한 시뮬레이션도.
도 8은 도 7a 내지 도 7c와 마찬가지의 조건 하에 있어서, 제2 처리 영역 P2의 HF 체적 농도의 시뮬레이션 결과를 도시한 도면.
도 9a 내지 도 9c는 에칭 공정에 있어서의 제2 처리 영역 P2의 NH3 체적 농도의 시뮬레이션 결과를 도시한 도면.
도 10은 본 발명의 실시 형태에 관한 기판 처리 방법으로 실시하는 에칭 공정의 회전수 의존성을 조사한 실험 결과.
도 11a 내지 도 11f는 회전 테이블(2)의 회전 속도와 에칭 후의 실리콘 산화막의 표면 조도와의 관계를 조사하기 위해서 행한 실험의 결과를 도시하는 도면.
도 12a 내지 도 12e는 웨이퍼 W의 표면에 비아, 트렌치 등의 오목 형상 패턴이 형성되어 있는 경우의 에칭과 회전 테이블의 회전 속도와의 관계를 나타내는 실험 결과.
도 13은 도 12에서 도시한 실험 결과를, 비아의 위치마다 에칭량(㎚)으로 수치로서 나타낸 도면.
도 14a 내지 도 14e는 본 발명의 실시 형태에 관한 기판 처리 방법의 일례의 전단 공정을 도시한 도면.
도 15a 내지 도 15d는 본 발명의 실시 형태에 관한 기판 처리 방법의 일례의 후단의 공정을 도시한 도면.
이하, 도면을 참조하여, 본 발명을 실시하기 위한 형태의 설명을 행한다.
이하, 첨부의 도면을 참조하면서, 본 발명의 한정적이지 않은 예시의 실시 형태에 대해서 설명한다. 첨부한 전체 도면 중, 동일 또는 대응하는 부재 또는 부품에 대해서는, 동일 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다. 또한, 도면은, 부재 또는 부품간의 상대비를 나타내는 것을 목적으로 하지 않고, 따라서, 구체적인 치수는, 이하의 한정적이지 않은 실시 형태에 비추어, 당업자에 의해 결정되어야 할 것이다.
[기판 처리 장치]
처음에, 본 발명의 본 실시 형태에 관한 기판 처리 장치에 대해서 도면을 사용해서 설명한다.
도 1은, 본 실시 형태에 관한 기판 처리 장치의 일례의 단면도이며, 도 2는, 본 실시 형태에 관한 기판 처리 장치의 일례의 사시도이다. 또한, 도 3은, 본 실시 형태에 관한 기판 처리 장치의 일례의 개략적인 상면도이다.
도 1부터 도 3까지를 참조하면, 이 기판 처리 장치는, 거의 원형의 평면 형상을 갖는 편평한 진공 용기(처리실, 챔버)(1)와, 이 진공 용기(1) 내에 설치되고, 진공 용기(1)의 중심에 회전 중심을 갖는 회전 테이블(2)을 구비하고 있다. 진공 용기(1)는, 바닥이 있는 원통 형상을 갖는 용기 본체(12)와, 용기 본체(12)의 상면에 대하여 예를 들어 ○링 등의 시일 부재(13)(도 1)를 통해서 기밀하게 착탈 가능하게 배치되는 천장판(11)을 갖고 있다.
회전 테이블(2)은, 중심부에서 원통 형상의 코어부(21)에 고정되고, 이 코어부(21)는, 연직 방향으로 신장되는 회전축(22)의 상단부에 고정되어 있다. 회전축(22)은 진공 용기(1)의 저부(14)를 관통하고, 그 하단부가 회전축(22)(도 1)을 연직축 주위로 회전시키는 구동부(23)에 설치되어 있다. 회전축(22) 및 구동부(23)는, 상면이 개구된 통형상의 케이스체(20) 내에 수납되어 있다. 이 케이스체(20)는 그 상면에 설치된 플랜지 부분이 진공 용기(1)의 저부(14)의 하면에 기밀하게 설치되어 있고, 케이스체(20)의 내부 분위기와 외부 분위기와의 기밀 상태가 유지되어 있다.
회전 테이블(2)의 표면에는, 도 2 및 도 3에 도시하는 바와 같이 회전 방향(주위 방향)을 따라 복수(도시의 예에서는 5매)의 기판인 반도체 웨이퍼(이하 「웨이퍼」라고 함) W를 적재하기 위한 원 형상 오목부(24)가 설치되어 있다. 또한 도 3에는 편의상 1개의 오목부(24)에만 웨이퍼 W를 나타낸다. 이 오목부(24)는, 웨이퍼 W의 직경(예를 들어 300㎜)보다도 약간 예를 들어 4㎜ 큰 내경과, 웨이퍼 W의 두께와 거의 동일한 깊이를 갖고 있다. 따라서, 웨이퍼 W를 오목부(24)에 적재하면, 웨이퍼 W의 표면과 회전 테이블(2)의 표면(웨이퍼 W가 적재되지 않는 영역)이 동일한 높이가 된다.
도 2 및 도 3은, 진공 용기(1) 내의 구조를 설명하는 도면이며, 설명의 편의상, 천장판(11)의 도시를 생략하고 있다. 도 2 및 도 3에 도시하는 바와 같이, 회전 테이블(2)의 상방에는, 각각 예를 들어 석영으로 이루어지는 제1 및 제2 성막 가스 노즐(311, 312), 제1 및 제2 에칭 가스 노즐(321, 322) 및 분리 가스 노즐(41, 42)이 배치되어 있다. 도시의 예에서는, 진공 용기(1)의 주위 방향으로 간격을 두고, 반송구(15)(후술)로부터 시계 방향(회전 테이블(2)의 회전 방향)으로 제2 성막 가스 노즐(312), 분리 가스 노즐(41), 제1 성막 가스 노즐(311), 분리 가스 노즐(42) 및 제1 및 제2 에칭 가스 노즐(321, 322) 순으로 배열되어 있다. 이 노즐(311, 312, 321, 322, 41 및 42)은, 각각의 기단부인 가스 도입 포트(311a, 312a, 321a, 322a, 41a 및 42a)(도 3)가 용기 본체(12)의 외주벽에 고정되고, 진공 용기(1)의 외주벽으로부터 진공 용기(1) 내에 도입되고 있다. 그리고, 용기 본체(12)의 반경 방향을 따라서 회전 테이블(2)에 대하여 노즐이 평행하게 연장되도록 설치되어 있다.
본 실시 형태의 기판 처리 방법에 있어서는, 제1 성막 가스 노즐(311)로부터 공급하는 제1 성막 가스로서, 예를 들어 Si 함유 가스를 사용할 수 있다. Si 함유 가스로서는, 여러 가지 가스를 사용할 수 있지만, 예를 들어 LTO 가스를 사용해도 된다. 또한, 제2 성막 가스 노즐(312)로부터 공급하는 제2 성막 가스로서, 예를 들어 산화 가스를 사용해도 된다. 산화 가스로서는, 산소(O2) 가스 및/또는 오존(O3) 가스를 사용해도 된다. 이에 의해, SiO2막을 웨이퍼 W 상에 형성할 수 있다.
또한, 예를 들어 제1 에칭 가스 노즐(321)로부터 공급하는 제1 에칭 가스로서 암모니아(NH3) 가스를 사용하고, 제2 에칭 가스 노즐(322)로부터 공급하는 제2 에칭 가스로서 불화 수소(HF) 가스를 사용해도 된다. 이로 인해, 도 2, 도 3에 도시하는 바와 같이, 제1 및 제2 에칭 가스 노즐(321, 322)을 2개 배치하고, 한쪽의 제2 가스 노즐(321)로부터 암모니아 가스를, 다른 쪽의 제2 가스 노즐(322)로부터 불화 수소(HF)를 공급하도록 구성할 수 있다. 이 경우, 한쪽의 제1 에칭 가스 노즐(321)이 암모니아 가스 공급용 에칭 가스 노즐, 다른 쪽의 제2 에칭 가스 노즐(322)이 불화 수소 가스 공급용 에칭 가스 노즐이 된다. 또한, 이때, 암모니아 가스와, 불화 수소 가스를 공급하는 노즐(321, 322)은 어느 쪽이 회전 테이블의 회전 방향 상류측에 배치되어 있어도 된다. 즉, 상류측의 제1 에칭 가스 노즐(321)로부터 불화 수소 가스를 공급하고, 다른 쪽의 제2 에칭 가스 노즐(322)로부터 암모니아 가스를 공급해도 된다. 이렇게 에칭 가스 노즐(321, 322)을 2개 설치하는 경우, 제1 에칭 가스 노즐(321)과 제2 에칭 가스 노즐(322)은 도 2, 도 3에 도시하는 바와 같이 인접하고, 양자가 서로 대략 평행하게 되도록 배치하는 것이 바람직하지만, 이러한 형태에 한정되는 것은 아니다. 예를 들어, 제1 에칭 가스 노즐(321)과 제2 에칭 가스 노즐(322)은, 제1 에칭 가스와 제2 에칭 가스의 직접적인 반응이 가능한 범위에서, 이격하여 배치하는 것도 가능하다.
또한, 미리 암모니아 가스와, 불화 수소 가스를 혼합해 두고, 제1 및 제2 에칭 가스 노즐을 1개의 노즐에 의해 공급하도록 구성할 수도 있다.
또한, 에칭 가스 및 에칭 방법에 대해서는, 여러 가지 가스 및 방법을 채용할 수 있다. 예를 들어, ClF3 등의 F 함유 가스를 사용해서 고온 에칭에 의해 에칭해도 되고, NF3 등의 F 함유 가스를 플라즈마에 의해 분해하고, F 라디칼에 의한 에칭을 행해도 된다.
제1 및 제2 성막 가스 노즐(311, 312)에는, 각각 제1 및 제2 성막 가스가 저류되는 제1 및 제2 성막 가스 공급원이 개폐 밸브나 유량 조정기(모두 도시하지 않음)를 통해서 접속되어 있다. 또한, 제1 및 제2 에칭 가스 노즐(321, 322)에는, 각각 제1 및 제2 에칭 가스가 저류되는 제1 및 제2 에칭 가스 공급원이 개폐 밸브나 유량 조정기(모두 도시하지 않음)를 통해서 접속되어 있다.
제1 및 제2 성막 가스는, 성막하려고 하는 막에 따라, 여러 가지 성막 가스를 사용할 수 있다. 본 실시 형태에 있어서는, 실리콘 산화막(SiO2막)을 성막하는 경우를 예로 들어 설명한다. 이 경우, 제1 성막 가스로서는, 실리콘 함유 가스를 바람직하게 사용할 수 있다. 구체적인 실리콘 함유 가스는 특별히 한정되는 것은 아니지만, 상술한 LTO 외에, 예를 들어 3DMAS(트리스디메틸아미노실란 Si(N(CH3)2)3H), 4DMAS(테트라키스디메틸아미노실란 Si(N(CH3)2))4) 등의 아미노실란계나, TCS(테트라클로로실란 SiCl4), DCS(디클로로실란 SiH2Cl2), SiH4(모노실란), HCD(헥사 클로로디실란 Si2Cl6) 등을 바람직하게 사용할 수 있다.
또한, 제2 성막 가스로서는, 상술한 바와 같이, 수소 가스와, 산화 가스를 바람직하게 사용할 수 있고, 산화 가스로서는, 산소 가스 및/또는 오존 가스를 바람직하게 사용할 수 있다. 특히 치밀한 실리콘 산화막이 얻어진다는 점에서, 산화 가스는 오존 가스를 포함하고 있는 것이 보다 바람직하다.
또한, 분리 가스 노즐(41, 42)에는, Ar이나 He 등의 희가스나 N2 가스(질소 가스) 등의 불활성 가스의 공급원이 개폐 밸브나 유량 조정기(모두 도시하지 않음)를 통해서 접속되어 있다. 불활성 가스로서는 특별히 한정되는 것이 아니라, 상기와 같이 희가스나, N2 가스 등을 사용할 수 있지만, 예를 들어 N2 가스를 바람직하게 사용할 수 있다. 또한, 이 불활성 가스는, 소위 퍼지 가스로서 사용된다.
제1 및 제2 성막 가스 노즐(311, 312), 제1 및 제2 에칭 가스 노즐(321, 322)에는, 회전 테이블(2)을 향해서 하방으로 개구되는 복수의 가스 토출 구멍(33)(도 5 참조)이 제1 및 제2 성막 가스 노즐(311, 312), 제1 및 제2 에칭 가스 노즐(321, 322)의 길이 방향을 따라서 배열되어 있다. 가스 토출 구멍(33)의 배치에 대해서는 특별히 한정되는 것은 아니지만, 예를 들어 10㎜의 간격으로 배열할 수 있다. 제1 성막 가스 노즐(31)의 하방 영역은, 제1 성막 가스를 웨이퍼 W에 흡착시키기 위한 제1 처리 영역 P1이 된다. 제1 및 제2 에칭 가스 노즐(321, 322) 및 제2 성막 가스 노즐(312)의 하방 영역은, 제2 처리 영역 P2가 된다. 제2 처리 영역 P2에는, 제2 성막 가스 노즐(312)과 제1 및 제2 에칭 가스 노즐(321, 322)이 공존하고 있지만, 에칭을 행할 때에는, 제2 성막 가스 노즐로부터는 제2 성막 가스를 공급하지 않거나, 희가스나 N2 가스 등의 퍼지 가스를 공급하고, 제1 및 제2 에칭 가스 노즐(321, 322)로부터 제1 및 제2 에칭 가스를 각각 공급함으로써, 제2 처리 영역 P2 내에서 에칭 공정을 행할 수 있다. 또한, 이 경우, 제1 처리 영역 P1이라도, 제1 성막 가스 노즐(311)로부터 제1 성막 가스를 공급하지 않거나, 희가스나 N2 가스 등의 퍼지 가스를 공급한다.
한편, 성막을 행할 때에는, 제1 및 제2 에칭 가스 노즐(321, 322)로부터는 에칭 가스를 공급하지 않거나, 또는 희가스나 N2 가스 등의 퍼지 가스를 공급하고, 제2 성막 가스 노즐(312)로부터 제2 성막 가스를 공급함으로써, 제1 및 제2 처리 영역 P1, P2 내에서 성막 공정을 행할 수 있다.
또한, 제1 및 제2 성막 가스 노즐(311, 312)로부터 제1 및 제2 성막 가스, 제1 및 제2 에칭 가스 노즐(321, 322)로부터 제1 및 제2 에칭 가스를 동시에 공급하고, 회전 테이블(2)을 반시계 방향으로 회전시킴으로써, 회전 테이블(2)에 1회전 중에서 성막 공정과 에칭 공정의 양쪽을 행하는 것도 가능하다. 또한, 회전 테이블(2)을 반시계 방향으로 회전시키는 것은, 성막 공정은, Si 함유 가스 등의 원료 가스로 이루어지는 제1 성막 가스를 웨이퍼 W 상에 흡착시키고 나서 산화 가스로 이루어지는 제2 성막 가스를 공급하고, 원료 가스와 웨이퍼 W의 표면 상에서 반응시킬 필요가 있기 때문이며, 제1 성막 가스, 제2 성막 가스 순으로 웨이퍼 W에 공급되도록 회전 테이블(2)을 회전시킬 필요가 있기 때문이다. 회전 테이블(2)을 반시계 방향으로 하면, 제1 성막 가스 노즐(311), 제2 성막 가스 노즐(312) 순으로 웨이퍼 W가 통과한 후, 제2 에칭 노즐(322), 제1 에칭 노즐(321)을 통과하므로, 성막으로부터 에칭 순으로 사이클을 반복함하게 되어, 단 사이클에서의 성막 및 에칭이 가능하게 된다.
도 2 및 도 3에 도시하는 바와 같이, 제1 성막 가스 노즐(311)에는, 노즐 커버(34)가 설치되어 있는 것이 바람직하다. 이하, 도 4a 및 도 4b를 참조하면서, 노즐 커버(34)에 대해서 설명한다. 노즐 커버(34)는, 제1 가스 노즐(311)의 길이 방향을 따라서 연장하고, 일본어 コ자형의 단면 형상을 갖는 기초부(35)를 갖고 있다. 기초부(35)는, 제1 성막 가스 노즐(311)을 덮도록 배치되어 있다. 기초부(35)의 긴쪽 방향으로 연장되는 2개의 개구단부의 한쪽에는, 정류판(36A)가 부착되고, 다른 쪽에는, 정류판(36B)이 부착되어 있다. 본 실시 형태에 있어서는, 정류판(36A, 36B)은 회전 테이블(2)의 상면과 평행하게 설치되어 있다. 또한, 본 실시 형태에 있어서는, 도 2 및 도 3에 도시하는 바와 같이, 회전 테이블(2)의 회전 방향에 대하여 제1 가스 노즐(31)의 상류측에 정류판(36A)이 배치되고, 하류측에 정류판(36B)이 배치되어 있다.
도 4b에 명료하게 도시되는 바와 같이, 정류판(36A, 36B)은, 제1 가스 노즐(31)의 중심축에 대하여 좌우 대칭으로 형성되어 있다. 또한, 정류판(36A, 36B)의 회전 테이블(2)의 회전 방향을 따른 길이는, 회전 테이블(2)의 외주부를 향할수록 길게 되어 있고, 이로 인해, 노즐 커버(34)는, 대략 부채 형상의 평면 형상을 갖고 있다. 여기서, 도 4b에 점선으로 나타내는 부채의 개방 각도θ는, 후술하는 볼록 형상부(4)(분리 영역 D)의 사이즈도 고려해서 결정되지만, 예를 들어 5° 이상 90° 미만이면 바람직하고, 구체적으로는 예를 들어 8° 이상 10° 미만이면 더욱 바람직하다.
또한, 본 실시 형태에 있어서는, 제1 성막 가스 노즐(311)에만 노즐 커버(34)가 설치된 예를 나타냈지만, 제1 및 제2 에칭 가스 노즐(321, 322) 및 제2 성막 가스 노즐(311, 312)에 대해서도 마찬가지의 노즐 커버를 설치해도 된다.
도 2 및 도 3을 참조하면, 진공 용기(1) 내에는 2개의 볼록 형상부(4)이 설치되어 있다. 볼록 형상부(4)는, 정상부가 원호 형상으로 절단된 대략 부채형의 평면 형상을 갖고, 본 실시 형태에 있어서는, 내 원호가 돌출부(5)(후술)에 연결되고, 외 원호가, 진공 용기(1)의 용기 본체(12)의 내주면을 따르도록 배치되어 있다. 도 5는, 제1 가스 노즐(31)로부터 제2 가스 노즐(321, 322)까지 회전 테이블(2)의 동심원을 따른 진공 용기(1)의 단면을 나타내고 있다. 도시하는 바와 같이, 볼록 형상부(4)는, 천장판(11)의 이면에 부착되어 있다. 이로 인해, 진공 용기(1) 내에는, 볼록 형상부(4)의 하면인 평탄한 낮은 천장면(44)(제1 천장면)과, 이 천장면(44)의 주위 방향 양측에 위치하는, 천장면(44)보다도 높은 천장면(45)(제2 천장면)이 존재하고 있다.
또한, 도 5에 도시하는 바와 같이, 볼록 형상부(4)에는 주위 방향 중앙에 있어서 홈부(43)가 형성되어 있고, 홈부(43)는, 회전 테이블(2)의 반경 방향을 따라서 연장되어 있다. 홈부(43)에는, 분리 가스 노즐(42)이 수용되어 있다. 다른 하나의 볼록 형상부(4)에도 마찬가지로 홈부(43)가 형성되고, 여기에 분리 가스 노즐(41)이 수용되어 있다. 또한, 도면 중에 나타내는 참조 부호 42h는, 분리 가스 노즐(42)에 형성되는 가스 토출 구멍이다. 가스 토출 구멍(42h)은, 분리 가스 노즐(42)의 길이 방향을 따라서 소정의 간격(예를 들어 10㎜)을 두고 복수개 형성되어 있다. 또한, 가스 토출 구멍(42h)의 개구 직경은 예를 들어 0.3㎜ 내지 1.0㎜로 할 수 있다. 도시를 생략하지만, 분리 가스 노즐(41)에도 마찬가지로 가스 토출 구멍을 형성할 수 있다.
높은 천장면(45)의 하방 공간에는, 제1 성막 가스 노즐(311), 제1 및 제2 에칭 가스 노즐(321, 322)이 각각 설치되어 있다. 제1 성막 가스 노즐(311), 제2 에칭 가스 노즐(321, 322)은, 천장면(45)으로부터 이격하여 웨이퍼 W의 근방에 설치되어 있다. 또한, 도 5에 도시하는 바와 같이, 제1 성막 가스 노즐(311)이 설치되는 높은 천장면(45)의 하방 공간(481)과, 제2 에칭 가스 노즐(321, 322) 및 제2 성막 가스 노즐(312)이 설치되는 높은 천장면(45)의 하방 공간(482)이 설치된다.
낮은 천장면(44)은, 협애한 공간인 분리 공간 H를 회전 테이블(2)에 대하여 형성하고 있다. 분리 가스 노즐(42)로부터 불활성 가스, 예를 들어 N2 가스가 공급되면, 이 N2 가스는, 분리 공간 H를 통해서 공간(481) 및 공간(482)을 향해서 흐른다. 이때, 분리 공간 H의 용적은 공간(481 및 482)의 용적보다도 작기 때문에, N2 가스에 의해 분리 공간 H의 압력을 공간(481 및 482)의 압력에 비하여 높게 할 수 있다. 즉, 공간(481 및 482) 사이에 있어서, 분리 공간 H는 압력 장벽을 제공한다. 게다가, 분리 공간 H로부터 공간(481 및 482)으로 흘러 나오는 N2 가스는, 제1 처리 영역 P1로부터의 제1 가스와, 제2 처리 영역 P2로부터의 제2 가스에 대한 카운터 플로우로서 작용한다. 따라서, 제1 처리 영역 P1로부터의 제1 가스와, 제2 처리 영역 P2로부터의 제2 가스가 분리 공간 H에 의해 분리된다. 따라서, 진공 용기(1) 내에 있어서 제1 성막 가스와, 제1 및 제2 에칭 가스 및 제2 성막 가스가 혼합해서 반응하는 것을 억제할 수 있다.
또한, 회전 테이블(2)의 상면에 대한 천장면(44)의 높이 h1은, 성막 시의 진공 용기(1) 내의 압력, 회전 테이블(2)의 회전 속도, 공급하는 분리 가스(N2 가스)의 공급량 등을 고려하여, 분리 공간 H의 압력을 공간(481 및 482)의 압력에 비하여 높게 하기에 적합한 높이로 설정하는 것이 바람직하다.
이와 같이, 분리 공간 H가 형성된 분리 영역 D는, 퍼지 가스를 웨이퍼 W에 대하여 공급하는 영역이라고도 할 수 있으므로, 퍼지 가스 공급 영역이라고 칭해도 된다.
다시 도 1 내지 도 3을 참조하면, 천장판(11)의 하면에는, 회전 테이블(2)을 고정하는 코어부(21)의 외주를 둘러싸도록 돌출부(5)가 설치되어 있다. 이 돌출부(5)는, 본 실시 형태에 있어서는, 볼록 형상부(4)에 있어서의 회전 중심측의 부위와 연속되어 있고, 돌출부(5)의 하면은 천장면(44)과 동일한 높이로 형성되어 있다.
앞서 참조한 도 1은, 도 3의 I-Ｉ’선을 따른 단면도이며, 천장면(45)이 설치되어 있는 영역을 나타내고 있는 한편, 도 6은, 천장면(44)이 설치되어 있는 영역을 도시하는 일부 단면도이다. 도 6에 도시하는 바와 같이, 대략 부채형의 볼록 형상부(4)의 주연부(진공 용기(1)의 외측 테두리측 부위)에는, 회전 테이블(2)의 외측 단부면에 대향하도록 L자 형으로 굴곡되는 굴곡부(46)를 형성할 수 있다. 이 굴곡부(46)는, 회전 테이블(2)과 용기 본체(12)의 내주면 사이의 공간을 통해서, 공간(481) 및 공간(482)(도 5) 사이에서 가스가 유통되는 것을 억제할 수 있다. 부채형의 볼록 형상부(4)는, 천장판(11)에 설치되고, 천장판(11)이 용기 본체(12)로부터 분리될 수 있게 되어 있기 때문에, 굴곡부(46)의 외주면과 용기 본체(12) 사이에는 약간 간극이 있다. 굴곡부(46)의 내주면과 회전 테이블(2)의 외측 단부면과의 간극 및 굴곡부(46)의 외주면과 용기 본체(12)와의 간극은, 예를 들어 회전 테이블(2)의 상면에 대한 천장면(44)의 높이와 마찬가지의 치수로 설정할 수 있다.
다시 도 3을 참조하면, 회전 테이블(2)과 용기 본체의 내주면 사이에 있어서, 공간(481)과 연통하는 제1 배기구(610)와, 공간(482)과 연통하는 제2 배기구(620)가 형성되어 있다. 제1 배기구(610) 및 제2 배기구(620)은, 도 1에 도시하는 바와 같이 각각 배기관(630)을 통해서 진공 배기 수단인 예를 들어 진공펌프(640)에 접속되어 있다. 또한 도 1 중, 압력 조정기(650)가 설치되어 있다.
회전 테이블(2)과 진공 용기(1)의 저부(14) 사이의 공간에는, 도 1 및 도 6에 도시하는 바와 같이 가열 수단인 히터 유닛(7)을 설치할 수 있고, 회전 테이블(2)을 통해서 회전 테이블(2) 상의 웨이퍼 W를, 프로세스 레시피에서 결정된 온도로 가열할 수 있다. 회전 테이블(2)의 주연 부근의 하방측에는, 회전 테이블(2)의 하방 공간에 가스가 침입하는 것을 억제하기 위해서, 링 형상의 커버 부재(71)가 설치되어 있다. 도 6에 도시하는 바와 같이, 이 커버 부재(71)는, 회전 테이블(2)의 외측 테두리부 및 외측 테두리부보다도 외주측을 하방측으로부터 면하게 설치된 내측 부재(71a)와, 이 내측 부재(71a)와 진공 용기(1)의 내벽면 사이에 설치된 외측 부재(71b)를 구비한 구성으로 할 수 있다. 외측 부재(71b)는, 볼록 형상부(4)의 외측 테두리부에 형성된 굴곡부(46)의 하방에서, 굴곡부(46)와 근접해서 설치되고, 내측 부재(71a)는, 회전 테이블(2)의 외측 테두리부 하방(및 외측 테두리부보다도 약간 외측의 부분 하방)에 있어서, 히터 유닛(7)을 전체 둘레에 걸쳐서 둘러싸고 있다.
도 1에 도시하는 바와 같이, 히터 유닛(7)이 배치되어 있는 공간보다도 회전 중심에 가까운 부위에 있어서의 저부(14)는, 회전 테이블(2)의 하면 중심부 부근에 있어서의 코어부(21)에 접근하도록 상방측으로 돌출되어 돌출부(12a)를 이루고 있다. 이 돌출부(12a)와 코어부(21) 사이는 좁은 공간으로 되어 있다. 또한, 저부(14)를 관통하는 회전축(22)의 관통 구멍 내주면과 회전축(22)과의 간극이 좁아져 있고, 이들 좁은 공간은 케이스체(20)에 연통되어 있다. 그리고 케이스체(20)에는 퍼지 가스인 N2 가스를 좁은 공간 내에 공급해서 퍼지하기 위한 퍼지 가스 공급관(72)이 설치되어 있다. 또한, 진공 용기(1)의 저부(14)에는, 히터 유닛(7)의 하방에 있어서 주위 방향으로 소정의 각도 간격으로, 히터 유닛(7)의 배치 공간을 퍼지하기 위한 복수의 퍼지 가스 공급관(73)이 설치되어 있다(도 6에는 하나의 퍼지 가스 공급관(73)을 도시함). 또한, 히터 유닛(7)과 회전 테이블(2) 사이에는, 히터 유닛(7)이 설치된 영역에의 가스의 침입을 억제하기 위해서, 외측 부재(71b)의 내주벽(내측 부재(71a)의 상면)으로부터 돌출부(12a)의 상단부와의 사이를 주위 방향에 걸쳐서 덮는 덮개 부재(7a)가 설치되어 있다. 덮개 부재(7a)는 예를 들어 석영으로 제작할 수 있다.
퍼지 가스 공급관(72)로부터 N2 가스를 공급하면, 이 N2 가스는, 회전축(22)의 관통 구멍 내주면과 회전축(22)과의 간극과, 돌출부(12a)와 코어부(21) 사이의 간극을 통해서, 회전 테이블(2)과 덮개 부재(7a) 사이의 공간을 흘러, 제1 배기구(610) 또는 제2 배기구(620)(도 3)로부터 배기된다. 또한, 퍼지 가스 공급관(73)으로부터 N2 가스를 공급하면, 이 N2 가스는, 히터 유닛(7)이 수용되는 공간으로부터, 덮개 부재(7a)와 내측 부재(71a) 사이의 간극(도시하지 않음)을 통해서 유출되어, 제1 배기구(610) 또는 제2 배기구(620)(도 3)로부터 배기된다. 이들 N2 가스의 흐름에 의해, 진공 용기(1)의 중앙 하방의 공간과, 회전 테이블(2)의 하방 공간을 통해서, 공간(481) 및 공간(482) 내의 가스가 혼합되는 것을 억제할 수 있다.
또한, 진공 용기(1)의 천장판(11)의 중심부에는 분리 가스 공급관(51)이 접속되어 있고, 천장판(11)과 코어부(21) 사이의 공간(52)에 분리 가스인 N2 가스를 공급하도록 구성할 수 있다. 이 공간(52)에 공급된 분리 가스는, 돌출부(5)와 회전 테이블(2)과의 좁은 공간(50)(도 6)을 통해서 회전 테이블(2)의 웨이퍼 적재 영역측의 표면을 따라 주연을 향해서 토출된다. 공간(50)은 분리 가스에 의해 공간(481) 및 공간(482)보다도 높은 압력으로 유지될 수 있다. 따라서, 공간(50)에 의해, 제1 처리 영역 P1에 공급되는 제1 성막 가스와, 제2 처리 영역 P2에 공급되는 제1 및 제2 에칭 가스 및 제2 성막 가스가, 중심 영역 C를 통해서 혼합하는 것이 억제된다. 즉, 공간(50)(또는 중심 영역 C)은 분리 공간 H(또는 분리 영역 D)와 마찬가지로 기능할 수 있다.
또한, 진공 용기(1)의 측벽에는, 도 2, 도 3에 도시하는 바와 같이, 외부의 반송 아암(10)과 회전 테이블(2) 사이에서 기판인 웨이퍼 W의 수수를 행하기 위한 반송구(15)를 형성할 수 있다. 이 반송구(15)는 도시하지 않은 게이트 밸브에 의해 개폐할 수 있다. 이 경우, 회전 테이블(2)에 있어서의 웨이퍼 적재 영역인 오목부(24)는 이 반송구(15)에 면하는 위치에서 반송 아암(10)과의 사이에서 웨이퍼 W의 수수를 행하게 된다. 이로 인해, 회전 테이블(2)의 하방측에 있어서 수수 위치에 대응하는 부위에, 오목부(24)을 관통해서 웨이퍼 W를 이면으로부터 들어올리기 위한 수수용 승강 핀 및 그 승강 기구(모두 도시하지 않음)를 설치할 수 있다.
또한, 본 실시 형태에 의한 기판 처리 장치에는, 도 1에 도시하는 바와 같이, 장치 전체의 동작 컨트롤을 행하기 위한 컴퓨터로 이루어지는 제어부(100)를 설치할 수 있다. 제어부(100)의 메모리 내에는, 제어부(100)의 제어 하에, 후술하는 기판 처리 방법을 기판 처리 장치에 실시시키는 프로그램을 저장할 수 있다. 이 프로그램은 후술하는 기판 처리 방법을 실행하도록 스텝군이 짜여져 있고, 하드 디스크, 콤팩트 디스크, 광자기 디스크, 메모리 카드, 플렉시블 디스크 등의 매체(102)에 기억되어 있고, 소정의 판독 장치에 의해 기억부(101)에 읽어들여져, 제어부(100) 내에 인스톨할 수 있다.
[기판 처리 방법]
이어서, 상술한 기판 처리 장치를 사용한 본 발명의 실시 형태에 관한 기판 처리 방법에 대해서 설명한다. 본 실시 형태에 관한 기판 처리 방법은, 여러 가지 막에 대하여 적용 가능하지만, 본 실시 형태에 있어서는, 실리콘 산화막의 에칭 및 성막에 관련되는 기판 처리 방법에 대해서 설명한다. 또한, 이미 설명한 구성 요소에 대해서는, 상술한 실시 형태에 관한 기판 처리 장치와 동일한 참조 부호를 붙이고, 그 설명을 생략한다.
먼저, 실리콘 산화막의 열 에칭은, 화학 반응식(1) 내지 (3)과 같은 반응이 발생함으로써 행하여진다.
HF+NH3→(NH4)F (1)
SiO2+(NH4)F→H2O+(NH4)2SiF6 (2)
(NH4)2SiF6+열→SiF4+2NH3+2HF (3)
SiO2막을 에칭할 때, SiO2와 HF에서는 반응하지 않기 때문에, 암모니아를 첨가해서 불화 암모늄으로서 SiO2 에칭을 행한다. 따라서, 본 실시 형태에 관한 기판 처리 방법에서는, 제1 에칭 가스 노즐(321)로부터 암모니아를 공급하고, 제2 에칭 가스 노즐(322)로부터 불화 수소를 공급한다.
본 발명의 본 실시 형태에 관한 기판 처리 방법은, 여러 가지 시뮬레이션을 포함하는 실험에서 얻어진 지견에 기초해서 이루어져 있고, 먼저 그들의 지견을 이해하는 편이 본 실시 형태의 이해가 용이하므로, 먼저, 여러 가지 시뮬레이션을 포함하는 실험 결과에 대해서 설명한다.
도 7은, 분리 가스 노즐(41, 42)로부터 N2 가스를 공급하고, 제1 및 제2 에칭 가스 노즐(321, 322)로부터 제1 및 제2 에칭 가스를 공급한 경우의 진공 용기(1) 내의 N2 체적 농도를 도시한 시뮬레이션도이다.
또한, 시뮬레이션 조건은, 진공 용기(1) 내의 압력이 8Torr, 회전 테이블(2)의 온도가 150℃이고, 축 부근에 있는 분리 가스 공급관(51)으로부터는 1slm의 유량으로 N2 가스를 공급하고, 회전 테이블(2)과 대향하고 있는 분리 가스 노즐(41, 42) 및 제1의 성막 가스 노즐(311)로부터는 5slm의 유량으로 N2 가스를 공급하고 있다. 또한, 제2 에칭 가스 노즐(322)로부터는 200sccm의 HF 가스, 제1 에칭 가스 노즐(322)로부터는 600sccm의 NH3 가스를 공급하고 있다. 이러한 조건 하에서, 회전 테이블(2)의 회전 속도를 20, 120, 240rpm으로 변화시켜서, 각 회전 속도에 있어서의 진공 용기(1) 내의 N2 가스의 체적 농도를 시뮬레이션하였다.
도 7a는, 회전 테이블(2)의 회전 속도를 20rpm으로 한 때의 시뮬레이션 결과를 도시한 도면이며, 도 7b는 회전 테이블(2)의 회전 속도를 120rpm, 도 7c는 회전 테이블(2)의 회전 속도를 240rpm으로 한 때의 시뮬레이션 결과를 도시한 도면이다.
도 7a 내지 도 7c에 있어서, 영역 Q의 N2 체적 농도가 가장 높고, 영역 R, 영역 S, 영역 O의 순으로 N2 체적 농도가 높은 것을 나타내고 있다.
도 7a 내지 도 7c를 비교하면, N2 가스가 공급되지 않고 제1 및 제2 에칭 가스가 공급되고 있는 제2 처리 영역 P2에 있어서, 도 7a보다도 도 7b 쪽이 영역 Q, R의 면적이 커지고, 또한 도 7c가 영역 Q, R의 면적이 가장 크게 되어 있다. 즉, 회전 테이블(2)의 회전 속도가 높을수록, 제2 처리 영역 P2에 있어서의 N2 가스의 체적 농도가 높게 되어 있다. 이것은, 회전 테이블(2)의 회전 속도가 높을수록, 분리 영역 D로부터의 N2 가스의 유입이 큰 것을 의미하고 있다. 즉, 회전 테이블(2)이 고속으로 회전할수록, 회전 테이블(2)의 회전에 영향을 받아서 N2 가스가 분리 영역 D로부터 많이 유출되게 된다. 따라서, 회전 속도가 클수록, 제2 처리 영역 P2 내에 있어서의 제1 및 제2 에칭 가스의 체적 농도는 작아지고, N2 가스의 체적 농도가 커진다.
도 8a 내지 도 8c는, 도 7과 마찬가지의 조건 하에 있어서, 제2 처리 영역 P2의 HF 체적 농도의 시뮬레이션 결과를 도시한 도면이다. 또한, 도 7a 내지 도 7c와 마찬가지로, 도 8a는, 회전 테이블(2)의 회전 속도를 20rpm으로 한 때의 시뮬레이션 결과를 도시한 도면이며, 도 8b는 회전 테이블(2)의 회전 속도를 120rpm, 도 8c는 회전 테이블(2)의 회전 속도를 240rpm으로 한 때의 시뮬레이션 결과를 도시한 도면이다.
도 8a 내지 도 8c에 있어서는, HF 체적 농도가, 영역 Q 내지 W의 7단계로 분류되고, 영역 Q가 가장 HF 체적 농도가 높고, 순서대로 HF 체적 농도가 낮아져서 영역 W가 최저의 HF 체적 농도의 영역을 나타내고 있다.
도 8a 내지 도 8c를 비교하면, 회전 테이블(2)의 회전 속도가 높아짐에 따라서 HF 체적 농도가 낮은 영역 T 내지 W의 면적이 증가하고, 회전 속도가 240rpm일 때 가장 HF 체적 농도가 낮은 결과를 나타내고 있다.
도 9a 내지 도 9c는, 도 7a 내지 도 7c, 도 8a 내지 도 8c와 마찬가지의 조건 하에 있어서, 제2 처리 영역 P2의 NH3 체적 농도의 시뮬레이션 결과를 도시한 도면이다. 또한, 도 7a 내지 도 7c 및 도 8a 내지 도 8c와 마찬가지로, 도 9a는, 회전 테이블(2)의 회전 속도를 20rpm으로 한 때의 시뮬레이션 결과를 도시한 도면이며, 도 9b는 회전 테이블(2)의 회전 속도를 120rpm, 도 9c는 회전 테이블(2)의 회전 속도를 240rpm으로 한 때의 시뮬레이션 결과를 도시한 도면이다.
도 9a 내지 도 9c에 있어서도, 도 8a 내지 도 8c와 마찬가지로, NH3 체적 농도가, 영역 Q 내지 W의 7단계로 분류되고, 영역 Q가 가장 HF 체적 농도가 높고, 순서대로 HF 체적 농도가 낮아져서 영역 W가 최저의 HF 체적 농도의 영역을 나타내고 있다.
그리고, 도 9a 내지 도 9c를 비교하면, 회전 테이블(2)의 회전 속도가 높아짐에 따라서 NH3 체적 농도가 낮은 영역 T 내지 W의 면적이 증가하고, 회전 속도가 240rpm일 때 가장 NH3 체적 농도가 낮은 결과를 나타내고 있다.
도 7a 내지 도 9c에 도시되는 바와 같이, 회전 테이블(2)의 회전 속도가 높아지면 높아질수록, 에칭을 행하는 제2 처리 영역 P2에 있어서의 제1 및 제2 에칭 가스(NH3, HF)의 체적 농도는 낮아지고, N2 가스의 체적 농도가 높아진다. 이 결과, 회전 속도가 높을수록, 에칭 레이트가 저하되지만, N2 가스의 비율이 많아지고, 에칭 자체는 마일드해진다는 것이 추측된다.
도 10은, 본 발명의 실시 형태에 관한 기판 처리 방법으로 실시하는 에칭 공정의 회전수 의존성을 조사한 실험 결과이다. 보다 상세하게는, 도 10은, 회전 테이블의 회전 속도와 에칭 레이트와의 관계를 웨이퍼의 중심에 있어서 조사한 실험 결과이다.
또한, 에칭은, 웨이퍼 W의 표면 상의 평탄한 영역에 성막된 SiO2막을 대상으로 하고, 회전 테이블(2)의 온도는 200℃, 진공 용기(1) 내의 압력은 8Torr, HF 가스의 유량은 200sccm, NH3의 유량은 600sccm으로 하였다.
도 10에 있어서, 횡축이 회전 테이블(2)의 회전 속도(rpm), 종축이 에칭 레이트(㎚/min)를 나타내고 있다. 도 10에 도시되는 바와 같이, 에칭 레이트는, 회전 테이블(2)의 회전 속도가 20rpm일 때 28.79㎚/min, 60rpm일 때 26.66㎚/min, 120rpm일 때 21.39㎚/min, 240rpm일 때 14.37㎚/min이며, 회전 속도가 낮을수록 에칭 레이트가 높고, 회전 속도가 증가함에 따라서 에칭 레이트가 저하한다는 결과이었다.
이와 같이, 도 10에 도시한 실험 결과로부터, 회전 테이블(2)의 회전 속도를 저하시키면 에칭 레이트는 증가하고, 회전 속도를 증가시키면 에칭 레이트가 저하됨이 나타났다.
도 11a 내지 도 11f는, 회전 테이블(2)의 회전 속도와 에칭 후의 실리콘 산화막의 표면 조도와의 관계를 조사하기 위해서 행한 실험의 결과를 도시하는 도면이다.
도 11a 내지 도 11f에 있어서의 실험은, 회전 테이블(2)의 온도가 150℃, 진공 용기(1) 내의 압력이 8Torr, HF 가스의 유량이 200sccm, NH3 가스의 유량이 600sccm, 에칭 시간은 1분간이라는 조건 하에서 행하였다.
도 11a 내지 도 11d는, 각각 회전 테이블(2)의 회전 속도를 20rpm, 60rpm, 120rpm, 240rpm으로 한 때의 에칭 후의 막의 표면을 나타낸 SEM(Scanning Electron Microscopy) 화상이며, 도 11e는, 에칭 전의 막의 표면을 나타낸 SEM 화상이다. 또한, 도 11f는, 각각의 회전 속도에 있어서의 에칭량을 도시한 도면이다.
도 11a 내지 도 11d에 도시되는 바와 같이, 회전 속도가 높을수록, 에칭 후의 막의 표면은 매끄러워져, 표면 조도가 작아지고 있다. 이것은, 회전 속도가 높을수록, 1회의 회전 테이블(2)의 회전으로 에칭 가스에 노출되는 시간이 짧아져, 에칭 반응의 양이 작아지기 때문에, 1회의 에칭량이 적은 에칭을 수없이 많이 행하게 되어, 보다 미세한 에칭 처리가 가능하게 되기 때문이라고 생각된다.
이와 같이, 에칭 후의 막의 표면 조도를 작게 하고 싶은 경우에는, 회전 테이블(2)의 회전 속도를 높게 해서 에칭을 행하는 것이 유효하다.
도 12a 내지 도 12e는, 웨이퍼 W의 표면에 비아, 트렌치 등의 오목 형상 패턴이 형성되어 있는 경우의 에칭과 회전 테이블의 회전 속도와의 관계를 나타내는 실험 결과이다. 도 12a 내지 도 12e에 나타내는 실험에서는, 웨이퍼 W의 표면에 비아, 트렌치 등의 오목 형상 패턴이 형성되어 있고, 오목 형상 패턴 내에 오목 형상의 성막을 행하고 나서 에칭을 행하였다.
도 12a는, 에칭 전의 성막 시의 비아의 상태를 도시하는 도면이며, 도 12b는, 회전 테이블(2)의 회전 속도를 20rpm으로 한 에칭 후의 비아의 상태를 도시하는 도면이다. 마찬가지로, 도 12c는, 회전 테이블(2)의 회전 속도를 60rpm으로 한 에칭 후의 비아의 상태를 도시하는 도면이며, 도 12d는, 회전 테이블(2)의 회전 속도를 120rpm으로 한 에칭 후의 비아의 상태를 도시하는 도면이며, 도 12e는, 회전 테이블(2)의 회전 속도를 240rpm으로 한 에칭 후의 비아의 상태를 도시하는 도면이다.
도 12a 내지 도 12e에 관한 실험에서는, 회전 테이블(2)의 온도가 150℃, 진공 용기(1) 내의 압력이 8Torr, HF 가스의 유량이 200sccm, NH3 가스의 유량이 600sccm이고, 회전 테이블(2)의 회전 속도를 20rpm, 60rpm, 120rpm, 240rpm으로 설정하고, 1분간 에칭을 행한 경우의 열 에칭량을, 비아의 깊이 방향으로 분할해서 각각 측정하였다. 비아는, 8㎚ 깊이를 갖고, 깊이 방향으로 2㎚로 구획하고, 표면과 최상부 측면을 TOP&T-Side, 다음의 2㎚를 T-M, 다음의 한가운데의 2㎚를 MID, 다음의 바닥에 가까운 2㎚를 M-B, 바닥의 2㎚를 BTM이라고 칭하기로 하였다.
먼저, 도 12a에 도시하는 바와 같이, 비아 내에, 막 두께 38㎚를 갖는 SiO2막을 오목 형상을 따라 오목 형상으로 성막하였다.
도 12b에 도시하는 바와 같이, 이것을, 회전 테이블(2)을 20rpm의 회전 속도로 회전시키면서 1분간 에칭을 행한 바, TOP의 남은 막의 두께가 3 내지 9㎚, T-Side가 4 내지 6㎚이었다. 한편, BTM에서 에칭 후에 남은 막 두께는 30 내지 31㎚이며, BTM(저부)과 비교해서 TOP 및 T-Side(최상부)의 에칭량이 크고, 전체적으로 대략 V자 형상으로 에칭되었다.
또한, 도 12c에 도시하는 바와 같이, 회전 테이블(2)을 60rpm의 회전 속도로 회전시키면서 1분간 에칭을 행한 바, TOP의 남은 막의 두께가 3 내지 8㎚, T-Side가 6 내지 10㎚이었다. 한편, BTM에서 에칭 후에 남은 막 두께는 30 내지 31㎚이며, BTM(저부)과 비교해서 TOP 및 T-Side(최상부)의 에칭량 쪽이 크고, 도 12b보다 최상부와 저부의 차이가 작은 V자이지만, 전체적으로는 대략 V자 형상으로 에칭되었다.
또한, 도 12d에 도시하는 바와 같이, 회전 테이블(2)을 120rpm의 회전 속도로 회전시키면서 1분간 에칭을 행한 바, TOP의 남은 막의 두께가 11 내지 17㎚, T-Side가 12 내지 13㎚이었다. 한편, BTM에서 에칭 후에 남은 막 두께는 29 내지 30㎚이며, BTM(저부)과 비교해서 TOP 및 T-Side(최상부)의 에칭량 쪽이 크지만, 그 차는 도 12b보다도 작아지고, 전체적으로는 V자 형상보다도 스트레이트한 오목 형상에 가까운 형상으로 에칭되었다.
또한, 회전 테이블(2)의 회전수 120rpm은, 성막 시에도 일반적으로 사용하는 회전 테이블의 회전 속도이다.
또한, 도 12e에 도시하는 바와 같이, 회전 테이블(2)을 240rpm의 회전 속도로 회전시키면서 1분간 에칭을 행한 바, TOP가 남은 막의 두께가 25 내지 26㎚, T-Side가 29㎚이었다. 한편, BTM에서 에칭 후에 남은 막 두께는 30 내지 33㎚이며, BTM(저부)과 비교해서 TOP 및 T-Side(최상부)의 에칭량은 별로 차이가 없어지고, 전체적으로는 스트레이트한 오목 형상에 가까운 형상으로 에칭되었다.
이와 같이, 도 12a 내지 도 12e에 나타내는 실험 결과로부터, 회전 테이블(2)의 회전 속도를 낮게 하면 오목 형상 패턴 내에 성막된 막이 V자 형상으로 에칭되고, 회전 테이블(2)의 회전 속도를 높게 하면, 오목 형상 패턴을 따른 형상으로 에칭되기 쉬운 것을 알았다.
도 13은, 도 12a 내지 도 12e에서 나타낸 실험 결과를, 비아의 위치마다 에칭량(㎚)으로 수치로서 도시한 도면이다. 도 13에 도시되는 바와 같이, 회전 속도가 20rpm인 경우, TOP와 T-Side의 에칭량이 다른 개소와 비교해서 크고, V자 형상으로 에칭되어 있는 것을 알 수 있다. 한편, 회전 속도가 240rpm인 경우, TOP 및 T-Side를 포함시켜 모든 개소가 거의 동일한 에칭 레이트로 되어 있기 때문에, 오목 형상을 따른 오목 형상으로 막이 에칭되는 것을 알 수 있다. 회전 속도가 60rpm, 120rpm인 경우에는, 그 중간의 상태를 각각 나타내고 있다.
따라서, 도 12a 내지 도 12e 및 도 13의 실험 결과로부터, 오목 형상 패턴 내에 성막된 막을 V자 형상으로 에칭하고 싶은 경우에는 회전 테이블(2)의 회전 속도를 저하시켜서 에칭을 행하면 되고, 오목 형상에 따른 형상으로, 또한 막의 표면 조도를 억제해서 에칭을 행하고 싶은 경우에는, 회전 테이블(2)의 회전 속도를 높게 해서 에칭을 행하면 되는 것을 알았다.
지금까지 설명한 실험 결과를 근거로 하여, 회전 테이블(2)의 회전 속도를 적절하게 제어해서 에칭을 행하는 본 발명의 실시 형태에 관한 기판 처리 방법에 대해서 설명한다.
도 14a 내지 도 14e는, 본 발명의 실시 형태에 관한 기판 처리 방법의 일례의 전단 공정을 도시한 도면이다. 도 14a 내지 도 14e는, 웨이퍼 W의 표면에, 오목 형상 패턴이 형성되고, 오목 형상 패턴 내에 실리콘 산화막을 성막하고 나서 오목 형상 패턴 내의 실리콘 산화막을 V자 형상의 단면으로 에칭하는 공정을 나타내고 있다.
이하, 도 14a 내지 도 14e 외에, 도 1 내지 도 6도 참조하면서, 웨이퍼 W의 반입으로부터, 실제 기판 처리 동작에 입각해서 본 실시 형태에 관한 기판 처리 방법에 대해서 설명한다.
우선, 도시하지 않은 게이트 밸브를 개방하고, 도 2, 도 3에 도시되는 바와 같이, 외부로부터 반송 아암(10)에 의해 반송구(15)를 통해서 웨이퍼 W를 회전 테이블(2)의 오목부(24) 내에 수수한다. 이 수수는, 오목부(24)가 반송구(15)에 면하는 위치에 정지한 때 오목부(24) 저면의 관통 구멍을 통해서 진공 용기(1)의 저부측으로부터 도시하지 않은 승강 핀이 승강함으로써 행하여진다. 이러한 웨이퍼 W의 수수를, 회전 테이블(2)을 간헐적으로 회전시켜서 행하고, 회전 테이블(2)의 5개의 오목부(24) 내에 각각 웨이퍼 W를 적재한다.
계속해서 게이트 밸브를 폐쇄하고, 진공펌프(640)에 의해 진공 용기(1) 내를 중단 상태로 한 후, 분리 가스 노즐(41, 42)로부터 분리 가스인 N2 가스를 소정의 유량으로 토출하고, 분리 가스 공급관(51) 및 퍼지 가스 공급관(72, 73)으로부터도 N2 가스를 소정의 유량으로 토출한다. 이에 따라, 압력 조정 수단(650)에 의해 진공 용기(1) 내를 미리 설정한 처리 압력으로 조정한다. 계속해서, 회전 테이블(2)을 시계 방향으로 예를 들어 120rpm의 회전 속도로 회전시키면서 히터 유닛(7)에 의해 웨이퍼 W를 예를 들어 450℃로 가열한다.
이어서, 성막 공정을 실행한다. 성막 공정에서는, 제1 성막 가스 노즐(311)로부터는 Si 함유 가스를 공급하고, 제2 성막 가스 노즐(312)로부터는 산화 가스를 공급한다. 또한, 제1 에칭 가스 노즐(321) 및 제2 에칭 가스 노즐(322)로부터는, N2 가스를 퍼지 가스로서 공급하거나, 또는 아무것도 가스를 공급하지 않는다. 또한, Si 함유 가스는, 여러 가지 가스를 사용할 수 있지만, 본 실시예에서는, LTO를 사용한 예를 들어서 설명한다. 또한, 산화 가스도, 여러 가지 가스를 사용할 수 있지만, 여기서는, 산소 가스를 사용한 예를 들어서 설명한다.
웨이퍼 W가 제1 처리 영역 P를 통과한 때, 원료 가스인 LTO가 제1 성막 가스 노즐(311)로부터 공급되어 웨이퍼 W의 표면 상에 흡착된다. 표면 상에 LTO가 흡착된 웨이퍼 W는, 회전 테이블(2)의 회전에 의해 분리 가스 노즐(42)을 갖는 분리 영역 D를 통과해서 퍼지된 후, 제2 처리 영역 P2에 들어간다. 제2 처리 영역에서는, 제2 성막 가스 노즐(312)로부터 산소 가스가 공급되고, LTO에 포함되는 Si 성분이 산소 가스에 의해 산화되고, 반응 생성물인 SiO2가 웨이퍼 W의 표면에 퇴적된다. 제2 처리 영역 P2를 통과한 웨이퍼 W는, 분리 가스 노즐(41)을 갖는 분리 영역 D를 통과해서 퍼지된 후, 제1 처리 영역 P1에 들어간다. 여기서 또한 제1 성막 가스 노즐(311)로부터 LTO가 공급되고, LTO가 웨이퍼 W의 표면에 흡착된다. 그리고, 여기서 마찬가지의 사이클을 반복함으로써, 웨이퍼 W의 표면에 반응 생성물인 SiO2가 퇴적되고, SiO2막이 성막된다.
필요에 따라, 소정의 막 두께까지 SiO2막이 성막된 후, 제1 성막 가스 노즐(311)로부터는 LTO의 공급을 정지하고, 제2 성막 가스 노즐(312)로부터는 산소 가스를 계속해서 공급하고, 회전 테이블(2)의 회전을 계속함으로써, SiO2막의 개질 처리를 행하도록 해도 된다.
도 14a는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제1 성막 공정의 일례를 도시한 도면이다.
도 14a에 도시하는 바와 같이, 성막 공정을 실행함으로써, 오목 형상 패턴에 1개인 비아(80) 내에 실리콘 산화막(90)이 성막된다. 도 14a에 도시하는 바와 같이, 최초에 비아(80) 내에 형성되는 실리콘 산화막(90)은, 오목 형상에 따른 단면 형상을 갖는다.
도 14b는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제1 에칭 공정의 일례를 도시한 도면이다. 에칭 공정에서는, 실리콘 산화막(90)이, V자의 단면 형상으로 에칭된다. 에칭 공정은, 구체적으로는, 이하와 같이 실행된다.
도 2, 도 3에 도시하는 제1 및 제2 성막 가스 노즐(311, 312)로부터의 LTO 및 산소 가스의 공급은 정지하고, 아무것도 공급되지 않거나 대신 N2 가스가 퍼지 가스로서 공급된 상태로 된다. 회전 테이블(2)은, 열 에칭에 적합한 온도로 설정되고, 예를 들어 150℃ 정도로 설정된다. 또한, 회전 테이블(2)의 회전 속도는, 20 내지 60rpm의 저속 회전으로 설정되고, 예를 들어 20rpm으로 설정된다. 이 상태에서, 제1 에칭 가스 노즐(321)로부터 NH3 가스, 제2 에칭 가스 노즐(322)로부터 HF 가스가 공급되고, 에칭 처리가 개시된다. NH3과 HF는, 상술한 화학 반응식(1)에 나타낸 바와 같이 반응해서 불화 암모늄이 되고, 화학 반응식(2), (3)에 나타낸 바와 같이 열분해가 발생해서 실리콘 산화막(90)이 에칭된다. 그 때, 회전 테이블(2)이 저속으로 20rpm으로 회전하고 있으므로, 도 12, 도 13에서 설명한 바와 같이, 실리콘 산화막(90)은 V자의 단면 형상으로 에칭된다. 비아(80) 내의 실리콘 산화막(90)을 V자 형상으로 에칭함으로써, 최상부의 개구가 넓은 구멍을 실리콘 산화막(90)에 형성할 수 있고, 다음 성막 시에 저부까지 실리콘 산화막(90)을 매립할 수 있어, 보텀 업성이 높고, 보이드가 발생하기 어려운 성막을 행할 수 있다.
도 14c는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제2 성막 공정의 일례를 도시한 도면이다. 제2 성막 공정에서는, 제1 에칭 공정에서 V자 형상으로 에칭된 실리콘 산화막(90) 상에 실리콘 산화막이 더 성막되어, 막 두께가 증가한다. V자 형상으로 에칭된 실리콘 산화막(90) 상에 성막되기 때문에, 성막 시에 입구가 막히지 않고, 실리콘 산화막(90)의 저부로부터 막을 퇴적할 수 있다.
또한, 기판 처리 장치의 동작은, 도 14a에서 설명한 제1 성막 공정과 마찬가지의 동작이면 되므로, 그 설명을 생략한다.
도 14d는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제2 에칭 공정의 일례를 도시한 도면이다. 제2 에칭 공정에서는, 제1 에칭 공정과 마찬가지로, 실리콘 산화막(90)이 V자 형상으로 에칭된다. 또한, 기판 처리 장치의 동작은, 도 14b에서 설명한 제1 에칭 공정과 동일하면 되므로, 그 설명을 생략한다.
도 14e는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제3 성막 공정의 일례를 도시한 도면이다. 제3 성막 공정에서는, 제2 성막 공정과 마찬가지로, V자로 에칭된 실리콘 산화막(90) 상에 실리콘 산화막(90)이 더 퇴적되어, 막 두께가 증대된다.
도 15a 내지 도 15d는, 본 발명의 실시 형태에 관한 기판 처리 방법의 일례의 후단 공정을 도시한 도면이다. 도 15a는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제3 에칭 공정의 일례를 도시한 도면이며, 도 15b는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제4 성막 공정의 일례를 도시한 도면이다. 또한, 도 15c는, 본 발명의 실시 형태에 관한 기판 처리 방법의 제4 에칭 공정의 일례를 도시한 도면이며, 도 15d는, 본 발명의 실시 형태에 관한 기판 처리 방법의 최종 매립 공정의 일례를 도시한 도면이다.
도 15a 내지 도 15c에 도시하는 바와 같이, 에칭, 성막, 에칭을 필요한 횟수만큼 반복하고, 실리콘 산화막(90) 내에 보이드가 발생하지 않도록 하면서, 비아(80)를 매립해 간다. 에칭 공정 및 성막 공정의 반복 횟수는, 비아(80) 등의 오목 형상 패턴의 애스펙트비를 포함한 형상에 따라, 적절한 횟수로 할 수 있다. 애스펙트비가 크면, 반복 횟수는 많아진다. 또한, 트렌치보다도 비아 쪽이, 반복 횟수가 많아지는 것이 추정된다.
도 14b 내지 도 14e, 도 15a 내지 도 15c에 도시한 에칭 공정 및 성막 공정을 반복하고, 최종적으로는, 도 15d에 도시하는 바와 같이, 비아(80)가 완전히 실리콘 산화막(90)으로 매립된다.
이와 같이, 성막 공정과 V자 형상 에칭을 반복함으로써, 보이드가 없는 매립을 행할 수 있다.
또한, 후반에 행하는 에칭 공정에 있어서, V자 형상의 형성보다도 에칭 후의 실리콘 산화막(90)의 표면 조도를 작게 하는 것 쪽이 중요해지면, 회전 테이블(2)의 회전 속도를 고속으로 설정하고, 표면 조도를 억제하는 에칭을 행하도록 해도 된다. 이와 같이, 회전 테이블(2)의 회전 속도를 공정에 따라서 제어함으로써, 원하는 매립을 행할 수 있다. 또한, 회전 테이블(2)의 회전 속도 설정은, 레시피에 기초하여, 제어부(100)에서 행하도록 해도 된다.
또한, 본 실시 형태에 있어서는, 성막 공정과 에칭 공정을 복수회 교대로 반복하고, 웨이퍼 W의 표면에 형성된 오목 형상 패턴으로 매립 성막을 행하는 예에 대해서 설명했지만, 처음부터 성막된 웨이퍼 W를 반입하고, 에칭만 행하도록 해도 된다. 또한, 제1 및 제2 성막 가스 노즐(311, 312) 및 제1 및 제2 에칭 가스 노즐(321, 322)의 양쪽에서 성막 가스 및 에칭 가스를 각각 동시에 공급하고, 회전 테이블(2)을 반시계 방향로 회전시켜, 1회전 중에서 성막과 에칭을 순차 반복하는 기판 처리 방법으로 해도 된다.
본 발명의 실시 형태에 따르면, 에칭 조건을 제어하여, 원하는 기판 처리를 행할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명했지만, 본 발명은 상술한 실시 형태에 제한되지 않고, 본 발명의 범위를 일탈하지 않고, 상술한 실시 형태에 다양한 변형 및 치환을 추가할 수 있다.

Claims (19)

  1. 기판 처리 방법이며,
    회전 테이블의 회전 방향을 따라서 에칭 가스가 공급되는 처리 영역과, 상기 에칭 가스가 공급되지 않고 퍼지 가스가 공급되는 퍼지 영역으로 구획된 처리실 내에 설치된 회전 테이블 상에, 표면에 오목 형상 패턴이 형성된 기판을 적재하고,
    에칭 가스를 상기 처리 영역에 공급하고,
    퍼지 가스를 상기 퍼지 영역에 공급하고,
    회전 테이블을 회전시키고, 상기 회전 테이블을 1회전시킨 때 상기 기판이 상기 처리 영역과 상기 퍼지 영역을 1회씩 통과하도록 하고,
    상기 기판이 상기 처리 영역을 통과한 때 상기 기판의 표면에 형성된 막을 에칭하고,
    상기 회전 테이블의 회전 속도를 변화시킴으로써, 상기 막을 에칭하는 에칭 레이트 또는 에칭 후의 상기 막의 표면 조도를 제어하고,
    상기 막이 상기 오목 형상 패턴을 덮도록 오목 형상으로 성막되어 있는 경우에,
    상기 오목 형상 패턴 내에 성막된 상기 막을 V자의 단면 형상으로 에칭할 때에는, 상기 회전 테이블의 회전 속도를 저하시키는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 에칭 레이트를 증가시키고 싶을 때에는 상기 회전 테이블의 회전 속도를 저하시키고, 상기 막의 표면 조도를 작게 하고 싶을 때에는 상기 회전 테이블의 회전 속도를 증가시키는 기판 처리 방법.
  3. 제1항에 있어서,
    상기 오목 형상 패턴 내에 성막된 상기 막을 V자의 단면 형상으로 하지 않고 상기 막의 표면 조도를 작게 할 때에는, 상기 회전 테이블의 회전 속도를 증가시키는 기판 처리 방법.
  4. 제1항에 있어서,
    상기 처리실 내에, 성막용 원료 가스를 공급하는 제2 처리 영역을 설치함과 함께, 상기 처리 영역을 성막용 반응 가스도 공급 가능하게 구성하고,
    상기 에칭 공정에서 에칭되어야 할 상기 막을, 상기 오목 형상 패턴 내를 포함한 상기 기판의 표면 상에 성막하는 성막 공정을 더 갖는 기판 처리 방법.
  5. 제4항에 있어서,
    상기 에칭 공정은, 상기 오목 형상 패턴 내에 성막된 상기 막을 상기 V자의 단면 형상으로 에칭하는 V자 에칭 공정을 포함하는 기판 처리 방법.
  6. 제5항에 있어서,
    상기 성막 공정과 상기 V자 에칭 공정은, 교대로 복수회 반복되는 기판 처리 방법.
  7. 제6항에 있어서,
    상기 성막 공정은, 상기 회전 테이블을 복수회 연속적으로 회전시키면서, 상기 에칭 가스를 상기 처리실 내에 공급하지 않고 상기 성막용 원료 가스 및 상기 성막용 반응 가스 및 상기 퍼지 가스를 상기 처리실 내에 공급하는 공정을 포함하고,
    상기 V자 에칭 공정은, 상기 회전 테이블을 복수회 연속적으로 회전시키면서, 상기 성막용 원료 가스 및 상기 성막용 처리 가스를 상기 처리실 내에 공급하지 않고 상기 에칭 가스 및 상기 퍼지 가스를 상기 처리실 내에 공급하는 공정을 포함하는 기판 처리 방법.
  8. 제6항에 있어서,
    상기 회전 테이블을 복수회 연속적으로 회전시키면서 상기 성막용 원료 가스 및 상기 성막용 처리 가스, 상기 에칭 가스 및 상기 퍼지 가스를 동시에 공급하고, 상기 회전 테이블이 1회전하는 동안에 상기 성막 공정과 상기 V자 에칭 공정을 1회씩 행하는 사이클을 복수회 반복하는 기판 처리 방법.
  9. 제5항에 있어서,
    상기 에칭 공정은, 상기 막의 표면 조도를 작게 하는 표면 조도 억제 공정을 더 포함하는 기판 처리 방법.
  10. 제4항에 있어서,
    상기 에칭 공정에 있어서의 상기 회전 테이블의 회전 속도 변경은, 상기 성막 공정에 있어서의 상기 회전 테이블의 회전 속도를 기준 속도로 하고, 상기 기준 속도보다도 상기 회전 속도를 증가시킬지 저하시킬지에 따라 행하여지는 기판 처리 방법.
  11. 처리실과,
    상기 처리실 내에 설치되고, 기판을 표면 상에 적재 가능한 회전 테이블과,
    상기 회전 테이블의 상기 표면에 제1 성막 가스를 공급 가능하며, 제1 처리 영역 내에 설치되는 제1 성막 가스 공급부와,
    상기 제1 처리 영역과 상기 회전 테이블의 주위 방향으로 이격되어 설치되는 제2 처리 영역 내에 설치되고, 상기 제1 성막 가스와 반응하는 제2 성막 가스를 상기 회전 테이블의 상기 표면에 공급 가능한 제2 성막 가스 공급부와,
    상기 제2 처리 영역 내에서 상기 제1 및 제2 성막 가스 공급부와 상기 회전 테이블의 주위 방향으로 이격되어 설치되고, 상기 회전 테이블의 상기 표면에 제1 에칭 가스를 공급 가능한 제1 에칭 가스 공급부와,
    상기 제2 처리 영역 내에서 상기 제1 에칭 가스 공급부와 접근해서 설치되고, 상기 회전 테이블의 표면에 도달 전에 상기 제1 에칭 가스와 직접적으로 반응 가능하게 제2 에칭 가스를 공급하는 제2 에칭 가스 공급부를 갖고,
    상기 제1 및 제2 에칭 가스에 의해 상기 제1 및 제2 성막 가스의 반응 생성물을 열 에칭 가능하도록 상기 회전 테이블을 가열하는 가열 수단을 갖고,
    상기 제1 처리 영역과 상기 제2 처리 영역은, 상기 처리실의 천장면으로부터 하방으로 돌출되고, 하면이 상기 회전 테이블과 좁은 공간을 형성하는 볼록 형상부를 갖는 분리 영역에 의해 구획되고,
    상기 분리 영역에는, 상기 좁은 공간을 퍼지 가스로 채워서 상기 제1 처리 영역과 상기 제2 처리 영역을 분리하기 위한 퍼지 가스 공급 수단이 설치되고,
    상기 기판 상에 성막만을 행할 때에는 상기 제1 및 제2 성막 가스 공급부로부터 상기 제1 및 제2 성막 가스를 각각 공급함과 함께, 상기 제1 및 제2 에칭 가스 공급부로부터의 공급을 정지하거나 퍼지 가스를 공급하고,
    상기 반응 생성물의 에칭만을 행할 때에는 상기 제1 및 제2 에칭 가스 공급부로부터 상기 제1 및 제2 에칭 가스를 각각 공급함과 함께, 상기 제1 및 제2 성막 가스 공급부로부터의 공급을 정지하거나 퍼지 가스를 공급하는 제어를 행하는 제어 수단을 더 갖는 기판 처리 장치.
  12. 제11항에 있어서,
    상기 제어 수단은, 상기 기판의 표면에 오목 형상 패턴이 형성되어 상기 반응 생성물이 상기 오목 형상 패턴을 덮도록 오목 형상으로 성막되어 있는 경우이며, 상기 오목 형상 패턴 내에 성막된 상기 반응 생성물을 V자의 단면 형상으로 에칭할 때에는, 상기 회전 테이블의 회전 속도를 저하시키는 제어를 행하는 기판 처리 장치.
  13. 제12항에 있어서,
    상기 제어 수단은, 상기 오목 형상 패턴 내에 성막된 상기 반응 생성물을 V자의 단면 형상으로 하지 않고 상기 반응 생성물의 표면 조도를 작게 할 때에는, 상기 회전 테이블의 회전 속도를 증가시키는 제어를 행하는 기판 처리 장치.
  14. 제12항에 있어서,
    상기 제어 수단은, 상기 기판 상에 성막만을 행하는 성막 공정과, 상기 반응 생성물을 V자의 단면 형상으로 에칭하는 V자 에칭 공정을 복수회 교대로 반복하는 제어를 실행 가능한 기판 처리 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020150121844A 2014-09-02 2015-08-28 기판 처리 방법 및 기판 처리 장치 KR101879022B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-178216 2014-09-02
JP2014178216A JP6294194B2 (ja) 2014-09-02 2014-09-02 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20160027928A KR20160027928A (ko) 2016-03-10
KR101879022B1 true KR101879022B1 (ko) 2018-07-16

Family

ID=55403325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150121844A KR101879022B1 (ko) 2014-09-02 2015-08-28 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US9711370B2 (ko)
JP (1) JP6294194B2 (ko)
KR (1) KR101879022B1 (ko)
CN (1) CN105390372B (ko)
TW (1) TWI650439B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
JP6584355B2 (ja) * 2016-03-29 2019-10-02 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6608332B2 (ja) * 2016-05-23 2019-11-20 東京エレクトロン株式会社 成膜装置
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
JP2019096666A (ja) 2017-11-20 2019-06-20 東京エレクトロン株式会社 エッチング方法及びこれを用いた窪みパターンの埋め込み方法
US11955331B2 (en) 2018-02-20 2024-04-09 Applied Materials, Inc. Method of forming silicon nitride films using microwave plasma
JP7169866B2 (ja) * 2018-12-14 2022-11-11 東京エレクトロン株式会社 基板処理方法
CN110171802B (zh) * 2019-07-11 2022-02-22 江苏鲁汶仪器有限公司 一种mems的深硅刻蚀方法
JP2022054653A (ja) * 2020-09-28 2022-04-07 東京エレクトロン株式会社 凹部埋め込み方法及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274072A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 表面処理装置および表面処理方法
JP2010153805A (ja) * 2008-11-19 2010-07-08 Tokyo Electron Ltd 成膜装置、成膜装置のクリーニング方法、プログラム、プログラムを記憶するコンピュータ可読記憶媒体
JP2012124512A (ja) * 2006-10-30 2012-06-28 Japan Aviation Electronics Industry Ltd ガスクラスターイオンビームによる固体表面の平坦化方法および固体表面平坦化装置
JP2012209394A (ja) * 2011-03-29 2012-10-25 Tokyo Electron Ltd 成膜装置及び成膜方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436723B1 (en) * 1998-10-16 2002-08-20 Kabushiki Kaisha Toshiba Etching method and etching apparatus method for manufacturing semiconductor device and semiconductor device
JP2003142484A (ja) 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
JP4661990B2 (ja) * 2008-06-27 2011-03-30 東京エレクトロン株式会社 成膜装置、成膜方法、基板処理装置及び記憶媒体
JP5195174B2 (ja) 2008-08-29 2013-05-08 東京エレクトロン株式会社 成膜装置及び成膜方法
JP5107185B2 (ja) * 2008-09-04 2012-12-26 東京エレクトロン株式会社 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
CN101665923A (zh) * 2008-09-04 2010-03-10 东京毅力科创株式会社 成膜装置、基板处理装置及成膜方法
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP5287592B2 (ja) * 2009-08-11 2013-09-11 東京エレクトロン株式会社 成膜装置
JP5392069B2 (ja) * 2009-12-25 2014-01-22 東京エレクトロン株式会社 成膜装置
KR20130039963A (ko) * 2011-10-13 2013-04-23 주식회사 테스 기판처리시스템 및 이를 이용한 기판처리방법
JP5679581B2 (ja) * 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274072A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 表面処理装置および表面処理方法
JP2012124512A (ja) * 2006-10-30 2012-06-28 Japan Aviation Electronics Industry Ltd ガスクラスターイオンビームによる固体表面の平坦化方法および固体表面平坦化装置
JP2010153805A (ja) * 2008-11-19 2010-07-08 Tokyo Electron Ltd 成膜装置、成膜装置のクリーニング方法、プログラム、プログラムを記憶するコンピュータ可読記憶媒体
JP2012209394A (ja) * 2011-03-29 2012-10-25 Tokyo Electron Ltd 成膜装置及び成膜方法

Also Published As

Publication number Publication date
TW201619436A (zh) 2016-06-01
JP2016051884A (ja) 2016-04-11
TWI650439B (zh) 2019-02-11
US20160064246A1 (en) 2016-03-03
KR20160027928A (ko) 2016-03-10
JP6294194B2 (ja) 2018-03-14
US9711370B2 (en) 2017-07-18
CN105390372A (zh) 2016-03-09
CN105390372B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
KR101879022B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP6468955B2 (ja) シリコン含有膜の成膜方法及び成膜装置
JP5599350B2 (ja) 成膜装置及び成膜方法
KR101514867B1 (ko) 성막 방법 및 성막 장치
JP6573575B2 (ja) 凹部の埋め込み方法
US10355098B2 (en) Method of manufacturing semiconductor device
JP2018137369A (ja) 成膜方法及び成膜装置
JP2017092098A (ja) 窒化膜の形成方法
KR101989216B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP7345410B2 (ja) 成膜方法及び成膜装置
KR102058264B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20170003408A (ko) 기판 처리 방법 및 기판 처리 장치
KR102106666B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기판 보유 지지 부재
KR20160107105A (ko) 기판 처리 장치 및 기판 처리 방법
JP5750190B2 (ja) 成膜装置及び成膜方法
KR101829951B1 (ko) 실리콘 산화막의 제조 방법
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
US20190157098A1 (en) Etching Method and Method of Filling Recessed Pattern Using the Same
JP2019102780A (ja) 半導体装置の製造方法及び成膜装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant