KR101853716B1 - 반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제 - Google Patents

반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제 Download PDF

Info

Publication number
KR101853716B1
KR101853716B1 KR1020110033118A KR20110033118A KR101853716B1 KR 101853716 B1 KR101853716 B1 KR 101853716B1 KR 1020110033118 A KR1020110033118 A KR 1020110033118A KR 20110033118 A KR20110033118 A KR 20110033118A KR 101853716 B1 KR101853716 B1 KR 101853716B1
Authority
KR
South Korea
Prior art keywords
acid
foaming
component
carbonate
semiconductor substrate
Prior art date
Application number
KR1020110033118A
Other languages
English (en)
Other versions
KR20110115524A (ko
Inventor
테츠야 카미무라
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010094399A external-priority patent/JP5574795B2/ja
Priority claimed from JP2010094398A external-priority patent/JP5498843B2/ja
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20110115524A publication Critical patent/KR20110115524A/ko
Application granted granted Critical
Publication of KR101853716B1 publication Critical patent/KR101853716B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/0005—Other compounding ingredients characterised by their effect
    • C11D3/0052—Gas evolving or heat producing compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명의 제 I 형태는 게이트 절연막이나 기판 등을 손상시키지 않고 반도체 기판 표면에 부착된 불순물, 특히, 이온 주입된 레지스트 등의 부착물을 효율적으로 박리할 수 있고, 안전성이 보다 우수한 반도체 기판의 세정 방법을 제공하는 것을 목적으로 한다.
발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, 발포제 성분과 발포 조제 성분의 혼합액 중에서 반도체 기판을 세정하는 반도체 기판의 세정 방법으로서, 발포제 성분이 탄산염을 함유하고, 발포 조제 성분이 산성 화합물을 함유하고, 혼합액의 pH가 7.5 미만인 반도체 기판의 세정 방법.

Description

반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제{METHOD FOR CLEANING SEMICONDUCTOR SUBSTRATE, AND TWO-COMPONENT CLEANING AGENT FOR SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판의 세정 방법, 및 2제형 반도체 기판용 세정제에 관한 것이다. 보다 상세하게는 탄산염을 포함하는 발포제 성분과, 산성 화합물을 포함하는 발포 조제(助劑) 성분을 사용해서 얻어지는 소정의 pH를 나타내는 혼합액 중에서 반도체 기판을 세정하는 방법에 관한 것이다. 또한, 보다 상세하게는 탄산염을 포함하는 발포제 성분과, 산성 화합물을 포함하는 발포 조제 성분을 갖는 2제형 반도체 기판용 세정제에 관한 것이다.
반도체 소자(반도체 디바이스)의 제조 공정에는 리소그래피 공정, 에칭 공정, 이온 주입 공정 등의 여러가지 공정이 포함되어 있다. 각 공정의 종료후, 다음 공정으로 옮겨가기 전에 기판 표면에 잔존한 레지스트 잔사나 기타 불순물 등의 부착물을 박리·제거해서 기판 표면을 청정하게 하기 위한 세정 처리가 실시되고 있다.
종래의 세정 처리 방법으로서 농황산과 과산화수소의 혼합 용액(이후, 적당히 SPM이라고 칭한다)을 사용해서 레지스트 잔사, 미립자, 금속 및 자연 산화막 등을 박리 세정하는 프로세스가 다용되고 있었다. 상기 방법으로는 부착물의 박리성은 우수하지만, 처리액의 산화력이 지나치게 강하기 때문에 처리시에 고유전율(high-k) 재료 등에 의해 구성되는 게이트 절연막이나 기판 자체에 손상을 주는 일이 있었다. 반도체 디바이스의 소형화가 진행되고 있는 작금의 실상을 고려하면 이러한 파손이 일부에 생겼다고 해도 전기 특성 열화를 일으키는 원인이 된다. 또한, SPM을 사용한 방법에서는 약품 자체의 위험성이나 급격한 온도 상승 등이 일어난다는 경우가 있으므로 작업 안전의 관점에서는 반드시 만족할 수 있는 방법은 아니었다.
그 때문에, 게이트 절연막이나 기판 등에의 영향이 적고, 보다 안전성이 우수한 세정 기술이 요구되고 있으며, 그 하나로서, 예를 들면, 탄산 가스 분위기 하에서 탄산 암모늄을 함유하고, pH가 7 이상 8.6 미만인 수용액을 사용하는 애싱 잔사의 세정 방법이 제안되어 있었다(특허문헌 1).
일본 특허 제4017402호
한편, 최근 반도체 소자의 제조 프로세스의 하나인 이온 주입 공정(이온 임플란테이션)에 있어서 이온 주입량이 증가되는 경향이 있다. 그 때, 이온 주입된 레지스트는 탄화, 가교되고, 최표면이 변질되어 버리므로 약품 등에 따라서는 그 완전한 박리가 곤란하게 되는 경우가 알려져 있다.
반도체 디바이스에 대한 고신뢰성화의 요망이 높아지면서 기판 표면의 청정화에의 요망은 점점 엄격한 것으로 되고 있으며, 상기와 같은 이온 주입된 레지스트를 포함한 불순물에 대한 보다 효율적인 세정 방법의 개발이 요망되고 있다.
본 발명자들은 특허문헌 1에 기재된 세정 방법에서 사용되는 세정액을 사용해서 상기와 같은 이온 주입된 레지스트 등의 박리성에 대해서 검토를 행한 결과, 반드시 충분히 만족할 수 있는 결과가 얻어지는 것은 아니고, 새로운 개량이 필요했다.
본 발명의 제 I 형태는 상기 실정을 감안하여 게이트 절연막이나 기판 등을 손상시키지 않고 반도체 기판 표면에 부착된 불순물, 특히, 이온 주입된 레지스트 등의 부착물을 효율적으로 박리할 수 있고, 안전성이 보다 우수한 반도체 기판의 세정 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 제 II 형태는 상기 실정을 감안하여 게이트 절연막이나 기판 등을 손상시키지 않고 반도체 기판 표면에 부착된 불순물, 특히, 이온 주입된 레지스트 등의 부착물을 효율적으로 박리할 수 있고, 안전성이 보다 우수한 2제형 반도체 기판용 세정제를 제공하는 것을 목적으로 한다.
본 발명자들은 반도체 기판의 세정에 사용되는 세정액에 대해서 예의 검토한 결과, 소정의 성분을 포함하는 세정제를 사용하는 것, 및 소정의 성분을 함유하는 혼합액 중에서 기판을 처리함으로써 소망의 효과가 얻어지는 것을 찾아냈다.
즉, 본 발명자들은 상기 과제가 하기 구성에 의해 해결되는 것을 찾아냈다.
<1> 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, 상기 발포제 성분과 상기 발포 조제 성분의 혼합액 중에서 반도체 기판을 세정하는 반도체 기판의 세정 방법으로서,
상기 발포제 성분이 탄산염을 함유하고,
상기 발포 조제 성분이 산성 화합물을 함유하고,
상기 혼합액의 pH가 7.5 미만인 반도체 기판의 세정 방법.
<2> <1>에 있어서, 상기 반도체 기판을 상기 발포제 성분 및 상기 발포 조제 성분의 2종의 성분 중 어느 한쪽에 침지하고, 그 후 상기 2종의 성분의 다른쪽을 반도체 기판이 침지된 성분에 첨가해서 상기 혼합액을 얻는 반도체 기판의 세정 방법.
<3> <1> 또는 <2>에 있어서, 상기 반도체 기판을 상기 발포제 성분에 침지 하고, 그 후 상기 발포 조제 성분을 첨가해서 상기 혼합액을 얻는 반도체 기판의 세정 방법.
<4> <1>∼<3> 중 어느 하나에 있어서, 상기 발포제 성분 및/또는 상기 발포 조제 성분이 계면활성제를 함유하는 반도체 기판의 세정 방법.
<5> <4>에 있어서, 상기 계면활성제가 비이온성 계면활성제인 반도체 기판의 세정 방법.
<6> <1>∼<5> 중 어느 하나에 있어서, 상기 탄산염은 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 탄산나트륨, 탄산칼륨, 탄산수소칼륨, 탄산세슘, 탄산란탄, 탄산리튬, 탄산마그네슘, 탄산망간, 탄산니켈, 탄산스트론튬, 아미노구아니딘탄산염, 및 구아니딘탄산염으로 이루어지는 군에서 선택되는 탄산염인 반도체 기판의 세정 방법.
<7> <1>∼<6> 중 어느 하나에 있어서, 상기 산성 화합물은 황산, 질산, 붕산, 인산, 포름산, 아세트산, 프로피온산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산, 글리신, 알라닌, 아스파라긴산, 글루탐산, 아미노메탄술폰산, 타우린, 벤젠술폰산, 톨루엔술폰산, 메탄술폰산, 에탄술폰산, 및 술파민산으로 이루어지는 군에서 선택되는 화합물인 반도체 기판의 세정 방법.
<8> <1>∼<7> 중 어느 하나에 있어서, 상기 혼합액 중에 있어서의 탄산염의 농도가 0.1∼30질량%인 반도체 기판의 세정 방법.
<9> <1>∼<8> 중 어느 하나에 있어서, 상기 발포제 성분 및/또는 상기 발포 조제 성분이 산화제를 함유하는 반도체 기판의 세정 방법.
<10> <1>∼<9> 중 어느 하나에 있어서, 상기 혼합액 중의 온도가 25∼80℃인 반도체 기판의 세정 방법.
<11> <1>∼<10> 중 어느 하나에 있어서, 상기 반도체 기판이 그 표면 상에 레지스트를 구비하는 반도체 기판의 세정 방법.
<12> <11>에 있어서, 상기 레지스트는 이온 주입이 실시된 레지스트인 반도체 기판의 세정 방법.
<13> <1>∼<12> 중 어느 하나에 기재된 반도체 기판의 세정 방법을 사용한 세정 공정을 포함하는 반도체 소자의 제조 방법.
<14> 반도체 기판의 세정시에 혼합해서 사용하는 발포제 성분과 발포 조제 성분을 갖는 2제형 반도체 기판용 세정제로서,
상기 발포제 성분이 탄산염을 함유하고,
상기 발포 조제 성분이 산성 화합물을 함유하고,
상기 발포제 성분 및/또는 상기 발포 조제 성분이 계면활성제를 더 함유하고,
상기 발포제 성분과 상기 발포 조제 성분의 혼합액의 pH가 7.5 미만이 되는 2제형 반도체 기판용 세정제.
<15> <14>에 있어서, 상기 계면활성제는 비이온성 계면활성제인 2제형 반도체 기판용 세정제.
<16> <14> 또는 <15>에 있어서, 상기 탄산염은 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 탄산나트륨, 탄산칼륨, 탄산수소칼륨, 탄산세슘, 탄산란탄, 탄산리튬, 탄산마그네슘, 탄산망간, 탄산니켈, 탄산스트론튬, 아미노구아니딘탄산염, 및 구아니딘탄산염으로 이루어지는 군에서 선택되는 탄산염인 2제형 반도체 기판용 세정제.
<17> <14>∼<16> 중 어느 하나에 있어서, 상기 산성 화합물은 황산, 질산, 붕산, 인산, 포름산, 아세트산, 프로피온산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산, 글리신, 알라닌, 아스파라긴산, 글루탐산, 아미노메탄술폰산, 타우린, 벤젠술폰산, 톨루엔술폰산, 메탄술폰산, 에탄술폰산, 및 술파민산으로 이루어지는 군에서 선택되는 화합물인 2제형 반도체 기판용 세정제.
<18> <14>∼<15> 중 어느 하나에 있어서, 상기 혼합액 중의 상기 탄산염의 농도가 0.1∼30질량%인 2제형 반도체 기판용 세정제.
<19> <14>∼<18> 중 어느 하나에 있어서, 상기 발포제 성분 및/또는 상기 발포 조제 성분이 산화제를 더 함유하는 2제형 반도체 기판용 세정제.
<20> <14>∼<19> 중 어느 하나에 있어서, 상기 계면활성제는 폴리옥시알킬렌형 비이온성 계면활성제인 2제형 반도체 기판용 세정제.
<21> <14>∼<20> 중 어느 하나에 있어서, 상기 혼합액의 pH가 7미만인 2제형 반도체 기판용 세정제.
<22> <14>∼<21> 중 어느 하나에 있어서, 상기 발포제 성분 또는 상기 발포 조제 성분 중에 있어서의 상기 계면활성제의 함유량이 0.0001∼10질량%인 2제형 반도체 기판용 세정제.
<23> <19>∼<22> 중 어느 하나에 있어서, 상기 발포제 성분 또는 상기 발포 조제 성분 중에 있어서의 상기 산화제의 함유량이 0.01∼20질량%인 2제형 반도체 기판용 세정제.
<24> <14>∼<23> 중 어느 하나에 있어서, 상기 발포제 성분의 pH가 7.5∼12인 2제형 반도체 기판용 세정제.
(발명의 효과)
본 발명의 제 I 형태에 의하면 게이트 절연막이나 기판 등을 손상시키지 않고 반도체 기판 표면에 부착된 불순물, 특히, 이온 주입된 레지스트 등의 부착물을 효율적으로 박리할 수 있고, 안전성이 보다 우수한 반도체 기판의 세정 방법을 제공할 수 있다.
본 발명의 제 II 형태에 의하면 게이트 절연막이나 기판 등을 손상시키지 않고 반도체 기판 표면에 부착된 불순물, 특히, 이온 주입된 레지스트 등의 부착물을 효율적으로 박리할 수 있고, 안전성이 보다 우수한 2제형 반도체 기판용 세정제를 제공할 수 있다.
이하에, 본 발명의 제 I 형태에 의한 반도체 기판의 세정 방법 및 본 발명의 제 II 형태에 의한 2제형 반도체 기판용 세정제에 대해서 상세하게 설명한다.
본 발명의 제 I 형태의 반도체 기판의 세정 방법에서는 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, 발포제 성분과 발포 조제 성분의 혼합액 중에서 반도체 기판의 세정을 행한다. 발포제 성분은 탄산염을 함유하고, 발포 조제 성분은 산성 화합물을 함유하고, 혼합액의 pH는 7.5 미만을 나타낸다. 상기 방법에 있어서는 2종의 성분을 소정의 pH가 되도록 혼합함으로써 혼합액 중에서 탄산 가스(CO2)가 발생되고, 주로 이 탄산 가스와 산성 화합물의 작용에 의해 기판 표면에 부착되는 불순물(부착물)이 박리·제거된다. 특히, 기판을 발포제 성분 중에 소정 시간 침지한 후, 발포 조제 성분을 첨가하는 처리를 실시함으로써 보다 효율적으로 불순물을 박리·제거할 수 있다. 또한, 상기 특허문헌 1에서는 탄산 가스 분위기 하에서 세정을 실시할 필요가 있지만, 본 발명의 제 I 형태의 세정 방법에서는 특히 가스 분위기의 조건에 의존하지 않고, 효율적으로 불순물을 박리·제거할 수 있어 범용성이 보다 우수하다.
본 발명의 제 II 형태의 2제형 반도체 기판용 세정제는 탄산염이 함유되는 발포제 성분과, 산성 화합물이 함유되는 발포 조제 성분을 갖고, 양자를 반도체 기판의 세정시에 혼합해서 사용하는 세정제이다. 또한, 상기 발포제 성분 및/또는 상기 발포 조제 성분에는 계면활성제가 함유되고, 발포제 성분과 발포 조제 성분의 혼합액의 pH는 7.5 미만을 나타낸다. 상기 세정제에 있어서는 발포제 성분과 발포 조제 성분을 혼합해서 얻어지는 혼합액 중에서 탄산염으로부터 탄산 가스(CO2)가 발생되며, 주로 이 탄산 가스와 산성 화합물의 작용에 의해 기판 표면에 부착되는 불순물(부착물)이 박리·제거된다.
본 발명의 제 I 형태 및 본 발명의 제 II 형태에 있어서, 혼합액의 pH로서 7.5 미만이 바람직한 이유를 이하에 설명한다. 탄산염의 pKa는 6.3∼6.5(pKa1), 10.2∼10.4(pKa2)이며, 각각 이하의 식으로 나타내어진다.
CO3 2-＋ H+→HCO3 -→(1)pKa2
HCO3 -＋H+→H2CO3→(2)pKa1
또한, (2)로부터 H2CO3→H2O+CO2(g)↑라는 반응을 거쳐 탄산 가스가 발생한다. 일반적으로 pKa란 화학 반응식에 있어서의 양 변의 화학종이 1:1로 존재하는 pH를 나타내고 있다. 또한, pH가 pKa로부터 1 어긋나는 것은 우변과 좌변의 화학종의 존재비가 10배 다른 것을 의미하는 것이 알려져 있다. 상기 (2)에서 말하면, pH=6.3∼6.5에서는 HCO3 -과 H2CO3은 등량으로 존재하고, pH=5.3∼5.5(pKa1-1)에서는 HCO3 -과 H2CO3은 1:10의 비율로 존재하고, pH=7.3∼7.5(pKa1+1)에서는 HCO3 -과 H2CO3은 10:1의 비율로 존재하는 것을 의미하고 있다. 발포에 기여하는 탄산염의 존재를 가미하면 pH가 7.5 이상에서는 우리들이 기대하는 발포 반응은 효과적으로 일어날 수 없다.
우선, 본 발명의 세정 방법에서 사용되는 성분(발포제 성분, 발포 조제 성분, 2제형 반도체 기판용 세정제)에 대해서 상세하게 설명한다. 또한, 이하에서 상세하게 설명되는 재료는 시판품을 사용해도 좋고, 공지의 방법으로 합성해도 좋다.
<발포제 성분>
(탄산염)
발포제 성분은 탄산염을 함유한다. 상기 탄산염은 후술하는 산성 화합물의 작용에 의해 탄산 가스를 발생시키는 화합물이며, 소위 분해성 발포제로서 작용한다.
사용되는 탄산염은 탄산을 발생시키는 염화합물이면 특별히 한정되지 않지만, 주로 정염, 산성염(탄산수소염), 염기성염(탄산수산화물염) 등을 들 수 있다. 예를 들면, 알칼리 금속이나 알칼리 토류 금속의 탄산염이나 탄산수소염, 또는 탄산암모늄염 등을 들 수 있다. 보다 구체적으로 탄산염으로서는 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 탄산나트륨, 탄산칼륨, 탄산수소칼륨, 탄산세슘, 탄산란탄, 탄산리튬, 탄산마그네슘, 탄산망간, 탄산니켈, 탄산스트론튬, 아미노구아니딘 탄산염, 또는 구아니딘 탄산염 등을 들 수 있다. 또한, 무수염, 수화염, 또는 이들의 혼합물 등을 사용할 수도 있다. 그 중에서도, 부착물의 박리성이 우수하고, 또한 취급성이 용이한 점에서 탄산수소암모늄 또는 탄산암모늄이 바람직하고, 탄산암모늄이 보다 바람직하다.
또한, 탄산염은 1종만을 사용해도 좋고, 2종 이상을 병용해도 좋다.
발포제 성분 중에 있어서의 탄산염의 함유량은 특별히 한정되지 않지만, 부착물의 박리성이 보다 우수한 점에서 발포제 성분 전량에 대하여 0.1∼80질량%가 바람직하고, 0.5∼50질량%가 보다 바람직하다.
또한, 후술하는 발포제 성분과 발포 조제 성분의 혼합물 중의 탄산염의 함유량은 부착물의 박리성이 보다 우수한 점에서 혼합액 전량에 대하여 0.1∼30질량%가 바람직하고, 0.5∼30질량%가 보다 바람직하다.
(용매)
발포제 성분은 필요에 따라 용매를 함유하고 있어도 좋다. 사용되는 용매는 탄산염이 용해되면 특별히 제한되지 않지만, 통상 물이 사용된다. 또한, 본 발명의 효과를 손상시키지 않는 범위에서 유기 용매(예를 들면, 극성 용매인 DMSO, DMF, ㎚P 등)를 함유하고 있어도 좋다.
발포제 성분 중에 있어서의 용매의 함유량은 특별히 한정되지 않지만, 통상 발포제 성분 전량에 대해서 1∼99.5질량%가 바람직하고, 10∼99.0질량%가 보다 바람직하다.
발포제 성분의 pH는 특별히 제한되지 않지만, 발포제 성분의 안정성이 보다 우수하고, 부착물의 박리성이 보다 우수한 점에서 7.5∼12.0이 바람직하고, 8.0∼11.0이 보다 바람직하다.
(계면활성제)
발포제 성분은 계면활성제를 함유하고 있어도 좋다. 계면활성제가 함유됨으로써 발포제 성분과 발포 조제 성분의 혼합액 중에서 발생되는 탄산 가스에 의해 발생되는 기포의 크기가 보다 제어되고, 결과적으로 레지스트 등의 부착물의 박리 성능이 향상된다.
사용되는 계면활성제는 특별히 한정되지 않지만, 예를 들면, 양이온성 계면활성제, 양성 계면활성제, 음이온성 계면활성제, 비이온성 계면활성제 등이 예시된다. 특히, 부착물의 박리 성능이 보다 우수하고, 또한 기판 표면으로부터 박리된 불순물의 기판 표면에의 재부착이 억제되는 점에서 비이온성 계면활성제 또는 음이온성 계면활성제가 보다 바람직하고, 효과가 보다 우수한 점에서 비이온성 계면활성제가 특히 바람직하다. 또한, 계면활성제는 직쇄상, 분기상 모두 사용할 수 있다.
양이온성 계면활성제로서는 예를 들면, 테트라알킬암모늄염, 알킬아민염, 벤잘코늄염, 알킬피리듐염, 이미다졸륨염 등을 들 수 있다.
음이온성 계면활성제로서는 예를 들면, 도데실벤젠술폰산나트륨, 라우릴황산나트륨, 알킬디페닐에테르디술폰산나트륨, 알킬나프탈렌술폰산나트륨 등을 들 수 있다.
양성 계면활성제로서는 예를 들면, 카르복시베타인, 술포베타인, 아미노카르복실산염, 이미다졸린 유도체 등을 들 수 있다.
비이온성 계면활성제로서는 예를 들면, 폴리옥시에틸렌알킬에테르, 폴리옥시에틸렌알킬페닐에테르, 폴리옥시에틸렌 지방산 에스테르, 소르비탄 지방산 에스테르, 폴리옥시에틸렌 소르비탄 지방산 에스테르, 폴리옥시에틸렌소르비톨 지방산 에스테르, 글리세린 지방산 에스테르, 폴리옥시에틸렌글리세린 지방산 에스테르, 폴리글리세린 지방산 에스테르, 수크로오스 지방산 에스테르, 폴리옥시에틸렌알킬아민, 폴리옥시에틸렌 지방산 아미드, 알킬알칸올아미드, 아세틸렌글리콜, 아세틸렌글리콜의 폴리옥시에틸렌 부가물 등을 들 수 있다. 또는 상기 예시 화합물 중의 옥시에틸렌 구조가 옥시프로필렌 구조인 폴리옥시프로필렌계 화합물도 예시된다.
그 중에서도 부착물의 박리 성능이 보다 우수한 점에서 폴리옥시알킬렌형 비이온성 계면활성제가 바람직하다. 구체예로서는 폴리옥시알킬렌알킬에테르, 폴리옥시알킬렌알킬페닐에테르, 폴리옥시알킬렌글리콜 지방산 에스테르, 폴리옥시알킬렌 지방산 에스테르, 폴리옥시알킬렌소르비탄 지방산 에스테르, 폴리옥시알킬렌 지방산 모노알칸올아미드, 폴리옥시알킬렌 지방산 디알칸올아미드 등을 들 수 있다. 보다 구체적으로는 알킬렌부는 에틸렌 또는 프로필렌인 계면활성제를 들 수 있다.
또한, 폴리옥시알킬렌형 비이온성 계면활성제의 바람직한 형태로서는 이하의 일반식(1)로 나타내어지는 폴리옥시알킬렌형 비이온성 계면활성제가 바람직하다.
R2O-(R1O)p-H 일반식(1)
일반식(1) 중, R1은 에틸렌기, 또는 프로필렌기를 나타내고, p는 2 이상의 정수를 나타낸다(또한, 바람직하게는 30 이하, 보다 바람직하게는 10 이하의 정수이다). 복수의 R1은 동일해도 달라도 좋다.
R2는 수소원자, 알킬기(바람직하게는 탄소수 1∼20)를 나타내고, 본 발명의 효과가 보다 우수한 점에서 수소원자가 바람직하다. 또한, 알킬기는 아미노기 등의 치환기를 갖고 있어도 좋지만, 페닐기를 치환기로서 포함하지 않는 것이 바람직하다.
일반식(1)로 나타내어지는 계면활성제의 바람직한 형태로서는 이하의 일반식(2) 또는 일반식(3)으로 나타내어지는 폴리옥시알킬렌형 비이온성 계면활성제를 들 수 있다.
HO-(EO)x-(PO)y-(EO)z-H 일반식(2)
HO-(PO)x-(EO)y-(PO)z-H 일반식(3)
일반식(2) 및 일반식(3) 중, EO는 옥시에틸렌기를, PO는 옥시프로필렌기를 나타낸다. x, y, z는 각각 독립적으로 1 이상의 정수를 나타낸다(또한, 바람직하게는 10 이하의 정수이다).
발포제 성분 중에 포함되는 계면활성제의 함유량은 특별히 한정되지 않지만, 부착물의 박리성이 보다 우수한 점에서 발포제 성분 전량에 대해서 0.0001∼10질량%가 바람직하고, 0.001∼1질량%가 보다 바람직하다.
또한, 발포제 성분과 발포 조제 성분의 혼합액 중에 있어서의 계면활성제의 함유량은 특별히 제한되지 않지만, 0.00005∼5질량%가 바람직하고, 0.0005∼0.5질량%가 보다 바람직하다.
(산화제)
발포제 성분은 산화제를 함유하고 있어도 좋다. 산화제가 함유됨으로써 부착물의 박리성이 보다 향상된다.
사용되는 산화제는 특별히 제한되지 않지만, 예를 들면, 과산화물(예를 들면, 과산화수소), 질산염, 과황산염, 중크롬산염, 과망간산염 등을 들 수 있다. 그 중에서도 부착물의 박리성이 우수하고, 또한 취급이 용이한 점에서 과산화수소가 바람직하다.
발포제 성분 중에 포함되는 산화제의 함유량은 특별히 한정되지 않지만, 부착물의 박리성이 보다 우수한 점에서 발포제 성분 전량에 대해서 0.01∼20질량%가 바람직하고, 0.1∼20질량%가 보다 바람직하다.
또한, 발포제 성분과 발포 조제 성분의 혼합액 중에 있어서의 산화제의 함유량은 특별히 제한되지 않지만, 0.005∼10질량%가 바람직하고, 0.05∼10질량%가 보다 바람직하다.
(알카리성 화합물)
발포제 성분은 알카리성 화합물을 함유하고 있어도 좋다. 알카리성 화합물이 함유됨으로써 pH의 조정이 용이해지고, 혼합액 중의 안정된 발포가 달성되어 부착물의 박리성이 보다 향상된다.
사용되는 알카리성 화합물은 특별히 한정되지 않지만, 수산화테트라메틸암모늄, 수산화테트라에틸암모늄, 수산화테트라프로필암모늄, 수산화테트라부틸암모늄 등을 들 수 있다. 발포제 성분 중에 있어서의 알카리성 화합물의 함유량은 특별히 제한되지 않고, 상기 pH가 되도록 사용되는 것이 바람직하다. 구체적으로는 상기 함유량은 발포제 성분 전량에 대해서 0.0001∼10질량%가 바람직하고, 0.0001∼5질량%가 보다 바람직하다.
<발포 조제 성분>
(산성 화합물)
발포 조제 성분은 산성 화합물을 함유한다. 산성 화합물이란 그대로 또는 그 수용액이 산성을 나타내는 화합물을 의미한다. 상기 화합물이 상술한 탄산염에 작용해서 탄산 가스가 발생됨과 아울러 부착물의 박리성에도 기여한다.
사용되는 산성 화합물은 특별히 제한되지 않지만, 예를 들면, 황산, 질산, 붕산, 인산, 포름산, 아세트산, 프로피온산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산, 글리신, 알라닌, 아스파라긴산, 글루탐산, 아미노메탄술폰산, 타우린, 벤젠술폰산, 톨루엔술폰산, 메탄술폰산, 에탄술폰산, 또는 술파민산 등을 들 수 있다.
또한, 산성 화합물은 1종만을 사용해도 좋고, 2종 이상을 병용해도 좋다.
그 중에서도 발명의 효과가 보다 우수하고, 저렴하고 취급이 용이한 점에서 수용성 유기산이 바람직하다. 보다 바람직한 형태로서는 카르복실산기를 갖는 수용성 카르복실산을 들 수 있다. 수용성 카르복실산의 바람직한 예로서, 예를 들면, 수용성 지방족 카르복실산을 들 수 있다. 더욱 바람직하게는 탄소수 1∼6의 수용성 지방족 카르복실산을 들 수 있다. 특히 바람직하게는 1∼5개의 수산기를 갖고 있어도 좋은 탄소수 2∼6의 지방족 모노, 디 및 트리카르복실산이다.
상기 수용성 카르복실산의 구체예로서는 예를 들면, 프로피온산, 아스코르브산, 락트산, 글루콘산, 글루쿠론산 등의 모노카르복실산, 옥살산, 말론산, 숙신산, 말산, 주석산, 프탈산, 말레산 등의 디카르복실산, 시트르산 등의 트리 카르복실산을 들 수 있다.
발포 조제 성분 중에 있어서의 산성 화합물의 함유량은 특별히 한정되지 않지만, 부착물의 박리성이 보다 우수한 점에서 발포 조제 성분 전량에 대해서 0.01∼50질량%가 바람직하고, 1∼50질량%가 보다 바람직하고, 1∼25질량%가 특히 바람직하다.
또한, 후술하는 발포제 성분과 발포 조제 성분의 혼합물 중의 산성 화합물의 함유량은 부착물의 박리성이 보다 우수한 점에서 혼합액 전량에 대해서 0.01∼30질량%가 바람직하고, 0.01∼10질량%가 보다 바람직하다.
(용매)
발포 조제 성분은 필요에 따라 용매를 포함하고 있어도 좋다. 사용되는 용매는 산성 화합물이 용해되면 특별히 제한되지 않지만, 통상 물이 사용된다. 또한, 본 발명의 효과를 손상시키지 않는 범위에서 유기 용매(예를 들면, 극성 용매인 DMSO, DMF, ㎚P 등)를 함유하고 있어도 좋다.
발포 조제 성분 중에 있어서의 용매의 함유량은 특별히 한정되지 않지만, 통상 발포 조제 성분 전량에 대해서 1∼99.5질량%가 바람직하고, 10∼99.0질량%가 보다 바람직하다.
발포 조제 성분의 pH는 특별히 제한되지 않지만, 발포 조제 성분의 안정성이 보다 우수하고, 부착물의 박리성이 보다 우수한 점에서 7.5 이하가 바람직하고, 5.0 이하가 보다 바람직하다. 또한, 하한은 특별히 한정되지 않지만, 1.5 이상이 바람직하다.
(기타)
발포 조제 성분에는 상술한 계면활성제, 산화제 등이 포함되어 있어도 좋다. 사용되는 화합물의 종류 및 함유량은 상기 발포제 성분에 있어서의 형태와 동일하다.
<2제형 반도체 기판용 세정제>
본 발명의 제 II 형태의 2제형 반도체 기판용 세정제는 탄산염이 함유되는 발포제 성분과, 산성 화합물이 함유되는 발포 조제 성분을 갖고, 상기 발포제 성분 및/또는 상기 발포 조제 성분에는 계면활성제가 함유되고, 반도체 기판의 세정시에 양자를 혼합해서 사용한다.
혼합액의 pH는 7.5 미만이 되도록 조정된다. 혼합액의 pH가 7.5 이상이면 탄산 가스의 발포가 충분히 진행되지 않아 부착물의 박리성이 뒤떨어진다.
혼합액의 pH는 부착물의 박리성이 보다 우수한 점에서 7.0 미만이 바람직하고, 6.5 이하가 보다 바람직하고, 2.0 이상이 바람직하고, 3.5 이상이 보다 바람직하다. 또한, 혼합액의 pH는 발포에 따라 변화되는 경우가 있지만, 처리 중에 걸쳐 상기 범위 내에 pH를 유지하는 것이 바람직하다.
발포제 성분과 발포 조제 성분의 혼합 질량비(발포제 성분/발포 조제 성분)는 혼합액의 pH가 상기 범위 내이면 특별히 제한되지 않지만, 취급성 등의 관점에서 0.01∼100의 범위인 것이 바람직하다.
<세정 방법>
본 발명의 제 I 형태의 반도체 기판의 세정 방법은 상술한 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, pH 7.5 미만을 나타내는 발포제 성분과 발포 조제 성분의 혼합액 중에서 반도체 기판을 세정하는 방법이다. 또한, 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용해서 반도체 기판을 세정하는 방법은 특별히 한정되지 않지만, 상기 본 발명의 제 I 형태의 세정 방법인 것이 바람직하다.
일반적으로, 이온 주입 후의 레지스트(포토레지스트)는 탄화되므로 약품으로는 박리·제거하기 어려워지지만, 본 세정 방법을 거침으로써 탄화된 레지스트 잔사를 반도체 기판으로부터 용이하게 박리·제거하는 것이 가능해진다. 또한, 발포제 성분과 발포 조제 성분은 소위 2제형의 세정제로서 사용되고(2제형 반도체 기판용 세정제), 사용 직전에 혼합해서 사용되는 것이 바람직하다.
이하에 상기 방법의 순서에 대해서 상세하게 설명한다.
일반적인 반도체 소자의 제조 방법으로서는 우선, 실리콘 기판(예를 들면, 이온 주입된 n형 또는 p형의 실리콘 기판) 상에 스퍼터링 등의 기술을 사용해서 고유전율 재료(예를 들면, HfSiO4, ZiO2, ZiSiO4, Al2O3, HfO2, La2O3) 등으로 구성되는 게이트 절연막이나, 폴리실리콘 등으로 구성되는 게이트 전극층 등을 형성한다(피에칭층 형성 공정). 이어서, 형성된 게이트 절연막이나, 게이트 전극층 상에 레지스트를 도포하고, 포토리소그래피에 의해 소정의 패턴을 형성한다. 패턴 형성 후에 불필요한 부분의 레지스트를 현상 제거해서(레지스트 현상 공정), 이 레지스트 패턴을 마스크로 해서 비마스크 영역을 드라이 에칭 또는 웨트 에칭함으로써(에칭 공정), 게이트 절연막이나 게이트 전극층 등을 제거한다. 그 후, 이온 주입 처리(이온 주입 공정)에 있어서 이온화한 p형 또는 n형의 불순물 원소를 실리콘 기판에 주입하고, 실리콘 기판 상에 p형 또는 n형 불순물 주입 영역(소위 소스/드레인 영역)을 형성한다. 그 후, 필요에 따라 애싱 처리(애싱 공정)이 실시된 후, 기판 상에 잔존한 레지스트막을 박리하는 처리가 실시된다.
본 발명의 제 I 형태의 세정 방법 및 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용한 세정 방법은 반도체 소자의 제조시에 실시되는 방법이며, 어느 공정 후에 실시해도 좋다. 구체적으로는 예를 들면, 레지스트 현상후, 드라이 에칭 후, 웨트 에칭 후, 이온 주입 후, 애싱 후 등에 실시할 수 있다. 특히, 이온 주입에 의해 탄화된 레지스트의 박리성이 양호한 점에서 이온 주입 공정(이온 임플란테이션)후에 실시되는 것이 바람직하다.
보다 구체적으로는 표면 상에 피에칭층(게이트 절연막 및/또는 게이트 전극층)이 형성된 반도체 기판(예를 들면, p형 또는 n형 실리콘 기판)을 준비하는 공정(피에칭층 형성 공정)과, 상기 피에칭층의 상부에 포토레지스트 패턴을 형성하는 공정(레지스트 형성 공정)과, 포토레지스트 패턴을 에칭 마스크로 사용해서 피에칭층을 선택적으로 에칭하는 공정(에칭 공정)과, 이온 주입을 행하는 공정(이온 주입 공정)을 거쳐 얻어지는 반도체 기판에 상기 세정 방법을 적용하는 것이 바람직하다.
또한, 이온 주입 공정은 공지의 방법으로 실시할 수 있고, 예를 들면, 아르곤, 탄소, 네온, 비소 등의 이온을 이용해서 1015∼1018atoms/㎠의 도즈량으로 행할 수 있다.
본 발명의 제 I 형태의 세정 방법 및 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용한 세정 방법의 다른 바람직한 형태로서 상기한 바와 같이 이온 주입 공정을 실시한 후, 또한, 기판에 대하여 애싱 처리, 또는 범용의 세정액에 의해 기판 상의 큰 이물의 제거나 벌크층의 제거를 행한 후, 제거되기 어려운 이물이나 각종 층에 대하여 상기 세정 방법을 실시하는 방법을 들 수 있다.
상기한 바와 같이 애싱 처리를 행한 후, 본 발명의 제 I 형태의 세정 방법 또는 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용한 세정 방법을 실시할 경우는 발포제 성분 및 발포 조제 성분 중에 산화제를 포함하지 않더라도 충분한 세정 효과를 발생시킨다. 세정 방법에 있어서 산화제를 사용하지 않는 경우, 기판 상에서의 산화막의 발생이 보다 억제되는 결과가 되어 바람직하다. 애싱 처리는 주지의 방법으로 행할 수 있고, 예를 들면, 플라즈마 가스를 사용하는 방법 등을 들 수 있다.
또한, 세정 방법은 동일 기판에 대하여 반복해서 실시해도 좋다. 예를 들면, 세정 횟수를 2회 이상 행하는(예를 들면, 2회, 3회) 등의 처리에 의해 1번에 의한 세정 이상의 효과가 얻어진다.
(반도체 기판)
상기 세정 처리의 세정 대상물인 반도체 기판(반도체 소자용 기판)으로서는 상기 제조 공정에 있어서의 어느 단계의 반도체 기판이나 사용할 수 있다. 세정 대상물로서 바람직하게는 그 표면 상에 레지스트(특히, 이온 임플란테이션(이온 주입)이 실시된 레지스트)를 구비하는 반도체 기판을 들 수 있다. 또한, 본 발명의 제 I 형태의 세정 방법 또는 본 발명의 제 II 형태의 세정제를 사용함으로써 상기 레지스트(또는 패턴 레지스트) 이외에도 애싱 시에 발생되는 잔사(애싱 잔사)나, 에칭 시에 발생되는 잔사(에칭 잔사), 기타 불순물(부착물)을 표면에 갖는 기판으로부터 이들을 박리·제거할 수 있다.
본 발명의 제 I 형태 및 본 발명의 제 II 형태에서 사용되는 반도체 기판은 레지스트 이외에도 실리콘 산화막, 실리콘 질화막 등의 절연막이나, 질화탄탈층(TaN), 질화티타늄층(TiN), 산화하프늄층(HfO2), 산화란탄층(La2O3), 산화알루미늄층(Al2O3), 폴리실리콘, 도프(아르곤, 탄소, 네온, 비소 등) 실리콘 등을 그 표면의 일부 또는 전면에 갖고 있어도 좋다.
또한, 반도체 기판은 반도체 물질로 이루어지는 부재(예를 들면, 실리콘 기판)를 말하지만, 판형상의 기판에 한정되지 않고, 어떤 형상이어도 반도체 물질이면 「반도체 기판」에 포함된다.
본 발명의 제 I 형태 및 본 발명의 제 II 형태에서 사용되는 반도체 기판 상에 퇴적되는 레지스트로서는 공지의 레지스트 재료가 사용되고, 포지티브형, 네거티브형, 및 포지티브-네가티브 겸용형의 포토레지스트를 들 수 있다. 포지티브형 레지스트의 구체예는 계피산 비닐계, 환화 폴리이소부틸렌계, 아조-노볼락 수지계, 디아조케톤-노볼락 수지계 등을 들 수 있다. 또한, 네거티브형 레지스트의 구체예는 아지드-환화 폴리이소프렌계, 아지드-페놀계, 클로로메틸폴리스티렌계 등을 들 수 있다. 또한, 포지티브-네가티브 겸용형 레지스트의 구체예는 폴리(p-부톡시카르보닐옥시스티렌)계 등을 들 수 있다.
(세정 순서)
본 발명의 제 I 형태의 반도체 기판의 세정 방법에 있어서는 발포제 성분 및 발포 조제 성분이 반도체 기판에 공급된다. 또한, 본 발명의 제 II 형태의 세정제를 사용한 세정 방법에 있어서는 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하는 형태가 바람직하다. 그 공급 방법은 특별히 한정되지 않지만, 반도체 기판에 발포제 성분과 발포 조제 성분을 동시에 공급해도 좋다(형태A). 또한, 반도체 기판에 발포제 성분을 공급해서 상기 성분 중에 기판을 침지시키고, 소정 시간 경과후에 발포 조제 성분을 공급해도 좋다(형태B). 또한, 반도체 기판에 발포 조제 성분을 공급해서 상기 성분 중에 기판을 침지시키고, 소정 시간 경과후에 발포제 성분을 공급해도 좋다(형태C).
부착물의 박리성이 보다 우수한 점에서 반도체 기판을 발포제 성분 또는 발포 조제 성분 중 어느 한쪽에 소정 시간 침지하고, 다른쪽을 첨가하는 것(형태B 또는 C)이 바람직하다. 특히, 부착물의 박리성이 보다 우수하고, 기판이나 게이트 절연막 등에의 데미지가 보다 경감되는 점에서 반도체 기판을 발포제 성분에 침지한 후, 발포 조제 성분을 첨가하는 것(형태B)이 바람직하다. 발포제 성분 중에 반도체 기판을 소정 시간 침지함으로써 탄산염이 부착물 근방에 부착되므로 발생되는 탄산 가스가 효율적으로 부착물의 박리·제거에 기여한다.
발포제 성분 또는 발포 조제 성분에의 반도체 기판의 침지 시간은 특별히 제한되지 않지만, 침지 시간이 길수록 포함되는 성분이 반도체 기판 상의 레지스트 잔사 등의 부착물의 주변에 부착되어 부착물의 제거 효율이 향상한다. 부착물의 박리성의 향상의 관점에서 10초 이상이 바람직하고, 30초 이상이 보다 바람직하다. 또한, 생산성 및 효과가 포화되는 점에서 30분 이내가 바람직하다.
침지시의 발포제 성분 또는 발포 조제 성분의 온도는 특별히 한정되지 않지만, 부착물의 박리성이 보다 우수하고, 안정된 발포가 달성되는 점에서 25∼80℃가 바람직하다.
반도체 기판이 침지된 발포제 성분 또는 발포 조제 성분 중 어느 한쪽에 선택되지 않은 발포제 성분 또는 발포 조제 성분의 다른쪽을 첨가해서 혼합액을 제조할 경우, 성분(발포제 성분 또는 발포 조제 성분)을 첨가하는 방법으로서는 일괄로 첨가해도 좋고, 분할해서 첨가해도 좋다.
또한, 상기 세정 방법에 있어서는 발명의 효과를 손상시키지 않는 범위에서 발포제 성분 및 발포 조제 성분 이외의 성분(예를 들면, 순수)을 아울러 첨가해도 좋다.
발포제 성분과 발포 조제 성분의 혼합액의 온도(처리 온도)는 특별히 제한되지 않지만, 부착물의 박리성이 보다 우수하고, 기판이나 게이트 절연막 등에의 데미지가 보다 경감되는 점에서 25∼80℃가 되도록 온도 제어하는 것이 바람직하고, 30∼75℃가 보다 바람직하다. 혼합액의 온도가 지나치게 높으면 탄산 가스의 발포가 순간적으로 일어나 버려 부착물의 박리성 및 취급성이 손상되는 경우가 있고, 혼합액의 온도가 지나치게 낮으면 부착물의 제거의 시간이 걸리는 경우가 있다.
또한, 상술한 바와 같이 반도체 기판이 침지된 발포제 성분(또는 발포 조제 성분)에 발포 조제 성분(또는 발포제 성분)을 첨가할 때, 혼합액의 온도가 상기 범위 내가 되도록 첨가 속도를 제어하는 것이 보다 바람직하다.
본 발명의 제 I 형태의 반도체 기판의 세정 방법에 있어서는 발포제 성분과 발포 조제 성분을 혼합해서 얻어지는 혼합액의 pH는 7.5 미만이 되도록 제어된다. 혼합액의 pH가 7.5 이상이면 탄산 가스의 발포가 충분히 진행되지 않아 부착물의 박리성이 뒤떨어진다.
혼합액의 pH는 부착물의 박리성이 보다 우수한 점에서 7.0 미만이 바람직하고, 6.5 이하가 보다 바람직하고, 2.0 이상이 바람직하고, 3.5 이상이 보다 바람직하다. 또한, 혼합액의 pH는 발포에 따라 변화되는 경우가 있지만, 처리 중에 걸쳐 상기 범위 내에 pH를 유지하는 것이 바람직하다.
본 발명의 제 I 형태의 반도체 기판의 세정 방법에 있어서는 발포제 성분과 발포 조제 성분의 혼합 질량비(발포제 성분/발포 조제 성분)는 혼합액의 pH가 상기 범위 내이면 특별히 제한되지 않지만, 취급성 등의 관점에서 0.01∼100의 범위인 것이 바람직하다.
발포제 성분과 발포 조제 성분을 혼합후, 필요에 따라 혼합액 중에 반도체 기판을 소정 시간 침지해도 좋다. 침지 시간은 특별히 제한되지 않지만, 생산성 등의 점에서 10초∼5분이 바람직하고, 30초∼3분이 보다 바람직하다. 반도체 기판을 혼합액에 침지하는 도중에 필요에 따라 혼합액을 교반해도 좋다.
상기 처리 종료후, 반도체 기판을 혼합액으로부터 꺼내고, 필요에 따라 물 등을 사용해서 그 표면을 세정하는 처리(세정 공정)를 행해도 좋다.
본 발명의 제 I 형태의 반도체 기판의 세정 방법 또는 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용한 세정 방법을 거침으로써 종래의 약품 등에 따라서는 박리·제거가 곤란했던 이온 임플란테이션된 레지스트 등의 부착물을 반도체 기판의 표면으로부터 박리·제거할 수 있다. 즉, 상기 세정 방법은 반도체 기판 상에 잔존한 레지스트를 박리·제거하기 위한 레지스트의 박리 방법으로서 사용할 수 있다.
또한, 본 발명의 제 I 형태의 반도체 기판의 세정 방법 또는 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용한 세정 방법에 의하면, 종래의 세정 약품인 SPM용액을 사용한 경우와 달리 반도체 기판 자체(예를 들면, 실리콘 기판)나, 반도체 기판의 표면 상에 퇴적되는 알루미늄 등의 금속 배선이나, 질화티타늄층(TiN), 산화하프늄층(HfO2), 산화란탄층(La2O3) 등의 게이트 절연막에 대한 부식 등의 영향을 억제할 수 있다.
본 발명의 제 I 형태의 반도체 소자의 제조 방법은 상술한 본 발명의 제 I 형태의 반도체 기판의 세정 방법으로 실시된 세정 공정을 포함하는 방법이며, 구체적으로는 상술한 발포제 성분 및 발포 조제 성분을 사용한 세정 공정을 구비하는 방법이다. 또한, 상술한 본 발명의 제 II 형태의 2제형 반도체 기판용 세정제를 사용한 세정 방법으로 실시된 세정 공정은 반도체 소자의 제조 방법에 포함되는 것이 바람직하다.
본 세정 공정은 종래의 세정제로는 적용할 수 없었던 배선폭이 매우 미세한 반도체 기판의 세정에도 사용할 수 있고, 또한 High-k막 등에의 데미지도 작기 때문에 보다 소형이며 고성능의 LCD, 메모리, CPU 등의 전자부품의 제조에 바람직하게 사용할 수 있다. 또한, 차세대의 절연막으로서 개발이 진행되고 있는 Ultra-low-k 등의 데미지를 받기 쉬운 다공성 재료를 사용한 반도체 소자의 제조에도 바람직하게 사용할 수 있다.
(실시예)
이하, 본 발명의 제 I 형태 및 본 발명의 제 II 형태의 실시예에 대해서 상세하게 설명하지만, 이들 실시예에 본 발명의 제 I 형태 및 본 발명의 제 II 형태가 한정되는 것은 아니다.
(시료 1의 제작)
실리콘 웨이퍼 상에 범용 레지스트(248㎚ KrF 레지스트)를 레지스트의 두께가 3000Å가 되도록 도포했다. 이어서, 이 레지스트가 도포된 시료를 프리베이킹했다(온도:200∼300℃). 그 후, 이온 주입 조작을 행했다. 이온은 As 이온을 사용하고, 도즈량은 1E15∼16atoms/㎠로 해서 시료를 제작했다.
(시료 2의 제작)
Al2O3층, TiN층, HfO2층, 또는 La2O3층을 실리콘 웨이퍼 상에 두께 50Å가 되도록 성막해서 4종류의 웨이퍼를 준비했다. 후술하는 각 액을 사용하여 처리 전후의 막두께차로부터 각 막에의 에칭 속도(EtchingRate:ER)를 산출했다.
실용상, 상기 에칭 속도가 5㎚/min 미만인 것이 바람직하고, 1㎚/min 미만인 것이 더욱 바람직하다.
후술하는 실시예에서 사용하는 계면활성제 W1∼W9를 이하에 나타낸다.
W1 중의 a는 3, b는 5, c는 3의 수치를 나타낸다.
W2 중의 a는 4, b는 2, c는 4의 수치를 나타낸다.
W8 중의 a는 5, b는 5, c는 5, d는 5, e는 5, f는 5의 수치를 나타낸다.
또한, 표 1∼표 12 중의 「30% 과산화수소」는 농도가 30질량%인 과산화수소수를 나타낸다.
Figure 112011026132987-pat00001
<실시예 A:산성 화합물의 검토(실시예 1∼19, 비교예 1∼5)>
하기 표 1에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 레지스트 박리성, 핸들링성, 금속층 및 기판에의 영향에 대해서 평가했다.
우선, 상기에서 준비한 반도체 기판(시료 1, 시료 2, 또는 미처리의 실리콘 웨이퍼)을 발포제 성분 중에 소정 시간(3분간) 침지시켰다. 사용된 발포제 성분의 pH(초기 pH로 나타낸다)를 표 1에 나타낸다.
이어서, 상기 발포제 성분 중에 발포 조제 성분을 첨가하고, 혼합액 중에서 기판을 2분간 침지했다. 그 후, 기판을 꺼내어 하기의 평가를 실시했다. 또한, 혼합액 중의 pH는 최종 pH로서 표 1 중에 나타낸다. 얻어진 결과를 표 1에 나타낸다.
또한, 표 1 중의 처리 온도는 혼합액 중의 온도를 의미하고, 후술하는 표 2∼12에 있어서도 동의이다.
레지스트의 박리성에 관해서는 이하의 기준에 따라 평가했다. 실용상, ×가 아닌 것이 필요하다.
「◎◎◎:현미경으로 관찰한 기판 표면 상(면적:3.0×3.0㎛) 중에서의 레지스트가 잔존하고 있는 부분이 5% 미만인 경우」
「◎◎:현미경으로 관찰한 기판 표면 상(면적:3.0×3.0㎛) 중에서의 레지스트가 잔존하고 있는 부분이 5% 이상 10% 미만인 경우」
「◎:현미경으로 관찰한 기판 표면 상(면적:3.0×3.0㎛) 중에서의 레지스트가 잔존하고 있는 부분이 10% 이상 30% 미만인 경우」
「○:현미경으로 관찰한 기판 표면 상(면적:3.0×3.0㎛) 중에서의 레지스트가 잔존하고 있는 부분이 30% 이상 50% 미만인 경우」
「△:현미경으로 관찰한 기판 표면 상(면적:3.0×3.0㎛) 중에서의 레지스트가 잔존하고 있는 부분이 50% 이상 80% 미만인 경우」
「×:현미경으로 관찰한 기판 표면 상(면적:3.0×3.0㎛) 중에서의 레지스트가 잔존하고 있는 부분이 80% 이상인 경우」
핸들링성에 관해서는 이하의 기준에 따라 평가했다.
「◎」:문제가 되는 거품 발생은 없다
「○」:약간 거품이 발생한다
「△」: 다소 거품 발생이 심하다
「×」:실용상 사용이 우려되는 레벨의 심한 거품 발생이 관측된다.
표 1 중의 「Doped Si-loss」란에 기재된 값은 실시예 A에서 미처리의 실리콘 웨이퍼를 사용한 경우의 웨이퍼 표면 상의 손실 두께(세정에 의해 깎여진 두께)를 ICP-MS(유도 결합 플라즈마 질량 분석 장치, SHIMADZU사 제)로 측정한 후, 막두께로 환산한 값(㎚)이다. 실용상, 상기 값이 1.0㎚ 미만인 것이 바람직하다.
또한, 표 1 중의 「Ox growth」란에 기재된 값은 실시예A에서 미처리의 실리콘 웨이퍼를 사용한 경우의 웨이퍼 표면 상에 형성되는 산화규소층의 두께를 엘립소미트리(J. A. Woolam사 제, VASE)로 측정한 값(㎚)이다. 실용상, 상기 값이 1.0㎚ 미만인 것이 바람직하다.
(표 1-1)
Figure 112011026132987-pat00002
(표 1-2)
Figure 112011026132987-pat00003
또한, 표 1 중, 「N.D」는 에칭 속도가 거의 0인 것을 의미하고 있다(이후의 표 중에서도 동의). 또한, 표 1 중, 발포제 성분 중에서 사용되는 「TMAH」는 수산화테트라메틸암모늄을 나타낸다.
표 1로부터 각종 산성 화합물을 사용해서 본 발명의 세정 방법을 실시한 결과, 실용상 만족할 수 있는 레지스트 박리성, 핸들링성이 얻어지는 것이 확인되었다. 또한, 시료 2를 사용한 결과로부터 알 수 있는 바와 같이, 본 발명의 세정 방법에 있어서는 Al2O3층, TiN층, HfO2층, 및 La2O3층에 대한 에칭 작용은 거의 보여지지 않고, 이들 층에 대해서도 손상을 주지 않는 것이 확인되었다. 또한, 기판 표면의 깎임이나, 산화규소층의 발생 등도 억제되어 있는(각각 0.1㎚ 미만) 것을 알 수 있었다.
한편, 비교예 1 및 2에 나타낸 바와 같이, 종래 공지의 SPM 등을 세정액으로서 사용한 경우, 레지스트의 박리는 확인되지만, 핸들링성이 손상되어 있었다. 또한, Al2O3층, TiN층, HfO2층, 및 La2O3층에 대하여 에칭이 진행되고, 각 층에 대하여 손상을 주는 것이 확인되었다. 또한, 기판 표면의 깎임이나 산화규소층의 발생 등도 확인되었다.
또한, 탄산염을 함유하는 발포제 성분을 사용하지 않는 비교예 4, 및 산성 화합물을 함유하는 발포 조제 성분을 사용하지 않는 비교예 5에 나타낸 바와 같이, 한쪽의 성분이 결여되어 있는 경우, 레지스트 박리성이 뒤떨어지는 것이 확인되었다.
또한, 비교예 6에 나타낸 바와 같이, 발포제 성분과 발포 조제 성분의 혼합물의 pH가 7.5 이상인 경우, 혼합액 중에서의 발포가 확인되지 않고, 레지스트 박리성도 뒤떨어지는 것이 확인되었다.
<실시예 B:탄산염의 검토(실시예 20∼25)>
하기 표 2에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 2 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
(표 2)
Figure 112011026132987-pat00004
표 2로부터 각종 탄산염을 사용해서 본 발명의 세정 방법을 실시한 결과, 실용상 만족할 수 있는 레지스트 박리성, 핸들링성이 얻어지는 것이 확인되었다. 또한, 각종 금속층에의 에칭도 거의 없고, 실리콘 웨이퍼에의 영향도 거의 없었다.
<실시예 C:세정 순서의 검토(실시예 26∼32)>
하기 표 3 및 4에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 이하에 나타내는 방법으로 각종 평가를 행했다.
우선, 상기에서 준비한 반도체 기판(시료 1, 시료 2, 또는 미처리의 실리콘 웨이퍼)을 발포제 성분 중에 표 3 및 4에 나타내는 소정 시간 침지시켰다.
이어서 상기 발포제 성분에 발포 조제 성분을 첨가하고, 혼합액 중에서 기판을 표 3 및 4에 나타내는 소정 시간 침지했다. 그 후, 기판을 꺼내어 하기의 평가를 실시했다. 결과는 표 3 및 4에 나타낸다. 표 3 및 4 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
(표 3)
Figure 112011026132987-pat00005
(표 4)
Figure 112011026132987-pat00006
표 4에 나타낸 바와 같이, 혼합액 중에서의 기판의 침지시간을 연장시킴으로써 레지스트 박리성이 향상되는 것이 확인되었다. 또한, 각종 금속층에의 에칭도 거의 없고, 실리콘 웨이퍼에의 영향도 거의 없었다.
또한, 표 3에 나타낸 바와 같이, 발포제 성분에의 기판의 침지시간을 연장시킴으로써 레지스트 박리성이 향상되는 것이 확인되었다.
<실시예 D:각종 사용 성분의 함유량 검토(실시예 33∼42)>
하기 표 5∼7에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 5∼7 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
(표 5)
Figure 112011026132987-pat00007
(표 6)
Figure 112011026132987-pat00008
(표 7)
Figure 112011026132987-pat00009
표 5, 표 6, 및 표 7에 나타낸 바와 같이, 사용되는 탄산염, TMAH, 산성 화합물의 양을 변경한 경우도 소망의 효과가 얻어지는 것이 확인되었다.
<실시예 E:산화제의 함유량 검토(실시예 43∼47)>
하기 표 8에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 8 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
(표 8)
Figure 112011026132987-pat00010
표 8에 나타낸 바와 같이, 사용되는 산화제의 양을 변경한 경우도 소망의 효과가 얻어지는 것이 확인되었다. 특히, 산화제의 함유량이 증가함으로써 레지스트 박리성이 향상되는 것을 알 수 있었다.
<실시예 F:온도 조건 검토(실시예 48∼50)>
하기 표 9에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 9 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
(표 9)
Figure 112011026132987-pat00011

표 9에 나타낸 바와 같이, 온도 조건을 20∼70℃까지 변경한 경우도 본 발명의 소망의 효과가 얻어지는 것이 확인되었다. 특히, 50℃ 이상인 경우, 레지스트 박리성이 향상되는 것을 알 수 있었다.
<실시예 G:계면활성제의 검토(실시예 51∼62)>
하기 표 10에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 10 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
또한, 표 10중의 「재부착성」란의 평가는 이하의 기준에 따라 평가했다.
「○」:처리후 웨이퍼 표면을 광학 현미경으로 관찰했을 때, 박리물의 재부착은 없다.
「△」:처리후 웨이퍼 표면을 광학현미경으로 관찰했을 때, 약간 박리물의 재부착을 확인.
「×」:처리후 웨이퍼 표면을 광학현미경으로 관찰했을 때, 많은 박리물의 재부착을 확인
(표 10-1)
Figure 112011026132987-pat00012
(표 10-2)
Figure 112011026132987-pat00013
표 10에 나타낸 바와 같이, 본 발명의 세정 방법에 있어서, 각종 계면활성제를 사용한 경우도 소망의 효과가 얻어지는 것을 알 수 있었다. 또한, 표 10 중의 「-」는 미실시를 의미한다.
특히, 폴리옥시알킬렌형 비이온성 계면활성제(특히, 일반식(1)로 나타내어지는 계면활성제)가 핸들링성에 있어서 우수한 효과를 발생하는 것이 확인되었다.
<실시예 H:계면활성제의 함유량 검토(실시예 63∼66)>
하기 표 11에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 11 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
(표 11)
Figure 112011026132987-pat00014
표 11에 나타낸 바와 같이, 본 발명의 세정 방법에 있어서 각종 계면활성제의 사용량을 변경한 경우도 소망의 효과가 얻어지는 것을 알 수 있었다.
<실시예 I:전처리의 적용(실시예 67∼68)>
하기에 나타내는 발포제 성분 및 발포 조제 성분을 사용해서 상기 실시예 A와 동일한 순서로 세정을 행하고, 각종 평가를 행했다. 표 12 중, 초기 pH는 발포제 성분의 pH를, 최종 pH는 발포제 성분과 발포 조제 성분의 혼합액의 pH를 나타낸다.
또한, 이번에 사용하는 실리콘 웨이퍼는 하기의 조건으로 일단 처리한 실리콘 웨이퍼를 사용했다.
실시예 68: 상기 방법으로 이온 주입된 레지스트를 구비하는 실리콘 웨이퍼를 DMSO 용액에 의해 처리하고, 벌크층을 제거하고, 실리콘 웨이퍼 상에 남은 경화 막에 대해서 하기 발포제 성분 및 발포 조제 성분을 사용해서 세정 처리를 행했다.
실시예 69:산소를 자외광에 의해 플라즈마 가스화하고, 상기 플라즈마 가스를 사용해서 상기 방법으로 이온 주입된 레지스트를 구비하는 실리콘 웨이퍼에 대하여 애싱 처리를 실시하고, 잔사에 대하여 하기 발포제 성분 및 발포 조제 성분을 사용해서 세정 처리를 행했다.
(표 12)
Figure 112011026132987-pat00015
표 12로부터 알 수 있는 바와 같이, 본 발명의 세정 공정을 실시하기 전에 애싱 처리를 행하면 레지스트의 박리성이 보다 향상되는 것이 확인되었다.

Claims (28)

  1. 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, 상기 발포제 성분과 상기 발포 조제 성분의 혼합액 중에서 반도체 기판을 세정하는 반도체 기판의 세정 방법으로서:
    상기 발포제 성분은 탄산염을 함유하고,
    상기 발포 조제 성분은 산성 화합물을 함유하고,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 폴리옥시알킬렌형 비이온성 계면활성제를 더 포함하고,
    상기 혼합액의 pH는 7.5 미만인 것을 특징으로 하는 반도체 기판의 세정 방법.
  2. 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, 상기 발포제 성분과 상기 발포 조제 성분의 혼합액 중에서 반도체 기판을 세정하는 반도체 기판의 세정 방법으로서:
    상기 발포제 성분은 탄산염을 함유하고,
    상기 발포 조제 성분은 산성 화합물을 함유하고,
    상기 발포제 성분의 pH는 7.5~12이고,
    상기 혼합액의 pH는 7.5 미만인 것을 특징으로 하는 반도체 기판의 세정 방법.
  3. 발포제 성분 및 발포 조제 성분을 반도체 기판에 공급하고, 상기 발포제 성분과 상기 발포 조제 성분의 혼합액 중에서 반도체 기판을 세정하는 반도체 기판의 세정 방법으로서:
    상기 발포제 성분은 탄산염 및 알카리성 화합물을 함유하고,
    상기 발포 조제 성분은 산성 화합물을 함유하고,
    상기 혼합액의 pH는 7.5 미만인 것을 특징으로 하는 반도체 기판의 세정 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 기판을 상기 발포제 성분 및 상기 발포 조제 성분의 2종의 성분 중 어느 한쪽에 침지하고, 그 후 상기 2종의 성분 중 다른쪽을 반도체 기판이 침지된 성분에 첨가해서 상기 혼합액을 얻는 것을 특징으로 하는 반도체 기판의 세정 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 기판을 상기 발포제 성분에 침지하고, 그 후 상기 발포 조제 성분을 첨가해서 상기 혼합액을 얻는 것을 특징으로 하는 반도체 기판의 세정 방법.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 계면활성제를 함유하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  7. 제 6 항에 있어서,
    상기 계면활성제는 비이온성 계면활성제인 것을 특징으로 하는 반도체 기판의 세정 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 탄산염은 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 탄산나트륨, 탄산칼륨, 탄산수소칼륨, 탄산세슘, 탄산란탄, 탄산리튬, 탄산마그네슘, 탄산망간, 탄산니켈, 탄산스트론튬, 아미노구아니딘탄산염, 및 구아니딘탄산염으로 이루어지는 군에서 선택되는 탄산염인 것을 특징으로 하는 반도체 기판의 세정 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산성 화합물은 황산, 질산, 붕산, 인산, 포름산, 아세트산, 프로피온산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산, 글리신, 알라닌, 아스파라긴산, 글루탐산, 아미노메탄술폰산, 타우린, 벤젠술폰산, 톨루엔술폰산, 메탄술폰산, 에탄술폰산, 및 술파민산으로 이루어지는 군에서 선택되는 화합물인 것을 특징으로 하는 반도체 기판의 세정 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 혼합액 중에 있어서의 탄산염의 농도는 0.1∼30질량%인 것을 특징으로 하는 반도체 기판의 세정 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 산화제를 함유하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 혼합액 중의 온도는 25∼80℃인 것을 특징으로 하는 반도체 기판의 세정 방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 기판은 그 표면 상에 레지스트를 구비하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  14. 제 13 항에 있어서,
    상기 레지스트는 이온 임플란테이션이 실시된 레지스트인 것을 특징으로 하는 반도체 기판의 세정 방법.
  15. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 반도체 기판의 세정 방법을 사용한 세정 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 반도체 기판의 세정시에 혼합해서 사용하는 발포제 성분과 발포 조제 성분을 갖는 2제형 반도체 기판용 세정제로서:
    상기 발포제 성분은 탄산염을 함유하고,
    상기 발포 조제 성분은 산성 화합물을 함유하고,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 폴리옥시알킬렌형 비이온성 계면활성제를 더 함유하고,
    상기 발포제 성분과 상기 발포 조제 성분의 혼합액의 pH는 7.5 미만이 되는 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  17. 반도체 기판의 세정시에 혼합해서 사용하는 발포제 성분과 발포 조제 성분을 갖는 2제형 반도체 기판용 세정제로서:
    상기 발포제 성분은 탄산염을 함유하고,
    상기 발포 조제 성분은 산성 화합물을 함유하고,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 계면활성제를 더 함유하고,
    상기 발포제 성분의 pH는 7.5~12이고,
    상기 발포제 성분과 상기 발포 조제 성분의 혼합액의 pH는 7.5 미만이 되는 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  18. 반도체 기판의 세정시에 혼합해서 사용하는 발포제 성분과 발포 조제 성분을 갖는 2제형 반도체 기판용 세정제로서:
    상기 발포제 성분은 탄산염 및 알카리성 화합물을 함유하고,
    상기 발포 조제 성분은 산성 화합물을 함유하고,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 계면활성제를 더 함유하고,
    상기 발포제 성분과 상기 발포 조제 성분의 혼합액의 pH는 7.5 미만이 되는 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 계면활성제는 비이온성 계면활성제인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  20. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 탄산염은 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 탄산나트륨, 탄산칼륨, 탄산수소칼륨, 탄산세슘, 탄산란탄, 탄산리튬, 탄산마그네슘, 탄산망간, 탄산니켈, 탄산스트론튬, 아미노구아니딘탄산염, 및 구아니딘탄산염으로 이루어지는 군에서 선택되는 탄산염인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  21. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 산성 화합물은 황산, 질산, 붕산, 인산, 포름산, 아세트산, 프로피온산, 벤조산, 글리콜산, 살리실산, 글리세린산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 피멜산, 말레산, 프탈산, 말산, 주석산, 시트르산, 락트산, 글리신, 알라닌, 아스파라긴산, 글루탐산, 아미노메탄술폰산, 타우린, 벤젠술폰산, 톨루엔술폰산, 메탄술폰산, 에탄술폰산, 및 술파민산으로 이루어지는 군에서 선택되는 화합물인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  22. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 혼합액 중의 상기 탄산염의 농도는 0.1∼30질량%인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  23. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 발포제 성분 및/또는 상기 발포 조제 성분은 산화제를 더 함유하는 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  24. 제 17 항 또는 제 18 항에 있어서,
    상기 계면활성제는 폴리옥시알킬렌형 비이온성 계면활성제인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  25. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 혼합액의 pH는 7 미만인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  26. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 발포제 성분 또는 상기 발포 조제 성분 중에 있어서의 상기 계면활성제의 함유량은 0.0001∼10질량%인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  27. 제 23 항에 있어서,
    상기 발포제 성분 또는 상기 발포 조제 성분 중에 있어서의 상기 산화제의 함유량은 0.01∼20질량%인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
  28. 제 16 항 또는 제 18 항에 있어서,
    상기 발포제 성분의 pH는 7.5∼12인 것을 특징으로 하는 2제형 반도체 기판용 세정제.
KR1020110033118A 2010-04-15 2011-04-11 반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제 KR101853716B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010094399A JP5574795B2 (ja) 2010-04-15 2010-04-15 半導体基板の洗浄方法
JPJP-P-2010-094398 2010-04-15
JPJP-P-2010-094399 2010-04-15
JP2010094398A JP5498843B2 (ja) 2010-04-15 2010-04-15 ２剤型半導体基板用洗浄剤

Publications (2)

Publication Number Publication Date
KR20110115524A KR20110115524A (ko) 2011-10-21
KR101853716B1 true KR101853716B1 (ko) 2018-05-02

Family

ID=45030170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110033118A KR101853716B1 (ko) 2010-04-15 2011-04-11 반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제

Country Status (2)

Country Link
KR (1) KR101853716B1 (ko)
TW (1) TWI532834B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328156B1 (ko) * 2012-06-29 2013-11-13 주식회사 워켐 인쇄회로기판 및 엘시디 반도체용 에칭제 합성방법
JP7057653B2 (ja) * 2017-12-08 2022-04-20 花王株式会社 樹脂マスク剥離用洗浄剤組成物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003041295A (ja) * 2001-07-31 2003-02-13 Kao Corp ２剤型漂白剤
JP2005189660A (ja) * 2003-12-26 2005-07-14 Tosoh Corp 基板工程用レジスト剥離液

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003041295A (ja) * 2001-07-31 2003-02-13 Kao Corp ２剤型漂白剤
JP2005189660A (ja) * 2003-12-26 2005-07-14 Tosoh Corp 基板工程用レジスト剥離液

Also Published As

Publication number Publication date
KR20110115524A (ko) 2011-10-21
TW201142014A (en) 2011-12-01
TWI532834B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
JP5289411B2 (ja) 多剤型半導体基板用洗浄剤、それを用いた洗浄方法及び半導体素子の製造方法
KR101912400B1 (ko) ＴｉＮ 하드 마스크 및 에치 잔류물 제거
KR100764888B1 (ko) 반도체 장치용의 유기 및 플라즈마 식각된 잔사의 세척을위한 조성물
KR102434147B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 제형
KR102490840B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 조성물
JP5886946B2 (ja) 銅、タングステンおよび多孔質低κ誘電体に対する増強された相溶性を有する半水溶性ポリマー除去組成物
KR101852807B1 (ko) 반도체 기판용 세정제, 이것을 이용한 세정 방법, 및 반도체 소자의 제조 방법
KR101999641B1 (ko) 구리/아졸 중합체 억제를 갖는 마이크로일렉트로닉 기판 세정 조성물
JP5697945B2 (ja) 多剤型半導体基板用洗浄剤、それを用いた洗浄方法及び半導体素子の製造方法
EP3580321A1 (en) Cleaning formulations
JP5574795B2 (ja) 半導体基板の洗浄方法
KR101853716B1 (ko) 반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제
JP5498843B2 (ja) ２剤型半導体基板用洗浄剤
JP5007089B2 (ja) レジストの剥離方法
KR20230056740A (ko) 세정 조성물
KR20160044852A (ko) 금속막용 세정제 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant