KR101853327B1 - 발광소자 패키지의 제조방법 - Google Patents

발광소자 패키지의 제조방법 Download PDF

Info

Publication number
KR101853327B1
KR101853327B1 KR1020110116425A KR20110116425A KR101853327B1 KR 101853327 B1 KR101853327 B1 KR 101853327B1 KR 1020110116425 A KR1020110116425 A KR 1020110116425A KR 20110116425 A KR20110116425 A KR 20110116425A KR 101853327 B1 KR101853327 B1 KR 101853327B1
Authority
KR
South Korea
Prior art keywords
emitting device
light emitting
reflector
device chip
substrate
Prior art date
Application number
KR1020110116425A
Other languages
English (en)
Other versions
KR20130051207A (ko
Inventor
김정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110116425A priority Critical patent/KR101853327B1/ko
Priority to US13/672,010 priority patent/US9178122B2/en
Publication of KR20130051207A publication Critical patent/KR20130051207A/ko
Application granted granted Critical
Publication of KR101853327B1 publication Critical patent/KR101853327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 측에 따른 방법에 의해 제조된 발광소자 패키지는, 리플렉터의 각도를 크게 하여 외부로 추출되는 광량을 증가시킬 수 있으며, 다만 리플렉터의 각도를 크게 하더라도 발광소자 패키지의 크기는 커지지 않는다. 또한, 제1 스탬프 표면에 형성된 패턴으로 인해 발광소자 칩의 크기에 맞는 높이와 폭을 지닌 리플렉터를 제조함으로써 산란 경로 증가로 인한 빛의 손실을 줄일 수 있다. 나아가, 제1 스탬프 표면에 형성된 패턴의 형상을 변형함으로써 리플렉터의 형상 및 각도를 다양하게 조절할 수 있다.

Description

발광소자 패키지의 제조방법{METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE PACKAGE}
발광소자 패키지의 제조방법이 개시된다. 더욱 상세하게는, 발광소자 패키지 외부로 추출되는 광량을 증가시킬 수 있는 리플렉터를 형성하는 단계를 포함하는 발광소자 패키지의 제조방법이 개시된다.
발광소자(Light Emitting Device, LED)는 전류가 흐를 때 빛을 내는 반도체 발광장치이다. 발광소자는 긴 수명, 낮은 소비전력, 빠른 응답속도 및 우수한 초기 구동특성 등으로 인해 조명 장치, 자동차의 헤드라이트와 실내등, 전광판, 디스플레이 장치의 백라이트 등에 널리 적용되고 있으며, 그 적용 분야가 점차 확대되고 있다.
최근에는 발광소자가 다양한 색의 광원으로 사용되고 있다. 조명용의 백색 발광소자 등 고출력, 고휘도 발광소자에 대한 수요가 증가함에 따라, 발광소자 패키지의 성능과 신뢰성을 향상시키기 위한 연구가 활발히 진행되고 있다. 발광소자 제품의 성능을 높이기 위해서는, 우수한 광효율을 갖는 발광소자 자체와 함께, 광을 효율적으로 추출하고 색순도가 우수하며 제품들 간의 특성이 균일한 발광소자 패키지가 동시에 확보되어야 한다.
발광소자를 이용하여 백색광을 얻기 위해서는 청색 또는 자외선 발광소자 상에 형광체를 배치하게 된다. 백색 발광소자는 자외선 또는 청색의 발광소자에서 추출된 빛의 일부를 빨강(Red), 녹색(Green), 청색(Blue) 및 황색(Yellow) 형광체의 조합을 통해 색변환시키고, 이를 혼합하여 백색을 구현하게 된다. 백색 발광소자 자체의 성능을 판단하는 요소 중 가장 중요한 요소로 광 추출 효율(extraction efficiency)을 들 수 있다.
일반적인 발광소자 패키지 구조에서 사용되는 리플렉터(reflector)는 발광소자 칩에서 나오는 빛의 추출 효율을 증가시킴으로써 광량을 증가시키는 데에 의의가 있다. 나아가, 리플렉터 컵(reflector cup)의 각도는 광량 증가에 큰 영향을 준다. 일반적으로 리플렉터 컵의 각도가 작은 경우에는 반사각이 작아 광이 내부 전반사에 의해 외부로 방출되지 못하기 때문에 광 추출량이 작은 반면에, 리플렉터 컵의 각도를 크게 할 경우 반사각이 커지므로 외부로 방출되는 광 추출량이 증가된다.
현재, 사출 성형(injection molding) 방법을 통해 형성되는 발광소자 패키지에서는, 리플렉터 컵의 각도가 커짐에 따라 발광소자 패키지 크기 역시 커지게 되는 문제가 있다. 또한, 발광소자 패키지 구조에서는 청색 발광소자에서 발생한 빛이 형광체에 의해 변환되는 동안 산란 경로(scattering path)가 길어지는 구조로 되어 있기 때문에, 광량 증가를 목적으로 발광소자 칩 위에 일정 두께의 형광체만 도포하는 컨포멀 코팅(conformal coating) 방법을 이용할 수 있다.
그러나, 이러한 컨포멀 코팅 방법으로 형성된 발광소자 칩의 경우 대부분 리플렉터가 없는 구조로 이루어져 있으며, 리플렉터가 있는 경우에도 기존의 사출 성형 방법으로 형성된 컵 형태의 프리-몰드(pre-mold) 리플렉터 패키지에 발광소자 칩을 실장하는 형태이다. 이때, 형광체층은 디스펜싱(dispensing) 방법을 통하여 형광체 물질을 주사하여 발광소자 칩을 덮는 방법을 이용하여 형성된다.
이와 같이 형성된 리플렉터의 경우, 리플렉터 컵의 각도에 따라 광량 증가율이 의존적으로 변화하게 되는데, 발광소자 칩 사이즈가 일정한 경우, 리플렉터 컵의 각도가 커짐에 따라 발광소자 패키지 사이즈가 커지게 되고, 발광소자 칩에서 발생한 빛이 형광체에 의해 변환되는 동안에 산란 경로가 필요 이상으로 많아짐에 따라 광량 증가 효율이 떨어지게 된다.
나노임프린트 리소그래피(nanoimprint lithography)는 전자선 노광이나 에칭 기술에 의해 미세 패턴을 각인한 몰드(금형, 스탬프, 또는 템플릿이라고도 함)를 기판상에 도포한 수지 재료에 가압하여 미세 패턴의 형상을 전사하는 방법이다. 예를 들어, 열가소성 수지를 사용하여 나노임프린트를 하는 경우, 유리 전이 온도 이상으로 가열하여 연화된 수지에 몰드를 가압하여 미세 패턴을 전사할 수 있다.
나노임프린트 리소그래피 방법은 저비용으로 나노 스케일의 구조물을 제작할 수 있는 기술로 생산성이 낮은 전자빔 리소그래피나 고가의 광학 리소그래피를 대신할 기술로 주목받고 있다.
발광소자 패키지 외부로 추출되는 광량을 증가시킬 수 있는 리플렉터를 형성하는 단계를 포함하는 발광소자 패키지의 제조방법이 제공된다.
본 발명의 일 실시예에 따른 발광소자 패키지 제조방법은, 기판상에 발광소자 칩을 실장하는 단계, 상기 기판상에 리플렉터 제조용 물질을 분사시킨 후, 나노 임프린트(nano imprint) 방법을 이용하여 패터닝된 표면을 갖는 제1 스탬프로 상기 리플렉터 제조용 물질을 가압하는 단계, 상기 발광소자 칩이 노출되도록 상기 가압된 리플렉터 제조용 물질을 식각하여 리플렉터를 형성하는 단계 및 상기 발광소자 칩 상에 형광체층을 형성하는 단계를 포함한다.
본 발명의 일 측에 따른 발광소자 패키지 제조방법에서, 상기 발광소자 칩은 복수개이며, 상기 복수개의 발광소자 칩을 단일의 발광소자 칩별로 절단하는 단계를 더 포함할 수 있다.
본 발명의 일 측에 따른 발광소자 패키지 제조방법에서, 상기 발광소자 칩 상에 형광체층을 형성하는 단계는, 상기 발광소자 칩 상에 형광체 페이스트를 프린팅하여 수행될 수 있다.
본 발명의 일 측에 따른 발광소자 패키지 제조방법에서, 상기 발광소자 칩 상에 형광체층을 형성하는 단계는, 상기 발광소자 칩 상에 형광체 필름을 부착하여 수행될 수 있다.
본 발명의 일 측에 따른 발광소자 패키지 제조방법에서, 상기 기판과 상기 발광소자 칩을 전기적으로 연결하는 와이어 본딩 단계를 더 포함할 수 있다.
본 발명의 일 측에 따른 발광소자 패키지 제조방법에서, 상기 리플렉터 제조용 물질은 실리콘일 수 있다.
본 발명의 일 측에 따른 발광소자 패키지 제조방법에서, 상기 기판상에 발광소자 칩을 실장하는 단계와 상기 기판상에 리플렉터 제조용 물질을 분사시키는 단계 사이에, 상기 기판상에 절연층을 코팅하는 단계, 상기 절연층을, 패터닝된 표면을 갖는 제2 스탬프로 가압하는 단계, 상기 발광소자 칩의 일부가 노출되도록 상기 가압된 절연층을 식각하는 단계, 상기 노출된 발광소자 칩과 상기 기판을 연결하는 금속층을 증착하는 단계 및 상기 절연층을 제거하여 전극을 형성하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법은, 웨이퍼 상에 발광소자 칩을 실장하는 단계, 상기 웨이퍼 상에 리플렉터 제조용 물질을 분사시킨 후, 나노 임프린트(nano imprint) 방법을 이용하여 패터닝된 표면을 갖는 제1 스탬프로 상기 리플렉터 제조용 물질을 가압하는 단계, 상기 발광소자 칩이 노출되도록 상기 가압된 리플렉터 제조용 물질을 식각하여 리플렉터를 형성하는 단계 및 상기 발광소자 칩 상에 형광체층을 형성하는 단계를 포함한다.
본 발명의 일 측에 따른 방법에 의해 제조된 발광소자 패키지는, 리플렉터의 각도를 크게 하여 외부로 추출되는 광량을 증가시킬 수 있으며, 다만 리플렉터의 각도를 크게 하더라도 발광소자 패키지의 크기는 커지지 않는다. 또한, 제1 스탬프 표면에 형성된 패턴으로 인해 발광소자 칩의 크기에 맞는 높이와 폭을 지닌 리플렉터를 제조함으로써 산란 경로 증가로 인한 빛의 손실을 줄일 수 있다. 나아가, 제1 스탬프 표면에 형성된 패턴의 형상을 변형함으로써 리플렉터의 형상 및 각도를 다양하게 조절할 수 있다.
따라서, 본 발명의 일 측에서 나노 임프린트 방법을 이용하여 리플렉터 및 전극을 제조함으로써, 마이크로 단위에서 나노 단위까지의 미세한 구조물을 우수한 정밀도로 제작할 수 있다. 또한, 웨이퍼 레벨에서도 적용이 가능하고, 고가의 리소그래피 장비를 필요로 하지 않기 때문에 제조 비용을 줄일 수 있어 경제적이다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 발광소자 패키지 제조방법을 나타낸다.
도 2a 내지 도 2g는 본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법을 나타낸다.
도 3a 내지 도 3h는 본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법을 나타낸다.
도 4a 내지 도 4l은 본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법을 나타낸다.
본 발명의 설명에 있어서, 각 기판, 층 또는 부 등이 각 기판, 층 또는 부 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서는 하기의 도면을 참조하여 본 발명에 따른 발광소자 패키지 제조방법에 대해 상세하게 설명한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 발광소자 패키지 제조방법을 나타낸다. 도 2a 내지 도 2g는 본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법을 나타낸다. 도 3a 내지 도 3h는 본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법을 나타낸다. 도 4a 내지 도 4l은 본 발명의 다른 실시예에 따른 발광소자 패키지 제조방법을 나타낸다.
본 발명의 일 실시예에 따른 발광소자 패키지 제조방법은, 기판(100)상에 발광소자 칩(200)을 실장하는 단계, 기판(100)상에 리플렉터 제조용 물질(310)을 분사시킨 후, 나노 임프린트(nano imprint) 방법을 이용하여 패터닝된 표면을 갖는 제1 스탬프(600)로 리플렉터 제조용 물질(310)을 가압하는 단계, 발광소자 칩(200)이 노출되도록 가압된 리플렉터 제조용 물질(310)을 식각하여 리플렉터(300)를 형성하는 단계, 및 발광소자 칩(200) 상에 형광체층(500)을 형성하는 단계를 포함한다.
도 1a를 참조하면, 먼저 기판(100)상에 발광소자 칩(200)을 실장한다. 기판(100)은 도전성 부분(110)과 이러한 도전성 부분(110)을 격리(isolation) 시키기 위한 부분(120)을 포함한다. 발광소자 칩(200)은 기판(100)의 도전성 부분(110) 상에 실장된다. 발광소자 칩(200)은 기판(100)에 직접 실장될 수 있으며, 범프 등을 이용하여 실장될 수 있다.
도 1b를 참조하면, 기판(100)상에 리플렉터 제조용 물질(310)을 분사시킨다. 리플렉터 제조용 물질(310)은 투명한 재질의 물질일 수 있다. 예를 들어, 리플렉터 제조용 물질(310)은 실리콘(silicone)일 수 있으나, 발광소자 칩(200)으로부터 나온 빛을 반사시키는 물질이라면 이에 제한되지 않는다.
도 1c를 참조하면, 나노 임프린트(nano imprint) 방법을 이용하여 패터닝된 표면을 갖는 제1 스탬프(600)로 리플렉터 제조용 물질(310)을 가압한다. 즉, 본 발명의 일 측에서 사용된 나노 임프린트 방법은 도장 찍듯이 새로운 미세 패턴을 형성하는 기술로서, 나노 레벨(예를 들어, 1 ~ 100 nm)의 요철을 포함하는 스탬프를 이용하여 미세한 선폭으로 패터닝할 수 있다. 이러한 나노 임프린트 방법을 이용할 경우 약 10 nm 수준의 미세 패턴을 간단하게 제조할 수 있으며, 스탬프에 형성된 요철 또는 패턴의 크기 등을 조절함으로써 다양한 패터닝 공정에 활용될 수 있다. 도 1c의 공정을 더 상세하게 설명하면, 패터닝된 표면을 갖는 제1 스탬프(600)를 준비한 후, 제1 스탬프(600)로 리플렉터 제조용 물질(310)을 가압한다. 이때, 제1 스탬프(600)에 형성된 패턴에 리플렉터 제조용 물질(310)이 채워짐으로써 리플렉터(300)의 형상 및 각도가 결정될 수 있다. 즉, 리플렉터(300)의 각도는 제1 스탬프(600)의 패턴에 따라 조절될 수 있다. 따라서, 본 발명의 일 측에서 나노 임프린트 방법을 이용하여 리플렉터를 제조함으로써, 마이크로 단위에서 나노 단위까지의 미세한 구조물을 우수한 정밀도로 제작할 수 있다.
도 1d를 참조하면, 제1 스탬프(600)를 제거한 후, 제1 스탬프(600)의 패턴 형상에 대응하는 리플렉터 제조용 물질(310)에 열을 가하여 경화시킨다. 경화 공정은 리플렉터 제조용 물질(310)에 따라 온도 범위가 달라질 수 있으며, 예를 들어 리플렉터 제조용 물질(310)이 실리콘인 경우에는 100 ~ 200℃일 수 있다.
도 1e를 참조하면, 반응성 이온 식각(Reactive ion etching, RIE) 방법을 이용하여 가압된 리플렉터 제조용 물질(310)을 식각함으로써 발광소자 칩(200)의 전면을 노출시키고, 리플렉터(300)를 형성한다. 리플렉터(300)의 크기는 100 ㎛ 이하로 매우 작은 크기일 수 있다. 따라서, 본 발명의 일 측에 따른 발광소자 패키지 제조방법은, 제1 스탬프의 표면에 형성된 패턴으로 인해 리플렉터의 형상, 크기 및 각도를 조절할 수 있다.
도 1f를 참조하면, 와이어 본딩(wire bonding)으로 발광소자 칩(200)과 기판(100)을 연결한다. 와이어(400)는 발광소자 칩(200)에 형성된 전극(미도시)과 기판(100)을 연결하여 전기적인 통로 역할을 한다.
도 1g를 참조하면, 발광소자 칩(200) 상에 형광체층(500)을 형성한다. 형광체층(500)은 발광소자 칩(200) 상에 형광체 페이스트(phosphor paste, 510)를 도포한 후 프린팅함으로써 형성될 수 있다. 이때, 발광소자 칩(200) 상에 형광체 페이스트(510)를 도포하여 프린팅한 후, 형광체층(500)에 열을 가하여 경화시킬 수 있다. 경화 공정은 형광체 페이스트(510)에 따라 온도 범위가 달라질 수 있다.
도 1h를 참조하면, 기판(100)상에 복수개로 형성된 발광소자 패키지를 개개의 발광소자 칩(200)에 따라 절단한다. 절단하는 방법으로 기계적인 방법이 사용될 수 있으나, 이에 한정되지 않는다.
결국, 본 발명의 일 측에 따른 방법에 의해 제조된 발광소자 패키지는, 리플렉터의 각도를 크게 하여 외부로 추출되는 광량을 증가시킬 수 있으며, 다만 리플렉터의 각도를 크게 하더라도 발광소자 패키지의 크기는 커지지 않는다. 또한, 제1 스탬프 표면에 형성된 패턴으로 인해 발광소자 칩의 크기에 맞는 높이와 폭을 지닌 리플렉터를 제조함으로써 산란 경로 증가로 인한 빛의 손실을 줄일 수 있다. 나아가, 제1 스탬프 표면에 형성된 패턴의 형상을 변형함으로써 리플렉터의 형상 및 각도를 다양하게 조절할 수 있다.
도 2a 내지 도 2g에서는, 기판(100)상에 발광소자 칩(200)을 실장한 후 리플렉터(300)를 형성하는 과정이 도 1a 내지 도 1e와 동일하므로, 중복설명을 피하기 위해 형광체층을 형성하는 방법에 대해서만 설명하기로 한다.
도 2f를 참조하면, 발광소자 칩(200) 상에 형광체층(500)을 형성하기 위해, 형광체 필름(520)을 부착한다. 이때, 형광체 필름(520)에는 이후의 와이어 본딩 공정을 위해 홀(hole, 530)이 형성된다. 또한, 발광소자 칩(200) 상에 형광체 필름(520)를 부착한 후, 형광체층(500)에 열을 가하여 경화시킬 수 있다. 경화 공정은 형광체 필름(520)에 따라 온도 범위가 달라질 수 있다. 형광체 필름(520)은 자외선(UV) 필름에 고정되어 있는 형태이며, 자외선을 조사하고 열을 가하여 형광체 필름(520)를 발광소자 칩(200) 및 리플레터(300)에 부착시킬 수 있다.
도 2g를 참조하면, 홀(530)을 통해 와이어(400)를 삽입한 와이어 본딩(wire bonding)으로 발광소자 칩(200)과 기판(100)을 연결한다. 이후, 기판(100)상에 복수개로 형성된 발광소자 패키지를 개개의 발광소자 칩(200)에 따라 절단한다. 절단하는 방법으로 기계적인 방법이 사용될 수 있으나, 이에 한정되지 않는다.
도 3a 내지 도 3h는 본 발명의 다른 실시예에 따라 웨이퍼 레벨에서 리플렉터를 형성하는 단계를 포함하는 발광소자 패키지 제조방법이다.
도 3a 내지 도 3h를 참조하면, 발광소자 칩(200)은 기판(100) 상에 실장되는 것이 아니라, 웨이퍼(700) 상에 실장된다. 이후, 웨이퍼(700) 상에 리플렉터 제조용 물질(310)을 분사시킨다. 예를 들어, 리플렉터 제조용 물질(310)은 실리콘(silicone)일 수 있다.
패터닝된 표면을 갖는 제1 스탬프(600)를 준비한 후, 제1 스탬프(600)로 리플렉터 제조용 물질(310)을 가압하고, 제1 스탬프(600)를 제거한 후, 제1 스탬프(600)의 패턴 형상에 대응하는 리플렉터 제조용 물질(310)에 열을 가하여 경화시킨다. 이때, 리플렉터(300)의 각도는 제1 스탬프(600)의 패턴에 따라 조절될 수 있다. 즉, 상기와 같이 나노 레벨의 미세한 선폭을 패터닝하는 데에 사용되는 나노 임프린트 방법을 이용하여 약 10 nm 수준의 미세 패턴을 형성하기 위해, 패터닝된 표면을 갖는 제1 스탬프(600)로 리플렉터 제조용 물질(310)을 가압한다. 이로 인해, 나노 크기의 미세 패턴을 간단하게 제조할 수 있으며, 스탬프에 형성된 요철 또는 패턴의 크기 등을 조절함으로써 다양한 패터닝 공정에 활용될 수 있다.
이후, 반응성 이온 식각(Reactive ion etching, RIE) 방법을 이용하여 가압된 리플렉터 제조용 물질(310)을 식각함으로써 발광소자 칩(200)의 전면을 노출시키고, 리플렉터(300)를 형성한다.
이후, 발광소자 칩(200) 상에 형광체층(500)을 형성하기 위해, 형광체 필름(520)을 부착한 후 형광체층(500)에 열을 가하여 경화시킬 수 있다. 이때, 형광체 필름(520)에는 이후의 와이어 본딩 공정을 위해 홀(hole, 530)이 형성된다. 이후, 웨이퍼(700)상에 복수개로 형성된 발광소자 패키지를 개개의 발광소자 칩(200)에 따라 절단한다. 절단된 발광소자 패키지에 대해 기판(100)을 준비한 후, 와이어 본딩(wire bonding)으로 발광소자 칩(200)과 기판(100)을 연결한다.
결국, 본 발명의 일 측에 따른 발광소자 패키지 제조방법은, 리플렉터의 각도를 크게 하여 외부로 추출되는 광량을 증가시킨 발광소자 패키지를 웨이퍼 상에서 직접 형성함으로써 발광소자 패키지의 대량생산시 효율성을 높일 수 있고, 공정을 간소화할 수 있다.
도 4a 내지 도 4l은 본 발명의 다른 실시예에 따라 와이어 본딩 공정이 생략된 발광소자 패키지 제조방법이다. 이하에서는 중복설명을 피하기 위해, 발광소자 칩과 기판을 연결하기 위한 전극 형성 공정에 대해서 설명하기로 한다.
도 4a 내지 도 4l에서는, 기판(100) 상에 발광소자 칩(200)을 실장한 후, 전극(920)을 형성하는 공정이 추가됨으로써, 와이어 본딩 공정이 생략될 수 있다.
도 4a를 참조하면, 먼저 기판(100)상에 발광소자 칩(200)을 실장한다. 기판(100)은 도전성 부분(110)과 이러한 도전성 부분(110)을 격리(isolation) 시키기 위한 부분(120)을 포함한다. 발광소자 칩(200)은 기판(100)의 도전성 부분(110) 상에 실장된다.
도 4b를 참조하면, 기판(100)상에 절연 물질인 레지스트(resist, 810)를 도포한다. 절연 물질로 열가소성 수지를 사용할 수 있으며, 예를 들어 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 액정 폴리머(liquid crystal polymer, LCP), 폴리사이클로헥실렌 디메틸 테레프탈레이트(polycyclohexylene dimethyl terephthalate, PCT), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 등이 있으나, 이에 제한되지 않는다. 또한, 스핀-코팅(spin coating) 등 다양한 방법을 이용하여 절연 물질을 도포할 수 있다.
도 4c를 참조하면, 패터닝된 표면을 갖는 제2 스탬프(610)를 준비한 후, 제2 스탬프(610)로 레지스트(810)를 가압한다. 이때, 제2 스탬프(610)에 형성된 패턴에 따른 형상으로 레지스트(810)의 형상이 결정되며, 레지스트(810)에는 단차가 형성될 수 있다.
도 4d를 참조하면, 제2 스탬프(610)를 제거한 후, 반응성 이온 식각(Reactive ion etching, RIE) 방법을 이용하여 가압된 레지스트(810)를 식각함으로써 절연층(800)을 형성하고, 발광소자 칩(200)의 일부를 노출시킨다.
도 4e를 참조하면, 절연층(800) 및 노출된 발광소자 칩(200)의 일부에 금속층(910)을 증착한다. 금속층(910) 중 발광소자 칩(200)의 일부에 증착된 금속층(910)은 발광소자 칩(200)과 기판(100)을 연결하는 전극(920) 역할을 할 수 있다.
도 4f를 참조하면, 전극(920) 역할을 하는 발광소자 칩(200)과 기판(100)을 연결하는 금속층(910)을 남겨두고, 리프트-오프(lift-off) 방법을 이용하여 절연층(800) 및 절연층 상에 형성된 금속층(910)을 제거하여 전극(920)을 형성한다.
전극(920)을 형성한 이후의 공정인 도 4g 내지 도 4l은 도 1b 내지 도 1h에서 와이어 공정이 생략된 것과 동일하므로 간단히 설명한다.
이후, 기판(100) 상에 리플렉터 제조용 물질(310)을 분사시킨다. 예를 들어, 리플렉터 제조용 물질(310)은 실리콘(silicone)일 수 있다.
패터닝된 표면을 갖는 제1 스탬프(600)를 준비한 후, 제1 스탬프(600)로 리플렉터 제조용 물질(310)을 가압하고, 제1 스탬프(600)를 제거한 후, 제1 스탬프(600)의 패턴 형상에 대응하는 리플렉터 제조용 물질(310)에 열을 가하여 경화시킨다. 이때, 리플렉터(300)의 각도는 제1 스탬프(600)의 패턴에 따라 조절될 수 있다.
이후, 반응성 이온 식각(Reactive ion etching, RIE) 방법을 이용하여 가압된 리플렉터 제조용 물질(310)을 식각함으로써 발광소자 칩(200)의 전면을 노출시키고, 리플렉터(300)를 형성한다.
이후, 발광소자 칩(200) 상에 형광체층(500)을 형성하기 위해, 발광소자 칩(200) 상에 형광체 페이스트(phosphor paste, 510)를 도포한 후 프린팅함으로써 형광체층(500)을 형성할 수 있다. 이때, 발광소자 칩(200) 상에 형광체 페이스트(510)를 도포하여 프린팅한 후, 형광체층(500)에 열을 가하여 경화시킬 수 있다. 경화 공정은 형광체 페이스트(510)에 따라 온도 범위가 달라질 수 있다.
이후, 기판(100)상에 복수개로 형성된 발광소자 패키지를 개개의 발광소자 칩(200)에 따라 절단한다.
결국, 본 발명의 일 측에 따른 발광소자 패키지 제조방법은, 발광소자 칩과 기판을 연결하기 위한 와이어 공정을 생략할 수 있으며, 이로 인해 공정의 간소화를 통한 제조비용을 절감시킬 수 있다. 또한, 형광체층을 형성하기 위해 형광체 필름을 사용하는 경우, 형광체 필름에 홀을 형성하지 않아도 되기 때문에 그 이후의 형광체층 형성 공정 등을 용이하게 수행할 수 있다.
따라서, 본 발명은 나노임프린트 리소그래피 방법을 이용하여 초소형 실리콘 리플렉터를 기판 또는 웨이퍼 레벨에서 형성할 수 있다. 이로 인해, 리플렉터의 각도를 크게 하여 반사 효율을 증가시켜 외부로 추출되는 광량을 증가시킬 수 있으며, 다만 리플렉터의 각도를 크게 하더라도 발광소자 패키지의 크기는 커지지 않는다. 또한, 웨이퍼 레벨에서 발광소자 패키지를 제조함으로써 발광소자 패키지의 대량생산시 효율성을 높일 수 있고, 공정을 간소화할 수 있다.
또한, 제1 스탬프 표면에 형성된 패턴으로 인해 발광소자 칩의 크기에 맞는 높이와 폭을 지닌 리플렉터를 제조함으로써 산란 경로 증가로 인한 빛의 손실을 줄일 수 있다. 나아가, 제1 스탬프 표면에 형성된 패턴의 형상을 변형함으로써 리플렉터의 형상 및 각도를 다양하게 조절할 수 있다.
결국, 본 발명의 일 측에서 나노 임프린트 방법을 이용하여 리플렉터 및 전극을 제조함으로써, 마이크로 단위에서 나노 단위까지의 미세한 구조물을 우수한 정밀도로 제작할 수 있다. 또한, 웨이퍼 레벨에서도 적용이 가능하고, 고가의 리소그래피 장비를 필요로 하지 않기 때문에 제조 비용을 줄일 수 있어 경제적이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판 200 : 발광소자 칩
300 : 리플렉터 400 : 와이어
500 : 형광체층 600 : 제1 스탬프
610: 제2 스탬프 700 : 웨이퍼
800: 절연층 920 : 전극

Claims (9)

  1. 기판상에 발광소자 칩을 실장하는 단계;
    상기 기판상에 리플렉터 제조용 물질을 분사시킨 후, 나노 임프린트(nano imprint) 방법을 이용하여 패터닝된 표면을 갖는 제1 스탬프로 상기 리플렉터 제조용 물질을 가압하는 단계;
    상기 발광소자 칩이 노출되도록 상기 가압된 리플렉터 제조용 물질을 식각하여 리플렉터를 형성하는 단계; 및
    상기 발광소자 칩 상에 형광체층을 형성하는 단계;
    를 포함하는 발광소자 패키지 제조방법.
  2. 제1항에 있어서,
    상기 발광소자 칩은 복수개이며,
    상기 복수개의 발광소자 칩을 단일의 발광소자 칩별로 절단하는 단계를 더 포함하는 발광소자 패키지 제조방법.
  3. 제1항에 있어서,
    상기 발광소자 칩 상에 형광체층을 형성하는 단계는,
    상기 발광소자 칩 상에 형광체 페이스트를 프린팅하여 수행되는 발광소자 패키지 제조방법.
  4. 제1항에 있어서,
    상기 발광소자 칩 상에 형광체층을 형성하는 단계는,
    상기 발광소자 칩 상에 형광체 필름을 부착하여 수행되는 발광소자 패키지 제조방법.
  5. 제1항에 있어서,
    상기 기판과 상기 발광소자 칩을 전기적으로 연결하는 와이어 본딩 단계를 더 포함하는 발광소자 패키지 제조방법.
  6. 제1항에 있어서,
    상기 리플렉터 제조용 물질은 실리콘인 발광소자 패키지의 제조방법.
  7. 제1항에 있어서,
    상기 기판상에 발광소자 칩을 실장하는 단계와 상기 기판상에 리플렉터 제조용 물질을 분사시키는 단계 사이에,
    상기 기판상에 절연층을 코팅하는 단계;
    상기 절연층을, 패터닝된 표면을 갖는 제2 스탬프로 가압하는 단계;
    상기 발광소자 칩의 일부가 노출되도록 상기 가압된 절연층을 식각하는 단계;
    상기 노출된 발광소자 칩과 상기 기판을 연결하는 금속층을 증착하는 단계; 및
    상기 절연층을 제거하여 전극을 형성하는 단계;
    를 더 포함하는 발광소자 패키지 제조방법.
  8. 웨이퍼 상에 발광소자 칩을 실장하는 단계;
    상기 웨이퍼 상에 리플렉터 제조용 물질을 분사시킨 후, 나노 임프린트(nano imprint) 방법을 이용하여 패터닝된 표면을 갖는 제1 스탬프로 상기 리플렉터 제조용 물질을 가압하는 단계;
    상기 발광소자 칩이 노출되도록 상기 가압된 리플렉터 제조용 물질을 식각하여 리플렉터를 형성하는 단계; 및
    상기 발광소자 칩 상에 형광체층을 형성하는 단계;
    를 포함하는 발광소자 패키지 제조방법.
  9. 삭제
KR1020110116425A 2011-11-09 2011-11-09 발광소자 패키지의 제조방법 KR101853327B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110116425A KR101853327B1 (ko) 2011-11-09 2011-11-09 발광소자 패키지의 제조방법
US13/672,010 US9178122B2 (en) 2011-11-09 2012-11-08 Method of manufacturing light emitting device package having reflector and phosphor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116425A KR101853327B1 (ko) 2011-11-09 2011-11-09 발광소자 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20130051207A KR20130051207A (ko) 2013-05-20
KR101853327B1 true KR101853327B1 (ko) 2018-05-02

Family

ID=48223113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116425A KR101853327B1 (ko) 2011-11-09 2011-11-09 발광소자 패키지의 제조방법

Country Status (2)

Country Link
US (1) US9178122B2 (ko)
KR (1) KR101853327B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013211090A1 (de) * 2013-06-14 2014-12-18 Robert Bosch Gmbh Erfassungssystem zum Erfassen einer Lötverbindung
CN105453282B (zh) * 2013-08-20 2020-12-15 亮锐控股有限公司 减少重复反射的成形磷光体
US10009805B2 (en) * 2014-04-07 2018-06-26 Thomson Licensing Method of controlling handover in mobile communication networks and apparatus and system implementing the method
JP6782579B2 (ja) * 2016-08-03 2020-11-11 シチズン電子株式会社 発光装置
CN110690241B (zh) * 2019-09-20 2021-12-28 深圳市华星光电半导体显示技术有限公司 显示装置的制作方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266693A1 (en) * 2004-06-01 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060006404A1 (en) * 2004-06-30 2006-01-12 James Ibbetson Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
JP2010199229A (ja) * 2009-02-24 2010-09-09 Toyoda Gosei Co Ltd 発光装置
US20100258830A1 (en) * 2007-11-19 2010-10-14 Yoshiyuki Ide Semiconductor light-emitting device and manufacturing method of the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112062A1 (ja) * 2005-03-30 2006-10-26 Zeon Corporation 樹脂型及びそれを用いた成形体の製造方法
US8030138B1 (en) * 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
TWI335490B (en) * 2007-06-01 2011-01-01 Univ Nat Cheng Kung Nano-imprinting process
JP5224173B2 (ja) 2008-03-07 2013-07-03 スタンレー電気株式会社 半導体発光装置
US8105884B2 (en) * 2008-10-06 2012-01-31 Samsung Electronics Co., Ltd. Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters
JP5277085B2 (ja) * 2009-06-18 2013-08-28 スタンレー電気株式会社 発光装置及び発光装置の製造方法
KR101021416B1 (ko) 2009-08-03 2011-03-14 한국광기술원 파장변환기둥들을 구비하는 발광다이오드 및 이의 제조방법
US8450770B2 (en) * 2010-05-11 2013-05-28 Advanced Semiconductor Engineering, Inc. Light emitting package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266693A1 (en) * 2004-06-01 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060006404A1 (en) * 2004-06-30 2006-01-12 James Ibbetson Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20100258830A1 (en) * 2007-11-19 2010-10-14 Yoshiyuki Ide Semiconductor light-emitting device and manufacturing method of the same
JP2010199229A (ja) * 2009-02-24 2010-09-09 Toyoda Gosei Co Ltd 発光装置

Also Published As

Publication number Publication date
KR20130051207A (ko) 2013-05-20
US9178122B2 (en) 2015-11-03
US20130113009A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
US9166129B2 (en) Batwing LED with remote phosphor configuration
KR101314367B1 (ko) 광전자 헤드라이트, 광전자 헤드라이트 제조방법 및 발광 다이오드 칩
KR101853327B1 (ko) 발광소자 패키지의 제조방법
KR101118533B1 (ko) 발광장치에 사용되는 복합필름, 발광장치 및 그 제조방법
KR101383357B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20070102481A (ko) 발광 광원, 그 제조 방법, 및 발광 장치
KR20120119350A (ko) 발광소자 모듈 및 이의 제조방법
WO2005093862A2 (en) Led mounting module, led module, manufacturing method of led mounting module, and manufacturing method of led module
US20140045302A1 (en) Manufacturing Method of Submount
KR101769356B1 (ko) 발광소자에 형광체층을 형성하는 방법 및 장치
KR20090079155A (ko) 금속 기판을 이용한 광소자 패키지 플랫폼 및 그 제조방법
CN101388426B (zh) 一种发光半导体晶片和发光半导体组件的制造方法
CN103367599A (zh) 发光二极管封装结构的制造方法
TWI478398B (zh) 發光二極體封裝結構及其螢光薄膜的製造方法
CN103415933A (zh) 用于安装光学元件的结构和基板以及提供它的方法和器件
CN101393950A (zh) 发光二极管的倒装封装制作方法
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
KR101926715B1 (ko) 마이크로 led 모듈 및 마이크로 led 모듈 제조 방법
KR101039974B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US20130234184A1 (en) Light emitting diode package and method of manufacturing the same
KR20130074326A (ko) 파장변환층이 형성된 발광소자 제조방법 및 그에 따라 제조된 발광소자
KR100755619B1 (ko) Ｌｅｄ 패키지의 제조방법
KR101460742B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20160059450A (ko) 몰드 기판, 패키지 구조체 및 이들의 제조 방법
KR101186244B1 (ko) Ｌｅｄ 조명 장치의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant