KR101837520B1 - Substrate processing apparatus - Google Patents
Substrate processing apparatus Download PDFInfo
- Publication number
- KR101837520B1 KR101837520B1 KR1020167021133A KR20167021133A KR101837520B1 KR 101837520 B1 KR101837520 B1 KR 101837520B1 KR 1020167021133 A KR1020167021133 A KR 1020167021133A KR 20167021133 A KR20167021133 A KR 20167021133A KR 101837520 B1 KR101837520 B1 KR 101837520B1
- Authority
- KR
- South Korea
- Prior art keywords
- adsorption
- chip
- processing
- wafer
- image
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
이 실장기(100, 200)는 웨이퍼(W)에 대해서 상대적으로 이동 가능한 촬상부(56, 153)와, 웨이퍼의 칩을 흡착하는 흡착 헤드(55a, 55b, 152a, 152b)를 갖고, 웨이퍼에 대해서 상대적으로 이동 가능한 흡착부(51a, 51b, 151)와, 제어부(12)를 구비하고, 제어부는 흡착부에 웨이퍼의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 흡착 처리가 실행되는 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있다.Each of the semiconductor chips 100 and 200 has imaging units 56 and 153 that are relatively movable with respect to the wafer W and absorption heads 55a and 55b and 152a and 152b that adsorb chips of the wafer. And a control unit 12. The control unit performs an adsorption process for adsorbing the chips T of the wafer to the adsorption unit and performs the adsorption process in parallel with the adsorption process So as to perform image pick-up processing for picking up a wafer on which the adsorption processing is performed.
Description
본 발명은 기판 처리 장치에 관한 것이며, 특히 촬상부 및 흡착부를 구비하는 기판 처리 장치에 관한 것이다.The present invention relates to a substrate processing apparatus, and more particularly, to a substrate processing apparatus having an image pickup section and a suction section.
종래, 촬상부 및 흡착부를 구비하는 기판 처리 장치가 알려져 있다. 이와 같은 기판 처리 장치는, 예를 들면 일본 특허공개 2004-214421호 공보에 개시되어 있다.Conventionally, a substrate processing apparatus having an image pickup section and a suction section is known. Such a substrate processing apparatus is disclosed in, for example, Japanese Patent Application Laid-Open No. 2004-214421.
상기 일본 특허공개 2004-214421호 공보에는 펠렛에 대해서 상대적으로 이동 가능한 촬상부 및 흡착부와, 제어부를 구비하는 기판 처리 장치가 개시되어 있다. 이 기판 처리 장치는 카메라에 소정의 펠렛을 촬상시키는 촬상 처리를 실행시켜 촬상된 소정의 펠렛의 화상을 인식하는 인식 처리가 행해진 후 흡착부에 소정의 펠렛을 흡착시키는 흡착 처리를 행하게 하도록 구성되어 있다.Japanese Patent Application Laid-Open No. 2004-214421 discloses a substrate processing apparatus including an imaging section and a suction section which are relatively movable with respect to the pellet, and a control section. This substrate processing apparatus is configured to perform an image pickup process for picking up a predetermined pellet in a camera, perform an adsorption process for adsorbing a predetermined pellet to the adsorption section after recognition processing for recognizing an image of a predetermined pellet picked up is performed .
그러나, 상기 일본 특허공개 2004-214421호 공보의 기판 처리 장치에서는 촬상 처리와 인식 처리가 행해진 후 흡착 처리가 행해지므로 흡착 처리가 행해질 때에 촬상 처리 및 인식 처리에 걸리는 대기 시간이 발생한다. 이 때문에, 기판 처리에 요하는 시간을 저감시키기 어렵다(택트 타임을 짧게 하기 어렵다)는 문제점이 있다.However, in the substrate processing apparatus of Japanese Patent Application Laid-Open No. 2004-214421, since the adsorption processing is performed after the image pickup processing and the recognition processing are performed, a waiting time for image pickup processing and recognition processing occurs when the adsorption processing is performed. Therefore, it is difficult to reduce the time required for the substrate processing (it is difficult to shorten the tact time).
본 발명은 상기와 같은 과제를 해결하기 위해서 이루어진 것이며, 본 발명의 1개의 목적은 기판 처리에 요하는 시간을 저감시키는 것이 가능한 기판 처리 장치를 제공하는 것이다.An object of the present invention is to provide a substrate processing apparatus capable of reducing the time required for substrate processing.
본 발명의 일국면에 의한 기판 처리 장치는 복수의 칩을 포함하는 웨이퍼를 촬상하고, 웨이퍼에 대해서 상대적으로 이동 가능한 촬상부와, 웨이퍼로부터 칩을 흡착하는 흡착 헤드를 갖고, 웨이퍼에 대해서 상대적으로 이동 가능한 흡착부와, 제어부를 구비하고, 제어부는 흡착부에 의해 웨이퍼의 칩을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 의해 흡착 처리가 실행되는 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있다.An apparatus for processing a substrate according to an aspect of the present invention includes: an image pickup section for picking up a wafer including a plurality of chips and moving relative to the wafer; and an adsorption head for adsorbing chips from the wafer, And the control unit executes an adsorption process for adsorbing the chips of the wafer by the adsorption unit and performs an image pickup process for imaging the wafer on which the adsorption process is performed by the image pickup unit in parallel with the adsorption process .
본 발명의 일국면에 의한 기판 처리 장치에서는 상기와 같이 흡착부에 의해 웨이퍼의 칩을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 의해 흡착 처리가 실행되는 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 제어부를 형성함으로써 흡착 처리와 촬상 처리를 다른 타이밍으로 실행하는 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리도 실행할 수 있다. 이것에 의해 기판 처리에 요하는 시간을 저감시킬(택트 타임을 짧게 할) 수 있다.In the substrate processing apparatus according to one aspect of the present invention, an adsorption process for adsorbing chips of a wafer by the adsorption unit as described above, and an image pickup process for picking up a wafer to be adsorbed by the image pickup unit in parallel with the adsorption process The image pickup process can be performed during the suction process differently from the case where the suction process and the image pickup process are executed at different timings. Thus, the time required for the substrate processing can be reduced (the tact time can be shortened).
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 제어부는 흡착부에 의해 웨이퍼의 소정 위치의 칩을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 의해 소정 위치의 근방이며, 또한 흡착되는 소정 위치의 칩보다 뒤에 흡착되는 칩 중 일부의 칩을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 소정 위치의 칩에 대한 흡착 처리를 실행하는 동안에 소정 위치의 근방이며, 또한 소정 위치의 칩의 뒤에서 흡착 처리가 실행되는 칩의 촬상을 행할(흡착하는 타이밍이 가까운 칩을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가까운 칩의 촬상 처리에 요하는 시간을 소정 위치의 칩의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.In the above substrate processing apparatus according to one aspect, preferably, the control section executes an adsorption process for adsorbing a chip at a predetermined position of the wafer by the adsorption section, and in parallel with the adsorption process, And is configured to execute image pickup processing for picking up a part of chips to be picked up later than a chip at a predetermined position to be picked up. With this configuration, it is possible to perform imaging of a chip in which a suction process is performed in the vicinity of a predetermined position and in the vicinity of a predetermined position while the suction process is performed on a chip at a predetermined position It is possible to absorb the time required for the imaging processing of the chip close to the timing of the suction to be carried out at the time of the suction processing of the chip at the predetermined position. As a result, it is possible to easily reduce the time required for the substrate processing.
이 경우 바람직하게는 제어부는 흡착 처리와 병행해서 촬상부에 의해 소정 위치의 칩의 다음에 흡착되는 칩을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 소정 위치의 칩에 대한 흡착 처리를 실행하는 동안에 소정 위치의 칩의 다음에 흡착 처리가 실행되는 칩의 촬상을 행할(다음에 흡착하는 칩을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가장 가까운 칩의 촬상 처리에 요하는 시간을 소정 위치의 칩의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 흡착하는 타이밍이 가장 가까운 칩의 촬상 처리가 실행되는 경우에도 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.In this case, preferably, the control unit is configured to execute image pickup processing for picking up a chip to be picked up next to the chip at a predetermined position by the image pickup unit in parallel with the adsorption processing. With this configuration, it is possible to perform imaging (next to the chip to be picked up) of the chip to be subjected to the adsorption processing next to the chip at the predetermined position while performing the adsorption process on the chip at the predetermined position, The time required for the imaging processing of the nearest chip can be absorbed in the time of the suction processing of the chip at the predetermined position. As a result, it is possible to easily reduce the time required for the substrate processing even when the imaging processing of the chip closest to the timing of attraction is performed.
상기 소정 위치의 근방이며, 또한 흡착되는 소정 위치의 칩으로부터 뒤에 흡착되는 칩 중 일부의 칩을 촬상시키는 촬상 처리가 실행되는 구성에 있어서, 바람직하게는 제어부는 흡착 처리와 병행해서 촬상부에 의해 소정 위치의 칩의 다음에 흡착되는 칩을 포함하는 복수의 칩을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 소정 위치의 칩에 대한 흡착 처리를 실행하는 동안에 소정 위치의 칩의 다음 이후에 순차적으로 흡착 처리가 실행되는 복수의 칩의 촬상을 동시에 행할 수 있으므로 한 번의 촬상 처리에 의해 복수의 칩의 화상을 효율 좋게 취득할 수 있다.In the configuration in which the image pick-up processing for picking up a part of the chips picked up from the chip at a predetermined position near the predetermined position is performed, And to perform image pick-up processing for picking up a plurality of chips including a chip to be picked up next to the chip in the position. With such a configuration, it is possible to simultaneously perform imaging of a plurality of chips, in which the suction process is sequentially performed after the chip at the predetermined position, while the suction process is performed on the chip at the predetermined position, Can be obtained efficiently.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 제어부는 흡착부가 초기 위치로부터 흡착 위치로 이동해서 칩을 흡착한 후 흡착 위치로부터 초기 위치로 이동하는 처리인 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 칩을 흡착하는 동작 중뿐만 아니라 흡착부가 초기 위치로부터 흡착 위치로의 이동 중 및 흡착 위치로부터 초기 위치로의 이동 중에도 촬상 처리를 병행해서 실행할 수 있다.In the above substrate processing apparatus according to one aspect, preferably, the control section executes the image pickup processing in parallel with the adsorption processing, which is a processing for moving the adsorption section from the initial position to the adsorption position and adsorbing the chips and then moving from the adsorption position to the initial position . With this configuration, it is possible to carry out the image pick-up processing in parallel not only during the operation of sucking the chip but also during the movement from the initial position to the suction position and from the suction position to the initial position.
이 경우 바람직하게는 제어부는 흡착 처리가 행해지고 있는 동안의 흡착부가 칩을 흡착하는 타이밍으로 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 흡착 처리를 실행하는 동안에 촬상 처리를 확실히 실행할 수 있다.In this case, preferably, the control section is configured to execute the image pick-up processing at the timing at which the suction section picks up the chips while the pick-up processing is being performed. With this configuration, the image pickup processing can be reliably performed during the execution of the adsorption processing.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 촬상 처리에 의해 촬상된 화상을 인식하는 화상 처리부를 더 구비하고, 제어부는 흡착 처리와 병행해서 촬상 처리를 실행함과 아울러 촬상 처리에 의해 촬상된 화상을 화상 처리부에 전송하고, 화상 처리부는 흡착 처리와 병행해서 전송된 화상에 의거하여 칩의 상태를 인식하는 인식 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 흡착 처리, 촬상 처리 및 인식 처리를 다른 타이밍으로 실행하는 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리에 추가해서 인식 처리도 실행할(다음에 흡착하는 칩을 먼저 촬상하여 칩의 상태를 인식해 둘) 수 있다. 이것에 의해 기판 처리에 요하는 시간을 보다 저감시킬 수 있다.The substrate processing apparatus according to the aspect may further include an image processing section for recognizing the image picked up by the image pick-up processing, wherein the control section executes the pick-up processing in parallel with the pick- And the image processing unit is configured to execute a recognition process of recognizing the state of the chip based on the image transferred in parallel with the attraction process. With this configuration, unlike the case where the adsorption process, the image pickup process and the recognition process are executed at different timings, the recognition process is performed in addition to the image pickup process during the adsorption process . As a result, the time required for the substrate processing can be further reduced.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 웨이퍼는 제 1 방향과 제 1 방향에 대략 수직인 제 2 방향으로 매트릭스형상으로 배치된 칩을 포함하고, 흡착부는 제 1 방향을 따라 배치된 소정의 행의 칩을 순차적으로 흡착한 후 제 2 방향에 있어서의 소정의 행의 다음 행의 제 1 방향을 따라 배치된 칩을 순차적으로 흡착하도록 구성되고, 흡착부는 평면으로부터 볼 때에 있어서, 흡착 처리시에 촬상부의 촬상 영역 내에 있어 제 2 방향으로 연장되어서 흡착 헤드가 설치되는 제 1 부분을 포함하도록 구성되어 있다. 이와 같이 구성하면 흡착 처리시에 촬상 영역 내에 있는 흡착부의 제 1 부분이 제 1 방향으로 연장되는 경우와 달리 제 1 방향을 따른 소정의 행의 칩의 흡착 처리와 병행해서 촬상 처리를 실행해도 흡착부의 제 1 부분에 의해 촬상되는 칩의 영역이 좁아지는 것을 억제할 수 있다.In the substrate processing apparatus according to the aspect, preferably, the wafer includes chips arranged in a matrix in a first direction and a second direction substantially perpendicular to the first direction, and the adsorption unit is arranged in a first direction Sequentially picking up chips arranged in a first row of a predetermined row in a second direction after successively sucking chips in a predetermined row, and adsorbing the chips successively in a first direction of a next row in a second direction in a second direction, And a first portion extending in the second direction within the imaging region of the imaging section and provided with the suction head. With this configuration, unlike the case where the first portion of the adsorption portion in the image pickup region is extended in the first direction during the adsorption processing, the image pickup processing is performed in parallel with the adsorption processing of the chips in the predetermined row along the first direction, It is possible to prevent the area of the chip taken by the first portion from being narrowed.
이 경우 바람직하게는 흡착부는 제 1 부분과 접속하도록 형성되고, 흡착 처리시에 촬상부의 촬상 영역 외로 돌출됨과 아울러 제 1 방향으로 연장되는 제 2 부분을 더 포함하고, 제 1 부분과 제 2 부분을 포함하는 흡착부는 평면으로부터 볼 때에 대략 L자형상을 갖고 있다. 이와 같이 구성하면 촬상되는 칩의 영역이 좁아지는 것을 억제하면서 제 2 부분에 의해 흡착부를 용이하게 지지할 수 있다.In this case, preferably, the adsorption portion is formed so as to be connected to the first portion, and further includes a second portion protruding out of the imaging region of the imaging portion during the adsorption processing and extending in the first direction, and the first portion and the second portion The adsorbing portion including the adsorbing portion has a substantially L shape when viewed from the plane. With this configuration, the suction portion can be easily supported by the second portion while suppressing narrowing of the area of the chip to be imaged.
상기 화상 처리부가 인식 처리를 실행하는 구성에 있어서, 바람직하게는 촬상부의 위치 및 칩을 흡착하고 있을 때의 흡착부의 위치에 대해서 상대적으로 이동 가능하도록 웨이퍼를 유지하는 웨이퍼 테이블을 더 구비하고, 제어부는 인식 처리에 의해 인식한 화상에 의거하여 웨이퍼 테이블을 이동시켜서 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 촬상 처리 및 흡착 처리를 실행하기 위해서 촬상부 및 흡착부를 각각 움직일 경우와 달리 웨이퍼 테이블만을 움직여서 촬상 처리 및 흡착 처리를 실행할 수 있다. 즉, 이동시키는 부분의 수를 저감시킬 수 있으므로 기판 처리 장치의 구조를 간소화할 수 있다.The image processing unit further includes a wafer table for holding the wafer so as to be relatively movable with respect to the position of the image pickup unit and the position of the suction unit when the chip is being picked up, The wafer table is moved on the basis of the image recognized by the recognition process to perform the adsorption process and to execute the image pick-up process in parallel with the adsorption process. With this configuration, the imaging processing and the adsorption processing can be performed by moving only the wafer table, unlike the case of moving the imaging section and the suction section, respectively, in order to execute the imaging processing and the adsorption processing. In other words, since the number of moving parts can be reduced, the structure of the substrate processing apparatus can be simplified.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 웨이퍼는 제 1 방향과 제 1 방향에 대략 수직인 제 2 방향으로 매트릭스형상으로 배치된 칩을 포함하고, 흡착부는 제 1 방향을 따라 배치된 소정의 행의 칩을 순차적으로 흡착한 후 제 2 방향으로 이동해서 소정의 행의 다음 행의 제 1 방향을 따라 배치된 칩을 순차적으로 흡착하도록 구성되고, 흡착부 및 촬상부는 서로 독립적으로 제 1 방향으로 이동하도록 구성되고, 제어부는 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 흡착부 및 촬상부를 서로 독립적으로 이동시킬 수 있으므로 용이하게 흡착 처리와 병행해서 촬상 처리를 실행할 수 있다.In the substrate processing apparatus according to the aspect, preferably, the wafer includes chips arranged in a matrix in a first direction and a second direction substantially perpendicular to the first direction, and the adsorption unit is arranged in a first direction Sequentially move chips in a predetermined row and move in a second direction to successively pick up chips arranged along a first direction of a next row of a predetermined row, wherein the adsorption section and the imaging section are independently arranged in a first direction And the control unit is configured to execute image pickup processing in parallel with the adsorption processing. With this configuration, the adsorption unit and the image pickup unit can be moved independently of each other, so that the image pickup process can be easily performed in parallel with the adsorption process.
(발명의 효과)(Effects of the Invention)
본 발명에 의하면 상기와 같이 기판 처리에 요하는 시간을 저감시킬 수 있다.According to the present invention, it is possible to reduce the time required for the substrate processing as described above.
도 1은 본 발명의 제 1 실시형태에 의한 실장기의 전체 구성을 나타낸 도면이다.
도 2는 본 발명의 제 1 실시형태에 의한 실장기의 블록도이다.
도 3은 본 발명의 제 1 실시형태에 의한 실장기의 X2측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 모식도이다.
도 4는 본 발명의 제 1 실시형태에 의한 실장기의 X2측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 평면도이다.
도 5는 본 발명의 제 1 실시형태에 의한 실장기의 X1측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 모식도이다.
도 6은 본 발명의 제 1 실시형태에 의한 실장기의 X1측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 평면도이다.
도 7A는 흡착 개시 전의 상태를 나타낸 도면이다. 도 7B는 X2측의 흡착부가 초기 위치로부터 흡착 위치로 회동한 상태를 나타낸 도면이다. 도 7C는 X2측의 흡착부가 흡착 위치로부터 초기 위치로 회동한 상태를 나타낸 도면이다. 도 7D는 X1측의 흡착부가 초기 위치로부터 흡착 위치로 회동을 개시하는 상태를 나타낸 도면이다. 도 7E는 X1측의 흡착부가 초기 위치로부터 흡착 위치로 회동한 상태를 나타낸 도면이다.
도 8은 본 발명의 제 1 실시형태에 의한 실장기의 흡착 처리, 촬상 처리 및 인식 처리를 나타낸 플로우차트이다.
도 9는 본 발명의 제 2 실시형태에 의한 실장기의 전체 구성을 나타낸 도면이다.
도 10은 본 발명의 제 2 실시형태에 의한 실장기의 블록도이다.
도 11은 본 발명의 제 2 실시형태에 의한 실장기의 인출 장치를 나타낸 도면이다.
도 12는 본 발명의 제 2 실시형태에 의한 실장기의 흡착 위치 및 촬상 영역을 나타낸 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing the overall structure of an actual organ according to a first embodiment of the present invention. Fig.
2 is a block diagram of an actual organ according to the first embodiment of the present invention.
3 is a schematic view showing a state in which image pickup processing is performed in parallel with the adsorption processing by the adsorption section on the X2 side of the yarn end according to the first embodiment of the present invention.
4 is a plan view showing a state in which an image pickup process is performed in parallel with the adsorption process by the adsorbing portion on the X2 side of the yarn end according to the first embodiment of the present invention.
5 is a schematic view showing a state in which image pickup processing is performed in parallel with the adsorption processing by the adsorbing portion on the X1 side of the yarn end according to the first embodiment of the present invention.
6 is a plan view showing a state in which image pickup processing is performed in parallel with the adsorption processing by the adsorbing portion on the X1 side of the yarn end according to the first embodiment of the present invention.
7A is a view showing a state before adsorption is started. 7B is a view showing a state in which the adsorption section on the X2 side is rotated from the initial position to the adsorption position. Fig. 7C is a view showing a state in which the adsorbing portion on the X2 side is rotated from the adsorption position to the initial position. 7D is a diagram showing a state in which the adsorption section on the X1 side starts to rotate from the initial position to the adsorption position. 7E is a view showing a state in which the adsorbing portion on the X1 side is rotated from the initial position to the adsorbing position.
Fig. 8 is a flowchart showing adsorption processing, image pickup processing, and recognition processing of an actual organ according to the first embodiment of the present invention.
Fig. 9 is a view showing the overall structure of an actual organs according to a second embodiment of the present invention. Fig.
Fig. 10 is a block diagram of an actual organ according to a second embodiment of the present invention.
11 is a view showing an apparatus for taking out an actual organs according to a second embodiment of the present invention.
Fig. 12 is a view showing an adsorption position and an imaging region of an actual organ according to the second embodiment of the present invention. Fig.
이하, 본 발명의 실시형태를 도면에 의거하여 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.
우선, 도 1~도 7을 참조해서 본 발명의 제 1 실시형태에 의한 실장기(100)의 구조에 대해서 설명한다. 또한, 실장기(100)는 본 발명의 「기판 처리 장치」의 일례이다.First, the structure of the
실장기(100)는 도 1에 나타내는 바와 같이 다이싱된 웨이퍼(W)로부터 칩(베어 칩)(T)을 인출해서 소정의 실장 작업 위치(500a(500b))에서 기판(500) 상에 실장(장착)하는 실장기이다. 또한, 웨이퍼(W)는 제 1 방향(이하, X방향이라고 한다)과 X방향에 대략 수직인 제 2 방향(이하, Y방향이라고 한다)으로 매트릭스형상으로 배치된 칩(T)을 포함하고 있다.As shown in Fig. 1, the
실장기(100)는 베이스대(1)와, 컨베이어(2)와, 2개의 실장부(3a 및 3b)를 구비하고 있다. 또한, 실장기(100)는 웨이퍼 테이블(4)과, 인출 장치(5)와, 중계 유닛(6a 및 6b)과, 칩 적재부(7a 및 7b)와, 전사 스테이션(8a 및 8b)과, 부품 인식 촬상부(9a 및 9b)를 구비하고 있다. 또한, 실장기(100)는 도 2에 나타내는 바와 같이 실장기(100)의 제어를 행하는 컨트롤러(10)와, 실장기(100)에 대한 정보를 표시하는 표시부(15)를 구비하고 있다.The
베이스대(1)는 도 1에 나타내는 바와 같이 컨베이어(2), 웨이퍼 테이블(4), 인출 장치(5), 중계 유닛(6a(6b)), 칩 적재부(7a(7b)), 전사 스테이션(8a(8b)) 및 부품 인식 촬상부(9a(9b)) 등을 지지하고 있다.As shown in Fig. 1, the
컨베이어(2)는 기판(500)을 X1 방향으로부터 X2 방향으로 반송하도록 구성되어 있다. 구체적으로는 컨베이어(2)는 소정의 실장 작업 위치(500a(500b))에 기판(500)을 반입함과 아울러 소정의 실장 작업 위치(500a(500b))로부터 칩(T)이 실장된 기판(500)을 반출하도록 구성되어 있다.The
실장부(3a(3b))는 기판(500)보다 높은 위치에 배치되어 있다. 또한, 실장부(3a(3b))는 각각 X축 모터(161)(도 2 참조)가 구동함으로써 X바(110)에 대해서 X방향으로 이동 가능하게 구성되어 있다. 또한, 실장부(3a(3b))는 각각 독립적으로 X바(110)를 따라 X방향으로 이동 가능하게 구성되어 있다. 또한, X바(110)는 Y축 모터(162)(도 2 참조)가 구동됨으로써 Y바(120)에 대해서 Y방향으로 이동 가능하게 구성되어 있다. 이것에 의해 2개의 실장부(3a 및 3b)는 모두 수평 방향(XY방향)으로 이동하는 것이 가능하다. 또한, 실장부(3a(3b))는 복수의 실장 헤드(31a(31b))와, 1개의 기판 인식 촬상부(32a(32b))를 포함하고 있다. 또한, 실장부(3a 및 3b)의 각각을 구동시키기 위해서 X축 모터(161)(도 2 참조)가 2개 설치되어 있지만, 도 2에 있어서는 간략화해서 1개만 도시하고 있다.The mounting
복수의 실장 헤드(31a(31b)는 각각 Z축 모터(163)(도 2 참조)가 구동함으로써 상하 방향(Z방향)으로 이동하도록 구성되어 있다. 또한, 복수의 실장 헤드(31a(31b))는 각각 R축 모터(164)(도 2 참조)가 구동함으로써 Z방향으로 평행인 축선 둘레(R방향)로 회동하도록 구성되어 있다. 또한, 실장 헤드(31a(31b))는 칩(T)을 흡착해서 기판(500) 상에 실장하도록 구성되어 있다. 또한, Z축 모터(163) 및 R축 모터(164)(도 2 참조)는 각각 복수 설치되어 있지만, 도 2에 있어서는 간략화해서 각각 1개만 도시하고 있다.The plurality of mounting heads 31a and 31b are configured to move in the vertical direction (Z direction) by driving the Z-axis motor 163 (see FIG. 2) (R direction) parallel to the Z direction by driving the R axis motor 164 (see FIG. 2). The mounting heads 31a (or 31b) A plurality of Z-
기판 인식 촬상부(32a(32b))는 카메라를 포함하고, 기판(500)을 상방으로부터 촬상하도록 구성되어 있다. 또한, 기판 인식 촬상부(32a(32b))가 촬상한 기판(500)의 화상 정보에 의거하여 R축 모터(164)(도 2 참조)가 구동된다. 그리고, 실장 헤드(31a(31b))는 칩(T)의 위치를 조정(보정)해서 칩(T)을 기판(500)에 실장하도록 제어된다.The substrate
또한, 웨이퍼 테이블(4)은 도 2에 나타내어지는 X축 모터(171), Y축 모터(172), Z축 모터(173), R축 모터(174)의 각각이 구동됨으로써 X방향, Y방향, R방향으로 베이스대(1)에 대한 상대적인 위치를 변경(조정) 가능하게 구성되어 있다. 또한, 웨이퍼 테이블(4)은 Y축 모터(172)를 구동시킴으로써 웨이퍼(W)를 고정적으로 유지한 상태로 베이스대(1)에 대해서 Y방향으로 이동 가능하게 구성되어 있다. 또한, 웨이퍼 테이블(4)은 도 1에 나타내는 상태의 칩(T)의 인출 작업 위치와 칩(T)이 취해진 웨이퍼(W)를 새로운 웨이퍼(W)로 교환하는 웨이퍼 교환 위치의 사이를 이동하도록 구성되어 있다.The wafer table 4 is driven by the
웨이퍼 테이블(4)은 평면으로부터 볼 때에 있어서, 대략 중앙에 웨이퍼(W)를 유지하도록 구성되어 있다. 또한, 웨이퍼(W)의 칩(T)은 도시하지 않은 돌출 장치에 의해 웨이퍼 테이블(4)의 하방으로부터 돌출된 후 후술하는 흡착부(51)에 의해 흡착된다.The wafer table 4 is configured to hold the wafer W substantially at the center when viewed from the plane. The chip T of the wafer W is projected from the lower side of the wafer table 4 by a projection device (not shown), and is then sucked by a sucking
여기에서, 제 1 실시형태에서는 인출 장치(5)는 도 3 및 도 5에 나타내는 바와 같이 흡착부(51)와, 웨이퍼 인식 촬상부(56)를 포함하고 있다. 또한, 흡착부(51)는 웨이퍼 테이블(4)을 좌우 방향(X방향)으로부터 끼우도록 한 쌍 배치되어 있다. 이하에서는 X2측의 흡착부(51)를 흡착부(51a)라고 칭하고, X1측의 흡착부(51)를 흡착부(51b)라고 칭한다. 또한, 흡착부(51a)는 제 1 부분(52a)과 제 2 부분(53a)과 베이스부(54a)(도 1 참조)와 흡착 헤드(55a)를 포함하고 있다. 또한, 흡착부(51b)는 제 1 부분(52b)과 제 2 부분(53b)과 베이스부(54b)(도 1 참조)와 흡착 헤드(55b)를 포함하고 있다. 또한, 흡착 헤드(55a(55b))는 제 1 부분(52a(52b))의 Y1측의 선단 근방에 설치되어 있다. 또한, 흡착부(51a)는 모터(181)(도 2 참조)에 의해 Y방향에 평행인 회동 축선 둘레로 회동되도록 구성되어 있다. 마찬가지로 흡착부(51b)는 모터(182)(도 2 참조)에 의해 Y방향에 평행인 회동 축선 둘레로 회동되도록 구성되어 있다. 또한, 칩(T)은 흡착되는 소정 위치(P0)에 있어서, 상면(Z1측의 면)이 흡착 헤드(55a(55b))에 의해 흡착된다. 또한, 칩(T)은 흡착부(51a(51b))가 흡착 위치(P2)로부터 초기 위치(P1)로 회동했을 때에는 흡착 위치(P2)에 있어서 Z2측에 배치되어 있던 면이 상측(Z1측)을 향하도록 배치된다(플립 된다). 또한, 도 7에 나타내는 바와 같이 Y방향으로부터 보아서 흡착 위치(P2)에 배치된 흡착부(51a)의 흡착 헤드(55a)와, 흡착 위치(P2)에 배치된 흡착부(51b)의 흡착 헤드(55b)가 일치(대응)하도록 구성되어 있다. 또한, 웨이퍼 인식 촬상부(56)와, 흡착부(51a)의 제 2 부분(53a)의 X2측의 단부의 위치와, 흡착부(51b)의 제 2 부분(53b)의 X1측의 단부의 위치는 고정되어 있다. 또한, 웨이퍼 인식 촬상부(56)는 본 발명의 「촬상부」의 일례이다.Here, in the first embodiment, the
또한, 흡착부(51a)는 도 3 및 도 5에 나타내는 바와 같이 제 2 부분(53a)과 제 1 부분(52a)이 접속된 대략 L자형상을 갖고 있다. 또한, 흡착부(51b)는 제 2 부분(53b)과 제 1 부분(52b)이 접속되어 있다. 또한, 그 이외의 점은 흡착부(51a 및 51b)는 실질적으로 마찬가지의 구성이므로 이하에서는 흡착부(51a)에 대해서만 설명하고, 흡착부(51b)의 설명은 생략한다.As shown in Figs. 3 and 5, the
제 1 부분(52a)은 도 4에 나타내는 바와 같이 평면으로부터 볼 때에 있어서, 흡착 처리시에 웨이퍼 인식 촬상부(56)의 후술하는 촬상 영역(R) 내에 있음과 아울러 Y방향으로 연장되도록 구성되어 있다. 또한, 제 1 부분(52a)의 X방향의 폭은 촬상 영역(R)의 X방향의 폭보다 작다. 구체적으로는 제 1 부분(52a)의 X방향의 폭은 촬상 영역(R)의 X방향의 폭의 약 1/4이다. 또한, 제 1 부분(52a)은 Y1측의 선단 부분이 촬상 영역(R)의 Y1측의 바깥 가장자리로부터 소정 거리만큼 이간되는 위치에 배치되도록 구성되어 있다.4, the
또한, 제 2 부분(53a)은 흡착 처리시에 웨이퍼 인식 촬상부(56)의 촬상 영역(R) 외로 돌출되도록 구성되어 있다. 또한, 제 2 부분(53a)은 개략적으로는 X방향으로 연장되도록 구성되어 있다. 또한, 흡착부(51a)는 제 2 부분(53a)의 X2측의 단부(회동 중심)가 베이스부(54a)에 회동 가능하게 지지됨으로써 Y방향으로 연장되는 회동 축선 둘레로 회동 가능하도록 구성되어 있다. 또한, 흡착부(51a)는 도 7에 나타내는 바와 같이 흡착부(51a)가 초기 위치(P1)(회동 개시 위치)로부터 흡착 위치(P2)로 회동(이동)해서 칩(T)을 흡착한 후 흡착 위치(P2)로부터 초기 위치(P1)로 회동하도록 구성되어 있다.The
또한, 흡착부(51a)는 도 4, 도 6 및 도 7에 나타내는 바와 같이 웨이퍼(W)에 대해서 상대적으로 이동 가능하도록 구성되어 있다. 상세하게는 흡착부(51a)의 제 2 부분(53a)의 X2측의 단부(회동 중심)의 위치는 고정되어 있으므로 웨이퍼 테이블(4)이 이동함으로써 제 2 부분(53a)의 X2측의 단부의 위치에 대해서 상대적으로 웨이퍼 테이블(4)이 이동한다(웨이퍼(W)와 흡착부(51a)의 상대 위치가 변경된다). 흡착부(51a)는 X방향을 따라 배치된 소정의 행(예를 들면, n행째)의 칩(T)을 순차적으로 흡착한 후 Y방향에 있어서의 소정의 행의 다음 행(예를 들면, n+1행째)의 X방향을 따라 배치된 칩(T)을 순차적으로 흡착하도록 구성되어 있다.Further, as shown in Figs. 4, 6, and 7, the
도 1에 나타내는 바와 같이 웨이퍼 인식 촬상부(56)는 카메라를 포함하고, 복수의 칩(T)을 포함하는 웨이퍼(W)를 촬상하는 기능을 갖고 있다. 또한, 웨이퍼 인식 촬상부(56)는 고정적으로 배치되어 있다. 또한, 웨이퍼 인식 촬상부(56)는 웨이퍼(W)에 대해서 상대적으로 이동 가능하도록 구성되어 있다. 상세하게는 웨이퍼 인식 촬상부(56)의 위치는 고정되어 있고, 웨이퍼 테이블(4)이 이동함으로써 웨이퍼 인식 촬상부(56)의 위치에 대해서 상대적으로 웨이퍼 테이블(4)이 이동한다(웨이퍼(W)와 웨이퍼 인식 촬상부(56)의 상대 위치가 변경된다). 또한, 웨이퍼 인식 촬상부(56)는 도 3~도 6에 나타내는 바와 같이 X방향을 따른 장변을 갖는 대략 장방형형상의 촬상 영역(R)을 갖고 있다. 또한, 웨이퍼 인식 촬상부(56)는 흡착부(51a(51b))에 의해 흡착되는 칩(T)이 촬상 영역(R)의 중심에 들어가도록 배치되어 있다. 또한, 촬상 영역(R)은 복수의 칩(T)이 들어가는 크기로 구성되어 있다. 따라서, 웨이퍼 인식 촬상부(56)는 흡착부(51a(51b))가 흡착 위치(P2)에 배치된 상태로 촬상 영역(R)에 들어가는 제 1 부분(52a(52b))과 제 1 부분(52a(52b)) 이외의 칩(T)(웨이퍼(W))의 화상을 촬상하도록 구성되어 있다. 또한, 촬상 영역(R)에는 촬상 영역(R)의 X방향의 대략 중심의 위치에 대응하는 위치에 흡착부(51)의 제 1 부분(52a(52b))이 들어가 있다. 또한, 촬상 영역(R) 내에 들어가는 칩(T)의 수는 칩(T)의 사이즈에 따라 다르다.As shown in Fig. 1, the wafer
도 1에 나타내는 바와 같이 2개의 중계 유닛(6a 및 6b)은 각각 흡착부(51a(51b))에 의해 흡착된 칩(T)을 2개의 칩 적재부(7a 및 7b)로 운반하는 기능을 갖고 있다. 또한, 중계 유닛(6a 및 6b)은 각각 모터(191 및 192)(도 2 참조)에 의해 Y방향으로 이동하도록 구성되어 있다.As shown in Fig. 1, the two
칩 적재부(7a 및 7b)는 각각 중계 유닛(6a 및 6b)으로부터 운반된 칩(T)이 적재되도록 구성되어 있다. 또한, 칩 적재부(7a(7b))에 적재된 칩(T)은 각각 칩 적재부(7a(7b))의 위치로 이동된 실장 헤드(31a(31b))에 의해 흡착되도록 구성되어 있다.The
2개의 전사 스테이션(8a 및 8b)은 실장 헤드(31a(31b))에 의해 흡착된 칩(T)에 접착제(플럭스)를 도포하기 위해서 형성되어 있다.The two
2개의 부품 인식 촬상부(9a 및 9b)는 카메라를 포함하고, 실장 헤드(31a(31b))에 흡착(유지)되어 있는 칩(T)의 하면을 촬상하도록 구성되어 있다.The two component
컨트롤러(10)는 도 2에 나타내는 바와 같이 기억부(11)와, 연산 처리부(12)와, 모터 제어부(13)와, 화상 처리부(14)를 구비하고 있다.The
기억부(11)에는 실장 프로그램, 반송계 데이터 및 설비 고유 데이터 등의 실장 작업에 관한 각종 프로그램 및 데이터가 기억되어 있다.The storage unit 11 stores various programs and data related to the mounting work such as the mounting program, the transportation system data, and the equipment inherent data.
또한, 연산 처리부(12)(이하, 메인 CPU(12)라고 한다)는 CPU를 포함하고, 기억부(11)의 프로그램 및 데이터를 사용하여 실장기(100)의 제어를 행하도록 구성되어 있다. 또한, 메인 CPU(12)는 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 포함하는 복수의 칩(T)을 촬상시키도록 구성 되어 있다. 또한, 메인 CPU(12)는 흡착 처리가 행해지고 있는 시간 중 흡착 헤드(55a(55b))가 칩(T)을 흡착하는 타이밍으로 촬상 처리를 실행하도록 구성되어 있다. 또한, 메인 CPU(12)의 상세는 후술한다.The operation processing section 12 (hereinafter referred to as the main CPU 12) includes a CPU and is configured to control the
모터 제어부(13)는 CPU를 포함하고, 메인 CPU(12)로부터 명령을 받아서 각종 모터(도 2 참조)의 동작을 제어하도록 구성되어 있다.The
화상 처리부(14)(이하, 화상 처리 CPU(14)라고 한다)는 CPU를 포함하고, 기억부(11)의 프로그램 및 데이터를 사용하여 부품 인식 촬상부(9a(9b)), 기판 인식 촬상부(32a(32b)) 및 웨이퍼 인식 촬상부(56)가 촬상한 화상을 인식하도록 구성되어 있다.The image processing unit 14 (hereinafter referred to as an image processing CPU 14) includes a CPU and is configured to use the program and data of the storage unit 11 to identify the component
여기에서, 제 1 실시형태에서는 메인 CPU(12)(도 2 참조)는 흡착 헤드(55a(55b))에 의해 웨이퍼(W)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 흡착 처리가 실행되는 웨이퍼(W)를 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 구체적으로는 메인 CPU(12)는 흡착 헤드(55a(55b))에 의해 웨이퍼(W)의 소정 위치(P0)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 근방이며, 또한 흡착되는 소정 위치(P0)의 칩(T)보다 뒤에 흡착되는 칩(T) 중 일부의 칩(T)(소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T))을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 또한, 메인 CPU(12)는 인식 처리에 의해 인식한 화상에 의거하여 웨이퍼 테이블(4)을 이동시켜서 칩(T)을 적절한 위치에서 흡착할 수 있도록 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 또한, 소정 위치(P0)의 칩(T)에 대한 흡착 처리가 실행된 후에 소정 위치(P0)의 근방이며, 또한 칩(T)의 뒤에서 흡착 처리가 실행되는 칩(T)의 촬상 처리가 실행되었을 경우에는 소정 위치(P0)의 칩(T)이 흡착된 것에 기인해서 소정 위치(P0)의 근방의 칩(T)이 위치가 어긋나도 소정 위치(P0)의 칩(T)에 대한 흡착 처리가 실행된 후에 촬상된 소정 위치(P0)의 근방이며, 또한 칩(T)의 뒤에서 흡착 처리가 실행되는 칩(T)의 화상에 의거하여 소정 위치(P0)의 칩(T)의 뒤에서 흡착되는 칩(T)의 흡착 처리를 정확하게 실행할 수 있다.Here, in the first embodiment, the main CPU 12 (see Fig. 2) performs an adsorption process for adsorbing the chips T of the wafer W by the adsorption heads 55a (55b) The wafer
또한, 메인 CPU(12)는 흡착 처리와 병행해서 촬상 처리를 실행함과 아울러 촬상 처리에 의해 촬상된 화상을 화상 처리 CPU(14)(도 2 참조)에 전송하도록 구성되어 있다. 그리고, 화상 처리 CPU(14)는 흡착 처리와 병행해서 전송된 화상에 의거하여 칩(T)의 상태를 인식하는 인식 처리를 실행하도록 구성되어 있다. 즉, 메인 CPU(12)가 소정 위치(P0)의 칩(T)의 흡착 처리를 행하는 동안에 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)의 화상을 웨이퍼 인식 촬상부(56)가 촬상하여(메인 CPU(12)에 의한 촬상 처리 제어가 행해져) 이 화상을 화상 처리 CPU(14)가 인식한다. 그리고, 메인 CPU(12)는 소정 위치(P0)의 칩(T)의 흡착 처리를 실행하는 동안에 다음에 흡착되는 칩(T)의 정보를 미리(앞서) 취득한다. 이것에 의해 칩(T)의 흡착 처리에 요하는 시간에 칩(T)의 촬상 처리 및 인식 처리에 요하는 시간을 흡수시키는 것이 가능하다.Further, the
이어서, 도 3~도 6을 참조해서 웨이퍼 테이블(4)의 동작에 대해서 설명한다.Next, the operation of the wafer table 4 will be described with reference to Figs. 3 to 6. Fig.
웨이퍼 테이블(4)은 도 3~도 6에 나타내는 바와 같이 소정의 행(예를 들면, 도 4 및 도 6의 n행째)의 X2방향의 말단의 칩(T)으로부터 X1방향의 말단의 칩(T)까지가 순차적으로 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 배치되도록 X2방향으로 이동한다. 그 후 웨이퍼 테이블(4)은 Y방향에 있어서의 소정의 행의 다음 행(n+1행째)의 X1방향의 말단의 칩(T)이 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 대응하도록 이동한다. 그 후 웨이퍼 테이블(4)은 소정의 행의 다음 행의 X1방향의 말단의 칩(T)으로부터 X2방향의 말단의 칩(T)까지가 순차적으로 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 배치되도록 X1방향으로 이동한다. 그 후 웨이퍼 테이블(4)은 Y방향에 있어서의 다음 행(n+2줄째)의 X2방향의 말단의 칩(T)이 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 대응하도록 더 이동한다. 웨이퍼 테이블(4)이 이들 동작을 반복함으로써 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 칩(T)이 순차적으로 배치된다. 또한, 「행」이란 웨이퍼(W)에 매트릭스형상으로 배열된 칩(T)의 X방향의 배열을 의미하고, 「열」이란 칩(T)의 Y방향의 배열을 의미한다.3 to 6, the wafer table 4 is provided with a chip (hereinafter referred to as a chip) 4 in the X1 direction from the chip T at the end in the X2 direction of a predetermined row T are sequentially arranged in the X2 direction so as to be disposed at the arrangement positions of the adsorption heads 55a (55b) of the
이어서, 도 7을 참조해서 흡착부(51a 및 51b)가 칩(T)을 흡착하는 동작에 대해서 설명한다.Next, referring to Fig. 7, the operation of the
X1측의 흡착부(51a)와 X2측의 흡착부(51b)는 교대로 웨이퍼(W)로부터 칩(T)을 흡착하도록 구성되어 있다. 구체적으로는 X2측의 흡착부(51a)는 흡착 헤드(55a)가 소정의 행(예를 들면, n행째)의 소정의 열(예를 들면, m열째)의 칩(T)의 위치에 대응하도록 초기 위치(P1)로부터 흡착 위치(P2)까지 회동된다(도 7A 참조). 이어서, X2측의 흡착 헤드(55a)가 소정의 열(m열째)의 칩(T)을 흡착한다(도 7B 참조). 이어서, X2측의 흡착 헤드(55a)가 칩(T)을 흡착한 상태로 흡착 위치(P2)로부터 초기 위치(P1)까지 회동된다(도 7C 참조). 이때, 중계 유닛(6a)이 초기 위치(P1)에 회동된 흡착 헤드(55a)로부터 칩(T)을 받고, 칩(T)을 칩 적재부(7a)(도 1 참조)로 운반한다. 또한, 이때 웨이퍼 테이블(4)이 흡착 위치(P2)에 다음 열(m+1열째)의 칩(T)이 배치되도록 X2방향으로 이동된다. 이어서, X1측의 흡착부(51b)는 흡착 헤드(55b)가 소정의 행(n행째)의 소정의 열(m+1열째)의 칩(T)의 위치에 대응하도록 초기 위치(P1)로부터 흡착 위치(P2)까지 회동된다(도 7D 참조). 이어서, X1측의 흡착 헤드(55b)가 소정의 열(m+1열째)의 칩(T)을 흡착한다(도 7E 참조). 이 후 X1측의 흡착 헤드(55b)가 칩(T)을 흡착한 상태로 흡착 위치(P2)로부터 초기 위치(P1)까지 회동된다. 그리고, 웨이퍼 테이블(4)이 흡착 위치(P2)에 다음 열(m+2열째)의 칩(T)이 배치되도록 X2방향으로 이동된다. 이들 동작이 반복되어 웨이퍼(W)로부터 칩(T)이 순차적으로 흡착되어 간다(인출되어 간다). 또한, 홀수행에서는 X2방향으로부터 X1방향으로 순차적으로 칩(T)이 흡착되고, 짝수행에서는 X1방향으로부터 X2방향으로 순차적으로 칩(T)이 흡착된다.The adsorbing
이어서, 도 2, 도 7 및 도 8을 참조해서 실장기(100)의 흡착 처리, 촬상 처리 및 인식 처리에 대해서 설명한다. 흡착 처리 및 촬상 처리는 메인 CPU(12)가 실행하고, 인식 처리는 화상 처리 CPU(14)가 실행한다.Next, the adsorption process, image pickup process and recognition process of the
처음으로 흡착 처리에 관련되는 처리(스텝 S1~스텝 S6)에 대해서 설명한다.First, processing relating to the adsorption process (steps S1 to S6) will be described.
스텝 S1에 있어서, 메인 CPU(12)는 기억부(11)로부터 흡착 어드레스(칩(T)의 위치 정보)을 취득한다. 즉, 메인 CPU(12)는 웨이퍼 테이블(4)에 유지되어 있는 웨이퍼(W)의 정보를 취득하고, 흡착부(51)에 의해 흡착하는 칩(T)의 위치 정보를 취득한다.In step S1, the
이어서, 스텝 S2에 있어서, 메인 CPU(12)는 흡착되는 소정 위치(P0)의 칩(T)이 중심의 화상이 인식되어 있는지의 여부를 판단한다. 또한, 흡착되는 칩(T)이 중심의 화상의 인식 처리에 대해서는 스텝 S14에 있어서, 화상 처리 CPU(14)에 의해 실행된다. 메인 CPU(12)는 화상 처리 CPU(14)가 흡착되는 칩(T)이 중심의 화상을 인식할 때까지 이 처리를 반복하고, 화상 처리 CPU(14)가 흡착되는 칩(T)이 중심의 화상을 인식하면 스텝 S3으로 처리를 진행시킨다.Subsequently, in step S2, the
이어서, 스텝 S3에 있어서, 메인 CPU(12)는 흡착 처리를 실행한다. 구체적으로는 메인 CPU(12)는 흡착 헤드(55a 또는 55b)를 흡착되는 소정 위치(P0)의 칩(T)에 대응하는 위치로 회동시켜서 흡착 헤드(55a 또는 55b)에 칩(T)을 흡착시킨다. 또한, 메인 CPU(12)는 스텝 S14에 있어서 칩(T)이 불량이라고 판단되었을 경우에는 불량이라고 판단된 칩(T)을 흡착하지 않고 스텝 S4로 진행된다.Subsequently, in step S3, the
이어서, 스텝 S4에 있어서, 메인 CPU(12)는 흡착 어드레스를 갱신해서 기억부(11)에 기억한다.Subsequently, in step S4, the
이어서, 스텝 S5에 있어서, 메인 CPU(12)는 웨이퍼(W) 상에 다른 흡착하는 칩(T)이 있는지의 여부를 판단한다. 다른 흡착하는 칩(T)이 있을 경우에는 스텝 S6으로 처리를 진행시킨다. 한편, 다른 흡착하는 칩(T)이 없을 경우에는 흡착 처리에 관련되는 처리(스텝 S1~스텝 S6)를 종료한다.Subsequently, in step S5, the
이어서, 스텝 S6에 있어서, 메인 CPU(12)는 웨이퍼 테이블(4)을 이동하는 처리를 행한다. 구체적으로는 메인 CPU(12)는 스텝 S3으로 흡착 처리가 행해진 소정 위치(P0)의 칩(T)의 다음 칩(T)의 흡착 처리가 가능하도록 웨이퍼 테이블(4)을 이동시키는 처리를 행한다.Subsequently, in step S6, the
이어서, 촬상 처리 및 인식 처리에 관련되는 처리(스텝 S11~스텝 S16)에 대해서 설명한다. 스텝 S11~스텝 S16의 처리는 스텝 S1~스텝 S6의 처리와 병행해서 행해진다.Next, processing relating to the image pickup processing and recognition processing (steps S11 to S16) will be described. The processing from step S11 to step S16 is performed in parallel with the processing from step S1 to step S6.
우선, 스텝 S11에 있어서, 메인 CPU(12)는 기억부(11)로부터 인식 어드레스(칩(T)이 인식되어 있는지의 여부에 관한 정보)를 취득한다.First, in step S11, the
이어서, 스텝 S12에 있어서, 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상이 촬상되어 있는지의 여부를 판단한다. 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상이 촬상되어 있다고 판단했을 경우에는 스텝 S14로 처리를 진행시킨다. 한편, 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상이 촬상이 되어 있지 않다고 판단했을 경우에는 스텝 S13으로 처리를 진행시킨다.Subsequently, in step S12, the
이어서, 스텝 S13에 있어서, 메인 CPU(12)는 촬상 처리를 실행한다. 구체적으로는 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상을 촬상하는 처리를 행한다.Subsequently, in step S13, the
이어서, 스텝 S14에 있어서, 화상 처리 CPU(14)는 인식 처리를 실행한다. 구체적으로는 화상 처리 CPU(14)(도 2 참조)는 메인 CPU(12)로부터 명령을 받아서 흡착되는 칩(T)이 중심의 화상에 의거하여 칩(T)의 외관에 대한 인식(해석) 처리를 행한다. 화상 처리 CPU(14)는 인식 처리에 있어서, 예를 들면 인접하는 칩(T)이 적절히 다이싱되어 있지 않다(본래, 별개일 칩(T)이 연결되어 있다)고 인식했을 경우나 칩(T)이 균열을 갖고 있다고 인식했을 경우에는 칩(T)을 불량이라고 판단한다. 한편, 화상 처리 CPU(14)는 칩(T)이 불량이 아닐 경우에 정상이라고 판단한다. 또한, 화상 처리 CPU(14)는 인식 처리를 실행할 때에 흡착되는 칩(T)이 중심의 화상 중 이미 인식되어 있는 부분(1개 전에 인식 처리한 화상에서 이미 인식되어 있는 부분)에 대해서는 인식 처리를 행하지 않는다. 바꿔 말하면 화상 처리 CPU(14)는 흡착되는 칩(T)이 중심의 화상 중 새롭게 비친 부분의 인식 처리를 행한다.Subsequently, in step S14, the
이어서, 스텝 S15에 있어서, 메인 CPU(12)는 인식 어드레스를 갱신해서 기억부(11)에 기억한다.Subsequently, in step S15, the
이어서, 스텝 S16에 있어서, 메인 CPU(12)는 웨이퍼(W) 상에 다른 인식하는 칩(T)이 있는지의 여부를 판단한다. 메인 CPU(12)는 웨이퍼(W) 상에 다른 인식하는 칩(T)이 있을 경우에는 스텝 S11로 처리를 진행시킨다. 한편, 메인 CPU(12)는 웨이퍼(W) 상에 다른 인식하는 칩(T)이 없을 경우에는 촬상 처리 및 인식 처리에 관련되는 처리(스텝 S11~스텝 S16)를 종료한다.Subsequently, in step S16, the
이상과 같이 메인 CPU(12)는 흡착되는 소정 위치(P0)의 칩(T)의 흡착 처리에 관련되는 처리(스텝 S1~스텝 S6)와 병행해서 흡착되는 소정 위치(P0) 칩(T) 및 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 포함하는 칩의 촬상 처리 및 인식 처리에 관련되는 처리(스텝 S11~스텝 S16)를 실행한다.As described above, the
제 1 실시형태에서는 이하와 같은 효과를 얻을 수 있다.In the first embodiment, the following effects can be obtained.
제 1 실시형태에서는 상기와 같이 흡착부(51a(51b))에 의해 웨이퍼(W)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 흡착 처리가 실행되는 웨이퍼(W)를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 메인 CPU(12)를 설치한다. 이것에 의해 흡착 처리와 촬상 처리를 다른 타이밍으로 실행할 경우와 달리 흡착 처리를 실행하는 사이에 촬상 처리도 실행할 수 있다. 이것에 의해 기판 처리에 요하는 시간을 저감시킬 수 있다.In the first embodiment, the adsorption process for adsorbing the chips T of the wafer W is performed by the
또한, 제 1 실시형태에서는 흡착부(51a(51b))에 의해 웨이퍼(W)의 소정 위치(P0)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 근방이며, 또한 흡착되는 소정 위치(P0)의 칩(T)보다 뒤에 흡착되는 칩(T) 중 일부의 칩(T)을 촬상시키는 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 소정 위치(P0)의 칩(T)에 대한 흡착 처리를 실행하는 동안에 소정 위치(P0)의 근방이며, 또한 소정 위치(P0)의 칩(T)의 뒤에서 흡착 처리가 실행되는 칩(T)의 촬상을 행할(흡착하는 타이밍이 가까운 칩(T)을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가까운 칩(T)의 촬상 처리에 요하는 시간을 소정 위치(P0)의 칩(T)의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.In the first embodiment, the adsorption process for adsorbing the chips T at the predetermined position P0 of the wafer W by the
또한, 제 1 실시형태에서는 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 촬상시키는 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 소정 위치(P0)의 칩(T)에 대한 흡착 처리를 실행하는 동안에 소정 위치(P0)의 칩(T)의 다음에 흡착 처리가 실행되는 칩(T)의 촬상을 행할(다음에 흡착하는 칩(T)을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가장 가까운 칩(T)의 촬상 처리에 요하는 시간을 소정 위치(P0)의 칩(T)의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 흡착하는 타이밍이 가장 가까운 칩(T)의 촬상 처리가 실행될 경우에도 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.In addition, in the first embodiment, in parallel with the adsorption process, the main CPU (not shown) executes image pick-up processing for picking up a chip T sucked next to the chip T at the predetermined position P0 by the wafer identifying / (12). Thereby, imaging of the chip T to be subjected to the adsorption process is performed next to the chip T at the predetermined position P0 while performing the adsorption process on the chip T at the predetermined position P0 The time required for the image pick-up processing of the chip T closest to the timing at which the chips are adsorbed can be absorbed in the time of the adsorption processing of the chips T at the predetermined position P0 . As a result, it is possible to easily reduce the time required for the substrate processing even when the imaging processing of the chip T closest to the timing of attraction is performed.
또한, 제 1 실시형태에서는 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 포함하는 복수의 칩(T)을 촬상시키는 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 소정 위치(P0)의 칩(T)에 대한 흡착 처리를 실행하는 동안에 소정 위치(P0)의 칩(T)의 다음 이후에 순차적으로 흡착 처리가 실행되는 복수의 칩(T)의 촬상을 동시에 행할 수 있으므로 한 번의 촬상 처리에 의해 복수의 칩(T)의 화상을 효율 좋게 취득할 수 있다.In the first embodiment, a plurality of chips T including a chip T sucked next to a chip T at a predetermined position P0 are detected by the wafer identifying /
또한, 제 1 실시형태에서는 흡착부(51a(51b))가 초기 위치(P1)로부터 흡착 위치(P2)로 이동해서 칩(T)을 흡착한 후 흡착 위치(P2)로부터 초기 위치(P1)로 이동하는 처리인 흡착 처리와 병행해서 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 칩(T)을 흡착하는 동작 중뿐만 아니라 흡착부(51a(51b))가 초기 위치(P1)로부터 흡착 위치(P2)로의 이동 중 및 흡착 위치(P2)로부터 초기 위치(P1)로의 이동 중에도 촬상 처리를 병행해서 실행할 수 있다.In the first embodiment, the sucking
또한, 제 1 실시형태에서는 흡착 처리가 행해지고 있는 동안의 흡착부(51a(51b))가 칩(T)을 흡착하는 타이밍으로 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 흡착 처리를 실행하는 동안에 촬상 처리를 확실히 실행할 수 있다.In the first embodiment, the
또한, 제 1 실시형태에서는 흡착 처리와 병행해서 촬상 처리를 실행함과 아울러 촬상 처리에 의해 촬상된 화상을 화상 처리 CPU(14)에 전송하도록 메인 CPU(12)를 구성하고, 흡착 처리와 병행해서 전송된 화상에 의거하여 칩(T)의 상태를 인식하는 인식 처리를 실행하도록 화상 처리 CPU(14)를 구성한다. 이것에 의해 흡착 처리, 촬상 처리 및 인식 처리를 다른 타이밍으로 실행하는 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리에 추가해서 인식 처리도 실행할(다음에 흡착하는 웨이퍼(W)를 먼저 촬상하여 웨이퍼(W)의 상태를 인식해 둘) 수 있다. 이것에 의해 기판 처리에 요하는 시간을 보다 저감시킬 수 있다.In the first embodiment, the
또한, 제 1 실시형태에서는 X방향을 따라 배치된 소정의 행의 칩(T)을 순차적으로 흡착한 후 Y방향에 있어서의 소정의 행의 다음 행의 X방향을 따라 배치된 칩(T)을 순차적으로 흡착하도록 흡착부(51a(51b))를 구성하고, 평면으로부터 볼 때에 있어서, 흡착 처리시에 웨이퍼 인식 촬상부(56)의 촬상 영역(R) 내에 있어 Y방향으로 연장되는 흡착 헤드(55a(55b))가 설치되는 제 1 부분(52a(52b))을 포함하도록 흡착부(51a(51b))를 구성한다. 이것에 의해 흡착 처리시에 촬상 영역(R) 내에 들어가는 흡착부(51a(51b))의 제 1 부분(52a(52b))이 X방향으로 연장되는 경우와 달리 X방향을 따른 소정의 행의 칩(T)의 흡착 처리와 병행해서 촬상 처리를 실행해도 흡착부(51a(51b))의 제 1 부분(52a(52b))에 의해 촬상되는 칩(T)의 영역이 좁아지는 것을 억제할 수 있다.In the first embodiment, the chips T arranged in the X direction are successively attracted, and the chips T arranged along the X direction of the next row of the predetermined row in the Y direction (55a) extending in the Y direction within the imaging region (R) of the wafer recognition imaging section (56) at the time of the adsorption processing and constituting the adsorption section (51a (51a (51b)) so as to include the first portion (52a (52b) in which the first portion Unlike the case where the
또한, 제 1 실시형태에서는 제 1 부분(52a(52b))과 제 2 부분(53a(53b))을 포함하는 흡착부(51a(51b))를 대략 L자형상으로 형성한다. 이것에 의해 촬상되는 칩(T)의 영역이 좁아지는 것을 억제하면서 제 2 부분(53a(53b))에 의해 흡착부(51a(51b))를 용이하게 지지할 수 있다.In the first embodiment, the
또한, 제 1 실시형태에서는 인식 처리에 의해 인식한 화상에 의거하여 웨이퍼 테이블(4)을 이동시켜서 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 촬상 처리 및 흡착 처리를 실행하기 위해서 웨이퍼 인식 촬상부(56) 및 흡착부(51a(51b))를 각각 움직이는 경우와 달리 웨이퍼 테이블(4)만을 움직여서 촬상 처리 및 흡착 처리를 실행할 수 있다. 즉, 이동시키는 부분의 수를 감소시킬 수 있으므로 실장기(100)의 구조를 간소화할 수 있다.In the first embodiment, the
(제 2 실시형태)(Second Embodiment)
이하, 도 9~도 12를 참조해서 본 발명의 제 2 실시형태에 의한 실장기(200)의 구성에 대해서 설명한다. 또한, 실장기(200)는 본 발명의 「기판 처리 장치」의 일례이다.Hereinafter, with reference to Figs. 9 to 12, the structure of the
이 제 2 실시형태에서는 Y방향으로 연장되는 회동 축선 둘레로 회동하는 L자형상의 흡착부(51a(51b))를 구비하는 제 1 실시형태와 달리 인출 장치(105)가 X방향으로 연장되는 회동 축선 둘레로 회동하는 흡착부(151)를 포함하는 실장기(200)에 대해서 설명한다.Unlike the first embodiment in which the L-shaped suction part (51a (51b) is rotated around the rotation axis extending in the Y direction), the drawing device (105) A description will be given of an
실장기(200)는 도 9에 나타내는 바와 같이 다이싱된 웨이퍼(W)로부터 칩(T)을 인출해서 소정의 실장 작업 위치(500c)에서 기판(500) 상에 실장(장착)하는 것이 가능한 실장기이다.As shown in Fig. 9, the
실장기(200)는 베이스대(1)와, 컨베이어(2)와, 실장부(103)를 구비하고 있다. 또한, 실장기(200)는 웨이퍼 테이블(4)과, 인출 장치(105)와, 전사 스테이션(108)과, 1개의 부품 인식 촬상부(109)를 구비하고 있다.The
베이스대(1)는 도 1에 나타내는 바와 같이 컨베이어(2), 웨이퍼 테이블(4), 인출 장치(105), 전사 스테이션(108) 및 부품 인식 촬상부(109) 등을 지지하고 있다.The base table 1 supports the
컨베이어(2)는 기판(500)을 X1방향으로부터 X2방향으로 반송하도록 구성되어 있다. 구체적으로는 컨베이어(2)는 소정의 실장 작업 위치(500c)에 기판(500)을 반입함과 아울러 소정의 실장 작업 위치(500c)로부터 기판(500)을 반출하도록 구성되어 있다.The
실장부(103)는 1개 형성되어 있다. 또한, 실장부(103)는 복수의 실장 헤드(131)와, 1개의 기판 인식 촬상부(132)를 포함하고 있다. 실장부(103)는 흡착부(151)에 의해 흡착된 칩(T)을 받도록 구성되어 있다. 그리고, 실장부(103)는 전사 스테이션(108)으로 칩(T)에 접착제(플럭스)를 도포하여 칩(T)을 기판(500)에 실장한다.One mounting
기판 인식 촬상부(132)는 카메라를 포함하고, 기판(500)을 촬상하도록 구성되어 있다.The substrate recognition
여기에서, 제 2 실시형태에서는 웨이퍼 테이블(4)은 칩(T)이 기판(500)에 실장되는 설치 작업 중에는 이동하지 않도록 구성되어 있다.Here, in the second embodiment, the wafer table 4 is configured so as not to move during the installation work in which the chips T are mounted on the
또한, 제 2 실시형태에서는 인출 장치(105)는 흡착부(151)와, 웨이퍼 인식 촬상부(153)와, X바(154) 및 Y바(155)를 포함하고 있다. 흡착부(151) 및 웨이퍼 인식 촬상부(153)는 도 9 및 도 11에 나타내는 바와 같이 X바(154)를 끼우도록 형성되어 있다. 또한, 흡착부(151) 및 웨이퍼 인식 촬상부(153)는 서로 독립적으로 X바(154)를 따라 X방향으로 이동하도록 구성되어 있다. 또한, 도 11에 나타내는 바와 같이 X바(154)가 Y바(155)를 따라 Y방향으로 이동함으로써 흡착부(151) 및 웨이퍼 인식 촬상부(153)는 함께 Y방향으로 이동하도록 구성되어 있다.In the second embodiment, the
흡착부(151)는 한 쌍의 흡착 헤드(152a 및 152b)를 포함하고 있다. 흡착 헤드(152a(152b))는 X축 방향으로 평행인 축선 둘레로 회전이 가능하며, 또한 상하 방향으로의 이동(승강)이 가능하게 구성되어 있다.The
흡착 헤드(152a(152b))는 봉형상으로 구성되어 있다. 또한, 봉형상의 흡착 헤드(152a(152b))는 양단부의 각각에 있어서 칩(T)을 흡착 가능하다. 즉, 1개의 흡착 헤드(152a(152b))에 의해 2개의 칩(T)을 흡착하는 것이 가능하다. 또한, 흡착 헤드(152a(152b))는 각각 독립적으로 Z방향으로 이동 가능하게 구성되어 있다. 또한, 흡착 헤드(152a(152b))는 각각 독립적으로 X방향으로 연장되는 회동축 둘레(R방향)로 회동 가능하게 구성되어 있다.The adsorption heads 152a (152b) are formed in a rod shape. The rod-like adsorption heads 152a (152b) are capable of adsorbing chips T at both ends. That is, it is possible to adsorb two chips T by one
웨이퍼 인식 촬상부(153)는 카메라를 포함하고, 복수의 칩(T)을 포함하는 웨이퍼(W)를 촬상하는 기능을 갖고 있다.The wafer
이어서, 도 12를 참조해서 흡착 위치(P2)와 촬상 영역(R)의 관계에 대해서 설명한다. 또한, 간략화를 위해 도 12에 있어서는 흡착 헤드(152b)에 대해서는 도시를 생략하고, 흡착 헤드(152a)만을 도시하고 있다.Next, the relationship between the attraction position P2 and the image sensing area R will be described with reference to Fig. For the sake of simplicity, only the
또한, 제 2 실시형태에서는 도 12에 나타내는 바와 같이 평면으로부터 볼 때에 있어서의 흡착 헤드(152a(152b))의 중심 및 웨이퍼 인식 촬상부(153)의 중심(촬상 영역(R)의 중심)은 Y방향에 있어서, 거리(D)만큼 이간되어 있다. 또한, 촬상 영역(R)의 Y2측의 가장자리 부근과 흡착 위치(P2)의 칩(T)의 Y2측의 가장자리 부근은 이하의 식(1)에 의해 기술되는 ΔY만큼 이간되어 있다.12, the center of the
ΔY={D-(Lr/2)+(Lt/2)}…(1)? Y = {D- (Lr / 2) + (Lt / 2)} (One)
그리고, 거리 ΔY가 칩(T)의 Y방향의 길이의 몇 배에 상당하는지를 나타내는 값인 α는 이하의 식(2)에 의해 기술된다.The value a that indicates how many times the distance DELTA Y corresponds to the length of the chip T in the Y direction is described by the following expression (2).
α=ΔY/Lt? =? Y / Lt
={D-(Lr/2)+(Lt/2)}/Lt…(2)= {D- (Lr / 2) + (Lt / 2)} / Lt ... (2)
또한, Lr은 촬상 영역(R)의 Y방향의 길이이며, Lt는 칩(T)의 Y방향의 길이이다.Lr is the length of the imaging area R in the Y direction and Lt is the length of the chip T in the Y direction.
n행째를 흡착 처리하고 있는 동안에(n행째의 흡착 처리와 병행해서) (n+α)행째로부터 {(n+α)+(Lr-Lt)/Lt}행째까지의 영역이 촬상 영역(R)에 들어가고, 이 영역 중 촬상 영역(R)으로부터 돌출되지 않는 칩(T)에 대해서 촬상 처리 및 인식 처리가 행해진다.(n +?) th row to the ({(n +?) + (Lr-Lt) / Lt} th row in the image pickup area R And an image pickup process and a recognition process are performed on the chip T which does not protrude from the image pickup area R in this area.
예를 들면, 도 12에 나타내는 예에서는 D/Lt=4, (Lr/2)/Lt=1.7, (Lt/2)/Lt=0.5이다. 이 예에서는 식(2)으로부터 α는 약 2.8이다. 이 경우, 1행째의 흡착 처리가 실행되어 있을 경우(n=1)에는 웨이퍼 인식 촬상부(153)는 칩(T)의 Y방향에 있어서의 대략 3.8행째 이후의 영역으로부터 대략 6.2행째까지의 영역이 촬상 영역(R)에 들어가진다. 이 때문에, 1행째의 흡착 처리와 병행해서 촬상 영역(R)에 포함되는 4행째~6행째의 칩(T)에 대한 촬상 처리 및 인식 처리를 행하는 것이 가능하다.For example, in the example shown in Fig. 12, D / Lt = 4, (Lr / 2) /Lt=1.7, (Lt / 2) /Lt=0.5. In this example, α is about 2.8 from equation (2). In this case, when the first row of adsorption processing is executed (n = 1), the wafer
또한, 제 2 실시형태의 실장부(103)에 의하면 X방향에 있어서, 웨이퍼 인식 촬상부(153)가 흡착부(151)와 독립적으로 이동할 수 있으므로 흡착 처리에 시간이 걸리는 경우이어도 흡착부(151)에 의한 흡착 상황에 의존하지 않고 촬상 처리 및 인식 처리를 행하는 것이 가능하다.According to the mounting
제 2 실시형태에서는 이하와 같은 효과를 얻을 수 있다.In the second embodiment, the following effects can be obtained.
제 2 실시형태에서는 상기와 같이 흡착부(151)에 의해 웨이퍼(W)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(153)에 의해 흡착 처리가 실행되는 웨이퍼(W)를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 메인 CPU(12)를 설치한다. 이것에 의해 흡착 처리와 촬상 처리를 다른 타이밍으로 실행할 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리도 실행할 수 있다. 이것에 의해 기판 처리에 요하는 시간을 저감시킬 수 있다.In the second embodiment, the adsorption process for adsorbing the chips T of the wafer W by the
또한, 제 2 실시형태에서는 흡착부(151) 및 웨이퍼 인식 촬상부(153)를 서로 독립적으로 X방향으로 이동하도록 구성하고, 메인 CPU(12)를 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성한다. 이것에 의해 흡착부(151) 및 웨이퍼 인식 촬상부(153)를 서로 독립적으로 이동시킬 수 있으므로 용이하게 흡착 처리와 병행해서 촬상 처리를 실행할 수 있다.In the second embodiment, the
또한, 이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아닌 것으로 생각되어야 한다. 본 발명의 범위는 상기 실시형태의 설명이 아니라 특허청구범위에 의해 나타내어지고, 또한 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.Furthermore, the embodiments disclosed herein are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the description of the embodiments, and includes all modifications within the meaning and scope equivalent to the claims.
예를 들면, 상기 제 1 및 제 2 실시형태에서는 흡착 처리와 병행해서 촬상 처리 및 인식 처리를 실행하는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명은 흡착 처리와 병행해서 촬상 처리만을 실행해도 좋다.For example, in the first and second embodiments described above, an example of performing the image pickup processing and the recognition processing in parallel with the adsorption processing is shown, but the present invention is not limited to this. The present invention may perform only the image pickup processing in parallel with the adsorption processing.
또한, 상기 제 1 및 제 2 실시형태에서는 흡착 처리가 실행되는 소정의 칩보다 뒤에 흡착되는 복수의 칩에 대해서 촬상 처리를 실행하는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 흡착 처리가 실행되는 소정의 칩의 다음에 흡착되는 칩 중 적어도 1개의 칩에 대해서 촬상 처리를 실행하면 촬상 처리되는 칩은 임의의 수이어도 좋다.In the first and second embodiments, the image pickup process is performed on a plurality of chips which are sucked after a predetermined chip on which the suction process is performed. However, the present invention is not limited to this. In the present invention, any number of chips to be image-picked up may be used if image pick-up processing is performed on at least one chip among chips to be picked up next to a predetermined chip on which an adsorption process is performed.
또한, 상기 제 1 및 제 2 실시형태에서는 웨이퍼 테이블 상의 칩을 촬상하는 촬상부의 촬상 영역이 대략 장방형형상인 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 촬상 영역이 대략 장방형형상의 형상, 예를 들면 원형이어도 좋다.In the first and second embodiments, the imaging region of the imaging section for imaging the chip on the wafer table has a substantially rectangular shape. However, the present invention is not limited to this. In the present invention, the imaging region may have a substantially rectangular shape, for example, a circular shape.
또한, 상기 제 1 및 제 2 실시형태에서는 웨이퍼 테이블이 1개인 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 2개 이상의 웨이퍼 테이블을 형성해도 좋다.In the first and second embodiments, an example in which the wafer table is one is shown, but the present invention is not limited to this. In the present invention, two or more wafer tables may be formed.
또한, 상기 제 1 실시형태에서는 흡착부를 대략 L자형상으로 구성한 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 대략 L자형상 이외의 형상, 예를 들면 직선형상이나 2회 이상의 곡절 위치를 갖는 형상에 흡착부를 구성해도 좋다.In the above-described first embodiment, the adsorption portion is formed in a substantially L shape, but the present invention is not limited to this. In the present invention, the adsorption section may be formed in a shape other than a substantially L-shaped shape, for example, a shape having a linear shape or two or more repeated positions.
또한, 상기 제 1 및 제 2 실시형태에서는 같은 칩(T)에 대해서 복수회의 인식 처리를 행하지 않는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 같은 칩(T)에 대해서 복수회의 인식 처리를 행해도 좋다. 이 경우, 보다 가까운 촬상 처리에 의거하는 인식 처리의 정보를 사용해서 흡착 처리를 행할 수 있다. 또한, 같은 칩(T)에 대해서 복수회 행해진 인식 처리의 정보를 평균화해서 이 정보에 의거하여 흡착 처리가 행해져도 좋다.In the first and second embodiments, the example in which the recognition process is not performed for the same chip T a plurality of times is shown, but the present invention is not limited to this. In the present invention, a plurality of times of recognition processing may be performed on the same chip (T). In this case, the adsorption process can be performed using the information of the recognition process based on the closer image pickup process. The information on the recognition process performed for the same chip T a plurality of times may be averaged, and the adsorption process may be performed based on this information.
또한, 상기 제 1 및 제 2 실시형태에서는 복수의 칩(T)이 들어가도록 촬상 영역에 구성하는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 1개의 칩(T)이 들어가도록 촬상 영역을 구성해도 좋다.In the first and second embodiments, an example is described in which the imaging region is configured to include a plurality of chips T, but the present invention is not limited thereto. In the present invention, the imaging region may be configured to include one chip T.
또한, 상기 제 1 실시형태에서는 인출 장치에 2개의 흡착부를 형성했지만 본 발명은 이것에 한정되지 않는다. 본 발명에서는 1개 또는 3개 이상의 흡착부를 인출 장치에 형성해도 좋다.In the first embodiment, two suction units are formed in the drawing apparatus, but the present invention is not limited to this. In the present invention, one or more adsorption portions may be formed in the drawing device.
또한, 상기 제 2 실시형태에서는 흡착부와 촬상부가 X방향으로만 독립적으로 움직이는 예를 나타내었지만, 흡착부와 촬상부가 X방향 및 Y방향의 양방향으로 독립적으로 움직여도 좋다(완전히 독립적으로 움직여도 좋다).In the second embodiment, the suction unit and the image pickup unit independently move in the X direction. However, the suction unit and the image pickup unit may independently move in the X direction and the Y direction independently of each other.
또한, 상기 제 1 및 제 2 실시형태에서는 설명의 편의상 제어부의 처리를 처리 플로우를 따라 순서대로 처리를 행하는 플로우 구동형의 플로우를 사용하여 설명했지만, 예를 들면 제어부의 처리 동작을 이벤트 단위로 처리를 실행하는 이벤트 구동형(이벤트 드리븐형)의 처리에 의해 행해도 좋다. 이 경우 완전한 이벤트 구동형으로 행해도 좋고, 이벤트 구동 및 플로우 구동을 조합해서 행해도 좋다.In the above-described first and second embodiments, a flow-driven flow for performing the processing of the control unit in order in accordance with the processing flow has been described for the sake of convenience of explanation. However, for example, (Event-driven type) processing for executing the event-driven type (event-driven type). In this case, it may be a complete event driving type, or may be a combination of event driving and flow driving.
4 : 웨이퍼 테이블 12 : 메인 CPU(제어부)
14 : 화상 처리 CPU(화상 처리부) 51a, 51b, 151 : 흡착부
52a, 52b : 제 1 부분 53a, 53b : 제 2 부분
55a, 55b, 152a, 152b : 흡착 헤드
56, 153 : 웨이퍼 인식 촬상부(촬상부)
100, 200 : 실장기(기판 처리 장치) n : 소정의 행
P0 : 소정 위치 P1 : 초기 위치
P2 : 흡착 위치 R : 촬상 영역
T : 칩 W : 웨이퍼
X방향 : 제 1 방향 Y방향 : 제 2 방향4: Wafer table 12: Main CPU (control unit)
14: Image processing CPU (image processing section) 51a, 51b, 151:
52a, 52b:
55a, 55b, 152a, 152b:
56, 153: wafer recognition imaging section (imaging section)
100, 200: actual organs (substrate processing apparatus) n: predetermined rows
P0: predetermined position P1: initial position
P2: absorption position R: imaging region
T: chip W: wafer
X direction: first direction Y direction: second direction
Claims (11)
상기 웨이퍼로부터 상기 칩을 흡착하는 흡착 헤드를 갖고, 상기 웨이퍼에 대해서 상대적으로 이동 가능한 흡착부와,
제어부를 구비하고,
상기 제어부는 상기 흡착부에 의해 상기 웨이퍼의 상기 칩을 흡착시키는 흡착 처리를 실행하고, 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 흡착 처리가 실행되는 상기 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.An image pickup apparatus comprising: an image pickup section that picks up a wafer including a plurality of chips and is movable relative to the wafer;
An adsorption unit having an adsorption head for adsorbing the chips from the wafer and relatively movable with respect to the wafer;
And a control unit,
The control unit executes an adsorption process for adsorbing the chips of the wafer by the adsorption unit and an image pickup process for imaging the wafer on which the adsorption process is performed by the image pickup unit in parallel with the adsorption process And the substrate processing apparatus.
상기 제어부는 상기 흡착부에 의해 상기 웨이퍼의 소정 위치의 상기 칩을 흡착시키는 상기 흡착 처리를 실행하고, 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 소정 위치의 근방에서, 또한 흡착되는 상기 소정 위치의 상기 칩보다 뒤에 흡착되는 상기 칩 중 일부의 상기 칩을 촬상시키는 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.The method according to claim 1,
Wherein the control unit executes the adsorption process for adsorbing the chips at a predetermined position of the wafer by the adsorption unit and performs the adsorption process in the vicinity of the predetermined position by the imaging unit and at the predetermined position And the image pick-up processing for picking up the chip of a part of the chips to be picked up later than the chip of the chip.
상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 소정 위치의 상기 칩의 다음에 흡착되는 상기 칩을 촬상시키는 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.3. The method of claim 2,
Wherein the control unit is configured to execute the image pick-up process for picking up the chip that is picked up next to the chip at the predetermined position by the image pick-up unit in parallel with the adsorption process.
상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 소정 위치의 상기 칩의 다음에 흡착되는 상기 칩을 포함하는 복수의 상기 칩을 촬상시키는 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.3. The method of claim 2,
Wherein the control unit is configured to execute the image pick-up processing for picking up a plurality of chips including the chip to be picked up next to the chip at the predetermined position by the image pickup unit in parallel with the adsorption processing.
상기 제어부는 상기 흡착부가 초기 위치로부터 흡착 위치로 이동해서 상기 칩을 흡착한 후, 상기 흡착 위치로부터 상기 초기 위치로 이동하는 처리인 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.The method according to claim 1,
Wherein the control unit is configured to execute the image pick-up process in parallel with the adsorption process, which is a process of moving the adsorption unit from the initial position to the adsorption position and adsorbing the chip and then moving from the adsorption position to the initial position, Device.
상기 제어부는 상기 흡착 처리가 행해지고 있는 동안의 상기 흡착부가 상기 칩을 흡착하는 타이밍으로 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.6. The method of claim 5,
Wherein the control unit is configured to execute the image pickup processing at a timing at which the suction unit sucks the chip while the suction processing is performed.
상기 촬상 처리에 의해 촬상된 화상을 인식하는 화상 처리부를 더 구비하고,
상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행함과 아울러 상기 촬상 처리에 의해 촬상된 상기 화상을 상기 화상 처리부에 전송하고,
상기 화상 처리부는 상기 흡착 처리와 병행해서 전송된 상기 화상에 의거하여 상기 칩의 상태를 인식하는 인식 처리를 실행하도록 구성되어 있는 기판 처리 장치.The method according to claim 1,
Further comprising an image processing section for recognizing an image captured by the image pickup processing,
The control unit executes the image pickup process in parallel with the adsorption process, and also transmits the image picked up by the image pickup process to the image processing unit,
Wherein the image processing unit is configured to execute recognition processing of recognizing the state of the chip based on the image transferred in parallel with the adsorption processing.
상기 웨이퍼는 제 1 방향과 상기 제 1 방향에 수직인 제 2 방향으로 매트릭스형상으로 배치된 상기 칩을 포함하고,
상기 흡착부는 상기 제 1 방향을 따라 배치된 소정의 행의 상기 칩을 순차적으로 흡착한 후, 제 2 방향에 있어서의 상기 소정의 행의 다음 행의 상기 제 1 방향을 따라 배치된 칩을 순차적으로 흡착하도록 구성되고,
상기 흡착부는 평면으로부터 볼 때에 있어서, 상기 흡착 처리시에 상기 촬상부의 촬상 영역 내에 있어 상기 제 2 방향으로 연장되어서 흡착 헤드가 형성되는 제 1 부분을 포함하도록 구성되어 있는 기판 처리 장치.The method according to claim 1,
Wherein the wafer includes the chip arranged in a matrix in a first direction and a second direction perpendicular to the first direction,
Wherein the adsorption unit successively adsorbs the chips in a predetermined row arranged along the first direction and then successively picks up chips arranged along the first direction of the next row of the predetermined row in the second direction Adsorption,
Wherein the adsorption portion is configured to include a first portion that extends in the second direction within the imaging region of the imaging portion when the adsorption process is viewed from a plan view and in which the adsorption head is formed.
상기 흡착부는 상기 제 1 부분과 접속하도록 형성되고, 상기 흡착 처리시에 상기 촬상부의 상기 촬상 영역 외에 돌출됨과 아울러 상기 제 1 방향으로 연장되는 제 2 부분을 더 포함하고,
상기 제 1 부분과 상기 제 2 부분을 포함하는 상기 흡착부는 평면으로부터 볼 때에 L자형상을 갖고 있는 기판 처리 장치.9. The method of claim 8,
The adsorption section further includes a second section which is formed to be connected to the first section and which protrudes outside the imaging area of the imaging section during the adsorption processing and extends in the first direction,
Wherein the adsorption portion including the first portion and the second portion has an L shape when viewed from a plane.
상기 촬상부의 위치 및 상기 칩을 흡착하고 있을 때의 상기 흡착부의 위치에 대해서 상대적으로 이동 가능하도록 상기 웨이퍼를 유지하는 웨이퍼 테이블을 더 구비하고,
상기 제어부는 상기 인식 처리에 의해 인식한 상기 화상에 의거하여 상기 웨이퍼 테이블을 이동시켜서 상기 흡착 처리를 실행하고, 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.8. The method of claim 7,
Further comprising a wafer table that holds the wafer so as to be relatively movable with respect to a position of the imaging unit and a position of the suction unit when the chip is being sucked,
Wherein the control unit is configured to move the wafer table based on the image recognized by the recognition process to execute the adsorption process and execute the image pickup process in parallel with the adsorption process.
상기 웨이퍼는 제 1 방향과 상기 제 1 방향에 수직인 제 2 방향으로 매트릭스형상으로 배치된 상기 칩을 포함하고,
상기 흡착부는 상기 제 1 방향을 따라 배치된 소정의 행의 상기 칩을 순차적으로 흡착한 후 제 2 방향으로 이동해서 상기 소정의 행의 다음 행의 상기 제 1 방향을 따라 배치된 상기 칩을 순차적으로 흡착하도록 구성되고,
상기 흡착부 및 상기 촬상부는 서로 독립적으로 상기 제 1 방향으로 이동하도록 구성되고,
상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.The method according to claim 1,
Wherein the wafer includes the chip arranged in a matrix in a first direction and a second direction perpendicular to the first direction,
The adsorption unit successively adsorbs the chips in a predetermined row arranged along the first direction and moves in a second direction to sequentially move the chips arranged along the first direction of the next row of the predetermined row Adsorption,
Wherein the adsorption unit and the imaging unit are configured to move in the first direction independently of each other,
Wherein the control unit is configured to execute the image pick-up process in parallel with the adsorption process.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/059629 WO2015151229A1 (en) | 2014-04-01 | 2014-04-01 | Substrate processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160104713A KR20160104713A (en) | 2016-09-05 |
KR101837520B1 true KR101837520B1 (en) | 2018-03-12 |
Family
ID=54239596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167021133A KR101837520B1 (en) | 2014-04-01 | 2014-04-01 | Substrate processing apparatus |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6093481B2 (en) |
KR (1) | KR101837520B1 (en) |
CN (1) | CN106068553B (en) |
WO (1) | WO2015151229A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7374150B2 (en) | 2021-06-30 | 2023-11-06 | 三菱重工業株式会社 | Hydrogen production system and hydrogen production method |
JP7374152B2 (en) | 2021-08-27 | 2023-11-06 | 三菱重工業株式会社 | Hydrogen production system and hydrogen production method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231789A (en) | 2001-01-31 | 2002-08-16 | Matsushita Electric Ind Co Ltd | Pickup method of semiconductor chip |
JP2003059955A (en) | 2001-08-08 | 2003-02-28 | Matsushita Electric Ind Co Ltd | Apparatus and method for packaging electronic component |
JP2003267309A (en) | 2002-03-15 | 2003-09-25 | Hitachi High-Tech Instruments Co Ltd | Die pickup device |
JP2004153050A (en) | 2002-10-31 | 2004-05-27 | Toshiba Corp | Method and apparatus for positioning and recognizing pickup of semiconductor chip |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343502A (en) * | 1992-06-09 | 1993-12-24 | Fuji Electric Co Ltd | Die bonding apparatus |
JPH09283983A (en) * | 1996-04-10 | 1997-10-31 | Matsushita Electric Ind Co Ltd | Method and apparatus for picking-up semiconductor chip |
JP4237486B2 (en) * | 2002-12-27 | 2009-03-11 | 芝浦メカトロニクス株式会社 | Pellet pick-up method and pellet bonding apparatus |
JP2005315749A (en) * | 2004-04-28 | 2005-11-10 | Yamaha Motor Co Ltd | Illumination condition specifying method, component recognition device, and surface mounting equipment and component testing device provided the device |
JP5584651B2 (en) * | 2011-05-12 | 2014-09-03 | ヤマハ発動機株式会社 | Adsorption state inspection device, surface mounter and component testing device |
EP2848377B1 (en) * | 2012-05-11 | 2019-09-25 | FUJI Corporation | Electronic-component supporting head, electronic-component detection method, and die feeding apparatus |
-
2014
- 2014-04-01 WO PCT/JP2014/059629 patent/WO2015151229A1/en active Application Filing
- 2014-04-01 CN CN201480076974.6A patent/CN106068553B/en active Active
- 2014-04-01 JP JP2016511247A patent/JP6093481B2/en active Active
- 2014-04-01 KR KR1020167021133A patent/KR101837520B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231789A (en) | 2001-01-31 | 2002-08-16 | Matsushita Electric Ind Co Ltd | Pickup method of semiconductor chip |
JP2003059955A (en) | 2001-08-08 | 2003-02-28 | Matsushita Electric Ind Co Ltd | Apparatus and method for packaging electronic component |
JP2003267309A (en) | 2002-03-15 | 2003-09-25 | Hitachi High-Tech Instruments Co Ltd | Die pickup device |
JP2004153050A (en) | 2002-10-31 | 2004-05-27 | Toshiba Corp | Method and apparatus for positioning and recognizing pickup of semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
WO2015151229A1 (en) | 2015-10-08 |
KR20160104713A (en) | 2016-09-05 |
JP6093481B2 (en) | 2017-03-08 |
CN106068553A (en) | 2016-11-02 |
CN106068553B (en) | 2020-01-21 |
JPWO2015151229A1 (en) | 2017-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6522797B2 (en) | Die pick-up device | |
KR101309314B1 (en) | Mounting apparatus | |
KR101837520B1 (en) | Substrate processing apparatus | |
JP5212520B2 (en) | Electronic component handler and handler | |
KR101296698B1 (en) | Mounting apparatus | |
CN103283317B (en) | component mounting apparatus | |
JP6767613B2 (en) | Component mounting device and component mounting method | |
JP2003318599A (en) | Method and system for mounting component | |
JP5999544B2 (en) | Mounting apparatus, mounting position correction method, program, and board manufacturing method | |
JP6153320B2 (en) | Component mounting simulation equipment | |
WO2019097675A1 (en) | Component mounter, component inspection method, component inspection program, and recording medium | |
JP5873988B2 (en) | Parts transfer device | |
JP5876769B2 (en) | Component mounting equipment | |
JP6086671B2 (en) | Die component supply device | |
JP2000236009A (en) | Substrate treating apparatus | |
JP6760777B2 (en) | Component mounting device | |
JP7522231B2 (en) | Component mounting device and component mounting method | |
JP5522290B2 (en) | Electronic component handler and handler | |
JPH09326591A (en) | Electronic part mounting device and method | |
JP5372444B2 (en) | Component mounting method for multiple gantry surface mount equipment | |
JP6864153B2 (en) | Component mounting device, component mounting system and component mounting method | |
JP4697176B2 (en) | Component take-out inspection apparatus and method for component mounting apparatus | |
WO2018105030A1 (en) | Component mounting method | |
JP6529442B2 (en) | Holding unit drive unit setting method, control device, component mounting device, and surface mounting machine | |
JP5310796B2 (en) | Electronic component handler and handler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |