KR101827186B1 - 반도체 모듈 및 인버터 장치 - Google Patents
반도체 모듈 및 인버터 장치 Download PDFInfo
- Publication number
- KR101827186B1 KR101827186B1 KR1020167005865A KR20167005865A KR101827186B1 KR 101827186 B1 KR101827186 B1 KR 101827186B1 KR 1020167005865 A KR1020167005865 A KR 1020167005865A KR 20167005865 A KR20167005865 A KR 20167005865A KR 101827186 B1 KR101827186 B1 KR 101827186B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat sink
- step portion
- convex
- bonding layer
- semiconductor module
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명과 관련되는 반도체 모듈(100)에 있어서는, 히트 싱크(10a)는, 볼록한 평면(15)이 접합층(5)과의 접합 면적보다 작은 면적을 갖는 볼록 형상부(11)와, 볼록 형상부(11)의 단부에 마련되고, 대응하는 부분의 히트 싱크(10a)의 두께가 볼록 형상부(11)에 대응하는 부분의 히트 싱크(10a)의 두께보다 얇은 제 1 단차부(12)와, 제 1 단차부(12)의 단부에 마련되고, 대응하는 부분의 히트 싱크(10a)의 두께가 제 1 단차부(12)에 대응하는 부분보다 더 얇은 제 2 단차부(13)를 갖고, 접합층(5)이, 히트 싱크(10a)의 볼록 형상부(11) 및 제 1 단차부(12)에서 접합한다.
Description
본 발명은, 도체층을 갖는 세라믹 회로 기판을 이용하여 회로를 구성하는 반도체 모듈, 및 반도체 모듈을 이용한 인버터 장치에 관한 것이다.
종래의 반도체 모듈에서는, 반도체 소자가 실장된 세라믹 회로 기판을 땜납 등의 접합층을 거쳐 히트 싱크에 접합한 후, 접합시의 고온으로부터 상온으로 되돌렸을 경우에 접합층의 단부에 열응력에 기인한 변형 집중(strain concentration)이 생긴다. 이 변형 집중을 완화하기 위해, 히트 싱크에는, 접합층과의 접합 면적보다 작은 면적을 갖는 볼록 형상부가 마련되어 있다(예컨대, 특허 문헌 1 참조). 이 구성에 의해, 변형 집중이 일어나는 접합층의 단부를 두껍게 하는 것에 의해, 변형 집중을 완화하도록 하고 있었다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 평 11-265976호 공보
그렇지만, 종래의 반도체 모듈에 있어서는, 접합층의 단부에서 생기는 변형 집중은 완화되었지만, 접합시의 고온으로부터 상온으로 되돌리면, 여전히 선팽창 계수의 차이로부터 반도체 모듈 전체적으로 히트 싱크의 휨(warpage)이 발생한다. 히트 싱크가 휘어 있으면, 그 다음의 공정에 있어서 냉매 유로용의 하우징을 히트 싱크의 단부에 고착할 때에, 히트 싱크의 휨을 교정할 필요가 있다. 냉매 유로용의 하우징과 히트 싱크의 고착시에 히트 싱크의 휨을 교정하고자 하면, 세라믹 회로 기판과 히트 싱크 사이의 접합층의 단부에 변형 집중이 생기고, 신뢰성 보장 기간이 짧아진다고 하는 문제가 있었다.
본 발명은, 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 신뢰성이 향상된 반도체 모듈을 얻는 것이다.
본 발명과 관련되는 반도체 모듈은, 세라믹 기재의 제 1 면에 제 1 도체층을 갖고, 세라믹 기재의 제 1 면과는 반대쪽의 제 2 면에 제 2 도체층을 갖는 세라믹 회로 기판과, 제 1 도체층에 실장된 반도체 소자와, 제 3 면과 제 3 면의 반대쪽의 제 4 면을 갖고, 제 2 도체층과 제 3 면이 접합층을 거쳐 접합된 히트 싱크와, 히트 싱크의 제 4 면에 마련된 핀(fin)과, 핀을 감싸도록, 히트 싱크의 단부의 주위에 고착된 냉매 유로 하우징을 구비하고, 히트 싱크의 제 3 면은, 볼록한 평면이 접합층과의 접합 면적보다 작은 면적을 갖는 볼록 형상부와, 볼록 형상부의 단부에 마련되고, 대응하는 부분의 히트 싱크의 두께가 볼록 형상부에 대응하는 부분의 히트 싱크의 두께보다 얇은 제 1 단차부와, 제 1 단차부의 단부에 마련되고, 대응하는 부분의 히트 싱크의 두께가 제 1 단차부에 대응하는 부분보다 더 얇은 제 2 단차부를 갖고, 접합층은, 히트 싱크의 볼록 형상부 및 제 1 단차부에서 접합하는 것을 특징으로 하는 것이다.
또한, 본 발명과 관련되는 인버터 장치는, 본 발명과 관련되는 반도체 모듈을 이용하여 구성한 것이다.
본 발명은, 냉매 유로 하우징과 히트 싱크를 고착할 때에, 접합층의 단부에 가해지는 응력을 완화하는 것이 가능하다. 이것에 의해, 신뢰성이 향상된 반도체 모듈 및 인버터 장치를 얻을 수 있다.
도 1은 본 발명의 실시의 형태 1과 관련되는 반도체 모듈을 나타내는 도면이다.
도 2는 본 발명의 실시의 형태 1과 관련되는 반도체 모듈의 히트 싱크를 나타내는 도면이다.
도 3은 본 발명의 실시의 형태 1과 관련되는 반도체 모듈의 세라믹 회로 기판과 히트 싱크를 나타내는 도면이다.
도 4는 본 발명의 실시의 형태 1과 관련되는 반도체 모듈을 이용한 인버터 장치를 나타내는 도면이다.
도 5는 본 발명의 실시의 형태 1과 관련되는 변형예인 복수의 세라믹 회로 기판을 갖는 반도체 모듈을 나타내는 도면이다.
도 6은 본 발명의 실시의 형태 2와 관련되는 반도체 모듈의 히트 싱크를 나타내는 도면이다.
도 7은 본 발명의 실시의 형태 3과 관련되는 반도체 모듈의 히트 싱크를 나타내는 도면이다.
도 2는 본 발명의 실시의 형태 1과 관련되는 반도체 모듈의 히트 싱크를 나타내는 도면이다.
도 3은 본 발명의 실시의 형태 1과 관련되는 반도체 모듈의 세라믹 회로 기판과 히트 싱크를 나타내는 도면이다.
도 4는 본 발명의 실시의 형태 1과 관련되는 반도체 모듈을 이용한 인버터 장치를 나타내는 도면이다.
도 5는 본 발명의 실시의 형태 1과 관련되는 변형예인 복수의 세라믹 회로 기판을 갖는 반도체 모듈을 나타내는 도면이다.
도 6은 본 발명의 실시의 형태 2와 관련되는 반도체 모듈의 히트 싱크를 나타내는 도면이다.
도 7은 본 발명의 실시의 형태 3과 관련되는 반도체 모듈의 히트 싱크를 나타내는 도면이다.
실시의 형태 1.
도 1(a)는 본 실시의 형태와 관련되는 반도체 모듈(100)의 단면도이다. 도 1(b)는 도 1(a)에 나타내는 반도체 모듈(100)을 위에서 본 도면이다. 또한, 도 1(a)는 도 1(b)의 A-A에서의 단면도로 되어 있다. 도 1에 나타내는 바와 같이, 세라믹 기재(1)는, 제 1 면으로서의 한쪽의 면에 제 1 도체층(2)이, 제 1 면과 반대쪽의 제 2 면으로서의 다른 한쪽의 면에 제 2 도체층(3)이 마련되어 있다. 이하에서는, 세라믹 기재(1), 제 1 도체층(2) 및 제 2 도체층(3)을 아울러서 세라믹 회로 기판(30)이라고 부른다. 이 세라믹 회로 기판(30)의 제 1 도체층(2)상에는, 반도체 소자(4)가 실장되어 있다. 도 1(a) 및 도 1(b)에서는, 반도체 소자(4)가 4개 실장되어 있는 예를 도시하고 있다.
세라믹 회로 기판(30)의 제 2 도체층(3)에는, 예컨대, 땜납 등의 고온에서 용해되고 상온으로 되돌리면 고화하는 접합층(5)을 거쳐 히트 싱크(10a)가 접합되어 있다. 히트 싱크(10a)는, 접합층(5)과 접하고 있는 제 3 면과, 제 3 면의 반대쪽의 제 4 면을 갖고 있다. 접합층(5)과 접하고 있는 쪽인 히트 싱크(10a)의 제 3 면에는, 볼록 형상부(11), 제 1 단차부(12), 제 2 단차부(13) 및 주연부(19)가 마련되어 있다.
볼록 형상부(11)의 평면 부분을, 볼록한 평면(15)이라고 부르기로 한다. 볼록 형상부(11)는, 사각형의 볼록한 평면(15)과 볼록한 평면(15)의 단부에서 이 볼록한 평면(15)에 수직인 제 1 단벽면(first step wall surface)(16)으로 이루어져 있다. 도 1로부터 분명하듯이, 볼록 형상부(11)는, 접합층(5)보다 안쪽으로 되어 있고, 그 결과, 볼록한 평면(15)의 면적은, 접합층(5)과 히트 싱크(10a)의 제 3 면의 접합 면적보다 작다. 제 1 단차부(12)는, 볼록 형상부(11)의 단부의 주위에 마련된 면으로서, 제 1 단차부(12)에서의 히트 싱크(10a)의 두께는, 볼록 형상부(11)에서의 히트 싱크(10a)의 두께보다 얇다. 바꿔 말하면, 제 1 단차부(12)는, 볼록 형상부(11)의 단부의 주위에 마련된 면으로서, 제 1 단차부(12)에 대응하는 부분의 히트 싱크(10a)의 두께는, 볼록 형상부(11)에 대응하는 부분의 히트 싱크(10a)의 두께보다 얇다. 제 2 단차부(13)는, 제 1 단차부(12)의 단부의 주위에 제 1 단벽면(16)과 평행한 또 다른 단벽면인 제 2 단벽면(17)을 사이에 두고 마련된 면으로서, 제 2 단차부(13)에서의 히트 싱크(10a)의 두께는, 제 1 단차부(12)에서의 히트 싱크(10a)의 두께보다 더 얇다. 바꿔 말하면, 제 2 단차부(13)는, 제 1 단차부(12)의 단부의 주위에 제 2 단벽면(17)을 사이에 두고 마련된 면으로서, 제 2 단차부(13)에 대응하는 부분의 히트 싱크(10a)의 두께는, 제 1 단차부(12)에 대응하는 부분의 히트 싱크(10a)의 두께보다 더 얇다. 또한, 제 1 단차부(12)의 면과 제 2 단차부(13)의 면의 사이에는, 앞서 말한 제 2 단벽면(17)이 있다. 즉, 제 1 단차부(12)의 단부에는 제 2 단벽면(17)이 이어지고, 또한 제 2 단벽면(17)의 단부에 제 2 단차부(13)가 이어지고 있다. 여기서, 접합층(5)은, 볼록 형상부(11) 및 제 1 단차부(12)에 접합하고 있다.
본 실시의 형태와 관련되는 히트 싱크(10a)에 있어서는, 제 2 단차부(13)의 단부의 주위에 제 1 단벽면(16) 및 제 2 단벽면(17)과 평행한 제 3 단벽면(18)을 사이에 두고 주연부(19)가 마련되어 있다. 주연부(19)는, 볼록한 평면(15)과 동일한 면상에 있고, 주연부(19)에 대응하는 부분의 히트 싱크(10a)의 두께는, 볼록 형상부(11)에 대응하는 부분의 히트 싱크(10a)의 두께와 동일하다. 즉, 본 실시의 형태와 관련되는 히트 싱크(10a)는, 소정의 두께의 Al의 판에 제 1 단차부(12)에 대응하는 제 1 홈과 제 2 단차부(13)에 대응하는 제 2 홈을 절삭하는 것(cutting)에 의해 형성된다. 따라서, 제 2 단차부(13)에 대응하는 제 2 홈의 깊이는, 제 1 단차부(12)에 대응하는 제 1 홈의 깊이보다 깊다. 또, 주연부(19)에 대응하는 부분의 히트 싱크(10a)의 두께는, 볼록 형상부(11)에 대응하는 부분의 히트 싱크(10a)의 두께와 동일하게 했지만, 제 2 단차부(13)에 대응하는 부분의 히트 싱크(10a)의 두께보다 두꺼우면 되고, 볼록 형상부(11)에 대응하는 부분의 히트 싱크(10a)의 두께보다 얇더라도 좋다.
히트 싱크(10a)의 제 4 면에는, 냉각용의 핀(14)이 마련되어 있다. 히트 싱크(10a)의 단부의 주위에는, 핀(14)을 냉매인 냉각액에 접촉시키기 위해, 내부에 냉매의 유로를 형성하는 냉매 유로 하우징인 워터 재킷(20)이, 핀(14)을 감싸도록 고착되어 있다. 워터 재킷(20)에는, 냉각액의 입구(21) 및 출구(22)가 마련되어 있고, 도 1(a)에서는 냉각액의 흐름을 화살표로 나타내고 있다. 입구(21)로부터 들어간 냉각액은, 워터 재킷(20) 내를 지나서, 출구(22)로부터 나간다. 세라믹 회로 기판(30)에서 발생한 열이, 히트 싱크(10a)에 전해지고, 히트 싱크(10a)의 핀(14)으로부터 냉매에 전해지는 것에 의해, 세라믹 회로 기판(30)이 냉각된다. 본 실시의 형태와 관련되는 반도체 모듈(100)에 있어서는, 냉매 유로 하우징인 워터 재킷(20)에 흐르는 냉매는, 냉각액으로서, 물 또는 부동액 등이 이용된다.
다음으로, 도 1(a)의 파선 A, 파선 B, 파선 C 및 파선 D에 대하여 설명한다. 파선 A는, 볼록 형상부(11)의 볼록한 평면(15)의 단부(제 1 단벽면(16))의 위치를 나타내는 선이다. 파선 B는, 제 2 도체층(3)의 단부의 위치를 나타내는 선이다. 파선 C는, 제 1 단차부(12)의 단부(제 2 단벽면(17))의 위치를 나타내는 선이다. 파선 D는, 제 2 단차부(13)의 단부의 위치를 나타내는 선이다. 따라서, 도 1(a)로부터 분명하듯이, 볼록 형상부(11)의 볼록한 평면(15)의 단부(파선 A)보다 바깥쪽에 제 2 도체층(3)의 단부(파선 B)가, 또한 제 2 도체층(3)의 단부(파선 B)보다 바깥쪽에 제 1 단차부(12)의 면의 단부(파선 C)가, 또한 제 1 단차부(12)의 단부(파선 C)보다 바깥쪽에 제 2 단차부(13)의 단부(파선 D)가 있다.
본 실시의 형태에 있어서의, 볼록 형상부(11), 제 1 단차부(12) 및 제 2 단차부(13)의 치수의 일례에 대하여 설명한다. 볼록 형상부(11)의 볼록한 평면(15)의 단부(파선 A)는, X축 방향 및 Y축 방향의 각 변 모두 제 1 단차부(12)의 양 단부(파선 C)로부터 안쪽으로 각각 1㎜씩 작게 한 것으로 하고 있다. 볼록 형상부(11)의 높이는, 제 1 단차부(12)의 면으로부터 1㎜로 하고 있다. 또한, 제 1 단차부(12)의 면의 단부(파선 C)에 마련한 제 2 단차부(13)의 면은, X축 방향 및 Y축 방향의 각 변 모두 제 1 단차부(12)의 양 단부(파선 C)로부터 바깥쪽으로 각각 1㎜씩 크게 한 것으로 하고 있다. 또한, 제 1 단차부(12)와 제 2 단차부(13)의 사이의 단벽면의 높이는 1㎜로 하고 있다.
본 실시의 형태에서는, 볼록 형상부(11)의 단부(파선 A)로부터 제 1 단차부(12)의 단부(파선 C)까지의 거리 및 제 1 단차부(12)의 단부(파선 C)로부터 제 2 단차부(13)의 단부(파선 D)까지의 거리를 동일한 1㎜로 했지만, 반드시 동일한 크기로 할 필요는 없다. 제 1 단차부(12)의 단부(파선 C)로부터 제 2 단차부(13)의 단부(파선 D)까지의 거리는, 접합층(5)이 존재하지 않기 때문에, 워터 재킷(20)과 히트 싱크(10a)의 고착시의 휨의 교정에 의한 변형 집중을 완화할 수 있으면 되고, 볼록 형상부(11)의 단부(파선 A)로부터 제 1 단차부(12)의 단부(파선 C)까지의 거리보다 작게 하더라도 좋다. 또, 볼록 형상부(11)의 볼록한 평면(15)은 보다 작게, 볼록 형상부(11)는 보다 높게 하는 것에 의해 응력 완화 효과는 높아진다. 또한, 제 2 단벽면(17)으로부터 제 2 단차부(13)의 단부까지의 거리는 보다 크게, 제 2 단벽면(17)의 높이는 보다 높게 하는 것에 의해, 응력 완화 효과는 높아진다. 또한, 접합층(5)의 단부에 가해지는 접합 후의 변형 집중을 저감시키기 위해서는, 볼록 형상부(11)의 볼록한 평면(15)의 단부(파선 A)와 제 2 도체층(3)의 단부(파선 B)의 거리가 크고, 제 2 도체층(3)의 단부(파선 B)와 제 1 단차부(12)의 단부(파선 C)의 거리가 큰 것이 좋다. 또한, 워터 재킷(20)과 히트 싱크(10a)의 고착시의 휨의 교정에 의한 접합층(5)의 단부에 생기는 변형 집중을 저감시키기 위해서는, 제 2 단차부(13)에서의 히트 싱크(10a)의 두께가 얇은 것이 좋다.
도 2(a)에, 본 실시의 형태와 관련되는 반도체 모듈(100)의 히트 싱크(10a)를 위에서 본 도면을 나타낸다. 도 2(b)는 도 2(a)의 B-B에서의 단면도를 나타낸다. 도 2(c)는 도 2(a)의 C-C에서의 단면도를 나타낸다. 도 2(a)에 나타내는 바와 같이, 볼록 형상부(11), 제 1 단차부(12) 및 제 2 단차부(13)의, 각각의 X축 방향의 변 및 Y축 방향의 변이 교차하는 코너 부분은, 본 실시의 형태에서는 원호 형상으로 하고 있다. 이것은, 접합 거리가 길기 때문에 가장 응력이 집중되는 접합층(5)의 코너 부분의 두께를 늘리는 것에 의해 응력을 완화하는 효과를 높이기 위해서이다.
본 실시의 형태에서는 볼록 형상부(11), 제 1 단차부(12) 및 제 2 단차부(13)는 절삭하는 것에 의해 제작했지만, 금형에 의한 성형, 2층 접합 등의 방법에 의해 제 1 단차부(12) 및 제 2 단차부(13)를 형성하더라도 아무런 문제가 없다.
본 실시의 형태에서는, 히트 싱크(10a)의 재질로서 Al을 이용했지만, Cu 또는 Al-SiC라고 하는 재질을 이용하더라도 좋다. 히트 싱크(10a)의 재질로서 Al을 이용하고, 접합층(5)의 재질로서 땜납을 이용하는 경우, 절삭하는 것 등에 의해 제 1 단차부(12)를 형성한 후의 히트 싱크(10a)상에, 땜납의 습윤성 향상을 위해, Ni 도금을 실시한 후, 절삭하는 것 등에 의해 제 2 단차부(13)를 형성하면 된다. Ni 도금 후에 절삭하는 것 등에 의해 형성한 제 2 단차부(13)는, 땜납의 습윤성이 나쁘므로, 접합층(5)의 형상을 보다 용이하게 제어할 수 있고, 양호한 형상의 접합층(5)을 형성할 수 있다.
접합층(5)의 재질로서, 이하에서는 일례로서 땜납이 이용되고, 히트 싱크(10a)의 제 3 면에 스크린 인쇄로 공급된 경우에 대하여 상세하게 설명한다. 공급 방법에 관해서는 한정되는 것이 아니고, 디스펜서, 잉크젯, 또는, 땜납 시트에 의한 공급이더라도 좋다. 본 실시의 형태에서는, 공급량은, 땜납 접합 실시 후의 땜납 높이가 평균 0.3㎜가 되도록 조정했다. 또한, 접합층(5)의 재질은, 고온으로 하면 용해되고, 상온으로 되돌리면 고화하여 접합할 수 있는 것이면, 땜납으로 한정되는 것이 아닌 것은 말할 필요도 없다. 접합층(5)에 이용하는 부재는, 땜납이 아니더라도 좋고, 예컨대, Ag 페이스트 또는 도전성 접착제이더라도 좋다. 또한, 접합층(5)에 땜납의 재질로서 무연(lead free) 땜납을 이용하면, 무연 땜납은 융점이 높고, 접합 후, 상온으로 되돌렸을 때의 접합층(5)의 단부에 가해지는 변형이 커지므로, 본 발명을 이용하는 것에 의해 한층 더 응력 완화의 효과를 얻을 수 있다.
반도체 소자(4)가 실장된 세라믹 회로 기판(30)을, 고온에서 히트 싱크(10a)에 접합한 후, 상온으로 되돌렸을 때에 접합층(5)의 단부에 생기는 변형 집중은, 세라믹 회로 기판(30)의 선팽창 계수와 히트 싱크(10a)의 선팽창 계수의 차이가 클수록 커지고, 접합층(5)의 두께가 작을수록 커진다. 본 실시의 형태는, 볼록 형상부(11)와 제 1 단차부(12) 및 제 2 단차부(13)를 마련한 것에 의해, 접합층(5)이 히트 싱크(10a)의 볼록 형상부(11) 및 제 1 단차부(12)와 접합한다. 한편, 메커니즘에 대해서는 후술하지만, 접합층(5)은 제 2 단차부(13)와는 접합하지 않는다. 그 결과, 히트 싱크(10a)의 볼록 형상부(11)의 볼록한 평면(15)에 대응하는 위치의 접합층(5)의 두께보다, 히트 싱크(10a)의 제 1 단차부(12)에 대응하는 위치의 접합층(5)의 두께가 두꺼워지도록 구성되어 있다. 이 구성에 의해, 접합층(5)의 신뢰성을 높이는 작용이 가해진다. 특히, 제 1 단차부(12)의 코너 부분을 원호 형상으로 하는 것에 의해 응력 완화의 효과를 더 얻고 있다.
접합층(5)에 땜납을 이용하고, 제 1 도체층(2) 및 제 2 도체층(3)에 Cu를 이용하고, 히트 싱크(10a)에 Al을 이용하는 경우, 제 1 도체층(2) 및 제 2 도체층(3)에 이용하는 Cu의 열전도율은 대략 400Ｗ/mK로, 히트 싱크(10a)에 이용하는 Al의 열전도율(대략 200Ｗ/mK)과 비교하여 높은 값을 갖는다. 그것에 비하여, 접합층(5)이 되는 땜납의 열전도율은, 통상, Cu 및 Al의 열전도율보다 작은 50Ｗ/mK 정도이다. 따라서, 접합층(5)은 금속이라고 하더라도, 두께가 크면 반도체 소자(4)로부터 히트 싱크(10a)로의 열저항을 크게 하여 버린다고 하는 문제가 있다. 그렇지만, 접합시의 고온으로부터 상온으로 되돌리는 공정에 있어서, 히트 싱크(10a)의 볼록 형상부(11)의 부근에 비하여, 그 주변의 제 1 단차부(12)의 부근이, 방열성이 크기 때문에 온도가 내려가기 쉽다. 따라서, 접합층(5) 전체의 온도를 보다 균일하게 내리기 위해서는, 앞서 말한 바와 같이, 고온이 되는 히트 싱크(10a)의 볼록 형상부(11)의 볼록한 평면(15)에 대응하는 위치의 접합층(5)의 두께를, 히트 싱크(10a)의 제 1 단차부(12)에 대응하는 위치의 접합층(5)의 두께보다 얇아지도록 구성하는 것이 바람직하다. 이상과 같이 구성했으므로, 접합층(5)의 볼록 형상부(11)의 부근과 주위의 제 1 단차부(12) 부근의 온도 차이가 커지는 것을 억제할 수 있어서, 응력을 완화하고, 보다 높은 신뢰성을 실현할 수 있다.
본 실시의 형태에서는, 접합층(5)으로서 세라믹 회로 기판(30)과 히트 싱크(10a)의 땜납에 의한 접합을 실시할 때에, 반도체 소자(4)를 탑재한 세라믹 회로 기판(30)을, 땜납을 공급한 히트 싱크(10a)의 제 3 면상에 탑재한 후, 땜납 리플로를 실시하는 것에 의해 250℃까지 가열하고, 땜납에 의한 접합을 실시한다. 본 실시의 형태에 의하면, 메커니즘에 대해서는 후술하지만, 땜납에 의한 접합을 실시한 후의 접합층(5)의 필렛은, 제 1 단차부(12)의 면상에서 유지되어 있고, 제 2 단차부(13)의 면상에는, 땜납이 유출되지 않는다. 따라서, 세라믹 회로 기판(30)과 히트 싱크(10a)의 접합시에, 솔더 레지스트 등을 이용할 필요가 없어져, 제조 공정이 용이해진다고 하는 효과가 있다.
본 실시의 형태에 의하면, 히트 싱크(10a)에는 솔더 레지스트를 마련할 필요가 없는 이유를 설명한다. 본 실시의 형태에서는, 제 1 단차부(12)의 면과 제 2 단벽면(17)이 이루는 각은 90도로 하고 있다. 다시 말해, 제 1 단차부(12)의 단부에서는, 제 1 단차부(12)의 면상과 비교하여 접합층(5)의 접촉각이 90도 가산되게 된다. 이것에 의해, 접합층(5)의 접촉각이 제 1 단차부(12)의 단부에 있어서의 접촉각+90도가 될 때까지는 제 2 단차부(13)까지 땜납이 유출되는 일이 없고, 접합층(5)의 필렛은, 제 1 단차부(12)의 단부에서 유지된다. 예컨대, 접합층(5)과 히트 싱크(10a)의 접촉각이 30도 이상이 되면, 접합층(5)이 습윤되어 퍼진다고 한 경우, 제 1 단차부(12)의 면상에서는 30도 이상에서 습윤되어 퍼진다. 이것에 비하여, 제 1 단차부(12)의 단부에서는 120도 이상이 되지 않으면, 제 1 단차부(12)의 단부를 넘어서 습윤되어 퍼질 수 없다. 또, 제 1 단차부(12)의 면과 제 2 단벽면(17)이 이루는 각은, 90도 이상으로 하는 것에 의해, 접합층(5)의 필렛의 형상의 유지에 관하여 보다 높은 효과가 얻어진다.
접합층(5)의 필렛의 형상이 매끄러울수록, 접합층(5)의 변형량이 국소적으로 커지는 것을 방지할 수 있다. 따라서, 본 실시의 형태에 의하면, 안정된 형상의 접합층(5)을 자동적으로 형성할 수 있기 때문에, 반도체 모듈(100)의 신뢰성을 보증할 수 있는 기간을 길게 할 수 있다.
도 3은 본 실시의 형태와 관련되는 세라믹 회로 기판(30)과 히트 싱크(10a)의 접합 상태의 다른 예를 나타내는 단면도이다. 세라믹 회로 기판(30)과 히트 싱크(10a)의 접합 상태로서는, 도 1(a)에 나타내는 바와 같이 접합층(5)이 제 1 단차부(12)의 단부까지 퍼진 상태가 가장 바람직하다. 그렇지만, 접합층(5)의 공급량의 변화 등에 의해, 도 3에 나타내는 바와 같이, 제 1 단차부(12)의 단부까지 접합층(5)이 퍼지지 않는 경우도 있다. 제 1 단차부(12)에 전혀 땜납이 없다고 하는 일이 발생하지 않는 한, 문제는 없고, 본 발명의 효과를 얻을 수 있다. 또한, 접합층(5)이 제 1 단차부(12)를 넘어서 제 2 단벽면(17) 또는 제 2 단차부(13)까지 퍼져 버리는 경우도 있다. 이 경우도, 제 2 단차부(13)의 전부에 땜납이 확산되지 않는 한, 문제는 없고, 본 발명의 효과를 얻을 수 있다.
도 4는 본 실시의 형태와 관련되는 반도체 모듈(100)을 포함한 인버터 장치(40)의 단면도이다. 도 4에 있어서, 본 실시의 형태의 반도체 모듈(100)을 제어 기판(50)과 일체적으로 몰드 수지(51)로 봉지하는 것에 의해 인버터 장치(40)를 형성하고 있다. 본 실시의 형태의 반도체 모듈(100)을 인버터 장치(40)에 포함하는 것에 의해, 인버터 장치(40)의 신뢰성을 향상시키는 것이 가능하다.
다음으로, 본 실시의 형태의 변형예를 설명한다. 도 5에, 반도체 소자(4)가 실장된 복수의 세라믹 회로 기판(30a, 30b, 30c)을 갖는 경우의 반도체 모듈(101)의 변형예의 단면도를 나타낸다. 도 5에는, 도 1(a) 및 도 1(b)와 마찬가지로, 1개의 세라믹 회로 기판(30a, 30b, 30c)에는 반도체 소자(4)가 4개 실장되어 있는 예를 도시하고 있다. 또한, 본 실시의 형태의 변형예에서는, 도 5에 나타내는 바와 같이, 동일한 히트 싱크(10b)에 대하여 인접하여 3개의 세라믹 회로 기판(30a, 30b, 30c)을 접합했다. 도 5에 있어서의 화살표는, 도 1과 마찬가지로 냉각액의 흐름을 나타내고 있다. 도 5에 나타내는 히트 싱크(10b)에 있어서는, 각 세라믹 회로 기판(30a, 30b, 30c)에 대응하도록 볼록 형상부(11a, 11b, 11c)가 마련되고, 각 볼록 형상부(11a, 11b, 11c)의 주위에 대응하는 제 1 단차부(12a, 12b, 12c) 및 제 2 단차부(13a, 13b, 13c)가 마련되어 있다. 즉, 히트 싱크(10b)는, 소정의 두께의 Al의 판에 제 1 단차부(12)에 대응하는 제 1 홈과 제 2 단차부(13)에 대응하는 제 2 홈을 절삭하는 것에 의해 형성된다. 세라믹 회로 기판(30a)에 대응하는 단차부(13a)의 단부의 주변, 세라믹 회로 기판(30b)에 대응하는 단차부(13b)의 단부의 주변, 및 세라믹 회로 기판(30c)에 대응하는 단차부(13c)의 단부의 주변에는, 주연부(19)가 마련되어 있다. 즉, 세라믹 회로 기판(30a)에 대응하는 제 2 단차부(13a)와 세라믹 회로 기판(30b)에 대응하는 제 2 단차부(13b)의 사이에는, 볼록 형상부(11a, 11b, 11c)와 동일한 평면의 주연부(19)가 마련되고, 세라믹 회로 기판(30b)에 대응하는 제 2 단차부(13b)와 세라믹 회로 기판(30c)에 대응하는 제 2 단차부(13c)의 사이에는, 주연부(19)가 마련되어 있다. 여기서, 세라믹 회로 기판(30a, 30b, 30c)의 접합시에 고온으로부터 상온으로 되돌릴 때, 세라믹 회로 기판(30a, 30b, 30c)의 수가 많은 만큼, 히트 싱크(10b)에는 큰 휨이 발생한다. 그렇지만, 큰 휨이 발생하고 있는 상태의 히트 싱크(10b)를 워터 재킷(20)에 고착할 때에 가압 툴로 휨을 교정하면서 용접을 실시했다고 하더라도, 접합층(5)의 단부에 발생한 압축 응력은 제 2 단차부(13a, 13b, 13c)에서 흡수되므로, 반도체 모듈(101)의 신뢰성을 향상시킬 수 있다.
이상과 같이, 본 발명의 실시의 형태 1에 나타내는 반도체 모듈은, 세라믹 기재의 제 1 면에 제 1 도체층을 갖고, 세라믹 기재의 제 1 면과는 반대쪽의 제 2 면에 제 2 도체층을 갖는 세라믹 회로 기판과, 제 1 도체층에 실장된 반도체 소자와, 제 3 면과 제 3 면의 반대쪽의 제 4 면을 갖고, 제 2 도체층과 제 3 면이 접합층을 사이에 두고 접합된 히트 싱크와, 히트 싱크의 제 4 면에 마련된 핀과, 핀을 감싸도록, 히트 싱크의 단부의 주위에 고착된 냉매 유로 하우징을 구비하고, 히트 싱크의 제 3 면은, 볼록한 평면이 접합층과의 접합 면적보다 작은 면적을 갖는 볼록 형상부와, 볼록 형상부의 단부에 마련되고, 대응하는 부분의 히트 싱크의 두께가 볼록 형상부에 대응하는 부분의 히트 싱크의 두께보다 얇은 제 1 단차부와, 제 1 단차부의 단부에 마련되고, 대응하는 부분의 히트 싱크의 두께가 제 1 단차부에 대응하는 부분보다 더 얇은 제 2 단차부를 갖고, 접합층은, 히트 싱크의 볼록 형상부 및 제 1 단차부에서 접합하는 것이다. 이것에 의해, 냉매 유로 하우징과 히트 싱크를 고착할 때에, 접합층의 단부에 가해지는 응력을 완화하는 것이 가능하고, 신뢰성이 향상된 도체 모듈을 얻을 수 있다. 또한, 본 발명의 실시의 형태 1에 나타내는 반도체 모듈을 이용하여 인버터 장치를 구성하는 것에 의해, 인버터 장치의 신뢰성을 향상시킬 수 있다.
실시의 형태 2.
도 6(a)에, 본 실시의 형태의 히트 싱크(10c)를 위에서 본 도면을 나타낸다. 도 6(b)는 도 6(a)의 D-D에서의 단면도를 나타낸다. 도 6(c)는 도 6(a)의 E-E에서의 단면도를 나타낸다. 실시의 형태 1에 나타내는 히트 싱크(10a, 10b)에 있어서는, 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변의 바깥쪽에 제 1 단차부(12) 및 제 2 단차부(13)를 마련했다. 본 실시의 형태에 나타내는 히트 싱크(10c)에서는, 제 1 단차부(12), 제 2 단차부(13) 및 주연부(19)가, 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변 중 대향하는 2변의 바깥쪽에만 마련되어 있지만, 다른 한쪽의 대향하는 2변의 바깥쪽에는 마련되어 있지 않다. 즉, 히트 싱크(10c)는, 소정의 두께의 Al의 판에, 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변 중 대향하는 2변의 바깥쪽에만 제 1 단차부(12)에 대응하는 제 1 홈과 제 2 단차부(13)에 대응하는 제 2 홈을 절삭하는 것에 의해 형성된다. 도 6에 나타내는 히트 싱크(10c)에서는, 사각형의 볼록한 평면(15)의 Y축 방향으로 평행한 대향하는 2변의 바깥쪽에 제 1 단차부(12), 제 2 단차부(13) 및 주연부(19)를 마련하고, X축 방향으로 평행한 대향하는 2변의 바깥쪽에는 제 1 단차부(12), 제 2 단차부(13) 및 주연부(19)를 마련하고 있지 않은 예를 나타내고 있다. 본 실시의 형태의 반도체 모듈은, 히트 싱크(10c)의 구조 이외에는, 실시의 형태 1의 반도체 모듈(100)과 동일하다. 히트 싱크(10c)를 갖는 반도체 모듈은, 반도체 소자(4)가 실장된 세라믹 회로 기판(30)을 고온에서 접합한 후, 상온으로 되돌렸을 때에 휨이 커지는 방향과 직교하는 방향으로 연장되는 볼록한 평면(15)의 2변의 바깥쪽에만 제 1 단차부(12) 및 제 2 단차부(13)를 마련하는 것에 의해, 히트 싱크(10c)를 갖는 반도체 모듈의 신뢰성을 보증할 수 있는 기간을 보다 길게 할 수 있다.
또, 본 실시의 형태에서는, 제 1 단차부(12), 제 2 단차부(13) 및 주연부(19)를 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변 중 대향하는 2변의 바깥쪽에만 마련했기 때문에, 압출 성형에 의해 히트 싱크(10c)를 형성할 수 있다. 따라서, 본 실시의 형태의 반도체 모듈에 의하면, 제조, 조립이 용이하게 된다고 하는 효과가 얻어진다.
이상과 같이, 본 실시의 형태 2에 나타내는 반도체 모듈은, 제 1 단차부 및 제 2 단차부는, 볼록 형상부의 사각형의 볼록한 평면의 4변 중 대향하는 2변의 바깥쪽에만 형성된다. 이것에 의해, 히트 싱크를 갖는 반도체 모듈의 신뢰성을 보다 향상시킬 수 있다. 또한, 본 실시의 형태 2에 나타내는 반도체 모듈은, 압출 성형에 의해 히트 싱크를 형성할 수 있으므로, 반도체 모듈의 제조, 조립이 용이하게 된다고 하는 효과가 얻어진다.
실시의 형태 3.
도 7(a)에, 본 실시의 형태의 히트 싱크(10d)를 위에서 본 도면을 나타낸다. 도 7(b)는 도 7(a)의 F-F에서의 단면도를 나타낸다. 도 7(c)는 도 7(a)의 G-G에서의 단면도를 나타낸다. 본 실시의 형태의 히트 싱크(10d)에서는, 제 1 단차부(12) 및 제 2 단차부(13)를, 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변 중 대향하는 2변의 바깥쪽에만 마련하고, 다른 한쪽의 대향하는 2변의 바깥쪽에는 마련하고 있지 않다. 즉, 히트 싱크(10d)는, 소정의 두께의 Al의 판에, 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변 중 대향하는 2변의 바깥쪽에만 제 1 단차부(12)에 대응하는 제 1 홈과 제 2 단차부(13)에 대응하는 제 2 홈을 절삭하는 것에 의해 형성된다. 도 7은 사각형의 볼록한 평면(15)의 Y축 방향에 평행한 대향하는 2변의 바깥쪽에 제 1 단차부(12) 및 제 2 단차부(13)를 마련한 예를 나타내고 있다. 또한, 본 실시의 형태의 히트 싱크(10d)는, 제 2 단차부(13)의 단부의 바깥쪽에 주연부(19)가 마련되어 있지 않은 점이 실시의 형태 2에 나타내는 히트 싱크(10c)와 상이하다. 그 외의 구조는, 실시의 형태 2에 나타내는 반도체 모듈과 동일하다. 히트 싱크(10d)를 갖는 반도체 모듈은, 실시의 형태 2와 마찬가지로, 반도체 소자(4)가 실장된 세라믹 회로 기판(30)을 고온에서 접합한 후, 상온으로 되돌렸을 때에 휨이 커지는 방향과 직교하는 방향으로 연장되는 볼록한 평면(15)의 2변의 바깥쪽에만, 제 1 단차부(12) 및 제 2 단차부(13)를 마련하는 것에 의해, 히트 싱크(10d)를 갖는 반도체 모듈의 신뢰성을 보증할 수 있는 기간을 보다 길게 할 수 있다.
또, 본 실시의 형태에서는, 제 1 단차부(12) 및 제 2 단차부(13)를 볼록 형상부(11)의 사각형의 볼록한 평면(15)의 4변 중 대향하는 2변의 바깥쪽에만 마련했기 때문에, 절삭이 아닌 압출 성형에 의해 히트 싱크(10d)를 형성할 수도 있다. 따라서, 본 실시의 형태의 반도체 모듈에 의하면, 반도체 모듈의 제조, 조립이 용이하게 된다고 하는 효과가 얻어진다.
이상과 같이, 본 실시의 형태 3에 나타내는 반도체 모듈은, 제 1 단차부 및 제 2 단차부는, 볼록 형상부(11)의 사각형의 볼록한 평면의 4변 중 대향하는 2변의 바깥쪽에만 형성된다. 이것에 의해, 히트 싱크를 갖는 반도체 모듈의 신뢰성을 보다 향상시킬 수 있다. 또한, 본 실시의 형태 3에 나타내는 반도체 모듈은, 압출 성형에 의해 히트 싱크를 형성할 수 있으므로, 반도체 모듈의 제조, 조립이 용이하게 된다고 하는 효과가 얻어진다.
또, 본 실시의 형태 3에 나타내는 히트 싱크(10d)에 있어서는, 제 2 단차부(13)의 단부의 바깥쪽에 주연부(19)가 마련되어 있지 않은 점이 실시의 형태 2에 나타내는 히트 싱크(10c)와 상이하다. 실시의 형태 1에 나타내는 히트 싱크(10a) 또는 히트 싱크(10b)에 있어서도, 제 2 단차부(13)의 바깥쪽에 주연부(19)를 마련하지 않는 구성으로 하더라도 좋다.
또한, 실시의 형태 1~3에 나타내는 반도체 모듈에 있어서는, 냉매 유로 하우징 내에 흐르는 냉매는, 냉각액으로 했지만, 반드시 액체일 필요는 없고, 공기 등의 기체이더라도 좋다.
또, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시의 형태를 자유롭게 조합하거나, 각 실시의 형태를 적절히, 변형, 생략하거나 하는 것이 가능하다.
1 : 세라믹 기재
2 : 제 1 도체층
3 : 제 2 도체층
4 : 반도체 소자
10a : 히트 싱크
10b: 히트 싱크
10c : 히트 싱크
10d : 히트 싱크
11 : 볼록 형상부
11a : 볼록 형상부
11b : 볼록 형상부
11c : 볼록 형상부
12 : 제 1 단차부
12a : 제 1 단차부
12b : 제 1 단차부
12c : 제 1 단차부
13 : 제 2 단차부
13a : 제 2 단차부
13b : 제 2 단차부
13c : 제 2 단차부
14 : 핀
15 : 볼록한 평면
16 : 제 1 단벽면
17 : 제 2 단벽면
18 : 제 3 단벽면
19 : 주연부
20 : 워터 재킷
30 : 세라믹 회로 기판
30a : 세라믹 회로 기판
30b : 세라믹 회로 기판
30c : 세라믹 회로 기판
40 : 인버터 장치
50 : 제어 기판
51 : 몰드 수지
100 : 반도체 모듈
101 : 반도체 모듈
2 : 제 1 도체층
3 : 제 2 도체층
4 : 반도체 소자
10a : 히트 싱크
10b: 히트 싱크
10c : 히트 싱크
10d : 히트 싱크
11 : 볼록 형상부
11a : 볼록 형상부
11b : 볼록 형상부
11c : 볼록 형상부
12 : 제 1 단차부
12a : 제 1 단차부
12b : 제 1 단차부
12c : 제 1 단차부
13 : 제 2 단차부
13a : 제 2 단차부
13b : 제 2 단차부
13c : 제 2 단차부
14 : 핀
15 : 볼록한 평면
16 : 제 1 단벽면
17 : 제 2 단벽면
18 : 제 3 단벽면
19 : 주연부
20 : 워터 재킷
30 : 세라믹 회로 기판
30a : 세라믹 회로 기판
30b : 세라믹 회로 기판
30c : 세라믹 회로 기판
40 : 인버터 장치
50 : 제어 기판
51 : 몰드 수지
100 : 반도체 모듈
101 : 반도체 모듈
Claims (7)
- 세라믹 기재의 제 1 면에 제 1 도체층을 갖고, 상기 세라믹 기재의 상기 제 1 면과는 반대쪽의 제 2 면에 제 2 도체층을 갖는 세라믹 회로 기판과,
상기 제 1 도체층에 실장된 반도체 소자와,
제 3 면과 상기 제 3 면의 반대쪽의 제 4 면을 갖고, 상기 제 2 도체층과 상기 제 3 면이 접합층을 사이에 두고 접합된 히트 싱크와,
상기 히트 싱크의 상기 제 4 면에 마련된 핀(fin)과,
상기 핀을 감싼 상태에서 상기 히트 싱크의 주단부에 고착된 냉매 유로 하우징
을 구비하고,
상기 히트 싱크의 상기 제 3 면은,
볼록한 평면이 상기 접합층과의 접합 면적보다 작은 면적을 갖는 볼록 형상부와,
상기 볼록 형상부의 단부에 마련되고, 대응하는 부분의 상기 히트 싱크의 두께가 상기 볼록 형상부에 대응하는 부분의 상기 히트 싱크의 두께보다 얇은 제 1 단차부와,
상기 제 1 단차부의 단부에 마련되고, 대응하는 부분의 상기 히트 싱크의 두께가 상기 제 1 단차부에 대응하는 부분보다 더 얇은 제 2 단차부
를 갖고,
상기 볼록 형상부의 상기 볼록한 평면의 단부보다도 바깥쪽에 상기 제 2 도체층의 단부가 배치되어 있고, 또한 상기 제 2 도체층의 단부보다도 바깥쪽에 상기 제 1 단차부의 면의 단부가 배치되어 있고, 또한 상기 제 1 단차부의 면의 단부보다도 바깥쪽에 상기 제 2 단차부의 면의 단부가 배치되어 있고,
상기 접합층은 상기 히트 싱크의 상기 볼록 형상부 및 상기 제 1 단차부에 접합되어 있고, 상기 제 2 단차부의 면의 일부를 노출시킨 상태에서 상기 제 2 단차부와 접합되어 있고, 상기 제 2 도체층의 단부는 상기 접합층의 단부보다 안쪽에 배치되어 있고, 상기 접합층으로 덮혀 있는
것을 특징으로 하는 반도체 모듈.
- 제 1 항에 있어서,
상기 볼록 형상부의 상기 볼록한 평면의 코너 부분 및 상기 제 1 단차부의 코너 부분을 원호 형상으로 하는 것을 특징으로 하는 반도체 모듈.
- 제 1 항에 있어서,
상기 제 1 단차부 및 상기 제 2 단차부는, 상기 볼록 형상부의 사각형의 상기 볼록한 평면의 4변 중 대향하는 2변의 바깥쪽에만 형성된 것을 특징으로 하는 반도체 모듈.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 제 1 단차부와 상기 제 2 단차부의 사이의 단벽면(段壁面)은, 상기 제 1 단차부의 면과의 이루는 각도가 90도 이상인 것을 특징으로 하는 반도체 모듈.
- 삭제
- 제 1 항에 있어서,
상기 제 2 단차부의 단부에는 주연부가 마련되어 있고,
상기 주연부에 대응하는 부분의 상기 히트 싱크의 두께가, 상기 볼록 형상부에 대응하는 부분의 상기 히트 싱크의 두께와 동일한 것을 특징으로 하는 반도체 모듈.
- 청구항 1에 기재된 반도체 모듈을 이용하여 구성한 것을 특징으로 하는 인버터 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013183224 | 2013-09-04 | ||
| JPJP-P-2013-183224 | 2013-09-04 | ||
| PCT/JP2014/004027 WO2015033515A1 (ja) | 2013-09-04 | 2014-07-31 | 半導体モジュール及びインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160041991A KR20160041991A (ko) | 2016-04-18 |
| KR101827186B1 true KR101827186B1 (ko) | 2018-02-07 |
Family
ID=52628018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167005865A KR101827186B1 (ko) | 2013-09-04 | 2014-07-31 | 반도체 모듈 및 인버터 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9812377B2 (ko) |
| JP (1) | JP6045709B2 (ko) |
| KR (1) | KR101827186B1 (ko) |
| CN (1) | CN105408997B (ko) |
| DE (1) | DE112014004043B4 (ko) |
| WO (1) | WO2015033515A1 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6421050B2 (ja) | 2015-02-09 | 2018-11-07 | 株式会社ジェイデバイス | 半導体装置 |
| FR3042886B1 (fr) * | 2015-10-26 | 2018-05-11 | Calyos Sa | Equipement informatique avec bloc d'alimentation electrique refroidi |
| WO2017094370A1 (ja) | 2015-12-04 | 2017-06-08 | ローム株式会社 | パワーモジュール装置、冷却構造体、および電気自動車またはハイブリッドカー |
| JP6794734B2 (ja) * | 2016-09-15 | 2020-12-02 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN109219880B (zh) * | 2016-12-20 | 2022-06-14 | 富士电机株式会社 | 半导体模块 |
| DE102018106176B4 (de) * | 2018-03-16 | 2021-11-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtung mit einer Metallplatte und mit einem auf der Metallplatte angeordneten Substrat |
| US10665525B2 (en) | 2018-05-01 | 2020-05-26 | Semiconductor Components Industries, Llc | Heat transfer for power modules |
| US10900412B2 (en) * | 2018-05-31 | 2021-01-26 | Borg Warner Inc. | Electronics assembly having a heat sink and an electrical insulator directly bonded to the heat sink |
| JP7141316B2 (ja) * | 2018-11-21 | 2022-09-22 | 日立Astemo株式会社 | パワー半導体装置 |
| DE102019202903A1 (de) | 2019-03-04 | 2020-09-10 | Abb Schweiz Ag | Elektronischer Konverter ausgebildet basierend auf Schweißtechnologien |
| EP4036965A4 (en) * | 2019-09-25 | 2023-11-01 | Kyocera Corporation | MOUNTING BASE FOR ELECTRONIC COMPONENTS AND ELECTRONIC DEVICE |
| US11355418B2 (en) * | 2019-09-29 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
| CN113645799A (zh) * | 2020-04-27 | 2021-11-12 | 富泰华工业（深圳）有限公司 | 用于电子装置的散热结构及电子装置 |
| DE102020132689B4 (de) | 2020-12-08 | 2022-06-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronisches System mit einer Schalteinrichtung und mit einer Flüssigkeitskühleinrichtung |
| KR20230016833A (ko) * | 2021-07-27 | 2023-02-03 | 주식회사 아모센스 | 히트싱크 일체형 세라믹 기판 및 그 제조방법 |
| US20230071588A1 (en) * | 2021-09-07 | 2023-03-09 | Inventec (Pudong) Technology Corporation | Heat dissipation system and electronic device |
| US11910578B2 (en) * | 2021-09-23 | 2024-02-20 | Contitech Techno-Chemie Gmbh | Vehicle electronics cooling systems and methods |
| JP7237434B1 (ja) | 2021-10-27 | 2023-03-13 | 三菱電機株式会社 | 半導体装置 |
| KR20240038268A (ko) * | 2022-09-16 | 2024-03-25 | 주식회사 아모그린텍 | 히트싱크 일체형 파워모듈용 기판 및 그 제조방법 |
| KR20240041536A (ko) * | 2022-09-23 | 2024-04-01 | 주식회사 아모그린텍 | 히트싱크 일체형 파워모듈용 기판 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115297A (ja) * | 2011-11-30 | 2013-06-10 | Hitachi Ltd | パワー半導体装置 |
| JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4415025A (en) * | 1981-08-10 | 1983-11-15 | International Business Machines Corporation | Thermal conduction element for semiconductor devices |
| US5006924A (en) * | 1989-12-29 | 1991-04-09 | International Business Machines Corporation | Heat sink for utilization with high density integrated circuit substrates |
| US5847929A (en) * | 1996-06-28 | 1998-12-08 | International Business Machines Corporation | Attaching heat sinks directly to flip chips and ceramic chip carriers |
| JPH10189845A (ja) * | 1996-12-25 | 1998-07-21 | Denso Corp | 半導体素子の放熱装置 |
| JPH11265976A (ja) | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | パワー半導体モジュールおよびその製造方法 |
| JP3518434B2 (ja) * | 1999-08-11 | 2004-04-12 | 株式会社日立製作所 | マルチチップモジュールの冷却装置 |
| US6992382B2 (en) * | 2003-12-29 | 2006-01-31 | Intel Corporation | Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon |
| JP4046703B2 (ja) * | 2004-03-04 | 2008-02-13 | 三菱電機株式会社 | ヒートシンク |
| JP4722415B2 (ja) * | 2004-06-14 | 2011-07-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2006140402A (ja) * | 2004-11-15 | 2006-06-01 | Toshiba Corp | 半導体集積回路装置 |
| US7204298B2 (en) * | 2004-11-24 | 2007-04-17 | Lucent Technologies Inc. | Techniques for microchannel cooling |
| US7365981B2 (en) * | 2005-06-28 | 2008-04-29 | Delphi Technologies, Inc. | Fluid-cooled electronic system |
| JP2007012725A (ja) * | 2005-06-29 | 2007-01-18 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008294282A (ja) * | 2007-05-25 | 2008-12-04 | Showa Denko Kk | 半導体装置及び半導体装置の製造方法 |
| JP2009070907A (ja) * | 2007-09-11 | 2009-04-02 | Toyota Motor Corp | 半導体装置 |
| JP2009094264A (ja) * | 2007-10-09 | 2009-04-30 | Hitachi Metals Ltd | 回路基板、半導体モジュール、半導体モジュールの設計方法 |
| JP2009188164A (ja) * | 2008-02-06 | 2009-08-20 | Nippon Inter Electronics Corp | 半導体装置 |
| US9236324B2 (en) * | 2011-12-26 | 2016-01-12 | Mitsubishi Electric Corporation | Electric power semiconductor device and method for producing same |
-
2014
- 2014-07-31 KR KR1020167005865A patent/KR101827186B1/ko active IP Right Grant
- 2014-07-31 CN CN201480041510.1A patent/CN105408997B/zh not_active Expired - Fee Related
- 2014-07-31 JP JP2015535298A patent/JP6045709B2/ja not_active Expired - Fee Related
- 2014-07-31 WO PCT/JP2014/004027 patent/WO2015033515A1/ja active Application Filing
- 2014-07-31 DE DE112014004043.6T patent/DE112014004043B4/de not_active Expired - Fee Related
- 2014-07-31 US US14/911,661 patent/US9812377B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115297A (ja) * | 2011-11-30 | 2013-06-10 | Hitachi Ltd | パワー半導体装置 |
| JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160041991A (ko) | 2016-04-18 |
| DE112014004043B4 (de) | 2020-07-09 |
| CN105408997A (zh) | 2016-03-16 |
| JP6045709B2 (ja) | 2016-12-14 |
| US9812377B2 (en) | 2017-11-07 |
| DE112014004043T5 (de) | 2016-08-04 |
| US20160197028A1 (en) | 2016-07-07 |
| CN105408997B (zh) | 2018-05-08 |
| JPWO2015033515A1 (ja) | 2017-03-02 |
| WO2015033515A1 (ja) | 2015-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101827186B1 (ko) | 반도체 모듈 및 인버터 장치 | |
| JP4867793B2 (ja) | 半導体装置 | |
| JP6706253B2 (ja) | パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 | |
| US20140042609A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2013118478A1 (ja) | 半導体装置 | |
| JP6610590B2 (ja) | 半導体装置とその製造方法 | |
| JPWO2018146933A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6350364B2 (ja) | 接続構造体 | |
| JPWO2017168756A1 (ja) | 半導体装置 | |
| JPWO2016158020A1 (ja) | 半導体モジュール | |
| JP2011222706A (ja) | 半導体パッケージ | |
| JP6048238B2 (ja) | 電子装置 | |
| JP2013069825A (ja) | 両面冷却型半導体パワーモジュール | |
| JP5217246B2 (ja) | パワーモジュール用ユニットの製造方法 | |
| JP5987634B2 (ja) | パワー半導体モジュール | |
| JP5398269B2 (ja) | パワーモジュール及びパワー半導体装置 | |
| JP6891621B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2011172483A (ja) | インバータ | |
| JP2008159946A (ja) | 半導体モジュールの冷却装置およびその製造方法 | |
| JP5892184B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5145168B2 (ja) | 半導体装置 | |
| US9704775B2 (en) | Method for manufacturing thermal interface sheet | |
| TWI706703B (zh) | 電子模組 | |
| JP2007043098A (ja) | パワー半導体モジュール | |
| JPH0442926Y2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |