KR101825143B1 - 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법 - Google Patents
스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101825143B1 KR101825143B1 KR1020160044854A KR20160044854A KR101825143B1 KR 101825143 B1 KR101825143 B1 KR 101825143B1 KR 1020160044854 A KR1020160044854 A KR 1020160044854A KR 20160044854 A KR20160044854 A KR 20160044854A KR 101825143 B1 KR101825143 B1 KR 101825143B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic layer
- layer
- heavy metal
- guiding
- skirmon
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H01L43/02—
-
- H01L27/22—
-
- H01L43/10—
-
- H01L43/12—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Magnetic Films (AREA)
Abstract
본 발명에 따른 스커미온 가이딩을 위한 메탈 구조물은, 자성층과, 상기 자성층의 선폭보다 상대적으로 작은 선폭을 가지며, 상기 자성층의 길이 방향을 따라 형성되는 헤비메탈층을 포함하며, 상기 헤비메탈층은 상기 자성층 내의 스커미온(Skyrmion)이 상기 길이 방향을 따라 이동하도록 가이딩할 수 있다.
Description
본 발명은 반도체 소자에 적용 가능한 메탈 구조에 관한 것으로, 더욱 상세하게는 자성체 안에 존재하는 스커미온(Skyrmion)의 이동(출입)을 제어할 수 있는 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 기술은 무어(Moore)의 법칙 하에 발전을 거듭해 왔지만, 반도체 소자의 크기가 축소됨에 따라 양자 현상이 나타나게 되고 그로 인해 기존에 적용했던 설계법칙을 변경하지 않을 수 없게 되었다.
더욱이, 소모 전력의 급격한 증대에 따른 열문제, 정보처리 속도의 정체, 제조장비 및 공정비용의 급격한 증가 같은 한계에도 봉착하게 됨으로써, 실리콘 기반의 기존 소자 개념을 탈피한 새로운 개념 및 접근 방법이 시도되고 있으며, 이를 통해 현재의 기술적 한계를 극복하려는 연구가 도처에서 진행 중이다.
상술한 바와 같은 문제를 극복할 대안의 하나로서 스커미온을 정보 캐리어로 이용하는 정보 처리 소자가 부상하고 있다.
도 1은 스커미온 가이딩을 위한 종래의 기술을 도시한 것이다.
도 1을 참조하면 종래의 스커미온 가이딩 구조는 헤비메탈층(110)과 자성층(120)으로 이루어져 있으며, 자성층(120)은 도선 양단으로 갈라져 있어 가운데가 부분적으로 홈(120a)이 움푹 파인 구조를 갖는다.
그리고, 홈(120a)의 하단에는, 예컨대 원자 하나 정도 두께의 자성층이 있는데, 이 영역에서 스커미온이 동작하게 된다.
따라서, 종래의 스커미온 가이딩 구조를 포토리소그래피로 이 구조를 제작하기 위해서는 최소한 세 개의 층을 쌓아야 하는데, 이것은 노광 공정으로 원자 하나 정도 두께의 얇은 층을 남기면서 부분적으로 자성층을 파내는 것은 불가능하기 때문이다.
즉, 첫 번째 층으로 헤비메탈층, 두 번째 층으로 원자 하나 두께의 자성층, 세 번째 층으로 양단으로 갈라진 자성층을 쌓는 공정을 진행해야만 하며, 이러한 구조는 집적도를 높이는데 제약이 크다는 단점을 갖는다.
집적도를 높이기 위해서는 스커미온이 움직이는 영역의 너비(W2’)보다 더 정밀한 패터닝을 요구하게 되는데 나노스케일에서 분해능을 높이기 위해서는 생산단가가 비약적으로 증가하기 때문이다. 이에 본 발명의 발명자들은 상대적으로 더욱 간단한 구조와 그 제조 방법을 제공하고자 한다.
Purnama, I., Gan, W. L., Wong, D. W. & Lew, W. S. Guided current-induced skyrmion motion in 1D potential well. Sci. Rep. 5, 10620 (2015).
본 발명은 자성체 내 스커미온의 이동(출입)을 가이딩할 수 있는 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법을 제안하고자 한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
본 발명은, 일 관점에 따라, 자성층과, 상기 자성층의 선폭보다 상대적으로 작은 선폭을 가지며, 상기 자성층의 길이 방향을 따라 형성되는 헤비메탈층을 포함하고, 상기 헤비메탈층은 상기 자성층 내의 스커미온(Skyrmion)이 상기 길이 방향을 따라 이동하도록 가이딩하는 스커미온 가이딩을 위한 메탈 구조물을 제공한다.
본 발명의 상기 헤비메탈층은, 상기 자성층 내에 있어서 DMI(interfacial Dzyaloshinskii Moriya Inter action) 제로 경계(zero boundary)에 의해 형성되는 위치 에너지 장벽(potential barrier)을 통해 상기 스커미온을 가이딩할 수 있다.
본 발명의 상기 스커미온은, 상기 헤비메탈층의 바로 위 영역의 상기 자성층 내에서만 상기 길이 방향을 따라 이동하도록 가이딩될 수 있다.
본 발명의 상기 자성층은, 합금계 자성체 또는 호이슬러 합금계 자성체 중 어느 하나일 수 있다.
본 발명의 상기 헤비메탈층은, 플래티넘, 탄탈, 이리듐, 탄탈륨, 하프늄, 텅스텐, 팔라듐 중 어느 하나이거나 혹은 둘 이상의 혼합물일 수 있다.
본 발명은, 다른 관점에 따라, 베이스 상에 자성층을 형성하는 단계와, 상기 자성층상에 헤비메탈 물질을 형성하는 단계와, 상기 헤비메탈 물질 상에 도선 영역을 정의하기 위한 마스크 패턴을 형성하는 단계와, 상기 도선 영역 이외에 있는 상기 헤비메탈 물질을 선택적으로 제거하는 단계와, 잔류하는 상기 마스크 패턴을 제거함으로써, 상기 자성층의 선폭보다 상대적으로 작은 선폭을 갖는 헤비메탈층을 상기 자성층상에 그 길이 방향에 따라 형성하는 단계를 포함하고, 상기 헤비메탈층은, 상기 자성층과 헤비메탈층이 자기장 속에 놓인 상태에서, 상기 자성층 내의 스커미온(Skyrmion)이 상기 길이 방향을 따라 이동하도록 가이딩하는 스커미온 가이딩을 위한 메탈 제조 방법을 제공한다.
본 발명의 상기 헤비메탈층은, 상기 자성층 내에 있어서 DMI(interfacial Dzyaloshinskii Moriya Inter action) 제로 경계(zero boundary)에 의해 형성되는 위치에너지 장벽(potential barrier)을 통해 상기 스커미온을 가이딩할 수 있다.
본 발명의 상기 스커미온은, 상기 헤비메탈층의 바로 위 영역의 상기 자성층 내에서만 상기 길이 방향을 따라 이동하도록 가이딩될 수 있다.
본 발명의 상기 자성층은, 계면 DMI(interfacial Dzyaloshinskii Moriya Inter action)를 이용하는 단일층 구조일 수 있다.
본 발명의 상기 자성층은, 수Å 내지 수㎚의 두께 범위를 가질 수 있다.
본 발명의 상기 자성층은, 수십㎚ 내지 수㎛의 선폭 범위를 가질 수 있다.
본 발명의 상기 헤비메탈층은, 단일층 구조 또는 다층 구조로서, 수㎚ 내지 수십㎚의 두께 범위를 가질 수 있다.
본 발명의 상기 헤비메탈층은, 수십㎚ 내지 수㎛의 선폭 범위를 가질 수 있다.
본 발명은, 자성체 내 스커미온의 이동을 가이딩함으로써, 기존 반도체 소자의 문제점을 효과적으로 극복할 수 있을 뿐만 아니라 상대적으로 복잡한 반도체 회로의 설계를 보다 손쉽고 용이하게 실현할 수 있다.
도 1은 종래 기술에 따른 스커미온 가이딩을 위한 메탈 구조물의 사시도이다.
도 2는 본 발명의 실시 예에 따른 스커미온 가이딩을 위한 메탈 구조물에 대한 사시도이다.
도 3a 내지 3f는 본 발명의 실시 예에 따라 스커미온 가이딩을 위한 메탈 구조물을 제조하는 주요 과정을 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 스커미온 가이딩을 위한 메탈 구조물에 대한 사시도이다.
도 3a 내지 3f는 본 발명의 실시 예에 따라 스커미온 가이딩을 위한 메탈 구조물을 제조하는 주요 과정을 도시한 도면이다.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
일반적으로, 스커미온은 스핀 편향 전류(spin polarized current)를 통해 움직일 수 있으며, 또한 오직 DMI((dzyaloshinskii moriya inter action))가 있는 곳만 지나다닐 수 있기 때문에 DMI가 있는 지역이 일종의 도파로 역할을 하게 된다.
여기에서, 자성층에 DMI가 없는 곳은 스커미온이 안정하지 못해서 이 부분을 디펙트(defect)라고 부르는데, 스커미온이 도파로 위에서 움직이다 디펙트와 만나면 특정 방향만 선택적으로 돌려고 하는 상호작용이 생기는 것으로 알려져 있는데, 본 발명은 이러한 특성을 이용하여 메탈 구조물을 구현하고자 한다.
도 2는 본 발명의 실시 예에 따른 스커미온 가이딩을 위한 메탈 구조물에 대한 사시도이다.
도 2를 참조하면, 본 실시 예의 메탈 구조물은 자성층(210)과 이 자성층(210)의 선폭(W1)보다 상대적으로 작은 선폭(W2)을 가지면서 자성층(210)의 일면(하부면 또는 상부면)에 길이 방향을 따라 형성(적층)되는 헤비메탈층(220) 등을 포함할 수 있다.
여기에서, 자성층(210)의 하부면에 헤비메탈층(220)만을 형성함으로써, 스커미온(Skyrmion)을 가이딩, 즉 자성층(210)과 헤비메탈층(220)이 자기장 속에 놓인 상태에서, 자성층(210) 내의 스커미온(Skyrmion)이 길이 방향을 따라 이동(출입)하도록 가이딩할 수 있다.
다시말해, 자성층(210) 내에 있어서 DMI 제로 경계(zero boundary)에 의해 형성되는 위치 에너지 장벽(potential barrier)을 통해 스커미온을 가이딩(즉, 헤비메탈층(220)의 바로 위 영역에 있는 자성층(210) 내에서만 그 길이 방향을 따라 스커미온이 이동하도록 가이딩)할 수 있으며, 이러한 구조를 통해 상대적으로 복잡한 회로일지라도 간단하고 손쉽게 회로 소자를 구현할 수 있다.
그리고, 자성층(210)으로서는, 수직자기 이방성을 위해, 예컨대 CoFe, CoFeB 등과 같은 합금계 자성체 또는 Co2FeSi, Co2MnSi 등과 같은 호이슬러 합금계 자성체 등이 사용될 수 있다.
또한, 자성층(210)은, 예컨대 스퍼터링, MBE(molecular beam epitaxy), ALD(atomic layer deposition), PLD(pulse laser deposition), 전자 빔 이베퍼레이터(E-beam evaporator) 등과 같은 공정을 통해 단일층(mono_layer; 계면(interfacial) DMI를 위한 단일층 구조) 구조 또는 다층 구조로 형성될 수 있다.
여기에서, 계면 DMI를 이용하는 경우일 때, 자성층(210)은 단일층 구조로서 그 두께가, 예컨대 수Å 내지 수㎚의 범위로 될 수 있고, 그 선폭이, 예컨대 수십㎚ 내지 수㎛의 범위로 될 수 있다.
그리고, 헤비메탈층(220)으로는, 예컨대 플래티넘, 탄탈, 이리듐, 탄탈륨, 하프늄, 텅스텐, 팔라듐 중 어느 하나 혹은 둘 이상의 혼합물이 사용될 수 있으며, 자성층(210)과 마찬가지로, 예컨대 스퍼터링, MBE, ALD, PLD 전자 빔 이베퍼레이터 등과 같은 공정을 통해 단일층 구조 또는 다층 구조로 형성될 수 있다. 여기에서, 헤비메탈(220)의 두께는, 예컨대 수㎚ 내지 수십㎚의 범위가 될 수 있으며, 그 선폭은, 예컨대 수십㎚ 내지 수㎛의 범위가 될 수 있다.
여기에서, 헤비메탈층(220)은 자성층(210)상에 헤비메탈 물질을 형성한 후 포토리쏘그라피 공정(에칭 공정)을 통해 헤비메탈 물질의 일부를 선택적으로 제거함으로써, 다양한 형상, 예컨대 원형, 삼각형, 사각형 등과 같은 형상으로 형성될 수 있다.
본 발명의 메탈 구조물은 전술한 종래 기술의 도 1 구조에 비해 상대적으로 제작이 용이하다. 본 발명은 DMI 제로 경계에 의해 형성되는 위치 에너지 장벽으로 스커미온을 가이딩하기 때문에 헤비메탈층의 선폭(W2)이 스커미온이 움직이는 선폭이며, 도파로 전체 선폭에 해당한다. 여기에서, 자성층의 너비(W1)는 도파로이기 보다는 기판의 너비에 해당한다고 볼 수 있다.
즉, 본 발명의 의의는 자성층을 포함한 기판 위에 복잡한 집적 회로를 간단한 구조의 헤비메탈 도선으로 그릴 수 있음을 의미하는데, 이에 반해 종래 기술의 스커미온 가이딩 구조는 스커미온이 움직이는 너비(W2’)를 위해 W1’에 해당하는 선폭이 필요하기 때문에 본 발명보다 더 많은 제작 과정이 필요하게 되고, 그로 인해 집적도를 높이는데 상대적으로 많은 제약을 받게 된다.
다음에, 상술한 바와 같은 구성을 갖는 본 실시 예의 스커미온 가이딩을 위한 메탈 구조물을 제조하는 주요 공정들에 대하여 상세하게 설명한다.
도 3a 내지 3f는 본 발명의 실시 예에 따라 스커미온 가이딩을 위한 메탈 구조물을 제조하는 주요 과정을 도시한 도면이다.
도 3a를 참조하면, 예컨대 스퍼터링, MBE, ALD, PLD, 전자 빔 이베퍼레이터 중 어느 하나를 이용하는 증착 공정을 진행함으로써, 도시 생략된 베이스(예컨대, 웨이퍼 등) 상에 소정의 두께와 소정의 선폭을 갖는 자성층(210)을 형성한다. 여기에서, 자성층(210)은, 예컨대 CoFe, CoFeB 등과 같은 합금계 자성체이거나 혹은 Co2FeSi, Co2MnSi 등과 같은 호이슬러 합금계 자성체일 수 있다.
그리고, 자성층(210)은, 단일층 구조일 때, 예컨대 수Å 내지 수㎚의 두께 범위와 수십㎚ 내지 수㎛의 선폭 범위를 가질 수 있다.
다시, 스퍼터링, MBE, ALD, PLD, 전자 빔 이베퍼레이터 중 어느 하나를 이용하는 증착 공정을 진행함으로써, 일례로서 도 3b에 도시된 바와 같이, 자성층(210)의 일면에 헤비메탈 물질(220a)을 형성(증착)한다. 여기에서, 헤비메탈 물질(220a)로는, 예컨대 플래티넘, 탄탈, 이리듐 등이 사용될 수 있으며, 그 두께는, 예컨대 수㎚ 내지 수십㎚의 범위가 될 수 있다.
다음에, 예컨대 스핀 코팅 등과 같은 공정을 진행함으로써, 일례로서 도 3c에 도시된 바와 같이, 헤비메탈 물질(220a)의 전면에 포토레지스트(PR) 물질(230a)을 도포(형성)한다.
이후, 포토리쏘그라피 공정을 진행함으로써, 일례로서 도 3d에 도시된 바와 같이, 포토레지스트층을 음각 패터닝, 즉 헤비메탈 물질(220a) 상에 도선 영역을 정의하기 위한 마스크 패턴(230)을 형성한다.
그리고, 마스크 패턴(230)을 식각(에칭) 장벽층으로 하는 식각(에칭) 공정을 진행함으로써, 일례로서 도 3e에 도시된 바와 같이, 도선 영역 이외에 있는 헤비메탈 물질(220a)을 선택적으로 제거한다.
마지막으로, 플라즈마 애싱(Plasma ashing) 등과 같은 스트리핑 공정을 진행하여 잔류하는 헤비메탈 물질 상에 있는 마스크 패턴(230)을 제거함으로써, 일례로서 도 3f에 도시된 바와 같이, 자성층(210) 상에 자성층(210)의 선폭보다 상대적으로 작은 선폭을 갖는 헤비메탈층(220)을 그 길이 방향을 따라 형성(완성)한다.
여기에서, 자성층(210)과 헤비메탈층(220)이 자기장 속에 놓인 상태에서, 자성층(210) 내의 스커미온이 길이 방향을 따라 이동하도록 기능(가이딩)하는 헤비메탈층(220)은, 예컨대 수십㎚ 내지 수㎛의 선폭 범위를 가질 수 있으며, 또한 원형, 삼각형, 사각형 등과 같은 형상을 가질 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
210 : 자성층
220 : 헤비메탈층
220 : 헤비메탈층
Claims (13)
- 자성층과,
상기 자성층의 선폭보다 상대적으로 작은 선폭을 가지며, 상기 자성층의 길이 방향을 따라 형성되는 헤비메탈층
을 포함하고,
상기 헤비메탈층은,
상기 자성층 내의 스커미온(Skyrmion)이 상기 길이 방향을 따라 이동하도록 가이딩하는
스커미온 가이딩을 위한 메탈 구조물. - 제 1 항에 있어서,
상기 헤비메탈층은,
상기 자성층 내에 있어서 DMI(interfacial Dzyaloshinskii Moriya Inter action) 제로 경계(zero boundary)에 의해 형성되는 위치 에너지 장벽(potential barrier)을 통해 상기 스커미온을 가이딩하는
스커미온 가이딩을 위한 메탈 구조물. - 제 1 항에 있어서,
상기 스커미온은,
상기 헤비메탈층의 바로 위 영역의 상기 자성층 내에서만 상기 길이 방향을 따라 이동하도록 가이딩되는
스커미온 가이딩을 위한 메탈 구조물. - 제 1 항에 있어서,
상기 자성층은,
합금계 자성체 또는 호이슬러 합금계 자성체 중 어느 하나인
스커미온 가이딩을 위한 메탈 구조물. - 제 1 항에 있어서,
상기 헤비메탈층은,
플래티넘, 탄탈, 이리듐, 탄탈륨, 하프늄, 텅스텐, 팔라듐 중 어느 하나이거나 혹은 둘 이상의 혼합물인
스커미온 가이딩을 위한 메탈 구조물. - 베이스 상에 자성층을 형성하는 단계와,
상기 자성층상에 헤비메탈 물질을 형성하는 단계와,
상기 헤비메탈 물질 상에 도선 영역을 정의하기 위한 마스크 패턴을 형성하는 단계와,
상기 도선 영역 이외에 있는 상기 헤비메탈 물질을 선택적으로 제거하는 단계와,
잔류하는 상기 마스크 패턴을 제거함으로써, 상기 자성층의 선폭보다 상대적으로 작은 선폭을 갖는 헤비메탈층을 상기 자성층상에 그 길이 방향에 따라 형성하는 단계
를 포함하고,
상기 헤비메탈층은,
상기 자성층과 헤비메탈층이 자기장 속에 놓인 상태에서, 상기 자성층 내의 스커미온(Skyrmion)이 상기 길이 방향을 따라 이동하도록 가이딩하는
스커미온 가이딩을 위한 메탈 제조 방법. - 제 6 항에 있어서,
상기 헤비메탈층은,
상기 자성층 내에 있어서 DMI(interfacial Dzyaloshinskii Moriya Inter action) 제로 경계(zero boundary)에 의해 형성되는 위치 에너지 장벽(potential barrier)을 통해 상기 스커미온을 가이딩하는
스커미온 가이딩을 위한 메탈 제조 방법. - 제 6 항에 있어서,
상기 스커미온은,
상기 헤비메탈층의 바로 위 영역의 상기 자성층 내에서만 상기 길이 방향을 따라 이동하도록 가이딩되는
스커미온 가이딩을 위한 메탈 제조 방법. - 제 6 항에 있어서,
상기 자성층은,
계면 DMI(interfacial Dzyaloshinskii Moriya Inter action)를 이용하는 단일층 구조인
스커미온 가이딩을 위한 메탈 제조 방법. - 제 9 항에 있어서,
상기 자성층은,
수Å 내지 수㎚의 두께 범위를 갖는
스커미온 가이딩을 위한 메탈 제조 방법. - 제 10 항에 있어서,
상기 자성층은,
수십㎚ 내지 수㎛의 선폭 범위를 갖는
스커미온 가이딩을 위한 메탈 제조 방법. - 제 6 항에 있어서,
상기 헤비메탈층은,
단일층 구조 또는 다층 구조로서, 수㎚ 내지 수십㎚의 두께 범위를 갖는
스커미온 가이딩을 위한 메탈 제조 방법. - 제 12 항에 있어서,
상기 헤비메탈층은,
수십㎚ 내지 수㎛의 선폭 범위를 갖는
스커미온 가이딩을 위한 메탈 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160044854A KR101825143B1 (ko) | 2016-04-12 | 2016-04-12 | 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160044854A KR101825143B1 (ko) | 2016-04-12 | 2016-04-12 | 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170116801A KR20170116801A (ko) | 2017-10-20 |
KR101825143B1 true KR101825143B1 (ko) | 2018-02-06 |
Family
ID=60299211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160044854A KR101825143B1 (ko) | 2016-04-12 | 2016-04-12 | 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101825143B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101964899B1 (ko) * | 2017-08-21 | 2019-04-02 | 울산과학기술원 | 스커미온 형성을 위한 메탈 구조물, 그 제조 방법 |
KR20200029275A (ko) | 2018-09-10 | 2020-03-18 | 한국표준과학연구원 | 전압 조절 게이트를 이용한 스커미온 또는 스커미오니엄의 이동 제어 방법 |
KR102072069B1 (ko) | 2018-09-12 | 2020-01-30 | 한국과학기술연구원 | 스커미온 메모리 |
KR102421973B1 (ko) | 2020-04-03 | 2022-07-18 | 한국과학기술원 | 스커미온 가이딩 소자 및 그 제조방법 |
CN114496012B (zh) * | 2022-01-25 | 2024-03-19 | 广东工业大学 | 磁性斯格明子的磁场驱动方法 |
WO2024005277A1 (ko) * | 2022-06-28 | 2024-01-04 | 울산과학기술원 | 스커미온 거동을 제어하기 위한 메탈구조물 및 제어 방법 |
-
2016
- 2016-04-12 KR KR1020160044854A patent/KR101825143B1/ko not_active Application Discontinuation
Non-Patent Citations (1)
Title |
---|
비특허문헌1 |
Also Published As
Publication number | Publication date |
---|---|
KR20170116801A (ko) | 2017-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101825143B1 (ko) | 스커미온 가이딩을 위한 메탈 구조물 및 그 제조 방법 | |
US10847715B2 (en) | Magnetoresistive device and method of manufacturing same | |
US10483460B2 (en) | Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers | |
US10170817B2 (en) | Superconducting airbridge crossover using superconducting sacrificial material | |
KR20020079503A (ko) | 자기 메모리 형성 방법 | |
TWI724513B (zh) | 磁性穿隧接面結構及其製造方法 | |
KR101964904B1 (ko) | 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 | |
US10546992B2 (en) | Buried electrode geometry for lowering surface losses in superconducting microwave circuits | |
CN111261581A (zh) | 制造半导体元件的方法 | |
US20020168810A1 (en) | Lateral nanostructures by vertical processing | |
KR101875931B1 (ko) | 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 | |
WO2005004203A2 (en) | System and method based on field-effect transistors for addressing nanometer-scale devices | |
KR102285125B1 (ko) | 자기 터널 접합 소자, 그것을 사용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 | |
KR101964899B1 (ko) | 스커미온 형성을 위한 메탈 구조물, 그 제조 방법 | |
US20240213351A1 (en) | Graphene device and method of fabricating a graphene device | |
KR101469711B1 (ko) | 저항 스위칭 메모리 소자 및 그 제조 방법 | |
KR20040060312A (ko) | 마그네틱 램의 형성방법 | |
EP4391028A1 (en) | Graphene device and method of fabricating a graphene device | |
KR20220038286A (ko) | 빔 시준 도구 | |
Alam et al. | Fabrication of on-chip clock structure for nanomagnet QCA (MQCA) | |
US20070166841A1 (en) | Spin transistor and manufacturing method thereof | |
KR20040061280A (ko) | 마그네틱 램의 형성방법 | |
JP2006310598A (ja) | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |