KR101810282B1 - 기판 처리 방법 및 제어 장치 - Google Patents

기판 처리 방법 및 제어 장치 Download PDF

Info

Publication number
KR101810282B1
KR101810282B1 KR1020140082291A KR20140082291A KR101810282B1 KR 101810282 B1 KR101810282 B1 KR 101810282B1 KR 1020140082291 A KR1020140082291 A KR 1020140082291A KR 20140082291 A KR20140082291 A KR 20140082291A KR 101810282 B1 KR101810282 B1 KR 101810282B1
Authority
KR
South Korea
Prior art keywords
film forming
etching
film
time
gas
Prior art date
Application number
KR1020140082291A
Other languages
English (en)
Other versions
KR20150004754A (ko
Inventor
유이치 다케나가
가츠히코 고모리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013140155A external-priority patent/JP6267881B2/ja
Priority claimed from JP2013143956A external-priority patent/JP6066847B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150004754A publication Critical patent/KR20150004754A/ko
Application granted granted Critical
Publication of KR101810282B1 publication Critical patent/KR101810282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 종형 기판 처리 장치 내에서의 DED 프로세스에 있어서, 성막 물질을 보이드 없이 매립하는 기판 처리 방법을 제공하는 것을 과제로 한다.
복수 매의 기판을 정해진 간격으로 다단으로 유지하는 기판 유지구를 배치할 수 있는 처리 용기와, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 성막 가스 및 에칭 가스를 도입하는 처리 가스 도입부와, 상기 처리 용기 내를 배기하는 배기부를 갖는 종형 기판 처리 장치와, 상기 종형 기판 처리 장치의 작동을 제어하는 제어 장치를 이용한, 미리 정해진 요철 패턴이 형성된 기판에 대해서 제1 성막 처리, 제1 에칭 처리 및 제2 성막 처리에 의해 상기 패턴의 오목부 내에 성막 물질을 매립하는 기판 처리 방법으로서, 상기 기판 처리 방법은, 상기 제2 성막 처리 후에 상기 성막 물질이 상기 오목부 내에 보이드 없이 메워지도록, 상기 제1 성막 처리의 제1 성막 시간을 포함하는 제1 성막 조건, 상기 제1 에칭 처리의 제1 에칭 시간을 포함하는 제1 에칭 조건, 및 상기 제2 성막 처리의 제2 성막 시간을 포함하는 제2 성막 조건을, 상기 제어 장치가 산출하는 산출 공정과, 산출된 상기 제1 성막 조건, 상기 제1 에칭 조건 및 상기 제2 성막 조건에 기초하여, 상기 기판에 대해서, 상기 제1 성막 처리, 상기 제1 에칭 처리 및 상기 제2 성막 처리를 실시하는 처리 공정을 포함하는 기판 처리 방법.

Description

기판 처리 방법 및 제어 장치{SUBSTRATE PROCESSING METHOD AND CONTROL APPARATUS}
본 발명은 기판 처리 방법 및 제어 장치에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 피처리체인 반도체 웨이퍼(이후, 웨이퍼)에 성막(成膜) 처리나 에칭 처리 등의 각종 처리를 반복해서 행하여, 원하는 디바이스를 제조한다.
예컨대, 웨이퍼에의 성막 처리에서는, 다수 매의 웨이퍼가 선반 형상으로 유지된 유지구를, 종형의 열 처리 장치(이후, 종형 기판 처리 장치라고 부름) 내에 배치하고, CVD(Chemical Vapor Deposition) 처리, 산화 처리 등에 의해, 웨이퍼 상에 막을 형성한다.
종래, 웨이퍼 상에 형성된 막의 (드라이) 에칭은, 예컨대 평행 평판형의 플라즈마 처리 장치를 이용하여 매엽식(枚葉式)으로 실시되어 왔다. 그러나, 최근, 스루풋(throughput)의 향상 등의 관점으로부터, 종형 기판 처리 장치 내에서, 성막 처리 및 에칭 처리의 양방을 실시하는 프로세스가 제안되어 있다. 구체적으로는, 종형 기판 처리 장치 내에서, 트렌치나 홀 등의 패턴이 형성된 웨이퍼에 대해서, 제1 성막 처리, 에칭 처리, 계속해서 제2 성막 처리를 실시하여, 패턴의 오목부 내에 성막 물질을 매립하는 DED(Deposition Etch Deposition) 프로세스가 제안되어 있다(예컨대, 특허문헌 1 참조).
종형 기판 처리 장치 내에서 성막 처리 및 에칭 처리를 실시함으로써, 다수 매의 웨이퍼를 동시에 성막 처리, 계속해서 에칭 처리할 수 있기 때문에, 스루풋이 향상된다고 생각된다.
특허문헌 1: 일본 특허 공개 제2012-209394호 공보
최근, 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 따라, 트렌치의 폭이나 홀 직경이 수십 ㎚ 이하로 되어 있다. 이러한 좁은 트렌치나 홀 등의 패턴 내에 성막 물질을 성막하는 경우, 패턴의 개구부가 성막 물질로 막히는 오버행(overhang)이 발생하기 쉽다. 오버행이 발생하여 패턴의 개구폭이 좁은 상태에서 다음의 성막 처리를 실시한 경우, 성막 물질을 내부에 충분히 매립할 수 없어, 보이드(공동(空洞))가 발생하는 등의 문제가 생긴다. 종형 기판 처리 장치 내에서의 DED 프로세스를 이용하여 웨이퍼 상에 성막 물질을 보이드 없이 매립하기 위해서는, 성막 공정 및 에칭 공정에 있어서의, 성막량 및 에칭량의 제어가 중요해진다.
상기 과제에 대해서, 종형 기판 처리 장치 내에서의 DED 프로세스에 있어서, 성막 물질을 보이드 없이 매립하는 기판 처리 방법을 제공한다.
복수 매의 기판을 정해진 간격으로 다단으로 유지하는 기판 유지구를 배치할 수 있는 처리 용기와,
상기 처리 용기 내를 가열하는 히터와,
상기 처리 용기 내에 성막 가스 및 에칭 가스를 도입하는 처리 가스 도입부와,
상기 처리 용기 내를 배기하는 배기부
를 갖는 종형 기판 처리 장치와, 상기 종형 기판 처리 장치의 작동을 제어하는 제어 장치를 이용한, 미리 정해진 요철 패턴이 형성된 기판에 대해서 제1 성막 처리, 제1 에칭 처리 및 제2 성막 처리에 의해 상기 요철 패턴의 오목부 내에 성막 물질을 매립하는 기판 처리 방법으로서,
상기 기판 처리 방법은,
상기 제2 성막 처리 후에 상기 성막 물질이 상기 오목부 내에 보이드 없이 메워지도록, 상기 제1 성막 처리의 제1 성막 시간을 포함하는 제1 성막 조건, 상기 제1 에칭 처리의 제1 에칭 시간을 포함하는 제1 에칭 조건, 및 상기 제2 성막 처리의 제2 성막 시간을 포함하는 제2 성막 조건에 대한 시간 배분을, 상기 제어 장치가 산출하는 산출 공정과,
산출된 상기 시간 배분에 기초하여, 상기 기판에 대해서, 상기 제1 성막 처리, 상기 제1 에칭 처리 및 상기 제2 성막 처리를 실시하는 처리 공정
을 포함하는 기판 처리 방법.
종형 기판 처리 장치 내에서의 DED 프로세스에 있어서, 성막 물질을 보이드 없이 매립하는 기판 처리 방법을 제공할 수 있다.
도 1은 본 실시형태에 따른 종형 기판 처리 장치의 일례의 개략 구성도이다.
도 2는 본 실시형태에 따른 제어 장치의 일례의 개략 구성도이다.
도 3은 본 실시형태에 따른 DED 프로세스의 일례를 설명하기 위한 개략도이다.
도 4는 본 실시형태에 따른 기판 처리 방법의 일례의 플로우도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시형태에 대해서 설명한다.
(종형 기판 처리 장치)
먼저, 본 실시형태에 따른 종형 기판 처리 장치에 대해서 설명한다. 본 실시형태의 종형 열 처리 장치는, 피처리체의 일례로서의 반도체 웨이퍼가 다수 매 선반 형상으로 유지된 유지구를 배치할 수 있고, 다수 매의 반도체 웨이퍼를 동시에 성막 처리 및 에칭 처리 가능한 기판 처리 장치이다.
도 1에, 본 실시형태에 따른 종형 기판 처리 장치의 일례의 개략 구성도를 도시한다.
본 실시형태에 따른 종형 기판 처리 장치(100)는, 길이 방향이 수직인, 예컨대 석영제의 처리 용기(102)를 갖는다. 처리 용기(102)는, 예컨대 원통체의 내통(內筒; 102a)과, 이 내통(102a)의 외측에 동심적으로 배치된 천장을 갖는 외통(外筒; 102b)의 2중관 구조로 구성된다.
처리 용기(102)의 하단부는, 스테인리스 스틸 등으로 형성되는 매니폴드(104)에 의해 기밀(氣密)적으로 유지된다. 매니폴드(104)는, 도시하지 않은 베이스 플레이트에 고정되는 구성이어도 좋다.
매니폴드(104)는, 처리 용기(102) 내에, 성막 처리를 위한 1 내지 복수의 성막 가스, 에칭 처리를 위한 1 내지 복수의 에칭 가스를 포함하는 처리 가스, 또는 불활성 가스(예컨대 N2 가스) 등의 퍼지 가스를 도입하는 가스 도입부(106)를 갖는다. 한편, 도 1에서는, 가스 도입부가 하나 설치되는 구성을 도시하였으나, 본 발명은 이 점에 있어서 한정되지 않는다. 예컨대, 후술하는 웨이퍼 보우트(126)의 높이 방향에 있어서, 상부, 중간부, 하부의 3개소에 가스 도입부(106)를 배치하는 것이 바람직하다. 가스 도입부(106)를 복수 마련함으로써, 성막 처리나 에칭 처리에 있어서, 반도체 웨이퍼(W)(이후, 웨이퍼(W)라고 부름)의 면간 균일성을 향상시킬 수 있다. 즉, 웨이퍼(W)의 매수, 사용하는 처리 가스의 종류, 원하는 프로세스 조건 등에 따라, 1 내지 복수의 가스 도입부(106)를 갖는 구성으로 할 수 있다.
처리 가스의 종류로서는, 특별히 한정되지 않는다. 예컨대, 미리 트렌치나 홀이 형성된 웨이퍼(W)에, 화학 기상 성장(CVD)법을 이용하여 게이트 전극으로서의 다결정 실리콘(폴리실리콘)을 매립하는 경우, 질소(N2) 가스나 수소(H2) 가스 분위기하에서, 모노실란(SiH4) 가스 등을 열분해시킨다. 또한, 미리 트렌치나 홀이 형성된 웨이퍼(W)에, 절연막으로서의 실리콘 산화막을 매립하는 경우, SiH4 가스와 산소(O2) 가스를 이용하여 증착시킨다. 즉, 원하는 프로세스에 따라, 적절하게, 처리 가스를 선택할 수 있다. 또한, 에칭 가스의 종류도, 성막되는 막의 종류에 따라, 적절하게 선택할 수 있다.
가스 도입부(106)에는, 전술한 각종 가스를 처리 용기(102) 내에 도입하기 위한 배관(110)이 접속된다. 배관(110)에는, 가스 유량을 각각 조정하기 위한, 도시하지 않은 매스플로우 컨트롤러 등의 유량 조정부나, 도시하지 않은 밸브 등이 개재되어 설치되어 있다.
또한, 매니폴드(104)는, 처리 용기(102) 내를 배기하는 가스 배기부(108)를 갖는다. 가스 배기부(108)에는, 처리 용기(102) 내를 감압 제어할 수 있는 진공 펌프(112)나, 개방도 가변 밸브(114) 등을 갖는 진공 배기로인 배관(116)이 접속되어 있다.
매니폴드(104)의 하단부에는, 노구(爐口; 118)가 형성되어 있고, 이 노구(118)에는, 예컨대 스테인리스 스틸 등으로 형성되는 원반 형상의 덮개(120)가 설치되어 있다. 이 덮개(120)는, 승강 기구(122)에 의해 승강 가능하게 설치되어 있어, 노구(118)를 밀폐 가능하게 할 수 있다.
덮개(120) 위에는, 예컨대 석영제의 보온통(124)이 설치되어 있다. 또한, 보온통(124) 위에는, 예컨대 25장∼150장 정도의 웨이퍼(W)를, 수평 상태로 정해진 간격으로 다단으로 유지하는, 예컨대 석영제의 웨이퍼 보우트(126)가 배치되어 있다.
웨이퍼 보우트(126)는, 승강 기구(122)를 이용하여 덮개(120)를 상승시킴으로써, 처리 용기(102) 내에 반입되고, 이 웨이퍼 보우트(126) 내에 유지된 웨이퍼(W)는 각종 처리가 실시된다. 또한, 각종 처리가 실시된 후에는, 승강 기구(122)를 이용하여 덮개(120)를 하강시킴으로써, 처리 용기(102) 내로부터 하방의 로딩 에어리어로 반출된다.
또한, 처리 용기(102)의 외주측에는, 처리 용기(102)를 정해진 온도로 가열 제어 가능한, 예컨대 원통 형상의 히터(128)가 설치되어 있다.
히터(128)는, 바람직하게는 복수의 존으로 분할되어 있으며, 도 1에 도시하는 예에서는, 연직 방향 상측으로부터 하측을 향하여, 히터(128a∼128e)가 설치되어 있다. 히터(128a∼128e)는, 각각, 전력 제어기(130a∼130e)에 의해 독립적으로 발열량을 제어할 수 있도록 구성된다. 또한, 내통(102a)의 내벽 및/또는 외통(102b)의 외벽에는, 히터(128a∼128e)에 대응하여, 도시하지 않은 온도 센서가 설치되어 있다. 한편, 히터(128)의 분할수는, 도 1에 도시하는 예에 한정되지 않고, 예컨대 연직 방향 상측으로부터 하측을 향하여, 3개의 존으로 분할되어 있어도 좋다.
웨이퍼 보우트(126)에 배치된 복수 매의 웨이퍼(W)는, 하나의 배치(batch)를 구성하여, 동시에 성막 처리나 에칭 처리가 실시된다. 이때, 웨이퍼 보우트(126)에 배치되는 웨이퍼(W)의 적어도 1장 이상은, 모니터 웨이퍼인 것이 바람직하다. 한편, 모니터 웨이퍼는, 분할되는 히터(128a∼128e)의 각각에 대응하여 배치되어 있는 것이 바람직하지만, 각각에 대응하여 배치되어 있지 않아도 좋다. 예컨대, 5개의 존에, 10장의 모니터 웨이퍼를 배치해도 좋고, 3장의 모니터 웨이퍼를 배치하는 것도 가능하다.
또한, 본 실시형태에 따른 종형 기판 처리 장치(100)는, 그 내부 또는 외부에, 제어 장치(132)를 갖는다. 외부에 제어 장치(132)를 갖는 경우, 제어 장치(132)는, 유선 또는 무선 등의 통신 수단에 의해, 종형 기판 처리 장치(100)를 제어할 수 있다.
도 2에, 본 실시형태에 따른 제어 장치(132)의 일례의 개략 구성도를 도시한다.
도 2에 도시하는 바와 같이, 제어 장치(132)는, 모델 기억부(134)와, 레시피 기억부(136)와, ROM(Read-Only Memory)(138)과, RAM(Random Access Memory)(140)과, I/O 포트(142)와, CPU(Central Processing Unit)(144)와, 이들을 상호 접속하는 버스(146)를 가지고 구성된다.
모델 기억부(134)에는, 적어도 후술하는 프로세스 모델이 기억되어 있다. 또한, 모델 기억부(134)에는, 후술하는 열 모델이 기억되어 있는 것이 바람직하다.
레시피 기억부(136)에는, 이 종형 기판 처리 장치(100)에 의해 실행되는 에칭 처리나 성막 처리의 종류에 따라 제어 수단을 정하는 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 사용자가 실제로 행하는 처리마다 준비되는 레시피이며, 예컨대, 종형 기판 처리 장치(100)에의 웨이퍼(W)의 반입으로부터, 처리가 완료된 웨이퍼(W)의 반출까지의, 압력 변화, 온도 변화, 처리 가스 등의 가스 공급의 개시 및 정지의 타이밍, 처리 가스의 공급량 등의 처리 조건을 규정하는 것이다. 그리고, 후술하는 프로세스 모델에 기초하여 결정된 처리 조건에 기초해서, 레시피를 갱신한다.
ROM(138)은, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리, 하드디스크 등으로 구성되며, CPU(144)의 동작 프로그램 등을 기억하는 기억 매체이다.
RAM(140)은, CPU(144)의 워크 에어리어 등으로서 기능한다.
I/O 포트(142)는, 온도, 압력, 처리 가스의 유량 등의 처리 조건에 관한 측정 신호를 CPU(144)에 공급하고, CPU(144)가 출력하는 제어 신호를 각 부(개방도 가변 밸브(114)의 도시하지 않은 컨트롤러, 전력 제어기(130), 가스 도입부(106)에 접속된 도시하지 않은 매스플로우 컨트롤러, 내통(102a)의 내벽에 배치된 도시하지 않은 온도 센서 등)에 출력한다. 또한, I/O 포트(142)에는, 사용자가 종형 기판 처리 장치(100)를 조작하는 조작 패널(148)이 접속되어 있다.
CPU(144)는, ROM(138)에 기억된 동작 프로그램을 실행하여, 조작 패널(148)로부터의 지시에 따라서, 레시피 기억부(136)에 기억되어 있는 프로세스용 레시피에 따라, 종형 기판 처리 장치(100)의 작동을 제어한다.
버스(146)는, 각부 사이에서 정보를 전달한다.
(기판 처리 방법)
[기판 처리 방법의 개략]
다음으로, 전술한 종형 기판 처리 장치(100)를 사용한, DED 프로세스에 의한 기판 처리 방법에 대해서, 도면을 참조하여 설명한다.
도 3에, 본 실시형태에 따른 DED 프로세스의 일례를 설명하기 위한 개략도를 도시한다. 도 3에서는, 트렌치나 홀 등의 패턴(200)이 형성된 하지막(下地膜; 202)을 갖는 웨이퍼(W)에, 성막 처리 및 에칭 처리를 반복해서 처리함으로써, 패턴(200)에 성막 물질(204)을 매립하는 프로세스에 대해서 설명한다. 한편, 도 3의 예에서는, 성막 처리, 에칭 처리 및 성막 처리를 순차 실시함으로써, 패턴(200)에 성막 물질(204)을 매립하는 프로세스에 대해서 설명하지만, 1 내지 복수 회의 에칭 처리 및 성막 처리를 더 실시함으로써, 성막 물질(204)을 매립하는 프로세스여도 좋다.
먼저, 도 3의 (a)에 도시하는 바와 같이, 트렌치나 홀 등의 패턴(200)이 형성된 하지막(202)을 갖는 복수 매의 웨이퍼(W)를, 웨이퍼 보우트(126)를 통해, 종형 기판 처리 장치(100) 내에 반입한다.
그리고, 도 3의 (b)에 도시하는 바와 같이, 적어도 성막 시간(예컨대, 도 3의 (a)로부터 도 3의 (b)로의 성막 공정에 있어서는 t1의 성막 시간)을 포함하는 정해진 성막 조건에 따라, 적어도 패턴(200) 상에, 성막 물질(204)을 성막한다. 이에 의해, 도 3의 (b)에 도시하는 바와 같이, 패턴(200)의 깊이 방향에 있어서의, 개구부 근방의 「상부」에 대응하는 성막 물질(204a)의 막 두께는 H1이, 바닥부 근방의 「하부」에 대응하는 성막 물질(204c)의 막 두께는 H3이, 이 「상부」 및 「하부」 사이의 위치에 대응하는 성막 물질(204b)의 막 두께는 H2가 된다.
최근, 고애스펙트비의 홀이나 트렌치에 성막 물질을 성막하는 것이 요구되고 있다. 이 경우, 상기한 성막 처리에 의해, 패턴(200)의 바닥부에 있어서의 직경보다도, 개구부에 있어서의 직경이 작아지는, 오버행이 발생하기 쉽다. 오버행이 발생하여 트렌치나 홀의 개구폭이 좁은 상태에서 다음의 성막 처리를 실시한 경우, 성막 물질을 내부에 충분히 매립할 수 없어, 보이드(공동)가 발생하는 등의 문제가 생긴다.
그래서, 1회째의 성막 공정에 있어서의 적어도 성막 시간을 포함하는 성막 조건과, 후술하는 2회째의 성막 공정에 있어서의 적어도 성막 시간을 포함하는 성막 조건을 고려하여, 적어도 에칭 시간을 포함하는 에칭 조건으로, 성막 물질(204)을 에칭한다(도 3의 (c) 참조). 예컨대, 도 3의 (b)로부터 도 3의 (c)로의 에칭 공정에 있어서는, t2의 에칭 시간을 포함하는 에칭 조건으로, 성막 물질(204)을 에칭한다. 이에 의해, 개구부 근방의 「상부」에 대응하는 성막 물질(204a)의 막 두께는 H1'가, 바닥부 근방의 「하부」에 대응하는 성막 물질(204c)의 막 두께는 H3'가, 이 「상부」 및 「하부」 사이의 위치에 대응하는 성막 물질(204b)의 막 두께는 H2'가 된다.
그리고, 도 3의 (d)에 도시하는 바와 같이, 성막 시간을 포함하는 성막 조건(도 3의 (c)로부터 도 3의 (d)로의 성막 공정에 있어서는 t3의 성막 시간)으로, 성막 물질(204)을 재차 성막함으로써, 패턴(200) 내에 성막 물질(204)을 매립한다.
여기서, 종형 기판 처리 장치를 사용한 성막 처리에 대해서는, 이미 종래부터 폭넓게 연구가 행해지고 있다. 그 때문에, 하지막(202)의 종류, 성막 물질(204)의 종류, 패턴(200)의 직경, 애스펙트비 등에 따른, 성막 조건과 성막량과의 관계에 대해서는 이미 알려져 있다. 그러나, 종형 기판 처리 장치를 이용한 에칭량(또는 에칭 레이트)의 엄밀한 조정에 대해서는 행해지고 있지 않다. 본 발명자들은, 종형 기판 처리 장치(100)를 이용한 성막 처리 및 에칭 처리에 있어서, 제어 장치(132)를 이용하여 성막량 및 에칭량을 동시에 조정함으로써, 사람의 수고나 시간을 최소한으로 하면서, 짧은 TAT(Turn Around Time)로, 용이하게, 패턴(200)의 오목부 내에 성막 물질(204)을 보이드 없이 매립할 수 있는 것을 발견하였다. 보다 구체적으로는, 1회째의 성막 공정에 있어서의 성막 시간 t1과, 에칭 공정에 있어서의 에칭 시간 t2와, 2회째의 성막 공정에 있어서의 성막 시간 t3에 관한 최적의 시간 배분을, 제어 장치(132)가 산출한다. 그리고, 이 시간 배분에 기초하여, 제어 장치(132)는 종형 기판 처리 장치(100)를 제어하여, 기판을 처리시킨다. 이에 의해, 짧은 TAT로, 용이하게, 패턴(200)의 오목부 내에 성막 물질(204)을 보이드 없이 매립할 수 있는 것을 발견하였다.
도 4에, 본 실시형태에 따른 기판 처리 방법의 플로우도의 일례를 도시한다. 본 실시형태에 따른 기판 처리 방법은,
미리 정해진 요철 패턴이 형성된 기판에 대해서 제1 성막 처리, 제1 에칭 처리 및 제2 성막 처리에 의해 패턴의 오목부 내에 성막 물질을 매립하는 기판 처리 방법으로서, 기판 처리 방법은,
제2 성막 처리 후에 성막 물질이 오목부 내에 보이드 없이 메워지도록, 제1 성막 처리의 제1 성막 시간을 포함하는 제1 성막 조건, 제1 에칭 처리의 제1 에칭 시간을 포함하는 제1 에칭 조건, 및 제2 성막 처리의 제2 성막 시간을 포함하는 제2 성막 조건을, 제어 장치가 산출하는 산출 공정(S300)과,
산출된 제1 성막 조건, 제1 에칭 조건 및 제2 성막 조건에 기초하여, 기판에 대해서, 제1 성막 처리, 제1 에칭 처리 및 제2 성막 처리를 실시하는 처리 공정(S310)
을 갖는다.
한편, 전술한 바와 같이, 제어 장치(132)는, 그 자체가 하나의 장치여도 좋고, 종형 기판 처리 장치(100)의 제어부로서, 종형 기판 처리 장치(100) 내에 조립되어 있어도 좋다.
제어 대상으로서는, 복수의 웨이퍼(W)의 면간의 성막량 및 에칭량을 조정하는 관점으로부터, 예컨대 웨이퍼 보우트(126)에 배치되는 다수 매의 웨이퍼(W) 중의, 히터(128a∼128e)의 각각의 존에 대응하는 개소로부터 1장씩, 합계 5장의 웨이퍼(W)를 선택할 수 있다. 또한, 웨이퍼(W)의 면내의 성막량 및 에칭량을 조정하는 관점으로부터, 예컨대, 웨이퍼(W)의 중심부 및 둘레 가장자리부의 2개소를 제어 대상으로서 선택할 수 있다. 또한, 웨이퍼(W)의 패턴(200)의 깊이 방향에 있어서의, 성막량 및 에칭량을 조정하는 관점으로부터, 패턴(200)의 깊이 방향에 있어서의, 개구부 근방의 「상부」와, 바닥부 근방의 「하부」와, 이 상부 및 하부 사이의 임의의 위치의 「중간부」의 3개소를 제어 대상으로서 선택할 수 있다. 그러나, 본 발명은 이 점에 있어서 한정되지 않는다.
한편, 전술한 바와 같이, 도 3의 예에서는, 성막 처리, 잇따르는 에칭 처리 및 성막 처리를 실시함으로써, 성막 물질(204)을 매립하는 프로세스에 대해서 설명하였다. 그러나, 본 발명은 이 점에 있어서 한정되지 않는다. 예컨대, 성막 처리, 잇따르는 에칭 처리를 복수 회 반복해고, 또한 재차 성막 처리를 실시함으로써, 성막 물질(204)을 매립하는 프로세스여도 좋다. 이 경우, 성막 처리의 각각에 있어서의, 성막 시간을 포함하는 성막 조건과, 에칭 처리의 각각에 있어서의, 에칭 시간을 포함하는 에칭 조건을, 제어 장치(132)를 이용하여 제어한다. 즉, 제어 장치(132)가 성막량 및 에칭량을 동시에 조정함으로써, 사람의 수고나 시간을 최소한으로 하면서, 짧은 TAT(Turn Around Time)로, 용이하게, 성막 물질을 보이드 없이 매립할 수 있다.
[성막 시간 및 에칭 시간이 성막량 및 에칭량에 미치는 영향]
다음으로, 본 실시형태의 기판 처리 방법에 있어서, 성막 시간 및 에칭 시간을 최적화함으로써, 패턴(200)의 오목부 내에 성막 물질(204)을 보이드 없이 매립할 수 있는 이유에 대해서 설명한다. 먼저, 성막 시간과 성막량 사이의 관계, 및 에칭 시간과 에칭량 사이의 관계에 대해서 설명한다.
예컨대, 도 3의 (b) 등의 성막 물질(204)에 있어서, 패턴(200)의 깊이 방향에 있어서의 「상부」에 대응하는 성막 물질(204a), 「중간부」에 대응하는 성막 물질(204b), 「하부」에 대응하는 성막 물질(204c)의 성막 속도 및 에칭 속도는, 엄밀하게는, 이미 형성된 성막 물질(204)의 막 두께 분포 형상에 의존한다. 그러나, 일반적으로는, 「상부」의 성막 속도(성막량)는, 「중간부」 및 「하부」의 성막 속도(성막량)와 비교해서, 성막 시간에 크게 영향을 받는다. 또한, 일반적으로는, 단기적으로는, 「상부」의 에칭 속도(에칭량)는, 「중간부」 및 「하부」의 에칭 속도(에칭량)와 비교해서, 에칭 시간에 더욱 크게 영향을 받는다. 그 때문에, 「상부」의 에칭 속도가, 「중간부」 및 「하부」의 에칭 속도보다도 커지도록 한 조건을 선택함으로써, 적어도 패턴(200)의 오목부 내에 보이드가 발생하지 않도록, 성막 물질(204)을 매립할 수 있다. 이때, 성막 처리의 성막 시간 및 에칭 처리의 에칭 시간과, 상부, 중간부 및 하부의 각각에 있어서의, 성막량 및 에칭량과의 관계를 미리 모델화해 둔다. 이 모델에 기초하여, 1회째의 성막 시간과, 에칭 시간과, 2회째의 성막 시간과의 조합을 포함하는 처리 조건과, 성막 물질(204)의 막 두께와의 관계를 모델화해 둔다. 그리고, 이 미리 작성된 모델에 기초하여, 원하는 프로세스 내용마다, 제어 장치(132)는, 성막 시간 및 에칭 시간에 관한 최적의 시간 배분을 산출한다.
[그 외의 파라미터가 성막량 및 에칭량에 미치는 영향]
또한, 본 실시형태의 기판 처리 방법에 있어서는, 제어 장치(132)가, 시간(성막 시간 및 에칭 시간) 이외의 처리 조건에 대해서도, 최적의 처리 조건을 산출하는 구성이어도 좋다.
시간 이외의 처리 조건이란, 예컨대 성막 처리에 있어서는, 성막 온도, 성막 가스의 유량 및 성막시의 압력(즉, 처리 용기(102) 내의 압력)을 포함하며, 예컨대 에칭 처리에 있어서는, 에칭 온도, 에칭 가스의 유량 및 에칭시의 압력(즉, 처리 용기(102) 내의 압력)을 포함한다. 즉, 각각의 처리에 있어서의, 「온도」, 「처리 가스의 유량」 및 「압력」의 처리 조건에 관해서, 제어 장치(132)가 최적의 조건을 산출하는 구성이어도 좋다.
성막 처리에 있어서의 성막 조건과 성막량의 관계에 대해서는 폭넓게 연구되고 있으며, 이미 알려져 있기 때문에, 본 명세서에서는, 에칭 처리에 있어서의 에칭 조건과 에칭량의 관계에 대해서 설명한다. 전술한 바와 같이, 에칭량에 영향을 미치는 에칭 조건, 즉, 제어 장치(132)에 의한 에칭량의 조정 수단으로서는, 에칭시의 웨이퍼(W)의 온도, 에칭 가스의 유량 및 에칭시의 압력 등을 들 수 있다.
예컨대, 에칭시의 웨이퍼(W)의 온도를 조정함으로써, 에칭 공정 전체의 에칭량을 조정할 수 있다. 또한, 전술한 히터(128a∼128e)의 존 사이에서의 온도를 조정함으로써, 에칭량의 면간 균일성을 향상시킬 수 있다. 한편, 에칭시의 온도는, 일정해도 좋고, 시간과 함께 냉각되거나 또는 가열되도록 변화시켜도 좋다. 웨이퍼(W)의 중심부와 둘레 가장자리부에서는 온도 변화의 정도가 상이하다. 구체적으로는, 웨이퍼(W)의 둘레 가장자리부는, 히터(128)에 가깝기 때문에, 가열 또는 냉각되기 쉬운 경향에 있다. 또한, 웨이퍼(W)의 중심부는, 히터(128)로부터 멀기 때문에, 가열 또는 냉각되기 어려운 경향에 있다. 그 때문에, 온도를 변화시키면서 에칭을 진행시킴으로써, 웨이퍼의 면 내에서의 에칭량을 조정할 수 있다.
다른 예에서는, 에칭 가스의 유량을 변경함으로써, 에칭 공정 전체의 에칭량을 조정할 수 있다. 또한, 가스 도입부(106)의 수나 배치를 조정하여, 각각의 가스 도입부(106)에서의 에칭 가스의 유량을 조정함으로써, 에칭량의 면간 균일성 및 면내 균일성을 향상시킬 수 있다.
또한 다른 예에서는, 에칭시의 압력을 조정함으로써, 에칭 공정 전체의 에칭량을 조정할 수 있다. 또한, 에칭시의 압력의 조정은, 에칭량의 면간 균일성이나 면내 균일성을 향상시키는 수단으로서도 유효하다.
또한, 전술한, 에칭 가스의 유량 및 에칭시의 압력을 조정함으로써, 패턴(200)의 깊이 방향에서, 에칭량을 조정하는 것도 가능하다.
일례로서, 패턴(200)의 깊이 방향에 있어서, 개구부 근방의 「상부」와, 바닥부 근방의 「하부」와, 이 상부 및 하부 사이의 임의의 위치의 「중간부」를 들어, 전술한 에칭 조건을 변경함으로써, 어떤 개소의 에칭량이 변경되는지에 대해서 설명한다. 예컨대, 에칭 가스의 유량을 변경하는 경우, 「상부」에 있어서의 에칭량으로의 영향이 크고, 「중간부」 및 「하부」에 있어서의 에칭량으로의 영향은 상대적으로 작아진다. 또한, 에칭시의 압력을 변경하는 경우, 전술한 에칭 가스 유량의 경우와 비교해서, 「중간부」 및 「하부」에 있어서의 에칭량의 변동으로의 영향이 커진다.
[프로세스 모델]
본 실시형태의 제어 장치(132)는, 모델 기억부(134)에 미리 기억되어 있는 모델에 기초하여, 성막 시간 및 에칭 시간의 시간 배분에 대해서 최적화한다. 본 실시형태의 제어 장치(132)의 모델 기억부(134)에 기억되어 있는 프로세스 모델의 실시형태예에 대해서 설명한다.
일 실시형태에 있어서, 모델 기억부(134)에는, 프로세스 모델로서,
(1회째의) 성막 처리에서 성막 가스를 공급할 때의 제1 공급 시간과, 에칭 처리에서 에칭 가스를 공급할 때의 제2 공급 시간과, 재성막 처리(2회째의 성막 처리)에서 성막 가스를 공급할 때의 제3 공급 시간과의 조합을 포함하는 처리 시간이, 기판 상의 성막 물질의 막 두께에 부여하는 영향을 나타내는 처리 시간-막 두께 모델이 기억되어 있다.
이 처리 시간-막 두께 모델은, 당업자라면, 성막 가스의 공급 시간이 웨이퍼 상의 성막 물질의 성막량에 부여하는 영향을 나타내는 성막 가스 공급 시간-성막량 모델, 및 에칭 가스의 공급 시간이, 웨이퍼 상의 성막 물질의 에칭량에 부여하는 영향을 나타내는 에칭 가스 공급 시간-에칭량 모델 등을 사용하여 작성할 수 있다. 한편, 1회째의 성막 처리와 2회째의 성막 처리에 있어서의, 성막 가스 공급 시간-성막량 모델은, 동일한 모델을 사용해도 좋고, 상이한 모델을 사용해도 좋다. 1회째의 성막 처리와 2회째의 성막 처리에서 성막 속도가 대략 동일한 프로세스의 경우는, 동일한 모델을 사용하고, 후술하는 학습 기능으로 오차를 흡수하는 구성으로 할 수 있다. 또한, 1회째의 성막 처리와 2회째의 성막 처리에서 성막 속도가 크게 상이한 프로세스의 경우는, 각각의 프로세스에서 모델을 작성해도 좋다.
또한, 모델 기억부(134)에는, 성막 온도, 성막 가스의 유량 및 성막시의 압력 등에 관한 다른 프로세스 모델이나, 에칭 온도, 에칭 가스의 유량 및 에칭시의 압력 등에 관한 다른 프로세스 모델이 기억되어 있어도 좋다.
일 실시형태에 있어서, 모델 기억부(134)에는,
웨이퍼(W)의 온도가 성막 물질의 성막량에 부여하는 영향을 나타내는 웨이퍼 온도-성막량 모델:
성막 가스의 유량이 성막 물질의 성막량에 부여하는 영향을 나타내는 성막 가스 유량-성막량 모델:
처리 용기(102) 내의 압력이 성막 물질의 성막량에 부여하는 영향을 나타내는 성막 압력-성막량 모델:
이 기억되어 있어도 좋다. 또한, 이 경우, 모델 기억부에는, 열 모델로서,
처리 용기 내의 웨이퍼(W)의 온도와, 히터(128)의 설정 온도, 즉, 히터(128)의 전력 제어기(130)의 출력과의 관계를 나타내는 열 모델이 기억되어 있다. 이 열 모델은, 예컨대, 내통(102a)의 내벽에 배치되는 도시하지 않은 온도 센서의 출력이나 모니터 웨이퍼(W)의 온도 등으로부터 웨이퍼(W)의 온도를 추정하기 위한 열 모델을 사용할 수 있다.
또한, 다른 실시형태에 있어서, 모델 기억부(134)에는, 프로세스 모델로서,
웨이퍼(W)의 온도가 성막 물질의 에칭량에 부여하는 영향을 나타내는 웨이퍼 온도-에칭량 모델:
에칭 가스의 유량이 성막 물질의 에칭량에 부여하는 영향을 나타내는 에칭 가스 유량-에칭량 모델:
처리 용기(102) 내의 압력이 성막 물질의 에칭량에 부여하는 영향을 나타내는 압력-에칭량 모델:
이 기억되어 있어도 좋다.
이들 모델을 사용함으로써, 제어 장치(132)는, 「시간」의 파라미터에 더하여, 「온도」, 「처리 가스의 유량」 및 「압력」의 파라미터를 조정 수단으로서 사용할 수 있다. 그 때문에, 보다 엄밀하게, 웨이퍼(W) 상의 성막 물질의 막 두께를 제어할 수 있다.
CPU(144)는, 모델 기억부(134)에 기억되어 있는 전술한 프로세스 모델에 기초하여, 적어도, 1회째의 성막 처리, 에칭 처리 및 2회째의 성막 처리의 각각의 처리에 관해서, 최적의 처리 시간을 산출한다. 또한, 바람직하게는, 웨이퍼(W)의 성막 온도 및 에칭 온도, 성막 가스의 유량 및 에칭 가스의 유량, 그리고 성막시의 처리 용기(102) 내의 압력 및 에칭시의 처리 용기(102) 내의 압력을 산출한다. 이때, 각종 처리 조건의 산출은, 선형 계획법이나 2차 계획법 등의 최적화 알고리즘을 이용해서, 판독한 프로세스용 레시피에 기억된 원하는 막 두께에 기초하여, 웨이퍼(W)의 면내 균일성, 웨이퍼(W) 간의 면간 균일성을 만족시키도록 한 성막 시간 및 에칭 시간의 조합을, 최적화 알고리즘을 이용하여 산출한다.
전술한 프로세스 모델이나 열 모델은, 프로세스 조건이나 장치의 상태 등에 따라, 디폴트의 수치가 최적이 아닌 경우도 생각된다. 그 때문에, 이들 모델 중 적어도 하나 이상의 모델에, 각종 계산을 실시하는 소프트웨어에 확장 칼만 필터(Kalman filter) 등을 부가해서 학습 기능을 탑재하여, 모델의 학습을 행하는 것이어도 좋다.
본 실시형태에 따른 기판 처리 방법을 실행하는 경우에 대해서 설명한다.
먼저, 미리 정해진 패턴이 형성된 웨이퍼(W)를, 웨이퍼 보우트(126)에 배치된 상태로 처리 용기(102) 내에 로드한다. 다음으로, 오퍼레이터가 조작 패널(148)에, 적어도, 성막 물질(204)에 관한 웨이퍼(W)의 패턴(200)의 측벽으로부터의 원하는 막 두께, 및 온도, 가스 유량과 압력을 조정 수단으로서 사용하지 않는 경우에는, 이들 처리 조건을 입력한다.
또한, 조작 패널(148)에 처리의 내용을 입력할 때에는, 하지막의 종류, 성막 물질의 종류, 및/또는, 웨이퍼(W)의 패턴(200)에 관한 다른 정보(예컨대, 홀 또는 트렌치의 직경, 애스펙트비 등)를 입력하는 구성이어도 좋다.
CPU(144)는, 입력이 있는지의 여부를 판별하고, 입력이 있으면, 입력된 지시 내용에 응답한 성막 처리용의 레시피 및 에칭 처리용의 레시피를 레시피 기억부(136)로부터 판출한다.
다음으로, 모델 기억부(134)에 기억되어 있는 프로세스 모델로부터, 1회째의 성막 처리에 관한 성막 시간, 에칭 처리에 관한 에칭 시간 및 2회째의 성막 처리에 관한 성막 시간을 포함하는 처리 조건이 산출되어, 레시피가 갱신된다. 처리 조건의 산출은, 선형 계획법이나 2차 계획법 등의 최적화 알고리즘을 이용하여 산출된다(도 4의 S300 참조).
다음으로, CPU(144)는, 결정된 레시피에 기초하여, 히터(128)에 의해 처리 용기(102) 내의 온도를 정해진 성막 온도로, 개방도 가변 밸브(114)에 의해 처리 용기(102) 내의 압력을 정해진 성막 압력으로 설정한다. 그리고, CPU(144)는, 레시피에 따라, 처리 용기(102) 내에 정해진 양의 성막 가스를 공급하여, 1회째의 성막 처리를 실행한다.
1회째의 성막 처리에 관한 정해진 성막 처리 시간 후, 성막 가스의 공급을 정지한다. 그리고, CPU(144)는, 레시피에 기초하여, 히터(128)에 의해 처리 용기(102) 내의 온도를 정해진 에칭 온도로, 개방도 가변 밸브(114)에 의해 처리 용기(102) 내의 압력을 정해진 에칭 압력으로 설정한다. 그리고, CPU(144)는, 레시피에 따라, 처리 용기(102) 내에 정해진 양의 에칭 가스를 공급하여, 에칭 처리를 실행한다.
에칭 처리에 관한 정해진 에칭 처리 시간 후, 에칭 가스의 공급을 정지한다. 그리고, CPU(144)는, 레시피에 기초하여, 히터(128)에 의해 처리 용기(102) 내의 온도를 정해진 성막 온도로, 개방도 가변 밸브(114)에 의해 처리 용기(102) 내의 압력을 정해진 성막 압력으로 설정한다. 그리고, CPU(144)는, 레시피에 따라, 처리 용기(102) 내에 정해진 양의 성막 가스를 공급하여, 패턴(200)에 성막 물질(204)을 매립한다.
2회째의 성막 처리에 관한 정해진 성막 처리 시간 후, 성막 가스의 공급을 정지하고, 처리를 완료한다(도 4의 S310 참조).
한편, 에칭 처리의 종료 후는, 웨이퍼(W)를 언로드하고, 웨이퍼 보우트(126)에 배치된 웨이퍼(W)로부터, 적어도 1장 이상의 웨이퍼(W)를 취출하여, 성막 물질의 막 두께에 문제가 있는지의 여부를 판별하는 판별 공정을 실시해도 좋다.
CPU(144)는, 산출한 처리 조건을, 다음의 처리시의 처리 조건으로서, RAM(140)에 저장하여 레시피를 갱신해도 좋다. 또한, 오퍼레이터가 조작 패널(148)로부터, 산출한 처리 조건을 다음의 처리시의 처리 조건으로서, 레시피의 갱신을 행해도 좋다.
이상 설명한 바와 같이, 본 실시형태에 따른 종형 기판 처리 장치 및 기판 처리 방법은, 다수 매의 웨이퍼(W)를 하나의 배치(batch)로 해서 동시에 처리할 수 있다. 또한, 제어 장치(132)에 의해 성막 처리 및 에칭 처리의 최적의 시간 배분을 산출함으로써 성막량 및 에칭량을 동시에 조정할 수 있다. 이에 의해, 사람의 수고나 시간을 최소한으로 하면서, 짧은 TAT로, 용이하게, 패턴(200)의 오목부 내에 성막 물질(204)를 보이드 없이 매립할 수 있다.
100: 종형 기판 처리 장치 102: 처리 용기
104: 매니폴드 106: 가스 도입부
108: 가스 배기부 110: 배관
112: 진공 펌프 114: 개방도 가변 밸브
116: 배관 118: 노구(爐口)
120: 덮개 122: 승강 기구
125: 보온통 126: 웨이퍼 보우트
128: 히터 130: 전력 제어기
132: 제어 장치 134: 모델 기억부
136: 레시피 기억부 138: ROM
140: RAM 142: I/O 포트
144: CPU 146: 버스
148: 조작 패널 200: 패턴
202: 하지막 204: 성막 물질
W: 반도체 웨이퍼

Claims (8)

  1. 복수 매의 기판을 정해진 간격으로 다단으로 유지하는 기판 유지구를 배치할 수 있는 처리 용기와,
    상기 처리 용기 내를 가열하는 히터와,
    상기 처리 용기 내에 성막(成膜) 가스 및 에칭 가스를 도입하는 처리 가스 도입부와,
    상기 처리 용기 내를 배기하는 배기부
    를 갖는 종형 기판 처리 장치와, 상기 종형 기판 처리 장치의 작동을 제어하는 제어 장치를 이용한, 미리 정해진 요철 패턴이 형성된 기판에 대해서 제1 성막 처리, 제1 에칭 처리 및 제2 성막 처리에 의해 상기 요철 패턴의 오목부 내에 성막 물질을 매립하는 기판 처리 방법으로서,
    상기 기판 처리 방법은,
    상기 제1 성막 처리에서 상기 성막 가스를 공급할 때의 제1 성막 시간과, 상기 제1 에칭 처리에서 상기 에칭 가스를 공급할 때의 제1 에칭 시간과, 상기 제2 성막 처리에서 상기 성막 가스를 공급할 때의 제2 성막 시간과의 조합을 포함하는 처리 시간이, 상기 기판 상의 상기 성막 물질의 막 두께에 부여하는 영향을 나타내는 처리 시간-막 두께 모델에 따라, 상기 제2 성막 처리 후에 상기 성막 물질이 상기 오목부 내에 보이드 없이 메워지도록, 상기 제1 성막 처리의 상기 제1 성막 시간을 포함하는 제1 성막 조건, 상기 제1 에칭 처리의 상기 제1 에칭 시간을 포함하는 제1 에칭 조건, 및 상기 제2 성막 처리의 상기 제2 성막 시간을 포함하는 제2 성막 조건에 대한 시간 배분을, 상기 제어 장치가 산출하는 산출 공정과,
    산출된 상기 시간 배분에 기초하여, 상기 기판에 대해서, 상기 제1 성막 처리, 상기 제1 에칭 처리 및 상기 제2 성막 처리를 실시하는 처리 공정
    을 포함하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 산출 공정은, 상기 요철 패턴의 깊이 방향에 대해서, 상기 요철 패턴의 개구부 근방의 제1 위치와, 상기 요철 패턴의 바닥부 근방의 제2 위치와, 상기 제1 위치 및 상기 제2 위치 사이의 제3 위치의 각각에 있어서의, 상기 제1 성막 시간과 성막량 사이의 관계와, 상기 제1 에칭 시간과 에칭량 사이의 관계와, 상기 제2 성막 시간과 성막량 사이의 관계에 기초하여, 상기 제어 장치가 산출하는 것인 기판 처리 방법.
  3. 제2항에 있어서, 상기 제1 에칭 조건은, 상기 제1 위치에 있어서의 에칭량이, 상기 제2 위치 및 상기 제3 위치에 있어서의 에칭량보다도 커지도록 한 조건인 것인 기판 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 성막 조건은, 성막 온도, 상기 성막 가스의 유량 및 상기 처리 용기 내의 압력을 포함하고,
    상기 제1 에칭 조건은, 에칭 온도, 상기 에칭 가스의 유량 및 상기 처리 용기 내의 압력을 포함하고,
    상기 제2 성막 조건은, 성막 온도, 상기 성막 가스의 유량 및 상기 처리 용기 내의 압력을 포함하는 것인 기판 처리 방법.
  5. 복수 매의 기판을 정해진 간격으로 다단으로 유지하는 기판 유지구를 배치할 수 있는 처리 용기와,
    상기 처리 용기 내를 가열하는 히터와,
    상기 처리 용기 내에 성막 가스 및 에칭 가스를 도입하는 처리 가스 도입부와,
    상기 처리 용기 내를 배기하는 배기부
    를 갖는 종형 기판 처리 장치와, 상기 종형 기판 처리 장치의 작동을 제어하는 제어 장치를 이용한, 미리 정해진 요철 패턴이 형성된 기판에 대해서 성막 처리 및 에칭 처리를 정해진 횟수 반복 처리하고, 상기 반복 처리 후에 재차 성막 처리를 거쳐 상기 요철 패턴의 오목부 내에 성막 물질을 매립하는 기판 처리 방법으로서,
    상기 기판 처리 방법은,
    상기 성막 처리에서 상기 성막 가스를 공급할 때의 성막 시간과, 상기 에칭 처리에서 상기 에칭 가스를 공급할 때의 에칭 시간과의 조합을 포함하는 처리 시간이, 상기 기판 상의 상기 성막 물질의 막 두께에 부여하는 영향을 나타내는 처리 시간-막 두께 모델에 따라, 상기 반복 처리 후의 상기 성막 처리 후에, 상기 성막 물질이 상기 오목부 내에 보이드 없이 메워지도록, 상기 성막 처리의 각각에 있어서의 성막 시간을 포함하는 성막 조건, 및 상기 에칭 처리의 각각에 있어서의 에칭 시간을 포함하는 에칭 조건에 대한 시간 배분을, 상기 제어 장치가 산출하는 산출 공정과,
    산출된 각각의 상기 시간 배분에 기초하여, 상기 기판에 대해서, 각각의 상기 성막 처리 및 각각의 상기 에칭 처리를 실시하는 처리 공정
    을 포함하는 기판 처리 방법.
  6. 복수 매의 기판을 정해진 간격으로 다단으로 유지하는 기판 유지구를 배치할 수 있는 처리 용기와,
    상기 처리 용기 내를 가열하는 히터와,
    상기 처리 용기 내에 성막 가스 및 에칭 가스를 도입하는 처리 가스 도입부와,
    상기 처리 용기 내를 배기하는 배기부
    를 갖고, 미리 정해진 요철 패턴이 형성된 상기 기판에, 성막 물질의 성막 처리, 상기 성막 물질의 에칭 처리 및 상기 성막 물질의 재성막 처리를 순차 실시함으로써, 상기 요철 패턴의 오목부에 상기 성막 물질을 매립하는 종형 기판 처리 장치의 작동을 제어할 수 있는 제어 장치로서,
    상기 제어 장치는, 모델 기억부를 갖고,
    상기 모델 기억부에는, 상기 성막 처리에서 상기 성막 가스를 공급할 때의 제1 공급 시간과, 상기 에칭 처리에서 상기 에칭 가스를 공급할 때의 제2 공급 시간과, 상기 재성막 처리에서 상기 성막 가스를 공급할 때의 제3 공급 시간과의 조합을 포함하는 처리 시간이, 상기 기판 상의 상기 성막 물질의 막 두께에 부여하는 영향을 나타내는 처리 시간-막 두께 모델이 기억되어 있고,
    상기 모델 기억부에 기억되어있는 상기 처리 시간-막 두께 모델에 따라, 상기 성막 처리, 상기 에칭 처리 및 상기 재성막 처리에 대한 시간 배분을 산출하는 것인, 제어 장치.
  7. 제6항에 있어서, 상기 모델 기억부에는,
    상기 기판의 온도가 상기 성막 물질의 성막량에 부여하는 영향을 나타내는 제1 프로세스 모델과,
    상기 성막 가스의 유량이 상기 성막 물질의 성막량에 부여하는 영향을 나타내는 제2 프로세스 모델과,
    상기 처리 용기 내의 압력이 상기 성막 물질의 성막량에 부여하는 영향을 나타내는 제3 프로세스 모델과,
    상기 기판의 온도와 상기 히터의 설정 온도의 관계를 나타내는 열 모델
    이 더 기억되어 있는 것인 제어 장치.
  8. 제6항 또는 제7항에 있어서, 상기 모델 기억부에는,
    상기 기판의 온도가 상기 성막 물질의 에칭량에 부여하는 영향을 나타내는 제4 프로세스 모델과,
    상기 에칭 가스의 유량이 상기 성막 물질의 에칭량에 부여하는 영향을 나타내는 제5 프로세스 모델과,
    상기 처리 용기 내의 압력이 상기 성막 물질의 에칭량에 부여하는 영향을 나타내는 제6 프로세스 모델
    이 더 기억되어 있는 것인 제어 장치.
KR1020140082291A 2013-07-03 2014-07-02 기판 처리 방법 및 제어 장치 KR101810282B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013140155A JP6267881B2 (ja) 2013-07-03 2013-07-03 基板処理方法及び制御装置
JPJP-P-2013-140155 2013-07-03
JP2013143956A JP6066847B2 (ja) 2013-07-09 2013-07-09 基板処理方法及び制御装置
JPJP-P-2013-143956 2013-07-09

Publications (2)

Publication Number Publication Date
KR20150004754A KR20150004754A (ko) 2015-01-13
KR101810282B1 true KR101810282B1 (ko) 2017-12-18

Family

ID=52133089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140082291A KR101810282B1 (ko) 2013-07-03 2014-07-02 기판 처리 방법 및 제어 장치

Country Status (2)

Country Link
US (1) US9798317B2 (ko)
KR (1) KR101810282B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6529780B2 (ja) * 2015-02-25 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6537992B2 (ja) * 2016-03-30 2019-07-03 東京エレクトロン株式会社 基板処理装置、基板処理装置の制御方法、及び基板処理システム
WO2019013891A1 (en) * 2017-07-12 2019-01-17 Applied Materials, Inc. CYCLIC CONFORMAL DEPOSITION / REINFORCEMENT / ETCHING FOR FILLING INS
JP6843087B2 (ja) 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7236975B2 (ja) * 2019-10-08 2023-03-10 東京エレクトロン株式会社 制御装置、処理装置及び制御方法
KR20220143222A (ko) 2021-04-15 2022-10-25 삼성전자주식회사 박막 증착 장치 및 박막 증착 방법
CN113611661B (zh) * 2021-08-02 2023-06-13 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008214719A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 成膜形状シミュレーション方法及び電子デバイスの製造方法
US20110256726A1 (en) * 2010-04-15 2011-10-20 Adrien Lavoie Plasma activated conformal film deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155158B1 (ko) * 1989-07-25 1998-12-01 카자마 젠쥬 종형 처리 장치 및 처리방법
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US7524750B2 (en) 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
JP5661523B2 (ja) 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5599350B2 (ja) 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008214719A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 成膜形状シミュレーション方法及び電子デバイスの製造方法
US20110256726A1 (en) * 2010-04-15 2011-10-20 Adrien Lavoie Plasma activated conformal film deposition

Also Published As

Publication number Publication date
US9798317B2 (en) 2017-10-24
KR20150004754A (ko) 2015-01-13
US20150011091A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
KR101810282B1 (ko) 기판 처리 방법 및 제어 장치
JP6066847B2 (ja) 基板処理方法及び制御装置
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR102115642B1 (ko) 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
KR101755761B1 (ko) 기판 처리 방법, 프로그램, 제어 장치, 성막 장치 및 기판 처리 시스템
JP5774532B2 (ja) 連続処理システム、連続処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6512860B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5752634B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6267881B2 (ja) 基板処理方法及び制御装置
KR20180109717A (ko) 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP6564689B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP2016136598A (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant