JP2016213430A - 半導体装置の製造方法およびプログラム - Google Patents
半導体装置の製造方法およびプログラム Download PDFInfo
- Publication number
- JP2016213430A JP2016213430A JP2015214884A JP2015214884A JP2016213430A JP 2016213430 A JP2016213430 A JP 2016213430A JP 2015214884 A JP2015214884 A JP 2015214884A JP 2015214884 A JP2015214884 A JP 2015214884A JP 2016213430 A JP2016213430 A JP 2016213430A
- Authority
- JP
- Japan
- Prior art keywords
- test
- burn
- grade
- semiconductor
- measurement data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】一部もしくは全部のロットについてバーンインテスト工程を省略し、実施するロットについても、品質に応じたバーンインテストの短縮化・効率化を図る半導体装置の製造方法を提供する。
【解決手段】プローブテスト工程S20での計測データ30に基づいて、バーンイングレード判別処理S100では、半導体チップ毎にバーンインテストが不要なものをグレード1に区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順にグレード2〜nに区分する。組立工程S30では、組み立てられたパッケージをグレード1〜nに対応する組立ロット21(グレード1)〜24(グレードn)に分類する。バーンインテスト工程S51〜53では、組立ロット22(グレード2)〜24(グレードn)に含まれるパッケージについてのみ、対応するグレード2〜nに対して設定されたバーンイン時間によりバーンインテストを行う。
【選択図】図1
【解決手段】プローブテスト工程S20での計測データ30に基づいて、バーンイングレード判別処理S100では、半導体チップ毎にバーンインテストが不要なものをグレード1に区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順にグレード2〜nに区分する。組立工程S30では、組み立てられたパッケージをグレード1〜nに対応する組立ロット21(グレード1)〜24(グレードn)に分類する。バーンインテスト工程S51〜53では、組立ロット22(グレード2)〜24(グレードn)に含まれるパッケージについてのみ、対応するグレード2〜nに対して設定されたバーンイン時間によりバーンインテストを行う。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、特に、バーンインテスト工程を含む半導体装置の製造方法および当該製造方法の実施の際に利用するプログラムに適用して有効な技術に関するものである。
半導体装置の製造工程には、主に半導体装置の初期不良を排除する目的で、例えば、半導体装置に所定の時間、高温および高電圧の負荷を印加するバーンイン(以下では「BI」と記載する場合がある)テスト(加速試験)を含むテスト工程が備わっている。
例えば、特表2008−544213号公報(特許文献1)には、何らかの情報に基づき、半導体ウエハ上のチップを2分類し、一方はストレステストの時間を長くとり、一方は短くする技術が記載されている。また、非特許文献1には、過去のバーンインテストの結果から、主成分分析によりバーンインのFail時間を推定し、バーンインの時間を最適な値に設定する技術が記載されている。また、非特許文献2には、短時間のバーンインテストの結果を分析して、追加のバーンインを実施するか否かをロット毎に決定する技術が記載されている。
A.Nahar, R.Daasch, S.Subramaniam, "Burn-In Reduction Using Principal Component Analysis", IEEE International Test Conference 2005
N.Sumikawa, L.-C.Wang, M.S.Abadir, "An Experiment of Burn-In Time Reduction Based On Parametric Test Analysis", IEEE International Test Conference 2012
バーンインテストは、実施に長時間を要し、コスト面でも全体のテストコストの中で特に大きな部分を占めるものであるため、コスト削減の要望は強い。
これに対し、例えば、特許文献1に記載された技術によれば、ストレステストの時間を適切に調節して、ストレステストの効率化を図ることが可能であるが、ストレステスト自体は省略することができず、必ず実施する必要がある。また、ウエハ上のチップを2分類する際に、どのように分類するかの技術については特に説明されていない。同様に、非特許文献1に記載された技術においても、バーンインの時間を最適にしているのみであり、バーンイン自体を省略することはできない。非特許文献2に記載された技術においても、短時間のバーンインの実施は必要である。
このように、特許文献1や、非特許文献1、2に記載された技術では、バーンインテスト自体を不要として省略することまではできない。一方で、バーンインテストを必要とするチップについても、チップ毎の品質はそれぞれ相違することから、品質に応じたバーンインテストの短縮化・効率化も含め、全体として品質の相違を考慮した製造工程とすることで、作業効率の向上や不良品発生の防止による高品質化を図りたいというニーズがある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
代表的な実施の形態による半導体装置の製造方法は、(a)半導体ウエハの主面に複数の半導体チップを形成する工程と、(b)前記各半導体チップについての電気的テストを行う工程と、(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、(d)前記パッケージに対してバーンインテストを行う工程と、(e)前記(b)工程での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有するものである。
前記(e)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、前記(c)工程では、組み立てられた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(e)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、前記(d)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う。
前記の代表的な実施の形態によれば、チップの品質に応じて製造工程における作業効率の向上や不良品発生の防止による高品質化を図ることができる。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
<半導体装置の製造方法>
図17は、従来の半導体装置の製造方法における処理例について概要を示したフロー図である。まず、前工程として、ウエハ準備工程(S10)において半導体ウエハ(以下では単に「ウエハ」と記載する場合がある)を準備する。この工程で準備されるウエハは、図示しないが、例えば、平面形状が略円形であり、その主面(デバイス形成面)は複数のチップ領域に区画されている。
図17は、従来の半導体装置の製造方法における処理例について概要を示したフロー図である。まず、前工程として、ウエハ準備工程(S10)において半導体ウエハ(以下では単に「ウエハ」と記載する場合がある)を準備する。この工程で準備されるウエハは、図示しないが、例えば、平面形状が略円形であり、その主面(デバイス形成面)は複数のチップ領域に区画されている。
ウエハ準備工程(S10)では、例えば、まず、半導体基板準備工程(S11)で、主面を有する半導体基板を準備する。その後、半導体素子形成工程(S12)で、半導体基板の主面にトランジスタやダイオードなどの複数の半導体素子を形成する。その後、チップ配線層形成工程(S13)で、半導体基板の主面上に配線層を積層する。各配線層が備える複数の配線を介して主面上の複数の半導体素子が電気的に接続されることにより、ウエハの主面側には複数の半導体集積回路が形成される。その後、保護膜形成工程(S14)で、配線層を覆うように保護膜(パッシベーション膜、絶縁膜)を形成する。以上の工程により、半導体チップ(以下では単に「チップ」と記載する場合がある)に相当する集積回路が形成された複数のチップ領域を有するウエハが得られる。
ウエハの準備が完了すると、次に、当該ウエハ上に形成されたチップを対象に、ブローブテスト(ウエハテスト)工程(S20)において、プローブカードやプローブ検査装置等を用いた電気的テストを行う。プローブテスト工程(S20)で良品と判定されたウエハの情報は、ロット単位でウエハロット10により管理される。ウエハロット10は、例えば、データベースやファイル等のデータストアにより構成することができる。
次に、後工程として、組立工程(S30)において、ウエハをチップ領域毎に分断(ダイシング)して個片化し、複数のチップを取得するとともに、プローブテスト工程(S20)で良品と判定されたチップを対象に半導体装置としてパッケージへの組み立てを行う。組立工程(S30)を経て得られたパッケージの情報は、ロット単位で組立ロット20により管理される。組立ロット20も、ウエハロット10と同様に、例えば、データベースやファイル等のデータストアにより構成することができる。
その後、必要に応じて、パッケージングされたチップ(パッケージ品)を対象に、組み立て不良を検出するため、パッケージテスト工程(S40)において、パッケージプローブ等のテスタ装置(半導体検査装置)を用いたパッケージの電気的テストを行う。さらに、パッケージテスト工程(S40)において良品と判定されたパッケージを対象に、バーンインテスト工程(S50)において、パッケージに高温および高電圧を印加することによってストレスを加速した状態でのテストを行う。これにより、現時点で正常動作していても一定期間経過後に故障が顕在化する可能性のある初期不良品をスクリーニングして除去することができる。
その後、バーンインテスト工程(S50)で良品と判定されたパッケージを対象に、最終テスト工程(S60)において、例えば、テスタ装置等を用いて、機能や電気的特性等の詳細についてテストが行われる。最終テスト工程(S60)で良品となったパッケージは市場に出荷される。なお、上記に示したフローは、チップを製造する工程のうち、主要工程の概要を説明したものであり、種々の変形例を適用することができる。
上記に示した製造方法のフローでは、各種のテスト工程を有しているが、上述したように、バーンインテスト工程(S50)のコストが全体のテストコストの中で特に大きな部分を占める。従って、バーンインテスト工程(S50)を効率化することによるコスト削減の効果は非常に大きくなる。しかしながら、上述したように、従来技術では、バーンインの時間を短縮することはできても、バーンイン自体を省略することはできない。
そこで、以下の実施の形態の半導体装置の製造方法は、前工程でのプローブテスト工程(S20)における測定結果を用いて、パッケージに対するグレード(品質)をロット毎に判定する。すなわち、対象のパッケージ(半導体チップ)が得られたウエハについての、プローブテスト工程(S20)における測定結果のデータに基づいて、バーンインテスト工程(S50)での検証対象の項目である、対象のパッケージについての、一定期間経過後に顕在化する劣化性のファンクション故障の発生可能性を予測し、発生可能性の低い順(品質の高い順)に、所定の範囲毎に区分して各ロットのグレードを判定する。
バーンインテスト不要(省略可能)のグレードに判定された一部もしくは全部のパッケージについては、後工程でのバーンインテスト工程(S50)を省略する。また、バーンインテストが必要なグレードに判定されたパッケージについては、グレードに応じた好適なバーンイン時間でのバーンインテスト工程(S50)を実施する。これにより、バーンインテストに要する作業負荷や時間を大幅に削減することを可能とする。
≪実施の形態1≫
<全体フロー>
図1は、実施の形態1の半導体装置の製造方法における処理例について概要を示したフロー図である。当該フローでは、図17に示した従来技術におけるフローとの相違点として、組立工程(S30)において、組立ロット20を、後のバーンインテスト工程(S50)を不要とする組立ロットと、バーンインテスト工程(S50)を必要とする組立ロットとに振り分ける手順を有している。本実施の形態では、さらに、バーンインテスト工程(S50)を必要とする組立ロットについて、品質によってさらに複数のグレードに振り分け、グレード(品質)に応じたバーンインテスト工程を行うことを可能とする。
<全体フロー>
図1は、実施の形態1の半導体装置の製造方法における処理例について概要を示したフロー図である。当該フローでは、図17に示した従来技術におけるフローとの相違点として、組立工程(S30)において、組立ロット20を、後のバーンインテスト工程(S50)を不要とする組立ロットと、バーンインテスト工程(S50)を必要とする組立ロットとに振り分ける手順を有している。本実施の形態では、さらに、バーンインテスト工程(S50)を必要とする組立ロットについて、品質によってさらに複数のグレードに振り分け、グレード(品質)に応じたバーンインテスト工程を行うことを可能とする。
図1の例では、組立ロット20をグレード1〜グレードnに振り分けた場合を示している。すなわち、バーンインテスト工程を不要とする組立ロット(グレード1)21と、バーンインテスト工程を必要とする組立ロット(グレード2)22、組立ロット(グレード3)23、…、組立ロット(グレードn)24に振り分けている。
バーンインテスト工程を必要とするグレードの組立ロット(グレード2)22〜組立ロット(グレードn)24に振り分けられたパッケージについては、図17に示した従来技術におけるフローと同様に、その後、組立ロット毎に、パッケージテスト工程(S40)(図1ではS41〜S44に対応)およびバーンインテスト工程(S50)(図1ではS51〜S53に対応)を経て、最終テスト工程(S60)(図1ではS61、S62に対応)が行われる。
一方、バーンインテスト工程を不要とするグレードの組立ロット(グレード1)21に振り分けられたパッケージについては、図17に示した従来技術におけるフローと異なり、パッケージテスト工程(S41)が行われた後、バーンインテスト工程(S50)を省略して最終テスト工程(S61)が行われる。これにより、バーンインテスト工程(S50)に係る作業負荷やコストを大きく低減させることができる。組立ロット(グレード1)21に振り分けられるパッケージが多いほど、テストコストをより低減させることができる。
本実施の形態では、さらに、バーンインテスト工程を必要とする組立ロット(グレード2)22〜組立ロット(グレードn)24に振り分けられたパッケージについて、組立ロット毎に、品質に応じて好適化された異なるバーンイン時間によってバーンインテストを実施する。図1の例では、組立ロット(グレード2)22に振り分けられたパッケージについては、短時間(例えば12時間)のバーンインテストとする短時間バーンインテスト工程(S51)とし、組立ロット(グレード3)23に振り分けられたパッケージについては、中時間(例えば24時間)のバーンインテストとする中時間バーンインテスト工程(S52)とする。組立ロット(グレードn)24に振り分けられたパッケージについては、通常の長時間(例えば36時間)のバーンインテスト工程(S53)とする。
このように、パッケージ(チップ)のグレード(品質)に応じて組立ロット毎に必要十分なバーンイン時間に好適化することで、過剰なバーンインテストを抑制し、全体でのバーンインテスト工程に係るコストをより低減させることができる。
なお、グレード毎に振り分けられた各組立ロットに対するパッケージテスト工程(S41〜S44)は、それぞれ、図17の例におけるパッケージテスト工程(S40)と同内容の共通のものであってもよいし、組立ロットのグレード毎に異なる条件、内容であってもよい。
また、図1の例において、組立ロット(グレード1)21〜組立ロット(グレード3)23に振り分けられたパッケージについては、まとめて最終テスト工程S61を行い、組立ロット(グレードn)24に振り分けられたパッケージについては別個に最終テスト工程(S62)を行うものとしているが、このようなパターンに限られない。例えば、バーンインテスト工程が不要な組立ロット(グレード1)21に振り分けられたパッケージについては分離した別個の最終テスト工程としてもよいし、パッケージテスト工程(S41〜S44)のように、組立ロット毎に全て分離した別個の工程としてもよい。
組立工程(S30)において組立ロットをグレード毎に振り分ける判別をするため、本実施の形態では、バーンイングレード判別処理(S100)を有している。組立工程(S30)では、バーンイングレード判別処理(S100)の結果出力されるBIグレードリスト50を、ダイボンダなどの組立装置が受け取り、その内容に基づいて、組立装置がウエハからチップをピックアップした際に、当該チップのグレードに応じて、組立ロット(グレード1)21〜組立ロット(グレードn)24に振り分ける。
バーンイングレード判別処理(S100)では、詳細は後述するが、プローブテスト工程(S20)での各チップに対する測定結果やテスト結果のログ等からなる計測データ30を入力として、各チップについて、所定の判別モデル40に基づいて演算を行い、チップ毎にグレードを判別してBIグレードリスト50を出力する。
計測データ30としては、プローブテスト工程(S20)で測定される各種データを用いることができるが、その中でも電流計測データを用いるのが望ましいので、本実施の形態では電流計測データを用いるものとして説明する。プローブテストで取得できる電流計測データとしては、例えば、リーク電流、リセット電流、アクティブ電流、Iddqなどがある。
各チップのグレードを判別するために電流計測データを用いるのが望ましいのは以下の理由による。すなわち、(1)プローブテストにおける電流テストでは、チップの全ての回路に電流が供給された状態となるため、不良箇所を見逃すリスクが低く、効率的に不良品を検出することができる。また、(2)静止状態でのCMOS(Complementary Metal-Oxide Semiconductor)の電流値は非常に小さいため、潜在的な故障によるものであっても異常値を検出しやすい。また、(3)劣化の主原因であるショート関連の不良の場合も、電流値が大きく増加する現象が生じるため検出しやすい。また、(4)リセット電流などは、短いテスト時間で容易に測定することができる。
なお、電流計測データ以外に、例えば、周波数計測データや、電圧計測データについても有用であり、これらを必要に応じて電流計測データに対して補完的に用いるようにしてもよい。周波数計測データが有用なのは以下の理由による。すなわち、(1)動作マージンの不良を検出しやすい。また、(2)一般的に電流と周波数とは相関が高いので、そのズレを検出することにより回路内部状態の異常を検出することができる。一方、電圧計測データが有用なのは以下の理由による。すなわち、(1)製造バラツキ要因を検出しやすい。また、(2)電源ノイズが要因の異常を検出しやすい。
<バーンイングレード判別処理>
図2は、図1のバーンイングレード判別処理(S100)の例について概要を示したフロー図である。本実施の形態では、図1に示したように、バーンイングレード判別処理(S100)により出力されたBIグレードリスト50に基づいて各チップをグレード毎の組立ロットに分類し、組立ロット毎に後工程でのバーンインテスト工程の実施有無および実施する際のバーンイン時間を制御している。従って、バーンイングレード判別処理(S100)は、本実施の形態の半導体装置の製造方法の中でも中心的な役割を担う処理である。
図2は、図1のバーンイングレード判別処理(S100)の例について概要を示したフロー図である。本実施の形態では、図1に示したように、バーンイングレード判別処理(S100)により出力されたBIグレードリスト50に基づいて各チップをグレード毎の組立ロットに分類し、組立ロット毎に後工程でのバーンインテスト工程の実施有無および実施する際のバーンイン時間を制御している。従って、バーンイングレード判別処理(S100)は、本実施の形態の半導体装置の製造方法の中でも中心的な役割を担う処理である。
まず、プローブテスト工程(S20)で得られた測定結果である計測データ30を入力として、グレード(すなわち、バーンインテストの実施要否および実施する際のバーンイン時間を決定するための品質の区分)の判別のために必要なデータ項目を抽出する(S110)。本実施の形態では、上述したように、主に電流計測データを抽出するものとする。次に、抽出した電流計測データと、チップの個体毎にユニークに割り当てられたID情報(チップID)とを関連付ける(S120)。これにより、チップIDをキーとして電流計測データを把握することができるようになる。
その後、各電流計測データを、必要に応じて、一般的な統計処理で用いられる方法により正規化する(S130)。そして、正規化したデータを用い、グレード判別を行うためのモデルである判別モデル40に基づいて演算を行って、チップ毎にグレードを判別して振り分ける(S140)。判別結果として、本実施の形態では、各グレード(グレード1〜n)に振り分けられたチップのIDのリストであるグレード1チップリスト51〜グレードnチップリスト54のチップリストが出力される。
上述したように、本実施の形態では、グレード1はバーンインテスト工程が不要(バーンイン時間=0)なグレードである。また、グレード2〜nはバーンインテスト工程が必要であり、その際のバーンイン時間の短いものから順に区分したグレードである。品質はグレード1が最も高く、グレードnが最も低いことになる。これらのチップリストは、まとめてBIグレードリスト50として取り扱われる。
以上に説明したバーンイングレード判別処理は、例えば、前工程で用いられる製造装置や検査装置などに組み込まれたソフトウェアプログラムによって実行することができる。また、PC(Personal Computer)等の独立した情報処理装置上で動作するソフトウェアプログラムによって実行するようにしてもよい。
ここで、図2のステップS140で判別の演算に用いる判別モデル40は、ステップS140での処理に先立って予め設定されており、例えば、電流計測データに含まれる電流値などをパラメータや変数とする所定の数式によって表される。この判別モデル40は、プローブテストでの測定結果である計測データ30に基づいて、バーンインテストがFailとなる(以下では「BI不良」と記載する場合がある)であろうチップを推測し、その可能性に応じてグレード2チップリスト52〜グレードnチップリスト54の各チップリストに含めるとともに、BI不良がないと推測されるチップをバーンインテスト工程が不要となるグレード1チップリスト51に含めるよう振り分けるためのものである。以下では、判別モデル40の作成手法について説明する。
<学習による判別モデルの作成>
判別モデル40の作成や定義の手法については特に制限はないが、本実施の形態では、例えば、過去に製造されたチップやロットについて蓄積された各種テストの結果データを学習データとして利用して、いわゆる機械学習やデータマイニングの手法により作成するものとする。これらの手法としては各種のものが一般に知られているが、そのいずれを用いるかについては特に限定されず、各種の手法を適宜用いることができる。
判別モデル40の作成や定義の手法については特に制限はないが、本実施の形態では、例えば、過去に製造されたチップやロットについて蓄積された各種テストの結果データを学習データとして利用して、いわゆる機械学習やデータマイニングの手法により作成するものとする。これらの手法としては各種のものが一般に知られているが、そのいずれを用いるかについては特に限定されず、各種の手法を適宜用いることができる。
本実施の形態では、過去に製造されたチップのうち、後工程のバーンインテスト工程(S50(S51〜S53))で実際にFailしたチップについて、前工程のプローブテスト工程(S20)での計測データ30がどのような傾向を示していたかを分析し、BI不良との間に相関関係を有するプローブテストでのテスト項目を抽出する。そして、抽出したテスト項目における電流値等の測定データをパラメータや変数とした数式を生成して、これを判別モデル40とする。
図3は、判別モデル40を作成する学習処理の全体の流れの例について概要を示したフロー図である。図中のステップS10〜S60は、それぞれ、図1および図17におけるステップS10〜S60の対応するものと同内容であるため、再度の説明は省略する。図3に示した学習処理では、さらに、プローブテスト工程(S20)で得られた測定結果である計測データ30、およびバーンインテスト工程(S50(S51〜S53))で得られたテスト結果であるBI結果データ60を学習データとして入力し、現行の判別モデル40である現判別モデル41から、最新の判別モデル40である新判別モデル42を作成するデータ学習処理(S200)を行うことを示している。
なお、上述したように、入力される学習データとして、最新のテスト結果による計測データ30およびBI結果データ60に加えて、過去に製造されたチップについて蓄積された各種テストの結果である過去データ70も含まれるものとする。すなわち、チップの製造が行われ、新たな計測データ30およびBI結果データ60が得られると、これらのデータに過去データ70を加えたものを学習データとしてデータ学習処理(S200)を繰り返し行うことにより、現判別モデル41を新判別モデル42に漸次改善させていくことができる。従って、データ学習処理(S200)は、例えば、新たな計測データ30およびBI結果データ60が得られたタイミングで都度実行してもよいし、一定期間毎にその間に蓄積された計測データ30およびBI結果データ60を対象として実行するようにしてもよい。
図4は、図3のデータ学習処理(S200)の例について概要を示したフロー図である。まず、プローブテストの測定結果である計測データ30および現判別モデル41を用いて、図2に示したバーンイングレード判別処理(S100)を実行し、各チップのグレードの情報を含むBIグレードリスト50を得る。一方で、実際のバーンインテストの結果であるBI結果データ60から、バーンインテストでFailとなったチップ、すなわちバーンインテストを実施する必要があったチップの情報と、当該バーンインテストにおけるバーンイン時間の情報とを抽出し、そのリストであるBI不良チップリスト61を出力する(S210)。
その後、得られたBIグレードリスト50とBI不良チップリスト61の内容について、チップIDによる関連付けを行い、関連付けられたチップの情報を含むBI誤推定チップリスト62を出力する(S220)。すなわち、BI誤推定チップリスト62には、現判別モデル41を用いたバーンイングレード判別処理(S100)で判別された各チップのグレードの情報と、実際のバーンインテストにおけるバーンイン時間の条件と結果がマッチしていないチップのリストを含む。
これには、例えば、バーンインテストが不要であると判別された(グレード1と判別された)にも関わらず、実際にはバーンインテストでFailとなった(バーンインテストを実施する必要があった)チップや、バーンインテストが必要であるが、バーンイン時間は短時間でよいと判別された(グレード2と判別された)にも関わらず、実際にはそれより長い中時間や長時間のバーンインテストでFailとなったチップ(より長時間のバーンインテストを実施する必要があった)チップのリストが含まれることになる。従って、新たに作成する新判別モデル42は、これらのチップについて適切なグレードを判別することができるモデルとする必要がある。
新判別モデル42を作成するために、まず、計測データ30や過去データ70に記録されているプローブテストでの各テスト項目と、バーンインテストの結果との関連度を所定の手法により算出する(S230)。プローブテストでの各テスト項目について、バーンインがFailとなったチップと、ならなかったチップとで、データの傾向に大きな差があるテスト項目は、バーンインテストの結果(Failとなるかならないか)と関連度が高いといえ、バーンインテストの結果を推測するのに適したテスト項目である。
上記の関連度の算出には、例えば、カイ二乗検定などの各種の統計学的手法等を適宜用いることができる。図5は、プローブテストでの各テスト項目と、バーンインテストの結果との関連度の算出例について示した図である。図5(a)〜(f)の各図では、プローブテストでの各種テスト項目について、1つのグラフにそれぞれ2種類のデータの分布を示しており、いずれも、ピークの高い方がバーンインテストでPassしたチップのデータの分布、ピークの低い方がバーンインテストでFailしたチップのデータの分布を示している。また、各図の下部には、2種類のデータの分布に対して、それらの間の分布としての相違の程度を示す指標として、カイ二乗(Χ2)の値を算出して示している。
例えば、図5(a)では、リーク電流についての“t12”というテスト項目に係るデータの分布の例を示している。この場合、バーンインテストをPassしたチップとFailしたチップのデータの分布は、それぞれ、ピークの高さこそ異なるものの、ピークの位置はほぼ同じ位置となり、これらは分布として相違する程度が低い(一致する程度が高い)。このとき、カイ二乗の値は小さい値(図5(a)の例では1.2)になる。従って、リーク電流についての“t12”というテスト項目は、バーンインテストの結果との関連度が低い(データの分布傾向に差がない)ことから、バーンインテストの実施内容を決定するためのグレードを判別するモデルには不採用とする。
一方、図5(b)では、リセット電流についての“t3”というテスト項目に係るデータの分布の例を示している。この場合、図5(a)の例と異なり、バーンインテストでFailしたチップのピークの位置は、Passしたチップのピークに比べて右に大きくずれており、これらは分布として相違する程度が高い。このとき、カイ二乗の値は大きい値(図5(b)の例では96)になる。従って、リセット電流についての“t3”というテスト項目は、バーンインテストの結果との関連度が高い(データの分布傾向の差が大きい)ことから、バーンインテストの実施内容を決定するためのグレードを判別するモデルに採用する。
他のテスト項目についても同様に、バーンインテストをPassしたチップとFailしたチップのデータの分布についてカイ二乗の値を算出し、例えば、所定の値よりも大きい値となった場合に、対象のテスト項目は、バーンインテストの結果との関連度が高いと判定して、バーンインテストの実施内容を決定するためのグレードを判別するモデルに採用する。
図4に戻り、ステップS230で複数のテスト項目が採用されると、これらのテスト項目に基づいて、各チップを該当するグレードに振り分けるための判別モデルの候補を作成する(S240)。ステップS230において3つ以上のテスト項目が採用された場合には、一般的に、これら多数の項目に基づいて判別の基準となるモデルを設定するのは困難であるが、このような多次元の場合であっても、例えば、主成分分析などの一般的な統計学的手法を用いることで、2次元化を行うことができる。
図6は、複数のテスト項目から判別モデルを作成する例について概要を示した図である。上段の図は、プローブテストにおける“テスト1”、“テスト2”、“テスト3”という3つのテスト項目についての各チップのデータの分布を3次元で表したものである。テスト項目がさらに増えて4次元以上となると、図示することも困難となる。このような状態で、判別の基準となるモデルを設定することは困難である。
ここで、一般的に用いられる手法である主成分分析を施すことで、多次元のデータであっても、図中の“主成分1”および“主成分2”からなる平面上で2次元化することができる。図7は、多次元のデータの分布を主成分分析によって二次元化した場合の例について概要を示した図である。図示するように、“主成分1”と“主成分2”からなる平面上で2次元化された状態であれば、例えば、図中の同心円で示されるような複数のグレードに区分する判別基準を視覚的に容易に設定して、その数式を求めて判別モデルとすることができる。
図7の例では、最も外側の円は、最も品質の低いグレード4に振り分けられるチップを区分するための境界であり、当外円の外側の領域に属するチップはグレード4に振り分けられる。当該領域は過去にバーンインテストがFailした不良のチップが属する領域であることから、グレード4に振り分けられたチップは一律に不良として出荷対象から除外してもよいし、通常のバーンイン時間(例えば36時間)でのバーンインテストを実施してもよい。
外側から2番目の円は、グレード3に振り分けられるチップを区分するための境界であり、当該円と最も外側の円との間の領域に属するチップはグレード3に振り分けられる。当該領域は、その外側が不良チップが属するグレード4の領域に接するため、グレード3に振り分けられたチップについては、バーンインテストを実施するが、その時間は、通常のバーンイン時間(例えば36時間)よりは短い中程度の時間(例えば24時間)とする。
同様に、外側から3番目の円は、グレード2に振り分けられるチップを区分するための境界であり、当該円と外側から2番目の円との間の領域に属するチップはグレード2に振り分けられる。当該領域は、バーンインテストがFailして不良となるリスクは比較的小さい。従って、グレード2に振り分けられたチップについては、品質向上のため短時間(例えば12時間)のバーンインテストを実施する。
また、最も内側の円は、グレード1に振り分けられるチップを区分するための境界であり、当該円の内側の領域に属するチップはグレード1に振り分けられる。当該領域は、不良チップが属するグレード4の領域から十分にマージンがあり、バーンインテストがFailして不良となるリスクはほぼない。従って、グレード1に振り分けられたチップについてはバーンインテストを不要とする(すなわち、バーンイン時間をゼロとする)。
この場合、例えば、グレード1(バーンインテスト不要)に振り分けられたチップが全体の60%で、グレード2(バーンイン時間=12時間)が30%、グレード3(バーンイン時間=24時間)が9.5%、グレード4(不良とし、バーンインテストを行わない)が0.5%であった場合、バーンインテストを要するチップの平均のバーンイン時間は、
12×(0.3/0.4)+24×(0.095/0.4)=14.7時間
となる。通常のバーンインテストにおけるバーンイン時間が36時間であるとすると、21.3時間の削減効果が得られる。仮にグレード4に振り分けられたチップに対してバーンインテストを実施する場合でも、36×(0.005/0.4)=0.45時間という短時間が追加となるだけである。
12×(0.3/0.4)+24×(0.095/0.4)=14.7時間
となる。通常のバーンインテストにおけるバーンイン時間が36時間であるとすると、21.3時間の削減効果が得られる。仮にグレード4に振り分けられたチップに対してバーンインテストを実施する場合でも、36×(0.005/0.4)=0.45時間という短時間が追加となるだけである。
このように、バーンインテストがFailとなる不良チップが予め出荷対象から排除されるようにすることができるとともに、バーンインテストにおけるバーンイン時間を大きく削減して効率的なバーンインテストを実現することができる。
図4に戻り、ステップS230で複数のテスト項目が採用された場合には、例えば、その組み合わせのパターン毎に上記のような主成分分析を行うことにより、判別モデルを複数作成することができる。ステップS240では、これらの判別モデルを判別モデル候補43として出力する。
その後、これらの判別モデル候補43のうち、バーンインテストが必要なチップおよびそれらのグレードを判別する能力(精度や効率など)が高いものを選択する。本実施の形態では、例えば、以下の手法により判別モデル候補43毎にグレード判別率を算出し、この値に基づいて判別モデル候補43から選択する。
まず、図4に示すように、各判別モデル候補43をそれぞれ用いて、再度、図2に示したバーンイングレード判別処理(S100)を実行し、BIグレードリスト50を得る。さらに、判別モデル候補43毎に、BIグレードリスト50に基づいてグレード判別率を算出する(S250)。ここでのグレード判別率は、例えば、対象の判別モデル候補43によって全チップの中からバーンインテストが必要であるチップを判別することができる割合を、グレード毎に重み付けをして算出する。すなわち対象の判別モデル候補43に対応して出力されたBIグレードリスト50におけるバーンインテストが必要な各グレード(グレード2〜グレードn)のチップの数に対して、グレードが低いほど重い重み付けをした加重合計を算出し、これを全チップ数で除算した値とする。
その後、グレード判別率が最も高い判別モデル候補43を選択し、これを現判別モデル41に対して追加して、新判別モデル42として出力する(S260)。以上の処理により、新判別モデル42を得ることができる。
なお、図4の例では、ステップS230において、バーンインテストの結果として、現判別モデル41では適切に判別できなかったチップのリストであるBI誤推定チップリスト62を入力としているが、バーンインがFailとなったチップを全て含むBI不良チップリスト61を入力としてもよい。この場合、新たに得られた判別モデル候補43は、ステップS260で現判別モデル41に対して差分として追加する対象ではなく、現判別モデル41を置換する対象となる。
以上に説明したように、実施の形態1の半導体装置の製造方法によれば、前工程でのプローブテスト工程(S20)における測定結果を用いて、パッケージについてのバーンインテスト工程の要否(省略可否)、および実施する際のバーンイン時間を決定するためのグレードを判定する。これにより、パッケージのうち、バーンインテストが必要(省略不可)と判定されたパッケージを含むロット以外のロットについて、後工程でのバーンインテスト工程を省略することができる。また、バーンインテストを実施するロットについても、グレードに応じて適切なバーンイン時間を設定することができ、バーンインテストに要するコストを大きく低減させることができる。
≪実施の形態2≫
図8は、実施の形態2の半導体装置の製造方法における処理例について概要を示したフロー図である。本実施の形態では、図1に示した実施の形態1におけるフローと異なり、組立ロット20に対するグレードの振り分けを、製造装置が対応可能な場合には、組立工程(S30)ではなく、パッケージテスト工程(S40)において行う。これにより、実施の形態1のフローと比較して組立工程(S30)を従来通りのシンプルなものに維持することができる。
図8は、実施の形態2の半導体装置の製造方法における処理例について概要を示したフロー図である。本実施の形態では、図1に示した実施の形態1におけるフローと異なり、組立ロット20に対するグレードの振り分けを、製造装置が対応可能な場合には、組立工程(S30)ではなく、パッケージテスト工程(S40)において行う。これにより、実施の形態1のフローと比較して組立工程(S30)を従来通りのシンプルなものに維持することができる。
なお、図1に示した実施の形態1のフローでは、ウエハの段階でバーンインテストが必要なロットと不要なロットとを明確に分けて管理することになり、その後の組立工程(S30)が煩雑となり得る。一方で、製品によってはパッケージテスト工程(S41〜S44)を有さないものもあり、その場合でも適用することができるという利点を有する。
図8に示した本実施の形態のフローでは、組立工程(S30)までは図17に示した従来のフローと同様であり、組立ロット20では、バーンインテストが必要なロットと不要なロットとが混在している。一方、パッケージテスト工程(S40)では、バーンイングレード判別処理(S100)により出力されたBIグレードリスト50に基づいて、パッケージテストを経た組立ロット20を、不良品25と、バーンインテストが不要な組立ロット(グレード1)21、およびバーンインテストが必要な組立ロット(グレード2)22〜組立ロット(グレードn)24とに分類する。
具体的には、例えば、パッケージテストを行うテスタ装置が、各チップ(パッケージ品)をテストした後、Failしたチップを不良品25として分類して廃棄する。また、パッケージテストをPassしたチップは、BIグレードリスト50においてリストされているグレード(グレード1〜グレードn)に従って、組立ロット(グレード1)21〜組立ロット(グレードn)24に分類する。
その後のバーンインテスト工程(S51〜S53)は、バーンインテストが必要な組立ロット(グレード2)22〜組立ロット(グレードn)24に分類されたロットに対してのみ行われる。その後、最終テスト工程(S61、S62)が行われる。
なお、実施の形態1の図1とフローと同様に、本実施の形態においても、組立ロット(グレード1)21〜組立ロット(グレード3)23に振り分けられたパッケージについては、まとめて最終テスト工程S61を行い、組立ロット(グレードn)24に振り分けられたパッケージについては別個に最終テスト工程(S62)を行うものとしているが、このようなパターンに限られない。例えば、バーンインテスト工程が不要な組立ロット(グレード1)21に振り分けられたパッケージについては分離した別個の最終テスト工程としてもよいし、組立ロット毎に全て分離した別個の工程としてもよい。
なお、バーンイングレード判別処理(S100)は、図1に示した実施の形態1のものと同内容であり、これに含まれるデータ学習処理(S200)についても図3、図4に示したものと同内容であるため、再度の説明は省略する。
以上に説明したように、実施の形態2の半導体装置の製造方法によれば、組立工程(S30)を従来通りのシンプルなものに維持しつつ、前工程でのプローブテスト工程(S20)における測定結果を用いて、パッケージのグレードを判別する。これにより、パッケージのうち、バーンインテストが必要(省略不可)と判定されたパッケージを含むロット以外のロットについて、後工程でのバーンインテスト工程を省略することができる。また、バーンインテストを実施するロットについても、グレードに応じて適切なバーンイン時間を設定することができ、バーンインテストに要するコストを大きく低減させることができる。
≪実施の形態3≫
上述した実施の形態1および実施の形態2の半導体装置の製造方法では、前工程のプローブテスト工程において得られる計測データを用いてパッケージのグレードを判別し、バーンインテスト工程を効率化している。ここでの計測データとしては、主に電流計測データを用いるものとし、周波数計測データや電圧計測データについても補完的に用いることができるものとしているが、プローブテスト工程以外の他の工程で得られる他の種類のデータについても、BI不良との間に相関関係を有するものが含まれる場合がある。そこで本実施の形態では、プローブテスト工程での計測データに基づいたパッケージのグレード判別に加えて、他の工程で得られる計測データに基づいたパッケージのグレード判別も行う。
上述した実施の形態1および実施の形態2の半導体装置の製造方法では、前工程のプローブテスト工程において得られる計測データを用いてパッケージのグレードを判別し、バーンインテスト工程を効率化している。ここでの計測データとしては、主に電流計測データを用いるものとし、周波数計測データや電圧計測データについても補完的に用いることができるものとしているが、プローブテスト工程以外の他の工程で得られる他の種類のデータについても、BI不良との間に相関関係を有するものが含まれる場合がある。そこで本実施の形態では、プローブテスト工程での計測データに基づいたパッケージのグレード判別に加えて、他の工程で得られる計測データに基づいたパッケージのグレード判別も行う。
図9は、実施の形態3の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態1の図1に示したフローと同様であるため、重複する部分については再度の説明を省略する。
本実施の形態では、図1に示したフローに対して、さらに、ウエハ準備工程(S10)でのテストで得られる計測データ30aを用いて、実施の形態1で説明したのと同様の手法によるバーンイングレード判別処理(S100a)を行い、BIグレードリスト50aを得る。そして、このBIグレードリスト50aと、実施の形態1で説明したプローブテスト工程(S20)での計測データ30bに基づいて得られたBIグレードリスト50bとを合成・マージする。その後は、合成されたBIグレードリスト50に基づいて、実施の形態1と同様に、組立工程(S30)において組立ロットをグレード1〜グレードnに振り分ける(なお、実施の形態1の図1における組立ロット(グレード3)23については図9では図示を省略している)。
ウエハ準備工程(S10)でのテストは主にトランジスタ特性検査であるが、電圧計測や容量計測などの電気的特性の計測結果を計測データ30として利用することもできる。また、他の工程では、例えば、微細欠陥や微小塵についての計測データや、層厚についての計測データなどの物理的特性についてのデータ項目を利用してもよい。
以上に説明したように、実施の形態3の半導体装置の製造方法によれば、プローブテスト工程(S20)に加えて、ウエハ準備工程(S10)に起因するBI不良を考慮して組立ロット20に対するグレードの振り分けを行うことができ、半導体装置の高品質化が可能であるとともに、グレード振り分けの精度を向上させてバーンインテスト工程をより効率化することができる。
≪実施の形態4≫
図10は、実施の形態4の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態2の図8に示したフローと同様であるため、重複する部分については再度の説明を省略する。本実施の形態では、図8に示したフロー、すなわち、組立ロット20に対するグレードの振り分けを、組立工程(S30)ではなくパッケージテスト工程(S40)において行うフローに対して、プローブテスト工程(S20)の計測データではなくパッケージテスト工程(S40)の計測データを用いる。
図10は、実施の形態4の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態2の図8に示したフローと同様であるため、重複する部分については再度の説明を省略する。本実施の形態では、図8に示したフロー、すなわち、組立ロット20に対するグレードの振り分けを、組立工程(S30)ではなくパッケージテスト工程(S40)において行うフローに対して、プローブテスト工程(S20)の計測データではなくパッケージテスト工程(S40)の計測データを用いる。
本実施の形態では、計測データ30に基づくバーンイングレード判別処理(S100)と、得られたBIグレードリスト50に基づく組立ロット20に対するグレードの振り分けを、いずれもパッケージテスト工程(S40)で行うことから、図示するように、パッケージテスト工程(S40)は複数のサブ工程(図中では、パッケージテスト工程1(S40a)〜パッケージテスト工程m(S40b)の各サブ工程)を有するものとする。そして、前段のサブ工程(図中ではパッケージテスト工程1(S40a))で得られた計測データ30を用いてバーンイングレード判別処理(S100)を行い、得られたBIグレードリスト50に基づいて後段のサブ工程(図中ではパッケージテスト工程m(S40b))で組立ロット20に対するグレードの振り分けを行う。
なお、図10の例では、パッケージテスト工程1(S40a)はパッケージテスト工程(S40)の最初のサブ工程であり、パッケージテスト工程m(S40b)は最後のサブ工程であるとして記載されているが、これに限られず、いずれも複数のサブ工程における途中のサブ工程とすることも可能である。
パッケージテスト工程1(S40a)では、プローブテスト工程(S20)と同様に電流計測データを計測データ30として得ることができるため、実施の形態1で説明したのと同様の手法によるバーンイングレード判別処理(S100)を行い、BIグレードリスト50を得ることができる。
以上に説明したように、実施の形態4の半導体装置の製造方法によれば、パッケージテスト工程(S40)(またはその前の組立工程(S30))に起因するBI不良を考慮して組立ロット20に対するグレードの振り分けを行うことができ、半導体装置の高品質化が可能であるとともに、グレード振り分けの精度を向上させてバーンインテスト工程をより効率化することができる。
≪実施の形態5≫
図11は、実施の形態5の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態4の図10に示したフローと同様であるため、重複する部分については再度の説明を省略する。本実施の形態では、上述した実施の形態4と同様に、パッケージテスト工程m(S40b)において組立ロット20に対するグレードの振り分けを行う際に、パッケージテスト工程1(S40a)の計測データ30bを用いるのに加えて、上述した実施の形態1、2と同様に、プローブテスト工程(S20)の計測データ30aも併せて用いるものとする。
図11は、実施の形態5の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態4の図10に示したフローと同様であるため、重複する部分については再度の説明を省略する。本実施の形態では、上述した実施の形態4と同様に、パッケージテスト工程m(S40b)において組立ロット20に対するグレードの振り分けを行う際に、パッケージテスト工程1(S40a)の計測データ30bを用いるのに加えて、上述した実施の形態1、2と同様に、プローブテスト工程(S20)の計測データ30aも併せて用いるものとする。
実施の形態5の半導体装置の製造方法によれば、プローブテスト工程(S20)とパッケージテスト工程1(S40a)とで相関性を有するテスト項目がある場合に、プローブテスト工程(S20)での測定結果である計測データ30aとパッケージテスト工程1(S40a)での測定結果である計測データ30bとを集計し、これを用いてバーンイングレード判別処理(S100)を行ってBIグレードリスト50を得る。したがって、プローブテスト工程(S20)およびパッケージテスト工程(S40)(またはその前の組立工程(S30))に起因するBI不良を考慮して組立ロット20に対するグレードの振り分けを行うことができ、半導体装置の高品質化が可能であるとともに、グレード振り分けの精度を向上させてバーンインテスト工程をより効率化することができる。
また、プローブテスト工程(S20)とパッケージテスト工程(S40)の測定結果の相関性を加味したBIグレードリスト50を得ることができるため、グレード振り分けの精度をより向上させることができるとともに、グレード振り分けの処理を簡略化・効率化することができる。
≪実施の形態6≫
図12は、実施の形態6の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態5の図11に示したフローと同様であるため、重複する部分については再度の説明を省略する。本実施の形態では、上述した実施の形態5と同様に、パッケージテスト工程m(S40b)において組立ロット20に対するグレードの振り分けを行う際に、パッケージテスト工程1(S40a)の計測データ30bを用いるのに加えてプローブテスト工程(S20)の計測データ30aも併せて用いる。
図12は、実施の形態6の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態5の図11に示したフローと同様であるため、重複する部分については再度の説明を省略する。本実施の形態では、上述した実施の形態5と同様に、パッケージテスト工程m(S40b)において組立ロット20に対するグレードの振り分けを行う際に、パッケージテスト工程1(S40a)の計測データ30bを用いるのに加えてプローブテスト工程(S20)の計測データ30aも併せて用いる。
一方で、本実施の形態では、実施の形態5と異なり、プローブテスト工程(S20)でも計測データ30aを利用してバーンイングレード判別処理(S100a)によりBIグレードリスト50aを個別に取得し、これをパッケージテスト工程(S40)での計測データ30bを利用して得られたBIグレードリスト50bと合成する。
実施の形態6の半導体装置の製造方法によれば、実施の形態5と同様に、プローブテスト工程(S20)およびパッケージテスト工程(S40)(またはその前の組立工程(S30))に起因するBI不良を考慮して組立ロット20に対するグレードの振り分けを行うことができ、半導体装置の高品質化が可能であるとともに、グレード振り分けの精度を向上させてバーンインテスト工程をより効率化することができる。特に、実施の形態5と異なり、プローブテスト工程(S20)とパッケージテスト工程(S40)とでテスト項目が異なるなど計測データに相関性がない場合にも有効である。
≪実施の形態7≫
図13は、実施の形態7の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態6の図12に示したフローと同様であるため、重複する部分については再度の説明を省略する。
図13は、実施の形態7の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態6の図12に示したフローと同様であるため、重複する部分については再度の説明を省略する。
本実施の形態では、図12に示したフローに対して、さらに、上述した実施の形態3と同様に、ウエハ準備工程(S10)でのテストで得られる計測データ30aを用いてバーンイングレード判別処理(S100a)を行い、BIグレードリスト50aを得る。そして、このBIグレードリスト50aと、プローブテスト工程(S20)での計測データ30bに基づいて得られたBIグレードリスト50b、およびパッケージテスト工程(S40)での計測データ30cに基づいて得られたBIグレードリスト50cを合成する。その後は、合成されたBIグレードリスト50に基づいて、パッケージテスト工程m(S40b)において組立ロット20をグレード1〜グレードnに振り分ける。
実施の形態6と同様に、ウエハ準備工程(S10)でのテストは主にトランジスタ特性検査であるが、電圧計測や容量計測などの電気的特性の計測結果を計測データ30aとして利用することもできる。また、他の工程では、例えば、微細欠陥や微小塵についての計測データや、層厚についての計測データなどの物理的特性についてのデータ項目を利用してもよい。
実施の形態7の半導体装置の製造方法によれば、ウエハ準備工程(S10)、プローブテスト工程(S20)、およびパッケージテスト工程(S40)(またはその前の組立工程(S30))に起因するBI不良を考慮して組立ロット20に対するグレードの振り分けを行うことができ、半導体装置の高品質化が可能であるとともに、グレード振り分けの精度を向上させてバーンインテスト工程をより効率化することができる。
≪実施の形態8≫
図14は、実施の形態8の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態7の図13に示したフローと同様であるため、重複する部分については再度の説明を省略する。
図14は、実施の形態8の半導体装置の製造方法における処理例について概要を示したフロー図である。基本的な処理の内容は、上述した実施の形態7の図13に示したフローと同様であるため、重複する部分については再度の説明を省略する。
本実施の形態では、図13に示したフローに対して、さらに、組立工程(S30)でのテストで得られる計測データ30cを用いてバーンイングレード判別処理(S100c)を行い、BIグレードリスト50cを得る。そして、このBIグレードリスト50cと、ウエハ準備工程(S10)での計測データ50aに基づいて得られたBIグレードリスト50a、プローブテスト工程(S20)での計測データ30bに基づいて得られたBIグレードリスト50b、およびパッケージテスト工程(S40)での計測データ30dに基づいて得られたBIグレードリスト50dを合成する。その後は、合成されたBIグレードリスト50に基づいて、パッケージテスト工程m(S40m)において組立ロット20をグレード1〜グレードnに振り分ける。
組立工程(S30)でのテストは主にパッケージ基板検査であり、電流計測データや電圧計測データを計測データ30cとして得ることができる。
実施の形態8の半導体装置の製造方法によれば、全ての工程に起因するBI不良を考慮して組立ロット20に対するグレードの振り分けを行うことができ、半導体装置の高品質化が可能であるとともに、グレード振り分けの精度を向上させてバーンインテスト工程をより効率化することができる。
≪実施の形態9≫
図17に示したような従来技術の処理の流れでは、組立(ダイボンド)工程(S30)においてウエハをチップ領域毎に分断(ダイシング)して個片化し、複数のチップを取得(ピックアップ)する。このとき、ブローブテスト(ウエハテスト)工程(S20)でのテスト結果に基づいて良品チップのみをピックアップするが、従来技術では、どのチップからピックアップするかという順序は特に規定されず、生産都合などにより任意に決定される場合が多い。
図17に示したような従来技術の処理の流れでは、組立(ダイボンド)工程(S30)においてウエハをチップ領域毎に分断(ダイシング)して個片化し、複数のチップを取得(ピックアップ)する。このとき、ブローブテスト(ウエハテスト)工程(S20)でのテスト結果に基づいて良品チップのみをピックアップするが、従来技術では、どのチップからピックアップするかという順序は特に規定されず、生産都合などにより任意に決定される場合が多い。
この場合、例えば、低品質のチップ(プローブテストの結果良品チップとされたものの中でも相対的に低品質のもの)から先にピックアップしてしまうと、ピックアップ時のチッピング(チップの欠け、破損)により、周辺に残された高品質のチップに欠けたSiなどが付着して不良品となるオーバーキルが生じる場合がある。また、2回目以降のピックアップ処理の際には、組立装置(ダイボンダ)において再セットアップが行われるが、その際に周辺に残された高品質のチップが振動等により干渉して破損する場合もある。そこで、高品質のチップ(例えばバーンインテスト不要と判断されるもの)から順にピックアップすることが考えられる。
図18は、従来の組立工程(S30)におけるチップのピックアップの処理の流れの例について概要を示したフロー図である。まず、ウエハのセットアップとして、対象のウエハを組立装置(ダイボンダ)にセットし(S31)、アライメント(位置合わせ)を行う(S32)。このとき、組立装置は、ウエハ上に予め設定された位置合わせ用のターゲットダイおよびチェックダイを認識して、これらを基準にウエハの位置を調整する。
図19は、従来の組立工程(S30)におけるチップのピックアップ手法の例について概要を示した図である。図中の円はウエハを示しており、各格子はチップ領域を示している。各チップ(ダイ)は、網掛けの有無および網掛けの種類により、高品質(バーンインテスト不要)のチップ(数は多い)、低品質(バーンインテスト必要)のチップ(数は少ない)、およびプローブテストでFailしたためピックアップの対象とならない不良チップに分類して示されている。
さらに、図中では、ウエハの概ね四隅に設定された1つのターゲットダイ、および3つのチェックダイが示されている。ターゲットダイは座標が固定されており、また、各チェックダイは有効領域内で座標が固定されている。ターゲットダイおよび各チェックダイの設定手法は特に限定されないが、例えば、ウエハ主面上で中心を原点としてXY軸をとり、各象限において、ウエハの隅付近で原点に対する点対称となる位置にそれぞれ設定することができる。アライメント(S32)の際にはこれらのターゲットダイおよびチェックダイが所定の位置にくるようにウエハの位置を調整する。
図18に戻り、その後、1回目のチップのピックアップを行う(S34)。ここでピックアップするチップの順序は、上述したように、従来技術では特に規定されずに任意である場合が多い。この場合には、低品質のチップが先にピックアップされる場合があり、チッピング等により周辺に残された高品質のチップに対するオーバーキルが生じるリスクが高くなる。従って、1回目のピックアップでは高品質のチップから優先的にピックアップすることが望ましい。
一般的な組立装置では、ピックアップ終了後にウエハはいったん取り出され、さらにピックアップを行う場合には再セットアップが必要となることから、2回目のピックアップを行うために対象のウエハを組立装置に再セットし(S35)、再アライメントを行う(S36)。しかしながら、従来技術では、再アライメントが、ターゲットダイやチェックダイの周辺のチップが存在しないことによりエラーとなる場合がある(S37)。
これは、従来技術では、1回目のピックアップ(S34)においてピックアップするチップの順序を任意とした場合はもちろん、たとえ高品質のチップから優先的にピックアップする場合であっても、ターゲットダイやチェックダイの周辺のチップが1回目のピックアップの対象となってピックアップされてしまう場合があるためである。この場合、組立装置による自動的なアライメントができないことから、人手でのアシストによるアライメントが行われ(S38)、その後2回目のピックアップが行われる(S39)。図18の例では、2回目のピックアップで必要なチップは全てピックアップされ、その後、ウエハが組立装置からアンロードされて(S40)、ピックアップ処理が終了する。
このように、従来技術では、低品質のチップが1回目のピックアップでピックアップされる場合に、チッピング等によって周辺の高品質のチップに対するオーバーキルが生じる場合がある。また、高品質のチップから先にピックアップする場合であっても、1回目のピックアップでターゲットダイやチェックダイの周辺のチップがピックアップされてしまい、2回目のピックアップの際にアライメントエラーが生じて人手によるアシストが必要となるなど、作業効率が著しく低下する場合がある。
そこで本実施の形態では、上述した実施の形態1の手法を用いることで、組立工程(S30)においてバーンインテストについての品質に応じて各チップをグレード毎に分類し、高品質のチップ(グレードが高いチップ)から順にピックアップする。これにより、1回目のピックアップの際に高品質のチップに対してオーバーキルが発生するのを可能な限り抑止し、高品質化することが可能となる。
さらに、本実施の形態では、ターゲットダイやチェックダイの周辺のチップが1回目のピックアップでピックアップされないよう、これらのチップが仮に高品質であっても強制的にグレードを下げて、2回目のピックアップの対象となるようにする。
図15は、本実施の形態の組立工程(S30)におけるチップのピックアップの処理の流れの例について概要を示したフロー図である。ウエハのセット(S31)およびアライメント(S32)は、上述の図18のフローと同様であるため、説明は省略する。その後、本実施の形態では、ターゲットダイおよびチェックダイ周辺のチップが高品質である、すなわちバーンインテストを不要とするグレード1である場合に、これをバーンインテストが必要となるグレード2以下として強制的にデータを変更する(S33)。これにより、グレードを下げられたチップは、1回目のピックアップの対象とならず、2回目のピックアップの対象となる。
図16は、本実施の形態の組立工程(S30)におけるチップのピックアップ手法の例について概要を示した図である。上述の図19と同様に、各チップ(ダイ)は、網掛けの有無および網掛けの種類により、1回目のピックアップの対象となる高品質(グレード1、バーンインテスト不要)のチップ、2回目のピックアップの対象となる低品質(グレード2、バーンインテスト必要)のチップ、およびプローブテストでFailした不良チップに分類して示されている。また、1つのターゲットダイ、および3つのチェックダイが示されている。
図16の例では、さらに、ターゲットダイおよび各チェックダイの周辺の高品質のチップについては、強制的にグレードが下げられて2回目ピックアップの対象とされたことを示している。なお、ターゲットダイおよびチェックダイの「周辺」のチップとは、図示するように、ターゲットダイ等と辺もしくは頂点が接するチップを指すが、ターゲットダイ等の近傍に適宜設定された所定の範囲に属するチップとしてもよい。また、ターゲットダイおよびチェックダイの周辺のチップに加えて、ターゲットダイおよびチェックダイ自体についても、高品質(グレード1)に分類されている場合には低品質(グレード2)に変更し、1回目のピックアップにおいてピックアップされないようにする。
図15に戻り、その後、1回目のチップのピックアップを行う(S34)。ここでは高品質(グレード1)のチップを優先してピックアップする。すなわち、低品質(グレード2)のチップはピックアップされず、また、ターゲットダイ、チェックダイおよびその周辺のチップについても、強制的にグレードを下げられていることからピックアップされずにウエハ上に残る。
1回目のピックアップ終了後、図18のフローと同様に、2回目のピックアップを行うために対象のウエハを組立装置に再セットし(S35)、再アライメントを行う(S36)。図15の例では、ターゲットダイ、チェックダイおよびその周辺のチップが残っているため、組立装置はこれらを認識してウエハの位置を調整することができる。従って、2回目のピックアップを行う組立装置は、1回目のピックアップ時と同一の組立装置に限られず、他の組立装置とすることも可能である。その後、2回目のピックアップが行われる(S39)。図15の例では、2回目のピックアップで低品質(グレード2)のチップはチェックダイも含めて全てピックアップされ、その後、ウエハが組立装置からアンロードされて(S40)、ピックアップ処理が終了する。
なお、本実施の形態では、ピックアップの回数を2回として、グレード1(高品質)→グレード2(低品質)の順でピックアップする場合を例としているが、グレードの分類数に応じてピックアップ回数をさらに増やしてもよい。例えば、図1等に示すように、グレードをn個(グレード1〜n)に分類する場合、グレード毎にn回に分けてピックアップしてもよいし、複数のグレードをまとめてm回(2≦m<n)に分けてピックアップしてもよい。このとき、例えば、図15のグレード変更処理(S33)において、ターゲットダイおよびチェックダイと、これらの周辺のチップのグレードを最も低いグレードnに設定して、最終回のピックアップでチェックダイも含めて全てピックアップされるようにする。
以上に説明したように、実施の形態9の半導体装置の製造方法によれば、組立工程において、各チップを品質に基づいてグレードに分類し、高品質のチップ(グレードが高いチップ)から優先的にピックアップする。これにより、1回目のピックアップの際に低品質のチップがピックアップされるのを回避し、チッピング等により周辺に存在する高品質のチップに対するオーバーキルが生じるのを可能な限り抑止して高品質化することができる。
さらに、本実施の形態では、ターゲットダイやチェックダイ、およびその周辺のチップについて、高品質であっても強制的にグレードを最も低いものに下げて、最終回のピックアップの対象となるようにする。これにより、ターゲットダイやチェックダイおよびその周辺のチップが先にピックアップされてしまうことを回避し、その後のピックアップの際のウエハの再アライメントにおいてこれらのチップを基準とした位置合わせができずに作業効率が大きく低下することを防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、組立ロット20をグレード毎に振り分ける際にいずれの工程の測定結果を用いるかのバリエーションとしては、上記の実施の形態1〜8に示した各パターンに限られず、ウエハ準備工程(S10)、プローブテスト工程(S20)、組立工程(S30)、およびパッケージテスト工程(S40)の各工程の全てもしくはいずれか1つ以上の工程で得られた計測データ30を適宜組み合わせ、もしくは各計測データ30からそれぞれ判別されたBIグレードリスト50を適宜組み合わせて、これに基づいて振り分けることができる。
その他、実施の形態に記載された内容の一部を以下に記載する。
(1)(a)半導体ウエハの主面に複数の半導体チップを形成する工程と、(b)前記各半導体チップについての電気的テストを行う工程と、(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、(d)前記パッケージに対してバーンインテストを行う工程と、(e)前記(a)工程と前記(b)工程の少なくとも一方での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有し、前記(e)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、前記(c)工程では、組み立てられた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(e)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、前記(d)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う、半導体装置の製造方法。
(2)(1)の半導体装置の製造方法において、さらに、(f)過去に製造された前記半導体装置に係る、前記(a)工程で得られた前記計測データと、前記(d)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(a)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(g)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、前記(d)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、を有し、前記(e)工程では、前記(f)工程で作成された前記判別モデルと、前記(g)工程で作成された前記判別モデルのいずれか一方、もしくは双方を合成した判別モデルを用いて、前記(a)工程での前記計測データと、前記(b)工程での前記計測データと、に基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。
(3)(a)半導体ウエハの主面に複数の半導体チップを形成する工程と、(b)前記各半導体チップについての電気的テストを行う工程と、(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、(d)前記各パッケージについての電気的テストを行う工程と、(e)前記パッケージに対してバーンインテストを行う工程と、(f)前記(a)工程、前記(b)工程、前記(c)工程、および前記(d)工程の少なくとも1つ以上の工程での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有し、前記(f)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、前記(d)工程では、電気的テストが行われた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(f)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、前記(e)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う、半導体装置の製造方法。
(4)(3)の半導体装置の製造方法において、さらに、(g)過去に製造された前記半導体装置に係る、前記(a)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(a)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(h)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(i)過去に製造された前記半導体装置に係る、前記(c)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(c)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(j)過去に製造された前記半導体装置に係る、前記(d)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(d)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、を有し、前記(f)工程では、前記(g)工程で作成された前記判別モデルと、前記(h)工程で作成された前記判別モデルと、前記(i)工程で作成された前記判別モデルと、前記(j)工程で作成された前記判別モデルのいずれか1つ、もしくはいずれか1つ以上を合成した判別モデルを用いて、前記(b)工程での前記計測データに基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。
(5)(3)の半導体装置の製造方法において、さらに、(g)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、過去に製造された前記半導体装置に係る、前記(d)工程で得られた前記計測データと、を集計した計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程と前記(d)工程の少なくとも一方での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程を有し、前記(f)工程では、前記判別モデルを用いて、前記(b)工程と前記(d)工程の少なくとも一方での前記計測データに基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。
(1)(a)半導体ウエハの主面に複数の半導体チップを形成する工程と、(b)前記各半導体チップについての電気的テストを行う工程と、(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、(d)前記パッケージに対してバーンインテストを行う工程と、(e)前記(a)工程と前記(b)工程の少なくとも一方での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有し、前記(e)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、前記(c)工程では、組み立てられた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(e)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、前記(d)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う、半導体装置の製造方法。
(2)(1)の半導体装置の製造方法において、さらに、(f)過去に製造された前記半導体装置に係る、前記(a)工程で得られた前記計測データと、前記(d)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(a)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(g)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、前記(d)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、を有し、前記(e)工程では、前記(f)工程で作成された前記判別モデルと、前記(g)工程で作成された前記判別モデルのいずれか一方、もしくは双方を合成した判別モデルを用いて、前記(a)工程での前記計測データと、前記(b)工程での前記計測データと、に基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。
(3)(a)半導体ウエハの主面に複数の半導体チップを形成する工程と、(b)前記各半導体チップについての電気的テストを行う工程と、(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、(d)前記各パッケージについての電気的テストを行う工程と、(e)前記パッケージに対してバーンインテストを行う工程と、(f)前記(a)工程、前記(b)工程、前記(c)工程、および前記(d)工程の少なくとも1つ以上の工程での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有し、前記(f)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、前記(d)工程では、電気的テストが行われた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(f)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、前記(e)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う、半導体装置の製造方法。
(4)(3)の半導体装置の製造方法において、さらに、(g)過去に製造された前記半導体装置に係る、前記(a)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(a)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(h)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(i)過去に製造された前記半導体装置に係る、前記(c)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(c)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、(j)過去に製造された前記半導体装置に係る、前記(d)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(d)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程と、を有し、前記(f)工程では、前記(g)工程で作成された前記判別モデルと、前記(h)工程で作成された前記判別モデルと、前記(i)工程で作成された前記判別モデルと、前記(j)工程で作成された前記判別モデルのいずれか1つ、もしくはいずれか1つ以上を合成した判別モデルを用いて、前記(b)工程での前記計測データに基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。
(5)(3)の半導体装置の製造方法において、さらに、(g)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、過去に製造された前記半導体装置に係る、前記(d)工程で得られた前記計測データと、を集計した計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程と前記(d)工程の少なくとも一方での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程を有し、前記(f)工程では、前記判別モデルを用いて、前記(b)工程と前記(d)工程の少なくとも一方での前記計測データに基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。
10…ウエハロット、
20…組立ロット、21…組立ロット(グレード1)、22…組立ロット(グレード2)、23…組立ロット(グレード3)、24…組立ロット(グレードn)、25…不良品、
30、30a〜d…計測データ、
40、40a〜d…判別モデル、41…現判別モデル、42…新判別モデル、43…判別モデル候補、
50、50a〜d…BIグレードリスト、51…グレード1チップリスト、52…グレード2チップリスト、53…グレード3チップリスト、54…グレードnチップリスト、
60…BI結果データ、61…BI不良チップリスト、62…BI誤推定チップリスト、
70…過去データ
20…組立ロット、21…組立ロット(グレード1)、22…組立ロット(グレード2)、23…組立ロット(グレード3)、24…組立ロット(グレードn)、25…不良品、
30、30a〜d…計測データ、
40、40a〜d…判別モデル、41…現判別モデル、42…新判別モデル、43…判別モデル候補、
50、50a〜d…BIグレードリスト、51…グレード1チップリスト、52…グレード2チップリスト、53…グレード3チップリスト、54…グレードnチップリスト、
60…BI結果データ、61…BI不良チップリスト、62…BI誤推定チップリスト、
70…過去データ
Claims (10)
- (a)半導体ウエハの主面に複数の半導体チップを形成する工程と、
(b)前記各半導体チップについての電気的テストを行う工程と、
(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、
(d)前記パッケージに対してバーンインテストを行う工程と、
(e)前記(b)工程での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有し、
前記(e)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、
前記(c)工程では、組み立てられた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(e)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、
前記(d)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(e)工程で用いる前記計測データは、前記(b)工程での電流についてのテストに係る前記計測データである、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、さらに、
(f)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、前記(d)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程を有し、
前記(e)工程では、前記判別モデルを用いて、前記(b)工程での前記計測データに基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(c)工程では、前記半導体ウエハを前記半導体チップ毎に分断する際に、前記各半導体チップについて前記(e)工程において判別された前記第1〜第nのグレードの順に複数回に分けて分断し、前記半導体チップを取り出す、半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記(c)工程では、前記半導体ウエハを前記半導体チップ毎に分断する前に、前記半導体ウエハの位置決めの基準となる所定の複数の前記半導体チップおよびその周辺の前記半導体チップについて、前記(e)工程において判別された前記グレードを前記第nのグレードに変更する、半導体装置の製造方法。 - (a)半導体ウエハの主面に複数の半導体チップを形成する工程と、
(b)前記各半導体チップについての電気的テストを行う工程と、
(c)前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、
(d)前記各パッケージについての電気的テストを行う工程と、
(e)前記パッケージに対してバーンインテストを行う工程と、
(f)前記(b)工程での計測データに基づいて、前記半導体チップ毎に品質を区分するグレードを判別する工程と、を有し、
前記(f)工程では、前記半導体チップ毎に、バーンインテストが不要なものを第1のグレードに区分し、バーンインテストが必要なものについてバーンイン時間を短く設定するものから順に第2〜第nのグレード(n≧2)に区分し、
前記(d)工程では、電気的テストが行われた前記各パッケージを、それぞれ前記パッケージに含まれる前記半導体チップについて前記(f)工程において判別された前記第1〜第nのグレードに対応する第1〜第nのロットに分類し、
前記(e)工程では、前記第2〜第nのロットに含まれる前記パッケージについてのみ、対応する前記第2〜第nのグレードに対して設定されたバーンイン時間によりバーンインテストを行う、半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
前記(f)工程で用いる前記計測データは、前記(b)工程での電流についてのテストに係る前記計測データである、半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、さらに、
(g)過去に製造された前記半導体装置に係る、前記(b)工程で得られた前記計測データと、前記(e)工程でのバーンインテストの結果と、に基づいて、前記半導体チップについて、前記(b)工程での前記計測データに基づいて前記グレードを判別するための判別モデルを作成する工程を有し、
前記(f)工程では、前記判別モデルを用いて、前記(b)工程での前記計測データに基づいて、前記半導体チップ毎に前記グレードを判別する、半導体装置の製造方法。 - コンピュータに、
(a)半導体ウエハの主面に形成された複数の半導体チップについての電気的テストにより得られた計測データの入力を受け付け、前記計測データから所定のテスト項目に係るデータを抽出する手順と、
(b)前記(a)手順で抽出した前記データを前記半導体チップの識別情報と関連付ける手順と、
(c)前記(a)手順で抽出した前記データを正規化する手順と、
(d)前記半導体チップが前記半導体ウエハから分断されて半導体装置としてパッケージに組み立てられた後に前記パッケージに対して行われるバーンインテストについて、前記(c)手順で正規化した前記データに基づいて、前記半導体チップ毎に要否および必要とする場合のバーンイン時間を決定するためのグレードを判別して、前記グレード毎に属する前記半導体チップの情報を出力する手順と、を実行させる、プログラム。 - 請求項9に記載のプログラムにおいて、さらに、コンピュータに、
(e)過去に製造された前記半導体装置に係る、前記計測データと、バーンインテストの結果と、の情報に基づいて、前記半導体チップについて、前記(b)工程において前記区分を判別するための判別モデルを作成する手順、を実行させ、
前記(d)手順では、前記判別モデルを用いて、前記(c)手順で正規化した前記データに基づいて、前記半導体チップ毎に前記グレードを判別する、プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015091055 | 2015-04-28 | ||
JP2015091055 | 2015-04-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016213430A true JP2016213430A (ja) | 2016-12-15 |
Family
ID=57552089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015214884A Pending JP2016213430A (ja) | 2015-04-28 | 2015-10-30 | 半導体装置の製造方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016213430A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190043321A (ko) * | 2017-10-18 | 2019-04-26 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
WO2019163108A1 (ja) * | 2018-02-23 | 2019-08-29 | ヤマハ発動機株式会社 | ダイピックアップ方法及び装置 |
CN112114242A (zh) * | 2020-08-20 | 2020-12-22 | 江苏艾科半导体有限公司 | 一种自动化ic测试的在线监测和分析方法 |
CN112655071A (zh) * | 2018-09-12 | 2021-04-13 | 东京毅力科创株式会社 | 学习装置、推断装置以及已学习模型 |
WO2024053414A1 (ja) * | 2022-09-09 | 2024-03-14 | 株式会社デンソー | 特性予測システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167876A (ja) * | 1997-08-14 | 1999-03-09 | Hitachi Tokyo Electron Co Ltd | ダイ認識方法および半導体製造装置 |
US6483334B1 (en) * | 2000-09-28 | 2002-11-19 | United Microelectronics Corp. | Method for reliability testing of semiconductor IC |
JP2008002900A (ja) * | 2006-06-21 | 2008-01-10 | Nec Electronics Corp | 半導体装置のスクリーニング方法と装置並びにプログラム |
-
2015
- 2015-10-30 JP JP2015214884A patent/JP2016213430A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167876A (ja) * | 1997-08-14 | 1999-03-09 | Hitachi Tokyo Electron Co Ltd | ダイ認識方法および半導体製造装置 |
US6483334B1 (en) * | 2000-09-28 | 2002-11-19 | United Microelectronics Corp. | Method for reliability testing of semiconductor IC |
JP2008002900A (ja) * | 2006-06-21 | 2008-01-10 | Nec Electronics Corp | 半導体装置のスクリーニング方法と装置並びにプログラム |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102473662B1 (ko) * | 2017-10-18 | 2022-12-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
CN109686679A (zh) * | 2017-10-18 | 2019-04-26 | 三星电子株式会社 | 制造半导体封装的方法 |
JP2019074529A (ja) * | 2017-10-18 | 2019-05-16 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置の製造方法 |
CN109686679B (zh) * | 2017-10-18 | 2023-11-14 | 三星电子株式会社 | 制造半导体封装的方法 |
KR20190043321A (ko) * | 2017-10-18 | 2019-04-26 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
JP7217127B2 (ja) | 2017-10-18 | 2023-02-02 | 三星電子株式会社 | 半導体装置の製造方法 |
CN111656504A (zh) * | 2018-02-23 | 2020-09-11 | 雅马哈发动机株式会社 | 裸片拾取方法及装置 |
JP7008124B2 (ja) | 2018-02-23 | 2022-01-25 | ヤマハ発動機株式会社 | ダイピックアップ方法及び装置 |
JPWO2019163108A1 (ja) * | 2018-02-23 | 2021-01-07 | ヤマハ発動機株式会社 | ダイピックアップ方法及び装置 |
CN111656504B (zh) * | 2018-02-23 | 2023-08-22 | 雅马哈发动机株式会社 | 裸片拾取方法及装置 |
WO2019163108A1 (ja) * | 2018-02-23 | 2019-08-29 | ヤマハ発動機株式会社 | ダイピックアップ方法及び装置 |
CN112655071A (zh) * | 2018-09-12 | 2021-04-13 | 东京毅力科创株式会社 | 学习装置、推断装置以及已学习模型 |
CN112655071B (zh) * | 2018-09-12 | 2024-04-16 | 东京毅力科创株式会社 | 学习装置、推断装置以及已学习模型 |
CN112114242A (zh) * | 2020-08-20 | 2020-12-22 | 江苏艾科半导体有限公司 | 一种自动化ic测试的在线监测和分析方法 |
CN112114242B (zh) * | 2020-08-20 | 2024-03-22 | 江苏艾科半导体有限公司 | 一种自动化ic测试的在线监测和分析方法 |
WO2024053414A1 (ja) * | 2022-09-09 | 2024-03-14 | 株式会社デンソー | 特性予測システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6310782B2 (ja) | 半導体装置の製造方法およびプログラム | |
US7194366B2 (en) | System and method for estimating reliability of components for testing and quality optimization | |
JP2016213430A (ja) | 半導体装置の製造方法およびプログラム | |
US8417477B2 (en) | Methods and apparatus for local outlier detection | |
US8009895B2 (en) | Semiconductor wafer analysis system | |
US7421358B2 (en) | Method and system for measurement data evaluation in semiconductor processing by correlation-based data filtering | |
JP4786505B2 (ja) | 不良検出方法 | |
US8627266B2 (en) | Test map classification method and fabrication process condition setting method using the same | |
US7174281B2 (en) | Method for analyzing manufacturing data | |
US7386420B2 (en) | Data analysis method for integrated circuit process and semiconductor process | |
JP6656984B2 (ja) | 半導体装置の製造方法 | |
CN113488401B (zh) | 一种芯片测试方法及装置 | |
JP2011187836A (ja) | 半導体製造装置の管理方法及び管理システム | |
US6898539B2 (en) | Method for analyzing final test parameters | |
JP2002368056A (ja) | 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体 | |
CN117272122B (zh) | 晶圆异常的共性分析方法及装置、可读存储介质、终端 | |
CN115362457B (zh) | 预测容易发生过早使用寿命失效的裸片 | |
TWI731671B (zh) | 異常晶片檢測方法與異常晶片檢測系統 | |
JP5015227B2 (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 | |
CN113625149A (zh) | 异常芯片检测方法与异常芯片检测*** | |
Ooi et al. | Predictive die-level reliability-yield modeling for deep sub-micron devices | |
WO2014024178A1 (en) | Method of improving wafer yield | |
JP2005011829A (ja) | 生存期待率推定方法、歩留まり推定方法、ウェハ検査方法及びプログラム | |
KR20080113546A (ko) | 반도체 제조 공정에서의 수율 분석 시스템 및 방법 | |
JP2005142187A (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190813 |