KR101802775B1 - 공명 터널 소자 및 그 제조 방법 - Google Patents

공명 터널 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101802775B1
KR101802775B1 KR1020160033647A KR20160033647A KR101802775B1 KR 101802775 B1 KR101802775 B1 KR 101802775B1 KR 1020160033647 A KR1020160033647 A KR 1020160033647A KR 20160033647 A KR20160033647 A KR 20160033647A KR 101802775 B1 KR101802775 B1 KR 101802775B1
Authority
KR
South Korea
Prior art keywords
material layer
layer
organic material
semiconductor layer
inorganic material
Prior art date
Application number
KR1020160033647A
Other languages
English (en)
Other versions
KR20170109461A (ko
Inventor
박진홍
심재우
이성주
조정호
우한영
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020160033647A priority Critical patent/KR101802775B1/ko
Publication of KR20170109461A publication Critical patent/KR20170109461A/ko
Application granted granted Critical
Publication of KR101802775B1 publication Critical patent/KR101802775B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7311Tunnel transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 공명 터널 소자(resonant tunneling device)는 축퇴된 반도체층; 축퇴된 반도체층 상에 형성되는 제 1 무기물층; 제 1무기물층 상에 형성되는 유기물층; 및 유기물층 상에 형성되는 전극층을 포함하되, 유기물층은 불연속적인 복수의 에너지 준위를 갖도록 형성된다.

Description

공명 터널 소자 및 그 제조 방법{RESONANT TUNNELING DEVICE AND MANUFACTURING METHOD THERE OF}
본 발명은 복수의 에너지 준위를 갖는 유기물층을 포함하는 공명 터널 소자 및 그 제조 방법에 관한 것이다.
공명 터널 소자(resonant tunneling device)는 인가된 전압이 증가함에도 불구하고 전류가 감소하는 부성 미분 저항(negative differential resistance) 특성을 보이는 소자 중 하나이다. 공명 터널 효과를 이용하기 위해서는 에너지가 특정 불연속 값을 갖는 층을 형성시켜야하기 때문에 밴드 갭(band gap) 에너지가 다양한 여러 물질들을 적층해야 한다.
이러한 공명 터널 소자와 관련하여, 선행기술인 한국등록특허 제 10- 1031798호는 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법에 대해 개시하고 있다. 또한, 선행기술인 한국등록특허 제2007-0118440호는 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를 이용한 유기 전계발광 표시장치에 대해 개시하고 있다.
그러나, 기존의 무기물 기반(실리콘(Si), 저마늄(Ge), 주기율표의 III-V 족 원소에 대한 화합물 등)의 공명 터널 소자의 경우 격자 부정합으로 인하여 밴드 구조가 상이한 물질의 적층이 어려운 문제가 있다. 또한, 전하 장벽이 상대적으로 낮게 형성되기 때문에 열이온방출 전류(thermionic emission current)가 증가하는 문제가 있다. 이로 인해 대부분의 연구 결과는 낮은 피크(peak)와 벨리(valley)간 전류 비(peak-to-valley current ratio, PVCR)를 보이거나 극저온 상태에서 부성 미분 저항 특성을 확인하는 수준에 머물러 있다. 따라서, 로직회로에 적용하기 위한 높은 PVCR의 확보와 상온에서 구동 가능한 새로운 구조의 공명 터널 소자의 개발이 요구되고 있다.
본 발명은 전술한 문제점을 해결하기 위하여, 본 발명의 일 실시예는 밴드 갭 에너지가 큰 무기물층과 불연속적인 복수의 에너지 준위를 갖도록 형성된 유기물층을 통하여 열이온방출 전류의 영향을 줄이고, 상온에서 구동 가능한 공명 터널 소자를 제공하는 데에 그 목적이 있다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 더 존재할 수 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 공명 터널 소자는 축퇴된 반도체층; 축퇴된 반도체층 상에 형성되는 제 1 무기물층; 제 1무기물층 상에 형성되는 유기물층; 및 유기물층 상에 형성되는 전극층을 포함하되, 유기물층은 불연속적인 복수의 에너지 준위를 갖도록 형성된다.
또한, 본 발명의 일 실시예에 따른 공명 터널 소자의 제조 방법은 축퇴된 반도체층을 형성하는 단계; 축퇴된 반도체층 상에 제 1 무기물층을 형성하는 단계; 제1 무기물층 상에 유기물층을 형성하는 단계; 및 유기물층 상에 전극층을 형성하는 단계를 포함하되, 유기물층은 불연속적인 복수의 에너지 준위를 갖도록 형성된다.
본 발명의 일 실시예에 따른 공명 터널 소자에 의하면, 밴드 갭 에너지가 큰 무기물층을 장벽층(barrier layer)으로 사용함으로써 높은 전하 장벽을 확보하고, 불연속적인 복수의 에너지 준위를 갖도록 형성된 유기물층을 통하여 열이온방출 전류의 영향을 최대한 억제시킬 수 있다.
또한, 공액성 분자간 연결고리의 치환을 통해 양자 에너지 상태의 간격을 0.1 eV 이상으로 제어할 수 있기 때문에 상온에서 안정적으로 동작할 뿐만 아니라 다중 부성 미분 저항 특성의 구현이 가능하다는 장점이 있다.
도 1a 및 도1b는 본 발명의 일 실시예에 따른 공명 터널 소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 공명 터널 소자의 제작 방법을 설명하기 위한 순서도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 공명 터널 소자의 제작 방법을 상세하게 설명하기 위한 세부 과정을 도시한 도면이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 공명 터널 소자의 작동 원리를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 제 2 무기물층이 공명 터널 소자에 미치는 영향을 설명하기 위한 도면이다.
도 8 은 본 발명의 일 실시예에 따른 공명 터널 소자의 전기적 성능 측정 결과를 도시한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1a 및 도1b는 본 발명의 일 실시예에 따른 공명 터널 소자의 단면도이다.
도 1a를 참조하면, 본 발명의 공명 터널 소자는 축퇴된 반도체층(110), 제 1 무기물층(120), 유기물층(130) 및 전극층(140)을 포함한다. 여기서, 제 1무기물층(120)은 밴드 갭 에너지가 큰 반도체 물질일 수 있다. 또한, 유기물층(130)은 불연속적인 복수의 에너지 준위를 갖도록 형성되며 에너지 준위 제어가 가능한 고분자 중합체로 구성될 수 있다. 이러한 무기물층(120)과 유기물층(130)의 적층구조를 통하여 높은 전하 장벽을 확보하기 때문에 열이온방출 전류를 감소시킬 수 있다. 또한, 공액성 분자간 연결고리의 치환을 통해 양자 에너지 상태의 간격을 0.1 eV 이상으로 제어할 수 있기 때문에 상온에서 안정적으로 동작할 뿐만 아니라 다중 부성 미분 저항 특성의 구현도 가능하다는 장점이 있다.
도 1a를 참조하면, 축퇴된 반도체층(110)은 n형 반도체층이거나 p형 반도체층일 수 있다. 이때, 축퇴된 반도체층(110)은 각 극성에 맞게 고농도로 도핑된 것을 의미한다. 이러한 도핑 방법으로는 이온 임플란테이션(ion implantation), 인시츄(in-situ), 가스(gas) 도핑, 화학적(chemical) 도핑 중 적어도 하나가 사용될 수 있으나 이에 한정되는 것은 아니다.
또한, 축퇴된 반도체층(110)은 축퇴된 실리콘, 저마늄(Ge), 주기율표의 III-V 족 원소에 대한 반도체 뿐만 아니라 이황화몰리브덴(MoS2), 이셀레늄화몰레브덴(MoSe2), 이황화텅스텐(WS2), 이셀레늄화텅스텐(WSe2) 중 적어도 하나로 이루어질 수 있으나 이에 한정되는 것은 아니며, 2차원 물질을 포함한 축퇴된 영역으로 도핑이 가능한 모든 반도체 물질로 이루어질 수 있다.
제 1 무기물층(120)은 축퇴된 반도체층(110) 상에 형성될 수 있다. 이러한 제 1 무기물층(120)은 극박막으로 형상될 수 있다. 이때, 제 1 무기물층(120)을 형성하는 방법으로 열 증착법(thermal evaporation), 전자빔 증착법(e-beam evaporation), 스퍼터링(sputtering), 화학적 진공 증착법(chemical vapor deposition), 원자층 증착법(atomic layer deposition) 중 적어도 하나가 사용될 수 있으나 이에 한정되는 것은 아니다.
또한, 제 1 무기물층(120)은 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 실리콘 나이트라이드(Si3N4), 질화붕소(BN), 산화아연(ZnO), 질화 갈륨(GaN) 중 적어도 하나로 이루어질 수 있으나 이에 한정되는 것은 아니며, 밴드 갭 에너지가 큰 절연 물질로 이루어질 수 있다. 이로 인해, 제 1무기물층(120)은 축퇴된 반도체 층에서 전극으로 향하는 전자 또는 정공 이송자에 대하여 높은 전하 장벽을 확보할 수 있게 되므로 열이온방출 전류를 감소시킬 수 있다. 이로 인해, 제 1무기물층(120)은 축퇴된 반도체 층에서 전극으로 향하는 전자 또는 정공 이송자에 대하여 높은 전하 장벽을 확보할 수 있게 되므로 열이온방출 전류를 감소시킬 수 있다.
유기물층(130)은 제 1 무기물층(120) 상에 형성될 수 있다. 이러한 유기물층(130)은 제 1 무기물층(120) 및 후술하는 제 2 무기물층(121) 보다 더 두꺼울 수 있다. 또한, 유기물층(130)은 불연속적인 복수의 에너지 준위를 갖도록 형성될 수 있다. 이때, 축퇴된 반도체층(110)이 n형일 경우, 유기물층(130)의 복수의 에너지 준위 중 가장 높은 에너지 준위는 축퇴된 반도체층(110)의 페르미 준위보다 낮을 수 있으며, 축퇴된 반도체층(110)이 p형일 경우, 유기물층(130)의 복수의 에너지 준위 중 가장 낮은 에너지 준위는 축퇴된 반도체층(11)의 페르미 준위보다 높을 수 있다. 이러한 복수의 에너지 준위를 구성하는 제 1 및 제 2 에너지 준위 간의 간격은 0.1~0.5 eV 범위일 수 있다. 여기서, 유기물층(130)의 형성 방법으로 열 증착법(thermal evaporation), 스핀 코팅(sping coating), 플로우 코팅(flow coating), 롤 코팅(roll coating), 딥 코팅(dip coating) 중 어느 하나를 사용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
또한, 유기물층(130)은 PPDTBT(Poly[2,5-bis(2-hexyldecyl)phenylene-alt-[4,7-di(thiophen-2 -yl)benzo[c][1,2,5]thiadiazole]]), PPDTFBT(Poly[2,5-bis(2-hexyldecyl)phenylene-alt-[5-fluoro-4,7-di(thiophen-2-yl)benzo[c][1,2,5]
thiadiazole]]), PPDT2FBT(Poly[2,5-bis(2-hexyldecyl)phenylene-alt-[5,6-difluoro-4,7-di(thiophen-2-yl)benzo[c][1,2,5]thiadiazole]]) 중 어느 하나의 고분자 중합체로 구성될 수 있다.
여기서, 유기물층(130)은 바람직하게, PPDTBT 또는 PPDT2FBT의 고분자 중합체로 구성될 수 있다. 이러한 유기물층(130)에 적용될 수 있는 고분자 화합물에 대한 설명은 후술하기로 한다.
전극층(140)은 유기물층(130) 상에 형성될 수 있다. 또한, 전극층(140)은 티타늄(Ti), 알루미늄(Al), 에르븀(Er), 팔라듐(Pd), 금(Au), 백금(Pt) 중 적어도 하나로 이루어 질 수 있으나, 이에 한정되는 것은 아니며, 일반적으로 반도체 공정에서 사용되는 모든 금속이 사용될 수 있다.
도 1b를 참조하면, 본 발명의 공명 터널 소자는 제 2 무기물층(121)을 더 포함할 수 있다. 제 2 무기물층(121)은 유기물층(130)과 전극층(140) 사이에 형성될 수 있다. 이러한 제 2 무기물층(121)은 극박막으로 형성될 수 있다. 이때, 제 2 무기물층(121)을 형성하는 방법으로는 제 1 무기물층(120)에 대한 설명에서 상술한 바와 같이, 열 증착법(thermal evaporation), 전자빔 증착법(e-beam evaporation), 스퍼터링(sputtering), 화학적 진공 증착법(chemical vapor deposition), 원자층 증착법(atomic layer deposition) 중 적어도 하나가 사용될 수 있으나 이에 한정되는 것은 아니다.
또한, 제 2 무기물층(121)은 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 실리콘 나이트라이드(Si3N4), 질화붕소(BN), 산화아연(ZnO), 질화 갈륨(GaN) 중 적어도 하나로 이루어질 수 있으나 이에 한정되는 것은 아니며, 밴드 갭 에너지가 큰 모든 절연 물질로 이루어질 수 있다. 이로 인해, 제 2무기물층(121)은 전압이 인가될 시에 축퇴된 반도체층(110)이 n형 또는 p형일 경우, 전극층(140)에서 축퇴된 반도체(110) 방향으로 각각 정공(hole) 또는 전자(electron) 이송자가 이동함에 따라 발생하는 누설 전류를 감소시킬 수 있다.
이러한 제 2 무기물층(121)이 본 발명의 공명 터널 소자에서 누설 전류를 감소시키는 원리에 대한 구체적인 설명은 다른 도면들을 참조하여 후술하기로 한다.
이하에서는 공명 터널 소자의 제조 방법에 대하여 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 공명 터널 소자의 제작 방법을 설명하기 위한 순서도이고, 도 3 및 도4는 본 발명의 일 실시예에 따른 공명 터널 소자의 제작 방법을 상세하게 설명하기 위한 세부 과정을 도시한 도면이다.
상술한 도1a 및 도1b에 도시된 구성 중 동일한 기능을 수행하는 구성의 경우 설명을 생략하기로 한다.
도 2를 참조하면 우선, 축퇴된 반도체층(110)을 형성한다(S110). 여기서, 축퇴된 반도체층(110)은 n형 반도체층이거나 p형 반도체층일 수 있다.
이어서, 축퇴된 반도체층(110) 상에 제 1 무기물층(120)을 형성한다(S120).
다음으로, 제1 무기물층(120) 상에 유기물층(130)을 형성한다(S130). 여기서, 유기물층(130)은 불연속적인 복수의 에너지 준위를 갖도록 형성될 수 있다. 이때, 축퇴된 반도체층(110)이 n형일 경우, 유기물층(130)의 복수의 에너지 준위 중 가장 높은 에너지 준위는 축퇴된 반도체층(110)의 페르미 준위보다 낮을 수 있으며, 축퇴된 반도체층(110)이 p형일 경우, 유기물층(130)의 복수의 에너지 준위 중 가장 낮은 에너지 준위는 축퇴된 반도체층(11)의 페르미 준위보다 높을 수 있다. 또한, 복수의 에너지 준위를 구성하는 제 1 및 제 2 에너지 준위 간의 간격은 0.1~0.5 eV 범위일 수 있다.
유기물층(130)을 형성하는 단계(S130)는 유기물층(130) 상에 제 2 무기물층(121)을 형성하는 단계를 포함할 수 있다. 여기서, 유기물층(130)은 PPDTBT, PPDTFBT, PPDT2FBT중 어느 하나의 고분자 중합체로 구성될 수 있다. 또한, 유기물층(130)은 제 1 무기물층(120) 및 제 2 무기물층(121) 보다 두껍게 형성될 수 있다. 이러한 제 1 무기물층(120) 및 제 2 무기물층(121)은 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 실리콘 나이트라이드(Si3N4), 질화붕소(BN), 산화아연(ZnO), 질화 갈륨(GaN) 중 적어도 하나로 이루어질 수 있으나 이에 한정되는 것은 아니며, 밴드 갭 에너지가 큰 모든 절연 물질로 이루어질 수 있다.
마지막으로, 유기물층(130)에 전극층(140)을 형성한다(S140). 여기서, 전극층(140)에 양의 전압을 인가할 시에 본 발명의 공명 터널 소자는 부성 저항 특성이 나타날 수 있다.
여기서, 각 반도체층의 형성 시에 소정의 패턴을 갖도록하는 리소그래피 공정과 식각 공정 등이 수행될 수 있으며, 이에 대한 상세한 설명은 생략하도록 한다.
예시적으로, 도 3 및 4를 참고하여, 본 발명의 일 실시예에 따른 공명 터널 소자의 제조 방법을 구체적으로 설명하면, 우선 도 3 및 도 4의 (a)에 도시된 바와 같이, 축퇴된 반도체(110)를 형성시킬 수 있다. 이때, 축퇴된 반도체(110)는 반도체 기판의 역할을 할 수 있다.
이어서, 도 3 및 도 4의 (b)에 도시된 바와 같이, 축퇴된 반도체(110) 상에 제 1 무기물층(120)을 형성시킬 수 있다. 이때, 제 1 무기물층(120)은 밴드 갭 에너지가 큰 절연 물질로 이루어짐으로써, 높은 전하 장벽을 확보할 수 있다.
다음으로, 도 3 및 도 4의 (c)에 도시된 바와 같이, 제 1 무기물층(120) 상에 유기물층(130)을 형성시킬 수 있다. 이때, 유기물층(130)은 불연속적인 복수의 에너지 준위를 갖도록 형성될 수 있다. 이로 인해, 축퇴된 반도체층(110)의 페르미 준위가 복수의 에너지 준위 중 적어도 하나의 에너지 준위를 넘는 소정범위에서는 공명 터널 소자를 관통하여 흐르는 전류가 증가하고, 그 소정 범위를 넘는 경우에는 전류가 감소함으로써, 복수 개의 피크(peak)와 벨리(valley) 전류를 가질 수 있다.
이어서, 도 3의 (d)에 도시된 바와 같이, 유기물층(130)에 전극층(140)을 바로 형성시킬 수 있으나, 도 4의 (d)에 도시된 바와 같이, 유기물층(130)에 제 2 무기물층(121)을 형성시킨 후, 도 4의 (e)에 도시된 바와 같이, 제 2 무기물층(121) 상에 전극층(140)을 형성시킬 수 있다. 여기서, 제 2 무기물층(121)은 제 1 무기물층(120)과 동일한 밴드 갭 에너지가 큰 절연 물질로 이루어질 수 있다. 이때, 유기물층(130)과 전극층(140) 사이에 추가된 제 2무기물층(121)은 전압이 인가될 시에 축퇴된 반도체층(110)이 n형 또는 p형일 경우, 전극층(140)에서 축퇴된 반도체(110) 방향으로 각각 정공(hole) 또는 전자(electron) 이송자가 이동함에 따라 발생하는 누설 전류를 감소시킬 수 있다.
도5 및 도 6은 본 발명의 일 실시예에 따른 공명 터널 소자의 작동 원리를 설명하기 위한 도면이다.
도 5는 축퇴된 반도체층(110), 제1 무기물층(120), 유기물층(130) 및 전극층(140)으로 구성된 본 발명의 공명 터널 소자를 나타낸 것으로, 축퇴된 반도체층(110)이 n형 반도체이고, 유기물층(130)의 불연속적인 제 1 및 제 2 에너지 준위가 LUMO(Lowest occupied molecular orbital) 에너지 준위인 경우를 나타낸 도면이다.
도 5를 참조하면, 축퇴된 반도체층(110)인 축퇴된 n형 반도체의 페르미 준위(EF)와 전도대(Ec, conduction band) 사이에 전자(electron)들이 가득차 있는 것을 나타낸다. 유기물층(130)인 유기분자 물질이 불연속적인 이산 준위(discrete level)인 제 1 에너지 준위 (LUMO+1)와 제 2 에너지 준위(LUMO+2)를 갖도록 형성된 것을 나타낸다.
도 5 및 도 6을 참조하면, 본 발명의 공명 터널 소자는 V1 전압부터 V5 전압까지 전압이 증가함에도 불구하고 전류가 감소하는 부성 미분 저항 특성이 나타나는 것을 알 수 있다. 이러한 부성 미분 저항 특성은 공명 터널 소자의 일단에 축퇴된 반도체층(110)이 형성되고, 타단에 금속층(140) 형성되는경우 양의 전압이 인가되었을 때만 부성 저항 특성이 관찰되며, 음의 전압이 인가되었을 때는 부성 저항 특성이 관찰되지 않는다. 이때, 금속층(140)의 페르미 준위 아래로는 전자가 연속된 에너지 준위 내에 가득 차 있기 때문에 항상 켜진 상태로 존재하게 되어서 부성저항 특성을 관찰 할 수 없다.
반면, 공명 터널 소자의 일단과 타단 모두 축퇴된 반도체층(110)이 형성되는 경우에는 양의 전압뿐만 아니라 음의 전압이 인가되었을 때도 부성 저항 특성이 관찰 될 수 있다.
보다 구체적으로 설명하면, V1 전압에서, 축퇴된 반도체층(110)의 페르미 준위(EF)가 유기물층(130)의 제 1 에너지 준위(LUMO+1)를 넘지 못하는 경우 낮은 전류가 흐른다. 이어서, V2 전압에서, 페르미 준위(EF)가 제 1 에너지 준위(LUMO+1)와 일치하는 경우 공명 터널 현상으로 인해, 전류가 급격히 증가하여 높은 전류가 흐른다. 다음으로, V3 전압에서, 페르미 준위(EF)가 제 2 에너지 준위(LUMO+2)를 넘지 못하는 경우 전류가 감소하여 V2 전압에서 보다 낮은 전류가 흐른다. 이어서, V4 전압에서, 페르미 준위(EF)가 제 2 에너지 준위(LUMO+2)와 일치하는 경우 공명 터널 현상으로 인해, 다시 전류가 급격히 증가하여 높은 전류가 흐른다. 다음으로, V5 전압에서, 페르미 준위(EF)가 제 2 에너지 준위(LUMO+2) 이상의 소정 범위 내에 포함되지 않는 경우 다시 전류가 감소하여 V4 전압에서 보다 낮은 전류가 흐른다.
다시 말해서, 전류는 축퇴된 반도체층(110)의 페르미 준위가 유기물층(130)의 각 에너지 준위(LUMO+1, LUMO+2) 보다 넘는 소정 범위 내에 포함될 경우 높은 전류가 흐르고, 그렇지 않은 경우에는 전류가 감소하는 현상이 나타난다.
여기서, 축퇴된 반도체층(110)으로, 축퇴된 p형 반도체가 사용되는 경우에는 축퇴된 n형 반도체가 사용되는 경우와 비슷하게 동작하지만, 주된 캐리어가 전자가 아니라 정공(hole)이 되기 때문에 유기물층(130)의 불연속적인 복수의 에너지 준위도 HOMO(Highest occupied molecular orbital) 에너지 준위를 갖도록 형성될 수 있다.
도 7은 본 발명의 일 실시예에 따른 제 2 무기물층이 공명 터널 소자에 미치는 영향을 설명하기 위한 도면이다.
도 7은 축퇴된 반도체층(110), 제1 무기물층(120), 유기물층(130), 제 2 무기물층(121) 및 전극층(140)으로 구성된 본 발명의 공명 터널 소자를 나타낸 것으로, 축퇴된 반도체층(110)이 n형 반도체이고, 유기물층(130)의 불연속적인 제 1 및 제 2 에너지 준위가 LUMO(Lowest occupied molecular orbital) 에너지 준위인 경우를 나타낸 도면이다.
도 7을 참조하면, 축퇴된 반도체층(110)이 n형 반도체이고, 유기물층(130)의 불연속적인 복수의 에너지 준위가 LUMO 에너지 준위를 갖는 경우 전자(electron)가 공명 터널 소자의 주된 캐리어로 동작할 수 있다. 이때, 공명 터널 소자에 전압이 인가되는 경우 전극층(140)에서 축퇴된 반도체층(110) 방향으로 정공이 이동할 수 있다. 이러한 정공은 누설 전류를 증가시킬 수 있으며, 증가된 누설 전류로 인해 피크(peak)와 벨리(valley)간 전류 폭이 감소할 수 있다. 따라서, 도 7에 도시된 바와 같이, 유기물층(130)과 전극층(140)사이에 제 2 무기물층(121)을 추가로 삽입함으로써, 정공으로 인해 발생하는 누설 전류의 증가를 방지할 수 있다.
도 8 은 본 발명의 일 실시예에 따른 공명 터널 소자의 전기적 성능 측정 결과를 도시한 도면이다.
본 발명의 일 실시예에 있어서 공명 터널 소자는 축퇴된 반도체층(110)은 1019 cm-3 이상 도핑된 n형 실리콘 반도체와 p형 실리콘 반도체로 형성하고, 제 1 무기물층(120)은 1 nm의 두께를 갖는 하프늄 옥사이드(HfO2)로 형성하고, 유기물층(130)은 10 nm의 두께를 갖는 PPDT2FBT또는 PPDTBT의 고분자 중합체로 구성하고, 전극층(140)은 티타늄(Ti)이 되도록 형성하였다.
도 8의 (a)는 축퇴된 n 형 실리콘 반도체로 이루어진 축퇴된 반도체층(110)과 PPDT2FBT의 고분자 중합체로 구성된 유기물층(130)을 포함하는 공명 터널 소자의 전기적 측정 결과이며, 상온에서 2.12의 높은 PVCR이 나타난다.
도 8의 (b)는 축퇴된 p형 실리콘 반도체로 이루어진 축퇴된 반도체층(110)과 PPDTBT의 고분자 중합체로 구성된 유기물층(130)을 포함하는 공명 터널 소자의 전기적 측정 결과이며, 상온에서 2.48의 높은 PVCR이 나타난다.
따라서, 본 발명의 공명 터널 소자는 밴드 갭 에너지가 큰 무기물층과 불연속적인 복수의 에너지 준위를 갖도록 형성된 유기물층의 적층 구조를 통하여 열이온방출 전류의 영향을 줄이고, 상온에서 구동 가능할 수 있다.
이하에서는 유기물층(130)에 적용 가능한 전도성 유기 반도체 화합물에 대하여 설명하고자 한다.
예시적으로 유기물층(130)에 적용 가능한 전도성 유기 반도체 화합물은 아래의 [화학식1] 내지 [화학식3] 중 어느 하나의 식으로 표시될 수 있다.
[화학식1]
Figure 112016027186645-pat00001
[화학식2]
Figure 112016027186645-pat00002
[화학식3]
Figure 112016027186645-pat00003
여기서, [화학식1] 내지 [화학식3]에서 Ar은 [구조식1] 중에서 선택되고,
AR’은 [구조식2] 중에서 선택되고, [화학식3]에서 n 은 5 내지 100,000 의 정수이다.
이러한 화학식을 가지는 유기반도체 화합물은 LUMO - LUMO+1 (또는 HOMO - HOMO-1) 에너지 간격이 0.1~0.5 eV로 제어된 특성을 가진다.
[구조식1]
Figure 112016027186645-pat00004
[구조식2]
Figure 112016027186645-pat00005
여기서, [구조식1] 및 [구조식2]에서 R은 R은 직쇄 또는 측쇄 C1-C7 알킬기, 직쇄 또는 측쇄 C8-C30 알킬기, 직쇄 또는 측쇄 C1-C7 알콕시기, 직쇄 또는 측쇄
C8-C30 알콕시기이다. 또한, [화학식3]은 [화학식4]로 표시될 수 있다.
[화학식4]
Figure 112016027186645-pat00006
여기서, R은 직쇄 또는 측쇄 C1-C7 알킬기, 직쇄 또는 측쇄 C8-C30 알킬기, 직쇄 또는 측쇄 C1-C7 알콕시기, 직쇄 또는 측쇄 C8-C30 알콕시기이다. n 은 5 내지 100,000 의 정수이다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 축퇴된 반도체층 120: 제 1 무기물층
121: 제 2 무기물층 130: 유기물층
140: 전극층

Claims (15)

  1. 공명 터널 소자(resonant tunneling device) 에 있어서,
    축퇴된 반도체층;
    상기 축퇴된 반도체층 상에 형성된 제 1 무기물층;
    상기 제 1무기물층 상에 형성된 유기물층; 및
    상기 유기물층 상에 형성된 전극층을 포함하되,
    상기 유기물층은 불연속적인 복수의 에너지 준위를 갖도록 형성된 것이고,
    상기 전극층에 양의 전압이 인가되는 경우, 상기 공명 터널 소자는 복수 개의 피크(peak)와 밸리(valley) 전류를 갖는 부성 저항 특성을 나타내는 것인 공명 터널 소자.
  2. 제 1 항에 있어서,
    상기 유기물층과 상기 전극층 사이에 형성된 제 2무기물층을 더 포함하는 것인 공명 터널 소자.
  3. 제 2 항에 있어서,
    상기 유기물층은 상기 제 1 무기물층 및 제 2 무기물층 보다 두꺼운 것인 공명 터널 소자.
  4. 제 2 항에 있어서,
    상기 제 1 무기물층 및 제 2 무기물층은 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 실리콘 나이트라이드(Si3N4), 질화붕소(BN), 산화아연(ZnO) 및 질화 갈륨(GaN) 중 적어도 하나 이상으로 이루어지는 것인 공명 터널 소자.
  5. 제 1 항에 있어서,
    상기 유기물층은 PPDTBT, PPDTFBT 및 PPDT2FBT중 어느 하나의 고분자 중합체로 구성되는 것인 공명 터널 소자.
  6. 제 1 항에 있어서,
    상기 축퇴된 반도체층이 n형 반도체층인 경우,
    상기 복수의 에너지 준위 중 가장 높은 에너지 준위는 상기 축퇴된 반도체층의 페르미 준위보다 낮고,
    상기 축퇴된 반도체층이 p형 반도체층인 경우,
    상기 복수의 에너지 준위 중 가장 낮은 에너지 준위는 상기 축퇴된 반도체층의 페르미 준위보다 높은 것인 공명 터널 소자.
  7. 제 1 항에 있어서,
    상기 복수의 에너지 준위를 구성하는 제 1 및 제 2 에너지 준위 간의 간격은 0.1~0.5 eV 범위인 것인 공명 터널 소자.
  8. 삭제
  9. 공명 터널 소자(resonant tunneling device)의 제조 방법에 있어서,
    축퇴된 반도체층을 형성하는 단계;
    상기 축퇴된 반도체층 상에 제 1 무기물층을 형성하는 단계;
    상기 제1 무기물층 상에 유기물층을 형성하는 단계; 및
    상기 유기물층 상에 전극층을 형성하는 단계를 포함하되,
    상기 유기물층은 불연속적인 복수의 에너지 준위를 갖도록 형성된 것이고,
    상기 공명 터널 소자의 제조 방법에 의해 제조된 상기 공명 터널 소자는
    상기 전극층에 양의 전압이 인가되는 경우, 복수 개의 피크(peak)와 밸리(valley) 전류를 갖는 부성 저항 특성을 나타내는 것인 공명 터널 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 유기물층을 형성하는 단계와 전극층을 형성하는 단계 사이에,
    상기 유기물층 상에 제 2 무기물층을 형성하는 단계를 더 포함하는 것인 공명 터널 소자의 제조 방법.
  11. 제 10항에 있어서,
    상기 유기물층을 형성하는 단계에서
    상기 유기물층은 상기 제 1 무기물층 및 제 2 무기물층 보다 두껍게 형성되는 것인 공명 터널 소자의 제조 방법.
  12. 제 9 항에 있어서,
    상기 유기물층을 형성하는 단계에서
    상기 유기물층은 PPDTBT, PPDTFBT 및 PPDT2FBT중 어느 하나의 고분자 중합체로 구성되는 것인 공명 터널 소자의 제조 방법.
  13. 제 9 항에 있어서,
    상기 유기물층을 형성하는 단계에서
    상기 축퇴된 반도체층이 n형 반도체층인 경우,
    상기 복수의 에너지 준위 중 가장 높은 에너지 준위는 상기 축퇴된 반도체층의 페르미 준위보다 낮고,
    상기 축퇴된 반도체층이 p형 반도체층인 경우,
    상기 복수의 에너지 준위 중 가장 낮은 에너지 준위는 상기 축퇴된 반도체층의 페르미 준위보다 높은 것인 공명 터널 소자의 제조 방법.
  14. 제 9 항에 있어서,
    상기 복수의 에너지 준위를 구성하는 제 1 및 제 2 에너지 준위 간의 간격은 0.1~0.5 eV 범위인 것인 공명 터널 소자의 제조 방법.
  15. 삭제
KR1020160033647A 2016-03-21 2016-03-21 공명 터널 소자 및 그 제조 방법 KR101802775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160033647A KR101802775B1 (ko) 2016-03-21 2016-03-21 공명 터널 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160033647A KR101802775B1 (ko) 2016-03-21 2016-03-21 공명 터널 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170109461A KR20170109461A (ko) 2017-09-29
KR101802775B1 true KR101802775B1 (ko) 2017-11-29

Family

ID=60035519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160033647A KR101802775B1 (ko) 2016-03-21 2016-03-21 공명 터널 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101802775B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907174B2 (ja) * 2006-01-11 2012-03-28 シャープ株式会社 共鳴トンネル素子及びその製造方法並びに記憶素子
JP2012190859A (ja) * 2011-03-08 2012-10-04 Japan Science & Technology Agency 共鳴トンネルダイオード及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907174B2 (ja) * 2006-01-11 2012-03-28 シャープ株式会社 共鳴トンネル素子及びその製造方法並びに記憶素子
JP2012190859A (ja) * 2011-03-08 2012-10-04 Japan Science & Technology Agency 共鳴トンネルダイオード及びその製造方法

Also Published As

Publication number Publication date
KR20170109461A (ko) 2017-09-29

Similar Documents

Publication Publication Date Title
US9269775B2 (en) Tunneling devices and methods of manufacturing the same
KR101805827B1 (ko) 트랩층을 포함하는 부성 미분 저항 소자 및 그 제조 방법
US12027588B2 (en) Field effect transistor including channel formed of 2D material
Xu et al. Schottky barrier in organic transistors
JP6045049B2 (ja) 有機電界効果トランジスタ及びその製造方法
Javaid et al. Thin film solar cell based on ZnSnN2/SnO heterojunction
Zhang et al. Interlayers for improved hole injection in organic field‐effect transistors
Kraft et al. Printed and organic diodes: devices, circuits and applications
JP5089020B2 (ja) 基板上に作製された半導体電子デバイス
JP2004128028A (ja) 縦型有機トランジスタ
Liu et al. Various and tunable transport properties of WSe2 transistor formed by metal contacts
KR102311676B1 (ko) 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
KR101367585B1 (ko) p-도핑된 유기 반도체를 포함하는 전자 부품
KR101802775B1 (ko) 공명 터널 소자 및 그 제조 방법
US20090090904A1 (en) Organic semiconductor device
KR100658993B1 (ko) 폴리머로 표면처리된 반도체 나노막대
Traoré et al. Reverse‐recovery of diamond p‐i‐n diodes
KR101978944B1 (ko) 트랜지스터 및 이의 제조 방법
JP2008244006A (ja) ダイオード及びその製造方法
Harada et al. Realization of organic pn-homojunction using a novel n-type doping technique
TWI715170B (zh) 半導體結構與電路
Kim et al. Reliable organic nonvolatile memory device using a polyfluorene-derivative single-layer film
KR102198343B1 (ko) 전계 제어 발광 소자
KR102486162B1 (ko) 단일 물질 전자 소자
KR101405557B1 (ko) 그래핀 태양전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant