KR101798967B1 - Method for manufacturing solar cell - Google Patents
Method for manufacturing solar cell Download PDFInfo
- Publication number
- KR101798967B1 KR101798967B1 KR1020120011861A KR20120011861A KR101798967B1 KR 101798967 B1 KR101798967 B1 KR 101798967B1 KR 1020120011861 A KR1020120011861 A KR 1020120011861A KR 20120011861 A KR20120011861 A KR 20120011861A KR 101798967 B1 KR101798967 B1 KR 101798967B1
- Authority
- KR
- South Korea
- Prior art keywords
- width
- substrate
- impurity
- opening
- emitter
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 204
- 239000012535 impurity Substances 0.000 claims abstract description 199
- 230000005684 electric field Effects 0.000 claims abstract description 67
- 150000002500 ions Chemical class 0.000 claims description 48
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 description 26
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 229910052698 phosphorus Inorganic materials 0.000 description 14
- 239000011574 phosphorus Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000001994 activation Methods 0.000 description 5
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1876—Particular processes or apparatus for batch treatment of the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 태양 전지의 제조 방법에 관한 것이다. 이러한 태양 전지의 제조 방법의 한 예는 제1 도전성 타입을 갖는 기판을 제1 챔버에 위치시키는 단계, 상기 기판의 제1 면의 제1 부분을 드러내는 제1 부분을 구비한 제1 개구부가 형성된 제1 마스크를 상기 기판의 상기 제1 면 위에 위치시키는 단계, 상기 제1 마스크가 위치한 상기 기판의 상기 제1 면 쪽에 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 제1 불순물 이온을 주입하여 상기 기판의 상기 제1 면의 상기 제1 부분에 제1 불순물부를 형성하는 단계, 상기 제1 마스크를 제거하는 단계, 상기 제1 불순물부를 구비한 상기 기판을 상기 제2 챔버에 위치시키는 단계, 상기 기판의 상기 제1 면의 제2 부분을 드러내는 제1 부분을 구비한 제2 개구부가 형성된 제2 마스크를 상기 기판의 상기 제1 면 위에 위치시키는 단계, 상기 제2 마스크가 위치한 상기 기판의 상기 제1 면 쪽에 상기 제1 도전성 타입을 갖는 제2 불순물 이온을 주입하여 상기 기판의 상기 제1 면의 상기 제2 부분에 제2 불순물부를 형성하는 단계, 상기 제1 및 제2 불순물부를 구비한 상기 기판을 열처리하여 상기 제1 및 제2 불순물부를 활성화시켜, 제1 불순물부를 에미터부로 형성하고 제2 불순물부를 전계부로 형성하는 단계, 그리고 상기 에미터부와 연결된 제1 전극과 상기 전계부에 연결된 제2 전극을 형성하는 단계를 포함하고, 상기 기판의 상기 제1 부분은 상기 기판의 상기 제2 부분과 상이하고, 상기 제1 개구부의 상기 제1 부분의 폭과 상기 에미터부의 폭의 비와 상기 제2 개구부의 상기 제1 부분의 폭과 상기 전계부의 폭의 비 중 하나는 0.7 내지 1: 1이고, 상기 제1 개구부의 상기 제1 부분의 폭과 상기 에미터부의 폭의 비와 상기 제2 개구부의 상기 제1 부분의 폭과 상기 전계부의 폭의 비 중 다른 하나 0.15 내지 0.35: 1이다. The present invention relates to a method of manufacturing a solar cell. One example of a method of manufacturing such a solar cell includes placing a substrate having a first conductivity type in a first chamber, forming a first opening having a first portion that exposes a first portion of the first surface of the substrate, Implanting a first impurity ion having a second conductivity type different from the first conductivity type on the first surface side of the substrate on which the first mask is located, Forming a first impurity portion in the first portion of the first side of the substrate, removing the first mask, positioning the substrate having the first impurity portion in the second chamber, Positioning a second mask having a second opening formed therein with a first portion that exposes a second portion of the first side of the substrate on the first side of the substrate, Implanting a second impurity ion having the first conductivity type on the first surface side of the substrate to form a second impurity portion in the second portion of the first surface of the substrate; Forming a first impurity portion in an emitter portion and a second impurity portion in an electric field portion by heat treating the substrate having the first electrode portion and the second electrode portion to activate the first and second impurity portions, Wherein the first portion of the substrate is different from the second portion of the substrate and the width of the first portion of the first opening and the width of the emitter portion And the ratio of the width of the first portion of the second opening to the width of the electric field portion is 0.7 to 1: 1, and the ratio of the width of the first portion of the first opening to the width of the emitter portion The second And the other of the ratio of the width of the first portion of the bend to the width of the electric field portion is 0.15 to 0.35: 1.
Description
본 발명은 태양 전지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a solar cell.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductivity types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, p-n 접합에 의해 생성된 전자와 정공은 n형 반도체부와 p형 반도체부 쪽으로 각각 이동한다. 이동한 전자와 정공은 각각 p형 반도체부와 n형 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light enters the solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and electrons and holes generated by the p-n junction move toward the n-type semiconductor portion and the p-type semiconductor portion, respectively. The transferred electrons and holes are collected by different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected to each other by a wire to obtain electric power.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.The technical problem to be solved by the present invention is to improve the efficiency of a solar cell.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 시간을 감소하기 위한 것이다. Another technical problem to be solved by the present invention is to reduce the manufacturing time of the solar cell.
본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판을 제1 챔버에 위치시키는 단계, 상기 기판의 제1 면의 제1 부분을 드러내는 제1 부분을 구비한 제1 개구부가 형성된 제1 마스크를 상기 기판의 상기 제1 면 위에 위치시키는 단계, 상기 제1 마스크가 위치한 상기 기판의 상기 제1 면 쪽에 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 제1 불순물 이온을 주입하여 상기 기판의 상기 제1 면의 상기 제1 부분에 제1 불순물부를 형성하는 단계, 상기 제1 마스크를 제거하는 단계, 상기 제1 불순물부를 구비한 상기 기판을 상기 제2 챔버에 위치시키는 단계, 상기 기판의 상기 제1 면의 제2 부분을 드러내는 제1 부분을 구비한 제2 개구부가 형성된 제2 마스크를 상기 기판의 상기 제1 면 위에 위치시키는 단계, 상기 제2 마스크가 위치한 상기 기판의 상기 제1 면 쪽에 상기 제1 도전성 타입을 갖는 제2 불순물 이온을 주입하여 상기 기판의 상기 제1 면의 상기 제2 부분에 제2 불순물부를 형성하는 단계, 상기 제1 및 제2 불순물부를 구비한 상기 기판을 열처리하여 상기 제1 및 제2 불순물부를 활성화시켜, 제1 불순물부를 에미터부로 형성하고 제2 불순물부를 전계부로 형성하는 단계, 그리고 상기 에미터부와 연결된 제1 전극과 상기 전계부에 연결된 제2 전극을 형성하는 단계를 포함하고, 상기 기판의 상기 제1 부분은 상기 기판의 상기 제2 부분과 상이하고, 상기 제1 개구부의 상기 제1 부분의 폭과 상기 에미터부의 폭의 비와 상기 제2 개구부의 상기 제1 부분의 폭과 상기 전계부의 폭의 비 중 하나는 0.7 내지 1: 1이고, 상기 제1 개구부의 상기 제1 부분의 폭과 상기 에미터부의 폭의 비와 상기 제2 개구부의 상기 제1 부분의 폭과 상기 전계부의 폭의 비 중 다른 하나는 0.15 내지 0.35: 1이다. A method of manufacturing a solar cell according to one aspect of the present invention includes the steps of placing a substrate having a first conductivity type in a first chamber, a first opening having a first portion that exposes a first portion of a first side of the substrate, A first mask having a second conductivity type different from the first conductivity type on the first surface side of the substrate on which the first mask is located, Forming a first impurity portion in the first portion of the first side of the substrate by implantation; removing the first mask; locating the substrate with the first impurity portion in the second chamber; Positioning a second mask on the first side of the substrate, the second mask having a second opening with a first portion that exposes a second portion of the first side of the substrate; Forming a second impurity region in the second portion of the first surface of the substrate by implanting second impurity ions having the first conductivity type on the first surface side of the substrate facing the first and second surfaces, Forming a first impurity region as an emitter region and a second impurity region as an electric field region by heat treating the substrate having the impurity region to activate the first and second impurity regions, Wherein the first portion of the substrate is different from the second portion of the substrate and the width of the first portion of the first opening and the width of the first portion of the emitter portion Width ratio of the first opening portion to the width of the electric field portion is 0.7 to 1: 1, and the ratio of the width of the first portion of the first opening portion to the width of the emitter portion Rain and Group one second opening the first portion width and the width ratio of the electric field of the other portion of 0.15 to 0.35: 1.
상기 제1 개구부는 상기 기판의 제1 면의 제3 부분을 드러내는 제2 부분을 더 구비할 수 있고, 상기 제2 개구부는 상기 기판의 제1 면의 제4 부분을 드러내는 제2 부분을 더 구비할 수 있고, 상기 제1 불순물 형성 단계는 상기 기판의 상기 제3 부분에 상기 제1 불순물 이온을 주입하여, 상기 제1 불순물부는 상기 기판의 상기 제3 부분에 더 형성되며, 상기 제2 불순물 형성 단계는 상기 기판의 상기 제4 부분에 상기 제2 불순물 이온을 주입하여 상기 제2 불순물부는 상기 기판의 상기 제4 부분에 더 형성되며, 상기 에미터부 및 전계부 형성 단계에서, 상기 에미터부는 상기 기판의 상기 제3 부분에 더 형성되고, 상기 전계부는 상기 기판의 상기 제4 부분에 더 형성되고, 상기 제1 및 제2 전극 형성 단계는 상기 기판의 상기 제3 부분에 형성된 상기 에미터부와 연결된 제1 버스바와 상기 기판의 상기 제4 부분에 형성된 상기 전계부와 연결된 제2 버스바를 추가로 형성할 수 있다. The first opening may further include a second portion that exposes a third portion of the first surface of the substrate and the second opening further comprises a second portion that exposes a fourth portion of the first surface of the substrate Wherein the first impurity formation step further comprises implanting the first impurity ions into the third portion of the substrate, wherein the first impurity portion is further formed in the third portion of the substrate, and the second impurity formation Wherein the second impurity region is further formed in the fourth portion of the substrate by implanting the second impurity ion into the fourth portion of the substrate, wherein in the emitter portion and the electric-field forming step, And the electric field portion is further formed in the fourth portion of the substrate, and the first and second electrode forming steps are connected to the emitter portion formed in the third portion of the substrate, A first bus bar connected to the system unit I formed on the fourth portion of the substrate can be formed by adding the second bus bar.
상기 제1 개구부의 상기 제2 부분의 폭은 상기 제2 개구부의 상기 제2 부분의 폭과 상이한 것이 좋다. The width of the second portion of the first opening may be different from the width of the second portion of the second opening.
상기 제1 개구부의 상기 제2 부분의 폭과 상기 에미터부의 폭의 비와 상기 제2 개구부의 상기 제2 부분의 폭과 상기 전계부의 폭의 비 중 하나는 0.7 내지 1: 1이고, The ratio of the width of the second portion of the first opening to the width of the emitter portion and the ratio of the width of the second portion of the second opening to the width of the electric field portion is 0.7 to 1:
상기 제1 개구부의 상기 제2 부분의 폭과 상기 에미터부의 폭의 비와 상기 제2 개구부의 상기 제2 부분의 폭과 상기 전계부의 폭의 비 중 다른 하나는 0.15 내지 0.35: 1일 수 있다.The other of the ratio of the width of the second portion of the first opening to the width of the emitter portion and the ratio of the width of the second portion of the second opening to the width of the electric field portion may be 0.15 to 0.35: .
상기 제1 도전성 타입은 n형이고, 상기 제2 도전성 타입은 p형일 수 있다. The first conductivity type may be n-type, and the second conductivity type may be p-type.
상기 제1 개구부의 상기 제1 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.7 내지 1: 1이고, 상기 제2 개구부의 상기 제1 부분의 폭에 대한 상기 전계부의 폭의 비는 0.15 내지 0.35: 1인 일 수 있다.The ratio of the width of the emitter portion to the width of the first portion of the first opening is 0.7 to 1: 1, and the ratio of the width of the electric field portion to the width of the first portion of the second opening is 0.15 - 0.35: 1.
상기 제1 개구부의 상기 제2 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.7 내지 1: 1이고, 상기 제2 개구부의 상기 제2 부분의 폭에 대한 상기 전계부의 폭의 비는 0.15 내지 0.35: 1일 수 있다. Wherein the ratio of the width of the emitter portion to the width of the second portion of the first opening is 0.7 to 1: 1, and the ratio of the width of the electric field portion to the width of the second portion of the second opening is 0.15 - 0.35: 1.
상기 제1 도전성 타입은 p형이고, 상기 제2 도전성 타입은 n형일 수 있다. The first conductive type may be p-type, and the second conductive type may be n-type.
상기 제1 개구부의 상기 제1 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.15 내지 0.35: 1이고, 상기 제2 개구부의 상기 제1 부분의 폭에 대한 상기 전계부의 폭의 비는 0.7 내지 1: 1일 수 있다. Wherein the ratio of the width of the emitter portion to the width of the first portion of the first opening is 0.15 to 0.35: 1, and the ratio of the width of the electric field portion to the width of the first portion of the second opening is 0.7 - 1: 1 < / RTI >
상기 제1 개구부의 상기 제2 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.15 내지 0.35: 1이고, 상기 제2 개구부의 상기 제2 부분의 폭에 대한 상기 전계부의 폭의 비는 0.7 내지 1: 1일 수 있다.Wherein a ratio of a width of the emitter portion to a width of the second portion of the first opening is 0.15 to 0.35: 1, and a ratio of a width of the electric field portion to a width of the second portion of the second opening is 0.7 - 1: 1 < / RTI >
상기 에미터부의 폭은 600㎛ 내지 800㎛이고, 상기 전계부의 폭은 200㎛ 내지 400㎛일 수 있다.The width of the emitter portion may be 600 μm to 800 μm and the width of the electric field portion may be 200 μm to 400 μm.
상기 제1 개구부의 상기 제1 부분의 폭은 상기 제2 개구부의 상기 제1 부분의 폭과 상이한 것이 좋다. The width of the first portion of the first opening may be different from the width of the first portion of the second opening.
상기 제1 및 제2 불순물부 활성화 단계는 950℃ 내지 1100℃의 온도에서 행해질 수 있다.The first and second impurity activating steps may be performed at a temperature of 950 캜 to 1100 캜.
상기 특징에 따른 태양 전지의 제조 방법은 상기 기판의 상기 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 제1 보호부를 형성하는 단계를 더 포함할 수 있다. The method of manufacturing a solar cell according to the above feature may further include forming a first protective portion on a second surface of the substrate located opposite to the first surface of the substrate.
상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 보호부 위에 반사 방지부를 형성하는 단계를 더 포함할 수 있다.The method of fabricating a solar cell according to the above feature may further include forming an antireflective portion on the first protective portion.
이러한 특징에 따라, n형과 p형의 불순물의 확산 속도 차이를 고려하여 불순물부의 형성 면적이 정해지므로, 원하는 폭과 같이 원하는 치수를 갖는 에미터부와 전계부가 안정적으로 형성된다. 이로 인해, 태양 전지의 효율이 향상된다.According to this feature, since the formation area of the impurity portion is determined in consideration of the difference in the diffusion speed between the n-type impurity and the p-type impurity, the emitter portion and the electric field portion having desired dimensions as well as the desired width are stably formed. As a result, the efficiency of the solar cell is improved.
또한, 서로 다른 챔버에서 에미터부와 전계부가 형성되므로, 챔버의 분위기를 에미터부와 전계부에 맞게 변경하지 않아도 되므로 태양 전지의 제조 시간이 줄어든다.Further, since the emitter and electric field portions are formed in different chambers, it is not necessary to change the atmosphere of the chamber to match the emitter portion and the electric field portion, thereby reducing the manufacturing time of the solar cell.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 한 예에 대한 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 도 1 및 도 2에 도시한 태양 전지에서 기판의 후면에 형성된 제1 전극부와 제2 전극부의 배열 형태의 한 예를 도시한 도면이다.
도 4a 내지 도 4h는 도 1 및 도 2에 도시한 태양 전지를 제조하는 공정을 순차적으로 도시한 도면이다.
도 5의 (a)와 (b)는 각각 에미터부와 전계부를 형성하기 위한 제1 마스크와 제2 마스크를 개략적으로 평면도이다.
도 6은 본 발명의 한 실시예에서, p형의 제1 불순물부와 n형의 제2 불순물부의 확산 상태를 개략적으로 도시한 도면이다.1 is a partial perspective view of an example of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
FIG. 3 is a view showing an example of the arrangement form of the first electrode portion and the second electrode portion formed on the rear surface of the substrate in the solar cell shown in FIGS. 1 and 2. FIG.
4A to 4H are views sequentially showing the steps of manufacturing the solar cell shown in Figs. 1 and 2. Fig.
5 (a) and 5 (b) are schematic plan views of a first mask and a second mask for forming an emitter portion and an electric field portion, respectively.
Fig. 6 is a diagram schematically showing the diffusion state of the p-type first impurity portion and the n-type second impurity portion in one embodiment of the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3. FIG.
도 1 내지 도 3에 도시한 것처럼, 본 실시예에 따른 태양 전지는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)(제1 면)'이라 함] 위에 위치하는 전면 보호부(제1 보호부)(191), 전면 보호부(191) 위에 위치하는 전면 전계부(front surface field (FSF) region](제1 전계부)(171), 전면 전계부(171) 위에 위치하는 반사 방지부(130), 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(back surface)(제2 면)'이라 함]에 위치하는 에미터부(emitter region)(121), 기판(110)의 후면에 위치하고 에미터부(121)와 이격되어 있는 후면 전계부[back surface field (BSF) region](제2 전계부)(172)], 에미터부(121)와 연결되어 있고 복수의 제1 전극(141)과 복수의 제1 전극(141)과 연결된 제1 버스바(142)를 구비한 제1 전극부(140)와 후면 전계부(172)와 연결되어 있고 복수의 제2 전극(151)과 복수의 제2 전극(151)과 연결된 제2 버스바(152)를 구비한 제2 전극부(150)를 구비한다.1 to 3, the solar cell according to the present embodiment includes a
본 예에서, 기판(110)의 후면을 통해 빛은 입사되지 않지만, 경우에 따라 기판(110)의 후면으로 빛이 입사될 수 있다. 이 경우, 기판(110)의 후면을 통해 입사되는 빛의 양은 기판(110)의 전면을 통해 입사되는 빛의 양보다 훨씬 적다.In this example, light is not incident on the rear surface of the
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 반도체로 이루어진 기판이다. 이때, 기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 질소(N), 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. The
하지만 이와는 달리, 기판(110)은 p형의 도전성 타입일 수 있고, 이 경우, 기판(110)은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In), 티타늄(Ti) 등과 같은 3가 원소의 불순물을 함유할 수 있다. 또한 다른 실시예에서, 기판(110)은 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. Alternatively, the
이러한 기판(110)의 전면은 텍스처링 공정(texturing process)을 통해 복수의 돌출부와 복수의 오목부를 구비한 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 역시 요철면을 갖는다. 대안적인 예에서, 기판(110)의 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다.The front surface of the
이러한 텍스처링 표면에 의해, 기판(110)의 표면적이 증가하여 빛의 입사 면적이 증가하고 기판(110)에 의해 반사되는 빛의 양이 감소하므로, 기판(110)으로 입사되는 빛의 양이 증가한다.With this textured surface, the surface area of the
기판(110)의 전면 위에 위치한 전면 보호부(191)는 수소화된 실리콘 산화물(SiOx:H), 수소화된 실리콘 질화물(SiNx:H), 수소화된 실리콘 산화 질화물(SiOxNy:H), 알루미늄 산화물(Al2O3) 등으로 이루어질 수 있다.The front
이때, 전면 보호부(191)는 기판(110)의 전면에 전체적으로 위치하거나 기판(110) 전면의 가장 자리 부분을 제외한 기판(110)의 전면에 위치할 수 있다.At this time, the front
전면 보호부(191)는 전면 보호부(191)에 함유된 수소(H)나 산소(O)를 이용하여 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. The front surface
전면 보호부(191) 위에 위치한 전면 전계부(171)는 기판(110)과 동일한 도전성 타입인 제1 도전성 타입의 불순물이 기판(110)보다 높은 농도로 함유된 불순물 도핑부부, 예를 들어, n+부이다. 이러한 전면 전계부(171)는 제1 도전성 타입의 불순물이 도핑된 비정질 실리콘(amorphous silicon, a-Si)으로 이루어질 수 있다.The front
따라서, 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 기판(110) 전면 쪽으로의 정공 이동을 방해하는 전면 전계 기능을 수행한다. 따라서, 전면 전계부(171)에 의해 기판(110)의 전면 쪽으로 이동하는 정공이 전위 장벽에 의해 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 기판(110)의 후면을 통해 외부 장치로 출력되는 정공의 출력량이 증가하게 되고 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다.Therefore, a potential barrier is formed due to a difference in impurity concentration between the
전면 전계부(171) 위에 위치한 반사 방지부(130)는 수소화된 실리콘 질화물(SiNx:H)이나 수소화된 실리콘 산화물(SiOx:H) 등으로 이루어져 있다. 반사 방지부(130)는 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. 본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있다.The
본 실시예에서, 기판(110)의 전면에 위치한 전면 보호부(191), 전면 전계부(171) 및 반사 방지부(130) 중 적어도 하나는 생략 가능하다.In this embodiment, at least one of the front
기판(110)의 후면 내에 위치하는 에미터부(121)는 복수의 제1 전극(141) 하부에 위치하고, 서로 이격되어 나란하게 정해진 방향(예, 제1 방향)으로 뻗어 있다. The
에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 불순물이 기판(110) 보다 높은 고농도((p++)로 함유되어 있는 제2 도전성 타입의 불순물 도핑부로서, 에미터부(121)는 기판(110)과 p-n 접합을 형성한다. 따라서, 에미터부(121)는 3가 원소[예, 붕소(B)]의 불순물을 포함한다. The
이러한 에미터부(121)는 제2 도전성 타입(예, p형)의 불순물을 이온 주입(ion implantation)법을 이용하여 기판(110)보다 높은 농도로 기판(110) 내로 주입시켜 형성될 수 있다.The
본 예에서, 붕소(B)가 도핑된 에미터부(121)의 불순물 도핑 농도는 약 1×1015number/㎠ 내지 1×1016number/㎠ 일 수 있고, 에미터부(121)의 면 저항값은 약 40 Ω/sq. 내지 120Ω/sq.일 수 있다.In this example, the impurity doping concentration of the
도 3에 도시한 것처럼, 에미터부(121)는 제1 버스바(142) 하부에 위치하고, 정해진 폭(We2)을 갖고 제1 버스바(142)를 따라 제1 방향과 교차하는 제2 방향으로 뻗어 있는 부분을 더 포함한다. 제1 버스바(142) 하부에 위치한 에미터부(121)의 부분은 복수의 제1 전극(141) 하부에 위치한 에미터부(121)와 연결되어 있어 복수의 제1 전극(141) 하부에 위치한 에미터부(121)를 하나로 연결하고, 그 위에 위치한 제1 버스바(142)와 연결되어 있다. 이때, 에미터부(121)의 폭(We2)은 그 위에 위치한 제1 버스바(142)의 폭보다 크거나 같을 수 있다.3, the
제1 버스바(142) 하부에 위치한 에미터부(121)의 부분은 생략 가능하다. The portion of the
기판(110)의 후면 내에 위치하는 후면 전계부(172)는 에미터부(121)와 분리되어 있고, 복수의 제2 전극(151) 하부에 위치하여 서로 나란하게 복수의 제1 전극(141) 하부에 위치한 에미터부(121)와 동일한 방향으로 뻗어 있다.The rear
따라서, 도 1 내지 도 3에 도시한 것처럼, 기판(110)의 후면에서 제1 전극(141) 하부에 위치한 에미터부(121)와 제2 전극(151) 하부에 위치한 후면 전계부(172)는 교대로 위치한다.1 to 3, the
후면 전계부(172)는 기판(110)과 동일한 도전성 타입(즉, 제1 도전성 타입)의 불순물, 예를 들어, n형의 불순물이 기판(110)보다 고농도로 함유한 제1 도전성 타입의 불순물 도핑부, 예를 들어 n++ 부이다. 따라서, 후면 전계부(172)는 5가 원소[예, 인(P)]의 불순물을 포함한다. The rear
이러한 후면 전계부(172)는 제1 도전성 타입(예, n형)의 불순물을 이온 주입법을 이용하여 기판(110)보다 높은 농도로 기판(110) 내로 주입시켜 형성될 수 있다.The rear
본 예에서, 인(P)이 도핑된 후면 전계부(172)의 불순물 도핑 농도는 약 1×1015number/㎠ 내지 1×1016number/㎠ 일 수 있고, 후면 전계부(172)의 면 저항값은 약 10 Ω/sq. 내지 60Ω/sq.일 수 있다.In this example, the impurity doping concentration of phosphorus (P) doped backside
도 3에 도시한 것처럼, 에미터부(121)와 유사하게, 후면 전계부(172)는 제2 버스바(142) 하부에 위치하고, 정해진 폭(Wb2)을 갖고 제2 버스바(152)를 따라 제2 방향으로 뻗어 있는 부분을 더 포함한다. 제2 버스바(142) 하부에 위치한 후면 전계부(172)의 부분은 복수의 제2 전극(151) 하부에 위치한 후면 전계부(172)과 연결되어 있어 복수의 제2 전극(151) 하부에 위치한 후면 전계부(172)를 하나로 연결하고, 그 위에 위치한 제2 버스바(152)와 연결되어 있다. 이때, 후면 전계부(172)의 폭(Wb2)은 그 위에 위치한 제2 버스바(152)의 폭보다 크거나 같을 수 있다. 제2 버스바(142) 하부에 위치한 후면 전계부(172)의 부분 역시 생략 가능하다.Similar to the
이로 인해, 전면 전계부(171)와 동일하게, 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 후면 전계부(172)쪽으로 이동한 정공이 제2 전극(151)쪽으로 이동하는 것이 방해되어, 제2 전극(151)의 부근에서 전자와 정공이 재결합되어 소멸되는 양이 감소한다.A potential barrier is formed due to a difference in impurity concentration between the
기판(110)과 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공은 각각 n형 반도체부 쪽과 p형 반도체 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 에미터부(121)가 p형일 경우, 정공은 에미터부(121)쪽으로 이동하고 전자는 후면 전계부(172)쪽으로 이동한다.Due to the built-in potential difference due to the pn junction formed between the
에미터부(121)는 기판(110)과 p-n 접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)은 n형의 도전성 타입을 가진다. 이 경우, 전자는 에미터부(121)쪽으로 이동하고 정공은 후면 전계부(172)쪽으로 이동한다.Since the
도 2에 도시한 것처럼, 본 예에서, 제1 및 제2 전극(141, 151) 하부에 위치한 에미터부(121)와 후면 전계부(172)에서, 서로 인접한 에미터부(121)와 후면 전계부(172)의 총 폭(Wc)은 약 1.0㎜ 내지 2.5㎜일 수 있다. 도 1 내지 도 3에 도시한 것처럼, 본 예에서, 인접한 에미터부(121)와 후면 전계부(172) 사이에는 미리 정해진 간격(Wd)만큼 이격되어 있다. 따라서, 서로 인접한 에미터부(121)와 후면 전계부(172)의 총 폭(Wc)은 인접한 에미터부(121)와 후면 전계부(172) 각각의 끝단에 인접한 간격(Wd)의 1/2(Wd/2)되는 시점까지 측정한 값이 된다. 하지만 본 예와 달리, 인접한 에미터부(121)와 후면 전계부(172)가 서로 접해 있을 경우, 에미터부(121)와 후면 전계부(172)의 총 폭(Wc)은 서로 인접해 있는 에미터부(121)의 폭(We1)과 후면 전계부(Wb1)의 합이다.2, in the
또한, 본 예에서, 제1 도전성 타입인 기판(110)과 제2 도전성 타입인 에미터부(121)간의 p-n 접합이 형성될 때, 생성된 전하들의 원활한 이동 등을 위하여 안정적인 p-n 접합 형성 영역을 형성하고, 또한, p형의 불순물인 붕소(B)의 이동 거리가 n형의 불순물인 인(P)보다 짧기 때문에 p형의 불순물의 수집을 좀더 용이하게 하기 위해, 각 제1 전극(141) 하부에 위치한 에미터부(121)의 폭(We1)이 각 제2 전극(151) 하부에 위치한 후면 전계부(172)의 폭(Wb1)보다 크다(We1 > Wb1). 한 예로서, 각 제1 전극(141) 하부에 위치한 에미터부(121)의 폭(We1)은 약 600㎛ 내지 800㎛이고, 각 제1 전극(141) 하부에 위치한 후면 전계부(172)의 폭(Wb1)은 약 200㎛ 내지 400㎛일 수 있다.In this example, when the pn junction between the
후면 보호부(192)는 기판(110)의 후면 위에 위치하고, 에미터부(121)의 일부를 드러내는 개구부와 후면 전계부(172)의 일부를 드러내는 개구부를 구비하고 있다. 이로 인해, 후면 보호부(192)는 에미터부(121)와 후면 전계부(172)가 위치하지 않는 기판(110)의 후면 바로 위, 에미터부(121)의 일부 위 그리고 후면 전계부(172)의 일부 위에 위치한다. The rear
이때, 에미터부(121)의 일부를 드러내는 개구부는 복수의 제1 전극(141)과 제1 버스바(142) 하부에 위치한 에미터부(121)의 위에서 에미터부(121)의 연장 방향(즉, 제1 방향과 제2 방향)으로 따라 길게 뻗어 있고, 후면 전계부(172)의 일부를 드러내는 개구부 역시 복수의 제2 전극(151)과 제2 버스바(152) 하부에 위치한 후면 전계부(172) 위에서 후면 전계부(172)의 연장 방향으로 따라 길게 뻗어 있다.The openings for exposing a part of the
도 3에서, 복수의 제1 및 제2 전극(141, 151) 하부에 위치한 에미터부(121)와 후면 전계부(172)는 제1 방향으로 뻗어 있는 스트라이프 형상을 갖고, 제1 및 제2 버스바(142, 152) 하부에 위치한 에미터부(121)의 부분과 후면 전계부(172)의 부분은 제2 방향으로 뻗어 있는 스트라이프 형상을 갖고 있으므로, 제1 및 제2 전극(141, 151)과 제1 및 제2 버스바(1412 152) 하부에 각각 위치한 에미터부(121)와 후면 전계부(172) 각각은 빗살(comb) 형상을 갖고 있고, 이로 인해, 에미터부(121)와 후면 전계부(172)를 각각 드러내는 개구부 역시 빗살 형상을 갖고 있다.3, the
후면 보호부(192)은 전면 보호부(191)과 동일하게, 수소화된 실리콘 산화물(SiOx:H), 수소화된 실리콘 질화물(SiNx:H), 수소화된 실리콘 산화 질화물(SiOxNy:H), 알루미늄 산화물(Al2O3) 등으로 이루어지고 기판(110) 후면 및 그 근처에 존재하는 결함을 안정한 결합으로 바꾸어, 기판(110)의 후면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소시킨다. The rear
제1 전극부(140)는, 도 3에 도시한 것처럼, 에미터부(121) 위에 위치하여 에미터부(121)와 연결되어 있고, 복수의 제1 전극(141)과 복수의 제1 전극(141)과 연결되어 있는 제1 버스바(142)를 구비한다.3, the
복수의 제1 전극(141)은 해당 개구부를 통해 노출된 에미터부(121)와 물리적 및 전기적으로 연결되어 있고, 에미터부(121) 위에서 에미터부(121)를 따라서 연장되어 있다.The plurality of
이러한 복수의 제1 전극(141)은 해당 에미터부(121) 쪽으로 이동한 전하, 예를 들어, 정공을 수집한다. The plurality of
제1 버스바(142)는, 도 3에 도시한 것처럼, 복수의 제1 전극(141)과 교차하는 방향(예, 제2 방향)으로 나란하게 뻗어 있고 교차하는 복수의 제1 전극(141)과 연결되어 있다. 따라서 도 3에 도시한 것처럼, 서로 이격되어 제1 방향으로 뻗어 있는 복수의 제1 전극(141)은 제2 방향으로 뻗어 있는 제1 버스바(142)과 연결되어 있고 이 제1 버스바(142)로부터 연장되어 있다.3, the
제1 버스바(142)는 그 하부에 위치한 에미터부(121)의 부분으로 이동한 전하뿐만 아니라 복수의 제1 전극(141)에 의해 수집되어 이동하는 전하를 수집한 후 해당 방향으로 수집된 전하를 전송한다. The
이때, 제1 버스바(142)는 교차하는 복수의 제1 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 제1 버스바(142)의 폭은 각 제1 전극(141)의 폭보다 크다. Since the
이미 설명한 것처럼, 제2 전극부(150)는 후면 전계부(172)와 연결되어 있고, 복수의 제2 전극(151)과 복수의 제2 전극(151)과 연결되어 있는 제2 버스바(152)를 구비한다.The
복수의 제2 전극(151)은 해당 개구부를 통해 노출된 후면 전계부(172)와 물리적 및 전기적으로 연결되어 있고, 후면 전계부(172) 위에서 후면 전계부(172)를 따라서 연장되어 있다.A plurality of
이러한 복수의 제2 전극(151)은 해당 후면 전계부(172) 쪽으로 이동한 전하, 예를 들어, 전자를 수집한다. The plurality of
제1 버스바(142)과 유사하게, 제2 버스바(152)는, 도 3에 도시한 것처럼, 후면 전계부(172)와 전기적 및 물리적으로 연결되어 있고 복수의 제2 전극(151)과 교차하는 방향(예, 제2 방향)으로 나란하게 뻗어 있고 교차하는 복수의 제2 전극(151)과 연결되어 있다. 따라서 도 3에 도시한 것처럼, 제1 방향으로 서로 이격되어 뻗어 있는 복수의 제2 전극(151) 역시 제2 방향으로 뻗어 있는 제2 버스바(152)로부터 연장되어 있다.Similar to the
제2 버스바(152)는 그 하부에 위치한 후면 전계부(172)의 부분으로 이동한 전하뿐만 아니라 복수의 제2 전극(151)에 의해 수집되어 이동하는 전하를 수집한 후 해당 방향으로 수집된 전하를 전송한다. The
이러한 제1 버스바(142)와 제2 버스바(152)는 리본(ribbon)과 같은 도전성 필름 등을 통해 외부 장치와 연결되어 수집된 전하를 외부 장치로 출력된다.The
제1 버스바(142)와 동일하게, 제2 버스바(152)의 폭은 각 제2 전극(151)의 폭보다 크다. Like the
또한, 제1 전극(141)과 제2 전극(151)의 폭은 동일할 수 있고, 제1 버스바(142)와 제2 버스바(152)의 폭은 동일할 수 있다. 이때, 제1 및 제2 버스바(142, 152)의 폭은 도전성 필름의 폭과 동일하거나 클 수 있다. The widths of the
본 예에서, 각 제1 전극(141) 및 각 제2 전극(151)의 폭은 약 60㎛ 내지 3000㎛일 수 있고, 제1 버스바(142)와 제2 버스바(152)의 폭은 동일하며, 제1 버스바(142)와 제2 버스바(152)의 폭은 각각 1㎜ 내지 10㎜일 수 있다. 또한, 도전성 필름의 폭은 1㎜ 내지 10㎜일 수 있다.In this example, the width of each of the
본 예와 달리, 각 제1 전극(141)과 각 제2 전극(151)의 폭은 서로 상이할 수 있다. 예를 들어, 전자보다 이동도가 낮은 정공을 수집하는 전극[예를 들어, 제1 전극(141)]의 폭이 전자를 수집하는 전극[예를 들어, 제2 전극(151)]의 폭보다 클 수 있다. 이럴 경우에도, 제1 및 제2 전극(141, 151)의 각 폭은 약 60㎛ 내지 3000㎛일 수 있다.Unlike the present example, the widths of the
도 1 및 도 2에 도시한 것처럼, 인접한 제1 전극(141)과 제2 전극(151) 사이에는 절연 물질로 이루어진 후면 보호부(192)가 위치하므로, 인접한 제1 전극(141)과 제2 전극(151)은 서로 전기적으로 분리되어 있다. 1 and 2, since the rear
따라서, 인접한 제1 전극(141)과 제2 전극(151)간의 단락(short) 현상을 방지하여 전하의 누설을 방지하며, 인접한 제1 및 제2 전극(141, 151) 간의 전기적인 간섭에 의한 전하의 손실 또한 방지한다. 이로 인해, 태양 전지의 누설 전류의 양이 줄어든다. Therefore, it is possible to prevent a short circuit between the adjacent first and
도 1 및 도 2와는 달리, 에미터부(121)와 연결된 각 제1 전극(141)은 인접한 후면 보호부(192) 위에 일부 위치하여 후면 보호부(192)와 일부 중첩할 수 있고, 후면 전계부(172)와 연결된 각 제2 전극(151) 역시 인접한 후면 보호부(192) 위에 일부 위치하여 후면 보호부(192)와 일부 중첩할 수 있다. 이럴 경우, 도전성 테이프와 접하는 제1 및 제2 전극(141, 151)의 상부면의 표면적이 증가하여 도전성 테이프와의 접촉 저항이 감소하고, 제1 및 제2 전극(141, 151)의 설계 여유도가 증가한다.1 and 2, each of the
이러한 후면 보호부(192)는 생략 가능하다. This rear
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.The operation of the solar cell according to this embodiment having such a structure is as follows.
태양 전지로 빛이 조사되어 반사 방지부(130), 전면 전계부(171) 및 전면 보호부(191)를 순차적으로 통과하여 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 텍스처링 표면과 반사 방지부(130)에 의해 기판(110) 전면에서의 입사 면적이 증가하고 빛 반사도가 감소하고, 기판(110)으로 입사되는 빛의 양이 증가하여 태양 전지의 효율이 향상된다. 이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 정공과 전자는 각각 제1 전극(141)과 제2 전극(151)를 통해 제1 버스바(141)와 제2 버스바(152)에 의해 수집된다. 이러한 제1 버스바(141)와 제2 버스바(142)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.The light is sequentially irradiated to the
이때, 제1 전극부(140)와 제2 전극부(150)가 입사면(즉, 전면)의 반대편인 기판(110)의 후면에 위치하므로, 제1 전극부(140)와 제2 전극부(150)가 기판(110)의 전면에 위치할 때보다 기판(110)으로 입사되는 빛의 양이 증가한다. 이로 인해, 태양 전지의 효율이 향상된다.Since the
이때, 기판(110)의 전면과 후면 각각 전면 보호부(191)와 후면 보호부(192)가 위치하므로, 기판(110)의 전면 및 후면 표면 근처에 존재하는 불안정한 결합으로 인해 기판(110)의 표면 근처에서 전하가 손실되는 양이 줄어들고, 또한, 기판(110)의 전면과 후면에 전면 전계부(171)와 후면 전계부(172)가 각각 위치하므로, 원치 않은 방향으로의 정공 이동이 줄어든다. 이로 인해, 기판(110)의 후면과 전면에서 결함에 의해 손실되는 전하의 양과 전자와 정공이 재결합되어 소멸되는 양이 줄어들어, 태양 전지의 효율은 더욱더 향상된다.At this time, since the front
이러한 태양 전지를 제조하는 방법에 대하여 설명한다.A method of manufacturing such a solar cell will be described.
도 4a에 도시한 것처럼, 반응성 이온 식각법(reaction ion etching, RIE) 등과 같은 건식 식각법이나 습식 식각법을 이용하여 평탄면인 기판(110)의 전면을 식각하여 복수의 돌출부(11)와 복수의 오목부(12)를 갖는 텍스처링 표면을 형성한다. 이때, 각 돌출부(11)의 돌출 높이(H1)와 폭(H2)은 다양한 크기를 가질 수 있다. 그러나 이러한 텍스처링 표면 형성 공정은 생략될 수 있다. 이 경우, 태양 전지의 기판의 전면은 텍스처링 표면이 아닌 평탄면을 갖는다.4A, the entire surface of the
다음, 도 4b에 도시한 것처럼, 기판(110)의 후면(제1 면) 위에 제1 마스크(mask)(41)를 배치시킨 후, 이온 주입법을 이용하여 해당하는 도전성 타입(즉, 제2 도전성 타입)(예, p형)을 갖는 제1 불순물의 이온(이하, '제1 불순물 이온'이라 함)을 주입한다.4B, a
이때, 사용되는 제1 마스크(41)는 기판(110)의 후면 일부를 드러내는 제1 개구부(411)를 구비하고 있으므로, 제1 마스크(41)가 기판(110)의 후면 위에 배치될 때, 복수의 개구부(411)를 통해 기판(110)의 일부가 노출된다. When the
이때, 도전성 타입은 기판(110)의 것과 반대인 제2 도전성 타입일 수 있고, 본 예에서 사용되는 제1 불순물은 붕소(B)일 수 있다. 따라서 제1 불순물 이온은 붕소(B)의 양 이온(B+)일 수 있다. Here, the conductive type may be a second conductive type opposite to that of the
따라서, 도 4b에 도시한 것처럼, 제1 마스크(41)의 제1 개구부(411)를 통해 노출된 기판(110)의 후면에 제2 도전성 타입을 갖는 제1` 불순물 이온이 주입되어, 기판(110)의 일부에 제2 도전성 타입(예, p형)의 불순물부인 제1 불순물부(120)가 형성된다.Accordingly, as shown in FIG. 4B, the first type impurity ions having the second conductivity type are implanted into the rear surface of the
다시, 도 4c에 도시한 것처럼, 다시 제2 마스크(42)를 기판(110)의 후면 위에 배치시킨 후, 이온 주입법을 이용하여 기판(110)의 후면 일부에 기판(110)과 동일한 제1 도전성 타입의 제2 불순물의 이온(이하, '제2 불순물 이온'이라 함), 예를 들어, n형 불순물의 이온(즉, n형 불순물 이온)을 주입하여 기판(110)의 일부에 제1 도전성 타입(예, n형)의 불순물부인 제2 불순물부(170)를 형성한다. 4C, the
제2 마스크(42)는 기판(110)의 후면 일부를 드러내는 제2 개구부(421)를 구비하고 있으므로, 제2 마스크(42)가 기판(110)의 후면 위에 배치될 때, 제2 개구부(421)를 통해 기판(110)의 일부가 노출되어, 노출된 기판(110)의 후면 일부에 제2 불순물부(170)가 형성된다. 본 예에서 사용되는 제2 불순물은 인(P)일 수 있고, 이로 인해, 제2 불순물 이온은 인(P)의 양 이온(P+)일 수 있다.The
본 예에서, 제1 마스크(41)의 제1 개구부(411)를 통해 드러나는 기판(110)의 후면 일부와 제2 마스크(42)의 제2 개구부(421)를 통해 드러나는 기판(110)의 후면 일부는 서로 다른 영역이다.In this example, the rear surface of the
따라서, 제1 및 제2 개구부(411, 421)를 통해 노출되지 않고 제1 및 제2 마스크(41, 42)로 가려진 기판(110)의 후면 부분에는 제1 또는 제2 불순물 이온이 주입되지 않으므로, 제1 및 제2 개구부(411, 421)를 통해 각각 노출된 기판(110)의 후면 부분에 제1 및 제2 불순물부(120, 170)가 형성되며, 이러한 제1 및 제2 불순물부(120, 170)는 기판(110) 속으로 p형 불순물 이온과 n형 불순물 이온이 주입된 부분이므로, 기판(110)의 후면으로부터 정해진 두께를 갖는다. Therefore, since the first or second impurity ions are not implanted into the rear portion of the
기판(110) 속에 제1 및 제2 불순물 이온을 주입하기 위한 이온의 가속 에너지는 약 1keV 내지 20keV일 수 있고, 이 가속 에너지의 크기에 따라 이온 주입 깊이가 정해질 수 있다. 따라서, 제1 불순물부(120)를 위한 가속 에너지의 크기와 제2 불순물부(170)의 가속 에너지의 크기는 서로 상이할 수 있다. 한 예로서, p형 불순물 이온을 기판(110) 속에 주입하는 가속 에너지의 크기가 n형 불순물 이온을 기판(110) 속에 주입하는 가속 에너지의 크기보다 클 수 있다. 이 경우, 도 4c에 도시한 것처럼, 제1 불순물부(120)의 불순물 이온 주입 깊이가 제2 불순물(170)의 불순물 이온 주입보다 크다.The acceleration energy of the ions for implanting the first and second impurity ions into the
제2 불순물부(170)는 기판(110)과의 불순물 농도 차이를 이용한 전위 장벽을 형성해야 하므로, 제2 불순물부(170)에 주입된 불순물의 양은 제1 불순물부(120)에 주입된 불순물의 양보다 클 수 있다. 본 예에서, 제1 및 제2 불순물부(120, 170)에 주입된 불순물의 양은 약 1×1015number/㎠ 내지 1×1016number/㎠일 수 있다.The amount of the impurity implanted into the
이때, 제1 및 제2 마스크(41, 42)는 이온 주입 장비에 부착되어 있고, 이온 주입 장치의 제어에 따라 배치 위치가 정해진다.At this time, the first and
예를 들어, 이미 도 3에 도시한 것처럼, 에미터부(121)와 후면 전계부(172)가 빗살 형상을 가질 경우, 이미 설명한 것처럼, 제1 불순물부(120)를 형성하기 위한 제1 마스크(41)와 제2 불순물부(170)를 형성하기 위한 제2 마스크(42) 역시 도 5의 (a)와 (b)에 각각 도시한 것처럼 빗살 형상의 제1 개구부(411)와 제2 개구부(421)를 구비하고 있다.3, when the
제1 개구부(411)는 각 제1 전극(141) 하부에 위치하는 에미터부(121)를 형성하기 위해 기판(110)의 후면 일부(제1 부분)을 드러내는 제1 부분(11a)과 제1 버스바(142) 하부에 위치하는 에미터부(121)의 부분을 형성하기 기판(110)의 후면 일부(제3 부분)를 드러내는 제2 부분(11b)를 구비하고 있고, 제2 개구부(421)는 각 제2 전극(151) 하부에 위치하는 후면 전계부(172)를 형성하기 위해 기판(110)의 후면 일부(제2 부분)을 드러내는 제1 부분(21a)과 제2 버스바(152) 하부에 위치하는 후면 전계부(172)의 부분을 형성하기 위해 기판(110)의 후면 일부(제4 부분)를 드러내는 제2 부분(21b)를 구비하고 있다. The
여기에서, 제1 부분과 제2 부분은 서로 상이한 기판(110)의 후면 부분이고, 제3 부분과 제4 부분 역시 서로 상이한 기판(110)의 후면 부분이다. 제1 부분과 제3 부분은 서로 상이한 기판(110)의 후면 부분이고 필요에 따라 제3 부분과 제1 부분은 일부 중첩될 수 있고, 제2 부분과 제4 부분은 서로 상이한 기판(110)의 후면 부분이고 필요에 따라 제4 부분과 제2 부분은 일부 중첩될 수 있다. 또한 제1 부분과 제4 부분은 서로 상이한 기판(110)의 후면 부분이고, 제2 부분과 제3 부분 역시 서로 상이한 기판(110)의 후면 부분이다. Here, the first portion and the second portion are the rear portion of the
이로 인해, 제1 불순물부(120)는 제1 마스크(41)의 제1 개구부(411)의 제1 및 제2 부분(11a, 11b)에 의해 노출된 기판(110)의 후면 일부(즉, 제1 부분과 제3 부분)에 형성되고, 제2 불순물부(170)는 제2 마스크(42)의 제2 개구부(421)의 제1 및 제2 부분(21a, 21b)에 의해 노출된 기판(110)의 후면 일부(즉, 제2 부분과 제4 부분)에 형성된다. The
제1 및 제2 버스바(141, 142) 하부에 에미터부(121)와 후면 전계부(172)가 위치하지 않을 경우, 제1 및 제2 마스크(41, 42)에 각각 형성된 제1 및 제2 개구부(411, 421)의 제2 부분(11b, 21b)은 생략된다.When the
이와 같이, 제1 마스크(41)과 제2 마스크(42)의 제1 및 제2 개구부(411, 421)의 형성 위치는 에미터부(121)와 후면 전계부(172)의 형성 위치에 대응되며, 이로 인해, 제1 마스크(41)의 제1 개구부(411)과 제2 마스크(42)의 제2 개구부(421)의 위치는 서로 중첩되지 않는다. The positions of the first and
또한, 인(P)의 확산 속도가 붕소(B)의 확산 속도보다 훨씬 바르다. 예를 들어, 인(P)의 확산 속도가 붕소(B)의 확산 속도보다 약 4배 내지 5배 정도 빠르다.Further, the diffusion rate of phosphorus (P) is much more accurate than the diffusion rate of boron (B). For example, the diffusion rate of phosphorus (P) is about 4 to 5 times faster than the diffusion rate of boron (B).
이로 인해, 도 6에 도시한 것처럼, 동일한 폭(Wp, Wn)을 갖는 제1 불순물부(120)와 제2 불순물부(170)가 기판(110) 내에 형성된 후, 열처리 등을 통해 이온의 확산 동작이 행해질 경우 제1 불순물부(120)에 주입된 붕소보다 제2 불순물부(120)에 주입된 인의 확산 속도가 빠르므로, 확산 동작이 완료된 후 인(P)이 주입된 제2 불순물부(170)(즉, 후면 전계부)의 폭(Wn1)의 증가폭이 붕소(B)가 주입된 제1 불순물부(120)(즉, 에미터부)의 폭(Wp1)의 증가폭보다 훨씬 크게 된다. 따라서 제2 불순물부(170)의 확산 증가폭(d2)이 제1 불순물부(120)의 확산 증가폭(d1)은 보다 훨씬 크고, 이들 확산 증가폭(d1, d2)은 약 4배 내지 5개의 차이가 발생할 수 있다.6, after the
따라서, 최종적으로 원하는 에미터부(121)의 폭(We1) 및 후면 전계부(172)의 폭(Wb1) 그리고 불순물(붕소와 인)의 확산 속도 차이를 이용하여 제1 개구부(411)의 제1 부분(11a)의 폭(Wo11)과 제2 개구부(421)의 제1 부분(21a)의 폭(Wo211)이 정해진다. 또한, 불순물 이온의 확산 속도에 따라 불순물 이온의 확산 깊이가 달라지므로, 이미 설명한 것처럼, 제1 불순물부(120)의 불순물 이온 주입 깊이와 제2 불순물부(170)의 불순물 이온 주입 깊이를 제어하여 최종적으로 원하는 에미터부(121)의 불순물 도핑 깊이 및 후면 전계부(172)의 불순물 도핑 깊이를 좀더 정확하게 얻을 수 있도록 한다.Therefore, by using the diffusion width difference between the width We1 of the desired
본 예에서, 제1 전극(141) 하부에 위치하는 에미터부(121)의 폭(We1)이 제2 전극(151) 하부에 위치하는 후면 전계부(172)의 폭(Wb1)보다 크고, 또한, 에미터부(121)를 위한 불순물이 붕소(B)이고 후면 전계부(172)를 위한 불순물이 인(P)이므로, 도 5의 (a) 및 (b)에 도시한 것처럼, 가로 방향(제1 방향)으로 뻗어 있는 제1 개구부(411)의 각 제1 부분(11a)의 폭(Wo11)은 가로 방향으로 뻗어 있는 제2 개구부(421)의 각 제1 부분(21a)의 폭(Wo21)보다 크다.The width We1 of the
따라서 제1 개구부(411)의 각 제1 부분(11a)의 폭(Wo11)은 각 제1 전극(141) 하부에 위치한 에미터부(121)의 최종 폭(We1)과 대략 동일하거나 약간 작은 값을 가질 수 있다. 이로 인해, 제1 개구부(411)의 각 제1 부분(11a)의 폭(Wo11)에 대한 에미터부(121)의 최종 폭(We1)의 비는 약 0.7 내지 1:1일 수 있다. 따라서, 제1 개구부(411)의 제1 부분(11a)에 의해 형성된 제1 불순물부(120)의 폭(Wp)에 대한 에미터부(121)의 최종 폭(We1)의 비 역시 약 0.7 내지 1:1이다.The width Wo11 of each
한 예로서, 에미터부(121)의 최종 폭(We1)이 약 600㎛ 내지 800㎛일 때, 제1 부분(11a)의 폭(Wo11)과 제1 불순물부(120)의 폭(Wp)은 각각 약 550㎛ 내지 750㎛일 수 있다.The width Wo11 of the
이때, 제1 개구부(411)의 각 제1 부분(11a)의 폭(Wo11)과 최종 에미터부(121)의 폭(We1)(예, 600㎛ 내지 800㎛)과의 차이는 불순물 이온의 확산 동작을 고려한 오차(예, 약 ±50㎛)를 감안한 것이다. 즉, 활성화 공정을 위한 열처리 시 제1 불순물부(120)에 주입된 불순물 이온의 확산이 행해질 경우, 불순물 이온의 확산에 의해 활성화된 불순물부인 에미터부(121)의 두께(즉, 깊이)와 폭이 좀더 증가하게 되므로 제1 불순물(120)의 폭보다 활성화된 에미터부(121)의 폭이 커지게 된다. 따라서, 이러한 오차를 보상하기 위해, 최종 에미터부(121)의 폭(We1)(예, 650㎛ 내지 800㎛)보다 오차 범위 내에서 불순물부(120)의 폭(Wp)을 좀더 작게 형성할 수 있다.The difference between the width Wo11 of each
하지만 이미 기술한 것처럼, 붕소의 확산 속도가 크지 않기 때문에, 제1 불순물부(120)의 폭(Wp)은 최종 에미터부(121)의 폭(We1)과 동일한 값을 가질 수 있다.However, as already described, the width Wp of the
하지만, 이미 설명한 것처럼, 인(P)의 확산 속도가 붕소(B)보다 약 4 내지 5배 빠르므로, 제2 개구부(421)의 각 제1 부분(21a)의 폭(Wo21)은 각 제2 전극(141) 하부에 위치한 후면 전계부(172)의 원하는 폭(Wb1)과 다르게 후면 전계부(172)의 원하는 폭(Wb1)의 약 1/4 내지 1/5에 해당하는 크기를 가질 수 있다.However, as already described, the diffusion rate of phosphorus (P) is about 4 to 5 times faster than boron (B), so that the width Wo21 of each
이로 인해, 제2 개구부(421)의 각 제1 부분(21a)의 폭(Wo21)에 대한 후면 전계부(172)의 최종 폭(Wb1)의 비는 약 0.15 내지 0.35:1일 수 있다. 따라서, 제2 개구부(421)의 제1 부분(21a)에 의해 형성된 제2 불순물부(190)의 폭(Wn)에 대한 후면 전계부(172)의 최종 폭(Wb)의 비 역시 약 0.15 내지 0.35:1이다.The ratio of the final width Wb1 of the rear
한 예로서, 각 제2 전극(151) 하부에 위치한 후면 전계부(172)의 폭(Wb1)이 약 200㎛ 내지 400㎛일 때, 제2 개구부(421)의 각 제1 부분(21a)의 폭(Wo21)과 제2 불순물부(170)의 폭(Wn)은 각각 후면 전계부(172)의 폭(Wb1)인 200㎛ 내지 400㎛의 약 1/4 내지 1/5인 약 40㎛ 내지 100㎛일 수 있다.When the width Wb1 of the rear
하지만, 본 예와 달리, 각 제1 전극(141) 하부에 위치한 에미터부(121)의 폭(We1)과 각 제2 전극(151) 하부에 위치한 후면 전계부(172)의 폭(Wb1)이 동일할 경우, 에미터부(121)를 위한 제1 마스크(41)의 제1 개구부(411)의 폭(Wo11, Wo12) 각각은 후면 전계부(172)를 위한 제2 마스크(42)의 제2 개구부(421)의 폭(Wo21, Wo22) 각각의 약 4배 내지 5배가 될 수 있다.However, the width We1 of the
따라서, 제1 마스크(41)의 제1 부분(11a)과 제2 마스크(42)의 제1 부분(21a)은 서로 다른 패턴을 갖고 있다.Therefore, the
동일한 이유로, 제1 및 제2 마스크(41, 42)의 제1 부분(11a, 21a)과 동일하게, 제1 마스크(41)의 제2 부분(11b)의 폭(Wo12)과 제2 마스크(42)의 제2 부분(21b)의 폭(Wo22)은 서로 상이하다(즉, Wo12 > Wo22).The width Wo12 of the
따라서, 제1 개구부(411)의 각 제2 부분(11b)의 폭(Wo12)에 대한 제1 버스바(141) 하부에 위치한 에미터부(121)의 부분의 최종 폭(We2)의 비는 약 0.7 내지 1:1일 수 있고, 제2 개구부(421)의 각 제2 부분(21b)의 폭(Wo22)에 대한 제2 버스바(142) 하부에 위치한 후면 전계부(172)의 부분의 최종 폭(Wb2)의 비는 약 0.15 내지 0.35:1일 수 있다. 이로 인해, 제1 개구부(411)의 제2 부분(11b)에 의해 형성된 제1 불순물부(120)의 폭에 대한 에미터부(121)의 부분의 최종 폭(We2)의 비 역시 약 0.7 내지 1:1이고, 제2 개구부(421)의 제2 부분(21b)에 의해 형성된 제2 불순물부(190)의 폭에 대한 후면 전계부(172)의 부분의 최종 폭(Wb2)의 비 역시 약 0.15 내지 0.35:1이다.The ratio of the final width We2 of the portion of the
본 예에서, 제1 버스바(142)와 제2 버스바(152)의 폭은 서로 동일한 값(예, 1㎜ 내지 10㎜)을 갖고 있으므로, 제2 마스크(42)의 제2 부분(21b)의 폭(Wo22)은 제1 마스크(41)의 제2 부분(11b)의 폭(Wo12)의 약 1/4 내지 1/5에 해당될 수 있다. 한 예로서, 제1 마스크(41)의 제2 부분(11b)의 폭(Wo12)의 약 1㎜ 내지 10㎜일 수 있고, 제2 마스크(42)의 제2 부분(21b)의 폭(Wo22)은 약 0.2㎜ 내지 2.5㎜일 수 있다.In this example, since the widths of the
따라서, 제1 마스크(41)의 제2 부분(11b)과 제2 마스크(42)의 제2 부분(21b)은 서로 다른 패턴을 갖고 있다.Therefore, the
본 예에서, 에미터부(121)의 최종 폭(We1, We2)에 대한 제1 개구부(411)의 제1 및 제2 부분(11a, 11b)의 폭(Wo11, Wo12)의 비가 약 0.7 이상일 경우, 좀더 안정적으로 원하는 폭(We1, We2)을 갖는 에미터부(121)의 형성이 가능하고, 에미터부(121)의 최종 폭(We1, We2)에 대한 제1 개구부(411)의 제1 및 제2 부분(11a, 11b)의 폭(Wo11, Wo12)의 비가 약 1 이하일 경우, 인접한 후면 전계부(172)와의 접촉 없이 좀더 안정적으로 원하는 폭(We1, We2)을 갖는 에미터부(121)의 형성이 가능하다.In this example, when the ratio of the widths Wo11 and Wo12 of the first and
역시, 후면 전계부(172)의 최종 폭(Wb1, Wb2)에 대한 제2 개구부(421)의 제1 및 제2 부분(21a, 21b)의 폭(Wo21, Wo22)의 비가 약 0.15 이상일 경우, 좀더 안정적으로 원하는 폭(Wb1, Wb2)을 갖는 후면 전계부(172)의 형성이 가능하고, 후면 전계부(172)의 최종 폭(Wb1, Wb2)에 대한 제2 개구부(421)의 제1 및 제2 부분(21a, 21b)의 폭(Wo21, Wo22)의 비가 약 0.35 이하일 경우, 인접한 에미터부(121)와의 접촉 없이 좀더 안정적으로 원하는 폭(Wb1, Wb2)을 갖는 후면 전계부(172)의 형성이 가능하다.When the ratio of the widths Wo21 and Wo22 of the first and
이와 같이, 각각 제1 개구부(411)와 제2 개구부(421)를 구비한 제1 마스크(41)와 제2 마스크(42)는 흑연과 탄소(C) 성분이 함유된 물질로 이루어질 수 있다.The
이때, 제1 및 제2 불순물부(120, 170)는 이온 주입 장비가 각각 설치된 서로 다른 챔버(chamber), 즉 p형 챔버와 n형 챔버에서 형성된다.At this time, the first and
따라서, 기판(110)이 이송 롤러(roller) 등의 동작에 의해 진공 상태인 p형 챔버(제1 챔버) 내로 이동하여 위치하면, 제1 개구부(411)를 구비한 제1 마스크(41)가 부착된 제1 이온 주입 장비의 동작에 의해 제1 마스크(41)가 기판(110) 위에 위치한 후 제1 개구부(411)를 통해 노출된 기판(110)의 후면 해당 부위에 p형의 불순물의 이온이 주입되어 제1 불순물부(120)가 형성되고, 다시 이송 롤러 등의 동작에 의해 기판(110)은 바로 인접한 n형 챔버(제2 챔버) 내로 이동하여 위치한다. 따라서, n형 챔버 내에서 제2 마스크(42)가 부착된 제2 이온 주입 장비의 동작에 의해 제2 마스크(42)가 기판(110) 위에 위치한 후 제2 개구부(421)를 통해 노출된 기판(110)의 후면 해당 부위에 n형의 불순물의 이온이 주입되어 제2 불순물부(170)가 형성된다. Accordingly, when the
이때, 서로 인접해 있는 p형 챔버와 n형 챔버는 개폐문에 의해 서로 분리되어 있다. 또한, p형 챔버의 상태와 n형 챔버의 상태는 진공 상태이므로, p형 챔버 바로 이전에 로드락(load lock chamber)가 위치하여 챔버 상태를 진공으로 전환하고, n형 챔버 바로 이후에는 언로드락(unload lock chamber)가 위치하여 챔버의 진공 상태를 해제할 수 있다.At this time, the p-type chamber and the n-type chamber which are adjacent to each other are separated from each other by the opening and closing door. In addition, since the state of the p-type chamber and the state of the n-type chamber are in a vacuum state, a load lock chamber is positioned immediately before the p-type chamber to convert the chamber state to vacuum, (unload lock chamber) is located to release the vacuum state of the chamber.
이때, p형 챔버와 n형 챔버의 형성 순서는 서로 바뀔 수 있고, p형 챔버와 n형 챔버의 형성 순서에 따라 p형 불순물부인 제1 불순물부(120)와 n형 불순물부인 제2 불순물부(170)의 형성 순서가 정해진다.At this time, the order of forming the p-type chamber and the n-type chamber can be changed. In accordance with the formation order of the p-type chamber and the n-type chamber, the
이와 같이, 본 예의 경우, p형 불순물부(120)와 n형 불순물부(170)를 형성하기 위해 두 개의 챔버, 즉, p형 챔버와 n형 챔버가 존재한다.Thus, in this example, there are two chambers, namely, a p-type chamber and an n-type chamber, for forming the p-
따라서, 하나의 챔버를 이용하여 p형 불순물부(120)와 n형 불순물부(170)를 형성할 경우, 챔버 내로 이동한 기판의 해당 면 위에 원하는 형상을 갖는 마스크[예, 제1 및 제2 마스크(41, 42)]를 위치시킨 후 p형의 불순물을 주입하여 p형 불순물부(120)를 형성한 후, 다시 챔버에 존재하는 p형 불순물을 모두 제거한 후 챔버의 상태를 진공 상태로 만든 후 기판의 해당 면 위에 원하는 형상의 마스크를 위치시킨 후 n형의 불순물을 주입하여 n형 불순물부(170)를 형성한다.Therefore, when the p-
이와 같이, p형 불순물과 n형 불순물을 하나의 챔버에서 주입할 경우, 원하는 불순물의 주입하기 전에 이전의 불순물을 완전히 제거해야 하는 공정과 챔버의 상태를 진공 상태로 만들어야 하는 공정이 필요하므로 제1 및 제2 불순물부(120, 170)의 제조 시간이 오래 걸린다. 또한, p형 불순물부(120)와 n형 불순물부(170)를 위한 해당 마스크의 형성 및 제거 공정 역시 추가로 필요하여, 제1 및 제2 불순물부(120, 170)의 제조 시간 또한 증가한다.When the p-type impurity and the n-type impurity are implanted in one chamber, it is necessary to completely remove the impurities before the impurity is implanted, and to vacuum the chamber. Therefore, And the
또한, 사진 식각 공정을 통한 감광막을 이용하여 p형 불순물부(120)와 n형 불순물부(170)를 형성할 경우, 감광막과 포토 마스크(photo mask) 등을 이용하여 기판(110)의 후면에 원하는 형성을 갖는 제1 마스크층을 형성한 후 이 제1 마스크층을 이용하여 원하는 부분에 p형 불순물부(120)를 형성한 후, 다시 감광막과 포토 마스크 등을 이용하여 기판(110)의 후면에 원하는 형성을 갖는 제2 마스크층을 형성한 후 제2 마스크층을 이용하여 원하는 부분에 p형 불순물부(170)를 형성한 다음 제2 마스크층을 제거해야 하는 공정이 필요하다.When the p-
하지만, 본 예와 같이, p형 불순물부(120)를 위한 별도의 p형 챔버와 n형 불순물부(170)를 위한 별도의 n형 챔버가 각각 존재하므로, p형 챔버와 n형 챔버의 분위기를 교체하는 공정이 불필요하다. 또한, p형 챔버와 n형 챔버에 각각 전용 마스크[예, 제1 및 제2 마스크(41, 42)]가 설치되어 있으므로, p형 불순물부(120)와 n형 불순물부(170)를 위한 제1 및 제2 마스크층 형성 및 제거 공정이나 마스크의 교체 작업이 필요하지 않다. However, as in this example, since there is a separate p-type chamber for the p-
p형 챔버와 n형 챔버에 각각 위치하고 있는 제1 및 제2 이온 주입 장비는 각각 플라즈마 발생기, 이 플라즈마 발생기에 연결된 이온 가속 및 출력부, 제1 또는 제2 마스크(41, 42), 그리고 이들과 연결된 제어부를 구비하고 있다.The first and second ion implantation equipment, respectively located in the p-type chamber and the n-type chamber, respectively comprise a plasma generator, an ion acceleration and output section connected to the plasma generator, a first or
따라서, 원하는 도전성 타입에 해당하는 소스 가스(source gas)가 플라즈마 발생기로 입력되어 양(+) 이온인 제1 또는 제2 불순물 이온이 발생하면, 제1 또는 제2 불순물 이온은 이온 가속 및 출력부로 인가되어 해당하는 가속 에너지, 예를 들어, 약 1keV 내지 20keV로 기판(110) 쪽으로 출력되어, 제1 또는 제2 마스크(41, 42)의 제1 또는 제2 개구부(411, 42)를 통해 노출된 기판(110)의 후면 부분에 제 또는 제2 불순물 이온이 주입된다. 이때, 제1 또는 제2 이온 주입 장비에 부착된 제1 또는 제2 마스크(41, 42)는 제어부의 제어 동작에 따라 배치 위치가 제어되어 기판(110) 위에 배치되거나 기판(110) 위에서 제거될 수 있다. 제1 또는 제2 마스크(41, 42)의 배치 동작뿐만 아니라 플라즈마 발생기와 이온 가속 및 출력부의 동작 역시 제어부에 의해 제어된다.Accordingly, when a source gas corresponding to a desired conductivity type is input to the plasma generator to generate first or second impurity ions having positive (+) ions, the first or second impurity ions reach the ion acceleration and output unit And is output to the
이와 같이, p형 챔버와 n형 챔버 각각에서 p형 불순물부인 제1 불순물부(120)와 n형 불순물부인 제2 불순물부(170)가 형성된 다음 기판(110)은 다음 챔버로 이동하고, 질소(N2) 분위기나 산소 분위기(O2)에서 제1 및 제2 불순물부(120, 170)를 구비한 기판(110)은 열처리된다. 이로 인해, 제1 불순물부(120)와 제2 불순물부(170)를 완전히 활성화시켜 에미터부(121)와 후면 전계부(172)를 각각 형성한다.Thus, in the p-type chamber and the n-type chamber, the
즉, 열처리로 인한 활성화 공정에 의해, 제1 및 제2 불순물부(120, 170)에 침입형 상태(interstitial sate)로 기판(110) 속에 각각 주입된 p형 불순물 이온과 n형 불순물 이온이 치환형 상태(substitutional state)로 바뀌어 실리콘과 p형 및 n형 불순물 이온의 재배열이 이루어져, 제1 및 제2 불순물부(120, 170)는 각각 p형의 에미터부(121)와 n형의 후면 전계부(172)로 기능하게 된다.That is, by the activation process due to the heat treatment, the p-type impurity ions and the n-type impurity ions respectively injected into the
이때, 열처리 공정으로 인해, 제1 및 제2 불순물부(120, 170)에 함유된 p형 및 n형 불순물 이온은 좀더 기판(110) 속으로 확산되므로 활성화된 불순물부인 에미터부(121)의 두께(즉, 깊이), 즉 불순물 도핑 두께 및 폭(We)과 후면 전계부(172)의 두께(즉, 깊이), 즉 불순물 도핑 두께 및 폭(Wb)은 제1 및 제2 불순물부(120, 170)의 폭(Wp, Wn)보다 각각 증가할 수 있다.At this time, due to the heat treatment process, the p-type and n-type impurity ions contained in the first and
본 예에서, 제1 불순물부(120)와 제2 불순물부(170)에 사용되는 제1 및 제2 불순물 이온의 확산 속도 차이를 고려하여 제1 마스크(41)의 제1 개구부(411)의 폭(Wo11, Wo12)과 제2 마스크(42)의 제2 개구부(421)의 폭(Wo21, Wo22)이 정해지므로, 원하는 폭(We1, We2, Wb1, Wb2)을 각각 갖는 에미터부(121)와 후면 전계부(172)가 형성된다. 따라서, 좀더 정확한 치수를 갖는 에미터부(121)와 후면 전계부(172)가 형성되므로, 태양 전지의 효율이 향상된다.In this example, considering the difference in the diffusion rates of the first and second impurity ions used in the
이때, 열처리 온도는 인(P)보다 확산 속도가 느린 붕소(B)를 기준으로 정해져, 붕소(B)의 이온인 제1 불순물 이온의 확산이 안정적으로 행해질 수 있도록 하며, 한 예로서, 약 950℃ 내지 1200℃일 수 있다. At this time, the heat treatment temperature is determined based on the boron (B) whose diffusion rate is slower than phosphorus (P) so that diffusion of the first impurity ions which are ions of boron (B) can be stably performed. Deg.] C to 1200 [deg.] C.
열처리 온도가 약 950℃ 이상일 경우, 제1 불순물 이온의 확산이 좀더 안정적으로 행해지고, 열처리 온도가 약 1200℃ 이하일 경우, 기판(110)의 열화 현상이 좀더 감소하여 기판(110)의 특성 변화가 좀더 줄어든다.When the heat treatment temperature is about 950 占 폚 or higher, diffusion of the first impurity ions is more stably performed. When the heat treatment temperature is about 1200 占 폚 or lower, the deterioration of the
이와 같이, 기판(110) 후면의 서로 다른 영역에 위치하는 에미터부(121)와 후면 전계부(172)를 이온 주입법으로 형성할 때, 제1 불순물부(120)와 제2 불순물부(170)를 위한 챔버의 분위기를 변경할 필요가 없고, 에미터부(121)를 형성하기 위한 제1 마스크(41)와 후면 전계부(172)를 형성하기 위한 제2 마스크(42)의 변경 시간이 감소하므로, 태양 전지의 제조 시간이 줄어든다. The
또한, 한번의 열처리 공정에 의해 제1 및 제2 불순물부(120, 170)의 활성화 공정이 동시에 행해지므로, 태양 전지의 제조 시간은 더욱 줄어든다.Further, since the activation process of the first and
일반적인 불순물의 이온이 기판(110) 내부로 주입될 경우, 기판(110) 표면에서의 이온 충돌에 의해 기판(110)의 정상적인 실리콘 결합 등이 손상되는 손상부가 기판(110)의 전면에 형성될 수 있다. 따라서, 대안적인 예에서, 활성화 공정이 행해지기 전에 또는 활성화 공정이 행해진 후 바로 기판(110)의 후면으로부터 정해진 두께만큼 기판(110)의 후면 일부를 습식 식각법 등으로 제거하여 제1 및 제2 불순물부(120, 170) 형성 시 발생한 손상부를 제거할 수 있다. When impurities of a general impurity are implanted into the
이럴 경우, 손상부가 제거됨에 따라 손상부에서 발생하는 전하 손실량이 크게 줄어든다. In this case, as the damage is removed, the amount of charge loss caused by the damage is greatly reduced.
다음, 도 4e에 도시한 것처럼, 기판(110)의 전면과 에미터부(121)와 후면 전계부(172)가 형성된 기판(110)의 후면 위에 수소화된 실리콘 산화물이나 수소화된 실리콘 질화물로 이루어진 전면 보호부(191)와 후면 보호부(192)를 형성한다.Next, as shown in FIG. 4E, on the rear surface of the
이때, 전면 보호부(191)와 후면 보호부(192)는 플라즈마 기상 증착법(plasma enhanced vapor deposition, PECVD) 등과 같은 막 적층 방법을 이용하여 형성될 수 있다.At this time, the front
다음, 기판(110)의 전면 위에 위치한 전면 보호부(191) 위에, 3가 원소의 불순물을 포함하는 물질을 이용하여 플라즈마 기상 증착법(PECVD) 등과 같은 화학 기상 증착법으로 전면 전계부(171)를 형성하고(도 4f), 전면 전계부(171) 위에 수소화된 실리콘 질화막(SiNx:H) 등으로 이루어진 반사 방지부(130)를 플라즈마 화학 기상 증착법이나 스퍼터링법(sputtering) 등으로 형성한다(도 4g).Next, a front
그런 다음, 도 4h에 도시한 것처럼, 후면 보호부(192) 위의 원하는 부분에 에칭 페이스트(etching paste)를 선택적으로 도포하여 에칭 페이스트가 도포된 부분의 후면 보호부(192)를 식각한 후, 불화 수소(HF)와 물 등을 이용하여 남아있는 에칭 페이스트를 제거하여, 에미터부(121)와 후면 전계부(172)를 각각 드러내는 제1 및 제2 개구부(181, 182)를 후면 보호부(192)에 형성한다.Then, as shown in FIG. 4H, an etching paste is selectively applied to a desired portion on the rear
또한, 대안적인 예에서, 식각 방지막을 후면 보호부(192) 위에 선택적으로 적층한 후 식각 방지막을 마스크로 하여 노출된 후면 보호부(192)를 제거하여 에미터부(121)와 후면 전계부(172)를 각각 드러내는 제1 및 제2 개구부(181, 182)를 형성할 수 있다. In addition, in an alternative embodiment, the
도 4h에 도시되지 않았지만, 제1 및 제2 개구부(181, 182) 각각은 제1 및 제2 버스바의 형성 위치에 위치하는 에미터부(121) 부분과 후면 전계부(172) 부분에 형성되어 제1 및 제2 버스바의 형성 위치에 대응하는 에미터부(121) 부분과 후면 전계부(172) 부분을 드러낼 수 있다. Although not shown in FIG. 4H, each of the first and
다음, 제1 및 제2 개구부(181, 182)를 통해 드러난 에미터부(121) 부분과 후면 전계부(172) 부분 위에 알루미늄(Al) 파우더와 은(Ag) 파우더 중 적어도 하나를 포함된 금속 페이스트(metal paste)를 스크린 인쇄법을 이용하여 도포한 후 열처리하여 에미터부(121)와 연결된 복수의 제1 전극(141), 후면 전계부(172)와 연결된 복수의 제2 전극(151), 복수의 제1 전극(141)에 연결된 제1 버스바(142) 및 복수의 제2 전극(151)에 연결된 제2 버스바(152)를 동시에 형성하여, 태양 전지를 완성한다(도 1 및 도 2). Next, a metal paste (not shown) containing at least one of aluminum (Al) powder and silver (Ag) powder is formed on the portions of the
본 예에서, 기판(111)이 n형이고, 에미터부(121)가 p형인 경우를 예를 들어 설명하였지만, 이와는 반대로 기판(111)이 p형이고, 에미터부(121)가 n형인 경우에도 적용될 수 있다. 이 경우, 에미터부(121)는 n형이므로 제1 불순물 이온은 인(P)의 양 이온이 될 수 있고, 후면 전계부(172)는 p형이므로 제2 불순물 이온은 붕소(B)의 양 이온이 될 수 있다.In this example, the case where the substrate 111 is of the n-type and the
이로 인해, 인(P)의 확산 속도가 붕소(n)의 확산 속도보다 약 4 내지 5배 빠르므로, 도 5와는 반대로, 후면 전계부(172)를 위한 제2 마스크(42)의 제1 및 제2 부분(21a, 21b)의 폭은 최종 원하는 제2 전극(151) 하부에 위치한 후면 전계부(172)의 폭(Wb)과 제2 버스바 하부에 위치한 후면 전계부(172)의 폭과 실질적으로 동일하거나 붕소의 확산을 고려한 오차 범위(약 ㅁ50㎛) 내의 차이를 갖게 되고, 에미터부(121)를 위한 제1 마스크(41)의 제1 및 제2 부분(11a, 11b)의 폭(Wo11, Wo12)은 최종 원하는 제1 전극(151) 하부에 위치한 에미터부(121)의 폭(We1)과 제1 버스바(142) 하부에 위치한 에미터부(121)의 폭(We2)의 약 1/4 내지 1/5에 해당하는 값을 갖는다.이로 인해, 제1 개구부(411)의 각 제1 및 제2 부분(11a, 11b)의 폭(Wo11, Wo12)에 대한 에미터부(121)의 최종 폭(We1, We2)의 비는 약 0.15 내지 0.35:1일 수 있고, 제2 개구부(411)의 각 제1 및 제2 부분(21a, 21b)의 폭(Wo21, Wo22)에 대한 후면 전계부(172)의 최종 폭(Wb1, Wb2)의 비는 약 0.7 내지 1:1일 수 있다.5) of the
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.
Claims (15)
상기 기판의 제1 면 중 제1 영역을 드러내는 제1 부분을 구비한 제1 개구부가 형성된 제1 마스크를 상기 기판의 제1 면 위에 위치시키는 단계,
상기 제1 마스크가 위치한 상기 기판의 제1 면 쪽에 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 제1 불순물 이온을 주입하여 상기 기판의 상기 제1 면의 상기 제1 영역에 제1 불순물부를 형성하는 단계,
상기 제1 마스크를 제거하는 단계,
상기 제1 불순물부를 구비한 상기 기판을 제2 챔버에 위치시키는 단계,
상기 기판의 제1 면 중 제2 영역을 드러내는 제1 부분을 구비한 제2 개구부가 형성된 제2 마스크를 상기 기판의 제1 면 위에 위치시키는 단계,
상기 제2 마스크가 위치한 상기 기판의 상기 제1 면 쪽에 상기 제1 도전성 타입을 갖는 제2 불순물 이온을 주입하여 상기 기판의 제1 면 중 제2 영역에 제2 불순물부를 형성하는 단계,
상기 제1 및 제2 불순물부를 구비한 상기 기판을 열처리하여 상기 제1 및 제2 불순물부를 활성화시켜, 제1 불순물부를 에미터부로 형성하고 제2 불순물부를 전계부로 형성하는 단계, 그리고
상기 에미터부와 연결된 제1 전극과 상기 전계부에 연결된 제2 전극을 형성하는 단계
를 포함하고,
상기 기판의 상기 제1 영역은 상기 기판의 제2 영역과 상이하고,
상기 제1 개구부의 제1 부분의 폭과 상기 에미터부의 폭의 비, 그리고 상기 제2 개구부의 제1 부분의 폭과 상기 전계부의 폭의 비 중 하나는 0.7 내지 1: 1이고,
상기 제1 개구부의 제1 부분의 폭과 상기 에미터부의 폭의 비, 그리고 상기 제2 개구부의 제1 부분의 폭과 상기 전계부의 폭의 비 중 다른 하나는 0.15 내지 0.35: 1인
태양 전지의 제조 방법.Placing a substrate having a first conductivity type in a first chamber,
Positioning a first mask on a first side of the substrate, the first mask having a first opening with a first portion of the first side of the substrate exposed,
Implanting a first impurity ion having a second conductivity type different from the first conductivity type on the first surface side of the substrate on which the first mask is located to form a first impurity region in the first region of the first surface of the substrate Forming step,
Removing the first mask,
Placing the substrate having the first impurity portion in a second chamber,
Positioning a second mask on a first side of the substrate, the second mask having a second opening having a first portion that exposes a second region of the first side of the substrate;
Implanting second impurity ions of the first conductivity type into the first surface side of the substrate on which the second mask is located to form a second impurity portion in a second region of the first surface of the substrate,
Heat treating the substrate having the first and second impurity portions to activate the first and second impurity portions to form the first impurity portion as an emitter portion and the second impurity portion as an electric field portion;
Forming a first electrode connected to the emitter portion and a second electrode connected to the electric portion;
Lt; / RTI >
Wherein the first region of the substrate is different from the second region of the substrate,
The ratio of the width of the first portion of the first opening to the width of the emitter portion and the ratio of the width of the first portion of the second opening to the width of the electric field portion is 0.7 to 1:
The ratio of the width of the first portion of the first opening to the width of the emitter portion and the ratio of the width of the first portion of the second opening to the width of the electric field portion is 0.15 to 0.35:
A method of manufacturing a solar cell.
상기 제1 개구부는 상기 기판의 제1 면 중 제3 영역을 드러내는 제2 부분을 더 구비하고 있고,
상기 제2 개구부는 상기 기판의 제1 면 중의 제4 영역을 드러내는 제2 부분을 더 구비하고 있으며,
상기 제1 불순물부 형성 단계는 상기 기판의 제3 영역에 상기 제1 불순물 이온을 주입하여, 상기 제1 불순물부는 상기 기판의 제3 영역에 더 형성되고,
상기 제2 불순물부 형성 단계는 상기 기판의 제4 영역에 상기 제2 불순물 이온을 주입하여 상기 제2 불순물부는 상기 기판의 상기 제4 영역에 더 형성되고,
상기 에미터부 및 전계부 형성 단계에서, 상기 에미터부는 상기 기판의 제3 영역에 더 형성되고, 상기 전계부는 상기 기판의 제4 영역에 더 형성되고,
상기 제1 및 제2 전극 형성 단계는 상기 기판의 제3 영역에 형성된 에미터부와 연결된 제1 버스바와 상기 기판의 제4 영역에 형성된 전계부와 연결된 제2 버스바를 추가로 형성하는
태양 전지의 제조 방법.The method of claim 1,
Wherein the first opening further comprises a second portion that exposes a third region of the first surface of the substrate,
The second opening further comprises a second portion that exposes a fourth region of the first surface of the substrate,
The first impurity region forming step further comprises the step of implanting the first impurity ions into a third region of the substrate so that the first impurity region is further formed in the third region of the substrate,
The second impurity region forming step further comprises implanting the second impurity ions into the fourth region of the substrate so that the second impurity region is further formed in the fourth region of the substrate,
Wherein the emitter portion is further formed in a third region of the substrate, the electric field portion is further formed in a fourth region of the substrate,
The first and second electrode forming steps may further include forming a first bus bar connected to the emitter section formed in the third region of the substrate and a second bus bar connected to the electric field section formed in the fourth region of the substrate
A method of manufacturing a solar cell.
상기 제1 개구부의 제2 부분의 폭은 상기 제2 개구부의 제2 부분의 폭과 상이한 태양 전지의 제조 방법.3. The method of claim 2,
Wherein a width of the second portion of the first opening is different from a width of the second portion of the second opening.
상기 제1 개구부의 제2 부분의 폭과 상기 에미터부의 폭의 비, 그리고 상기 제2 개구부의 제2 부분의 폭과 상기 전계부의 폭의 비 중 하나는 0.7 내지 1: 1이고,
상기 제1 개구부의 제2 부분의 폭과 상기 에미터부의 폭의 비, 그리고 상기 제2 개구부의 제2 부분의 폭과 상기 전계부의 폭의 비 중 다른 하나는 0.15 내지 0.35: 1인 태양 전지의 제조 방법.4. The method of claim 3,
The ratio of the width of the second portion of the first opening to the width of the emitter portion and the ratio of the width of the second portion of the second opening to the width of the electric field portion is 0.7 to 1:
The ratio of the width of the second portion of the first opening to the width of the emitter portion and the ratio of the width of the second portion of the second opening to the width of the electric field portion is 0.15 to 0.35: Gt;
상기 제1 도전성 타입은 n형이고, 상기 제2 도전성 타입은 p형인 태양 전지의 제조 방법.5. The method according to any one of claims 1 to 4,
Wherein the first conductivity type is an n-type and the second conductivity type is a p-type.
상기 제1 개구부의 제1 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.7 내지 1: 1이고,
상기 제2 개구부의 제1 부분의 폭에 대한 상기 전계부의 폭의 비는 0.15 내지 0.35: 1인 태양 전지의 제조 방법. The method of claim 5,
The ratio of the width of the emitter portion to the width of the first portion of the first opening is 0.7 to 1: 1,
Wherein a ratio of a width of the electric field portion to a width of the first portion of the second opening is 0.15 to 0.35: 1.
상기 제1 개구부의 제2 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.7 내지 1: 1이고,
상기 제2 개구부의 제2 부분의 폭에 대한 상기 전계부의 폭의 비는 0.15 내지 0.35: 1인 태양 전지의 제조 방법.The method of claim 5,
The ratio of the width of the emitter portion to the width of the second portion of the first opening is 0.7 to 1: 1,
And a ratio of a width of the electric field portion to a width of the second portion of the second opening is 0.15 to 0.35: 1.
상기 제1 도전성 타입은 p형이고, 상기 제2 도전성 타입은 n형인 태양 전지의 제조 방법.5. The method according to any one of claims 1 to 4,
Wherein the first conductivity type is a p-type and the second conductivity type is an n-type.
상기 제1 개구부의 제1 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.15 내지 0.35: 1이고, 상기 제2 개구부의 제1 부분의 폭에 대한 상기 전계부의 폭의 비는 0.7 내지 1: 1인 태양 전지의 제조 방법.9. The method of claim 8,
The ratio of the width of the emitter portion to the width of the first portion of the first opening is 0.15 to 0.35: 1, and the ratio of the width of the electric field portion to the width of the first portion of the second opening is 0.7 to 1: 1 < / RTI >
상기 제1 개구부의 제2 부분의 폭에 대한 상기 에미터부의 폭의 비는 0.15 내지 0.35: 1이고, 상기 제2 개구부의 제2 부분의 폭에 대한 상기 전계부의 폭의 비는 0.7 내지 1: 1인 태양 전지의 제조 방법.9. The method of claim 8,
The ratio of the width of the emitter portion to the width of the second portion of the first opening is 0.15 to 0.35: 1, and the ratio of the width of the electric field portion to the width of the second portion of the second opening is 0.7 to 1: 1 < / RTI >
상기 에미터부의 폭은 600㎛ 내지 800㎛이고, 상기 전계부의 폭은 200㎛ 내지 400㎛인 태양 전지의 제조 방법.The method of claim 1,
Wherein the width of the emitter portion is 600 占 퐉 to 800 占 퐉 and the width of the electric field portion is 200 占 퐉 to 400 占 퐉.
상기 제1 개구부의 제1 부분의 폭은 상기 제2 개구부의 상기 제1 부분의 폭과 상이한 태양 전지의 제조 방법.The method of claim 1,
Wherein a width of the first portion of the first opening is different from a width of the first portion of the second opening.
상기 제1 및 제2 불순물부 활성화 단계는 950℃ 내지 1100℃의 온도에서 행해지는 태양 전지의 제조 방법.The method of claim 1,
Wherein the first and second impurity regions are activated at a temperature of 950 ° C to 1100 ° C.
상기 기판의 상기 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 제1 보호부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.The method of claim 1,
Further comprising forming a first protective portion on a second surface of the substrate opposite the first surface of the substrate.
상기 제1 보호부 위에 반사 방지부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.The method of claim 14,
And forming an antireflection portion on the first protective portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120011861A KR101798967B1 (en) | 2012-02-06 | 2012-02-06 | Method for manufacturing solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120011861A KR101798967B1 (en) | 2012-02-06 | 2012-02-06 | Method for manufacturing solar cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130090606A KR20130090606A (en) | 2013-08-14 |
| KR101798967B1 true KR101798967B1 (en) | 2017-12-12 |
Family
ID=49216159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120011861A KR101798967B1 (en) | 2012-02-06 | 2012-02-06 | Method for manufacturing solar cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101798967B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7264674B2 (en) * | 2019-03-13 | 2023-04-25 | 東洋アルミニウム株式会社 | Method for manufacturing back-contact solar cell |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110237022A1 (en) | 2010-03-25 | 2011-09-29 | Varian Semiconductor Equipment Associates, Inc. | Implant alignment through a mask |
-
2012
- 2012-02-06 KR KR1020120011861A patent/KR101798967B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110237022A1 (en) | 2010-03-25 | 2011-09-29 | Varian Semiconductor Equipment Associates, Inc. | Implant alignment through a mask |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130090606A (en) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101729304B1 (en) | Solar cell and method for manufacturing the same | |
| KR101745683B1 (en) | Solar cell and method for manufacturing the same | |
| KR20120084104A (en) | Solar cell | |
| KR20130012368A (en) | Solar cell | |
| KR20160084261A (en) | Solar cell and manufacturing method thereof | |
| KR101699312B1 (en) | Solar cell and manufacturing method thereof | |
| KR101714779B1 (en) | Solar cell and manufacturing method thereof | |
| KR20120082665A (en) | Method for manufacturing solar cell | |
| KR101755624B1 (en) | Method for manufacturing solar cell | |
| KR101798967B1 (en) | Method for manufacturing solar cell | |
| KR101130195B1 (en) | Solar cell and method for manufacturing the same | |
| KR20140140201A (en) | Method for manufacturing solar cell and dopant region thereof | |
| KR101680384B1 (en) | Method for manufacturing solar cell | |
| KR101958819B1 (en) | Method for manufacturing a bifacial solar cell | |
| KR20110135609A (en) | Method for manufacturing a solar cell | |
| KR20120082664A (en) | Method for manufacturing solar cell | |
| KR101875747B1 (en) | Method for manufacturing solar cell | |
| KR101833936B1 (en) | Solar cell and method for manufacturing the same | |
| KR102126851B1 (en) | Solar cell and manufacturing method thereof | |
| KR101890282B1 (en) | Solar cell having a selective emitter and fabricting method thereof | |
| KR101239793B1 (en) | Solar cell and mehtod for manufacturing the same | |
| KR101786982B1 (en) | Solar cell and manufacturing method thereof | |
| KR20120037121A (en) | Method for manufacturing solar cell | |
| KR102044464B1 (en) | Solar cell and method for manufacturing the same | |
| KR101760011B1 (en) | Solar cell and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |