KR101791157B1 - Light emitting diode package and lighting assembly - Google Patents
Light emitting diode package and lighting assembly Download PDFInfo
- Publication number
- KR101791157B1 KR101791157B1 KR1020110027051A KR20110027051A KR101791157B1 KR 101791157 B1 KR101791157 B1 KR 101791157B1 KR 1020110027051 A KR1020110027051 A KR 1020110027051A KR 20110027051 A KR20110027051 A KR 20110027051A KR 101791157 B1 KR101791157 B1 KR 101791157B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- layer
- diode chip
- diffusion barrier
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000000696 magnetic material Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims description 122
- 238000009792 diffusion process Methods 0.000 claims description 97
- 230000004888 barrier function Effects 0.000 claims description 83
- 230000005291 magnetic effect Effects 0.000 claims description 44
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 229910052697 platinum Inorganic materials 0.000 claims description 13
- 239000003302 ferromagnetic material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000006185 dispersion Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 387
- 230000001681 protective effect Effects 0.000 description 26
- 229910052742 iron Inorganic materials 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 12
- 229910052748 manganese Inorganic materials 0.000 description 12
- 239000011247 coating layer Substances 0.000 description 11
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000000465 moulding Methods 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910017231 MnTe Inorganic materials 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910052772 Samarium Inorganic materials 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002222 fluorine compounds Chemical class 0.000 description 4
- 239000006260 foam Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052701 rubidium Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910016525 CuMo Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
발광 다이오드 패키지 및 조명 장치가 개시된다. 상기 발광 다이오드 패키지는 패키지 기판 및 발광 다이오드 칩을 포함한다. 또한, 상기 발광 다이오드 칩은 저비저항 금속층과 고비저항 금속층을 이용하여 발광 다이오드 칩의 전류 분산 성능을 개선할 수 있다. 나아가, 자성 물질층을 발광 다이오드 칩 내에 도입하거나, 자성체를 패키지 기판 상에 형성함으로써 발광 다이오드 칩 내의 전류 분산 성능을 더욱 개선할 수 있다. A light emitting diode package and a lighting apparatus are disclosed. The light emitting diode package includes a package substrate and a light emitting diode chip. In addition, the light emitting diode chip can improve the current dispersion performance of the light emitting diode chip by using the low resistivity metal layer and the high resistivity metal layer. Further, by introducing the magnetic material layer into the light emitting diode chip or by forming the magnetic material on the package substrate, the current dispersion performance in the light emitting diode chip can be further improved.
Description
본 발명은 발광 소자에 관한 것으로, 특히 발광 다이오드 패키지 및 조명 장치에 관한 것이다.The present invention relates to a light emitting device, and more particularly to a light emitting diode package and a lighting device.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 발광소자용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.Generally, nitrides of Group III elements such as gallium nitride (GaN) and aluminum nitride (AlN) have excellent thermal stability and have a direct bandgap energy band structure. Therefore, recently, It is attracting much attention as a material. In particular, blue and green light emitting devices using indium gallium nitride (InGaN) are utilized in various applications such as large-scale color flat panel displays, traffic lights, indoor lighting, high density light sources, high resolution output systems and optical communication.
이러한 III족 원소의 질화물 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 그러나, 사파이어는 전기적으로 부도체이므로, 발광 다이오드 구조를 예컨대 수평형 구조로 제한한다. 이에 따라, 최근에는 사파이어와 같은 이종기판 상에 질화물 반도체층과 같은 에피층들을 성장시키고, 상기 에피층들에 지지기판을 본딩한 후, 레이저 리프트 오프 기술 등을 이용하여 이종기판을 분리하여 수직형 구조의 고효율 발광 다이오드를 제조하는 기술이 개발되고 있다.Such a nitride semiconductor layer of a group III element is difficult to fabricate a substrate of the same kind capable of growing the same, and it is difficult to fabricate a nitride semiconductor layer of a Group III element by using metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) ≪ / RTI > A sapphire substrate having a hexagonal system structure is mainly used as a heterogeneous substrate. However, since sapphire is electrically nonconductive, it limits the light emitting diode structure to, for example, a horizontal structure. Recently, epitaxial layers such as a nitride semiconductor layer are grown on a heterogeneous substrate such as sapphire, a supporting substrate is bonded to the epitaxial layers, and then a heterogeneous substrate is separated using a laser lift- A technique for manufacturing a high-efficiency light emitting diode having a structure is being developed.
일반적으로, 수직형 구조의 발광 다이오드는 종래의 수평형 발광 다이오드와 비교하여 p측이 아래에 위치하는 구조에 의해 전류분산 성능이 우수하고, 또한 사파이어에 비해 열전도율이 높은 지지기판을 채택함으로써 열 방출 성능이 우수하다. 나아가, PEC 에칭 등에 의해 N-면을 이방성 식각하여 거칠어진 표면을 형성함으로써 상향 광 추출 효율을 크게 향상시킬 수 있다.In general, a vertical-type light-emitting diode has a structure in which a p-side is located below the conventional horizontal light-emitting diode, and a current-dispersing performance is excellent. Further, by adopting a supporting substrate having a higher thermal conductivity than sapphire, Performance is excellent. Further, the N-plane is anisotropically etched by PEC etching or the like to form a roughened surface, whereby the upward light extraction efficiency can be greatly improved.
그러나, 예컨대 350㎛×350㎛, 또는 1㎟의 발광 면적에 비해 에피층의 전체 두께(약 4㎛)가 매우 얇고 고출력을 구현하기 위해 칩에 입력되는 전류가 계속해서 증가하고 있기 때문에, 수직형 구조의 발광 다이오드에서도 전류 분산 성능 개선이 중요한 문제가 되고 있다. 이를 해결하기 위해, n형 전극 패드로부터 연장하는 전극 연장부를 채택하여 n형 층 내에서의 전류 분산을 도모하거나, n형 전극 패드에 대응하는 위치의 p형 전극 위치에 절연물질을 배치하여 n형 전극패드로부터 p형 전극으로 직접 전류가 흐르는 것을 방지하는 기술이 채택되고 있다. 그렇지만, 넓은 발광 영역에 걸쳐 전체적으로 전류를 고르게 분산시키는 데는 한계가 있다.However, since the total thickness (about 4 mu m) of the epi layer is much thinner than the emission area of 350
본 발명이 해결하려는 과제는, 발광 다이오드 칩 내의 전류 분산 성능을 개선할 수 있는 발광 다이오드 패키지 및 조명 장치를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode package and a lighting device capable of improving current dispersion performance in a light emitting diode chip.
본 발명이 해결하려는 다른 과제는, 1A 이상의 고전류 하에서 구동하기에 적합한 발광 다이오드 패키지 및 조명 장치를 제공하는 것이다.Another object to be solved by the present invention is to provide a light emitting diode package and a lighting device suitable for driving under a high current of 1 A or more.
본 발명의 일 태양에 따른 발광 다이오드 패키지는 리드 전극들을 갖는 패키지 기판; 및 발광 다이오드 칩을 포함한다. 상기 발광 다이오드 칩은, 지지 기판; 상기 지지 기판 상부에 위치하고, 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 위치하는 활성층을 포함하는 반도체 적층 구조체; 상기 지지 기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 지지 기판과 상기 반도체 적층 구조체를 결합하기 위한 본딩 금속층; 상기 본딩 금속층과 상기 반도체 적층 구조체 사이에 위치하는 제1 확산 장벽층; 및 상기 지지 기판과 상기 본딩 금속층 사이에 위치하는 제2 확산 장벽층을 포함한다. 여기서, 상기 제1 확산 장벽층 및 제2 확산 장벽층은 상기 본딩 금속층에 비해 비저항이 높은 물질로 형성된다.A light emitting diode package according to one aspect of the present invention includes: a package substrate having lead electrodes; And a light emitting diode chip. The light emitting diode chip includes: a support substrate; A semiconductor multilayer structure disposed on the supporting substrate and including a lower semiconductor layer, an upper semiconductor layer, and an active layer disposed between the lower semiconductor layer and the upper semiconductor layer; A bonding metal layer positioned between the supporting substrate and the semiconductor laminated structure to bond the supporting substrate and the semiconductor laminated structure; A first diffusion barrier layer positioned between the bonding metal layer and the semiconductor laminated structure; And a second diffusion barrier layer positioned between the support substrate and the bonding metal layer. Here, the first diffusion barrier layer and the second diffusion barrier layer are formed of a material having a higher resistivity than the bonding metal layer.
상기 발광 다이오드 칩은, 상기 제1 확산 장벽층과 상기 반도체 적층 구조체 사이에 위치하는 오믹 반사층을 더 포함할 수 있다. The light emitting diode chip may further include an ohmic reflective layer disposed between the first diffusion barrier layer and the semiconductor laminated structure.
상대적으로 비저항이 높은 물질로 형성된 확산장벽층과 상대적으로 비저항이 낮은 본딩 금속층을 적층함으로써 금속층들 간의 비저항 차이에 의해 금속층들 내에서 전류를 분산시킬 수 있다.The current can be dispersed in the metal layers due to the resistivity difference between the metal layers by laminating the diffusion barrier layer formed of a material having a relatively high resistivity and the bonding metal layer having a relatively low resistivity.
상기 본딩 금속층은 일반적으로 AuSn(Au80wt%/Sn20wt%)으로 형성되며, Au(비저항: 약 22 uΩ·㎝)에 비해 상대적으로 더 낮은 비저항을 갖는다.The bonding metal layer is generally made of AuSn (80 wt% Au / 20 wt% Au), and has a relatively lower specific resistance than Au (specific resistance: about 22 uΩ · cm).
또한, 상기 제1 확산 장벽층 및/또는 100 uΩ·㎝ 미만의 저비저항 금속층과 100 uΩ·㎝를 초과하는 고비저항 금속층을 교대로 복수 적층한 구조를 가질 수 있다. 이에 따라, 상기 제1 확산 장벽층 내에서 전류 분산을 도모할 수 있다. 예컨대, 상기 고비저항 금속층은 Ti 또는 Pt이고, 상기 저비저항 금속층은 Ni, Au 및 W에서 선택될 수 있다.Alternatively, the first diffusion barrier layer and / or the low resistivity metal layer of less than 100 mu OMEGA .cm and the high resistivity metal layer of more than 100 mu OMEGA .cm may be alternately stacked. Accordingly, current dispersion can be achieved in the first diffusion barrier layer. For example, the high resistivity metal layer may be Ti or Pt, and the low resistivity metal layer may be selected from Ni, Au and W.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은, 상기 상부 반도체층 상에 위치하는 전극 패드; 및 상기 전극 패드에서 연장된 전극 연장부를 더 포함할 수 있다. 여기서, 상기 전극 연장부는 제1 Au층, 제2 Au층 및 상기 제1 Au층과 상기 제2 Au층 사이에 개재되고, 상기 Au에 비해 비저항이 높은 중간 금속층을 포함할 수 있다. 제1 Au층과 제2 Au층 사이에 상대적으로 비저항이 높은 중간 금속층을 개재함으로써, 전극 연장부 내에서 전류 분산을 도모할 수 있다. 상기 중간 금속층은 Ti 또는 Cr일 수 있다.In some embodiments, the light emitting diode chip comprises: an electrode pad positioned on the upper semiconductor layer; And an electrode extension extending from the electrode pad. Here, the electrode extension may include a first Au layer, a second Au layer, and an intermediate metal layer interposed between the first Au layer and the second Au layer and having a higher specific resistance than the Au. By interposing an intermediate metal layer having a relatively high resistivity between the first Au layer and the second Au layer, current dispersion can be achieved in the electrode extension portion. The intermediate metal layer may be Ti or Cr.
몇몇 실시예들에 있어서, 상기 상부 반도체층은 거친 형상의 표면 텍스쳐를 포함하는 상부면을 가질 수 있다. 상기 표면 텍스쳐는 서로 중첩된 제1 표면 텍스쳐와 제2 표면 텍스쳐를 포함하고, 상기 제2 표면 텍스쳐는 상기 제1 표면 텍스쳐에 비해 조밀할 수 있다. 즉, 상기 제1 표면 텍스쳐는 상대적으로 깊은 오목부들과, 오목부들 사이의 볼록부를 포함하고, 상기 제2 표면 텍스쳐는 상기 제1 표면 텍스쳐의 오목부들 및/또는 볼록부들의 표면에 형성된 상대적으로 조밀한 요철을 포함한다.In some embodiments, the top semiconductor layer may have a top surface that includes a rough texture of the surface texture. The surface texture may include a first surface texture and a second surface texture overlapping with each other, and the second surface texture may be denser than the first surface texture. That is, the first surface texture includes relatively deep concave portions and convex portions between the concave portions, and the second surface texture is relatively dense formed on the surface of the concave portions and / or convex portions of the first surface texture And includes an irregularity.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은 적어도 하나의 자성 물질층을 더 포함할 수 있다. 상기 자성 물질층은 상기 반도체 적층 구조체와 상기 지지 기판 사이에 위치할 수 있다. 자성 물질층에 의해 발광 다이오드 칩 내부에 흐르는 전류에 로렌츠 힘이 작용하며, 따라서 발광 다이오드 칩 내에서 전류를 분산시킬 수 있다. 예컨대, 상기 자성 물질층은 발광 다이오드 칩 내의 금속층들을 통과하는 전류 뿐만 아니라, 반도체 적층 구조체를 통과하는 전류를 분산시킬 수 있다.In some embodiments, the light emitting diode chip may further include at least one layer of magnetic material. The magnetic material layer may be positioned between the semiconductor laminated structure and the supporting substrate. The Lorentz force acts on the current flowing in the light emitting diode chip by the magnetic material layer, and thus the electric current can be dispersed in the light emitting diode chip. For example, the magnetic material layer can disperse not only the current passing through the metal layers in the LED chip but also the current passing through the semiconductor laminated structure.
상기 자성 물질층은, 예컨대, 상기 본딩 금속층과 제1 확산 장벽층 사이, 상기 본딩 금속층과 제2 확산 장벽층 사이, 제2 확산 장벽층과 상기 지지 기판 사이 중 적어도 어느 하나에 위치할 수 있다.The magnetic material layer may be located, for example, between the bonding metal layer and the first diffusion barrier layer, between the bonding metal layer and the second diffusion barrier layer, or between the second diffusion barrier layer and the support substrate.
상기 자성 물질층은 강자성 물질 또는 준강자성 물질로 형성될 수 있으며, 예컨대, Rb, Ru, Nd, Fe, Co, Ni, Mn, Cr, Cu, Pt, Sm, Sb, Pt 또는 이들의 합금을 포함할 수 있다. 상기 자성 물질층은 또한 Mn, Fe, Co, Cu, V 등의 산화물, Cr2O3, CrS, MnS, MnSe, 또는 MnTe를 포함할 수 있으며, Mn, Fe, Co, Ni 등의 불화물, V, Cr, Fe, Co, Ni, Cu 등의 염화물이나 브롬화물을 포함할 수 있다. The magnetic material layer may be formed of a ferromagnetic material or a quasi-ferromagnetic material, for example, Rb, Ru, Nd, Fe, Co, Ni, Mn, Cr, Cu, Pt, Sm, Sb, Pt, can do. The magnetic material layer may further include oxides such as Mn, Fe, Co, Cu, and V, Cr2O3, CrS, MnS, MnSe, or MnTe, and fluorides such as Mn, Fe, Fe, Co, Ni, Cu, and the like.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은, 상기 제1 확산 장벽층과 상기 하부 반도체층 사이에 위치하여 상기 하부 반도체층에 오믹 콘택하는 오믹 반사층; 상기 제1 확산 장벽층과 상기 오믹 반사층 사이에 위치하여 상기 제1 확산 장벽층을 상기 오믹 반사층으로부터 절연시키는 절연층; 및 상기 하부 반도체층으로부터 상기 상부 반도체층을 노출시키는 개구부들을 더 포함할 수 있다. 또한, 상기 제1 확산 장벽층은 상기 개구부들을 통해 상기 상부 반도체층에 전기적으로 연결될 수 있다.In some embodiments, the light emitting diode chip further comprises: an ohmic reflective layer positioned between the first diffusion barrier layer and the lower semiconductor layer and ohmic-contacting the lower semiconductor layer; An insulating layer located between the first diffusion barrier layer and the ohmic reflective layer and insulating the first diffusion barrier layer from the ohmic reflective layer; And openings exposing the upper semiconductor layer from the lower semiconductor layer. The first diffusion barrier layer may be electrically connected to the upper semiconductor layer through the openings.
상기 개구부들을 통해 제1 확산 장벽층이 상기 상부 반도체층에 전기적으로 접속되기 때문에, 상부 반도체층의 상부면에 전극 패드 또는 전극 연장부를 형성할 필요가 없다. 따라서, 생성된 광이 전극 패드나 전극 연장부에 흡수되어 손실되는 것을 방지할 수 있다.Since the first diffusion barrier layer is electrically connected to the upper semiconductor layer through the openings, it is not necessary to form the electrode pad or the electrode extension on the upper surface of the upper semiconductor layer. Therefore, it is possible to prevent the generated light from being absorbed and lost in the electrode pad or the electrode extension portion.
나아가, 상기 발광 다이오드 칩은 상기 제1 확산 장벽층과 상기 상부 반도체층 사이에 개재되어 상기 상부 반도체층에 콘택하는 콘택 금속층을 더 포함할 수 있다. 상기 콘택 금속층은 예컨대, Cr/Au로 형성될 수 있다.Furthermore, the light emitting diode chip may further include a contact metal layer interposed between the first diffusion barrier layer and the upper semiconductor layer to contact the upper semiconductor layer. The contact metal layer may be formed of, for example, Cr / Au.
또한, 상기 발광 다이오드 칩은, 상기 오믹 반사층을 덮는 보호 금속층; 상기 절연층과 상기 보호금속층 사이에 위치하여 상기 보호 금속층을 덮는 전류 확산층; 및 상기 전류 확산층 상에 형성된 전극 패드를 더 포함할 수 있다.The light emitting diode chip may further include: a protective metal layer covering the ohmic reflective layer; A current diffusion layer disposed between the insulating layer and the protective metal layer to cover the protective metal layer; And an electrode pad formed on the current diffusion layer.
상기 전류 확산층은 상기 보호 금속층 측으로부터 Cr/Au, 또는 Au/Cr/Au로 형성될 수 있다. 특히, Au/Cr/Au로 형성함으로써, 전류 확산층 내에서 전류 분산을 도모할 수 있다. 또한, 상기 보호금속층은 100 uΩ·㎝를 초과하는 고비저항 금속층과 100 uΩ·㎝ 미만의 저비저항 금속층을 교대로 복수 적층한 구조를 가질 수 있다. 예컨대, 상기 고비저항 금속층은 Ti 또는 Pt일 수 있으며, 상기 저비저항 금속층은 Ni, Au 또는 W일 수 있다.The current diffusion layer may be formed of Cr / Au or Au / Cr / Au from the protective metal layer side. Particularly, by forming Au / Cr / Au, it is possible to achieve current dispersion in the current diffusion layer. The protective metal layer may have a structure in which a high resistivity metal layer having a resistivity of more than 100 mu OMEGA. Cm and a low resistivity metal layer having a resistivity of less than 100 mu OMEGA. For example, the high resistivity metal layer may be Ti or Pt, and the low resistivity metal layer may be Ni, Au or W.
몇몇 실시예들에 있어서, 상기 반도체 적층 구조체는 서로 이격된 복수의 발광셀들을 포함할 수 있다.In some embodiments, the semiconductor laminated structure may include a plurality of light emitting cells spaced from each other.
또한, 상기 발광 다이오드 칩은, 상기 제1 확산장벽층과 상기 각 발광셀 사이에 위치하여 상기 각 발광셀의 하부 반도체층에 오믹 콘택하는 오믹 반사층들; 상기 각 발광셀들의 상기 하부 반도체층으로부터 상기 상부 반도체층을 노출시키는 개구부들; 하나의 발광셀의 오믹 반사층과 상기 하나의 발광셀에 이웃하는 발광셀의 상부 반도체층을 상기 개구부를 통해 전기적으로 연결하는 연결부; 및 상기 연결부와 상기 제1 확산장벽층 사이에 위치하는 절연층을 더 포함할 수 있다.The light emitting diode chip may further include: ohmic reflective layers positioned between the first diffusion barrier layer and the light emitting cells and making ohmic contact with the lower semiconductor layers of the light emitting cells; Openings exposing the upper semiconductor layer from the lower semiconductor layer of each light emitting cell; A connection part electrically connecting the ohmic reflective layer of one light emitting cell and the upper semiconductor layer of the light emitting cell adjacent to the one light emitting cell through the opening; And an insulating layer positioned between the connection portion and the first diffusion barrier layer.
상기 연결부들에 의해 복수의 발광셀들이 직렬 연결된 직렬 어레이가 형성될 수 있다.And a serial array in which a plurality of light emitting cells are connected in series by the connection portions may be formed.
나아가, 상기 발광 다이오드 칩은, 제1 전극 패드 및 제2 전극 패드; 상기 제1 전극 패드와 하나의 발광셀의 오믹 반사층을 전기적으로 연결하는 연결부; 및 상기 제2 전극 패드와 다른 하나의 발광셀의 상부 반도체층을 상기 개구부를 통해 전기적으로 연결하는 연결부를 더 포함할 수 있다. 이에 따라, 상기 제1 전극 패드 및 제2 전극 패드 사이에서 서로 직렬 연결된 복수의 발광셀들이 제공된다.Further, the light emitting diode chip may include a first electrode pad and a second electrode pad; A connection part electrically connecting the first electrode pad and the ohmic reflective layer of one light emitting cell; And a connection part electrically connecting the upper electrode and the upper semiconductor layer of one light emitting cell through the opening. Accordingly, a plurality of light emitting cells connected in series between the first electrode pad and the second electrode pad are provided.
상기 제1 전극 패드 및 제2 전극 패드는 제1 확산 장벽층 상부에 위치할 수 있다.The first electrode pad and the second electrode pad may be located above the first diffusion barrier layer.
이와 달리, 상기 제2 전극 패드는 상기 지지 기판 하부에 위치할 수 있다. 이때, 상기 제1 장벽층은 상기 다른 하나의 발광셀의 상부 반도체층에 전기적으로 연결된 연결부에 전기적으로 연결된다.Alternatively, the second electrode pad may be located under the support substrate. At this time, the first barrier layer is electrically connected to a connection portion electrically connected to the upper semiconductor layer of the other light emitting cell.
본 발명의 또 다른 태양에 따른 발광 다이오드 패키지는, 리드 전극들을 갖는 패키지 기판; 상기 패키지 기판 상에 실장된 발광 다이오드 칩; 및 상기 발광 다이오드 칩에 자기력을 인가하여 발광 다이오드 칩 내에 흐르는 전류를 분산시킬 수 있는 자성체를 포함한다. 상기 자성체에 의해 발광 다이오드 칩 내의 전류가 분산될 수 있다.A light emitting diode package according to still another aspect of the present invention includes: a package substrate having lead electrodes; A light emitting diode chip mounted on the package substrate; And a magnetic body capable of dispersing a current flowing in the light emitting diode chip by applying a magnetic force to the light emitting diode chip. The current in the light emitting diode chip can be dispersed by the magnetic body.
상기 자성체는 자성 필름 또는 벌크 형태의 자석으로 제공될 수 있다. 상기 자성체는 강자성 물질 또는 준강자성 물질로 형성될 수 있으며, 예컨대, Rb, Ru, Nd, Fe, Co, Ni, Mn, Cr, Cu, Pt, Sm, Sb, Pt 또는 이들의 합금을 포함할 수 있다. 상기 자성 물질층은 또한 Mn, Fe, Co, Cu, V 등의 산화물, Cr2O3, CrS, MnS, MnSe, 또는 MnTe를 포함할 수 있으며, Mn, Fe, Co, Ni 등의 불화물, V, Cr, Fe, Co, Ni, Cu 등의 염화물이나 브롬화물을 포함할 수 있다.The magnetic body may be provided as a magnetic film or a magnet in the form of a bulk. The magnetic material may be formed of a ferromagnetic material or a quasi-ferromagnetic material. For example, the magnetic material may include Rb, Ru, Nd, Fe, Co, Ni, Mn, Cr, Cu, Pt, Sm, Sb, Pt, have. The magnetic material layer may further include oxides such as Mn, Fe, Co, Cu, and V, Cr2O3, CrS, MnS, MnSe, or MnTe, and fluorides such as Mn, Fe, Fe, Co, Ni, Cu, and the like.
상기 자성체는 상기 발광 다이오드 칩과 상기 패키지 기판 사이에 개재될 수 있으나, 이에 한정되는 것은 아니다. 상기 자성체는 상기 패키지 기판 상에서 상기 발광 다이오드 칩 실장 영역 이외의 영역에 위치할 수도 있다.The magnetic body may be interposed between the light emitting diode chip and the package substrate, but is not limited thereto. The magnetic body may be located on an area other than the LED chip mounting area on the package substrate.
한편, 상기 패키지 기판을 관통하여 상기 발광 다이오드 칩으로부터 상기 패키지 기판 하부로 열을 전달하는 열 전달 통로가 제공될 수 있다. 상기 열 전달 통로에 의해 열이 방출될 수 있다.Meanwhile, a heat transfer path for passing heat from the light emitting diode chip to the lower portion of the package substrate through the package substrate may be provided. The heat can be released by the heat transfer passage.
상기 패키지 기판은 실리콘 기판 또는 세라믹 기판일 수 있다. 이들 기판은 방열 특성이 좋아 고효율 발광 다이오드 패키지로 적합하다.The package substrate may be a silicon substrate or a ceramic substrate. These substrates have good heat dissipation properties and are suitable for high efficiency light emitting diode packages.
한편, 상기 발광 다이오드 패키지는 상기 발광 다이오드 칩 상부에 위치하는 형광체를 더 포함할 수 있다. 상기 형광체는 상기 발광 다이오드 칩 상부면에 콘포말 코팅으로 제공될 수 있으며, 나아가, 상기 발광 다이오드 칩 상부면으로부터 연장하여 상기 발광 다이오드 칩의 측면을 덮을 수도 있다. 또한, 상기 형광체는 상기 발광 다이오드 칩을 덮는 봉지재 내에 함유될 수도 있으며, 상기 발광 다이오드 칩으로부터 떨어져 위치할 수도 있다. 또한, 상기 형광체는 글래스 시트 등에 함유되어 발광 다이오드 칩 상부에 위치할 수 있다.The light emitting diode package may further include a phosphor disposed on the LED chip. The phosphor may be provided as a cone foam coating on the upper surface of the light emitting diode chip and further may extend from the upper surface of the light emitting diode chip to cover the side surface of the light emitting diode chip. In addition, the phosphor may be contained in the encapsulant covering the light emitting diode chip, or may be located apart from the light emitting diode chip. In addition, the phosphor may be contained in a glass sheet or the like and may be located on the light emitting diode chip.
본 발명의 또 다른 태양에 따르면, 발광 다이오드 칩을 포함하는 조명 장치가 제공된다. 상기 조명 장치는 인쇄회로기판 및 상기 인쇄회로기판 상에 실장된 발광 다이오드 패키지를 포함할 수 있다. 상기 발광 다이오드 패키지는 앞서 설명한 발광 다이오드 패키지일 수 있다. 또한, 상기 인쇄회로기판 상에 복수의 발광 다이오드 패키지가 제공될 수 있으며, 이들 발광 다이오드 패키지들이 서로 직렬 연결되어 직렬 어레이를 제공할 수 있다.According to still another aspect of the present invention, there is provided a lighting apparatus including a light emitting diode chip. The lighting device may include a printed circuit board and a light emitting diode package mounted on the printed circuit board. The light emitting diode package may be the light emitting diode package described above. In addition, a plurality of light emitting diode packages may be provided on the printed circuit board, and the light emitting diode packages may be connected to each other in series to provide a serial array.
한편, 상기 조명 장치는 상기 인쇄회로기판 상에 실장된 구동 집적회로 소자를 더 포함할 수 있다. 상기 구동 집적회로 소자는 상기 복수의 발광 다이오드 패키지를 교류 전원의 전압 파형 변화에 따라 순차적으로 턴온 및 턴오프시킨다.Meanwhile, the illumination device may further include a driver integrated circuit element mounted on the printed circuit board. The driving integrated circuit device sequentially turns on and off the plurality of light emitting diode packages in accordance with a change in the voltage waveform of the AC power source.
상기 조명 장치는 또한 자기장 차단 코팅을 더 포함할 수 있다. 상기 자기장 차단 코팅은 발광 다이오드 패키지 내의 자성체 또는 발광 다이오드 칩 내의 자성 물질층에서 발생되는 자기장을 차단한다.The illumination device may further comprise a magnetic barrier coating. The magnetic shielding coating intercepts the magnetic field generated in the magnetic material layer in the light emitting diode package or in the layer of the magnetic material in the light emitting diode chip.
특정 실시예에 있어서, 상기 조명 장치는 형광체막을 더 포함할 수 있다.In a specific embodiment, the illumination device may further comprise a phosphor film.
한편, 상기 조명 장치는 발광 다이오드 칩이 패키지 형태로 실장되는 대신에, 인쇄회로기판 상에 복수의 발광 다이오드 칩이 직접 실장될 수도 있다.In the meantime, instead of mounting the light emitting diode chip in a package form, the light emitting device may directly mount a plurality of light emitting diode chips on a printed circuit board.
본 발명에 따르면, 고비저항의 금속층과 저비저항의 금속층을 이용하여 금속층 내에서 전류 분산을 도모할 수 있는 발광 다이오드 칩을 채택하거나 자성 물질층을 도입한 발광 다이오드 칩을 채택함으로써 발광 다이오드 칩 내의 전류 분산이 개선된 발광 다이오드 패키지 및 조명장치가 제공될 수 있다. 또한, 발광 다이오드 칩과 별도로 자성체가 패키지 기판 상에 제공되어 발광 다이오드 칩 내의 전류 분산을 개선할 수 있는 발광 다이오드 패키지 및 조명 장치가 제공될 수 있다. 나아가, 구동 집적회로 소자를 이용하여 교류 전원에 직접 연결하여 구동할 수 있는 조명 장치가 제공된다.According to the present invention, by adopting a light emitting diode chip capable of achieving current dispersion in a metal layer by using a metal layer having a high resistivity and a metal layer having a low resistivity, or by employing a light emitting diode chip in which a magnetic material layer is introduced, A light emitting diode package and a lighting apparatus with improved dispersion can be provided. In addition, a light emitting diode package and a lighting device capable of improving current dispersion in the light emitting diode chip by providing a magnetic body on the package substrate apart from the light emitting diode chip can be provided. Furthermore, a lighting device is provided which can be driven by direct connection to an AC power source using a driving integrated circuit device.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도 및 평면도이다.
도 3은 전극 연장부의 금속층 구조의 다른 예를 설명하기 위한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
도 5 및 도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도 및 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 조명 장치를 설명하기 위한 개략적인 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 조명 장치를 설명하기 위한 개략적인 단면도이다.
도 18은 구동 집적회로 소자를 설명하기 위한 개략적인 블록도이다.
도 19는 제어부 및 클럭 발생부의 신호에 따라 스위칭부에 입력되는 신호를 설명하기 위한 개략도이다.
도 20은 발광 다이오드 어레이부 내의 발광 다이오드 유닛을 설명하기 위한 개략도들이다.1 and 2 are a schematic cross-sectional view and a plan view illustrating a light emitting diode chip according to an embodiment of the present invention.
3 is a cross-sectional view for explaining another example of the metal layer structure of the electrode extension portion.
4 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
5 and 6 are a schematic sectional view and a plan view for explaining a light emitting diode chip according to another embodiment of the present invention.
7 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
8 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
9 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
10 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
11 is a schematic cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
12 is a schematic cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
13 is a schematic cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
14 is a schematic cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
15 is a schematic cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
16 is a schematic cross-sectional view for explaining a lighting apparatus according to another embodiment of the present invention.
17 is a schematic cross-sectional view for explaining a lighting apparatus according to another embodiment of the present invention.
18 is a schematic block diagram for explaining a driving integrated circuit element.
19 is a schematic diagram for explaining a signal input to the switching unit according to the signals of the control unit and the clock generation unit.
20 is a schematic view for explaining a light emitting diode unit in the light emitting diode array portion.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the same reference numerals denote the same elements, and the width, length, thickness, and the like of the elements may be exaggerated for convenience.
(발광 다이오드 칩)(Light emitting diode chip)
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도 및 평면도이다.1 and 2 are a schematic cross-sectional view and a plan view illustrating a light emitting diode chip according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 상기 발광 다이오드 칩은, 지지 기판(51), 반도체 적층 구조체(30), 제1 확산 장벽층(35), 본딩 금속층(40), 제2 확산 장벽층(43)을 포함할 수 있다. 상기 반도체 적층 구조체(30)는 상부 반도체층(25), 활성층(27) 및 하부 반도체층(29)을 포함한다. 나아가, 상기 발광 다이오드 칩은, 오믹 반사층(31), 절연층(33), 상부 전극 패드(60a), 전극 연장부(60b) 및 하부 전극 패드(53)을 더 포함할 수 있다.1 and 2, the LED chip includes a
상기 지지 기판(51)은 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 2차 기판이다. 상기 지지기판(51)은 예컨대 CuW 또는 CuMo과 같은 금속 기판, 또는 Si 또는 Ge와 같은 반도체 기판일 수 있다.The
반도체 적층 구조체(30)는 지지기판(51) 상부에 위치하며, 하부 반도체층(29), 활성층(27) 및 상부 반도체층(25)을 포함한다. 상기 하부 반도체층(29)은 p형 화합물 반도체층일 수 있으며, 상기 상부 반도체층(25)은 n형 화합물 반도체층일 수 있으나, 그 반대일 수도 있다. 상기 반도체 적층 구조체(30)는 지지기판(41)의 일부 영역 상에 위치할 수 있다. 즉, 지지기판(51)이 반도체 적층 구조체(30)에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체(30)는 상기 지지기판(51)의 가장자리로 둘러싸인 영역 내에 위치할 수 있다.The semiconductor laminated
상부 반도체층(25), 활성층(27) 및 하부 반도체층(29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상부 반도체층(25) 및 하부 반도체층(29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상부 반도체층(25) 및/또는 하부 반도체층(29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 상기 상부 반도체층(25), 활성층(27) 및 하부 반도체층(29)은 사파이어 기판(도시하지 않음)과 같은 성장 기판 상에서 성장되며, 그 후, 상기 반도체층들이 지지기판(51)에 부착되고, 상기 성장 기판은 레이저 리프트 오프 공정 등의 기술을 이용하여 상기 반도체층들로부터 분리된다.The
상기 상부 반도체층(25)의 상부면은 제1 표면 텍스쳐(T1)와 제2 표면 텍스쳐(T2)를 포함하는 거친 형상의 표면 텍스쳐를 가질 수 있다. 제2 표면 텍스쳐(T2)는 제1 표면 텍스쳐(T1)에 비해 조밀하게 형성될 수 있다. 즉, 제1 표면 텍스쳐(T1)는 도 1에 도시된 바와 같이, 상대적으로 넓은 간격으로 형성된 오목부들과 이 오목부들 사이의 볼록부를 포함하고, 상기 제2 표면 텍스쳐(T2)는 상기 제1 표면 텍스쳐로 정의된 표면에 조밀하게 형성된다. 이러한 표면 텍스쳐는 예컨대, 사진 및 식각 공정을 이용하여 1차 패턴을 형성하고, 다시 광 강화 식각(PEC)을 수행함으로써 형성될 수 있다. 특히, 저항이 상대적으로 작은 n형 화합물 반도체층을 상부 반도체층(25)으로 형성할 경우, 상부 반도체층(25)의 상부면에 표면 텍스쳐(T1, T2)을 형성하는 것이 용이하다. 거친 형상의 표면 텍스쳐를 형성함으로써 활성층(27)에서 생성된 광의 추출 효율을 향상시킬 수 있다.The upper surface of the
상기 본딩 금속층(40)은 반도체 적층 구조체(30)와 지지 기판(51)을 결합시킨다. 본딩 금속층(40)은 AuSn(예컨대, Au 80wt%/Sn 20wt%)으로 형성될 수 있다. AuSn은 Au에 비해 더 작은 비저항을 갖는다.The
상기 반도체 적층 구조체(30)와 상기 본딩 금속층(40) 사이에 제1 확산 장벽층(35)이 개재되며, 상기 제1 확산 장벽층(35)과 반도체 적층 구조체(30) 사이에 오믹 반사층(31)이 개재될 수 있다. 또한, 상기 본딩 금속층(40)과 상기 지지 기판(51) 사이에 제2 확산 장벽층(43)이 개재될 수 있다.A first
상기 오믹 반사층(31)은 예컨대, Ag를 포함할 수 있다. 상기 제1 확산 장벽층(35)은 본딩 금속층(40)과 오믹 반사층(31) 사이에서 금속 원소의 확산을 방지하고, 상기 제2 확산 장벽층(43)은 본딩 금속층(40)과 기판(51) 사이에서 금속 원소의 확산을 방지한다. The ohmic
상기 제1 확산 장벽층(35) 및 제2 확산 장벽층(43)은 상기 본딩 금속층(40)에 비해 비저항이 높은 물질로 형성된다. 나아가, 상기 제1 확산 장벽층(35)은 100 uΩ·㎝ 미만의 저비저항 금속층(34a)과 100 uΩ·㎝를 초과하는 고비저항 금속층(34b)을 교대로 복수 적층한 구조를 가질 수 있다. 또한, 상기 제2 확산 장벽층(43)은 100 uΩ·㎝ 미만의 저비저항 금속층(42a)과 100 uΩ·㎝를 초과하는 고비저항 금속층(42b)을 교대로 복수 적층한 구조를 가질 수 있다.The first
본딩 금속층(40)에 비해 상대적으로 비저항이 높은 물질로 제1 및 제2 확산 장벽층(35, 43)을 형성함으로써 금속층들(35, 40, 43) 내에서 전류를 분산시킬 수 있으며, 나아가, 제1 및 제2 확산 장벽층(35, 43)을 저비저항 금속층과 고비저항 금속층을 교대로 적층함으로써 이들 확산 장벽층 내에서 전류를 분산시킬 수 있다.The current can be dispersed in the metal layers 35, 40 and 43 by forming the first and second diffusion barrier layers 35 and 43 with a material having a relatively high resistivity as compared with the
상기 고비저항 금속층(34a, 42a)은 예컨대 Ti 또는 Pt일 수 있으며, 상기 저비저항 금속층(34b, 42b)은 Ni, Au 및 W에서 선택될 수 있다.The high
한편, 상기 지지기판(51) 하부에 전극 패드(53)가 배치될 수 있다. 특히, 상기 지지 기판(51)이 Si 또는 Ge와 같은 반도체 기판인 경우, 상기 전극 패드(53)는 지지 기판(51)에 오믹 콘택한다. 나아가, 상기 전극 패드(53)는 발광 다이오드 칩을 인쇄회로기판이나 리드 프레임 등에 본딩하기 위해 Au를 포함할 수 있다.Meanwhile, an
한편, 상기 반도체 적층 구조체(30) 상에, 전극 패드(60a) 및 전극 연장부(60b)가 위치할 수 있다. 상기 전극 패드(60a) 및 전극 연장부(60b)는 동일한 물질로 형성될 수 있으며, 동일한 단면 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.On the other hand, the
또한, 상기 전극 연장부(60b)는 상기 상부 반도체층(25)에 오믹 콘택하는 오믹 콘택층(61) 및 금속층들(63, 65, 66)을 포함할 수 있다. 상기 오믹 콘택층(61)은 예컨대 Cr으로 형성될 수 있으며, 제1 금속층(63) 및 제2 금속층(66)은 각각 Au층으로 형성될 수 있으며, 중간 금속층(65)은 Ti 또는 Cr으로 형성될 수 있다. 상대적으로 비저항이 높은 중간 금속층(65)을 제1 Au층(63)과 제2 Au층(66) 사이에 배치함으로써, 전극 연장부(60b) 내에서 전류의 분산을 도모할 수 있다.The
한편, 상기 전극 연장부(60b)의 오믹 콘택층(61)은 Cr층에 한정되는 것은 아니며, 다른 물질층, 예컨대 ITO나 ZnO 또는 Ti/Al층일 수 있다. 도 3에 도시된 바와 같이, Ti/Al층(71/72)이 채택된 경우, Al층(72)과 제1 Au층(63) 사이에 Ti층(73)이 더 개재될 수 있다.The
한편, 상기 반도체 적층 구조체(30)와 제1 확산장벽층(35)의 계면에서 상기 반도체 적층 구조체(30)의 가장자리 영역에 절연층(33)이 위치한다. 절연층(33)은 제1 확산 장벽층(35)의 상부면이 노출되는 것을 방지한다. 따라서, 상기 반도체 적층 구조체(30)를 사진 및 식각 공정을 이용하여 패터닝하는 동안, 제1 확산 장벽층(35)과 같은 금속 물질의 식각 부산물이 발생되는 것을 방지할 수 있다. 또한, 상기 절연층(33)은 오믹 반사층(31)의 바깥측에 위치하여 오믹 반사층(33)이 외부에 노출되는 것을 방지한다.On the other hand, the insulating
본 실시예에 따른 발광 다이오드 칩의 제조 방법에 대해 간략히 설명한다. 우선, 성장 기판(도시하지 않음) 상에 상부 반도체층(25), 활성층(27) 및 하부 반도체층(29)을 포함하는 에피층들을 성장시킨다. 이어서, 상기 하부 반도체층(29) 상에 오믹 반사층(31) 및 절연층(33)을 형성하고, 제1 확산 장벽층(35)을 형성한다. 한편, 지지 기판(51) 상에 제2 확산 장벽층(43)을 형성한다. 이어서, 상기 제1 확산 장벽층(35) 및/또는 제2 확산 장벽층(43) 상에 Au-Sn 재료층을 형성한 후, 이들을 본딩하여 본딩 금속층(40)을 형성한다. 그 후, 성장 기판을 제거하여 상부 반도체층(25)의 표면을 노출시키고, 상기 상부 반도체층(25)의 표면에 사진 및 식각 공정을 이용한 1차 패터닝 및 PEC 에칭을 이용한 표면 텍스쳐링 공정을 이용하여 표면 텍스쳐(T1, T2)를 형성한다. 또한, 상기 상부 반도체층(25) 상에 전극 패드(60a) 및 전극 연장부(60b)를 형성하고, 에피층들을 사진 및 식각 공정을 사용하여 패터닝함으로써 서로 이격된 복수의 반도체 적층 구조체들(30)이 형성된다. 그 후, 필요에 따라 전극 패드(53)가 형성되고, 지지 기판(51)을 분할함으로써 개별 발광 다이오드 칩이 완성된다.A method of manufacturing a light emitting diode chip according to this embodiment will be briefly described. First, epitaxial layers including an
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.4 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드 칩은 도 1 내지 도 3을 참조하여 설명한 발광 다이오드 칩과 대체로 유사하나, 자성 물질층(50a, 50b, 50c)를 더 포함하는 것에 차이가 있다.Referring to FIG. 4, the light emitting diode chip according to the present embodiment is substantially similar to the light emitting diode chip described with reference to FIGS. 1 to 3, but differs in that it further includes the
즉, 본 실시예에 따른 발광 다이오드 칩은 적어도 하나의 자성 물질층(50a, 50b, 50c)을 포함한다. 예컨대, 자성 물질층(50a)은 제1 확산 장벽층(35)과 본딩 금속층(40) 사이에 위치할 수 있으며, 자성 물질층(50b)은 본딩 금속층(40)과 제2 확산 장벽층(43) 사이에 위치할 수 있으며, 자성 물질층(50c)은 제2 확산 장벽층(43)과 지지 기판(51) 사이에 위치할 수 있다. 자성 물질층은 또한 지지기판(51) 하부에 위치할 수도 있다.That is, the light emitting diode chip according to the present embodiment includes at least one
상기 자성 물질층(50a, 50b, 50c)은 강자성 물질 또는 준강자성 물질로 형성될 수 있다. 예컨대, 상기 자성 물질층은 Rb, Ru, Nd, Fe, Co, Ni, Mn, Cr, Cu, Pt, Sm, Sb, Pt 또는 이들의 합금을 포함할 수 있다. 상기 자성 물질층은 또한 Mn, Fe, Co, Cu, V 등의 산화물, Cr2O3, CrS, MnS, MnSe, 또는 MnTe를 포함할 수 있으며, Mn, Fe, Co, Ni 등의 불화물, V, Cr, Fe, Co, Ni, Cu 등의 염화물이나 브롬화물을 포함할 수 있다. The
상기 자성 물질층(50a, 50b, 50c)은 로렌츠 힘을 이용하여 지지 기판(51)과 반도체 적층 구조체(30) 사이에서 수직 방향으로 흐르는 전류를 분산시킬 수 있으며, 또한, 상기 반도체 적층 구조체(30) 내에서 수직 방향으로 흐르는 전류를 분산시킬 수 있다. 이에 따라, 특정 영역에 집중된 전류가 분산될 수 있어, 발광 다이오드 칩의 전류 분산 성능이 더욱 개선된다.The
상기 자성 물질층은 증착 기술에 의해 형성되거나, 필름 형태로 제공되어 부착될 수 있다.The magnetic material layer may be formed by a deposition technique, or may be provided in the form of a film and attached.
도 5 및 도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도 및 평면도이다.5 and 6 are a cross-sectional view and a plan view illustrating a light emitting diode chip according to another embodiment of the present invention.
도 5 및 도 6을 참조하면, 본 실시예에 따른 발광 다이오드 칩은 도 1 및 도 2를 참조하여 설명한 발광 다이오드 칩과 대체로 유사하나, 반도체 적층 구조체(30) 상부에 위치하는 전극 패드(60a) 및 전극 연장부(60b)를 제거한 것에 차이가 있다.5 and 6, the light emitting diode chip according to the present embodiment is substantially similar to the light emitting diode chip described with reference to FIGS. 1 and 2. However, the light emitting diode chip according to the present embodiment is similar to the light emitting diode chip described with reference to FIGS. And the
본 실시예에 따른 발광 다이오드 칩은 도 1 및 도 2를 참조하여 설명한 바와 같이, 지지 기판(51), 반도체 적층 구조체(30), 본딩 금속층(40), 제1 확산 장벽층(35), 제2 확산 장벽층(43), 오믹 반사층(31), 절연층(33), 전극 패드(53) 및 표면 텍스쳐(T1, T2)를 포함할 수 있다. 나아가, 본 실시예에 따른 발광 다이오드 칩은 반도체 적층 구조체(30)에 형성된 개구부들(30h)을 포함하며, 보호 금속층(32), 전류 확산층(37) 및 제2 절연층(34)을 더 포함할 수 있다.1 and 2, the light emitting diode chip according to the present embodiment includes a
상기 개구부들(30h)은 하부 반도체층(29)으로부터 상부 반도체층(25)을 노출시킨다. 상기 개구부들(30h)은 도 6에 도시된 바와 같이 반도체 적층 구조체(30)의 넓은 영역에 걸쳐 분포될 수 있다. 상기 개구부들(30h)의 측벽에 하부 반도체층(29) 및 활성층(27)이 또한 노출된다.The
상기 개구부들(30h)의 측벽은 절연층(33)으로 덮일 수 있다. 절연층(33)은 또한 도 1 및 도 2를 참조하여 설명한 바와 같이, 반도체 적층 구조체(30)의 가장자리 영역에 위치할 수 있다.The side walls of the
한편, 오믹 반사층(31)은 제1 확산 장벽층(35)과 하부 반도체층(29) 사이에 위치하여 상기 하부 반도체층(29)에 오믹 콘택한다. 제2 절연층(34)은 상기 오믹 반사층(31)과 제1 확산 장벽층(35) 사이에 위치하여 상기 제1 확산 장벽층(35)을 상기 오믹 반사층(31)으로부터 절연시킨다. 상기 제2 절연층(34)은 또한 상기 개구부들(30h)의 측벽을 덮을 수 있다.On the other hand, the ohmic
한편, 상기 오믹 반사층(31)과 제2 절연층(34) 사이에서 보호 금속층(32)이 오믹 반사층(31)을 덮을 수 있다. 보호 금속층(32)은, 제1 확산 장벽층(35)과 유사하게, 100 uΩ·㎝ 미만의 저비저항 금속층과 100 uΩ·㎝를 초과하는 고비저항 금속층을 교대로 복수 적층한 구조를 가질 수 있다. 예컨대, 상기 고비저항 금속층은 Ti 또는 Pt일 수 있으며, 상기 저비저항 금속층은 Au, Ni 및 W에서 선택될 수 있다. 상기 보호 금속층(32)이 저비저항 금속층과 고비저항 금속층을 교대로 적층하여 형성함으로써 보호 금속층(32) 내의 전류 확산이 개선된다.The
한편, 상기 전류 확산층(37)은 상기 제2 절연층(34)과 상기 보호금속층(32) 사이에 위치하여 상기 보호 금속층(32)을 덮는다. 전류 확산층(37)은 복수의 금속층(37a, 37b)으로 형성될 수 있으며, 예컨대 상기 보호 금속층(32)측으로부터 Cr/Au, 또는 Au/Cr/Au로 형성될 수 있다. 특히, 전류 확산층(37)을 Au/Cr/Au로 형성함으로써 비저항이 다른 금속층들을 이용한 전류 확산을 도모할 수 있다.The current diffusion layer 37 is disposed between the second insulating
한편, 도 5에 도시한 바와 같이, 전류 확산층(37) 상에 전극 패드(70)이 형성될 수 있다. 전극 패드(70)는 전류 확산층(37), 보호 금속층(32) 및 오믹 반사층(31)을 통해 하부 반도체층(29)에 전기적으로 연결된다. 상기 전류 확산층(37)은 Au로 형성될 수 있다.On the other hand, as shown in FIG. 5, the
상기 제1 확산 장벽층(35)은 개구부들(30h)을 통해 상부 반도체층(25)에 전기적으로 접속된다. 또한, 상기 제1 확산 장벽층(35)과 상기 상부 반도체층(25) 사이에 콘택 금속층(36)이 개재될 수 있다. 상기 콘택 금속층(36)은 예컨대 Cr/Au 또는 Ti/Al/Ti층으로 형성될 수 있다. 상기 제1 확산 장벽층(35)은 제2 절연층(34)에 의해 전류 확산층(37)으로부터 절연된다. 또한, 상기 제1 확산 장벽층(35)은 절연층(33) 및/또는 제2 절연층(34)에 의해 개구부들(30h)의 측벽으로부터 이격된다.The first
상기 제1 확산 장벽층(35)은 도 1 및 도 2를 참조하여 설명한 바와 같이, 저비저항 금속층과 고비저항 금속층을 교대로 적층하여 형성할 수 있다. 한편, 본딩 금속층(40), 제2 확산 장벽층(43) 및 지지 기판 (51) 및 전극 패드(53)은 도 1 및 도 2를 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다.The first
본 실시예에 따른 발광 다이오드 칩은 도 1 및 도 2를 참조하여 설명한 발광 다이오드 칩과 대체로 유사한 공정을 거쳐 제조될 수 있다. 다만, 성장 기판을 분리하기 전에, 반도체 적층 구조체(30) 내에 개구부들(30h)이 형성되고, 상기 개구부들(30h) 내의 바닥면에 콘택 금속층들(36)이 형성된다. 한편, 절연층(33)은 상기 개구부들(30h)의 측벽을 덮을 수 있다. 그 후, 오믹 반사층(31), 보호 금속층(32), 및 전류 확산층(37)은 상기 개구부들(30h)을 노출시키도록 하부 반도체층(29) 상에 형성되고, 상기 전류 확산층(37) 상에 제2 절연층(34)이 형성된다. 이어서, 상기 제2 절연층(34) 상에 제1 확산 장벽층(35)이 형성된다. 이때, 상기 제1 확산 장벽층(35)은 상기 개구부들(30h) 내의 콘택 금속층(36)에 접속된다. 그 후, 도 1 및 도 2를 참조하여 설명한 바와 같이, 지지 기판(51)이 부착되고, 성장기판이 제거되며, 표면 텍스쳐(T1, T2)가 형성된다. 이어서, 에피층들(25, 27, 29)이 패터닝되어 서로 분리된 복수의 반도체 적층 구조체들(30)이 형성된다. 이때, 절연층(33)의 일부가 제거되어 전류 확산층(37)이 노출되고, 노출된 전류 확산층(37) 상에 전극 패드(70)가 형성된다. 그 후, 필요에 따라 전극 패드(53)가 형성되고, 지지 기판(51)을 분할함으로써 개별 발광 다이오드 칩이 완성된다.The light emitting diode chip according to this embodiment can be manufactured through a process substantially similar to the light emitting diode chip described with reference to FIGS. However, before the growth substrate is separated,
본 실시예에 따르면, 도 1의 실시예에서 광 방출면 상에 위치하는 전극 패드(60a) 및 전극 연장부(60b)를 제거함으로써, 이들에 의해 생성된 광이 손실되는 것을 방지할 수 있다.According to this embodiment, by removing the
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.7 is a cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드 칩은 도 6을 참조하여 설명한 발광 다이오드 칩과 대체로 유사하나, 적어도 하나의 자성 물질층(50a, 50b, 50c)를 더 포함하는 것에 차이가 있다. 상기 자성 물질층(50a, 50b, 50c)의 위치, 재료 및 기능은 도 4를 참조하여 설명한 것과 같으므로 상세한 설명은 생략한다.Referring to FIG. 7, the light emitting diode chip according to the present embodiment is substantially similar to the light emitting diode chip described with reference to FIG. 6, but differs in that it further includes at least one
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.8 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드 칩은 반도체 적층 구조체(30)가 복수의 발광셀로 서로 분리된 것을 특징으로 한다. 이들 복수의 발광셀들은 연결부들(38a, 38b, 38c)에 의해 전극 패드들(70, 80) 사이에서 서로 직렬 연결될 수 있다.Referring to FIG. 8, the light emitting diode chip according to the present embodiment is characterized in that the semiconductor laminated
우선, 본 실시예에 따른 발광 다이오드 칩은 도 5를 참조하여 설명한 발광 다이오드 칩과 동일하게, 지지 기판(51), 본딩 금속층(40), 제1 확산 장벽층(35) 및 제2 확산 장벽층(43)을 포함한다.5, the light emitting diode chip according to the present embodiment includes a
한편, 상기 지기 기판(51) 상부에 서로 이격된 복수의 발광셀들(S1, S2; 2개만 도시함)가 위치한다. 상기 복수의 발광셀들(S1, S2)은 각각 상부 반도체층(25), 활성층(27) 및 하부 반도체층(29)을 포함한다. 이들 반도체층들(25, 27, 29)는 도 1을 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다.On the other hand, a plurality of light emitting cells S1 and S2 (only two are shown) spaced from each other are disposed on the holding
상기 각 발광셀들(S1, S2)은 하부 반도체층(29)으로부터 상기 상부 반도체층(25)을 노출시키는 개구부(30h)를 갖는다. 상기 개구부(30h)의 측벽에 하부 반도체층(29) 및 활성층(27)이 노출된다. 상기 각 개구부(30h)의 측벽은 절연층(33) 및/또는 제2 절연층(34)으로 덮이며, 상기 개구부(30h)들의 바닥면에는 콘택 금속층(36)이 형성될 수 있다.Each of the light emitting cells S1 and S2 has an
또한, 각 발광셀들(S1, S2)의 하부 반도체층(29)에 오믹 반사층(31)이 오믹 콘택하여 각 오믹 반사층(31)은 보호 금속층(32)으로 덮힌다. 상기 오믹 반사층(31) 및 보호 금속층(32)은 도 5를 참조하여 설명한 것과 유사하므로 상세한 설명은 생략한다. 상기 제2 절연층(34)은 상기 보호 금속층(32)을 덮는다. 또한, 상기 제2 절연층(34)은 각 발광셀(S1, S2)의 콘택 금속층(36) 및 보호 금속층(32)을 노출시키는 개구부를 갖는다.The ohmic
한편, 제1 확산 장벽층(35)과 제2 절연층(34) 사이에 연결부(38a, 38b, 38c)들이 배치된다. 연결부(38b)는 이웃한 발광셀들(S1, S2)을 직렬 연결할 수 있다. 예컨대, 연결부(38b)는 제2 절연층(34)의 개구부를 통해 노출된 발광셀(S1)의 콘택 금속층(36)과 발광셀(S2)의 보호 금속층(32)을 연결하여 발광셀(S1)과 발광셀(S2)를 직렬 연결한다. 한편, 연결부(38a)는 발광셀(S1)의 보호 금속층(32)과 전극 패드(70)을 연결하고, 연결부(38c)는 발광셀(S2)의 콘택 금속층(36)과 전극 패드(80)을 연결한다. 이에 따라, 전극 패드들(70, 80) 사이에서 복수의 발광셀들(S1, S2)이 연결부들(38a, 38b, 38c)에 의해 직렬 연결된다.On the other hand, the
한편, 제3 절연층(39)이 상기 제1 확산 장벽층(35)과 연결부들(38a, 38b, 38c) 사이에 위치하여 연결부들과 제1 확산 장벽층(35)을 절연시킨다. 본 실시예에 있어서, 제1 확산 장벽층(35)은 생략될 수도 있다.The third insulating
상기 각 발광셀들(S1, S2)는 또한 앞서 설명한 실시예들과 동일하게 상부 반도체층(25)의 표면에 표면 텍스처(T1, T2)를 가질 수 있다. 또한, 절연층(33)은 각 발광셀들(S1, S2)의 가장자리 근처에 위치하여 에피층들을 패터닝하는 동인 금속층들이 노출되는 것을 방지한다.Each of the light emitting cells S1 and S2 may have surface textures T1 and T2 on the surface of the
본 실시예에 따르면, 서로 직렬 연결된 복수의 발광 다이오드 칩을 제공할 수 있다. 이에 따라, 고전압하에서 구동할 수 있는 발광 다이오드 칩이 제공될 수 있다.According to the present embodiment, a plurality of light emitting diode chips connected in series can be provided. Accordingly, a light emitting diode chip that can be driven at a high voltage can be provided.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.9 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
도 9를 참조하면, 본 실시예에 따른 발광 다이오드 칩은 도 8을 참조하여 설명한 발광 다이오드 칩과 대체로 유사하나, 적어도 하나의 자성 물질층(50a, 50b, 50c)를 더 포함하는 것에 차이가 있다. 상기 자성 물질층(50a, 50b, 50c)의 위치, 재료 및 기능은 도 4를 참조하여 설명한 것과 같으므로 상세한 설명은 생략한다.9, the light emitting diode chip according to the present embodiment is substantially similar to the light emitting diode chip described with reference to FIG. 8, but differs in that it further includes at least one
상기 자성 물질층(50a, 50b, 50c)은 로렌츠 힘을 이용하여 각 발광셀(S1, S2) 내에서 전류를 분산시킨다.The
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.10 is a schematic cross-sectional view illustrating a light emitting diode chip according to another embodiment of the present invention.
도 10을 참조하면, 도 9를 참조하여 설명한 발광 다이오드 칩과 대체로 유사하나, 전극 패드(80)가 제1 확산 장벽층(35)에 전기적으로 연결된 것에 차이가 있다. 즉, 본 실시예에 따른 제3 절연층(39)은 연결부(38c)의 일부를 노출시키도록 형성된다. 따라서, 제1 확산 장벽층(35)은 연결부(38c)에 접속된다.Referring to FIG. 10, there is a difference in that the
한편, 지지 기판(51) 하부에 전극 패드(53)이 제공될 수 있으며, 상기 전극 패드(80)는 생략될 수 있다.Meanwhile, an
(발광 다이오드 패키지)(Light emitting diode package)
도 11은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.11 is a schematic cross-sectional view illustrating a light emitting diode package according to an embodiment of the present invention.
도 11을 참조하면, 상기 발광 다이오드 패키지는 패키지 기판(110), 리드 전극들(111, 113) 및 발광 다이오드 칩(120)을 포함할 수 있다. 또한, 상기 발광 다이오드 패키지는 본딩 와이어(W), 추가 전극(121), 몰딩부(150), 자성체(130) 및 열전달 통로(115a, 115b)를 포함할 수 있다.Referring to FIG. 11, the light emitting diode package may include a
상기 패키지 기판(110)은 AlN와 같은 세라믹 기판일 수 있다. 상기 패키지 기판(110) 상부 표면에 와이어(W)를 본딩하기 위한 본딩 패드(111a, 113a)가 위치할 수 있으며, 패키지 기판(110)의 하부 표면에 외부 전원에 연결하기 위한 리드 단자(111c, 113c)가 위치할 수 있다. 상기 본딩 패드(111a, 113a)는 패키지 기판(110)을 관통하는 연결부들(111b, 113b)에 의해 리드 단자(111c, 113c)에 연결될 수 있다.The
상기 발광 다이오드 칩(120)과 패키지 기판(110) 사이에 자성체(130)가 위치할 수 있다. 상기 자성체(130)는 로렌츠 힘에 의해 발광 다이오드 칩(120) 내의 전류를 분산시킨다. 자성체(130)는 자성 필름 또는 벌크 형태의 자석으로 제공될 수 있다. 상기 자성체(130)는 강자성 물질 또는 준강자성 물질로 형성될 수 있으며, 예컨대, Rb, Ru, Nd, Fe, Co, Ni, Mn, Cr, Cu, Pt, Sm, Sb, Pt 또는 이들의 합금을 포함할 수 있다. 상기 자성 물질층은 또한 Mn, Fe, Co, Cu, V 등의 산화물, Cr2O3, CrS, MnS, MnSe, 또는 MnTe를 포함할 수 있으며, Mn, Fe, Co, Ni 등의 불화물, V, Cr, Fe, Co, Ni, Cu 등의 염화물이나 브롬화물을 포함할 수 있다. 상기 자성체(130)는 0.1 T 내지 10 T의 자속 밀도를 갖고 발광 다이오드 칩(120) 내에 흐르는 전류에 로렌츠 힘을 제공할 수 있다.The
상기 자성체(120)는 연결부들(115a)을 통해 패키지 기판(110) 하부의 더미 단자(115b)에 연결될 수 있다. 상기 연결부들(115a) 및 더미 단자(115b)는 발광 다이오드 칩(120)에서 생성된 열을 패키지 기판(110) 외부로 전달하는 열 전달 통로로 기능할 수 있다.The
한편, 본 실시예에 있어서, 상기 발광 다이오드 칩(120)은, 종래의 수평형, 수직형, 플립칩형 등 일반적으로 사용되는 어떠한 발광 다이오드 칩이라도 사용될 수 있다. 특히, 상기 발광 다이오드 칩(120)은 도 1 내지 도 10을 참조하여 앞서 설명한 발광 다이오드 칩일 수 있다. 상기 발광 다이오드 칩(120)이 도 4, 도 7, 도 9 및 도 10을 참조하여 설명한 바와 같이 자성 물질층(50a, 50b, 50c)을 갖는 경우, 상기 자성체(130)는 생략될 수 있다.Meanwhile, in the present embodiment, the light emitting
상기 발광 다이오드 칩(120) 상부면에 콘포말 형광체 코팅층(140)이 위치한다. 상기 코팅층(140)은 균일한 두께를 가지어 발광 다이오드 칩(120)에서 생성된 광을 균일하게 파장변환시킬 수 있다.A cone foam
한편, 추가전극(121)이 상기 코팅층(140)을 관통하여 외부에 노출될 수 있다. 상기 추가전극(121)은 발광 다이오드 칩(120)의 전극 패드(도시하지 않음) 상에 추가적으로 형성될 수 있다. 상기 추가 전극(121) 없이, 전극 패드를 노출시키고, 본딩 와이어(W)를 전극 패드에 직접 접속할 수도 있다.Meanwhile, the
상기 본딩 와이어(W)는 발광 다이오드 칩(120)의 구조에 대응하여 본딩 패드들(111a, 113a)과 발광 다이오드 칩(120)을 전기적으로 연결한다. 예컨대, 도시한 바와 같이, 하나의 본딩 와이어가 추가 전극(121)과 본딩 패드(111a)를 연결하고, 다른 본딩 와이어(W)가 자성체(130)와 본딩 패드(113a)를 연결할 수 있다.The bonding wires W electrically connect the
한편, 몰딩부(150)가 발광 다이오드 칩(120) 및 본딩 와이어들(W)을 덮는다. 몰딩부(150)는 투명한 수지, 예컨대 실리콘 또는 에폭시 수지로 형성될 수 있다.On the other hand, the
본 실시예에 따르면, 자성체(130)를 채택함으로써 발광 다이오드 칩(120) 내의 전류 분산을 도모할 수 있다. 나아가, 상기 발광 다이오드 칩(120)이 도 1 내지 도 10을 참조하여 설명한 발광 다이오드 칩인 경우, 자성체(130)를 구비하지 않더라도 발광 다이오드 칩(120)의 전류 분산 성능이 개선된 발광 다이오드 패키지가 제공될 수 있다.According to the present embodiment, current can be dispersed in the light emitting
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 단면도이다.12 is a cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
도 12를 참조하면, 본 실시예에 따른 발광 다이오드 패키지는 도 11을 참조하여 설명한 발광 다이오드 패키기와 대체로 유사하나, 콘포말 형광체 코팅층(140a)이 발광 다이오드 칩(120)의 상부면 뿐만 아니라 측면을 덮는 것에 차이가 있다.12, the light emitting diode package according to the present embodiment is substantially similar to the light emitting diode package described with reference to FIG. 11, except that the cone foam
즉, 상기 코팅층(140a)은 발광 다이오드 칩(120)의 상부면에서 발광 다이오드 칩(120)의 측면으로 연장한다. 이에 따라, 발광 다이오드 칩(120)의 측면을 통해 방출되는 광에 대해서도 파장변환을 수행할 수 있다.That is, the
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 단면도이다.13 is a cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
도 13을 참조하면, 본 실시예에 따른 발광 다이오드 패키지는 도 11을 참조하여 설명한 발광 다이오드 패키지와 대체로 유사하나, 형광체 코팅층(140b)이 발광 다이오드 칩(120)으로부터 떨어져 있는 것에 차이가 있다. 즉, 형광체 코팅층(140b)은 예컨대 몰딩부(150) 상에 형성될 수 있다. 상기 형광체 코팅층(140b)은 다시 실리콘 수지와 같은 투명 보호층(160)으로 덮일 수 있다.13, the light emitting diode package according to the present embodiment is substantially similar to the light emitting diode package described with reference to FIG. 11, except that the
형광체 코팅층(140b)이 발광 다이오드 칩(120)으로부터 떨어져 위치하기 때문에, 발광 다이오드 칩(120)에서 생성된 광에 의해 형광체가 변형되는 것을 완화할 수 있다.Since the
또한, 본 실시예에 있어서, 도 11을 참조하여 설명한 콘포말 코팅층(140)이 생략되기 때문에 추가 전극(121)을 형성할 필요가 없다.Further, in the present embodiment, since the cone
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 단면도이다.14 is a cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
본 실시예에 따른 발광 다이오드 패키지는 도 11을 참조하여 설명한 발광 다이오드 패키지와 대체로 유사하나, 패키지 기판(210)이 실리콘 기판인 것에 차이가 있다.The light emitting diode package according to the present embodiment is substantially similar to the light emitting diode package described with reference to FIG. 11, except that the package substrate 210 is a silicon substrate.
상기 실리콘 기판(21)의 상부면에 오목부가 형성되고, 본딩 패드들(111a, 113a), 자성체(130)는 상기 오목부의 바닥면에 위치하며, 발광 다이오드 칩(12)은 상기 오목부 내에 실장된다.A recessed portion is formed on the upper surface of the silicon substrate 21 and the
한편, 상기 오목부는 몰딩부(250)로 채워질 수 있으며, 상기 몰딩부(250) 상에 형광체를 함유하는 글래스 시트와 같은 파장변환 시트(240)가 배치될 수 있다. 이와 달리, 도 11 또는 도 12를 참조하여 설명한 바와 같이, 콘포말 형광체 코팅층(140 또는 140a)이 발광 다이오드 칩(120) 상부면에 위치할 수도 있다. 또한, 도 15에 도시한 바와 같이, 패키지 기판(210)의 오목부를 채우는 몰딩부(150a) 내에 형광체가 함유될 수도 있다.The concave portion may be filled with the
(조명 장치)(Lighting device)
도 16은 본 발명의 일 실시예에 따른 조명 장치를 설명하기 위한 개략적인 단면도이다. 여기서는 기존의 전구를 대체할 수 있는 발광 다이오드 조명 장치를 설명한다.16 is a schematic cross-sectional view for explaining a lighting apparatus according to an embodiment of the present invention. Here, a light emitting diode lighting device capable of replacing a conventional bulb is described.
도 16을 참조하면, 상기 조명 장치는 인쇄회로기판(310), 발광 소자(320), 구동 집적회로 소자(330), 형광체막(340), 보호막(350), 히트 싱크(360), 소켓 단자(365) 및 자기장 차단 코팅(361, 363)을 포함할 수 있다.16, the lighting device includes a printed circuit board 310, a
상기 히트싱크(360)는 표면적을 증가시키기 위해 요철 패턴을 가질 수 있다. 상기 히트 싱크(360)는 방열 특성이 우수한 금속, 예컨대 알루미늄 또는 알루미늄 합금으로 형성될 수 있다.The
상기 히트싱크(360)는 소켓 단자(365)와 인쇄회로기판(310)을 전기적으로 연결하기 위해 피복 전선(도시하지 않음)이 통과하는 관통홀들(도시하지 않음)을 가질 수 있다. 한편, 소켓 단자(365)는 GU10 베이스, GZ10 베이스 등 다양한 소켓 베이스에 의해 히트싱크(360)의 하부에 결합될 수 있다.The
인쇄회로기판(310)은 히트싱크(360) 상에 열적으로 결합된다. 인쇄회로기판(310)은 히트싱크(360) 상에 직접 장착될 수 있으며, 이를 위해 상기 히트싱크(360)는 인쇄회로기판(310)을 수용하기 위한 안착홈을 가질 수 있다. 예컨대, 인쇄회로기판(310)은 상기 히트싱크(360)의 오목부 바닥면에 놓일 수 있으며, 상기 바닥면에 안착홈이 형성될 수 있다.The printed circuit board 310 is thermally coupled onto the
상기 인쇄회로기판(310) 상에 발광 소자(320) 및 구동 집적회로 소자(330)가 실장되며, 상기 발광 소자(320)는 인쇄회로기판(310)의 인쇄회로를 통해 구동 집적회로 소자(330)에 전기적으로 연결된다.The
상기 인쇄회로기판(310) 상에 복수의 발광 소자(320)가 제공될 수 있으며, 이들 발광 소자들(320)은 서로 직렬 연결되어 직렬 어레이를 형성할 수 있다.A plurality of light emitting
상기 발광 소자(320)는 도 1 내지 도 10을 참조하여 설명한 발광 다이오드 칩 형태로 인쇄회로기판(310) 상에 실장될 수 있으며, 또는 도 11 내지 도 15를 참조하여 설명한 바와 같이, 발광 다이오드 패키지 형태로 인쇄회로기판(310) 상에 실장될 수 있다.The
한편, 상기 구동 집적회로 소자(330)는 외부의 교류 전원(도시하지 않음)에 직접 연결되어 상기 발광 소자(320)를 구동한다. 구동 집적회로 소자(330)는 직렬 어레이 내의 유닛들을 순차적으로 턴온 및 턴오프시킬 수 있으며, 이에 대해서는 도 18 및 도 19를 참조하여 상세히 설명된다.Meanwhile, the driving
한편, 상기 발광 소자(320) 상부에 형광체막(340)이 위치할 수 있으며, 상기 형광체막(340)은 투명 보호막(350)으로 덮일 수 있다. 예컨대, 글래스와 같은 투명 보호막(350)의 오목부 내에 형광체막이(340)이 형성되고, 이 투명 보호막(350)이 히트 싱크(360)에 장착될 수 있다. 상기 형광체막(340)과 발광 소자(320) 사이의 공간은 투명 수지(355)로 채워질 수 있으나, 빈 공간일 수도 있다.The
한편, 상기 발광 소자(320)가 자성 물질층(도 4, 7, 9 또는 10의 50a, 50b, 50c) 또는 자성체(도 11 내지 15의 130)를 포함하는 경우, 상기 자성 물질층 또는 자성체에서 발생되는 자기장을 차단하기 위한 자기장 차단 코팅(361, 363)이 제공될 수 있다. 상기 자기장 차단 코팅(361, 363)은 조명 장치의 외부면에 형성될 수 있으나, 이에 한정되는 것은 아니며, 조명 장치의 내부면에 형성될 수도 있다. 상기 자기장 차단 코팅(363)은 투광성 재료로 형성된다.When the
도 17은 본 발명의 또 다른 실시예에 따른 조명 장치를 설명하기 위한 단면도이다. 여기서는, 종래의 형광등을 대체할 수 있는 조명 장치에 대해 설명한다.17 is a cross-sectional view illustrating a lighting apparatus according to another embodiment of the present invention. Here, a lighting apparatus which can replace a conventional fluorescent lamp will be described.
도 17을 참조하면, 상기 조명 장치는 인쇄회로기판(410), 발광 소자(420), 구동 집적회로 소자(430), 형광체막(440), 보호막(450), 프레임(460) 및 자기장 차단 코팅(461, 463)을 포함할 수 있다.17, the lighting device includes a printed
상기 프레임(460)은 조명장치의 전체 형상을 한정하며, 히트 싱크로 기능할 수 있다. 상기 프레임(460)의 외부면에 자기장 차단 코팅(461)이 형성될 수 있다. 자기장 차단 코팅(461)은 프레임(460)의 내부면에 형성될 수도 있다. 또한, 상기 프레임(460)은 외부전원에 연결하기 위한 소켓 단자(도시하지 않음)를 포함할 수 있다.The
한편, 상기 프레임(460)으로 둘러싸인 내부 공간에 인쇄회로기판(410)이 장착된다. 예컨대, 인쇄회로기판(410)은 상기 프레임(460)의 오목부 바닥면에 놓일 수 있으며, 상기 바닥면에 안착홈이 형성될 수 있다. 인쇄회로기판(410)은 프레임(460)을 따라 기다란 형상을 갖는다.Meanwhile, the printed
상기 인쇄회로기판(410) 상에 발광 소자(420) 및 구동 집적회로 소자(430)가 실장되며, 상기 발광 소자(420)는 인쇄회로기판(410)의 인쇄회로를 통해 구동 집적회로 소자(430)에 전기적으로 연결된다.A
상기 인쇄회로기판(410) 상에 복수의 발광 소자(420)가 제공될 수 있으며, 이들 발광 소자들(420)은 서로 직렬 연결되어 직렬 어레이를 형성할 수 있다.A plurality of light emitting
상기 발광 소자(420)는 도 1 내지 도 10을 참조하여 설명한 발광 다이오드 칩 형태로 인쇄회로기판(410) 상에 실장될 수 있으며, 또는 도 11 내지 도 15를 참조하여 설명한 바와 같이, 발광 다이오드 패키지 형태로 인쇄회로기판(410) 상에 실장될 수 있다.The
한편, 상기 구동 집적회로 소자(430)는 외부의 교류 전원(도시하지 않음)에 직접 연결되어 상기 발광 소자(420)를 구동한다. 구동 집적회로 소자(430)는 직렬 어레이 내의 유닛들을 순차적으로 턴온 및 턴오프시킬 수 있으며, 이에 대해서는 도 18 및 도 19를 참조하여 상세히 설명된다.Meanwhile, the driving
한편, 상기 발광 소자(420) 상부에 형광체막(440)이 위치할 수 있으며, 상기 형광체막(440)은 투명 보호막(450)으로 덮일 수 있다. 예컨대, 글래스와 같은 투명 보호막(450) 표면에 형광체막이(440)이 형성되고, 이 투명 보호막(450)이 상기 프레임(460)에 장착될 수 있다. 상기 형광체막(440)과 발광 소자(420) 사이의 공간은 투명 수지로 채워질 수 있으나, 빈 공간일 수도 있다.A
한편, 상기 발광 소자(420)가 자성 물질층(도 4, 7, 9 또는 10의 50a, 50b, 50c) 또는 자성체(도 11 내지 15의 130)를 포함하는 경우, 상기 자성 물질층 또는 자성체에서 발생되는 자기장을 차단하기 위한 자기장 차단 코팅(461, 463)이 제공될 수 있다. 상기 자기장 차단 코팅(461)은, 도시한 바와 같이, 프레임(460)의 외부면에 형성될 수 있으나, 이에 한정되는 것은 아니며, 프레임(460)의 내부면에 형성될 수도 있다. 또한, 상기 자기장 차단 코팅(463)은 보호막(450)의 외부면에 형성될 수 있으나, 이에 한정되는 것은 아니며, 보호막(450)의 내부면에 형성될 수도 있다. 상기 자기장 차단 코팅(463)은 투광성 재료로 형성된다.When the
도 18은 구동 집적회로 소자를 설명하기 위한 개략적인 블록도이고, 도 19는 제어부 및 클럭 발생부의 신호에 따라 스위칭부에 입력되는 클럭 신호를 설명하기 위한 개략도이다.FIG. 18 is a schematic block diagram for explaining a driving integrated circuit device, and FIG. 19 is a schematic diagram for explaining a clock signal input to the switching unit according to signals of the control unit and the clock generation unit.
우선, 도 18을 참조하면, 구동 집적회로 소자(500)는 정류부(510), 제어부(520), 클럭 발생부(530) 및 스위칭부(540)를 포함할 수 있다. 상기 구동 집적회로 소자(500)는 단일 칩 형태 또는 단일 패키지 형태로 제공될 수 있다.18, the driving
상기 정류부(510)는 교류 전원(510)의 교류 전압을 정류하여 반파 정류된 정류 전압을 발광 다이오드 어레이부(550)에 출력한다. 상기 정류부(510)는 브리지 다이오드로 구성될 수 있다.The
상기 제어부(520)는 펄스폭 변조(PWM) 제어기로서, 정류 전압의 주파수에 대응하여 도 19의 (a)와 같은 펄스폭 변조(PWM) 신호를 출력한다. 한편, 클럭 발생부(530)는 일정한 주기로 도 19의 (b)와 같은 클럭 신호를 출력한다. 여기서, 도 19의 (a)에 나타낸 펄스폭 변조 신호는 스위칭부(540) 내의 하나의 스위치를 제어하기 위한 신호를 나타내며, 각 스위치에 대응하는 펄스폭 변조 신호들이 생성된다.The
상기 제어부(520)의 PWM 신호와 상기 클럭 발생부(530)의 클럭 신호가 앤드(AND) 결합되어 도 19의 (c)와 같은 신호가 생성되어 스위칭부(540)에 입력된다. 도 19의 (c)와 같은 신호는 스위칭부(540) 내의 하나의 스위치에 입력되는 신호를 나타내며, 각 스위치에 이러한 입력신호가 입력된다.The PWM signal of the
한편, 발광 다이오드 어레이부(550)는 복수의 발광 다이오드 유닛들(551~554)로 구성되며, 이들 유닛들이 서로 직렬 연결된다. 상기 각 유닛은 단일의 발광셀을 갖는 단일의 발광 다이오드 칩, 직렬, 병렬 또는 직병렬 연결된 복수의 발광셀들을 갖는 단일의 발광 다이오드 칩, 또는 서로 직렬, 병렬 또는 직병렬 연결된 복수의 발광 다이오드 칩들을 포함할 수 있다. 상기 발광셀들 또는 발광다이오드 칩들이 직병렬 또는 병렬 연결된 예들이 도 20의 (a), (b) 및 (c)에 도시되어 있다. 그러나, 상기 발광 다이오드 유닛을 구성하는 발광셀들 또는 발광 다이오드 칩들은 도 20의 예에 한정되는 것은 아니며, 필요에 따라 다양하게 선택될 수 있다.Meanwhile, the light emitting
한편, 상기 유닛들(551~554)은 서로 직렬 연결되며, 각 유닛의 출력단이 스위칭부(540)에 전기적으로 연결된다. 연결선(L1~L4)은 각 유닛의 출력단과 스위칭부 내의 대응하는 스위치를 연결하는 선을 나타낸다. 스위칭부 내의 각 스위치는 제어부(520)와 클럭 발생부(530)에 의해 입력되는 입력 신호에 따라 접지와 연결선(L1~L4)을 온 또는 오프시킨다.Meanwhile, the
이하에서, 구동 집적회로 소자(500)에 의해 발광 다이오드 어레이부(550)를 구동시키는 것에 대해 설명한다.Hereinafter, driving of the light emitting
교류 전원(600)으로부터 구동 집적회로 소자(500)에 교류전압이 입력되면, 정류부(510)는 교류전압을 정류하여 정류전압을 발광 다이오드 어레이부(550)에 출력한다. 한편, 정류부(510)의 정류전압의 주파수에 대응하여 제어부는 스위칭부(540)의 각 스위치에 출력할 PWM 신호를 생성한다. 예컨대, 발광 다이오드 어레이부(550)이 네개의 유닛들(551~554)로 구성된 경우, 상기 제어부(520)는 정류 전압이 0에서 피크까지 증가하는 구간을 네개의 구간으로 나누어 각 스위치에 온/오프 신호를 입력하기 위한 PWM 제어 신호를 생성한다.When the AC voltage is input from the
한편, 클럭 발생부(530)는 일정한 주기로 클럭을 발생시켜 PWM 제어 신호에 의해 각 스위치에 온 신호가 입력되는 것을 일정한 주기의 온/오프 신호로 변경한다.On the other hand, the
예를 들어, 정류 전압이 증가하는 첫번째 구간에서, 연결선(L1)에 연결된 스위치가 PWM 제어 신호에 의해 턴온되면, 발광 다이오드 유닛(551)이 턴온된다. 나머지 유닛들은 턴오프 상태를 유지한다. 이때, 상기 클럭 발생부(530)에서 출력되는 클럭 신호에 의해 상기 발광 다이오드 유닛(551)은 주기적으로 온/오프를 되풀이 한다. 이에 따라, 상기 발광 다이오드 유닛(551)이 장시간 턴온되는 것을 방지할 수 있으며, 따라서 발광 다이오드 유닛들의 사용 수명을 연장할 수 있다.For example, in the first section in which the rectified voltage increases, when the switch connected to the connection line L1 is turned on by the PWM control signal, the light emitting
한편, 정류 전압이 증가하는 두번째 구간에서, 연결선(L1)에 연결된 스위치는 PWM 제어 신호에 의해 턴오프되고, 연결선(L2)에 연결된 스위치가 대응하는 PWM 제어 신호에 의해 턴온된다. 이에 따라, 발광 다이오드 유닛들(551, 552)이 턴온된다. 이 경우에도, 클록 발생부(530)의 클럭 신호에 의해 발광 다이오드 유닛들(551, 552)는 짧은 주기로 온/오프를 반복한다.On the other hand, in the second period in which the rectified voltage increases, the switch connected to the connection line L1 is turned off by the PWM control signal, and the switch connected to the connection line L2 is turned on by the corresponding PWM control signal. Thus, the light emitting
또한, 정류 전압이 증가하는 세번쩨 구간에서, 연결선(L2)에 연결된 스위치가 턴오프되고, 연결선(L3)에 연결된 스위치가 턴온되며, 이에 따라, 발광 다이오드 유닛들(551~553)이 턴온된다. 이 경우에도, 클럭 발생부(530)의 클럭 신호에 의해 상기 발광 다이오드 유닛들(551~553)은 온/오프를 되풀이 한다.In addition, in the third period when the rectified voltage increases, the switch connected to the connection line L2 is turned off and the switch connected to the connection line L3 is turned on, thereby turning on the light emitting
정류 전압이 증가하는 마지막 구간에서, 연결선(L3)에 연결된 스위치가 턴오프되고, 연결선(L4)에 연결된 스위치가 턴온되며, 이에 따라 발광 다이오드 유닛들(551~554)이 모두 턴온된다. 이 경우에도, 클럭 발생부(530)의 클럭 신호에 의해 상기 발광 다이오드 유닛들(551~554)은 온/오프를 되풀이 한다.The switch connected to the connection line L3 is turned off and the switch connected to the connection line L4 is turned on in the last section in which the rectified voltage increases so that the light emitting
이제, 정류 전압이 감소하는 첫번째 구간 내지 마지막 구간에서 위와 같은 과정이 역으로 진행되어 발광 다이오드 유닛들(554, 553, 552)이 순차적으로 턴오프되고, 마지막으로 발광 다이오드 유닛(551)이 턴오프된다.In the first period to the last period in which the rectified voltage decreases, the above process is reversed so that the light emitting
위와 같은 과정을 되풀이하여, 정류 전압의 변화에 따라 발광 다이오드 유닛들(551~554)이 순차적으로 턴온 및 턴오프를 반복하게 된다.The above process is repeated, and the light emitting
이러한 구동 집적회로 소자(500)에 의해 복수의 발광 다이오드 유닛들(551~554)를 순차적으로 턴온 및 턴오프시킬 수 있어, 상기 유닛들을 전체적으로 턴온 및 턴오프시키는 경우에 비해 플리커 현상을 방지할 수 있으며 역률을 개선할 수 있다.The plurality of light emitting
이상에서 다양한 실시예들에 대해 설명했지만, 본 발명은 이들 실시예들에 한정되는 것은 아니며, 다양한 변형이 가능하다. 또한, 특정 실시예에서 설명된 기술적 특징은 다른 실시예에서도 적용될 수 있다.Although various embodiments have been described above, the present invention is not limited to these embodiments, and various modifications are possible. Also, the technical features described in the specific embodiments can be applied to other embodiments.
Claims (20)
상기 기판 상에 실장된 발광 다이오드 칩을 포함하되,
상기 발광 다이오드 칩은
지지 기판;
상기 지지 기판 상부에 위치하고, 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 위치하는 활성층을 포함하는 반도체 적층 구조체;
상기 지지 기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 지지 기판과 상기 반도체 적층 구조체를 결합하기 위한 본딩 금속층;
상기 본딩 금속층과 상기 반도체 적층 구조체 사이에 위치하는 제1 확산 장벽층; 및
상기 지지 기판과 상기 본딩 금속층 사이에 위치하는 제2 확산 장벽층을 포함하되,
상기 제1 확산 장벽층 및 제2 확산 장벽층은 상기 본딩 금속층에 비해 비저항이 높은 물질로 형성되고,
상기 제1 확산 장벽층 및 제2 확산 장벽층 중 적어도 하나는 100 uΩ·㎝ 미만의 저비저항 금속층과 100 uΩ·㎝를 초과하는 고비저항 금속층을 교대로 복수 적층한 구조를 갖는 발광 다이오드 패키지.A package substrate having lead electrodes; And
And a light emitting diode chip mounted on the substrate,
The light emitting diode chip
A support substrate;
A semiconductor multilayer structure disposed on the supporting substrate and including a lower semiconductor layer, an upper semiconductor layer, and an active layer disposed between the lower semiconductor layer and the upper semiconductor layer;
A bonding metal layer positioned between the supporting substrate and the semiconductor laminated structure to bond the supporting substrate and the semiconductor laminated structure;
A first diffusion barrier layer positioned between the bonding metal layer and the semiconductor laminated structure; And
And a second diffusion barrier layer positioned between the support substrate and the bonding metal layer,
Wherein the first diffusion barrier layer and the second diffusion barrier layer are formed of a material having a higher resistivity than the bonding metal layer,
Wherein at least one of the first diffusion barrier layer and the second diffusion barrier layer has a structure in which a low resistivity metal layer of less than 100 mu OMEGA .cm and a high resistivity metal layer of more than 100 mu OMEGA .cm are alternately stacked.
상기 각 발광셀들의 상기 하부 반도체층으로부터 상기 상부 반도체층을 노출시키는 개구부들;
하나의 발광셀의 오믹 반사층과 상기 하나의 발광셀에 이웃하는 발광셀의 상부 반도체층을 상기 개구부를 통해 전기적으로 연결하는 연결부; 및
상기 연결부와 상기 제1 확산장벽층 사이에 위치하는 절연층을 더 포함하는 발광 다이오드 패키지.[Claim 7] The organic light emitting display of claim 7, further comprising: ohmic reflective layers located between the first diffusion barrier layer and the respective light emitting cells and making ohmic contact with the lower semiconductor layers of the light emitting cells;
Openings exposing the upper semiconductor layer from the lower semiconductor layer of each light emitting cell;
A connection part electrically connecting the ohmic reflective layer of one light emitting cell and the upper semiconductor layer of the light emitting cell adjacent to the one light emitting cell through the opening; And
And an insulating layer disposed between the connection portion and the first diffusion barrier layer.
상기 제1 전극 패드와 하나의 발광셀의 오믹 반사층을 전기적으로 연결하는 연결부; 및
상기 제2 전극 패드와 다른 하나의 발광셀의 상부 반도체층을 상기 개구부를 통해 전기적으로 연결하는 연결부를 더 포함하는 발광 다이오드 패키지.The plasma display panel of claim 8, further comprising: a first electrode pad and a second electrode pad;
A connection part electrically connecting the first electrode pad and the ohmic reflective layer of one light emitting cell; And
And a connection part electrically connecting an upper semiconductor layer of one of the light emitting cells with the second electrode pad through the opening.
상기 제1 장벽층은 상기 다른 하나의 발광셀의 상부 반도체층에 전기적으로 연결된 연결부에 전기적으로 연결된 발광 다이오드 패키지.The plasma display apparatus of claim 9, wherein the second electrode pad is located under the support substrate,
And the first barrier layer is electrically connected to a connection portion electrically connected to the upper semiconductor layer of the another light emitting cell.
상기 패키지 기판 상에 실장된 발광 다이오드 칩; 및
상기 발광 다이오드 칩에 자기력을 인가하여 발광 다이오드 칩 내에 흐르는 전류를 분산시킬 수 있는 자성체를 포함하되,
상기 발광 다이오드 칩은 청구항 1, 청구항 3, 청구항 7 내지 청구항 10의 어느 한 항에 기재된 발광 다이오드 패키지.A package substrate having lead electrodes;
A light emitting diode chip mounted on the package substrate; And
And a magnetic body capable of dispersing a current flowing in the light emitting diode chip by applying a magnetic force to the light emitting diode chip,
The light emitting diode chip according to any one of claims 1, 3, and 7 to 10.
상기 인쇄회로기판 상에 실장된 청구항 1, 청구항 3 내지 청구항 10의 어느 한 항에 기재된 발광 다이오드 패키지를 복수개 포함하는 조명 장치.Printed circuit board; And
A lighting device comprising a plurality of light emitting diode packages according to any one of claims 1 to 10 mounted on the printed circuit board.
상기 인쇄회로기판 상에 실장된 구동 집적회로 소자를 더 포함하고,
상기 복수개의 발광 다이오드 패키지는 직렬 어레이를 형성하고,
상기 구동 집적회로 소자는 교류 전원에 직접 연결되어 교류 전원의 전압 변화에 따라 상기 직렬 어레이 내의 각 발광 다이오드 패키지를 순차적으로 턴온 및 턴온시키는 조명 장치.18. The method of claim 17,
Further comprising a drive integrated circuit element mounted on the printed circuit board,
The plurality of light emitting diode packages forming a serial array,
Wherein the driving integrated circuit device is directly connected to an AC power source to sequentially turn on and turn on each LED package in the serial array in accordance with a change in voltage of the AC power source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110027051A KR101791157B1 (en) | 2011-03-25 | 2011-03-25 | Light emitting diode package and lighting assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110027051A KR101791157B1 (en) | 2011-03-25 | 2011-03-25 | Light emitting diode package and lighting assembly |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120108762A KR20120108762A (en) | 2012-10-05 |
| KR101791157B1 true KR101791157B1 (en) | 2017-10-30 |
Family
ID=47280321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110027051A KR101791157B1 (en) | 2011-03-25 | 2011-03-25 | Light emitting diode package and lighting assembly |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101791157B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102169275B1 (en) * | 2015-08-21 | 2020-10-23 | 엘지전자 주식회사 | Display |
| WO2017034268A1 (en) | 2015-08-21 | 2017-03-02 | 엘지전자 주식회사 | Display device using semiconductor light emitting diode |
| KR102169274B1 (en) * | 2015-08-21 | 2020-10-23 | 엘지전자 주식회사 | Display |
| KR102184538B1 (en) * | 2015-08-26 | 2020-11-30 | 엘지전자 주식회사 | Display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166678A (en) * | 2006-12-29 | 2008-07-17 | Shogen Koden Kofun Yugenkoshi | Light-emitting diode and method of manufacturing same |
| JP2011509524A (en) * | 2008-01-11 | 2011-03-24 | 財団法人工業技術研究院 | Light emitting device in a magnetic field |
-
2011
- 2011-03-25 KR KR1020110027051A patent/KR101791157B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166678A (en) * | 2006-12-29 | 2008-07-17 | Shogen Koden Kofun Yugenkoshi | Light-emitting diode and method of manufacturing same |
| JP2011509524A (en) * | 2008-01-11 | 2011-03-24 | 財団法人工業技術研究院 | Light emitting device in a magnetic field |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120108762A (en) | 2012-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825860B2 (en) | Electrode configuration for an optoelectronic device | |
| US20210083155A1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101138952B1 (en) | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
| EP1787336B1 (en) | Light emitting element comprising a plurality of electrically connected light emitting cells and method of manufacturing the same | |
| US7723736B2 (en) | Light emitting device having a plurality of light emitting cells and package mounting the same | |
| KR20130045507A (en) | Light emitting device | |
| KR101634369B1 (en) | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
| KR20140022640A (en) | Semiconductor light emitting device and light emitting apparatus | |
| KR20130030283A (en) | Light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
| CN102263120A (en) | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, traffic signal lamp unit, and traffic information display unit | |
| KR101281081B1 (en) | Vertical Light emitting diode cell array and method of manufacturing the same | |
| KR101791157B1 (en) | Light emitting diode package and lighting assembly | |
| KR20130102746A (en) | Method for manufacturing light emitting device | |
| CN105280665B (en) | Photoelectric element and manufacturing method thereof | |
| KR100898585B1 (en) | Light emitting element having arrayed cells and method of fabricating the same | |
| KR102052040B1 (en) | Optoelectronic device and method for manufacturing the same | |
| KR101216934B1 (en) | Light emitting element having arrayed cells and method of fabricating the same | |
| KR102198133B1 (en) | Optoelectronic device | |
| KR101216940B1 (en) | Light emitting diode chip | |
| KR20170045180A (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR100637652B1 (en) | Light emitting diode that operates regardless of the polarity of the power source and the method for fabricating the same | |
| KR20160024370A (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101248516B1 (en) | Light emitting diode package | |
| KR20120117969A (en) | Light emitting diode having a plurality of light emitting cells with microrods and method of fabricating the same | |
| KR20110079603A (en) | Method of fabricating light emitting diode package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |