KR101634369B1 - Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same - Google Patents
Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same Download PDFInfo
- Publication number
- KR101634369B1 KR101634369B1 KR1020110143602A KR20110143602A KR101634369B1 KR 101634369 B1 KR101634369 B1 KR 101634369B1 KR 1020110143602 A KR1020110143602 A KR 1020110143602A KR 20110143602 A KR20110143602 A KR 20110143602A KR 101634369 B1 KR101634369 B1 KR 101634369B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- insulating layer
- emitting cells
- contact
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
Abstract
복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드 패키지는, 각각 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 복수개의 발광셀들; 각 발광셀의 제2 도전형 하부 반도체층 및 활성층을 관통하여 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들; 각 발광셀의 측벽을 덮는 보호 절연층; 발광셀들 아래에 위치하고, 인접한 두개의 발광셀들을 전기적으로 직렬 연결하는 연결부; 발광셀들 아래에 위치하고, 발광셀들 중 제1 발광셀의 복수개의 콘택홀들에 노출된 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프; 및 복수개의 발광셀들 아래에 위치하고, 발광셀들 중 제2 발광셀의 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프; 및 상기 복수의 발광셀들 상에 위치하는 파장변환기를 포함한다.A wafer level light emitting diode package having a plurality of light emitting cells and a method of manufacturing the same are disclosed. The light emitting diode package includes: a plurality of light emitting cells each including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer; A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer of each light emitting cell; A protective insulating layer covering a side wall of each light emitting cell; A connection unit located below the light emitting cells and electrically connecting the two adjacent light emitting cells in series; A first bump located under the light emitting cells and electrically connected to the first conductive upper semiconductor layer exposed in the plurality of contact holes of the first light emitting cell among the light emitting cells; A second bump which is located below the plurality of light emitting cells and is electrically connected to the second conductive type lower semiconductor layer of the second light emitting cell among the light emitting cells; And a wavelength converter disposed on the plurality of light emitting cells.
Description
본 발명은 발광 다이오드 패키지 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode package and a method of manufacturing the same, and more particularly, to a wafer level light emitting diode package having a plurality of light emitting cells and a method of manufacturing the same.
발광 다이오드는 N형 반도체와 P형 반도체를 가지는 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자, 교통 신호기 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.A light emitting diode is a semiconductor element having an N-type semiconductor and a P-type semiconductor, and emits light by recombination of electrons and holes. Such light emitting diodes are widely used as display devices, traffic signals, and backlights. In addition, the light emitting diode has a smaller consumed electric power and longer life than conventional light bulbs or fluorescent lamps, and has been widely used for general lighting purposes in place of incandescent lamps and fluorescent lamps.
최근, 발광 다이오드를 교류전원에 직접 연결하여 연속적으로 빛을 방출하는 교류용 발광 다이오드가 제품화되고 있다. 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드는, 예를 들어, 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시되어 있다.Recently, an AC light emitting diode that continuously emits light by connecting a light emitting diode directly to an AC power source has been commercialized. A light emitting diode which can be used directly connected to a high voltage AC power source is disclosed in, for example, International Publication No. WO 2004/023568 (A1) entitled " LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS (SAKAI et < RTI ID = 0.0 > al.). ≪ / RTI >
상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 연결된 직렬 LED 어레이들이 형성된다. LED 어레이들이 직렬 연결됨으로써 고전압에서 구동될 수 있는 발광 다이오드가 제공될 수 있다. 또한, 이러한 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결되어, AC 파워 서플라이에 의해 구동될 수 있는 단일칩 발광소자가 제공된다.According to WO 2004/023568 (A1), serial LED arrays are formed in which LEDs are two-dimensionally connected on an insulating substrate such as a sapphire substrate. A light emitting diode which can be driven at a high voltage can be provided by connecting the LED arrays in series. In addition, such LED arrays are connected in anti-parallel on the sapphire substrate to provide a single chip light emitting device that can be driven by an AC power supply.
상기 AC-LED는 성장 기판으로 사용된 기판, 예컨대 사파이어 기판 상에 발광셀들을 형성하므로, 발광셀들의 구조에 제한이 따르며, 광추출 효율을 향상시키는데 한계가 있다. 이러한 문제점을 해결하기 위해 기판 분리 공정을 적용하여 직렬 연결된 발광셀들을 갖는 발광 다이오드, 예컨대 AC-LED를 제조하는 방법이 연구되고 있다.Since the AC-LED forms light emitting cells on a substrate used as a growth substrate, for example, a sapphire substrate, the structure of the light emitting cells is limited and there is a limit to improve light extraction efficiency. In order to solve such a problem, a method of manufacturing a light emitting diode, for example, an AC-LED having series-connected light emitting cells by applying a substrate separation process has been studied.
한편, 발광 다이오드는 통상 최종적으로 발광 다이오드 모듈로서 사용된다. 발광 다이오드 모듈은 웨이퍼 레벨에서의 발광 다이오드 칩 제작 공정, 패키징 공정 및 모듈 공정을 거쳐 제작된다. 즉, 사파이어 기판과 같은 성장 기판 상에서 반도체층들을 성장시킨 후 웨이퍼 레벨에서 패터닝 공정 등을 거쳐 전극 패드들을 갖는 칩으로 제조되고, 개별 칩들로 분할된다(칩 제작 공정). 그 후, 개별 칩들을 리드 프레임 또는 인쇄회로기 기판 등에 실장하고, 본딩 와이어를 이용하여 전극 패드들을 리드 단자들에 전기적으로 연결한 후, 몰딩 부재로 발광 다이오드 칩들을 몰딩함으로써 발광 다이오드 패키지가 제작된다(패키징 공정). 그 후, 상기 발광 다이오드 패키지를 MC-PCB와 같은 회로보드 상에 장착함으로써 광원 모듈과 같은 발광 다이오드 모듈이 완성된다(모듈 공정).On the other hand, the light emitting diode is generally used finally as a light emitting diode module. The light emitting diode module is fabricated by wafer-level LED chip manufacturing process, packaging process and module process. That is, after semiconductor layers are grown on a growth substrate such as a sapphire substrate, the semiconductor layers are fabricated as a chip having electrode pads through a patterning process at a wafer level, and are divided into individual chips (chip fabrication process). Thereafter, the individual chips are mounted on a lead frame or printed circuit board or the like, the electrode pads are electrically connected to the lead terminals by using bonding wires, and the light emitting diode chips are molded by the molding member to fabricate the light emitting diode package (Packaging process). Thereafter, the LED package is mounted on a circuit board such as an MC-PCB to complete a light emitting diode module such as a light source module (module process).
상기 패키징 공정에 의해 상기 발광 다이오드 칩은 하우징 및/또는 몰딩부재에 의해 외부 환경으로부터 보호된다. 나아가, 상기 몰딩 부재 내에 형광체를 함유시킴으로써, 백색 광원에 적합한 백색 발광 다이오드 패키지가 제공될 수 있다. 이러한 백색 발광 다이오드 패키지를 MC-PCB와 같은 회로보드 상에 장착하고 발광 다이오드 패키지에서 방출된 광의 지향 특성을 조절하기 위한 2차 렌즈를 발광 다이오드 패키지 상에 설치함으로써 특정 사용 용도에 적합한 백색 발광 다이오드 모듈이 제공될 수 있다.By the packaging process, the light emitting diode chip is protected from the external environment by the housing and / or the molding member. Further, by including the phosphor in the molding member, a white light emitting diode package suitable for a white light source can be provided. The white light emitting diode package is mounted on a circuit board such as an MC-PCB and a secondary lens for adjusting the directivity of light emitted from the light emitting diode package is mounted on the light emitting diode package, Can be provided.
그러나, 종래의 리드 프레임 또는 인쇄회로기판 등을 사용하는 발광 다이오드 패키지는 소형화가 어려울 뿐만 아니라, 방열 특성을 개선하는데 한계가 있다. 더욱이, 리드 프레임 또는 인쇄회로기판 등에 의한 광 흡수, 리드 단자에 의한 저항열 발생 등에 의해 발광 다이오드의 발광 효율이 감소되는 것은 잘 알려져 있다.However, a light emitting diode package using a conventional lead frame, a printed circuit board, or the like is not only difficult to miniaturize, but also has limitations in improving heat dissipation characteristics. Furthermore, it is well known that the light emitting efficiency of a light emitting diode is reduced by light absorption by a lead frame or a printed circuit board, resistance heat generation by a lead terminal, and the like.
나아가, 칩 제작 공정, 패키징 공정 및 모듈화 공정이 각각 별도로 진행됨에 따라 발광 다이오드 모듈을 제작하는데 필요한 작업 시간 및 비용이 증가한다.Further, since the chip manufacturing process, the packaging process, and the module manufacturing process are performed separately, the time and cost required for manufacturing the light emitting diode module increases.
본 발명이 해결하려는 과제는, 종래의 리드 프레임이나 인쇄회로기판 등을 이용할 필요없이 직접 회로보드에 모듈화할 수 있는 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a wafer level light emitting diode package having a plurality of light emitting cells that can be modularized on a direct circuit board without using a conventional lead frame or a printed circuit board, and a method of manufacturing the same.
본 발명이 해결하려는 다른 과제는, 고효율 및 고방열 특성을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode package having high efficiency and high heat dissipation characteristics and a method of manufacturing the same.
본 발명이 해결하려는 또 다른 과제는, 발광 다이오드 모듈을 제작하는데 필요한 작업 시간 및 비용을 절감할 수 있는 발광 다이오드 패키지 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a light emitting diode package that can reduce the time and cost required for manufacturing a light emitting diode module.
본 발명이 해결하려는 또 다른 과제는, 고효율 및 고방열 특성을 갖는 발광 다이오드 모듈 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode module having high efficiency and high heat dissipation characteristics and a method of manufacturing the same.
본 발명의 일 태양에 따른 발광 다이오드 패키지는, 각각 제1 도전형 상부 반도체층, 활성층 및 제2 도전형 하부 반도체층을 포함하는 복수개의 발광셀들; 상기 각 발광셀의 상기 제2 도전형 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들; 상기 각 발광셀의 측벽을 덮는 보호 절연층; 상기 발광셀들 아래에 위치하고, 인접한 두개의 발광셀들을 전기적으로 직렬 연결하는 연결부; 상기 발광셀들 아래에 위치하고, 상기 발광셀들 중 제1 발광셀의 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프; 및 상기 복수개의 발광셀들 아래에 위치하고, 상기 발광셀들 중 제2 발광셀의 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프를 포함한다.According to an aspect of the present invention, there is provided a light emitting diode package including: a plurality of light emitting cells including a first conductive upper semiconductor layer, an active layer, and a second conductive lower semiconductor layer; A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer of each light emitting cell; A protective insulating layer covering a side wall of each light emitting cell; A connection unit located below the light emitting cells and electrically connecting two adjacent light emitting cells in series; A first bump located under the light emitting cells and electrically connected to the first conductive upper semiconductor layer exposed in the plurality of contact holes of the first light emitting cell among the light emitting cells; And a second bump located under the plurality of light emitting cells and electrically connected to the second conductive type lower semiconductor layer of the second light emitting cell among the light emitting cells.
상기 보호 절연층은 상기 발광셀들의 측벽 전면을 덮어 외부 환경, 예컨대 수분 등으로부터 상기 발광셀들을 보호한다. 나아가, 상기 제1 범프 및 제2 범프는 서로 동일 높이를 갖고, 이들의 단면은 동일 평면 상에 위치할 수 있다. 상기 발광 다이오드 패키지는 상기 제1 범프 및 제2 범프를 통해 MC-PCB 등의 회로보드 상에 전기적으로 접속될 수 있다.The protective insulating layer covers the entire side wall of the light emitting cells to protect the light emitting cells from an external environment such as moisture. Further, the first bumps and the second bumps may have the same height as each other, and their cross-sections may be located on the same plane. The light emitting diode package may be electrically connected to a circuit board such as an MC-PCB through the first bump and the second bump.
본 발명에 따른 발광 다이오드 패키지는 MC-PCB 등의 회로보드에 직접 장착하여 모듈화할 수 있는 웨이퍼 레벨 패키지로서, 리드프레임이나 인쇄회로기판 등을 사용하는 종래의 발광 다이오드 패키지와 구별되며, 또한, 리드프레임이나 인쇄회로기판 등을 이용하여 패키징되는 통상의 발광 다이오드 칩과 구별된다.The light emitting diode package according to the present invention is a wafer level package that can be directly mounted on a circuit board such as an MC-PCB and can be modularized. The light emitting diode package is distinguished from a conventional light emitting diode package using a lead frame or a printed circuit board, And is distinguished from an ordinary light emitting diode chip packaged using a frame or a printed circuit board.
한편, 파장 변환기가 상기 복수개의 발광셀들 상에 위치할 수 있다. 파장 변환기는 보호절연층과 다른 재료로 구성되어 보호절연층과 구별된다. 상기 파장변환기는 형광체 시트 또는 불순물이 도핑된 단결정 기판일 수 있다. 상기 파장변환기의 측면은 상기 보호절연층과 나란할 수 있다. 즉, 상기 파장변환기는 상기 보호절연층의 윗면을 덮는다.On the other hand, a wavelength converter may be positioned on the plurality of light emitting cells. The wavelength converter is composed of a material different from that of the protective insulating layer and is distinguished from the protective insulating layer. The wavelength converter may be a phosphor sheet or a doped monocrystalline substrate. The side surface of the wavelength converter may be parallel to the protective insulating layer. That is, the wavelength converter covers the upper surface of the protective insulating layer.
상기 보호절연층은 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 이와 달리, 상기 보호절연층은 굴절률이 서로 다른 절연층들을 반복 적층한 분포브래그 반사기를 포함할 수 있다.The protective insulating layer may include a silicon oxide film or a silicon nitride film, and may be formed as a single layer or a multilayer. Alternatively, the protective insulating layer may include a distributed Bragg reflector in which insulating layers having different refractive indices are repeatedly laminated.
한편, 상기 각 발광셀의 제1 도전형 상부 반도체층은 거칠어진 표면을 가질 수 있다. 거칠어진 표면은 광 추출 효율을 향상시킨다.On the other hand, the first conductive upper semiconductor layer of each light emitting cell may have a roughened surface. The roughened surface improves the light extraction efficiency.
몇몇 실시예들에 있어서, 상기 제1 및 제2 범프들의 측면은 절연층에 의해 덮일 수 있다. 이 절연층은 상기 제1 및 제2 범프들의 측면의 적어도 일부를 덮는다. 또한, 더미 범프가 상기 제1 및 제2 범프들 사이에 위치할 수 있다. 더미 범프는 반도체 적층 구조체에서 생성된 열을 방출한다.In some embodiments, the sides of the first and second bumps may be covered by an insulating layer. This insulating layer covers at least a part of the side surfaces of the first and second bumps. Also, a dummy bump may be located between the first and second bumps. The dummy bumps emit heat generated in the semiconductor laminated structure.
몇몇 실시예들에 있어서, 상기 발광 다이오드 패키지는 관통홀들을 갖는 절연 기판을 더 포함할 수 있으며, 상기 제1 및 제2 범프들은 상기 절연 기판의 관통홀에 형성될 수 있다. 상기 절연 기판은 사파이어 또는 실리콘 기판일 수 있다.In some embodiments, the light emitting diode package may further include an insulating substrate having through holes, and the first and second bumps may be formed in the through hole of the insulating substrate. The insulating substrate may be a sapphire substrate or a silicon substrate.
또한, 상기 절연 기판은 그 하부면에 부분적으로 형성된 홈들을 갖고, 상기 홈들은 금속물질로 채워질 수 있다. 상기 금속물질에 의해 상기 기판의 방열 특성이 개선된다.In addition, the insulating substrate has grooves formed partially on the lower surface thereof, and the grooves may be filled with a metal material. The heat dissipation property of the substrate is improved by the metal material.
한편, 상기 발광 다이오드 패키지는, 상기 각 발광셀의 상기 제2 도전형 하부 반도체층에 접촉하는 제2 콘택층; 상기 복수개의 콘택홀들 내에서 상기 각 발광셀의 상기 제1 도전형 상부 반도체층에 전기적으로 접촉하는 제1 접촉부들 및 상기 제1 접촉부들을 서로 연결하는 연결부를 포함하는 제1 콘택층; 상기 제1 콘택층과 상기 제2 콘택층 사이에 개재되어 상기 제2 콘택층을 덮는 제1 절연층; 및 상기 제1 콘택층 아래에서 상기 제1 콘택층을 덮는 제2 절연층을 더 포함할 수 있다. 상기 인접한 발광셀들을 직렬 연결하는 연결부는 상기 제2 절연층 바로 아래에 위치하여 상기 제1 콘택층과 제2 콘택층을 연결할 수 있다. 또한, 상기 제1 범프는 상기 제2 절연층 아래에 위치하여 상기 제1 발광셀의 상기 제1 콘택층에 전기적으로 접속되고, 상기 제2 범프는 상기 제2 절연층 아래에 위치하여 상기 제2 발광셀의 상기 제2 콘택층에 전기적으로 접속될 수 있다.The light emitting diode package may include: a second contact layer contacting the second conductive type lower semiconductor layer of each light emitting cell; A first contact layer including first contact portions electrically contacting the first conductive type upper semiconductor layer of each light emitting cell in the plurality of contact holes and a connection portion connecting the first contact portions to each other; A first insulating layer interposed between the first contact layer and the second contact layer to cover the second contact layer; And a second insulating layer covering the first contact layer under the first contact layer. The connecting portion for serially connecting the adjacent light emitting cells may be located directly under the second insulating layer to connect the first and second contact layers. The first bump is located below the second insulating layer and is electrically connected to the first contact layer of the first light emitting cell and the second bump is located below the second insulating layer, And may be electrically connected to the second contact layer of the light emitting cell.
상기 보호절연층은 상기 제1 절연층 및/또는 제2 절연층에 의해 형성될 수 있다. 따라서, 상기 보호절연층은 상기 제1 절연층 및/또는 상기 제2 절연층을 포함할 수 있다. The protective insulating layer may be formed by the first insulating layer and / or the second insulating layer. Accordingly, the protective insulating layer may include the first insulating layer and / or the second insulating layer.
나아가, 상기 발광 다이오드 패키지는, 상기 제2 절연층 아래에 위치하고, 상기 제2 절연층을 관통하여 상기 제1 발광셀의 제1 콘택층에 접속하는 제1 전극 패드; 및 상기 제2 절연층 아래에 위치하고, 상기 제2 절연층 및 상기 제1 절연층을 관통하여 상기 제2 발광셀의 상기 제2 콘택층에 접속하는 제2 전극패드를 더 포함할 수 있다. 상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드 아래에서 이들에 전기적으로 접속될 수 있다.The light emitting diode package further includes a first electrode pad located under the second insulating layer and penetrating the second insulating layer to connect to the first contact layer of the first light emitting cell; And a second electrode pad located below the second insulating layer and connected to the second contact layer of the second light emitting cell through the second insulating layer and the first insulating layer. The first bump and the second bump may be electrically connected to each other under the first electrode pad and the second electrode pad, respectively.
한편, 상기 인접한 발광셀들을 직렬 연결하는 연결부는 상기 제1 및 제2 전극 패드와 동일 레벨에 위치할 수 있다. 즉, 상기 연결부는 상기 제1 및 제2 전극 패드와 동일 공정에서 형성될 수 있다.Meanwhile, the connection part for serially connecting the adjacent light emitting cells may be located at the same level as the first and second electrode pads. That is, the connection portion may be formed in the same process as the first and second electrode pads.
또한, 상기 인접한 발광셀들을 직렬 연결하는 연결부와 상기 더미 범프 사이에 제3 절연층이 개재될 수 있다. 제3 절연층은 제1 전극 패드 및 제2 전극 패드의 측면을 덮을 수 있다.In addition, a third insulating layer may be interposed between the dummy bumps and a connecting portion for serially connecting the adjacent light emitting cells. The third insulating layer may cover the side surfaces of the first electrode pad and the second electrode pad.
또한, 상기 제1 절연층 및 제2 절연층 중 적어도 하나는 분포 브래그 반사기일 수 있다.Also, at least one of the first insulating layer and the second insulating layer may be a distributed Bragg reflector.
본 발명의 또 다른 태양에 따르면, 앞서 설명한 발광 다이오드 패키지를 포함하는 발광 다이오드 모듈이 제공된다. 이 모듈은 회로 보드; 상기 회로보드에 장착된 상기 발광 다이오드 패키지 및 상기 발광 다이오드 패키지에서 방출된 광의 지향각을 조절하기 위한 렌즈를 포함할 수 있다. 나아가, 상기 회로보드는 MC-PCB일 수 있으며, 상기 MC-PCB 상에 복수개의 상기 발광 다이오드 패키지들이 장착될 수 있다.According to another aspect of the present invention, there is provided a light emitting diode module including the above-described light emitting diode package. This module is a circuit board; The light emitting diode package mounted on the circuit board and a lens for adjusting a directivity angle of light emitted from the light emitting diode package. Furthermore, the circuit board may be an MC-PCB, and a plurality of the LED packages may be mounted on the MC-PCB.
본 발명의 또 다른 태양에 따르면, 복수개의 발광셀들을 갖는 발광 다이오드 패키지 제조방법이 제공된다. 이 방법은, 성장 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체를 형성하고; 상기 반도체 적층 구조체를 패터닝하여 칩 분리 영역 및 발광셀 분리 영역을 형성함과 아울러, 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층을 노출시키는 복수개의 콘택홀들을 갖는 복수개의 발광셀들을 형성하고; 상기 칩 분리 영역 및 발광셀 분리 영역 내의 반도체 적층 구조체의 측벽을 덮는 보호 절연층을 형성하고; 인접한 발광셀들을 직렬 연결하는 연결부를 형성하고; 상기 복수개의 발광셀들 상부에 제1 범프 및 제2 범프를 형성하는 것을 포함한다. 여기서, 상기 제1 범프는 상기 발광셀들 중 제1 발광셀의 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 반도체층에 전기적으로 접속되고, 상기 제2 범프는 상기 발광셀들 중 제2 발광셀의 상기 제2 도전형 반도체층에 전기적으로 접속된다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode package having a plurality of light emitting cells. This method comprises: forming a semiconductor laminated structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer on a growth substrate; Wherein the semiconductor layered structure is patterned to form a chip isolation region and a light emitting cell isolation region, and a plurality of contact holes exposing the first conductivity type semiconductor layer by patterning the second conductivity type semiconductor layer and the active layer, Forming a plurality of light emitting cells; Forming a protective insulating layer covering a side wall of the semiconductor multilayer structure in the chip isolation region and the light emitting cell isolation region; Forming a connection portion for connecting the adjacent light emitting cells in series; And forming a first bump and a second bump on the plurality of light emitting cells. Here, the first bump may be electrically connected to the first conductive semiconductor layer exposed in the plurality of contact holes of the first light emitting cell among the light emitting cells, and the second bump may be electrically connected to the first And is electrically connected to the second conductivity type semiconductor layer of the two light emitting cells.
몇몇 실시예들에 있어서, 상기 성장 기판은 상기 활성층에서 생성된 광의 파장을 변환하기 위한 불순물을 포함할 수 있다. 상기 성장 기판은 사파이어 또는 실리콘 기판일 수 있다.In some embodiments, the growth substrate may include an impurity for converting the wavelength of light generated in the active layer. The growth substrate may be a sapphire or silicon substrate.
몇몇 실시예들에 있어서, 상기 방법은, 상기 성장 기판을 제거하여 상기 발광셀들을 노출시키고, 상기 노출된 발광셀들 상에 형광체 시트를 부착하는 것을 더 포함할 수 있다. 상기 보호 절연층은 칩 분리 영역을 따라 개별 패키지로 분할하는 공정에서 상기 형광체 시트와 함께 분할될 수 있다.In some embodiments, the method may further include removing the growth substrate to expose the light emitting cells, and affixing the phosphor sheet onto the exposed light emitting cells. The protective insulating layer may be divided along with the phosphor sheet in a process of dividing it into individual packages along a chip separation region.
상기 방법은 또한, 상기 각 발광셀의 제2 도전형 반도체층 상에 제2 콘택층을 형성하고; 상기 각 발광셀의 상기 제2 콘택층 및 상기 복수개의 콘택홀의 측벽을 덮는 제1 절연층을 형성하되, 상기 제1 절연층은 상기 복수개의 콘택홀 내의 제1 도전형 반도체층을 노출시키는 개구부들을 갖고; 상기 각 발광셀의 상기 제1 절연층 상에 제1 콘택층을 형성하되, 상기 제1 콘택층은 상기 복수개의 콘택홀 내에 노출된 제1 도전형 반도체층에 접촉하는 접촉부들 및 상기 접촉부들을 연결하는 연결부를 갖고; 상기 각 발광셀의 상기 제1 콘택층을 덮는 제2 절연층을 형성하고; 상기 제1 및 제2 절연층을 패터닝하여 상기 각 발광셀의 상기 제1 콘택층을 노출시키는 개구부를 형성함과 아울러, 상기 제2 콘택층을 노출시키는 개구부를 형성하고; 상기 제2 절연층 상에 상기 개구부들을 통해 상기 제1 발광셀의 상기 제1 콘택층에 접속하는 제1 전극 패드 및 상기 제2 발광셀의 상기 제2 콘택층에 접속하는 제2 전극 패드를 형성하는 것을 더 포함할 수 있다. 상기 인접한 발광셀들을 직렬 연결하는 연결부는 상기 제2 절연층 상에 형성됨과 아울러 상기 개구부들을 통해 인접한 발광셀들의 제1 콘택층 및 제2 콘택층에 접속할 수 있다. 또한, 상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드에 전기적으로 접속될 수 있다.The method may further include forming a second contact layer on the second conductivity type semiconductor layer of each light emitting cell; A first insulating layer covering the second contact layer of each light emitting cell and the sidewalls of the plurality of contact holes, wherein the first insulating layer includes openings for exposing the first conductivity type semiconductor layer in the plurality of contact holes Have; A first contact layer is formed on the first insulating layer of each light emitting cell, and the first contact layer includes contact portions contacting the first conductive type semiconductor layer exposed in the plurality of contact holes, ; Forming a second insulating layer covering the first contact layer of each light emitting cell; Forming an opening for exposing the first contact layer of each light emitting cell by patterning the first and second insulation layers, and forming an opening exposing the second contact layer; A first electrode pad connected to the first contact layer of the first light emitting cell through the openings on the second insulating layer and a second electrode pad connected to the second contact layer of the second light emitting cell are formed And < / RTI > The connection part for connecting the adjacent light emitting cells in series may be formed on the second insulating layer and may be connected to the first contact layer and the second contact layer of adjacent light emitting cells through the openings. The first bump and the second bump may be electrically connected to the first electrode pad and the second electrode pad, respectively.
몇몇 실시예들에 있어서, 상기 제1 범프 및 제2 범프를 형성하는 것은, 상기 제1 전극 패드 및 제2 전극 패드를 노출시키는 개구부들을 갖는 절연층 패턴을 형성하고; 상기 노출된 상기 제1 전극 패드 및 제2 전극 패드 상에 금속 재료를 도금하는 것을 포함할 수 있다. 나아가, 상기 제1 범프 및 제2 범프를 형성하는 동안, 더미 범프를 형성하는 것을 더 포함할 수 있다.In some embodiments, forming the first bump and the second bump includes forming an insulating layer pattern having openings that expose the first and second electrode pads; And plating a metal material on the exposed first and second electrode pads. Further, during formation of the first bump and the second bump, forming the dummy bump may further include forming the dummy bump.
또한, 상기 더미 범프를 형성하기 전에, 상기 제1 전극 패드, 제2 전극 패드 및 상기 인접한 발광셀들을 연결하는 연결부를 덮는 제3 절연층이 형성될 수 있다. 그 후, 상기 제3 절연층을 패터닝하여 상기 제1 전극 패드 및 제2 전극 패드를 노출시킬 수 있다.Also, before forming the dummy bump, a third insulating layer may be formed to cover the first electrode pad, the second electrode pad, and the connecting portion connecting the adjacent light emitting cells. Thereafter, the third insulating layer may be patterned to expose the first electrode pad and the second electrode pad.
또 다른 실시예들에 있어서, 상기 제1 범프 및 제2 범프를 형성하는 것은, 절연 기판 내에 관통홀들을 형성하고; 상기 관통홀들을 금속재료로 채우고; 상기 금속재료를 갖는 절연 기판을 상기 제1 전극 패드 및 제2 전극 패드 상에 본딩하는 것을 포함할 수 있다.In still other embodiments, forming the first bump and the second bump includes forming through holes in the insulating substrate; Filling the through holes with a metallic material; And bonding the insulating substrate having the metal material onto the first electrode pad and the second electrode pad.
또한, 상기 절연기판을 본딩하기 전에, 상기 제1 전극 패드, 제2 전극 패드 및 상기 인접한 발광셀들을 직렬 연결하는 연결부를 덮는 제3 절연층이 형성될 수 있다. 그 후, 상기 제3 절연층을 패터닝하여 상기 제1 전극 패드 및 제2 전극 패드를 노출시킬 수 있다. Also, before bonding the insulating substrate, a third insulating layer may be formed to cover the first electrode pad, the second electrode pad, and the connecting portion connecting the adjacent light emitting cells in series. Thereafter, the third insulating layer may be patterned to expose the first electrode pad and the second electrode pad.
본 발명에 따르면, 종래의 리드 프레임이나 인쇄회로기판 등을 이용할 필요없이 직접 회로보드에 모듈화할 수 있는 웨이퍼 레벨(또는 칩 레벨) 발광 다이오드 패키지가 제공될 수 있다. 이에 따라, 고효율 및 고방열 특성을 갖는 발광 다이오드 패키지가 제공되며, 발광 다이오드 모듈을 제작하는데 필요한 작업 시간 및 비용을 절감할 수 있다. 또한, 상기 발광 다이오드 패키지를 장착함으로써, 고효율 및 고방열 특성을 갖는 발광 다이오드 모듈이 제공될 수 있다.According to the present invention, a wafer level (or chip level) light emitting diode package that can be modularized into an integrated circuit board without using a conventional lead frame, a printed circuit board, or the like can be provided. Accordingly, a light emitting diode package having high efficiency and high heat dissipation characteristics is provided, and work time and cost required for manufacturing the light emitting diode module can be reduced. Further, by mounting the light emitting diode package, a light emitting diode module having high efficiency and high heat dissipation characteristics can be provided.
더욱이, 상기 발광 다이오드 패키지는 직렬 연결된 복수개의 발광셀들을 가지며, 나아가 역병렬 연결된 어레이들을 가질 수 있다. 또한, 상기 복수개의 발광셀들은 브리지 정류기에 연결되어 사용될 수도 있으며, 발광셀들을 이용하여 브리지 정류기를 구현할 수도 있다. 이에 따라, 상기 발광 다이오드 패키지를 장착한 발광 다이오드 모듈은 별도의 AC-DC 컨버터 없이 교류 전원하에서 구동될 수 있다.Further, the light emitting diode package has a plurality of light emitting cells connected in series, and further may have arrays connected in antiparallel. The plurality of light emitting cells may be connected to a bridge rectifier, or a bridge rectifier may be implemented using light emitting cells. Accordingly, the light emitting diode module equipped with the light emitting diode package can be driven under an AC power source without a separate AC-DC converter.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광 다이오드를 패키지를 설명하기 위한 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 장착한 발광 다이오드 모듈을 설명하기 위한 단면도이다.
도 4 내지 도 13은 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 제조하는 방법을 설명하기 위한 도면들이다. 도 5 내지 도 10에서 (a)는 평면도를 나타내고, (b)는 (a)의 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 14는 본 발명의 다른 실시예에 따른 발광 다이오드 패키지를 제조하는 방법을 설명하기 위한 단면도이다.1 is a schematic cross-sectional view illustrating a light emitting diode package according to an embodiment of the present invention.
2 is a schematic cross-sectional view illustrating a light emitting diode package according to another embodiment of the present invention.
3 is a cross-sectional view illustrating a light emitting diode module including a light emitting diode package according to an embodiment of the present invention.
4 to 13 are views for explaining a method of manufacturing a light emitting diode package according to an embodiment of the present invention. Figs. 5 to 10A show a plan view, and Fig. 10B shows a cross-sectional view taken along a tear line AA in Fig. 10A.
14 is a cross-sectional view illustrating a method of manufacturing a light emitting diode package according to another embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10)를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a light emitting
도 1을 참조하면, 상기 발광 다이오드 패키지(10)는 복수개의 발광셀들(2개만 도시함, S1, S2)로 분리된 반도체 적층 구조체(30), 제1 콘택층(35), 제2 콘택층(31), 제1 절연층(33), 제2 절연층(37), 제1 전극 패드(39a), 제2 전극 패드(39b), 인접한 발광셀들을 직렬 연결하는 연결부(39c), 제1 범프(45a) 및 제2 범프(45b)를 포함한다. 또한, 상기 발광 다이오드 패키지(10)는 제3 절연층(41), 절연층(43), 더미 범프(45c), 파장 변환기(51) 및 추가 금속층(40a, 40b)을 포함할 수 있다.1, the light emitting
상기 반도체 적층 구조체(30)는 제1 도전형의 상부 반도체층(25), 활성층(27) 및 제2 도전형의 하부 반도체층(29)을 포함한다. 상기 활성층(27)은 상기 상부 및 하부 반도체층들(25, 29) 사이에 개재된다.The semiconductor laminated
상기 활성층(27), 상기 상부 및 하부 반도체층들(25, 29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 상부 및 하부 반도체층들(25, 29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 상부 및/또는 하부 반도체층(25, 29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 저항이 상대적으로 작은 n형 반도체층으로 상부 반도체층(25)을 형성할 수 있어, 상부 반도체층(25)의 두께를 상대적으로 두껍게 형성할 수 있다. 따라서, 상기 상부 반도체층(25)의 상부면에 거칠어진 면(R)을 형성하는 것이 용이하며, 거칠어진 면(R)은 활성층(27)에서 발생된 광의 추출 효율을 향상시킨다.The
상기 각 발광셀(S1, S2)은 상기 제2 도전형 하부 반도체층(29) 및 활성층(27)을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들(도 5(b), 30a 참조)을 가지며, 제1 콘택층(35)이 상기 복수개의 콘택홀들에 노출된 제1 도전형 상부 반도체층(25)에 접촉한다. 상기 각 발괄셀(S1, S2)은 또한 셀 분리 영역(도 5(b)의 30b 참조)에 의해 서로 분리된다.Each of the light emitting cells S1 and S2 includes a plurality of contact holes (see FIG. 5 (b)) for exposing the first conductive type upper semiconductor layer through the second conductive type
한편, 제2 콘택층(31)은 상기 각 발광셀(S1, S2)의 상기 제2 도전형 하부 반도체층(29)에 접촉한다. 제2 콘택층(31)은 반사 금속층을 포함하며, 활성층(25)에서 생성된 광을 반사시킨다. 또한, 상기 제2 콘택층(31)은 제2 도전형 하부 반도체층(29)에 오믹 콘택할 수 있다.On the other hand, the
제1 절연층(33)은 제2 콘택층(31)을 덮는다. 또한, 상기 제1 절연층(33)은 복수개의 콘택홀들(30a)에 노출된 반도체 적층 구조체(30)의 측벽을 덮는다. 나아가, 상기 제1 절연층(33)은 발광셀들(S1, S2)의 측면을 덮을 수 있다. 제1 절연층(33)은 제1 콘택층(35)을 제2 콘택층(31)으로부터 절연시키며, 나아가, 복수개의 콘택홀들(30a) 내에 노출된 제2 도전형 하부 반도체층(29)과 활성층(27)을 제1 콘택층(35)으로부터 절연시킨다. 제1 절연층(33)은 실리콘 산화막 또는 실리콘 질화막의 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수 있다. 더욱이, 상기 제1 절연층(33)은 굴절률이 서로 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복하여 적층한 분포 브래그 반사기일 수 있다.The first insulating
상기 제1 콘택층(35)은 상기 제1 절연층(33) 아래에 위치하며, 상기 각 발광셀(S1, S2)의 상기 복수개의 콘택홀들(30a) 내에서 상기 제1 절연층(33)을 관통하여 제1 도전형 상부 반도체층(25)에 접촉한다. 제1 콘택층(35)은 제1 도전형 상부 반도체층(25)에 접촉하는 접촉부들(35a) 및 접촉부들(35a)을 서로 연결하는 연결부(35b)를 포함한다. 따라서, 연결부(35b)에 의해 접촉부들(35a)이 서로 전기적으로 연결된다. 각 발광셀(S1 S2) 아래에 위치하는 제1 콘택층들(35)은 서로 이격되어 위치하며, 각 발광셀(S1, S2)에 접촉하는 상기 제1 콘택층(35)은 제1 절연층(33)의 일부 영역 아래에 형성된다. 제1 콘택층(35)은 반사 금속층으로 형성될 수 있다.The
상기 제2 절연층(37)은 제1 콘택층(35) 아래에서 제1 콘택층(35)을 덮는다. 나아가, 상기 제2 절연층(37)은 제1 절연층(33)을 덮으며, 각 발광셀(S1, S2)의 측면을 덮을 수 있다. 상기 제2 절연층(37)은 단일층 또는 다중층으로 형성될 수 있으며, 분포 브래그 반사기일 수 있다.The second insulating
상기 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 상기 제2 절연층(37) 아래에 위치한다. 제1 전극 패드(39a)는 제2 절연층(37)을 관통하여 제1 발광셀(S1)의 제1 콘택층(35)에 접속될 수 있다. 또한, 제2 전극 패드(39b)는 제2 절연층(39) 및 제1 절연층(33)을 관통하여 제2 발광셀(S2)의 제1 콘택층(31)에 접속될 수 있다.The
한편, 연결부(39c)가 상기 제2 절연층(37) 아래에 위치하며, 제2 절연층(37)을 관통하여 인접한 두개의 발광셀들(S1, S2)을 전기적으로 연결한다. 상기 연결부(39c)는 하나의 발광셀(S1)의 제2 콘택층(31)과 그것에 인접한 발광셀(S2)의 제1 콘택층(35)에 접속할 수 있으며, 이에 따라 두개의 발광셀들(S1, S2)이 직렬 연결된다.The
본 실시예에 있어서, 두 개의 발광셀들(S1, S2)만이 도시되어 있지만, 더 많은 수의 발광셀들이 복수의 연결부들(39c)에 의해 서로 직렬 연결될 수 있으며, 제1 및 제2 전극 패드들(39a, 39b)은 이러한 직렬 어레이의 양끝에 위치하는 발광셀들(S1, S2)에 각각 전기적으로 연결될 수 있다.In this embodiment, although only two light emitting cells S1 and S2 are shown, a larger number of light emitting cells may be connected to each other in series by a plurality of connecting
한편, 제3 절연층(41)이 제1 전극 패드(39a), 제2 전극 패드(39b) 및 연결부(39c) 아래에서 이들을 덮을 수 있다. 상기 제3 절연층(41)은 제1 전극 패드(39a) 및 제2 전극 패드(39b)를 노출시키는 개구부를 가질 수 있다. 제3 절연층(41)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.On the other hand, the third insulating
제1 범프(45a) 및 제2 범프(45b)는 각각 상기 제1 및 제2 전극 패드(39a, 39b) 아래에 위치한다. 제1 범프(45a) 및 제2 범프(45b)는 도금 기술에 의해 형성될 수 있다. 제1 및 제2 범프(45a, 45b)는 MC-PCB와 같은 회로보드에 전기적으로 접속하는 단자들로서, 그 끝 단면들이 동일면에 나란할 수 있다. 나아가, 제1 전극 패드(39a)와 제2 전극 패드(39b)가 동일 레벨에 형성될 수 있으며, 따라서, 제1 범프(45a)와 제2 범프(45b) 또한 동일면 상에 형성될 수 있다. 이에 따라, 제1 및 제2 범프(45a, 45b)는 동일한 높이를 가질 수 있다.The
상기 제1 범프(45a) 및 상기 제2 범프(45b)와 제1 전극 패드(39a, 39b) 사이에 추가 금속층(40a, 40b)이 개재될 수 있다. 여기서, 상기 추가 금속층(40a, 40b)은 제1 및 제2 전극 패드들(39a, 39b)을 연결부(39c)에 비해 더 높게 형성하기 위한 것으로, 제3 절연층(41)의 개구부들 내에 형성될 수 있다. 상기 제1 및 제2 전극 패드(39a, 39b)와 상기 추가 금속층(40a, 40b)이 최종 전극 패드들을 구성할 수 있다.
한편, 상기 제1 범프(45a)와 제2 범프(45b) 사이에 더미 범프(45c)가 위치할 수 있다. 더미 범프(45c)는 제1 및 제2 범프(45a, 45b)를 형성하는 동안 함께 형성될 수 있으며, 제1 및 제2 범프(45a, 45b)와 함께 발광셀들(S1, S2)에서 생성된 열을 방출하기 위한 열 경로를 제공할 수 있다. 상기 더미 범프(45c)는 제3 절연층(41)에 의해 연결부(39c)로부터 이격된다.Meanwhile, the
한편, 절연층(43)은 제1 범프(45a) 및 제2 범프(45b)의 측면을 덮을 수 있다. 절연층(43)은 또한 더미 범프(45c)의 측면을 덮을 수 있다. 나아가, 상기 절연층(43)은 제1 범프(45a), 제2 범프(45b) 및 더미 범프(45c) 사이의 영역을 채워 외부로부터 반도체 적층 구조체(30)로 수분이 침투하는 것을 방지한다. 절연층(43)은 제1 및 제2 범프(45a, 45b)의 측면 전체를 덮을 수 있으나, 이에 한정되는 것은 아니며, 제1 및 제2 범프(45a, 45b)의 끝 단면 근처의 일부 측면을 제외하고 나머지 측면을 덮을 수 있다.On the other hand, the insulating
한편, 상기 발광셀들(S1, S2) 상에 파장 변환기(51)가 위치한다. 파장 변환기(51)는 제1 도전형 상부 반도체층(25)의 상부면에 접촉할 수 있다. 파장 변환기(51)는 또한 셀 분리 영역(30b) 및 칩 분리 영역을 덮는다. 파장 변환기(45)는 균일한 두께를 갖는 형광체 시트일 수 있으나, 이에 한정되는 것은 아니며, 파장 변환을 위한 불순물이 도핑된 기판, 예컨대 사파이어 또는 실리콘 기판일 수 있다.On the other hand, a
본 실시예에 있어서, 발광셀들(S1, S2)의 측면은 보호 절연층으로 덮인다. 상기 보호 절연층은 예컨대, 상기 제1 절연층(33) 및/또는 제2 절연층(37)을 포함할 수 있다. 나아가, 제1 콘택층(35)은 상기 제2 절연층(37)으로 덮여 외부 환경으로부터 보호되며, 제2 콘택층(31)은 제1 절연층(33) 및 제2 절연층(37)으로 덮여 외부 환경으로부터 보호될 수 있다. 또한, 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 예컨대 제3 절연층(41)에 의해 보호된다. 이에 따라, 외부 환경으로부터 수분 등에 의해 발광셀들(S1, S2)가 열화되는 것을 방지할 수 있다.In this embodiment, the side surfaces of the light emitting cells S1 and S2 are covered with a protective insulating layer. The protective insulating layer may include, for example, the first insulating
한편, 상기 파장 변환기(51)는 웨이퍼 레벨에서 제1 도전형 상부 반도체층(25) 상에 부착될 수 있으며, 그 후 칩 분리 공정(혹은 패키지 분리 공정)에서 보호절연층과 함께 분할될 수 있다. 따라서, 상기 파장 변환기(51)의 측면은 보호절연층과 나란할 수 있다. 또한, 상기 파장 변환기(51)의 측면은 제3 절연층(41) 및 절연층(43)의 측면과도 나란할 수 있다.Meanwhile, the
도 2는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지(20)를 설명하기 위한 개략적인 단면도이다.2 is a schematic cross-sectional view illustrating a light emitting
도 2를 참조하면, 상기 발광 다이오드 패키지(20)는 앞서 설명한 발광 다이오드 패키지(10)와 대체로 동일하나, 제1 및 제2 범프들(65a, 65b)이 기판(61) 내에 형성된 것에 차이가 있다.2, the light emitting
즉, 기판(61)은 관통홀들을 포함하며, 제1 및 제2 범프들(65a, 65b)이 각각 관통홀 내에 형성된다. 상기 기판(61)은 절연 기판으로서, 사파이어 또는 실리콘 기판일 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 절연 기판(61)은 그 하부면에 부분적으로 형성된 홈들을 갖고, 상기 홈들은 금속물질(65c)로 채워질 수 있다. 상기 금속물질(65c)에 의해 상기 기판의 방열 특성이 개선된다.That is, the
상기 제1 및 제2 범프들(65a, 65b)과 함께 기판(61)이 제3 절연층(41) 상에 부착될 수 있으며, 제1 및 제2 범프들(65a, 65b)이 각각 제1 전극 패드(39a) 및 제2 전극 패드(39b)에 접속될 수 있다. 여기서, 상기 추가 금속층(40a, 40b)에 상기 제1 및 제2 범프들(65a, 65b)이 본딩될 수 있다.The
도 3은 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10)들을 회로보드 상에 장착한 발광 다이오드 모듈을 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating a light emitting diode module in which light emitting diode packages 10 according to an embodiment of the present invention are mounted on a circuit board.
도 3을 참조하면, 상기 발광 다이오드 모듈은 회로보드(61), 예컨대 MC-PCB, 발광 다이오드 패키지(10) 및 렌즈(71)를 포함한다. 상기 회로보드(61), 예컨대 MC-PCB는 발광 다이오드 패키지(10)를 장착하기 위한 접속 패드들(63a, 63b)을 갖는다. 상기 접속 패드들(63a, 63b) 상에 각각 발광 다이오드 패키지(10)의 제1 및 제2 범프들(도 1의 45a, 45b)이 접속된다.3, the light emitting diode module includes a
상기 회로보드(61) 상에 복수개의 발광 다이오드 패키지들(10)이 장착될 수 있으며, 렌즈(71)가 상기 발광 다이오드 패키지들(10)의 지향각 등의 광 특성을 조절하도록 발광 다이오드 패키지들(10) 상에 설치된다.A plurality of light emitting diode packages 10 may be mounted on the
또 다른 실시예에서, 상기 발광 다이오드 패키지들(10) 대신에 발광 다이오드 패키지들(20)이 장착될 수 있다.In another embodiment, the light emitting diode packages 20 may be mounted instead of the light emitting diode packages 10.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10)를 제조하는 방법을 설명하기 위한 도면들이다. 도 5 내지 도 10에서 (a)는 평면도를 나타내고, (b)는 (a)의 절취선 A-A를 따라 취해진 단면도를 나타낸다.FIGS. 4 to 12 are views for explaining a method of manufacturing the light emitting
도 4를 참조하면, 성장 기판(21) 상에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 반도체 적층 구조체(30)가 형성된다. 성장 기판(21)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판, 예컨대 실리콘 기판일 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층으로 형성될 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다.Referring to FIG. 4, a semiconductor
상기 화합물 반도체층들은 III-N 계열의 화합물 반도체로 형성될 수 있으며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장 기판(21) 상에 성장될 수 있다.The compound semiconductor layers may be formed of a III-N compound semiconductor and may be grown on a
한편, 화합물 반도체층들을 형성하기 전, 버퍼층(미도시됨)이 형성될 수 있다. 버퍼층은 희생 기판(21)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 질화갈륨 또는 질화알루미늄 등의 질화갈륨 계열의 물질층일 수 있다.On the other hand, a buffer layer (not shown) may be formed before forming the compound semiconductor layers. The buffer layer is employed to alleviate the lattice mismatch between the
도 5 (a) 및 (b)를 참조하면, 상기 반도체 적층 구조체(30)를 패터닝하여 칩(패키지) 분리 영역(30c) 및 셀 분리 영역(30b)을 형성함과 아울러, 상기 제2 도전형 반도체층(29) 및 활성층(27)을 패터닝하여 상기 제1 도전형 반도체층(25)을 노출시키는 복수개의 콘택홀들(30a)을 갖는 발광셀들(S1, S2)을 형성한다. 상기 반도체 적층 구조체(30)는 사진 및 식각 공정을 사용하여 패터닝될 수 있다.5A and 5B, the
칩 분리 영역(30c)은 나중에 개별 발광 다이오드 패키지로 분할하는 영역으로, 칩 분리 영역(30c)에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)의 측면이 노출된다. 상기 칩 분리 영역(30c) 및 셀 분리 영역(30b)은 바람직하게 기판(21)면을 노출시키도록 형성될 수 있으며, 반드시 이에 한정되는 것은 아니다.The
한편, 상기 복수개의 콘택홀들(30a)은 원형일 수 있으나, 이에 한정되는 것은 아니며 다양한 형상을 가질 수 있다. 상기 제2 도전형 반도체층(29) 및 활성층(27)이 복수개의 콘택홀들(30a)의 측벽에 노출된다. 상기 콘택홀들(30a)의 측벽은 도시한 바와 같이 경사지게 형성될 수 있다.Meanwhile, the plurality of
도 6 (a) 및 (b)를 참조하면, 제2 도전형 반도체층(29) 상에 제2 콘택층(31)이 형성된다. 제2 콘택층(31)은 복수개의 콘택홀들(30a)을 제외한 반도체 적층 구조체(30) 상에 형성되며, 각 발광셀(S1, S2) 상에 형성된다.6 (a) and 6 (b), a
제2 콘택층(31)은 예컨대 ITO와 같은 투명 도전성 산화막 또는 은(Ag) 또는 알루미늄(Al)과 같은 반사 금속층을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 제2 콘택층(31)은 또한 제2 도전형 반도체층(29)에 오믹 접촉하도록 형성된다.The
제2 콘택층(31)은 복수개의 콘택홀들(30a)을 형성한 후에 형성될 수 있으나, 이에 한정되는 것은 아니며, 복수개의 콘택홀들(30a)을 형성하기 전에 미리 형성될 수도 있다.The
도 7 (a) 및 (b)를 참조하면, 제2 콘택층(31)을 덮는 제1 절연층(33)이 형성된다. 제1 절연층(33)은 각 발광셀(S1, S2)의 측면을 덮을 수 있으며, 또한, 복수개의 콘택홀들(30a)의 측벽을 덮을 수 있다. 다만, 상기 제1 절연층(33)은 복수개의 콘택홀들(30a) 내에서 상기 제1 도전형 반도체층(25)을 노출시키는 개구부들(33a)을 갖는다.7A and 7B, a first insulating
제1 절연층(33)은 실리콘 산화막 또는 실리콘 질화막과 같은 절연물질의 단일층 또는 다중층으로 형성될 수 있다. 나아가, 상기 제1 절연층(33)은 굴절률이 서로 다른 절연층을 반복 적층한 분포 브래그 반사기로 형성될 수 있다. 예컨대, 상기 제1 절연층(33)은 SiO2/TiO2 또는 SiO2/Nb2O5를 반복 적층하여 형성할 수 있다. 또한, 상기 제1 절연층(33)을 형성하는 각 절연층의 두께를 조절함으로써 청색광, 녹색광 및 적색광의 넓은 파장 범위에 걸쳐 반사율이 높은 분포 브래그 반사기가 형성될 수 있다.The first insulating
도 8 (a) 및 (b)를 참조하면, 상기 제1 절연층(33) 상에 제1 콘택층(35)이 형성된다. 제1 콘택층(35)은 각 발광셀(S1, S2) 상에 형성되며, 콘택홀들(30a) 내에 노출된 제1 도전형 반도체층(25)에 접촉하는 접촉부들(35a) 및 접촉부들(35a)을 서로 연결하는 연결부(35b)를 포함한다. 제1 콘택층(35)은 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니다.Referring to FIGS. 8A and 8B, a
제1 콘택층(35)은 각 발광셀(S1, S2)의 일부 영역 상에 형성되며, 제1 콘택층(35)이 형성된 영역 이외의 영역에는 제1 절연층(33)이 노출된다.The
도 9 (a) 및 (b)를 참조하면, 상기 제1 콘택층(35) 상에 제2 절연층(37)이 형성된다. 제2 절연층(37)은 실리콘 산화막 또는 실리콘 질화막 등의 단일층 또는 다중층으로 형성될 수 있으며, 또한 굴절률이 서로 다른 절연층을 반복 적층한 분포 브래그 반사기로 형성될 수 있다.Referring to FIGS. 9A and 9B, a second insulating
제2 절연층(37)은 제1 콘택층(35)을 덮으며 또한 제1 절연층(33)을 덮을 수 있다. 제2 절연층(37)은 또한 각 발광셀(S1, S2)의 측면을 덮을 수 있다. 나아가, 상기 제2 절연층(37)은 칩 분리 영역(30c) 및 셀 분리 영역(30b)을 채울 수 있다.The second insulating
한편, 상기 제2 절연층(37)은 각 발광셀(S1, S2)의 제1 콘택층(35)을 노출시키는 개구부(37a)를 갖는다. 또한, 상기 제2 절연층(37) 및 제1 절연층(33)에 제2 콘택층(31)을 노출시키는 개구부(37b)가 형성된다.The second insulating
도 10 (a) 및 (b)를 참조하면, 상기 제2 절연층(37) 상에 제1 및 제2 전극 패드들(39a, 39b)과 함께 연결부(39c)가 형성된다. 제1 전극 패드(39a)는 개구부(37a)를 통해 제1 발광셀(S1)의 제1 콘택층(35)에 접속되고, 제2 전극 패드(39b)는 개구부(37b)를 통해 제2 발광셀(S2)의 제2 콘택층(31)에 접속된다. 또한, 상기 연결부(39c)는 개구부들(37a, 37b)을 통해 인접한 발광셀들(S1, S2)의 제1 콘택층(35)과 제2 콘택층(31)을 직렬 연결한다.10A and 10B, a
도 11을 참조하면, 상기 제1 및 제2 전극 패드(39a, 39b)와 연결부(39c) 상에 제3 절연층(41)이 형성된다. 제3 절연층(41)은 제1 및 제2 전극 패드(39a, 39b)와 연결부(39c)를 덮으며, 이들 전극 패드들(39a, 39b)의 상부면을 노출시키는 홈들을 갖는다. 한편, 상기 제3 절연층(41)의 홈 내에 추가 금속층(40a, 40b)이 형성될 수 있다. 추가 금속층(40a, 40b)은 전극 패드들(39a, 39b)의 높이를 증가시켜 연결부(39c)에 비해 상대적으로 높은 최종 전극 패드를 형성할 수 있다. 상기 추가 금속층(40a, 40b)은 제3 절연층(41)을 형성하기 전에 형성될 수도 있다. 상기 추가 금속층(40a, 40b)의 상부면은 상기 제3 절연층(41)의 상부면과 실질적으로 동일할 수 있다.Referring to FIG. 11, a third insulating
도 12를 참조하면, 상기 제3 절연층(41) 상에 절연층(43) 패턴이 형성된다. 절연층(43) 패턴은 제1 및 제2 전극 패드(39a, 39b)의 상부, 예컨대 추가 금속층들(40a, 40b)을 노출시키는 홈을 갖는다. 또한, 상기 제1 전극 패드(39a)와 제2 전극 패드(39b) 사이에서 제3 절연층(41)을 노출시키는 홈을 가질 수 있다.Referring to FIG. 12, an insulating
이어서, 상기 절연층(43) 내의 홈들에 제1 및 제2 범프(45a, 45b)가 형성되고 또한, 제1 범프와 제2 범프 사이에 더미 범프(45c)가 형성될 수 있다.Subsequently, first and
상기 범프들은 도금, 예컨대 전기 도금을 사용하여 형성될 수 있다. 필요한 경우, 도금을 위한 시드층이 형성될 수도 있다.The bumps may be formed using plating, such as electroplating. If necessary, a seed layer for plating may be formed.
한편, 상기 제1 및 제2 범프(45a, 45b)가 형성된 후, 상기 절연층(43)은 제거될 수도 있다. 예를 들어, 상기 절연층(43)은 포토레지스트와 같은 폴리머로 형성될 수 있으며, 범프들이 완성된 후 제거될 수 있다. 이와 달리, 상기 절연층(43)은 제1 범프 및 제2 범프(45a, 45b)의 측면을 보호하기 위해 남겨질 수도 있다.On the other hand, after the first and
도 13을 참조하면, 상기 성장 기판(21)이 제거되고 파장 변환기(51)가 발광셀들(S1, S2)에 부착된다. 성장 기판(21)은 레이저 리프트 오프(Laser lift-off; LLO)와 같은 광학적 기술 또는 기계적 연마 또는 화학적 에칭 기술을 이용하여 제거될 수 있다.Referring to FIG. 13, the
그 후, 노출된 제1 도전형 반도체층(25)의 표면에 PEC 에칭 등에 의한 이방성 에칭에 의해 거칠어진 면이 형성될 수 있다.Thereafter, a roughened surface can be formed on the surface of the exposed first conductivity
한편, 형광체를 함유하는 형광체 시트 등의 파장 변환기(51)가 상기 제1 도전형 반도체층(25)에 부착될 수 있다.On the other hand, a
이와 달리, 상기 성장 기판(21)은 활성층(27)에서 생성된 광의 파장을 변환하기 위한 불순물을 함유할 수 있으며, 이 경우, 상기 성장 기판(21)이 파장 변환기(51)로 사용될 수 있다.Alternatively, the
그 후, 칩 분리 영역(30c)을 따라 개별 패키지로 분할함으로써 발광 다이오드 패키지(10)가 완성된다. 이때, 상기 파장 변환기(51)와 함께 제2 절연층(37)이 함께 절단됨으로써 절단면이 서로 나란하게 형성될 수 있다.Thereafter, the light emitting
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 패키지(20)를 제조하기 위한 방법을 설명하기 위한 단면도이다.14 is a cross-sectional view illustrating a method for fabricating a light emitting
도 14를 참조하면, 본 실시예에 따른 발광 다이오드 패키지(20) 제조 방법은 제3 절연층(41) 및 추가 금속층들(40a, 40b)을 형성하는 공정까지는 앞서 설명한 발광 다이오드 패키지(10) 제조방법(도 11)과 동일하다.14, the manufacturing method of the light emitting
한편, 절연 기판(61)이 제3 절연층(41) 상에 본딩된다. 기판(61)은 관통홀들을 가질 수 있으며, 관통홀들 내에 제1 및 제2 범프들(65a, 65b)이 형성될 수 있다. 또한, 상기 제1 및 제2 범프의 끝 단부에 패드들(도시하지 않음)이 형성될 수 있다. 나아가, 상기 절연 기판(61)은 그 하부면에 부분적으로 형성된 홈들을 갖고, 상기 홈들은 금속물질(65c)로 채워질 수 있다. 상기 금속물질(65c)에 의해 상기 기판(61)의 방열 특성이 개선된다.On the other hand, the insulating
상기 제1 및 제2 범프들(65a, 65b)을 갖는 기판(61)이 별도로 제작되어 제1 및 제2 전극 패드들(39a, 39b)을 갖는 웨이퍼 상에 본딩될 수 있다. 상기 제1 및 제2 범프들(65a, 65b)은 각각 제1 및 제2 전극 패드들(39a, 39b)에 전기적으로 연결된다.The
그 후, 도 13을 참조하여 설명한 바와 같이, 성장 기판(21)이 제거되고 파장 변환기(51)가 발광셀들(S1, S2)에 부착될 수 있으며, 이어서 개별 패키지로 분할될 수 있다. 이에 따라, 도 2에 도시된 발광 다이오드 패키지(20)가 완성된다.Thereafter, as described with reference to Fig. 13, the
Claims (18)
상기 각 발광셀의 상기 제2 도전형 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들;
상기 각 발광셀의 측벽을 덮는 보호 절연층;
상기 발광셀들 아래에 위치하고, 인접한 두개의 발광셀들을 전기적으로 직렬 연결하는 연결부;
상기 발광셀들 아래에 위치하고, 상기 발광셀들 중 제1 발광셀의 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프;
상기 복수개의 발광셀들 아래에 위치하고, 상기 발광셀들 중 제2 발광셀의 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프;
상기 복수의 발광셀들 상에 위치하는 파장변환기; 및
관통홀들을 갖는 절연 기판을 포함하되,
상기 제1 및 제2 범프들은 상기 절연 기판의 관통홀에 형성되고,
상기 절연 기판은 그 하부면에 부분적으로 형성된 홈들을 갖고, 상기 홈들은 금속물질로 채워진 발광 다이오드 패키지.A plurality of light emitting cells including a first conductive upper semiconductor layer, an active layer and a second conductive bottom semiconductor layer, respectively;
A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer of each light emitting cell;
A protective insulating layer covering a side wall of each light emitting cell;
A connection unit located below the light emitting cells and electrically connecting two adjacent light emitting cells in series;
A first bump located under the light emitting cells and electrically connected to the first conductive upper semiconductor layer exposed in the plurality of contact holes of the first light emitting cell among the light emitting cells;
A second bump located under the plurality of light emitting cells and electrically connected to the second conductive type lower semiconductor layer of the second light emitting cell among the light emitting cells;
A wavelength converter disposed on the plurality of light emitting cells; And
And an insulating substrate having through holes,
The first and second bumps are formed in the through-hole of the insulating substrate,
Wherein the insulating substrate has grooves formed partially on a lower surface thereof, the grooves being filled with a metal material.
상기 파장변환기는 형광체 시트 또는 불순물이 도핑된 단결정 기판인 발광 다이오드 패키지.The method according to claim 1,
Wherein the wavelength converter is a phosphor sheet or a single crystal substrate doped with impurities.
상기 파장변환기의 측면은 상기 보호절연층과 나란한 발광 다이오드 패키지.The method according to claim 1,
And a side surface of the wavelength converter is parallel to the protective insulating layer.
상기 보호절연층은 분포브래그 반사기를 포함하는 발광 다이오드 패키지.The method according to claim 1,
Wherein the protective insulation layer comprises a distributed Bragg reflector.
상기 각 발광셀의 제1 도전형 상부 반도체층은 거칠어진 표면을 갖는 발광 다이오드 패키지.The method according to claim 1,
Wherein the first conductive upper semiconductor layer of each light emitting cell has a roughened surface.
상기 제1 및 제2 범프들의 측면을 덮는 절연층을 더 포함하는 발광 다이오드 패키지.The method according to claim 1,
And an insulating layer covering the side surfaces of the first and second bumps.
상기 제1 및 제2 범프들 사이에 위치하는 더미 범프를 더 포함하는 발광 다이오드 패키지.The method of claim 6,
And a dummy bump positioned between the first and second bumps.
상기 복수개의 콘택홀들은 상기 제1 도전형 상부 반도체층 및 제2 도전형 하부 반도체층으로 둘러 싸인 발광 다이오드 패키지.The method according to claim 1,
And the plurality of contact holes are surrounded by the first conductive upper semiconductor layer and the second conductive lower semiconductor layer.
상기 파장변환기의 측면은 상기 보호절연층과 나란한 발광 다이오드 패키지.The method of claim 8,
And a side surface of the wavelength converter is parallel to the protective insulating layer.
상기 각 발광셀의 상기 제2 도전형 하부 반도체층 및 활성층을 관통하여 상기 제1 도전형 상부 반도체층을 노출시키는 복수개의 콘택홀들;
상기 각 발광셀의 측벽을 덮는 보호 절연층;
상기 발광셀들 아래에 위치하고, 인접한 두개의 발광셀들을 전기적으로 직렬 연결하는 연결부;
상기 발광셀들 아래에 위치하고, 상기 발광셀들 중 제1 발광셀의 상기 복수개의 콘택홀들에 노출된 상기 제1 도전형 상부 반도체층에 전기적으로 접속된 제1 범프;
상기 복수개의 발광셀들 아래에 위치하고, 상기 발광셀들 중 제2 발광셀의 상기 제2 도전형 하부 반도체층에 전기적으로 접속된 제2 범프;
상기 복수의 발광셀들 상에 위치하는 파장변환기;
상기 각 발광셀의 상기 제2 도전형 하부 반도체층에 접촉하는 제2 콘택층;
상기 복수개의 콘택홀들 내에서 상기 각 발광셀의 상기 제1 도전형 상부 반도체층에 전기적으로 접촉하는 제1 접촉부들 및 상기 제1 접촉부들을 서로 연결하는 연결부를 포함하는 제1 콘택층;
상기 제1 콘택층과 상기 제2 콘택층 사이에 개재되어 상기 제2 콘택층을 덮는 제1 절연층; 및
상기 제1 콘택층 아래에서 상기 제1 콘택층을 덮는 제2 절연층을 포함하고,
상기 인접한 발광셀들을 직렬 연결하는 연결부는 상기 제2 절연층 바로 아래에 위치하여 상기 제1 콘택층과 제2 콘택층을 연결하고,
상기 제1 범프는 상기 제2 절연층 아래에 위치하여 상기 제1 발광셀의 상기 제1 콘택층에 전기적으로 접속되고,
상기 제2 범프는 상기 제2 절연층 아래에 위치하여 상기 제2 발광셀의 상기 제2 콘택층에 전기적으로 접속된 발광 다이오드 패키지.A plurality of light emitting cells including a first conductive upper semiconductor layer, an active layer and a second conductive bottom semiconductor layer, respectively;
A plurality of contact holes exposing the first conductive upper semiconductor layer through the second conductive lower semiconductor layer and the active layer of each light emitting cell;
A protective insulating layer covering a side wall of each light emitting cell;
A connection unit located below the light emitting cells and electrically connecting two adjacent light emitting cells in series;
A first bump located under the light emitting cells and electrically connected to the first conductive upper semiconductor layer exposed in the plurality of contact holes of the first light emitting cell among the light emitting cells;
A second bump located under the plurality of light emitting cells and electrically connected to the second conductive type lower semiconductor layer of the second light emitting cell among the light emitting cells;
A wavelength converter disposed on the plurality of light emitting cells;
A second contact layer contacting the second conductive type lower semiconductor layer of each light emitting cell;
A first contact layer including first contact portions electrically in contact with the first conductive upper semiconductor layer of each light emitting cell in the plurality of contact holes and a connection portion connecting the first contact portions to each other;
A first insulating layer interposed between the first contact layer and the second contact layer to cover the second contact layer; And
And a second insulating layer covering the first contact layer below the first contact layer,
A connection part for serially connecting the adjacent light emitting cells is located directly below the second insulation layer to connect the first and second contact layers,
Wherein the first bump is located below the second insulating layer and is electrically connected to the first contact layer of the first light emitting cell,
And the second bump is located below the second insulating layer and is electrically connected to the second contact layer of the second light emitting cell.
상기 보호절연층은 상기 제1 절연층을 포함하는 발광 다이오드 패키지.The method of claim 10,
Wherein the protective insulating layer comprises the first insulating layer.
상기 보호절연층은 상기 제2 절연층을 포함하는 발광 다이오드 패키지.The method of claim 10,
Wherein the protective insulating layer comprises the second insulating layer.
상기 제2 절연층 아래에 위치하고, 상기 제2 절연층을 관통하여 상기 제1 발광셀의 제1 콘택층에 접속하는 제1 전극 패드; 및
상기 제2 절연층 아래에 위치하고, 상기 제2 절연층 및 상기 제1 절연층을 관통하여 상기 제2 발광셀의 상기 제2 콘택층에 접속하는 제2 전극패드를 더 포함하고,
상기 제1 범프 및 제2 범프는 각각 상기 제1 전극 패드 및 제2 전극 패드 아래에서 이들에 전기적으로 접속된 발광 다이오드 패키지.The method of claim 10,
A first electrode pad located under the second insulating layer and connected to the first contact layer of the first light emitting cell through the second insulating layer; And
And a second electrode pad located under the second insulating layer and connected to the second contact layer of the second light emitting cell through the second insulating layer and the first insulating layer,
Wherein the first bump and the second bump are electrically connected to each other under the first electrode pad and the second electrode pad, respectively.
상기 인접한 발광셀들을 직렬 연결하는 연결부는 상기 제1 및 제2 전극 패드와 동일 레벨에 위치하는 발광 다이오드 패키지.14. The method of claim 13,
Wherein a connection part for serially connecting the adjacent light emitting cells is located at the same level as the first and second electrode pads.
상기 제1 범프와 제2 범프 사이에 위치하는 더미 범프; 및
상기 인접한 발광셀들을 직렬 연결하는 연결부와 상기 더미 범프 사이에 개재된 제3 절연층을 더 포함하는 발광 다이오드 패키지.14. The method of claim 13,
A dummy bump positioned between the first bump and the second bump; And
And a third insulation layer interposed between the dummy bumps and the connection part for serially connecting the adjacent light emitting cells.
상기 제1 절연층 및 제2 절연층 중 적어도 하나는 분포 브래그 반사기인 발광 다이오드 패키지.The method of claim 10,
Wherein at least one of the first insulating layer and the second insulating layer is a distributed Bragg reflector.
상기 회로 보드 상에 장착된 청구항 1 내지 16의 어느 한 항에 기재된 발광 다이오드 패키지; 및
상기 발광 다이오드 패키지에서 방출된 광의 지향각을 조절하기 위한 렌즈를 포함하는 발광 다이오드 모듈.Circuit board;
A light emitting diode package according to any one of claims 1 to 16 mounted on the circuit board; And
And a lens for adjusting a directivity angle of light emitted from the light emitting diode package.
상기 회로보드는 MC-PCB이고,
상기 MC-PCB 상에 복수개의 상기 발광 다이오드 패키지들이 장착된 발광 다이오드 모듈.18. The method of claim 17,
The circuit board is an MC-PCB,
And a plurality of the light emitting diode packages are mounted on the MC-PCB.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110143602A KR101634369B1 (en) | 2011-12-27 | 2011-12-27 | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110143602A KR101634369B1 (en) | 2011-12-27 | 2011-12-27 | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100092808A Division KR101138952B1 (en) | 2010-09-24 | 2010-09-24 | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130014236A Division KR101423717B1 (en) | 2013-02-08 | 2013-02-08 | Light emitting diode package having plurality of light emitting cells and method of fabricating the same |
| KR1020160015749A Division KR101731058B1 (en) | 2016-02-11 | 2016-02-11 | Wafer-level light emitting diode package and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120031473A KR20120031473A (en) | 2012-04-03 |
| KR101634369B1 true KR101634369B1 (en) | 2016-06-28 |
Family
ID=46134928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110143602A KR101634369B1 (en) | 2011-12-27 | 2011-12-27 | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101634369B1 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101926361B1 (en) * | 2012-06-13 | 2018-12-07 | 삼성전자주식회사 | Semiconductor Light Emitting Device, Light Emitting Apparatus and Manufacturing Method of the Semconductor Light Emitting Device |
| US10388690B2 (en) | 2012-08-07 | 2019-08-20 | Seoul Viosys Co., Ltd. | Wafer level light-emitting diode array |
| US10804316B2 (en) * | 2012-08-07 | 2020-10-13 | Seoul Viosys Co., Ltd. | Wafer level light-emitting diode array |
| KR102160072B1 (en) * | 2014-05-26 | 2020-10-15 | 서울바이오시스 주식회사 | Light emitting diode array on wafer level and method of forming the same |
| DE102013109031B4 (en) * | 2013-08-21 | 2021-11-04 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Process for the production of an optoelectronic semiconductor chip |
| KR102164087B1 (en) | 2014-06-10 | 2020-10-12 | 엘지이노텍 주식회사 | Light emitting deviceand light emitting device package thereof |
| US10026882B2 (en) * | 2014-10-07 | 2018-07-17 | Epistar Corporation | Using MEMS fabrication incorporating into LED device mounting and assembly |
| KR102624111B1 (en) * | 2016-01-13 | 2024-01-12 | 서울바이오시스 주식회사 | UV Light Emitting Device |
| CN111129248B (en) * | 2016-01-13 | 2024-03-08 | 首尔伟傲世有限公司 | Ultraviolet light-emitting element |
| KR102447407B1 (en) * | 2020-11-12 | 2022-09-27 | 주식회사 에스엘바이오닉스 | Semiconductor light emitting device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214276A (en) * | 2006-02-08 | 2007-08-23 | Mitsubishi Chemicals Corp | Light-emitting element |
| JP2010141176A (en) * | 2008-12-12 | 2010-06-24 | Toshiba Corp | Light-emitting device and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2149907A3 (en) | 2002-08-29 | 2014-05-07 | Seoul Semiconductor Co., Ltd. | Light-emitting device having light-emitting diodes |
| KR101533817B1 (en) * | 2008-12-31 | 2015-07-09 | 서울바이오시스 주식회사 | Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same |
-
2011
- 2011-12-27 KR KR1020110143602A patent/KR101634369B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214276A (en) * | 2006-02-08 | 2007-08-23 | Mitsubishi Chemicals Corp | Light-emitting element |
| JP2010141176A (en) * | 2008-12-12 | 2010-06-24 | Toshiba Corp | Light-emitting device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120031473A (en) | 2012-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210083155A1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101423717B1 (en) | Light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
| KR101138952B1 (en) | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
| US10580929B2 (en) | UV light emitting diode package and light emitting diode module having the same | |
| KR101634369B1 (en) | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
| KR101142965B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| US10403608B2 (en) | Light-emitting diode (LED) device for realizing multi-colors | |
| KR20120092000A (en) | Light emitting device having wavelength converting layer | |
| KR101660020B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101752425B1 (en) | Light emitting diode chip having wavelength converting layer, method of fabricating the same and package having the same | |
| KR101654339B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101797561B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101731058B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
| KR101873505B1 (en) | Wafer-level light emitting diode package | |
| KR101733043B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR20130110131A (en) | Light emitting diode chip having wavelength converting layer, method of fabricating the same and package having the same | |
| KR101775664B1 (en) | Wafer-level light emitting diode package and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 4 |