KR101789835B1 - 회로 장치 - Google Patents

회로 장치 Download PDF

Info

Publication number
KR101789835B1
KR101789835B1 KR1020120016180A KR20120016180A KR101789835B1 KR 101789835 B1 KR101789835 B1 KR 101789835B1 KR 1020120016180 A KR1020120016180 A KR 1020120016180A KR 20120016180 A KR20120016180 A KR 20120016180A KR 101789835 B1 KR101789835 B1 KR 101789835B1
Authority
KR
South Korea
Prior art keywords
metal layer
insulating material
material body
edge
circuit structure
Prior art date
Application number
KR1020120016180A
Other languages
English (en)
Other versions
KR20120096424A (ko
Inventor
올브리크 올리버
그루버 마르쿠스
폽 라이너
레더러 마르코
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20120096424A publication Critical patent/KR20120096424A/ko
Application granted granted Critical
Publication of KR101789835B1 publication Critical patent/KR101789835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

명세서는 회로 구조의 금속층(20) 및 이 금속층 상에 부착되는 적어도 하나의 전력반도체 부품(22)을 주 표면(18) 상에 갖는 절연 물질체(12) 및 절연 화합물(33)의 층(32)을 포함하는 회로 장치로서, 상기 층(32)은 상기 절연 물질체(12) 상에 부착되고, 절연 물질체 상에 부착되는 적어도 하나의 전력반도체 부품(22)을 갖는 상기 절연 물질체(12)의 표면의 외형(34)에 맞추어진 상기 회로 장치로서, 금속층 프레임(38)은 상기 회로 구조의 금속층(20)을 갖는 상기 절연 물질체(12)의 상기 주 표면(18)의 상기 에지 영역(36)의 외주를 따라 연장되고, 상기 금속층 프레임은 홈(42)에 의해 상기 회로 구조의 금속층(20)의 에지(40)로부터 이격되어 있는 회로 장치를 개시한다.

Description

회로 장치{Circuit arrangement}
본 발명은 회로 구조의 금속층 및 이 금속층 상에 부착되는 적어도 하나의 전력반도체 부품을 주 표면 상에 갖는 절연 물질체 및 절연 화합물의 층을 포함하는 회로 장치로서, 상기 층은 상기 절연 물질체 상에 부착되고, 절연 물질체 상에 부착되는 적어도 하나의 전력반도체 부품을 갖는 상기 절연 물질체의 표면의 외형에 맞추어진 상기 회로 장치에 관한 것이다.
이 유형의 회로 장치는 독일특허 DE 10 2004 021 927 B4로부터 공지되어 있다. 상기 공지의 회로 장치의 절연 화합물은 점성 유전체 절연 화합물이고, 이 점성 유전체 절연 화합물이 가해진 후 그 화합물의 가교결합이 개시된다. 그 후 이 절연 물질체가 수직축선에 수직한 축선을 중심으로 회전됨으로써 상기 점성 유전체 절연 화합물이 적어도 하나의 전력반도체 부품의 회로 일치 접속부(circuit-conforming connection)를 봉입하게 된다. 상기 접속부는 와이어 접속부의 본딩에 의해 형성되고, 과잉의 점성 절연 화합물은 중력에 의해 절연 물질체로부터 적하한다. 절연 화합물의 층이 제공된 절연 물질체는 하우징 내에 배치되고, 그 후 유전체 절연 화합물의 완전한 가교결합이 형성되고, 그 결과 하우징과 절연 물질체 사이에 접착력에 의한 접속이 형성된다.
이 공지의 회로 장치의 경우에서는 점성 유전체 절연 화합물이 특히 그 회전 중에 절연 물질체의 에지 상에서 유동하는 것을 신뢰성 있게 회피할 수 없다. 더욱, 소위 절연 화합물의 층과 하우징 사이의 펌프 효과(pump effect)에 의해 절연 화합물이 절연 물질체로부터 탈락함으로써 절연 피복물이 분리될 수 있다. 그 결과 절연 결함부가 형성되고, 극단의 경우 회로 장치의 고장으로 이어질 수 있다.
본 발명은 절연 피복물의 원하지 않는 분리가 단순한 방법으로 방지되는 상기 도입부에 언급된 유형의 회로 장치를 제공하는 목적에 기초한다.
상기 목적은 청구항 1의 특징, 즉 금속층 프레임은 회로 구조의 금속층을 갖는 절연 물질체의 주 표면의 상기 에지 영역의 외주를 따라 연장되고, 금속층 프레임은 홈에 의해 회로 구조의 금속층의 에지로부터 이격되어 있고, 도자기 재료로 구성되는 댐 비드가 상기 외주를 따라 연장되는 홈에 충전되고, 댐 비드가 절연 화합물로 구성되는 상기 층의 경계를 형성하기 위해 제공되고, 댐 비드가 금속층 프레임과 회로 구조의 금속층의 에지의 사이에 연장함과 동시에 상기 절연 화합물로 구성되는 층의 경계를 형성하기 위해 제공되는 것을 특징으로 하는 본 발명에 의해 달성된다.
한편으로 회로 구조의 금속층과 경계를 이루고 다른 한편으로 외주를 따라 연장되는 금속층 프레임과 경계를 이루는 홈은 댐 비드용 도자기 재료를 위한 한정된 공간을 절연 물질체 상에 제공한다. 즉 댐 비드를 위한 도자기 재료의 강고한 위치결정을 보장함으로써 댐 비드용의 도자기 재료가 바람직하지 않게 절연 물질체의 외주를 따라 연장되는 에지를 넘어 적하하는 것을 방지한다. 절연 화합물의 층은 정의된 방식으로 댐 비드와 경계를 이루고, 또 절연 물질체의 에지를 넘어 적하되는 것이 방지된다. 본 발명에 따르면 절연 결함이 될 수 있고 또 극단적인 경우에는 회로 장치의 고장의 원인이 될 수 있는 절연 피복물의 분리가 단순한 방법으로 회피되도록 절연 화합물의 층의 원하지 않는 분리가 방지된다.
회로 구조의 금속층 및 금속층 프레임은 동일한 금속(예, 구리) 또는 동일한 금속 합금으로 구성되는 것이 바람직하다. 절연 물질체는 Al2O3 등과 같은 산업용 세라믹으로 구성된다.
금속층 프레임과 인접하는 회로 구조의 금속층을 격리시키는 홈은 절연 물질체의 결합된 주 표면까지 연장되는 것이 바람직하고, 이 홈은 예를 들면 절연 물질체의 대응하는 주 표면에서 금속층의 회로 구조화와 동시에 금속층을 에칭하는 것에 의해 구현된다.
금속층 프레임과 회로 구조의 금속층의 사이에 위치하는 댐 비드가 더 개선된 방식으로 절연 물질체에 고정되도록 하기 위해, 금속층 프레임에 종축 범위로 상호 이격되는 복수의 함몰부를 구현시키는 것이 유리할 수 있다. 이들 함몰부는 전술한 홈과 같이 에칭에 의해 홈의 형성과 동시에 형성될 수 있다.
금속층 프레임은 절연 물질체의 외주를 따라 연장되는 에지까지 연장하거나, 또는 회로 장치의 하우징을 댐 비드에 의해 절연 물질체에 접착력에 의해 접착시키기 위해 또는 외주를 따라 연장되는 댐 비드가 회로 장치의 하우징으로부터 정의된 방식으로 이격되도록 절연 물질체의 에지로부터 일정한 간격을 두고 위치시킬 수 있다.
독일 특허공개 DE 10 2008 26 347 A1은 주 표면에 베이스체에 비해 고전위를 갖는 회로 구조의 금속층을 구비하는 절연 물질체 및 상기 절연 물질체의 에지로부터 이격되는 에지를 포함하는 회로 장치가 명확하게 개시되어 있고, 여기서 상호 이격된 금속층 프레임들은 회로 구조의 금속층의 에지와 절연 물질체의 에지의 사이의 에지 영역에 제공된다. 상기 에지 측 상의 최외측의 금속층 프레임은 절연 물질체의 유형에 무관하게 절연 물질체의 에지 영역에서 회로 장치의 절연파괴강도(breakdown strength)를 증대시키기 위해 베이스체에 통전이 가능하게 접속된다. 그러나, 이 관점은 본 발명과 전혀 공통점이 없다.
상기 댐 비드는 통상 노즐 장치를 이용하여 절연 물질체에 가해진다. 절연 물질체의 각 코너 영역에서, 노즐 장치는 제조 엔지니어링의 이유, 즉 생산성의 이유로 정지되지 않지만, 하나의 방향으로부터 상기 방향에 수직한 방향으로 노즐 장치를 방향전환시키기 위해 노즐 장치는 절연 물질체의 각 코너 영역에서 작은 곡률반경을 가지는 만곡 경로를 따라 이동한다. 그러나 절연 물질체의 각 코너 영역에서 회로 장치의 회로 구조의 금속층의 에지가 날카로운 에지의 직각 코너를 구비하는 경우, 댐 비드의 만곡 경로는 회로 구조의 금속층의 코너 및 댐 비드의 외측 에지 사이의 절연 간격을 감소시킨다. 이 절연 간격의 감소는 절연 강도에 악영향을 줄 수 있다. 이 것을 회피하기 위해, 댐 비드가 절연 물질체의 각 코너 영역 내에서 만곡 형태로 연장되는 경우, 회로 구조의 금속층에 만곡 부분이 구비시키거나 회로 구조의 금속층의 각 코너 영역 내에 모따기를 구비시킨다. 이 경우, 상기 만곡 부분 또는 회로 구조의 금속층의 에지의 모따기가 절연 물질체의 각 코너 영역에 형성되는 댐 비드의 만곡 부분에 맞추어지는 것이 유리하다.
특히 댐 비드가 절연 물질체의 각 코너 영역 내에서 만곡 형태로 연장되고, 또 금속층 프레임의 내측 에지에 만곡 부분이 형성되거나 절연 물질체의 각 코너 영역에 모따기가 형성되면 유리하다. 전술한 유형의 실시예에서, 상기 만곡 부분 또는 금속층 프레임의 내측 에지의 모따기가 절연 물질체의 각 코너 영역 내에 형성되는 댐 비드의 만곡 부분에 맞추어지는 것이 바람직하다.
추가의 세부, 특징 및 장점들은 도면에 개략적으로 도시된 본 발명에 따른 회로 장치의 예시적 실시예의 설명으로부터 명확해 질 것이다.
본 발명에 따르면, 절연 피복물의 원하지 않는 분리가 단순한 방법으로 방지되는 회로 장치를 제공할 수 있다.
도 1은 회로 장치의 개략 확대 단면도,
도 2는 도 1의 II 부분의 확대도,
도 3은 도 2와 유사한 도 1의 III 부분의 확대도,
도 4는 함몰부를 설명하기 위한 금속층 프레임의 부분 확대 평면도,
도 5는 절연 물질체의 코너 영역에서 만곡 상태로 연장되는 댐 비드의 문제를 설명하기 위한 절연 물질체의 코너 영역의 부분 확대도,
도 6은 만곡 상태로 연장되는 댐 비드 및 코너 영역의 회로 구조를 갖춘 금속층의 에지의 만곡 부분을 구비하는 도 5와 유사한 절연 물질체의 코너 영역의 개략도,
도 7은 절연 물질체의 코너 영역의 회로 구조의 금속층의 에지의 모따기를 갖춘 도 6의 유사도,
도 8은 내측 에지가 절연 물질체의 코너 영역의 만곡 부분에 대응하는 만곡 부분을 갖춘 금속층 프레임을 구비하는 도 6의 원리와 유사한 도면,
도 9는 내측 에지가 절연 물질체의 각 코너 영역의 모따기를 갖춘 금속층 프레임을 설명하기 위한 도 7의 원리와 유사한 도면이다.
도 1은 절연 물질체(12)를 포함하는 회로 장치(10)의 실시예도로서, 절연 물질체는 그 주 표면(14)에 금속층(16)을 구비한다. 금속층(16)은 주 표면(14)의 전체 면적에 제공된다. 도체 트랙을 형성하기 위해, 회로 구조의 금속층(20)이 절연 물질체(12)의 상기 주 표면(14)의 반대쪽의 주 표면(18) 제공된다. 다이오드, 싸이리스터, IGBT 및/또는 MOS-FET 및 센서 컴포넌트(24)와 같은 전력 반도체 부품(22)이 회로 구조의 금속층(20)에 제공된다. 전력 반도체 부품(22)은 와이어 본딩 접속체(26)에 의해 회로 구조의 금속층(20)에 접속된다.
참조번호 28은 도체 트랙을 형성하는 회로 구조의 금속층(20)과 외부 리드(도시 생략)를 전기적으로 접속하기 위한 접촉 스프링을 나타낸다. 이 목적을 위해, 접촉 스프링(28)은 회로 장치(10)의 하우징(30)의 외부로 약간 돌출해 있다. 물론 도시된 이 접촉 스프링은 이와 같은 접속 요소들의 한 가지 가능한 구조에 불과하다.
절연 화합물(33)로 구성된 층(32)이 절연 물질체(12) 상에 부착되고, 상기 층(32)의 표면의 외형(34)은 전력 반도체 부품(22)에 추종되고, 절연 화합물(33)은 와이어 본딩 접속체(26)를 봉입한다.
도 2 및 도 3으로부터 볼 수 있는 바와 같이, 금속층 프레임(38)은 회로 구조의 금속층(20)을 갖는 절연 물질체(12)의 주 표면(18)의 에지 영역의 외주를 따라 연장한다. 금속층 프레임(38)은 댐 비드(dam bead; 44)의 위치 결정을 위해 제공되는 홈(42)에 의해 회로 구조의 금속층(20)의 에지(40)로부터 이격되어 있다. 댐 비드(44)는 도자기 재료(46)로 구성되고, 이 댐 비드는 에지 상에서 층(32)의 절연 화합물(33)의 경계를 형성하고, 금속층 프레임(38)과 회로 구조의 금속층(20)의 사이에, 즉 금속층 프레임(38)로부터 회로 구조의 금속층(20)까지 연장한다.
댐 비드(44)의 도자기 재료(46)의 고정상태를 더 향상시키기 위해, 금속층 프레임(38)은 그 종방향으로 상호 이격되는 복수의 함몰부(48)(도 4 참조)를 구비한다.
도체 트랙을 형성하는 회로 구조의 금속층(20) 및 에지 측 상의 절연 물질체(12)의 외주에 연장되는 금속층 프레임(38)은 동일한 금속(예, 구리)으로 구성되는 것이 바람직하다. 댐 비드(44)를 위한 외주에 연장되는 홈(42)은 에칭에 의해 형성시킬 수 있고, 이 홈(42)은 절연 물질체(12)의 결합된 주 표면(18)까지 연장한다. 외주방향으로 연장되는 홈(42)의 형성과 동시에 금속층 프레임(38)에 예를 들면 에칭에 의해 함몰부(48)가 형성될 수 있다.
도 2는 변형 실시예를 도시한 것으로서, 여기서 하우징(30)은 댐 비드(44)의 도자기 재료(46)에 의해 절연 물질체(12)에 의해 형성되는 기판(50)에 강고하게 접속된다. 이에 반해, 도 3의 회로 장치(10)의 실시예에서 하우징(30)은 댐 비드(44)로부터 이격되고 동시에 그 자체가 예를 들면 상이한 방법으로 공지된 히트 싱크인 베이스체(52)에 기계적으로 고정될 수 있다. 도 2에 따른 실시예의 경우, 외주를 따라 연장되는 금속층 프레임(38)은 기판(50)의 절연 물질체(12)의 외주를 따라 연장되는 에지(54)의 근접부에 위치된다. 반면에, 도 3의 실시예에서 금속층 프레임(38)은 댐 비드(44)가 회로 장치의 하우징(30)으로부터 이격 배치되도록 결정된 방식으로 절연 물질체(12)의 에지(54)로부터 이격된다.
도 1 내지 도 4에서 이들 도면과 관련된 모든 세부를 자세하게 기술할 필요가 없도록 동일한 세부는 동일한 참조번호로 표시되었다.
도 5는 절연 물질체(12)의 코너 영역(56)의 발췌도이다. 참조번호 44는 댐 비드를 나타내고, 이 댐 비드는 노즐 장치(도시 생략)를 이용하여 시간 절약 방식으로 댐 비드를 형성할 수 있도록 코너 영역(56)에 만곡 부분(58)을 구비한다. 댐 비드(44)의 만곡 부분(58)은 만곡 중심(60)을 갖는다.
회로 구조의 금속층(20)의 에지(40)가 절연 물질체(12)의 코너 영역(56)에서 코너(62)를 구비하는 경우, 각 만곡 부분(58)에서 댐 비드(44)의 외측 에지(64)와 회로 구조의 금속층(20)의 코너(62)의 사이의 절연 간격이 감소되고, 이 절연 간격의 감소는 이중 화살표(66)로 표시되어 있다. 반면에 상호 수직방향으로 배향되는 직선 연장 부분을 따라 댐 비드(44)는 이중 화살표(68)에 의해 도시되는 절연 거리를 갖는다.
이와 같은 절연 물질체(12)의 각 코너 영역(56)에서 절연 간격의 감소를 방지하기 위해, 회로 구조의 금속층(20)의 에지(40)에는 도 6에 도시된 바와 같은 만곡 부분(70)이 형성되거나 도 7에 도시된 바와 같이 각 코너 영역(56)에 모따기(72)가 구비될 수 있다.
도 6 및 도 7과 관련한 모든 세부를 다시 기술할 필요가 없도록 도 6 및 도 7에서 동일한 세부가 도 5와 동일한 참조번호로 표시하였다.
도 8은 절연 물질체(12)의 코너 영역(56)을 도시한 것으로서, 댐 비드(44)를 위한 홈(42)은 한편으로 회로 구조의 금속층(20)의 에지(40)에 의해 다른 한편으로 금속층 프레임에 의해 경계가 형성된다. 이 회로 장치의 실시예에서, 에지(40)는 그 대응하는 코너 영역(56)에 만곡 부분(70)을 구비하고, 또 금속층 프레임(38)의 내측 에지(74)는 상기 코너 영역(56)에 만곡 부분(76)을 구비한다. 만곡 부분(70) 및 만곡 부분(76)의 만곡 중심도 도 5 및 도 6에서와 같이 도 8에서 참조번호 60으로 표시되어 있다.
도 8에서 이 도면과 관련된 모든 세부를 자세하게 기술할 필요가 없도록 도 6과 동일한 세부는 동일한 참조번호로 표시되었다.
도 9는 회로 장치의 절연 물질체(12)의 코너 영역(56)의 일 실시예를 도시한 것으로서, 회로 구조의 금속층(20)의 에지(40)에는 모따기(72)가 형성되어 있고(도 7 참조), 절연 물질체(12)의 외주를 따라 연장되는 금속층 프레임(38)의 내측 에지(74)에도 모따기(72)와 동일 형태의 모따기(78)가 형성된다.
도 9에서 이 도면과 관련된 모든 세부를 자세하게 기술할 필요가 없도록 도 7과 동일한 세부는 동일한 참조번호로 표시되었다.
10: 회로 장치[Circuit arrangement]
12: 절연 물질체[Insulating material body (of 10)]
14: 주 표면[Main surface (of 12)]
16: 평평한 금속층[Planar metal layer (at 14)]
18: 주 표면[Main surface (of 12)]
20: 회로 구조의 금속층[Circuit-structured metal layer (at 18)]
22: 전력 반도체 부품[Power semiconductor component (at 20)]
24: 센서 컴포넌트[Sensor component (at 22)]
26: 와이어 본딩 접속체[Wire bonding connection (between 22 and 20)]
28: 접촉 스프링[Contact spring (of 10)]
30: 하우징[Housing (of 10)]
32: 절연층[Insulation ply (on 12)]
33: 절연 화합물[Insulation compound (of 32)]
34: 표면 외형[Insulation compound (of 32)]
36: 에지 영역[Edge region (of 18)]
38: 금속층 프레임[Metal layer frame (at 36)]
40: 에지[Edge (of 20)]
42: 홈[Trench (between 40 and 38 for 44)]
44: 댐 비드[Dam bead (for 32)]
46: 도자기 재료[Potting material (of 44)]
48: 함몰부[Depression (in 38 for 44)]
50: 기판[Substrate (composed of 12, 16 and 20)]
52: 베이스체[Base body (of 10)]
54: 외주를 따라 연장되는 에지[Circumferentially extending edge (of 12)]
56: 코너 영역[Corner region (of 12)]
58: 만곡 부분[Rounded portion (of 44)]
60: 만곡 중심[Centre of curvature (of 58)]
62: 코너[Corner (of 40)]
64: 외측 에지[Outer edge (of 44)]
66: 절연 간격의 감소[Reduction of the insulation distance (between 62 and 64 at 56)]
68: 절연 간격[Insulation distance (between 62 and 64)]
70: 만곡 부분[Rounded portion (of 40 at 56)]
72: 모따기[Chamfer (of 40 up to 56)]
74: 내측 에지[Inner edge (of 38)]
76: 만곡 부분[Rounded portion (of 74 at 56)]
78: 모따기[Chamfer (of 74 at 56)]

Claims (9)

  1. 회로 구조의 금속층(20) 및 이 금속층 상에 부착되는 적어도 하나의 전력반도체 부품(22)을 주 표면(18) 상에 갖는 절연 물질체(12) 및 절연 화합물(33)의 층(32)을 포함하는 회로 장치로서, 상기 층(32)은 상기 절연 물질체(12) 상에 부착되고, 절연 물질체 상에 부착되는 적어도 하나의 전력반도체 부품(22)을 갖는 상기 절연 물질체(12)의 표면의 외형에 맞추어진 상기 회로 장치에 있어서,
    금속층 프레임(38)은 상기 회로 구조의 금속층(20)을 갖는 상기 절연 물질체(12)의 상기 주 표면(18)의 에지 영역(36)의 외주를 따라 연장되고, 상기 금속층 프레임은 홈(42)에 의해 상기 회로 구조의 금속층(20)의 에지(40)로부터 이격되어 있고, 도자기 재료(46)로 구성되는 댐 비드(44)가 상기 외주를 따라 연장되는 홈(42)을 충전하고, 상기 댐 비드(44)가 상기 절연 화합물(33)로 구성되는 상기 층(32)의 경계를 형성하기 위해 제공되고, 상기 댐 비드가 상기 금속층 프레임(38)과 상기 회로 구조의 금속층(20)의 에지(40)의 사이에 연장되는 것을 특징으로 하는 회로 장치.
  2. 청구항 1에 있어서,
    상기 회로 구조의 금속층(20) 및 상기 금속층 프레임(38)은 동일한 금속 또는 동일한 금속 합금으로 구성되는 것을 특징으로 하는 회로 장치.
  3. 청구항 1에 있어서,
    상기 금속층 프레임(38)을 인접하는 회로 구조의 금속층(20)의 에지(40)로부터 이격시키는 상기 홈(42)은 상기 절연 물질체(12)의 결합된 상기 주 표면(18)까지 연장되는 것을 특징으로 하는 회로 장치.
  4. 청구항 1에 있어서,
    상기 금속층 프레임(38)은 그 종축 범위로 상호 이격되는 복수의 함몰부(48)를 구비하는 것을 특징으로 하는 회로 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 금속층 프레임(38)은 상기 절연 물질체(12)의 외주를 따라 연장되는 에지(54) 상이나 상기 에지(54)로부터 일정 거리만큼 이격되어 제공되는 것을 특징으로 하는 회로 장치.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 댐 비드(44)는 상기 절연 물질체(12)의 각 코너 영역(56)에서 만곡 부분(58)을 갖춘 상태로 연장되고, 상기 회로 구조의 금속층(20)의 에지(40)에는 만곡 부분(70)이 구비되거나 상기 각 코너 영역(56)에 모따기(72)가 구비되는 것을 특징으로 하는 회로 장치.
  7. 청구항 6에 있어서,
    상기 만곡 부분(70) 또는 상기 회로 구조의 금속층(20)의 에지(40)는 상기 절연 물질체(12)의 상기 각 코너 영역(56) 내에 형성되는 댐 비드(44)의 상기 만곡 부분(58)에 맞추어지는 것을 특징으로 하는 회로 장치.
  8. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 댐 비드(44)는 상기 절연 물질체(12)의 각 코너 영역(56) 내에서 만곡 부분(58)을 갖는 상태로 연장되고, 상기 금속층 프레임(38)은 만곡 부분(76)을 구비하여 형성되는 내측 에지(74) 또는 각 코너 영역(56) 내의 모따기(78)를 구비하는 것을 특징으로 하는 회로 장치.
  9. 청구항 8에 있어서,
    상기 만곡 부분(76) 또는 상기 금속층 프레임(38)의 내측 에지(74)의 모따기(78)는 상기 절연 물질체(12)의 각 코너 영역(56)에 형성된 댐 비드(44)의 만곡 부분(58)에 맞추어지는 것을 특징으로 하는 회로 장치.
KR1020120016180A 2011-02-22 2012-02-17 회로 장치 KR101789835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011004544.9 2011-02-22
DE102011004544A DE102011004544B4 (de) 2011-02-22 2011-02-22 Schaltungsanordnung

Publications (2)

Publication Number Publication Date
KR20120096424A KR20120096424A (ko) 2012-08-30
KR101789835B1 true KR101789835B1 (ko) 2017-10-25

Family

ID=45445959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120016180A KR101789835B1 (ko) 2011-02-22 2012-02-17 회로 장치

Country Status (4)

Country Link
EP (1) EP2492957B1 (ko)
KR (1) KR101789835B1 (ko)
CN (1) CN102651347B (ko)
DE (1) DE102011004544B4 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020131493B4 (de) 2020-11-27 2023-04-13 Semikron Elektronik Gmbh & Co. Kg Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737755B1 (en) 2002-07-19 2004-05-18 Asat, Ltd. Ball grid array package with improved thermal characteristics
EP1592063A2 (de) 2004-04-29 2005-11-02 Semikron Elektronik GmbH & Co. KG Patentabteilung Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPS6444051A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor device
JP2005531137A (ja) * 2002-04-29 2005-10-13 アドヴァンスト インターコネクト テクノロジーズ リミテッド 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
DE102004021927B4 (de) * 2004-05-04 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE102008026347B4 (de) 2008-05-31 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737755B1 (en) 2002-07-19 2004-05-18 Asat, Ltd. Ball grid array package with improved thermal characteristics
EP1592063A2 (de) 2004-04-29 2005-11-02 Semikron Elektronik GmbH & Co. KG Patentabteilung Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul

Also Published As

Publication number Publication date
EP2492957A3 (de) 2012-11-07
DE102011004544B4 (de) 2013-06-13
KR20120096424A (ko) 2012-08-30
CN102651347B (zh) 2016-03-09
CN102651347A (zh) 2012-08-29
EP2492957A2 (de) 2012-08-29
EP2492957B1 (de) 2013-09-11
DE102011004544A1 (de) 2012-08-23

Similar Documents

Publication Publication Date Title
JP6129659B2 (ja) 半導体装置およびその製造方法
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP6305302B2 (ja) 半導体装置およびその製造方法
EP2930747A1 (en) Lead for connection to a semiconductor device
US20130214402A1 (en) Semiconductor package and method for manufacturing the same
US11056421B2 (en) Package structure for power converter and manufacture method thereof
JP5414644B2 (ja) 半導体装置
CN103928353A (zh) 无外引脚封装构造及其制造方法与导线框架
US9093277B2 (en) Semiconductor device and method of manufacturing the same
JP2008141140A (ja) 半導体装置
CN102412211A (zh) 电子器件
JP2015126119A (ja) 半導体装置及び半導体装置の製造方法
US9455208B2 (en) Semiconductor device
US20160379953A1 (en) Semiconductor wire bonding and method
KR101789835B1 (ko) 회로 장치
CN103650135A (zh) 扩展型半导体芯片以及半导体装置
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
CN109801892B (zh) 多管芯封装及方法
JP5601282B2 (ja) 半導体装置
CN203812873U (zh) 导线框架与无外引脚封装构造
KR101624854B1 (ko) 프리몰딩 리드프레임을 이용한 반도체 패키지
JP6330640B2 (ja) 半導体装置の製造方法
JP5683777B2 (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
KR102336735B1 (ko) 통신용 증폭 반도체
JP4047572B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant