KR101785725B1 - Organic light emitting display device and manufacturing method of the same - Google Patents

Organic light emitting display device and manufacturing method of the same Download PDF

Info

Publication number
KR101785725B1
KR101785725B1 KR1020100086081A KR20100086081A KR101785725B1 KR 101785725 B1 KR101785725 B1 KR 101785725B1 KR 1020100086081 A KR1020100086081 A KR 1020100086081A KR 20100086081 A KR20100086081 A KR 20100086081A KR 101785725 B1 KR101785725 B1 KR 101785725B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
conductive patterns
layer
organic
Prior art date
Application number
KR1020100086081A
Other languages
Korean (ko)
Other versions
KR20120022472A (en
Inventor
송창현
유명재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100086081A priority Critical patent/KR101785725B1/en
Publication of KR20120022472A publication Critical patent/KR20120022472A/en
Application granted granted Critical
Publication of KR101785725B1 publication Critical patent/KR101785725B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시 예에 따른 유기전계발광표시장치는 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 구비된 발광영역 및 비발광영역을 포함하는 기판, 상기 발광 영역 상에 위치하는 제 1 전극, 상기 제 1 전극 상에 위치하는 발광층, 상기 발광층 상에 위치하는 제 2 전극, 상기 비발광영역 상에 위치하는 도전패턴들 및 상기 도전패턴들 상에 위치하는 유기물층을 포함할 수 있다.An organic light emitting display according to an embodiment of the present invention includes a substrate including a light emitting region and a non-emitting region including a thin film transistor including a semiconductor layer, a gate electrode, a source electrode and a drain electrode, Emitting layer located on the first electrode, a second electrode located on the light-emitting layer, conductive patterns located on the non-emitting region, and an organic material layer disposed on the conductive patterns. have.

Description

유기전계발광표시장치 및 그 제조방법{Organic light emitting display device and manufacturing method of the same}[0001] The present invention relates to an organic light emitting display device,

본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
The present invention relates to an organic light emitting display and a method of manufacturing the same.

최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에, 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.2. Description of the Related Art In recent years, the importance of flat panel displays (FPDs) has been increasing with the development of multimedia. For example, a liquid crystal display (LCD), a plasma display panel (PDP), a field emission display (FED), an organic light emitting display Various flat-panel displays have been put into practical use.

이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.Among them, the liquid crystal display device is superior in visibility to a cathode ray tube, has a small average power consumption and a small calorific value, and the organic light emitting display has a response speed of 1 ms or less and a high response speed, , There is no problem in the viewing angle since it is self-luminescence, and it is attracting attention as a next generation flat panel display device.

상기 유기전계발광표시장치는 박막 트랜지스터를 포함하는 기판 상에 제 1 전극을 형성하고, 섀도우 마스크를 이용하여 발광층을 증착하고 제 2 전극을 형성하여 제조할 수 있다.The organic light emitting display may be manufactured by forming a first electrode on a substrate including a thin film transistor, depositing a light emitting layer using a shadow mask, and forming a second electrode.

유기전계발광표시장치를 양산하는 공정 전에, 테스트 기판을 이용하여 발광층을 증착해 봄으로써, 섀도우 마스크와 기판의 얼라인 정도를 측정하여 얼라인을 조정한다. 그리고, 섀도우 마스크와 기판의 얼라인이 조정되면, 점등용 패널을 형성하고, 점등 검사를 통해 마스크 교체 및 얼라인 조정 여부를 검사하게 된다. 이후 문제가 발생하지 않으면, 양산 공정을 시작하게 된다.Before the step of mass production of the organic electroluminescent display device, the luminescent layer is deposited using the test substrate, and the degree of alignment between the shadow mask and the substrate is measured to adjust the alignment. Then, when the shadow mask and the alignment of the substrate are adjusted, a point light panel is formed, and a mask inspection and an alignment check are performed to check whether the mask is changed or not. If the problem does not occur thereafter, the mass production process is started.

그러나, 상기와 같은 양산 공정은 섀도우 마스크와 기판의 얼라인 검사 및 점등 검사의 두 단계를 거치기 때문에 시간 및 비용의 증가되는 문제점이 있다.
However, since the above-described mass production process involves two steps, that is, an alignment inspection of the shadow mask and the substrate, and a lighting test, there is a problem that the time and cost are increased.

따라서, 본 발명은 얼라인 검사 및 점등 검사를 하나의 기판에서 수행할 수 있는 유기전계발광표시장치 및 그 제조방법을 제공한다.
Accordingly, the present invention provides an organic light emitting display device and a method of manufacturing the same that can perform the alignment inspection and the light inspection on one substrate.

상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 구비된 발광영역 및 비발광영역을 포함하는 기판, 상기 발광 영역 상에 위치하는 제 1 전극, 상기 제 1 전극 상에 위치하는 발광층, 상기 발광층 상에 위치하는 제 2 전극, 상기 비발광영역 상에 위치하는 도전패턴들 및 상기 도전패턴들 상에 위치하는 유기물층을 포함할 수 있다.According to an aspect of the present invention, there is provided an organic light emitting display including a light emitting region including a thin film transistor including a semiconductor layer, a gate electrode, a source electrode, and a drain electrode, A first electrode located on the light emitting region, a light emitting layer located on the first electrode, a second electrode located on the light emitting layer, conductive patterns located on the non-light emitting region, The organic layer may be formed of an organic material.

상기 도전패턴들은 상기 반도체층, 상기 게이트 전극, 상기 소오스 전극, 상기 드레인 전극 및 상기 제 1 전극으로 이루어진 군에서 선택된 어느 하나와 동일한 물질로 이루어질 수 있다.The conductive patterns may be formed of the same material as any one selected from the group consisting of the semiconductor layer, the gate electrode, the source electrode, the drain electrode, and the first electrode.

상기 도전패턴들은 십자형, 원형 또는 다각형 중 어느 하나로 이루어진 얼라인 키일 수 있다.The conductive patterns may be an angled key made of a cross, a circle, or a polygon.

상기 발광층과 상기 유기물층은 동일한 물질로 이루어질 수 있다.The light emitting layer and the organic material layer may be made of the same material.

또한, 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법은 발광영역 및 비발광영역을 포함하는 기판 상에 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 기판의 발광영역 상에 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에 발광층을 형성하는 단계, 상기 발광층 상에 제 2 전극을 형성하는 단계, 상기 기판의 비발광영역 상에 도전패턴들을 형성하는 단계, 상기 도전패턴들 상에 유기물층을 형성하여 유기전계발광표시장치를 형성하는 단계, 상기 도전패턴들과 상기 도전패턴들 상에 형성된 유기물층의 얼라인을 검사하는 단계 및 상기 유기전계발광표시장치를 점등시켜 검사하는 단계를 포함할 수 있다.A method of fabricating an organic light emitting display according to an exemplary embodiment of the present invention includes forming a thin film transistor including a semiconductor layer, a gate electrode, a source electrode, and a drain electrode on a substrate including a light emitting region and a non- Forming a first electrode on the light emitting region of the substrate, forming a light emitting layer on the first electrode, forming a second electrode on the light emitting layer, Forming an organic EL layer on the conductive patterns, forming an organic light emitting display on the conductive patterns, inspecting the alignment patterns of the organic layers formed on the conductive patterns and the conductive patterns, And illuminating the light emitting display device to inspect it.

상기 도전패턴들은 상기 반도체층, 상기 게이트 전극, 상기 소오스 전극, 상기 드레인 전극 및 상기 제 1 전극으로 이루어진 군에서 선택된 어느 하나를 형성하는 공정과 동시에 형성할 수 있다.The conductive patterns may be formed simultaneously with the step of forming any one selected from the group consisting of the semiconductor layer, the gate electrode, the source electrode, the drain electrode, and the first electrode.

상기 유기물층은 상기 발광층을 형성하는 공정과 동시에 형성할 수 있다.The organic material layer may be formed simultaneously with the step of forming the light emitting layer.

상기 도전패턴들은 십자형, 원형 또는 다각형 중 어느 하나의 형태로 형성할 수 있다.
The conductive patterns may be formed in a cross shape, a circular shape, or a polygonal shape.

본 발명의 유기전계발광표시장치 및 그 제조방법은 종래 2매 이상의 기판을 이용하여 섀도우 마스크 얼라인 검사와 점등 검사를 각각 수행하던 것을 한번의 공정으로 단축시킬 수 있는 이점이 있다.INDUSTRIAL APPLICABILITY The organic electroluminescence display device and the method of manufacturing the same according to the present invention can advantageously shorten the time required for carrying out the shadow mask alignment inspection and the lighting inspection using two or more substrates.

따라서, 유기전계발광표시장치의 제조공정에 투입되는 생산비용 및 시간을 절감함으로써, 생산성을 향상시킬 수 있는 이점이 있다.
Accordingly, there is an advantage that the productivity and the productivity can be improved by reducing the production cost and time spent in the manufacturing process of the organic light emitting display device.

도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 평면도.
도 2는 도 1의 I-I'에 따른 유기전계발광표시장치의 단면도.
도 3은 본 발명의 도전패턴들의 평면 형상을 나타낸 도면.
도 4는 도 1의 C 영역을 확대한 도면.
도 5 내지 도 7은 본 발명의 다른 실시 예들에 따른 유기전계발광표시장치를 나타낸 단면도.
도 8a 내지 도 8g는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 공정별로 나타낸 단면도.
도 9는 본 발명의 도전패턴들 상에 증착된 적색, 녹색 및 청색 유기물층을 광학 현미경으로 측정한 도면. 1 is a plan view of an organic light emitting display according to an embodiment of the present invention;
2 is a cross-sectional view of the organic light emitting display device taken along line I-I 'of FIG.
3 is a plan view of the conductive patterns of the present invention.
4 is an enlarged view of a region C in Fig. 1; Fig.
5 to 7 are cross-sectional views illustrating an organic light emitting display device according to another embodiment of the present invention.
8A to 8G are cross-sectional views illustrating a method of manufacturing an organic light emitting display according to an exemplary embodiment of the present invention.
9 is an optical microscope diagram of red, green and blue organic layers deposited on the conductive patterns of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하도록 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 평면도이고, 도 2는 도 1의 I-I'에 따른 유기전계발광표시장치의 단면도이다.FIG. 1 is a plan view of an organic light emitting display device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of an organic light emitting display device taken along line I-I 'of FIG.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 유기전계발광표시장치(100)는 기판(110) 상에 발광영역(A) 및 비발광영역(B)을 포함할 수 있다. 발광영역(A)은 R, G, B의 복수의 서브픽셀들이 위치하여 화상을 표시하는 영역일 수 있다. 그리고, 비발광영역(B)은 발광영역(A) 이외의 영역으로 패드부(195)와 도전패턴(160)들이 위치하는 영역일 수 있다. 패드부(195)는 기판(110)의 일측에 위치할 수 있고, 도전패턴(160)은 기판(110)의 네 모서리에 각각 위치할 수 있다. Referring to FIG. 1, an organic light emitting display 100 according to an exemplary embodiment of the present invention may include a light emitting region A and a non-light emitting region B on a substrate 110. The luminescent region A may be an area where a plurality of subpixels of R, G, and B are positioned to display an image. The non-emission region B may be a region where the pad portion 195 and the conductive patterns 160 are located in a region other than the emission region A. The pad portions 195 may be located at one side of the substrate 110 and the conductive patterns 160 may be located at four corners of the substrate 110, respectively.

보다 자세하게, 도 2를 참조하면, 기판(110)의 발광영역(A) 상에 반도체층(115)이 위치하고, 반도체층(115) 상에 반도체층(115)을 절연시키는 게이트 절연막인 제 1 절연막(120)이 위치한다.2, a semiconductor layer 115 is disposed on a light emitting region A of a substrate 110, and a first insulating film (not shown), which is a gate insulating film for insulating the semiconductor layer 115 on the semiconductor layer 115, (120).

제 1 절연막(120) 상에 반도체층(115)과 대응되는 영역에 게이트 전극(125)이 위치하고, 게이트 전극(125)을 절연시키는 층간 절연막인 제 2 절연막(130)이 위치한다. 그리고, 제 2 절연막(130) 상에 반도체층(115)과 전기적으로 연결되는 소오스 전극(140a) 및 드레인 전극(140b)이 콘택홀(135)을 통해 반도체층(115)의 양측부에 위치하여 박막 트랜지스터(TFT)를 구성한다.The gate electrode 125 is located on the first insulating layer 120 in a region corresponding to the semiconductor layer 115 and the second insulating layer 130 is located between the gate electrode 125 and the gate electrode 125. A source electrode 140a and a drain electrode 140b electrically connected to the semiconductor layer 115 are formed on both sides of the semiconductor layer 115 through the contact hole 135 on the second insulating layer 130 Thereby forming a thin film transistor (TFT).

그리고, 제 2 절연막(130) 상에 박막 트랜지스터(TFT)를 보호하는 패시베이션막인 제 3 절연막(145)이 위치하고, 제 3 절연막(145) 상에 비어홀(150)을 통해 소오스 전극(140a) 또는 드레인 전극(140b) 중 어느 하나와 전기적으로 연결되는 제 1 전극(155)이 위치한다. A third insulating layer 145 is formed on the second insulating layer 130. The third insulating layer 145 is a passivation layer for protecting the TFTs. The source electrode 140a or the source electrode 140a is formed on the third insulating layer 145, And the first electrode 155 is electrically connected to one of the drain electrodes 140b.

그리고, 기판(110)의 비발광영역(B) 상에는 제 1 전극(155)과 동일한 층에 도전패턴(160)들이 위치한다. 도전패턴(160)들은 기판(110)의 네 모서리에 위치하여 추후 증착되는 발광층의 얼라인을 측정하기 위한 얼라인 키로써 작용할 수 있다.The conductive patterns 160 are located on the same layer as the first electrode 155 on the non-emission region B of the substrate 110. The conductive patterns 160 may be positioned at four corners of the substrate 110 and serve as alignment keys for measuring the alignment of the emission layer to be deposited later.

한편, 제 1 전극(155) 상에 제 1 전극(155)의 일부 영역을 노출시키는 개구부(170)를 포함하는 화소정의막인 제 4 절연막(165)이 위치한다. 제 4 절연막(165)의 개구부(170)는 기판(110)의 비발광영역(B)에 위치한 도전패턴(160)들을 노출시킨다.On the other hand, a fourth insulating layer 165, which is a pixel defining layer including an opening 170 for exposing a portion of the first electrode 155, is disposed on the first electrode 155. The opening 170 of the fourth insulating layer 165 exposes the conductive patterns 160 located in the non-emission region B of the substrate 110.

제 4 절연막(165)에 의해 노출된 제 1 전극(155) 상에 각각 발광층(180R, 180G, 180B))이 위치하고, 기판(110)의 비발광영역(B)에 위치한 도전패턴(160)들 상에 각각 유기물층(185R, 185G, 185B)이 위치한다. 그리고, 발광영역(A)의 발광층(180R, 180G, 180B) 상에 제 2 전극(190)이 위치한다.The light emitting layers 180R, 180G and 180B are respectively disposed on the first electrode 155 exposed by the fourth insulating layer 165 and the conductive patterns 160 located in the non- Organic compound layers 185R, 185G, and 185B are disposed on the organic compound layers 185R, 185G, and 185B, respectively. The second electrode 190 is located on the light emitting layers 180R, 180G, and 180B of the light emitting region A.

도 3은 본 발명의 도전패턴들의 평면 형상을 나타낸 도면이고, 도 4는 도 1의 C 영역을 확대한 도면이다.FIG. 3 is a plan view of the conductive patterns of the present invention, and FIG. 4 is an enlarged view of a region C of FIG.

도 3 및 도 4를 참조하여, 전술한 비발광영역(B)에 위치한 도전패턴(160)들에 대해 보다 자세하게 설명하면 다음과 같다.Referring to FIGS. 3 and 4, the conductive patterns 160 located in the non-emission region B will be described in more detail as follows.

도 3에 도시된 바와 같이, 본 발명의 도전패턴(160)들은 도전패턴(160)들 상에 형성되는 유기물층의 얼라인 정도를 측정하기 위해 다양한 평면 형상으로 이루어질 수 있다. 도 3의 (a) 및 (b)에 도시된 바와 같이, 도전패턴(160)들은 십자형으로 이루어질 수 있고, 이와는 달리 도 3의 (c) 및 (d)에 도시된 바와 같이 원형 또는 다각형으로 이루어질 수 있다.As shown in FIG. 3, the conductive patterns 160 of the present invention may have various planar shapes to measure the degree of alignment of the organic layers formed on the conductive patterns 160. As shown in FIGS. 3 (a) and 3 (b), the conductive patterns 160 may be formed in a cross shape, and alternatively may be circular or polygonal, as shown in FIGS. .

즉, 이와 같은 형상으로 이루어진 도전패턴(160)들 상에 유기물층이 형성되면, 도전패턴(160)들을 기준으로 유기물층의 얼라인 정도를 측정하기 용이할 수 있다.That is, when the organic layer is formed on the conductive patterns 160 having such a shape, it is easy to measure the degree of alignment of the organic layer based on the conductive patterns 160.

도 2 및 도 4를 참조하면, 본 발명의 도전패턴(160)들은 기판(110)의 네 모서리 즉, 비발광영역(B)에 각각 위치할 수 있다. 여기서, 발광층들은 R, G, B의 총 3가지 광을 발광할 수 있는 물질들이 각각 증착되어 형성될 수 있다. 따라서, 3가지 발광층들의 얼라인을 각각 측정할 수 있도록 도전패턴(160)은 적어도 3개 이상 형성될 수 있다. 그리고, 도전패턴(160)들 상에 유기물층(185R, 185G, 185B)이 각각 위치하게 된다.Referring to FIGS. 2 and 4, the conductive patterns 160 of the present invention may be located at four corners of the substrate 110, that is, in the non-emission region B, respectively. Here, the light emitting layers may be formed by depositing materials capable of emitting light of three colors of R, G, and B, respectively. Accordingly, at least three conductive patterns 160 may be formed to measure the alignment of the three light emitting layers. Organic layers 185R, 185G, and 185B are positioned on the conductive patterns 160, respectively.

도전패턴(160)들은 도 4의 (a)에 도시된 바와 같이, 3개의 도전패턴들이 1열로 위치할 수 있거나, 도 4의 (b)에 도시된 바와 같이, 3개의 도전패턴들이 2열로 위치할 수도 있다. 이와는 달리, 도 4의 (c)에 도시된 바와 같이, 3개의 도전패턴들은 2쌍으로 1열에 위치할 수도 있다. 그러나, 본 발명의 도전패턴들의 배열은 이에 한정되지 않으며, 다양하게 변경될 수 있다.The conductive patterns 160 may be arranged such that the three conductive patterns may be positioned in one row or the three conductive patterns may be positioned in two rows as shown in Figure 4 (b), as shown in Figure 4 (a) You may. Alternatively, as shown in FIG. 4 (c), the three conductive patterns may be located in one row in two pairs. However, the arrangement of the conductive patterns of the present invention is not limited thereto, and can be variously changed.

다시, 도 2를 참조하면, 본 발명의 도전패턴(160)들은 제 1 전극(155)과 동일한 층에 위치한다. 즉, 도전패턴(160)들은 제 1 전극(155)과 동일한 물질로 이루어질 수 있으며, 제 3 절연막(145) 상에 위치할 수 있다. 그러나, 본 발명의 도전패턴(160)들은 이에 한정되지 않으며 다양한 층에 위치할 수 있다.Referring again to FIG. 2, the conductive patterns 160 of the present invention are located on the same layer as the first electrode 155. That is, the conductive patterns 160 may be formed of the same material as the first electrode 155, and may be located on the third insulating layer 145. However, the conductive patterns 160 of the present invention are not limited thereto and may be located in various layers.

도 5 내지 도 7은 본 발명의 다른 실시 예들에 따른 유기전계발광표시장치를 나타낸 단면도이다. 이하, 전술한 도 2의 도면부호와 동일한 부호를 붙여 중복되는 설명은 생략하기로 한다.5 to 7 are cross-sectional views illustrating an organic light emitting display device according to another embodiment of the present invention. Hereinafter, the same reference numerals as those in FIG. 2 denote the same parts, and a duplicate description will be omitted.

도 5를 참조하면, 전술한 본 발명의 도전패턴(160)들과 유기물층(185R, 185G, 185B)은 반도체층(115)과 동일층인 기판(110) 상에 위치할 수 있다. 그리고, 유기물층(185R, 185G, 185B)은 도전패턴(160)들 상에 각각 위치할 수 있다. 즉, 반도체층(115)을 형성할 때, 반도체층(115)과 동일한 물질로 도전패턴(160)들이 동시에 형성될 수 있다.Referring to FIG. 5, the conductive patterns 160 and organic layers 185R, 185G, and 185B of the present invention may be disposed on a substrate 110 that is the same layer as the semiconductor layer 115. The organic material layers 185R, 185G, and 185B may be disposed on the conductive patterns 160, respectively. That is, when the semiconductor layer 115 is formed, the conductive patterns 160 may be formed simultaneously with the same material as the semiconductor layer 115.

그리고, 도전패턴(160)들과 유기물층(185R, 185G, 185B)들은 제 1 절연막(120), 제 2 절연막(130), 제 3 절연막(145) 및 제 4 절연막(165)이 패터닝되어 노출됨으로써, 추후 도전패턴(160)들과 유기물층(185R, 185G, 185B)의 얼라인을 광학적으로 측정하기 용이한 이점이 있다.The first insulating layer 120, the second insulating layer 130, the third insulating layer 145, and the fourth insulating layer 165 are patterned and exposed to the conductive patterns 160 and the organic layers 185R, 185G, and 185B , It is easy to optically measure the alignment of the conductive patterns 160 and the organic layers 185R, 185G, and 185B.

이와는 달리, 도 6을 참조하면, 본 발명의 도전패턴(160)들과 유기물층(185R, 185G, 185B)은 게이트 전극(125)과 동일층인 제 1 절연막(120) 상에 위치할 수 있다. 그리고, 유기물층(185R, 185G, 185B)은 도전패턴(160)들 상에 각각 위치할 수 있다. 즉, 게이트 전극(125)을 형성할 때, 게이트 전극(125)과 동일한 물질로 도전패턴(160)들이 동시에 형성될 수 있다.6, the conductive patterns 160 and the organic layers 185R, 185G, and 185B may be located on the first insulating layer 120, which is the same layer as the gate electrode 125. Referring to FIG. The organic material layers 185R, 185G, and 185B may be disposed on the conductive patterns 160, respectively. That is, when the gate electrode 125 is formed, the conductive patterns 160 may be formed simultaneously with the same material as the gate electrode 125.

그리고, 도전패턴(160)들과 유기물층(185R, 185G, 185B)들은 제 2 절연막(130), 제 3 절연막(145) 및 제 4 절연막(165)이 패터닝되어 노출됨으로써, 추후 도전패턴(160)들과 유기물층(185R, 185G, 185B)의 얼라인을 광학적으로 측정하기 용이한 이점이 있다.The conductive patterns 160 and the organic layers 185R, 185G and 185B are formed by patterning the second insulating layer 130, the third insulating layer 145 and the fourth insulating layer 165, And the alignment of the organic material layers 185R, 185G, and 185B can be optically measured easily.

또한, 도 7을 참조하면, 본 발명의 도전패턴(160)들과 유기물층(185R, 185G, 185B)은 소오스 전극(140a) 및 드레인 전극(140b)과 동일층인 제 2 절연막(130) 상에 위치할 수 있다. 그리고, 유기물층(185R, 185G, 185B)은 도전패턴(160)들 상에 각각 위치할 수 있다. 즉, 소오스 전극(140a) 및 드레인 전극(140b)을 형성할 때, 소오스 전극(140a) 및 드레인 전극(140b)과 동일한 물질로 도전패턴(160)들이 동시에 형성될 수 있다.7, the conductive patterns 160 and the organic layers 185R, 185G, and 185B may be formed on the second insulating layer 130, which is the same layer as the source electrode 140a and the drain electrode 140b, Can be located. The organic material layers 185R, 185G, and 185B may be disposed on the conductive patterns 160, respectively. That is, when forming the source electrode 140a and the drain electrode 140b, the conductive patterns 160 may be formed at the same time with the same material as the source electrode 140a and the drain electrode 140b.

그리고, 도전패턴(160)들과 유기물층(185R, 185G, 185B)들은 제 3 절연막(145) 및 제 4 절연막(165)이 패터닝되어 노출됨으로써, 추후 도전패턴(160)들과 유기물층(185R, 185G, 185B)의 얼라인을 광학적으로 측정하기 용이한 이점이 있다.The conductive patterns 160 and the organic layers 185R and 185G and 185B are formed by patterning and exposing the third insulating layer 145 and the fourth insulating layer 165 so that the conductive patterns 160 and the organic layers 185R and 185G And 185B can be easily optically measured.

이하, 전술한 본 발명의 실시 예들에 따른 유기전계발광표시장치의 제조방법에 대해 상세히 설명하면 다음과 같다. 하기에서는 전술한 도 5에 도시된 유기전계발광표시장치의 제조방법을 예로 설명하기로 한다.Hereinafter, a method of manufacturing the organic light emitting display according to embodiments of the present invention will be described in detail. Hereinafter, a method of manufacturing the organic light emitting display shown in FIG. 5 will be described as an example.

도 8a 내지 도 8g는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 공정별로 나타낸 단면도이다.8A to 8G are cross-sectional views illustrating a method of fabricating an organic light emitting display according to an exemplary embodiment of the present invention.

도 8a를 참조하면, 유리, 플라스틱 또는 도전성 물질로 이루어진 기판(210)을 준비한다. 기판(210)은 발광영역(A) 및 비발광영역(B)을 포함할 수 있다. Referring to FIG. 8A, a substrate 210 made of glass, plastic, or a conductive material is prepared. The substrate 210 may include a light-emitting region A and a non-light-emitting region B.

상기 기판(210) 상에 비정질 실리콘층을 적층하거나 비정질 실리콘층을 적층하고 이를 결정화한 다결정 실리콘층을 형성한다. 그런 다음 이를 패터닝하여 발광영역(A)에 반도체층(215a)을 형성하고, 비발광영역(B)에는 도전패턴(215b)들을 형성한다. An amorphous silicon layer is laminated on the substrate 210 or an amorphous silicon layer is laminated on the substrate 210 to form a crystallized polycrystalline silicon layer. Then, the semiconductor layer 215a is formed in the luminescent region A and the conductive patterns 215b are formed in the non-luminescent region B by patterning.

이때, 전술한 바와 같이, 도전패턴(215b)들은 적어도 3개 이상으로 형성할 수 있으며, 십자형 등의 다양한 평면 형상으로 패터닝될 수 있다.At this time, as described above, the conductive patterns 215b may be formed in at least three or more, and may be patterned in various plane shapes such as a cross shape.

이어, 상기 반도체층(215a)을 포함하는 기판(210) 상에 반도체층(215a)을 절연시키는 게이트 절연막인 제 1 절연막(220)을 형성한다. 제 1 절연막(220)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. Next, a first insulating layer 220, which is a gate insulating layer for insulating the semiconductor layer 215a, is formed on the substrate 210 including the semiconductor layer 215a. The first insulating layer 220 may be formed of a silicon oxide layer, a silicon nitride layer, or a double layer thereof.

다음, 상기 제 1 절연막(220) 상에 제 1 도전층을 적층한다. 제 1 도전층은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하다. 그런 다음, 제 1 도전층을 패터닝하여, 게이트 전극(225)을 형성한다. Next, a first conductive layer is deposited on the first insulating layer 220. The first conductive layer may be formed of one selected from the group consisting of aluminum (Al), aluminum alloy (Al alloy), molybdenum (Mo), molybdenum alloy (Mo alloy), tungsten (W), tungsten silicide (WSi 2) desirable. Then, the first conductive layer is patterned to form the gate electrode 225.

이어서, 도 8b를 참조하면, 상기 게이트 전극(225)이 형성된 기판(210) 상에 게이트 전극(225)을 절연시키는 층간 절연막인 제 2 절연막(230)을 형성한다. 제 2 절연막(230)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. 8B, a second insulating layer 230, which is an interlayer insulating layer for insulating the gate electrode 225, is formed on the substrate 210 having the gate electrode 225 formed thereon. The second insulating layer 230 may be formed of a silicon oxide layer, a silicon nitride layer, or a double layer thereof.

다음에, 상기 제 2 절연막(230)을 패터닝하여, 반도체층(215a)을 노출시키는 콘택홀(235)을 형성하고, 비발광영역(B)의 도전패턴(215b)들을 노출시킨다.Next, the second insulating layer 230 is patterned to form a contact hole 235 exposing the semiconductor layer 215a to expose the conductive patterns 215b of the non-light emitting region B.

이어, 콘택홀(235)이 형성된 기판(210) 상에 제 2 도전층을 적층한다. 여기서, 제 2 도전층은 배선 저항을 낮추기 위해 저저항 물질로 형성되어 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다중막으로 형성된다. 상기 다중막으로는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다. 다음, 상기 제 2 도전층을 패터닝하여 상기 반도체층(215a)의 일정 영역과 전기적으로 연결되는 소오스 전극(240a) 및 드레인 전극(240b)을 형성하여 박막 트랜지스터(TFT)를 제조한다.Next, a second conductive layer is laminated on the substrate 210 on which the contact hole 235 is formed. Here, the second conductive layer is formed of a low-resistance material for lowering the wiring resistance, and is formed of multiple layers of molybdenum tungsten (MoW), titanium (Ti), aluminum (Al), or aluminum alloy. A laminated structure of molybdenum tungsten / aluminum / molybdenum tungsten (MoW / Al / MoW) may be used as the multi-layer film. Next, the second conductive layer is patterned to form a source electrode 240a and a drain electrode 240b which are electrically connected to a predetermined region of the semiconductor layer 215a, thereby manufacturing a thin film transistor (TFT).

다음, 도 8c를 참조하면, 기판(210) 상에 패시베이션막인 제 3 절연막(245)를 형성한다. 제 3 절연막(245)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 형성될 수 있다.Next, referring to FIG. 8C, a third insulating film 245, which is a passivation film, is formed on the substrate 210. The third insulating layer 245 may be formed of SOG (spin on glass), which is formed by coating an organic material such as polyimide, benzocyclobutene series resin, or acrylate or silicon oxide in a liquid form, And the like.

이어, 제 3 절연막(245)을 패터닝하여 소오스 전극(240a) 또는 드레인 전극(240b) 중 어느 하나를 노출시키는 비어홀(250)을 형성하고, 비발광영역(B)의 도전패턴(215b)들을 노출시킨다.A via hole 250 for exposing any one of the source electrode 240a and the drain electrode 240b is formed by patterning the third insulating layer 245 and the conductive pattern 215b of the non- .

다음, 제 3 절연막(245)이 형성된 기판(210) 상에 제 3 도전층을 적층한다. 제 3 도전층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 일함수가 높은 투명 물질로 형성할 수 있다. 다음, 제 3 도전층을 패터닝하여 제 1 전극(255)을 형성한다. Next, a third conductive layer is deposited on the substrate 210 on which the third insulating film 245 is formed. The third conductive layer may be formed of a transparent material having a high work function such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ICO (Indium Cerium Oxide) or ZnO (Zinc Oxide). Next, the third conductive layer is patterned to form the first electrode 255.

여기서, 제 1 전극(255)은 반사전극 또는 투과전극일 수 있다. 제 1 전극(255)이 반사전극일 경우에는 제 1 전극(255) 하부에 알루미늄(Al), 은(Ag)과 같은 반사율이 높은 금속으로 이루어진 반사막을 더 포함할 수 있다. 그리고, 제 1 전극(255)이 투과전극일 경우에는 상기와 같은 투명 물질로 형성할 수 있다.Here, the first electrode 255 may be a reflective electrode or a transmissive electrode. When the first electrode 255 is a reflective electrode, a reflective layer made of a metal having a high reflectance such as aluminum (Al) or silver (Ag) may be further formed under the first electrode 255. When the first electrode 255 is a transparent electrode, the first electrode 255 may be formed of a transparent material as described above.

제 1 전극(255)은 소오스 전극(240a) 또는 드레인 전극(240b) 중 어느 하나와 전기적으로 연결된다.The first electrode 255 is electrically connected to either the source electrode 240a or the drain electrode 240b.

이어서, 도 8d를 참조하면, 상기 제 1 전극(255) 상에 화소정의막인 제 4 절연막(260)을 형성한다. 제 4 절연막(260)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 형성될 수 있다.Next, referring to FIG. 8D, a fourth insulating layer 260, which is a pixel defining layer, is formed on the first electrode 255. The fourth insulating layer 260 may be formed of SOG (spin on glass), which is formed by coating an organic material such as polyimide, benzocyclobutene series resin, or acrylate or silicon oxide in a liquid form, And the like.

그런 다음, 제 4 절연막(260)을 패터닝하여 제 1 전극(255)의 일부를 노출시키는 개구부(265)를 형성하고, 비발광영역(B)의 도전패턴(215b)들을 노출시킨다.The fourth insulating layer 260 is then patterned to form an opening 265 for exposing a portion of the first electrode 255 to expose the conductive patterns 215b of the non-light emitting region B.

이어, 기판(210) 상에 적색 화소영역이 개구된 섀도우 마스크(270)를 배치한 후, 증착 챔버에서 적색 발광물질을 증착하여 적색 발광층(280R) 및 적색 유기물층(285R)을 형성한다. 이때, 적색 서브화소에 적색 발광층(280R)이 증착되고, 일부 도전패턴(215b)들 상에 적색 유기물층(285R)이 증착된다.Next, a shadow mask 270 having a red pixel region opened is disposed on the substrate 210, and a red light emitting material is deposited in the deposition chamber to form a red light emitting layer 280R and a red organic material layer 285R. At this time, a red light emitting layer 280R is deposited on the red sub-pixel and a red organic layer 285R is deposited on the part of the conductive patterns 215b.

다음, 도 8e를 참조하면, 기판(210) 상에 녹색 화소영역이 개구된 섀도우 마스크(270)를 배치한 후, 증착 챔버에서 녹색 발광물질을 증착하여 녹색 발광층(280G) 및 녹색 유기물층(285G)을 형성한다. 이때, 녹색 서브화소에 녹색 발광층(280G)이 증착되고, 일부 도전패턴(215b)들 상에 녹색 유기물층(285G)이 증착된다.8E, a shadow mask 270 having a green pixel region opened is disposed on a substrate 210, and a green light emitting material is deposited in a deposition chamber to form a green light emitting layer 280G and a green organic layer 285G. . At this time, a green light emitting layer 280G is deposited on the green sub-pixel and a green organic layer 285G is deposited on some of the conductive patterns 215b.

다음, 도 8f를 참조하면, 기판(210) 상에 청색 화소영역이 개구된 섀도우 마스크(270)를 배치한 후, 증착 챔버에서 청색 발광물질을 증착하여 청색 발광층(280B) 및 청색 유기물층(285B)을 형성한다. 이때, 청색 서브화소에 청색 발광층(280B)이 증착되고, 일부 도전패턴(215b)들 상에 청색 유기물층(285B)이 증착된다.8F, a shadow mask 270 having a blue pixel region opened is disposed on the substrate 210, and a blue light emitting material is deposited in the deposition chamber to form a blue light emitting layer 280B and a blue organic layer 285B. . At this time, a blue light emitting layer 280B is deposited on the blue sub-pixel and a blue organic layer 285B is deposited on the part of the conductive patterns 215b.

이어서, 도 8g를 참조하면, 기판(210)의 발광영역(A) 상에 제 4 도전층을 적층하여 제 2 전극(290)을 형성한다. 제 2 전극(290)은 일함수가 낮은 금속으로 알루미늄(Al), 은(Ag), 마그네슘(Mg) 또는 이들의 합금일 수 있다. 따라서, 본 발명의 실시 예에 따른 유기전계발광표시장치를 제조한다.Next, referring to FIG. 8G, a fourth electrode is formed on the light emitting region A of the substrate 210 by stacking a fourth conductive layer. The second electrode 290 may be a metal having a low work function and may be aluminum (Al), silver (Ag), magnesium (Mg), or an alloy thereof. Thus, an organic light emitting display device according to an embodiment of the present invention is manufactured.

본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법의 설명에서는 전술한 도 5의 구조로 이루어진 유기전계발광표시장치를 예로 설명하였다. In the description of the method for fabricating an organic light emitting display device according to an embodiment of the present invention, the organic light emitting display device having the structure of FIG. 5 has been described.

그러나, 앞선 도 2의 구조로 이루어진 유기전계발광표시장치는 제 1 전극을 형성할 때, 제 1 전극과 동일한 물질로 도전패턴들을 형성하고, 유기물층을 증착하여 제조할 수 있다. However, in the organic light emitting display having the structure of FIG. 2, when the first electrode is formed, conductive patterns may be formed of the same material as the first electrode, and an organic layer may be deposited.

또한, 도 6의 구조로 이루어진 유기전계발광표시장치는 게이트 전극을 형성할 때, 게이트 전극과 동일한 물질로 도전패턴들을 형성하고, 그 위에 형성되는 제 2 절연막, 제 3 절연막 및 제 4 절연막을 패터닝하여 도전패턴들을 노출시킨 후 유기물층을 증착하여 제조할 수도 있다.6, when forming the gate electrode, the conductive patterns are formed of the same material as the gate electrode, and the second insulating layer, the third insulating layer, and the fourth insulating layer, which are formed on the conductive patterns, To expose the conductive patterns and then to deposit an organic layer.

또한, 도 7의 구조로 이루어진 유기전계발광표시장치는 소오스 전극 및 드레인 전극을 형성할 때, 소오스 전극 및 드레인 전극과 동일한 물질로 도전패턴들을 형성하고, 그 위에 형성되는 제 3 절연막 및 제 4 절연막을 패터닝하여 도전패턴들을 노출시킨 후 유기물층을 증착하여 제조할 수도 있다.7, when forming the source electrode and the drain electrode, the organic electroluminescence display device has the structure in which the conductive patterns are formed of the same material as the source electrode and the drain electrode, and the third insulating film and the fourth insulating film May be patterned to expose the conductive patterns, followed by depositing an organic layer.

다시, 도 8g를 참조하면, 상기와 같이 제조된 유기전계발광표시장치는 광학 현미경을 이용하여, 도전패턴(215b) 상에 증착된 적색, 녹색 및 청색 유기물층(285R, 285G, 285B)의 얼라인 정도를 측정하게 된다.Referring to FIG. 8G, the organic light emitting display device fabricated as described above is fabricated by using an optical microscope to align the red, green, and blue organic layers 285R, 285G, and 285B deposited on the conductive pattern 215b .

도 9는 본 발명의 도전패턴(215b)들 상에 증착된 적색, 녹색 및 청색 유기물층(285R, 285G, 285B)을 광학 현미경으로 측정한 도면이다. 9 is an optical microscope chart of red, green, and blue organic layers 285R, 285G, and 285B deposited on the conductive patterns 215b of the present invention.

도 9에 도시된 바와 같이, 광학 현미경으로 도전패턴(215b)들 상에 증착된 적색, 녹색 및 청색 유기물층(285R, 285G, 285B)의 얼라인 정도를 측정하여 각 섀도우 마스크의 얼라인 위치를 조정하게 된다.As shown in FIG. 9, the degree of alignment of the red, green, and blue organic layers 285R, 285G, and 285B deposited on the conductive patterns 215b with an optical microscope is measured to adjust the alignment positions of the respective shadow masks .

마지막으로, 상기 유기전계발광표시장치에 전원을 인가하여 점등시켜봄으로써 최종 점등 검사를 수행한다.Lastly, the organic light emitting display device is turned on and turned on to perform a final lighting test.

상기와 같이, 본 발명의 유기전계발광표시장치 및 그 제조방법은 종래 2매 이상의 기판을 이용하여 섀도우 마스크 얼라인 검사와 점등 검사를 각각 수행하던 것을 한번의 공정으로 단축시킬 수 있는 이점이 있다.As described above, the organic electroluminescent display device and the method of manufacturing the same of the present invention have the advantage that the shadow mask alignment inspection and the light inspection are performed by using two or more substrates, respectively, in one step.

따라서, 유기전계발광표시장치의 제조공정에 투입되는 생산비용 및 시간을 절감함으로써, 생산성을 향상시킬 수 있는 이점이 있다.Accordingly, there is an advantage that the productivity and the productivity can be improved by reducing the production cost and time spent in the manufacturing process of the organic light emitting display device.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

Claims (8)

반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터가 구비된 발광영역 및 비발광영역을 포함하는 기판;
상기 발광 영역 상에 위치하는 제 1 전극;
상기 제 1 전극 상에 위치하는 발광층;
상기 발광층 상에 위치하는 제 2 전극;
상기 비발광영역 상에 위치하는 도전패턴들;
상기 발광 영역 및 비발광영역 상에 위치하며, 상기 도전패턴들을 노출하는 개구부를 갖는 적어도 하나의 절연막; 및
상기 개구부에 의해 노출된 상기 도전패턴들 상에 위치하는 유기물층을 포함하고,
상기 도전패턴들은,
상기 반도체층, 상기 게이트 전극, 상기 소오스 전극, 상기 드레인 전극 및 상기 제 1 전극으로 이루어진 군에서 선택된 어느 하나와 동일한 물질로 이루어지는 유기전계발광표시장치.
A substrate including a light emitting region and a non-emitting region provided with a thin film transistor including a semiconductor layer, a gate electrode, a source electrode and a drain electrode;
A first electrode located on the light emitting region;
A light emitting layer disposed on the first electrode;
A second electrode located on the light emitting layer;
Conductive patterns located on the non-emission region;
At least one insulating layer located on the light emitting region and the non-emitting region and having an opening exposing the conductive patterns; And
And an organic layer positioned on the conductive patterns exposed by the opening,
The conductive patterns,
The gate electrode, the source electrode, the drain electrode, and the first electrode, the semiconductor layer, the gate electrode, the source electrode, the drain electrode, and the first electrode.
삭제delete 제 1항에 있어서,
상기 도전패턴들은 십자형, 원형 또는 다각형 중 어느 하나로 이루어진 얼라인 키인 유기전계발광표시장치.
The method according to claim 1,
Wherein the conductive pattern is an alignment key formed of a cross shape, a circular shape, or a polygonal shape.
제 1항에 있어서,
상기 발광층과 상기 유기물층은 동일한 물질로 이루어진 유기전계발광표시장치.
The method according to claim 1,
Wherein the light emitting layer and the organic material layer are made of the same material.
발광영역 및 비발광영역을 포함하는 기판 상에 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
상기 기판의 발광영역 상에 제 1 전극을 형성하는 단계;
상기 제 1 전극 상에 발광층을 형성하는 단계;
상기 발광층 상에 제 2 전극을 형성하는 단계;
상기 기판의 비발광영역 상에 도전패턴들을 형성하는 단계;
상기 도전패턴들이 형성된 상기 기판 상에 적어도 하나의 절연막을 형성하고, 상기 적어도 하나의 절연막을 패터닝하여 상기 도전패턴들을 노출하는 개구부를 형성하는 단계;
상기 개구부에 의해 노출된 상기 도전패턴들 상에 유기물층을 형성하여 유기전계발광표시장치를 형성하는 단계;
상기 도전패턴들과 상기 도전패턴들 상에 형성된 유기물층의 얼라인을 검사하는 단계; 및
상기 유기전계발광표시장치를 점등시켜 검사하는 단계를 포함하고,
상기 도전패턴들은,
상기 반도체층, 상기 게이트 전극, 상기 소오스 전극, 상기 드레인 전극 및 상기 제 1 전극으로 이루어진 군에서 선택된 어느 하나를 형성하는 공정과 동시에 형성하는 유기전계발광표시장치의 제조방법.
Forming a thin film transistor including a semiconductor layer, a gate electrode, a source electrode, and a drain electrode on a substrate including a light emitting region and a non-light emitting region;
Forming a first electrode on a light emitting region of the substrate;
Forming a light emitting layer on the first electrode;
Forming a second electrode on the light emitting layer;
Forming conductive patterns on the non-emission region of the substrate;
Forming at least one insulating film on the substrate on which the conductive patterns are formed, and patterning the at least one insulating film to form openings for exposing the conductive patterns;
Forming an organic EL layer on the conductive patterns exposed by the opening to form an organic light emitting display;
Inspecting the alignment patterns of the organic layers formed on the conductive patterns and the conductive patterns; And
And illuminating the organic light emitting display device,
The conductive patterns,
And a step of forming at least one selected from the group consisting of the semiconductor layer, the gate electrode, the source electrode, the drain electrode, and the first electrode.
삭제delete 제 5항에 있어서,
상기 유기물층은 상기 발광층을 형성하는 공정과 동시에 형성하는 유기전계발광표시장치의 제조방법.
6. The method of claim 5,
Wherein the organic layer is formed simultaneously with the step of forming the light emitting layer.
제 5항에 있어서,
상기 도전패턴들은 십자형, 원형 또는 다각형 중 어느 하나의 형태로 형성하는 유기전계발광표시장치의 제조방법.6. The method of claim 5,
Wherein the conductive patterns are formed in a shape of a cross, a circle, or a polygon.
KR1020100086081A 2010-09-02 2010-09-02 Organic light emitting display device and manufacturing method of the same KR101785725B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086081A KR101785725B1 (en) 2010-09-02 2010-09-02 Organic light emitting display device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086081A KR101785725B1 (en) 2010-09-02 2010-09-02 Organic light emitting display device and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20120022472A KR20120022472A (en) 2012-03-12
KR101785725B1 true KR101785725B1 (en) 2017-10-17

Family

ID=46130608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086081A KR101785725B1 (en) 2010-09-02 2010-09-02 Organic light emitting display device and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101785725B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157082A1 (en) * 2006-12-29 2008-07-03 Samsung Sdi Co., Ltd Organic light emitting display and method of manufacturing the same
JP2009158328A (en) * 2007-12-27 2009-07-16 Seiko Epson Corp Method for manufacturing organic el device and method for inspecting it
KR100908658B1 (en) * 2007-11-20 2009-07-21 엘지디스플레이 주식회사 OLED display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157082A1 (en) * 2006-12-29 2008-07-03 Samsung Sdi Co., Ltd Organic light emitting display and method of manufacturing the same
KR100908658B1 (en) * 2007-11-20 2009-07-21 엘지디스플레이 주식회사 OLED display device
JP2009158328A (en) * 2007-12-27 2009-07-16 Seiko Epson Corp Method for manufacturing organic el device and method for inspecting it

Also Published As

Publication number Publication date
KR20120022472A (en) 2012-03-12

Similar Documents

Publication Publication Date Title
US11653542B2 (en) Display apparatus
KR101961190B1 (en) Organic electro-luminescence device and method of fabricating the same
US8421341B2 (en) Organic electroluminescent device
TWI500144B (en) Organic light emitting display device and method of manufacturing the same
KR101429933B1 (en) Organic Light Emitting Display Device And Method For Fabricating Of The Same
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
JP5323667B2 (en) Organic electroluminescent device and manufacturing method thereof
KR102578834B1 (en) Organic Light Emitting Display Device
US20130069067A1 (en) Organic light emitting diode (oled) display device and method for manufacturing the same
KR102076034B1 (en) Organic light emitting diode display and manufacturing method thereof
JP2011014870A (en) Organic electroluminescent display and method of fabricating the same
KR100600883B1 (en) Organic electroluminescence device and method for fabricating thereof
KR20100004221A (en) Top emission type organic electro-luminescence device
KR20100133725A (en) Organic light emitting diode display and fabricating method of thereof
CN106783924B (en) OLED display panel and manufacturing method thereof
KR20130030148A (en) Organic electro-luminesence display panel and manufacturing method of the same
KR20110004170A (en) Organic light emitting device
KR101579975B1 (en) Organic light emitting diodde desplay device and fabricating method thereof
KR20100000408A (en) Organic light emitting diodde desplay device and fabricating method thereof
KR101785725B1 (en) Organic light emitting display device and manufacturing method of the same
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR101692307B1 (en) Method Of Fabricating Array Substrate For Organic Electroluminescent Display Device
US11910692B2 (en) Display device including test element group, and method for inspecting defect of display device
KR20100071714A (en) Organic electro-luminescence display and method of manufacturing the same
KR20090131478A (en) Organic light emitting diodde desplay device and fabricating method therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right