KR101773017B1 - Tsv를 이용한 vcm의 코일 제조방법 및 그에 의해 제조된 코일 - Google Patents

Abstract

본 발명은 서로 전기적으로 연결되고 적층된 코일 칩을 양산하기 위한 TSV를 이용한 VCM의 코일 제조방법으로서, 기판 상에 포토레지스트막을 형성하고, 보이스코일모터(voice coil motor, VCM)의 코일 형상에 대응한 마스크 패턴을 갖는 노광 마스크를 이용하여 상기 포토레지스트막에 코일 패턴을 형성하는 코일 패턴 공정; 상기 코일 패턴 아래의 상기 기판이 관통되지 않도록 식각하여 상기 기판의 상부에 상기 코일 형상에 대응한 형상의 TSV(Through-Silicon Via)를 형성하는 홈 형성 공정; 상기 TSV의 내표면과 상기 기판의 상면에 보호막을 형성하는 피막 공정; 상기 보호막이 형성된 기판의 외곽 부위에 형성된 도금 패턴을 이용하여 제 1 코일을 도금하는 코일 도금 공정; 및 상기 제 1 코일 및 기판의 상부를 제거하여 제 1 코일베이스부를 만드는 코일 칩 공정;을 포함한다.

Description

TSV를 이용한 VCM의 코일 제조방법 및 그에 의해 제조된 코일{Method for manufacturing coil of voice coil motor using through-silicon via and the coil manufactured by the same}

본 발명은 TSV(through-silicon via)를 이용한 보이스코일모터(VCM, voice coil motor)의 코일 제조방법 및 그에 의해 제조된 멀티스택 코일 구조체에 관한 것으로, 더욱 상세하게는 카메라모듈, 손 떨림 보정기(optic image stabilizer) 등의 액추에이터에 적용될 수 있는 TSV를 이용한 VCM의 코일 제조방법 및 그에 의해 제조된 코일에 관한 것이다.

일반적으로 DSRL(digital single lens reflex)카메라 모듈, 시험 또는 검수용 광학기기, 하드디스크, 손 떨림 보정기(optic image stabilizer)용 액추에이터는 VCM(Voice Coil Motor)타입, 엔코더 타입(Encoder-type), 피에조 타입(Piezo type)이 있다.

이 중에서 모듈 형태의 VCM(Voice Coil Motor)타입 액추에이터는 가격 대비 효율성 측면에서 가장 많이 적용되고 있다.

특히, VCM의 경우 영구자석 자계의 자속 밀도와 코일에 흐르는 전류에 비례하는 힘이 자장 및 전류에 직각 방향으로 발생하기 때문에, 렌즈를 최적의 위치로 이동시킬 수 있다.

예컨대, 카메라 모듈에서는 렌즈가 캠구조를 따라 상하 운동을 할 때, 외부충격과 흔들림에 의한 렌즈의 포커싱 상태 이탈, 렌즈 틸트, 백래시 등이 발생하게 된다.

따라서 상하 운동시 흔들림 없이 안정적으로 작동시키기 위해 자동포커스(AF, Auto Focus) 모듈에 맞도록, 카메라 모듈에는 부하(preload)를 갖는 스프링이 탑재되어 있다.

스프링은 렌즈를 정밀하게 안내하고 지지하고, 카메라 모듈이 탑재된 휴대폰 또는 카메라 본체를 잡고 사용할 때 발생하는 충격력을 완충하여 렌즈를 보호하는 역할을 한다.

단, 스프링이 충격 등으로 인해 영구 변형되었을 경우 구동 틸트가 발생하여 상하 운동시 수직방향이 아닌 대각선 방향으로 구동이탈이 되어 이미지의 좌우 또는 상하로의 편차가 발생하게 되어 정밀한 이미지를 얻기 어려워 진다.

또한, 카메라 모듈용 VCM은 자석, 요크, 코일 및 홀센서를 가지고 있다.

특히, 코일은 최대 자속 밀도에 의존하므로 최대 자속 밀도를 초과하게 될 경우, 자기 포화 상태가 되어 자력을 잃어버리고 단순한 전선이 되어 버리므로, 높은 자속 밀도가 필요할 경우 코일의 자기 포화가 발생하지 않을 만큼의 체적이 필요하다.

자이로 센서(gyro sensor)용 액추에이터 또는 손 떨림 보정기(OIS, optic image stabilizer)용 액추에이터 등에 적용되는 권선 방식의 코일은 그의 두께가 상대적으로 두껍고 제작 방식의 한계로 미세 선폭 구현이 어렵고, 이로 인한 집적도의 효율성이 떨어지며, 미세 선폭 구현 시 대량 생산이 어렵다는 단점을 가지고 있다.

따라서, 종래에서는 해당 권선 방식의 코일을 디바이스 형태로 구현하여 카메라 모듈의 체적을 축소 시키려는 시도가 있었다. 이럴 경우, 위에서 설명한 스프링을 갖는 VCM에서 스프링의 영구 변형에 대한 영향도 최소화 할 수 있기에 신뢰성을 높일 수 있게 된다.

예컨대, 종래 기술로서 PCT 국제공개 WO/2011010754호의 패턴 형태로 부착된 코일을 갖는 보이스 필름, 그 제조 방법 및 그것을 구비하는 평판형 스피커는양면 코일 타입으로서 필름의 전면 및 배변에 코일이 설치되어 있을 뿐, 다층 구조 또는 멀티스택 형태로 제조되어 있지 않기 때문에, 자속 밀도의 집적화가 매우 어렵다.

특히, 종래 기술은 코일 패턴 형성을 위해서 단순히 포토리소그라피 방식 또는 전자빔리소그라피 방식과 같이, 필름과 같은 기재 위에 다수로 층을 쌓는 공정을 반복하여 코일을 형성 하기 때문에, 미세한 피치간격 또는 협피치의 구현이 복잡하고 공정상 매우 어렵다.

특히, 종래 기술은 코일과 관련된 절연막을 도포하는데 어려움이 있고, 코일간 연결(bridge) 문제, 보이드(void) 형성 문제, 휨변형(warpage) 발생 문제로 인하여, 기재(예: film)의 변형 또는 파손 리스크로 인해 수율(yield)이 저하되는 단점을 갖는다.

본 발명 목적은, 상기와 같은 실정을 감안하여 제안된 것으로, 코일 형상에 대응한 형상을 갖는 TSV(through-silicon via)에 제 1 코일을 도금하여 제 1 코일베이스부를 제조하고, 제 1 코일베이스부 위에 리패시베이션(repassivation)층과 제 2 코일을 더 형성하여, 적층된 제 1 코일과 제 2 코일이 접속부[예: 범핑부(bumping portion) 또는 재배치부(redistribution layer portion)]를 통해 서로 전기적으로 연결되고 적층된 코일 칩을 양산할 수 있는 TSV를 이용한 VCM의 코일 제조방법 및 그에 의해 제조된 코일을 제공하는 데 있다.

상기의 목적을 달성하기 위한 본 발명의 일 측면에 따른 TSV를 이용한 VCM의 코일 제조방법은, 기판 상에 포토레지스트막을 형성하고, 보이스코일모터(voice coil motor, VCM)의 코일 형상에 대응한 마스크 패턴을 갖는 노광 마스크를 이용하여 상기 포토레지스트막에 코일 패턴을 형성하는 코일 패턴 공정; 상기 코일 패턴 아래의 상기 기판이 관통되지 않도록 식각하여 상기 기판의 상부에 상기 코일 형상에 대응한 형상의 TSV(Through-Silicon Via)를 형성하는 홈 형성 공정; 상기 TSV의 내표면과 상기 기판의 상면에 보호막을 형성하는 피막 공정; 상기 보호막이 형성된 기판의 외곽 부위에 형성된 도금 패턴을 이용하여 제 1 코일을 도금하는 코일 도금 공정; 및 상기 제 1 코일 및 기판의 상부를 제거하여 제 1 코일베이스부를 만드는 코일 칩 공정;을 포함한다.

상기 코일 패턴 공정은, 상기 포토레지스트막을 형성하기 전에 기판을 세척한 후, 시드(seed) 금속층을 형성하지 않고 상기 포토레지스트막이 상기 기판의 상면에 직접 형성된다.

상기 코일 패턴 공정은, 상기 포토레지스트막 위에 상기 노광 마스크를 정렬하는 과정, 및 상기 노광 마스크를 통한 빛에 노출되어 약해진 포토레지스트를 제거하여 상기 코일 패턴을 현상하는 과정을 포함한다.

상기 홈 형성 공정은, 플라즈마 드라이 식각(plasma dry etching)으로 상기 코일 패턴 아래의 상기 기판을 코일 두께만큼 식각하여 상기 TSV를 형성하는 과정, 및 상기 기판으로부터 잔여 포토레지스트를 제거하는 과정을 포함한다.

상기 보호막은, PECVD(Plasma Enhanced chemical vapor deposition)에 의해 상기 TSV의 내표면인 내측면 및 저면과 상기 기판의 상면에 증착된 제 1 보호막, 및 스퍼터링(sputtering)에 의해 상기 제 1 보호막에 증착된 제 2 보호막으로 이루어져 있다.

상기 코일 도금 공정은, 상기 피막 공정 이후에 포토레지스트를 도포, 정렬, 노광 및 현상하여 상기 외곽 부위를 따라 연장된 벽체 형상의 상기 도금 패턴을 형성하는 과정과, 상기 도금 패턴의 내측 위치에 배치된 상기 TSV 내부의 홈 공간과 상기 홈 공간 위쪽 주변 공간에 상기 제 1 코일을 도금하는 과정, 및 상기 기판으로부터 잔여 포토레지스트를 제거하는 과정을 포함한다.

상기 코일 형상은, 상기 보호막에 의해 구획된 상기 제 1 코일이 X-Y평면을 기준으로 연장되어 감겨진 형태(winding shape)를 갖도록 형성되어 있다.

상기 코일 칩 공정은, 상기 제 1 코일의 상부 및 상기 기판의 상부에 대하여 CMP(chemical mechanical polishing) 과정 또는 습식 에칭(wet-etching) 과정을 행하여, 상기 제 1 코일의 상부의 레벨과 상기 기판의 상부의 레벨이 동일하게 만든다.

상기 코일 칩 공정은, 상기 제 1 코일베이스부를 덮도록 제 1 리패시베이션(repassivation)층을 만드는 과정과, 상기 제 1 코일의 끝단 위에 해당하는 상기 제 1 리패시베이션층의 일부분에 범핑부(bumping portion) 또는 재배치부(redistribution layer portion) 중 어느 하나에 해당하는 접속부를 만드는 과정으로 완료될 수 있으며, 상기 제 1 리패시베이션층 위에 코일 패턴 또는 코일 형상의 홈을 갖는 제 2 리패시베이션층을 만드는 과정과, 상기 코일 형상의 홈을 도금하여, 상기 접속부와 전기적으로 연결된 제 2 코일을 만드는 과정을 더 포함할 수도 있다.

또한, 본 발명의 다른 측면에 따르면, 코일 형상의 TSV를 갖는 기판과, 상기 TSV에 도금된 제 1 코일을 구비한 제 1 코일베이스부; 상기 제 1 코일베이스부에 형성되며, 상기 제 1 코일과 전기적으로 연결되도록 범핑부(bumping portion) 또는 재배치부(redistribution layer portion)로 이루어진 접속부; 상기 접속부를 제외한 위치에서 상기 제 1 코일베이스부를 덮고 있는 제 1 패시베이션층; 상기 제 1 리패시베이션층에 형성되며, 코일 형상의 홈을 갖는 제 2 리패시베이션층; 및 상기 코일 형상의 홈에 도금되고, 상기 접속부와 전기적으로 연결된 제 2 코일;을 포함하는 것 인 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일이 제공된다.

상기 기판은 반도체 웨이퍼 재질 또는 PCB(printed circuit board) 재질로 형성되어 있다.

본 발명의 또 다른 측면에 따른 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일은, 제 1 코일이 제 1 리패시베이션층을 기준으로 칩의 하부의 웨이퍼 기판에 형성되고, 제 2 코일이 칩의 상부의 제 2 리패시베이션층에 형성되고, 상기 제 1 코일과 상기 제 2 코일이 상기 제 1 리패시베이션층의 제 1 접속부를 통해서 전기적으로 연결되도록 구성되어 있는 제 1 코일 칩; 상기 제 1 코일 칩에 적층되고, 상기 제 2 코일과 접속된 제 2 접속부를 갖는 제 3 리패시베이션층; 상기 제 3 리패시베이션층에 적층되고 상기 제 2 접속부와 전기적으로 연결된 제 3 코일이 형성되어 있는 제 2 코일 칩; 상기 제 2 코일 칩에 적층되고 상기 제 3 코일과 전기적으로 연결된 제 3 접속부를 갖는 제 4 리패시베이션층; 및 상기 제 4 리패시베이션층에 적층되고 상기 제 3 접속부와 전기적으로 연결된 제 5 코일이 형성되어 있는 제 3 코일 칩;을 포함한다.

본 발명의 또 역시 다른 측면에 따른 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일은, 코일 형상의 TSV를 갖는 기판과, 상기 TSV에 도금된 제 1 코일을 구비한 제 1 코일베이스부; 상기 제 1 코일베이스부에 적층되며, 접속부를 구비한 제 1 리패시베이션층; 및 상기 제 1 리패시베이션층에 적층되며, 코일 형상의 제 2 TSV에 도금된 코일을 구비한 제 2 코일베이스부;를 포함하고, 상기 접속부는 상기 제 1 코일과 상기 제 2 TSV의 코일을 서로 전기적으로 접속하고 있다.

본 발명에 의한 TSV를 이용한 VCM의 코일 제조방법은 TSV에 코일을 도금하여 제조한 제 1 코일베이스부 위에 리패시베이션층과 다른 코일이 형성되는 공정들로 이루어져 있어서, 종래 기술에 비하여 상대적으로 간소한 제작 공정을 실현할 수 있고, 양산성을 증대시킬 수 있고, 수율을 증대시킬 수 있는 장점이 있다.

본 발명에 의한 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일은, 기판 재질로서 웨이퍼, PCB(Printed Circuit Board), 캐리어 웨이퍼를 사용하여, TSV 범핑 코일들을 갖는 제 1 코일 칩 위에 1개 이상의 코일 칩을 적층하여 자속 밀도를 상대적으로 증가시킬 수 있는 장점이 있다.

본 발명의 멀티스택 코일 구조체는 최소용 코일 제품으로서, 자이로 센서용 액추에이터, 손 떨림 보정기용 액추에이터, RF(radio frequency)모듈, 전자카드 등과 같은 장치 또는 모듈에 사용될 수 있고, 멀티스택 코일 구조체를 사용하는 해당 장치 또는 해당 모듈의 인덕턴스(inductance)를 향상시키면서, 해당 장치 또는 모듈의 체적을 상대적으로 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일 칩의 사시도.
도 2a는 본 발명에 따른 제조방법의 코일 패턴 공정을 설명하기 위한 단면도.
도 2b는 도 2a의 공정 이후의 홈 형성 공정을 설명하기 위한 단면도.
도 2c는 도 2b의 공정 이후의 피막 공정을 설명하기 위한 단면도.
도 2d는 도 2c의 공정 이후의 코일 도금 공정을 설명하기 위한 단면도.
도 2e는 도 2d의 공정 이후의 코일 칩 공정을 설명하기 위한 단면도.
도 2f는 도 2e의 제 1 코일베이스부를 적용한 제 1 코일 칩의 단면도.
도 2g는 도 2f의 선 L-L을 따라 절단한 단면도.
도 3은 본 발명의 응용예에 따른 제 2 코일베이스부와 도 2e의 제 1 코일베이스부를 적용한 다른 코일 칩의 단면도.
도 4는 도 3의 접속부에 해당하는 범핑부의 확대도.
도 5는 도 3의 접속부에 해당하는 재배치부의 확대도.
도 6은 코일 칩의 적층 관계를 도시한 단면도.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 기재에 의해 정의된다.

한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성소자, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성소자, 단계, 동작 및/또는 소자의 존재 또는 추가함을 배제하지 않는다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

또한, 본 실시예에서, 리패시베이션(repassivation)이란 반도체 패키지 공정을 위해 제공받은 웨이퍼 또는 전극패드에 기 형성되어 있는 패시베이션에 대하여 후술되는 공정에서 패시베이션을 재 형성한다는 의미로 이해될 수 있다.

도 1은 본 발명의 일 실시예에 따른 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일 칩의 사시도이다.

도 1을 참조하면, 본 실시예의 TSV를 이용한 VCM의 코일 제조방법은 자이로 센서용 액추에이터, 손 떨림 보정기(OIS)용 액추에이터, RF(radio frequency)모듈, 전자카드 등과 같은 소형 장치 또는 모듈에 탑재되는 코일(200, 201)과, 그 코일(200, 201)을 구비한 코일 칩(101, 102)를 포함한 멀티스택 코일 구조체(100)를 제조할 수 있다.

본 발명의 멀티스택 코일 구조체(100)는 코일 전선 폭 5㎛ 이상, 코일을 포함한 구조체 두께 10 ~ 200㎛, 코일 사이 간격 50㎛ 이하의 규격을 만족할 수 있는 미세 선폭을 갖는 코일 제품일 수 있지만, 상기 수치범위값은 특정 수치로 한정되지 않을 수 있다.

멀티스택 코일 구조체(100)는 다수로 적층된 코일 칩(101, 102)으로 이루어질 수 있다. 예컨대, 멀티스택 코일 구조체(100)는 하기에 후술되는 제조방법에 의해 한정되는 반도체 칩 제조 방법에 의해 제조 가능한 코일 칩(101, 102)의 코일(200, 201)들과, 그 코일(200, 201)을 보호하고 있는 기판층(300) 또는 리패시베이션층(301)을 포함한다.

멀티스택 코일 구조체(100)는 사용처(예: 장치 또는 모듈)의 인덕턴스(inductance)를 향상시키면서, 체적을 상대적으로 감소시킬 수 있다.

이하, 코일(200, 201) 또는 멀티스택 코일 구조체(100)를 제조하기 위한 구체적인 제조 방법으로서, TSV를 이용한 VCM의 코일 제조방법을 설명한다.

도 2a는 본 발명에 따른 제조방법의 코일 패턴 공정을 설명하기 위한 단면도이고, 도 2b는 도 2a의 공정 이후의 홈 형성 공정을 설명하기 위한 단면도이다.

도 2a를 참조하면, 코일 패턴 공정(S100)은 도 1에 도시된 멀티스택 코일 구조체(100)의 평면적에 대응한 평면적을 갖는 기판(310)을 준비하는 과정을 포함한다.

여기서, 기판(310)은 반도체 웨이퍼 재질 또는 PCB(printed circuit board) 재질로 형성될 수 있다. 예컨대, 도 2a의 기판(310)에는 실리콘 웨이퍼, 글래스 웨이퍼, 사파이어, 갈륨비소 웨이퍼 등 다양한 반도체 웨이퍼 재질이 사용될 수 있고, 기판(310)으로 사용 가능한 유전체, 합성수지 또는 필름 등이 사용 가능하다.

또한, 코일 패턴 공정(S100)에는 다양한 포토레지스트, 폴리머(polymer) 등, 또는 리소그래피(lithography)가 가능한 필름(10)이 상기 기판(310) 상에 형성되는 과정이 포함된다.

코일 패턴 공정(S100)의 포토레지스트 도포 과정은 기판(310)을 세척한 후, 시드(seed) 금속층을 형성하지 않고 상기 포토레지스트막(10)이 상기 기판(310)의 상면에 직접 형성되어 기존 기술에 비하여 공정수를 줄일 수 있다.

코일 패턴 공정(S100)은 보이스코일모터(voice coil motor, VCM)의 코일 형상에 대응한 마스크 패턴을 갖는 노광 마스크(미도시)를 이용하여 포토레지스트막(10)에 코일 패턴(12)을 형성하는 과정들로 이루어져 있다.

예컨대, 코일 패턴 공정(S100)은 포토레지스트막(10) 위에 상기 노광 마스크를 정렬하는 과정과, 노광 마스크를 통한 빛에 노출되어 약해진 포토레지스트(11)를 제거하여 도 2b에 보이는 코일 패턴(12)을 현상하는 과정을 포함한다.

여기서, 코일 패턴(12)은 도 1을 참조 할 때, X-Y평면을 기준으로 연장되어 감겨진 형태(winding shape)의 그루브(groove) 형상으로 도 2b의 기판(310) 상에 형성된다. 즉, 감겨진 형태의 그루브 형상은 본 실시예에서 코일 형상으로 정의되지만 한정하지는 않는다. 즉, 그루브 형상 또는 검겨진 형태는 설명의 용이성을 위해 도시되었지만, 반드시 해당 형상으로만 한정되지 않을 수 있다.

도 2b를 참조하면, 홈 형성 공정(S110)에서는 코일 패턴(12) 아래, 즉 코일 패턴(12)의 바닥면에 대응하는 곳을 기준으로, 상기 기판(310)이 관통되지 않도록 식각이 이루어지고, 그 결과 기판(310)의 상부에 상기 코일 형상에 대응한 형상의 TSV(320)가 형성된다.

TSV(320)는 반도체 또는 반도체 패키지 기술과 유사한 것으로서, 초정밀 미세한 피치간격의 코일을 만들 수 있게 해준다.

이때, TSV(320)는 일측 방향(예: 상향)으로만 개방된 그루브(groove) 구조물일 수 있다.

TSV(320)는 플라즈마 드라이 식각(plasma dry etching)으로 코일 패턴(12) 아래의 기판(310)을 코일 두께만큼 식각하는 과정을 통해 형성될 수 있다.

식각하는 과정 이후에는 코일 패턴(12) 등에 해당하는 잔여 포토레지스트를 기판(310)으로부터 제거하는 과정이 이루어 진다.

이렇게 제조된 코일 형상의 TSV(320)를 갖는 기판(310)은 도 2c에 도시된 바와 같이, TSV(320)의 내표면과 기판(310)의 상면에 보호막(330, 340)을 형성하는 피막 공정(S120)을 거치게 된다.

도 2c는 도 2b의 공정 이후의 피막 공정을 설명하기 위한 단면도이다.

도 2c를 참조하면, 피막 공정(S120)에서 보호막(330, 340)은 PECVD(Plasma Enhanced chemical vapor deposition)에 의해 TSV(S320)의 내표면인 내측면 및 저면과 상기 기판(310)의 상면에 증착된 제 1 보호막(330)과, 스퍼터링(sputtering)에 의해 상기 제 1 보호막(330)에 증착된 제 2 보호막(340)으로 이루어져 있다.

보호막(330, 340)은 예컨대 프라이머층과 같은 역할을 할 수 있어서 기판(310)과 도금 재질(plating materials)간 밀착성 극대화를 통해 도금 품질을 안정화시킬 수 있고, 제작하려는 코일 또는 코일 주변에 보이드(void)가 형성되는 문제를 해결할 수 있다.

여기서, 도금 재질(plating materials)은 구리와, 구리 합금과, 구리를 함유한 알루미늄 합금과, 은과, 니켈 및 주석을 함유한 은 합금 중 어느 하나일 수 있다.

도 2d는 도 2c의 공정 이후의 코일 도금 공정을 설명하기 위한 단면도이고, 도 2e는 도 2d의 공정 이후의 코일 칩 공정을 설명하기 위한 단면도이다.

도 2c 및 도 2d를 참조하면, 코일 도금 공정(S130)은 보호막(330, 340)이 형성된 기판(310)의 외곽 부위에 형성된 도금 패턴(13)을 이용하여 제 1 코일(210)을 도금하는 것을 의미한다.

도금 패턴(13)은 기판(310)의 외곽 부위에만 형성되기 때문에, 코일 도금 자체를 간소화할 수 있다.

피막 공정(S120) 이후에는 포토레지스트의 도포, 정렬, 노광 및 현상을 통해서, 기판(310)의 외곽 부위를 따라 연장된 벽체 형상의 도금 패턴(13)을 형성하는 과정이 이루어진다.

도 2c에 보이듯이, 도금 패턴(13)의 내측 위치에 배치된 TSV(320) 내부의 홈 공간(321)과 상기 홈 공간 위쪽 주변 공간(322)에 대한 도금(plating) 또는 과 도금(over plating)이 이루어짐에 따라서, 도 2d에 도시된 바와 같은 제 1 코일(210)이 만들어지는 과정이 이루어진다.

즉, 이 과정은 제 1 코일(210)을 도금하는 과정으로 이해되며, 어떠한 보이드 공간도 TSV(320) 내부에 형성되지 않도록, 도 2d와 같이, 도금층의 최대 두께(H1)가 홈 공간(321)의 깊이(H2)보다 크게 형성되는 것이 바람직하다.

도금에 관련된 과정 이후에는 도 2c의 도금 패턴(13)에 해당하는 잔여 포토레지스트는 도 2d에 도시된 바와 같이 기판(310)으로부터 제거된다.

본 실시예의 제조방법은 제 1 코일(210) 및 기판(310)의 상부(V)를 제거하여, 코일 칩의 두께를 조절하거나, 보이드 공간 또는 불필요 부위를 제거함으로써, 평활한 상면이 형성된 제 1 코일베이스부(400)를 만드는 코일 칩 공정(S140)을 포함한다.

부연 설명하면, 코일 칩 공정(S140)은 도 2d에 도시된 제 1 코일(210)의 기판(310)의 상부(V)에 대하여 CMP(chemical mechanical polishing) 과정 또는 습식 에칭(wet-etching) 과정을 행하여, 도 2e와 같이, 제 1 코일(210)의 상부의 레벨과 상기 기판의(310) 상부의 레벨이 동일하게 만든다.

제 1 코일베이스부(400)는 하기에 설명할 코일 칩의 기본 코일 구조체로서 다양한 형태의 멀티스택 코일 구조체에 적용될 수 있다.

제 1 코일베이스부(400)의 제 1 코일(210)은 후술되는 설명에서 앞서 언급한 코일 등을 지칭할 수 있다.

본 실시예에서 코일 형상은 보호막(330, 340)에 의해 구획된 제 1 코일(210) 또는 앞서 설명한 코일 등이 X-Y평면을 기준으로 연장되어 감겨진 형태를 갖도록 형성되어 있는 것을 의미할 수 있고, 반드시 한정되진 않는다.

도 2f는 도 2e의 제 1 코일베이스부를 적용한 제 1 코일 칩의 단면도이고, 도 2g는 도 2f의 선 L-L을 따라 절단한 단면도이다.

도 2f 및 도 2g를 참조하면, 앞서 언급한 코일 칩 공정(S140)에는 제 1 코일 칩(500)을 만들기 위한 과정들(S150)이 더 포함된다.

위의 과정들(S150)은, 제 1 코일베이스부(400)를 덮도록 제 1 리패시베이션(repassivation)층(430)을 만드는 과정과, 상기 제 1 코일(210)의 끝단 위에 해당하는 상기 제 1 리패시베이션층(430)의 일부분에 범핑부(bumping portion) 또는 재배치부(redistribution layer portion) 중 어느 하나에 해당하는 접속부(220)를 만드는 과정으로 완료될 수 있으며, 상기 제 1 리패시베이션층(430) 위에 코일 패턴 또는 코일 형상의 홈(451)을 갖는 제 2 리패시베이션층(450)을 만드는 과정과, 상기 코일 형상의 홈(451)을 도금하여, 상기 접속부(220)와 전기적으로 연결된 제 2 코일(230)을 만드는 과정을 더 포함할 수 있다.

여기서, 접속부(220)는 구리와, 구리 합금과, 구리를 함유한 알루미늄 합금과, 은과, 니켈 및 주석을 함유한 은 합금 중 어느 하나의 재질로 형성되거나, 솔더 범프를 형성하기 위한 구성[예: UBM(under bump metallization) 및 솔더]의 재질 혹은 재배치층을 형성하기 위한 구성(RDL 전극 및 리패시베이션)의 재질로 이루어질 수 있다.

위의 과정들(S150)이 마무리 되면 도 2f 및 도 2g에 도시된 바와 같은 제 1 코일 칩(500)이 만들어진다. 제 1 코일 칩(500)의 내부에는, 접속부(220)를 제외하고, 제 1 코일(210)과 제 2 코일(230)이 제 1 리패시베이션층(430)을 기준으로 서로 전기적 및 물리적으로 구획되어 적층되어 있으므로, 적층 구조가 아닌 코일 제품에 비하여 상대적으로 자속 밀도를 증대시킬 수 있다.

도 3은 본 발명의 응용예에 따른 제 2 코일베이스부와 도 2e의 제 1 코일베이스부를 적용한 다른 코일 칩의 단면도이다.

후술되는 제 2 코일베이스부(600)는 도 2e의 제 1 코일베이스부(400)을 응용하여 제작할 수 있다.

제 2 코일베이스부(600)를 제 1 리패시베이션(repassivation)층(430)으로 분리하여 볼 경우, 제 2 코일베이스부(600)는 양측 방향으로 개방된 코일 형상의 제 2 TSV(610)와, 상기 제 2 TSV(610)에 도금된 코일(250)을 구비한다.

이러한 제 2 코일베이스부(600)를 만들기 위하여는, 상대적으로 큰 기판을 가지면서, 도 2e에 도시된 것과 동일한 구조의 다른 코일베이스부의 기판 일부를 제거하여 만들 수 있다.

캐리어 웨이퍼는 CMP(chemical mechanical polishing) 공정, 습식 에칭(wet-etching) 공정, 또는 레이저 식각 공정을 위한 상기 다른 코일베이스부의 기판 일부 제거 가공시의 지지 기반이 되거나 보강재로서의 역할도 담당할 수 있다.

도 3을 참조하면, 제 2 코일베이스부(600)의 코일(250)은 접속부(B)를 통해서 제 1 코일베이스부(400)의 제 1 코일(210)과 전기적으로 연결된다. 결과적으로 될 수 있다. 결과적으로, 도 2f에 도시된 것에 비교하여 유사한 적층 구조를 갖는 다른 코일 칩(640)이 만들어질 수 있다.

코일 칩(640)은 제 1 코일베이스부(400) 및 제 2 코일베이스부(600)에 각각 TSV(320, 610)를 가지고 있고, 접속부(B)를 제외하고 제 1 리패시베이션층(430)에 의해 상하 방향으로 구획 및 적층된 코일(210, 250)을 갖게 된다.

즉, 코일 칩(640)은 본 실시예의 제조방법에 의해 제조된 코일로서, 코일 형상의 TSV를 갖는 기판과, 상기 TSV에 도금된 제 1 코일(210)을 구비한 제 1 코일베이스부(400)와, 상기 제 1 코일베이스부(400)에 적층되며, 접속부(B)를 구비한 제 1 리패시베이션층(430)과, 상기 제 1 리패시베이션층(430)에 적층되며, 코일 형상의 제 2 TSV(610)에 도금된 코일(250)을 구비한 제 2 코일베이스부(600)를 포함하고, 상기 접속부(B)는 상기 제 1 코일(210)과 상기 제 2 TSV(610)의 코일(250)을 서로 전기적으로 접속하고 있을 수 있다.

도 4는 도 3의 접속부에 해당하는 범핑부의 확대도이고, 도 5는 도 3의 접속부에 해당하는 재배치부의 확대도이다.

도 3의 접속부(B)는 도 4에 도시한 바와 같이 UBM(221) 및 솔더(222)를 포함하는 범핑부(B1)일 수 있다.

또한, 도 3의 접속부(B)는 도 5에 도시한 바와 같이, 서로 접속되고 분지 방향으로 연장된 한 쌍의 RDL 전극(223, 224)를 포함하는 재배치부(B2)일 수 있다. 여기서, 재배치부(B2)는 RDL 전극(223, 224)을 서로 구획하는 리패시베이션층(225)을 포함할 수 있다. 또한, 재배치부(B2)는 리패시베이션층(225) 또는 상위 RDL 전극(224)을 덮고 있는 다른 리패시베이션층(226)을 포함할 수 있다. 또한, 재배치부(B2)는 상위 RDL 전극(224)에 접속된 솔더(227)를 포함할 수 있다.

또한, 하위 RDL 전극(223)은 제 1 코일(210)에 접속된다. 상위 RDL 전극(224)은 솔더(227)를 통해 코일(250)에 접속되거나, 경우에 따라 미 도시되어 있지만, 솔더(227) 없이 직접적으로 코일(250)에 접속될 수 있다.

범핑부(B1) 또는 RDL 전극(223, 224)의 평면 방향 연장 길이는 설계 기준에 따라 코일 전선 폭과 대등한 면적을 갖거나, 접속 위치를 변경시키도록 코일 전선 폭보다 크게 형성될 수 있다.

예컨대, 도 5의 재배치부(B2)는 도 2f, 도 2g에 도시된 바와 같은 접속부(220)처럼 형성되거나, 도 6에 도시된 바와 같이 코일 전선 폭(W)에 비해 상대적으로 큰 면적을 갖는 제 2 접속부(B3)일 수 있다.

이러한 접속부(B)의 면적 또는 형상 변경을 통해서, 코일들이 서로 연결되기 위한 방향성을 비교적 자유롭게 선택할 수 있게 된다.

이하, 본 실시예에 따른 TSV를 이용한 VCM의 코일 제조방법에 의해 제조된 코일의 다양한 단면 구조 또는 재질에 대하여 설명하고자 한다.

본 실시예의 멀티스택 코일 구조체는 2개의 코일을 적층하여 코일 칩 1개로 이루어질 수 있다.

예컨대, 본 실시예의 멀티스택 코일 구조체는 도 2f에 도시된 바와 같이, 코일 형상의 TSV(320)를 갖는 기판(310)과, 상기 TSV(320)에 도금된 제 1 코일(210)을 구비한 제 1 코일베이스부(400)를 포함할 수 있다. 여기서, 기판(310)은 웨이퍼 기판일 수 있다.

도 2f의 멀티스택 코일 구조체는 제 1 코일베이스부(400)에 형성되며, 상기 제 1 코일(210)과 전기적으로 연결되도록 범핑부(bumping portion) 또는 재배치부(redistribution layer portion) 또는 언더필부(underfill portion) 중 어느 하나로 이루어진 접속부(220)와, 상기 접속부(220)를 제외한 위치에서 상기 제 1 코일베이스부(400)를 덮고 있는 제 1 패시베이션층(430)과, 상기 제 1 리패시베이션층(430)에 형성되며, 코일 형상의 홈(451)을 갖는 제 2 리패시베이션층(450)과, 상기 코일 형상의 홈(451)에 도금되고, 상기 접속부(220)와 전기적으로 연결된 제 2 코일(230)을 포함하여 구성될 수 있다.

도 6은 코일 칩의 적층 관계를 도시한 단면도이다.

본 실시예의 제조방법에 의해 제조된 코일 또는 멀티스택 코일 구조체는, TSV 범핑 코일 칩과 스택 코일 칩의 적층 구조를 갖거나, 도 6에 도시된 3개의 코일 칩(C1, C2, C3) 또는 미 도시되어 있지만 2개의 코일 칩으로 구성될 수 있다.

도 6을 참조하면, 제 1 코일 칩(C1)은, 도 2f를 통해 설명한 것과 매우 유사하게 구성되어 있다. 제 1 코일(210)이 제 1 리패시베이션층(430)을 기준으로 칩의 하부의 웨이퍼 기판(310)에 형성되고, 제 2 코일(230)이 칩의 상부의 제 2 리패시베이션층(450)에 형성되고, 상기 제 1 코일(210)과 상기 제 2 코일(230)이 상기 제 1 리패시베이션층(430)의 제 1 접속부(220a)를 통해서 전기적으로 연결되도록 구성되어 있다.

이러한 제 1 코일 칩(C1)을 갖는 멀티스택 코일 구조체는 제 1 코일 칩(C1)에 적층되고, 상기 제 2 코일(230)과 접속된 제 2 접속부(B3)를 갖는 제 3 리패시베이션층(460)과, 상기 제 3 리패시베이션층(460)에 적층되고 상기 제 2 접속부(B3)와 전기적으로 연결된 제 3 코일(270)이 형성되어 있는 제 2 코일 칩(C2)을 포함할 수 있다.

또한, 상기 멀티스택 코일 구조체는 상기 제 2 코일 칩(C2)에 적층되고 상기 제 3 코일(270)과 전기적으로 연결된 제 3 접속부(B4)를 갖는 제 4 리패시베이션층(470); 및 상기 제 4 리패시베이션층(470)에 적층되고 상기 제 3 접속부(B4)와 전기적으로 연결된 제 5 코일(290)이 형성되어 있는 제 3 코일 칩(C3)을 포함할 수 있다.

아울러, 도시되어 있지는 않지만, 본 실시예는 제 1 코일베이스부와 제 2 코일베이스부들을 적층하여 만든 멀티스택 코일 구조체로 변형되거나, 본 실시예에서 사용 가능한 재질을 변경하여 다른 특성을 갖는 다양한 형태의 멀티스택 코일 구조체를 만들 수 있다.

예컨대, 기판의 재질은 PCB, 웨이퍼 재질 또는 본 실시예로서 적용 가능한 기타 재질로 이루어질 수 있다. 또한, 코일이 다단계로 적층되는 것에 의해서 자속 밀도도 증대될 수 있다.

또한, 멀티스택 코일 구조체는 PCB 재질의 기판만을 이용하여 제작되거나, 웨이퍼 재질만을 이용하거나, 또는 PCB 재질과 웨이퍼 재질을 혼용하여 제작될 수도 있다.

또한, 멀티스택 코일 구조체는 코일 칩의 저면에 접착필름으로 캐리어 웨이퍼를 부착함으로써, 구조적 강성을 보강한 형태로 사용될 수 있다.

기타, 멀티스택 코일 구조체는 임베디드 PCB 코일 칩과 PCB 재질로 이루어진 코일 칩 등을 적층하여 만들 수 있다.

여기서, 임베디드 PCB 코일 칩은 칩 상부 또는 칩 하부가 웨이퍼 재질과 PCB 재질로 형성된 하이브리드 구조로서 적층 또는 합체되어 있는 것일 수 있다.

이상의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 본질적 특성을 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능하다. 따라서, 본 발명에 표현된 실시예들은 본 발명의 기술적 사상을 한정하는 것이 아니라, 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 권리범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 특허청구범위에 의하여 해석되어야 하고, 그와 동등하거나, 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100 : 멀티스택 코일 구조체 101, 102 : 코일 칩
200, 201, 210, 230, 250 : 코일 220 : 접속부
300 : 기판층 301 : 리패시베이션층
310 : 기판 400 : 제 1 코일베이스부
500 : 제 1 코일 칩 600 : 제 2 코일베이스부

Claims (13)

1. 기판 상에 포토레지스트막을 형성하고, 보이스코일모터(voice coil motor, VCM)의 코일 형상에 대응한 마스크 패턴을 갖는 노광 마스크를 이용하여 상기 포토레지스트막에 코일 패턴을 형성하는 코일 패턴 공정;
   상기 코일 패턴 아래의 상기 기판이 관통되지 않도록 식각하여 상기 기판의 상부에 상기 코일 형상에 대응한 형상의 TSV(Through-Silicon Via)를 형성하는 홈 형성 공정;
   상기 TSV의 내표면과 상기 기판의 상면에 보호막을 형성하는 피막 공정;
   상기 보호막이 형성된 기판의 외곽 부위에 형성된 도금 패턴을 이용하여 제 1 코일을 도금하는 코일 도금 공정; 및
   상기 제 1 코일 및 기판의 상부를 제거하여 제 1 코일베이스부를 만드는 코일 칩 공정을 포함하며,
   상기 코일 칩 공정은,
   상기 제 1 코일의 상부 및 상기 기판의 상부에 대하여 CMP(chemical mechanical polishing) 과정 또는 습식 에칭(wet-etching) 과정을 행하여, 상기 제 1 코일의 상부의 레벨과 상기 기판의 상부의 레벨이 동일하게 만드는 것이며,
   상기 제 1 코일베이스부를 덮도록 제 1 리패시베이션(repassivation)층을 만드는 과정;
   상기 제 1 코일의 끝단 위에 해당하는 상기 제 1 리패시베이션층의 일부분에 범핑부(bumping portion) 또는 재배치부(redistribution layer portion) 중 어느 하나에 해당하는 접속부를 만드는 과정;
   상기 제 1 리패시베이션층 위에 코일 패턴 또는 코일 형상의 홈을 갖는 제 2 리패시베이션층을 만드는 과정; 및
   상기 코일 형상의 홈을 도금하여, 상기 접속부와 전기적으로 연결된 제 2 코일을 만드는 과정을 포함하는 것
   인 TSV를 이용한 VCM의 코일 제조방법.
   
2. 제 1 항에 있어서,
   상기 코일 패턴 공정은,
   상기 포토레지스트막을 형성하기 전에 기판을 세척한 후, 시드(seed) 금속층을 형성하지 않고 상기 포토레지스트막이 상기 기판의 상면에 직접 형성되는 것
   인 TSV를 이용한 VCM의 코일 제조방법.
   
3. 제 1 항에 있어서,
   상기 코일 패턴 공정은,
   상기 포토레지스트막 위에 상기 노광 마스크를 정렬하는 과정, 및
   상기 노광 마스크를 통한 빛에 노출되어 약해진 포토레지스트를 제거하여 상기 코일 패턴을 현상하는 과정을 포함하는 것
   인 TSV를 이용한 VCM의 코일 제조방법.
   
4. 제 1 항에 있어서,
   상기 홈 형성 공정은,
   플라즈마 드라이 식각(plasma dry etching)으로 상기 코일 패턴 아래의 상기 기판을 코일 두께만큼 식각하여 상기 TSV를 형성하는 과정, 및
   상기 기판으로부터 잔여 포토레지스트를 제거하는 과정을 포함하는 것
   인 TSV를 이용한 VCM의 코일 제조방법.
   
5. 제 1 항에 있어서,
   상기 보호막은,
   PECVD(Plasma Enhanced chemical vapor deposition)에 의해 상기 TSV의 내표면인 내측면 및 저면과 상기 기판의 상면에 증착된 제 1 보호막, 및
   스퍼터링(sputtering)에 의해 상기 제 1 보호막에 증착된 제 2 보호막으로 이루어진 것
   인 TSV를 이용한 VCM의 코일 제조방법.
   
6. 제 1 항에 있어서,
   상기 코일 도금 공정은,
   상기 피막 공정 이후에 포토레지스트를 도포, 정렬, 노광 및 현상하여 상기 외곽 부위를 따라 연장된 벽체 형상의 상기 도금 패턴을 형성하는 과정과,
   상기 도금 패턴의 내측 위치에 배치된 상기 TSV 내부의 홈 공간과 상기 홈 공간 위쪽 주변 공간에 상기 제 1 코일을 도금하는 과정, 및
   상기 도금 패턴에 해당하는 잔여 포토레지스트를 상기 기판으로부터 제거하는 과정을 포함하는 것
   인 TSV를 이용한 VCM의 코일 제조방법.
   
7. 제 1 항에 있어서,
   상기 코일 형상은,
   상기 보호막에 의해 구획된 상기 제 1 코일이 X-Y평면을 기준으로 연장되어 감겨진 형태(winding shape)를 갖도록 형성되어 있는 것
   TSV를 이용한 VCM의 코일 제조방법.
   
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제

Images