JP2022136019A - インダクタが集積された埋め込み支持フレーム、基板及びその製造方法 - Google Patents

インダクタが集積された埋め込み支持フレーム、基板及びその製造方法 Download PDF

Info

Publication number
JP2022136019A
JP2022136019A JP2022032311A JP2022032311A JP2022136019A JP 2022136019 A JP2022136019 A JP 2022136019A JP 2022032311 A JP2022032311 A JP 2022032311A JP 2022032311 A JP2022032311 A JP 2022032311A JP 2022136019 A JP2022136019 A JP 2022136019A
Authority
JP
Japan
Prior art keywords
layer
core
magnetic core
conductive copper
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022032311A
Other languages
English (en)
Other versions
JP7378525B2 (ja
Inventor
ケンメイ チェン
Xianming Chen
ウェンシ ワン
Wenshi Wang
レイ フェン
Lei Feng
ベンキア フアン
Benxia Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2022136019A publication Critical patent/JP2022136019A/ja
Application granted granted Critical
Publication of JP7378525B2 publication Critical patent/JP7378525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/045—Fixed inductances of the signal type  with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/0206—Manufacturing of magnetic cores by mechanical means
    • H01F41/0246—Manufacturing of magnetic circuits by moulding or by pressing powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】インダクタが集積された埋め込み支持フレーム、基板及びその製造方法を提供する。【解決手段】埋め込み支持フレーム１００は、コア媒体層１２０と、コア媒体層１２０を貫通し、実装デバイスを埋め込むための貫通開口１１０と、コア媒体層１２０に埋め込まれた磁気コア１４１及び磁気コア１４１に巻回されたインダクタコイル１４２を含むインダクタ１４０とを含む。貫通開口１１０及びインダクタ１４０の周囲には、コア媒体層１２０を貫通する少なくとも1つの導電性銅ピラー１３０が設けられている。【選択図】図２

Description

本明細書の実施例は、半導体パッケージの技術分野に関し、特にインダクタが集積された埋め込み支持フレーム、基板及びその製造方法に関する。
電子技術の継続的な発展に伴い、コンピュータや電気通信設備等の消費電子製品の集積度は益々高くなっている。支持フレームを用いて埋め込み型チップを実現するパッケージング方法は、非常に発展して、実際の生産に適用され、市場における電子デバイスのサイズの小型化、薄型化、高集積化の要求を満たしている。
しかしながら、従来技術で埋め込まれた受動デバイスは、コンデンサ及び抵抗だけであり、体積がより大きいインダクタを埋め込むことができなかった。体積がより大きいインダクタに対し、表面実装方式のみで埋め込みパッケージ基板のパッドに固定できる。当該技術案は、製造プロセスが成熟しているが、表面2次実装を行うことが必要であるため、生産プロセスや生産コストが増加するだけでなく、現在の小型化、高集積の市場の要求を満たすことができない。
これを鑑みて、本明細書の1つ以上の実施例は、従来技術における埋め込み型支持フレームにインダクタを埋め込むことがきないという技術的課題を解決するために、インダクタが集積された埋め込み支持フレーム、埋め込みパッケージ基板及びその製造方法を提供することを目的とする。
上記目的に基づいて、第1の態様において、本明細書の1つ以上の実施例は、
インダクタが集積された埋め込み支持フレームであって、
コア媒体層、
前記コア媒体層を貫通し、実装デバイスを埋め込むための貫通開口、
前記コア媒体層に埋め込まれた磁気コア、及び前記磁気コアに巻回されたインダクタコイルを含むインダクタ、を含み、
前記貫通開口及び前記インダクタの周囲に、前記コア媒体層を貫通する少なくとも1つの導電性銅ピラーが設けられている、埋め込み支持フレーム
を提供する。
任意に、前記コア媒体層は、ベンゾシクロブテン樹脂、ポリフェニレンエーテル、ポリイミド、エポキシ樹脂又はポリエチレンを含む。
任意に、前記磁気コアは軟磁性材料を含み、前記軟磁性材料は、ダストコア、マンガン亜鉛フェライト、及びニッケル亜鉛フェライトからなる群から選択される少なくとも1つである。
任意に、前記インダクタコイルは、前記磁気コアの上下表面におけるインダクタ配線層、及び前記磁気コアの両側で前記インダクタ配線層に導通接続された導電性銅ピラーを含む。
任意に、前記磁気コアは、中実の長方形、中空の長方形、及び環形状からなる群から選択される形状を有する。
第2の態様において、本明細書の1つ以上の実施例は、
インダクタが集積された埋め込みパッケージ基板であって、
前記いずれか1項に記載の埋め込み支持フレーム、
前記貫通開口内に埋め込まれ、前記貫通開口の側壁との間が封止材で充填されたデバイス、
を含み、且つ
前記コア媒体層の上下表面にそれぞれ第1配線層及び第2配線層が設けられ、前記第1配線層及び前記第2配線層が前記導電性銅ピラーを介して互いに導通接続されている、埋め込みパッケージ基板
を提供する。
任意に、前記第1配線層及び前記第2配線層の外表面にソルダーレジスト層及びソルダーレジスト層開窓が設けられている。
任意に、前記デバイスの端子が、前記導電性銅ピラーを介して前記ソルダーレジスト層開窓にファンアウト接続されている。
第3の態様において、本明細書の1つ以上の実施例は、下記の工程を含む、インダクタが集積された埋め込み支持フレームの製造方法を提供する。
(a)仮キャリアボードの表面に第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーを形成する工程であって、前記第1磁気コアの周囲に前記第1導電性銅ピラーが形成されている工程、
(b)前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの表面に第1コア媒体層を積層し、前記第1コア媒体層を薄くして、前記第1導電性銅ピラー及び前記第1犠牲銅ピラーの第1端面を露出させる工程、
(c)前記仮キャリアボードを除去して、前記第1磁気コア、前記第1導電性銅ピラー及び前記第1犠牲銅ピラーの第2端面を露出させる工程、
(d)前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーに対応する位置に、第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーを形成して、前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの第2端面と、前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーの第2端面とを位置合わせて接続する工程、
(e)前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーに第2コア媒体層を積層し、前記第2コア媒体層を薄くして、前記第2導電性銅ピラー及び前記第2犠牲銅ピラーの第1端面を露出させる工程、
(f)前記第1コア媒体層及び前記第2コア媒体層の表面にインダクタ配線層を形成し、前記インダクタ配線層と、前記第1磁気コア及び前記第2磁気コアの周囲に分布されている前記第1導電性銅ピラー及び前記第2導電性銅ピラーとを導通接続して、スパイラルインダクタコイルを形成する工程、
(g)前記犠牲銅ピラーをエッチングして、前記コア媒体層を貫通する貫通開口を形成する工程。
任意に、前記仮キャリアボードは、両面に二層銅箔が圧着された仮キャリアボードを含む。
任意に、工程(a)は
前記仮キャリアボードの表面に第1磁性材料層を施し、前記第1磁性材料層をエッチングして、前記第1磁気コアを形成すること、
前記仮キャリアボードに第1フォトレジスト層を施し、パターン化して第1パターンを形成し、第1導電性銅ピラー及び第1犠牲銅ピラーをめっき形成し、前記第1磁気コアの周囲に前記第1導電性銅ピラーが形成されるようにすること、
前記第1フォトレジスト層を除去すること、
をさらに含む。
任意に、工程(d)は
前記第1磁気コアを露出した第1コア媒体層に第2磁性材料層を施し、前記第2磁性材料層をエッチングして、前記第1磁気コアに対応する位置に第2磁気コアを形成すること、
前記第2磁気コアを露出した第1コア媒体層に第2フォトレジスト層を施し、パターン化して、前記第1導電性銅ピラー及び第1犠牲銅ピラーと位置合わせされた第2パターンを形成し、第2導電性銅ピラー及び第2犠牲銅ピラーをめっき形成すること、
前記第2フォトレジスト層を除去し、前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの第2端面と、前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーの第2端面とを位置合わせて接続すること、
をさらに含む。
任意に、工程(f)は
前記第1コア媒体層及び第2コア媒体層の表面にシード層を施すこと、
前記シード層に第3フォトレジスト層を施し、パターン化して第3パターンを形成し、インダクタ配線層をめっき形成し、前記インダクタ配線層と、前記第1磁気コア及び前記第2磁気コアの周囲に分布されている前記第1導電性銅ピラー及び前記第2導電性銅ピラーとを導通接続して、スパイラルインダクタコイルを形成すること、
前記第3フォトレジスト層を除去すること、及び前記シード層をエッチング除去すること、
をさらに含む。
第4の態様において、本明細書の1つ以上の実施例は、
インダクタが集積された埋め込みパッケージ基板の製造方法であって、
前記いずれか1項に記載の埋め込み支持フレームの表面に粘着層を貼り付けること、
前記貫通開口内に露出した粘着層にデバイスを実装し、封止材を充填して前記デバイスを固定すること、
前記粘着層を除去すること、
をさらに含む製造方法を提供する。
任意に、前記製造方法は、
前記粘着層を除去した後、前記導電性銅ピラーを介して互いに導通接続されている第1配線層及び第2配線層を、前記コア媒体層の両表面にそれぞれ形成すること、
前記第1配線層及び前記第2配線層の外表面にソルダーレジスト層及びソルダーレジスト層開窓を形成すること、
をさらに含む。
上記から分かるように、本明細書の1つ以上の実施例により提供されるインダクタが集積された埋め込み支持フレーム、基板及びその製造方法は、埋め込み支持フレームの製造と同時にインダクタを埋め込み支持フレームに製造することにより、二次実装を必要とせず、生産プロセスを効果的に短縮して生産コストを低減することに有利であり、また、インダクタは埋め込み支持フレームに集積されているので、インダクタの表面実装によるパッケージ体積の増加の問題を効果的に解決し、小型化、高集積の埋込パッケージの要求を満たすことができる。
本明細書の1つ以上の実施例、又は従来技術における技術案をより明確に説明するために、以下は、実施例、又は従来技術の説明で使用されるべきである図面を簡単に説明する。以下の説明における図面は、本明細書の1つ以上の実施例に過ぎず、当業者にとって、創造的な労力をかけることなく、これらの図面に基づいて他の図面を獲得することができることは明らかである。
図１は従来の埋め込み型パッケージ基板の構造の概略図である。 図２は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの概略断面図である。 図３（ａ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームにおけるインダクタの平面構造概略図である。 図３（ｂ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームにおけるインダクタの平面構造概略図である。 図３（ｃ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームにおけるインダクタの平面構造概略図である。 図４は本明細書の実施例により提供される埋め込みパッケージ基板の概略断面図である。 図５（ａ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｂ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｃ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｄ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｅ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｆ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｇ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。 図５（ｈ）は本明細書の実施例により提供されるインダクタが集積された埋め込み支持フレームの製造工程の概略断面図である。
本開示の目的、技術案、および利点をより明確にするために、以下では、具体的な実施例を参照しつつ、添付の図面を参照しながら、本開示をさらに詳細に説明する。
なお、特に定義されない限り、本明細書の1つ以上の実施例に使用される技術用語または科学用語は、本開示が属する技術分野の当業者によって理解される通常の意味である。本明細書の1つ以上の実施例に使用される"第1"、"第2"及び類似語は、順序、数量、または重要性を意味するものではなく、異なる構成要素を区別するために使用されるだけである。「含む」または「含み」などの類似語は、単語の前に登場する要素または物体が、単語の後に登場する要素または物体およびその等価物を包含し、他の要素または物体を除外しないことを意味する。「接続する」又は「接する」等の類似用語は、物理的または機械的接続に限定されず、直接的または間接的を問わず、電気的接続を含むことができる。「上」、「下」、「左」、「右」等は、相対的な位置関係を示すためのものに過ぎず、記載される対象の絶対的な位置が変化すると、それに応じて相対的な位置関係も変化する可能性がある。
図1は、従来技術における埋め込み型パッケージ基板の構造の概略図であり、図に示すように、埋め込みパッケージ基板100'において、能動デバイス及びコンデンサ、抵抗がパッケージ基板に埋め込まれたが、インダクタ140'が基板表面に表貼りし、他の機能デバイスと電気的に接する。現在のパッケージ基板の生産設備は製作要求を満たすことができず、二次実装の技術方案を採用する必要があり、インダクタ140'の電極端子が錫端子であることを要求し、インダクタ140'の選択範囲を制限するだけでなく、プロセスフローを増加し、生産コストを増加する。また、インダクタ140'の体積がより大きいため、インダクタ140'を埋め込むことによりパッケージ基板の厚さ及び体積が著しく増加し、例えば、厚さが3～5mmに達する。これは、集積モジュールの小型化の要求を満たすことができないだけでなく、パッケージデバイスの更なる高集積化、小型化の要求に満たすことができない。
これを鑑みて、第1の態様において、本明細書の1つ以上の実施例は、インダクタが集積された埋め込み支持フレームを提供する。
図2に示すように、埋め込み支持フレーム100は、コア媒体層120と、コア媒体層120を貫通し、実装デバイスを埋め込むための貫通開口110と、コア媒体層120に埋め込まれた磁気コア141及び磁気コア141に巻回されたインダクタコイル142を含むインダクタ140とを含む。そのなか、貫通開口110及びインダクタ140の周囲にコア媒体層120を貫通する少なくとも1つの導電性銅ピラー130が設けられている。
本明細書の実施例の埋め込み支持フレーム、インダクタ、及び実装デバイスを埋め込むための貫通開口は、前記コア媒体層に埋め込まれ、インダクタの二次実装が不要であり、生産プロセスを効果的に短縮して生産コストを低減することに有利である。また、インダクタは埋め込み支持フレームに集積されているので、インダクタの表面実装によるパッケージ体積の増加の問題を効果的に解決し、小型化、高集積の埋込パッケージの要求を満たすことができる。
なお、埋め込まれるデバイスは、能動デバイスでも受動デバイスでも良い。
いくつかの実施例において、コア媒体層は、ベンゾシクロブテン樹脂、ポリフェニレンエーテル、ポリイミド、エポキシ樹脂又はポリエチレンを含む。
いくつかの実施例において、磁気コアは軟磁性材料を含み、前記軟磁性材料は、ダストコア、マンガン亜鉛フェライト、及びニッケル亜鉛フェライトからなる群から選択される少なくとも1つであり、例えば、ダストコアである。
いくつかの実施例において、図2～図3(c)を参照すると、前記インダクタコイルは、磁気コアの上下表面におけるインダクタ配線層、及び磁気コアの両側でインダクタ配線層に導通接続された導電性銅ピラーを含む。
任意に、前記磁気コアは、中実の長方形(図3(a)参照)、中空の長方形(図3(b)参照)及び環形状(図3(c)参照)からなる群から選択される形状を有する。
第2の態様において、図4に示すように、本明細書の1つ以上の実施例は、前記埋め込み支持フレームと、貫通開口内に埋め込まれ、且つ貫通開口の側壁との間が封止材370で充填されたデバイス360とを含み、且つコア媒体層330の上下表面にそれぞれ第1配線層310及び第2配線層320が設けられ、前記第1配線層310及び前記第2配線層320は、導電性銅ピラーを介して互いに導通接続されている、埋め込みパッケージ基板を提供する。
前記基板は、前記埋め込み支持フレームの全ての技術的特徴を有するため、対応する技術的効果を有することが理解されるべきであり、ここではその説明が省略される。
いくつかの実施例において、第1配線層310及び第2配線層320の外表面にソルダーレジスト層340及びソルダーレジスト層開窓350が設けられている。
いくつかの実施例において、デバイス360の端子が導電性銅ピラーを介して、ソルダーレジスト層開窓350にファンアウト接続されている。
このような構造により、ソルダーレジスト層開窓350を利用してインダクタ140及びデバイスの接続端子を外界に導通させることができる。
第3の態様において、本明細書の実施例は、埋め込み支持フレームの製造と同時にインダクタを形成して、支持フレームへのインダクタの埋め込みを実現する、インダクタが集積された埋め込み支持フレームの製造方法をさらに提供する。
図5(a)～5(h)を参照すると、インダクタが集積された埋め込み支持フレームの製造方法は、仮キャリアボードの表面に第1磁気コア141a、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aを形成する工程であって、前記第1磁気コア141aの周囲に第1導電性銅ピラー130aが形成されている工程を含む（工程(a) 図5(a)～5(b)の通り）。
通常、仮キャリアボードは、両面に二層銅箔が圧着された仮キャリアボードを含む。具体的に、図5(a)を参照すると、仮キャリアボードは、コア層200と、コア層200の両表面にそれぞれ付着された二層銅箔とを備えることができる。ここで、前記二層銅箔は、物理的互いに圧着された第1銅箔210及び第2銅箔220を含む。任意に、コア層200の材料は、プリプレグ、銅張板又は金属シートであってもよい。前記プリプレグは、ガラス繊維強化エポキシ樹脂材料を含む。任意に、コア層200に隣接する第1銅箔210の厚さは、第2銅箔220の厚さよりも大きいである。このようにして、前記コア層200を後で剥離する要求を満たすことできるだけでなく、厚さがより小い第2銅箔220は、後のエッチング操作を容易にし、エッチングコストを低減するのにも役立つ。
なお、前記仮キャリアボードの両表面を前記支持フレームの作製に使用しても良い。実際の使用では、前記キャリアボードの両表面に同時に支持フレームを作製してもよく、あるいは、その一つを選択して支持フレームを作製してもよい。図5(a)～図5(b)は、製作プロセスにおける支持フレームの一つの表面のみを示している。
いくつかの実施例において、工程(a)は、下記の工程をさらに含む。
(a1)前記仮キャリアボードの表面に第1磁性材料層150aを施し、第1磁性材料層150aをエッチングして第1磁気コア141aを形成する。任意に、第1磁性層150aを施す方法は、圧着、スパッタリング、及びメッキ等を含み、エッチングにより第1磁気コア141aを形成する方法は、湿式化学エッチング、ドライエッチングを含む。当業者であれば、適切な施す方式及びエッチング方法を適宜に選択することができることを理解すべきであり、ここで限定されるものではない。
なお、特徴的なパターンを有する第1磁気コア141aをエッチング形成するために、エッチング前に第1磁性層150aにフォトレジスト層160aを施してパターン化する。
フォトレジスト層160aについてさらに説明すると、フォトレジストは、感光性ドライフィルム又は液体フォトレジストを含み、PCBフォトレジストは、フォトレジスト又はフォトレジスト剤としても知られ、紫外線、深紫外線、電子ビーム、イオンビーム、X線等の光又は放射線によってエッチング耐性薄膜材料に変化し、下層構造を保護するための遮蔽として機能する。本願のいくつかの実施例において、好ましくは感光性ドライフィルムを用いるが、感光性ドライフィルムに限定されない。
なお、本明細書の実施例の1つ以上の工程は、フォトレジストに関し、例えば、第1フォトレジスト層160bは、フォトレジスト層160aと同様な作用、材料を有し、以下ではその説明を省略する。
(a2)前記仮キャリアボードに第1フォトレジスト層160bを施し、パターン化して第1パターンを形成し、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aをめっき形成し、第1磁気コア141aの周囲に第1導電性銅ピラー130aが形成されるようにする（図5(b)の通り）。
(a3)第1フォトレジスト層160bを除去する。通常、フォトレジスト層の除去は、膜ストリッピングプロセスを用いることができる。当業者であれば、フォトレジスト層160aは、第1フォトレジスト層160b内に含まれることが理解される。
次に、第1磁気コア141a、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aの表面に第1コア媒体層120aを積層し、第1コア媒体層120aを薄くして、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aの第1端面を露出させる（工程(b)、図5(c)の通り）。通常、第1コア媒体層120aは、平板研削プロセスによって薄くされ、平坦化される。
その後、前記仮キャリアボードを除去して、第1磁気コア141a、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aの第2端面を露出させる（工程(c)、図5(c)参照）。任意に、物理的圧着された二層銅箔を中間から分離することによって、仮キャリアボードを除去し、第2銅箔220をエッチングして第1磁気コア141a、第1導電性銅ピラー130a、第1犠牲銅ピラー180aの第2端面を露出させる。
次に、第1磁気コア141a、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aに対応する位置に、第2磁気コア141b、第2導電性銅ピラー130b及び第2犠牲銅ピラー180bを形成して、前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの第2端面と、前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーの第2端面とを位置合わせて接続する（工程(d)、図5(d)～5(f)参照）。
なお、第1磁気コア141a及び第2磁気コア141bは、一緒になって磁気コアを構成し、第1導電性銅ピラー130a及び第2導電性銅ピラー130bは一緒になって導電性銅ピラー130を構成し、第1犠牲銅ピラー180a及び第2犠牲銅ピラー180bは、一緒になって犠牲銅ピラー180を構成する(図5(f)参照)。ここで、前記磁気コアの形状は限定されるものではなく、当業者は必要に応じて適宜形状の磁気コアを設計することができる。例示として、図3(a)～図3(c)を参照すると、前記磁気コアの形状は、中実の長方形、中空の長方形の開口型又は環形状等であってもよい。
なお、第2磁気コア141b、第2導電性銅ピラー130b及び第2犠牲銅ピラー180bは、第1磁気コア141a、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aと同様に形成される。
いくつかの実施例において、工程(d)は、下記の工程をさらに含む。
(d1)第1磁気コア141aを露出した第1コア媒体層120aに第2磁性材料層150bを施し、第2磁性材料層150bをエッチングして、第1磁気コア141aに対応する位置に第2磁気コア141bを形成する（図5(d)～5(e)）。
任意に、第2磁性層150bの材料は、第1磁性層150aの材料と同じである。第2磁気コア141b及び第1磁気コア141aの位置は、完全に一致するように合わせられている。特徴的なパターンを有する第2磁気コア141bをエッチング形成するために、エッチング前に第2磁性層150bにフォトレジスト層160cを施してパターン化する(図5(d)参照)。
(d2)第2磁気コア141bを露出した第1コア媒体層120aに第2フォトレジスト層160dを施し、パターン化して、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aと位置合わせされた第2パターンを形成し、第2導電性銅ピラー130b及び第2犠牲銅ピラー180bをめっき形成する(図5(e))。
(d3)第1磁気コア141a、第1導電性銅ピラー130a及び第1犠牲銅ピラー180aの第2端面と、第2磁気コア141b、第2導電性銅ピラー130b及び第2犠牲銅ピラー180bの第2端面と位置合わせされて接続されるように、第2フォトレジスト層160dを除去する。
その後、前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーに第2コア媒体層を積層し、前記第2コア媒体層を薄くして、第2導電性銅ピラー130b及び第2犠牲銅ピラー180bの第1端面を露出させる（工程(e)、図5(f)）。
なお、前記第2コア媒体層は、前記第1コア媒体層と同じ製造方法で製造され、ここで再度説明されることはなく、両者は、一緒になってコア媒体層を構成する。任意に、前記コア媒体層の材料は、プリプレグ、熱硬化性有機樹脂及び熱可塑性有機樹脂の少なくとも一つを含む。任意に、前記熱硬化性有機樹脂は、薄膜型樹脂(ABF)、エポキシ樹脂、ポリエステル樹脂、ビニルエステル樹脂，ビスマレイミドトリアジン樹脂(BT)、ポリイミド、シアネートエステル等から選択される。任意に、前記熱可塑性有機樹脂は、ポリエチレン、ポリ塩化ビニル、ポリプロピレン等から選択される。
次に、第1コア媒体層及び第2コア媒体層の表面にインダクタ配線層を形成し、前記インダクタ配線層と、第1磁気コア及び第2磁気コアの周囲に分布されている第1導電性銅ピラー及び第2導電性銅ピラーとを導通接続して、スパイラルインダクタコイル142を形成する（工程(f)、図5(g)）。
いくつかの実施例において、工程(f)は、下記の工程をさらに含む。
(f1)第1コア媒体層及び第2コア媒体層の表面にシード層190を施す。シード層190により、インダクタ配線層の強度及び安定性を高めることができる。任意に、前記シード層の材料は金属であり、任意に、前記金属はチタン及び/又は銅を含む。
(f2)シード層190に第3フォトレジスト層160eを施し、パターン化して第3パターンを形成し、インダクタ配線層142をめっき形成し、前記インダクタ配線層と、第1磁気コア及び第2磁気コアの周囲に分布されている第1導電性銅ピラー及び第2導電性銅ピラーとを導通接続してスパイラルインダクタコイルを形成する。このような工程により、磁気コア141及びインダクタコイル142は、一緒になってインダクタ140を構成する。
(f3)前記第3フォトレジスト層を除去し、前記シード層をエッチング除去する。
その後、前記犠牲銅ピラーをエッチングして、前記コア媒体層を貫通する貫通開口を形成する（工程(g)、図5(h)）。任意に、第4フォトレジスト層160fを施し、パターン化して第4パターンを形成して、犠牲銅ピラー180及びその間の領域を露出させる。この時、犠牲銅ピラー180を的確にエッチングして、貫通開口110を形成することができる。最後に、膜ストリッピングにより第4フォトレジスト層160fを除去して、前記インダクタが集積された埋め込み支持フレーム100を得ることができる(図2参照)。
このように、本明細書の実施例の技術案は、埋め込み支持フレームの製造と同時にインダクタを支持フレームに埋め込むことにより、二次実装を必要とせず、生産プロセスを効果的に短縮して生産コストを低減することに有利であり、また、インダクタは埋め込み支持フレームに集積されているので、インダクタの表面実装によるパッケージ体積の増加の問題を効果的に解決し、小型化、高集積の埋込パッケージの要求を満たすことができる。
第4の態様において、本開示の実施例は、
インダクタが集積された埋め込みパッケージ基板の製造方法であって、
前記の埋め込み支持フレームの表面に粘着層を貼り付けること、
貫通開口内に露出した粘着層にデバイスを実装し、封止材を充填してデバイスを固定すること、
前記粘着層を除去すること、
を含む製造方法をさらに提供する。
このような技術案により、デバイスを前記支持フレーム内に埋め込むことができ、デバイス及びインダクタを同時に基板に埋め込むパッケージを実現できる。
いくつかの実施例において、図4に示すように、前記埋め込みパッケージ基板の製造方法は、
前記粘着層を除去した後、導電性銅ピラーを介して互いに導通接続されている第1配線層310及び第2配線層320を、コア媒体層330の両表面にそれぞれ形成すること、
前記第1配線層及び前記第2配線層の外表面にソルダーレジスト層340及びソルダーレジスト層開窓350を形成すること、
をさらに含む。
このようにして、ソルダーレジスト層開窓350を利用してインダクタ140及びデバイスの接続端子を外界に導通させることができる。
当業者であれば、上記のいずれかの実施例の説明は、例示に過ぎず、特許請求の範囲を含む本開示の範囲がこれらの例に限定されることを示唆するものではないことが理解されるべきである。本開示の思想の下で、上記の実施例又は異なる実施例における技術的特徴を互いに組み合わせてもよく、工程は任意の順次で実現されてもよく、且つ上記のような本明細書の1つ以上の実施例の様々な態様の多くの他の変更があり、それらは、簡潔にするために詳細に提供されない。
本開示は、その具体的な実施例を持って説明されてきたが、上記の説明に照らして、これらの実施例の多くの代替、修正及び変形が当業者には明らかであろう。
本明細書の1つ以上の実施例は、添付の特許請求の範囲の広い範囲内に入る、そのような全ての代替、修正及び変形を包含することが意図されている。従って、本明細書の1つ以上の実施例の要旨及び原則の範囲内で行われた任意の省略、修正、同等な置き換え、改善等は、本開示の保護範囲に含まれるべきである。
100 埋め込み支持フレーム、100' 埋め込みパッケージ基板、110 貫通開口、120 コア媒体層、120a 第1コア媒体層、130 導電性銅ピラー、130a 第1導電性銅ピラー、130b 第2導電性銅ピラー、140 インダクタ、140' インダクタ、141 磁気コア、141a 第1磁気コア、141b 第2磁気コア、142 インダクタ配線層、142 インダクタコイル、142 スパイラルインダクタコイル、150a 第1磁性層、150a 第1磁性材料層、150b 第2磁性層、150b 第2磁性材料層、160a フォトレジスト層、160b 第1フォトレジスト層、160c フォトレジスト層、160d 第2フォトレジスト層、160e 第3フォトレジスト層、160f 第4フォトレジスト層、180 犠牲銅ピラー、180a 第1犠牲銅ピラー、180b 第2犠牲銅ピラー、190 シード層、200 コア層、210 第1銅箔、220 第2銅箔、310 第1配線層、320 第2配線層、330 コア媒体層、340 ソルダーレジスト層、350 ソルダーレジスト層開窓、360 デバイス、370 封止材

Claims (15)

  1. インダクタが集積された埋め込み支持フレームであって、
    コア媒体層、
    前記コア媒体層を貫通し、実装デバイスを埋め込むための貫通開口、
    前記コア媒体層に埋め込まれた磁気コア、及び前記磁気コアに巻回されたインダクタコイルを含むインダクタ、を含み、
    前記貫通開口及び前記インダクタの周囲に、前記コア媒体層を貫通する少なくとも1つの導電性銅ピラーが設けられている、埋め込み支持フレーム。
  2. 前記コア媒体層は、ベンゾシクロブテン樹脂、ポリフェニレンエーテル、ポリイミド、エポキシ樹脂又はポリエチレンを含む、請求項1に記載の埋め込み支持フレーム。
  3. 前記磁気コアは軟磁性材料を含み、前記軟磁性材料は、ダストコア、マンガン亜鉛フェライト、及びニッケル亜鉛フェライトからなる群から選択される少なくとも1つである、請求項1に記載の埋め込み支持フレーム。
  4. 前記インダクタコイルは、前記磁気コアの上下表面におけるインダクタ配線層、及び前記磁気コアの両側で前記インダクタ配線層に導通接続された導電性銅ピラーを含む、請求項3に記載の埋め込み支持フレーム。
  5. 前記磁気コアは、中実の長方形、中空の長方形、及び環形状からなる群から選択される形状を有する、請求項1に記載の埋め込み支持フレーム。
  6. インダクタが集積された埋め込みパッケージ基板であって、
    請求項1～5のいずれか1項に記載の埋め込み支持フレーム、
    前記貫通開口内に埋め込まれ、前記貫通開口の側壁との間が封止材で充填されたデバイス
    を含み、且つ
    前記コア媒体層の上下表面にそれぞれ第1配線層及び第2配線層が設けられ、前記第1配線層及び前記第2配線層が前記導電性銅ピラーを介して互いに導通接続されている、埋め込みパッケージ基板。
  7. 前記第1配線層及び前記第2配線層の外表面にソルダーレジスト層及びソルダーレジスト層開窓が設けられている、請求項6に記載の埋め込みパッケージ基板。
  8. 前記デバイスの端子が、前記導電性銅ピラーを介して前記ソルダーレジスト層開窓にファンアウト接続されている、請求項6に記載の埋め込みパッケージ基板。
  9. 下記の工程を含む、インダクタが集積された埋め込み支持フレームの製造方法。
    (a)仮キャリアボードの表面に第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーを形成する工程であって、前記第1磁気コアの周囲に前記第1導電性銅ピラーが形成されている工程、
    (b)前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの表面に第1コア媒体層を積層し、前記第1コア媒体層を薄くして、前記第1導電性銅ピラー及び前記第1犠牲銅ピラーの第1端面を露出させる工程、
    (c)前記仮キャリアボードを除去して、前記第1磁気コア、前記第1導電性銅ピラー及び前記第1犠牲銅ピラーの第2端面を露出させる工程、
    (d)前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーに対応する位置に、第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーを形成して、前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの第2端面と、前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーの第2端面とを位置合わせて接続する工程、
    (e)前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーに第2コア媒体層を積層し、前記第2コア媒体層を薄くして、前記第2導電性銅ピラー及び前記第2犠牲銅ピラーの第1端面を露出させる工程、
    (f)前記第1コア媒体層及び前記第2コア媒体層の表面にインダクタ配線層を形成し、前記インダクタ配線層と、前記第1磁気コア及び前記第2磁気コアの周囲に分布されている前記第1導電性銅ピラー及び前記第2導電性銅ピラーとを導通接続して、スパイラルインダクタコイルを形成する工程、
    (g)前記犠牲銅ピラーをエッチングして、前記コア媒体層を貫通する貫通開口を形成する工程。
  10. 前記仮キャリアボードは、両面に二層銅箔が圧着された仮キャリアボードを含む、請求項9に記載の製造方法。
  11. 工程(a)は、
    前記仮キャリアボードの表面に第1磁性材料層を施し、前記第1磁性材料層をエッチングして、前記第1磁気コアを形成すること、
    前記仮キャリアボードに第1フォトレジスト層を施し、パターン化して第1パターンを形成し、第1導電性銅ピラー及び第1犠牲銅ピラーをめっき形成して、前記第1磁気コアの周囲に前記第1導電性銅ピラーが形成されるようにすること、
    前記第1フォトレジスト層を除去すること、
    をさらに含む、請求項9に記載の製造方法。
  12. 工程(d)は、
    前記第1磁気コアを露出した第1コア媒体層に第2磁性材料層を施し、前記第2磁性材料層をエッチングして、前記第1磁気コアに対応する位置に第2磁気コアを形成すること、
    前記第2磁気コアを露出した第1コア媒体層に第2フォトレジスト層を施し、パターン化して、前記第1導電性銅ピラー及び第1犠牲銅ピラーと位置合わせされた第2パターンを形成し、第2導電性銅ピラー及び第2犠牲銅ピラーをめっき形成すること、
    前記第2フォトレジスト層を除去し、前記第1磁気コア、第1導電性銅ピラー及び第1犠牲銅ピラーの第2端面と、前記第2磁気コア、第2導電性銅ピラー及び第2犠牲銅ピラーの第2端面とを位置合わせて接続すること、
    をさらに含む、請求項9に記載の製造方法。
  13. 工程(f)は、
    前記第1コア媒体層及び第2コア媒体層の表面にシード層を施すこと、
    前記シード層に第3フォトレジスト層を施し、パターン化して第3パターンを形成し、インダクタ配線層をめっき形成し、前記インダクタ配線層と、前記第1磁気コア及び前記第2磁気コアの周囲に分布されている前記第1導電性銅ピラー及び前記第2導電性銅ピラーとを導通接続して、スパイラルインダクタコイルを形成すること、
    前記第3フォトレジスト層を除去し、且つ前記シード層をエッチング除去すること、
    をさらに含む、請求項9に記載の製造方法。
  14. インダクタが集積された埋め込みパッケージ基板の製造方法であって、
    請求項1～5のいずれか1項に記載の埋め込み支持フレームの表面に粘着層を貼り付けること、
    前記貫通開口内に露出した粘着層にデバイスを実装し、封止材を充填して前記デバイスを固定すること、
    前記粘着層を除去すること、
    を含む、製造方法。
  15. 前記粘着層を除去した後、前記導電性銅ピラーを介して互いに導通接続されている第1配線層及び第2配線層を、前記コア媒体層の両表面にそれぞれ形成すること、
    前記第1配線層及び前記第2配線層の外表面にソルダーレジスト層及びソルダーレジスト層開窓を形成すること、
    をさらに含む、請求項14に記載の製造方法。
JP2022032311A 2021-03-04 2022-03-03 インダクタが集積された埋め込み支持フレーム、基板及びその製造方法 Active JP7378525B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110241375.7 2021-03-04
CN202110241375.7A CN113053849B (zh) 2021-03-04 2021-03-04 集成电感的嵌埋支撑框架、基板及其制作方法

Publications (2)

Publication Number Publication Date
JP2022136019A true JP2022136019A (ja) 2022-09-15
JP7378525B2 JP7378525B2 (ja) 2023-11-13

Family

ID=76510012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022032311A Active JP7378525B2 (ja) 2021-03-04 2022-03-03 インダクタが集積された埋め込み支持フレーム、基板及びその製造方法

Country Status (5)

Country Link
US (1) US20220285088A1 (ja)
JP (1) JP7378525B2 (ja)
KR (1) KR102601066B1 (ja)
CN (1) CN113053849B (ja)
TW (1) TWI823278B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284237B (zh) * 2021-12-23 2022-07-19 长电集成电路(绍兴)有限公司 具有电源管理功能的金属布线层结构及其制备方法
CN115103509A (zh) * 2022-05-06 2022-09-23 珠海越亚半导体股份有限公司 一体电感嵌埋基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199886A1 (ja) * 2013-06-12 2014-12-18 株式会社村田製作所 通信装置および電子機器
WO2015125620A1 (ja) * 2014-02-24 2015-08-27 株式会社村田製作所 モジュール
JP2018508989A (ja) * 2015-02-05 2018-03-29 クアルコム，インコーポレイテッド パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ
JP2018078133A (ja) * 2016-11-07 2018-05-17 凸版印刷株式会社 コイル内蔵ガラス基板およびビルドアップ基板
JP2020035993A (ja) * 2018-08-27 2020-03-05 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
WO2020197643A1 (en) * 2019-03-28 2020-10-01 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531945B1 (en) * 2000-03-10 2003-03-11 Micron Technology, Inc. Integrated circuit inductor with a magnetic core
CN102933040A (zh) * 2012-10-23 2013-02-13 东莞生益电子有限公司 具有埋入电感器件的pcb板的制作方法
US9693461B2 (en) * 2014-04-16 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Magnetic-core three-dimensional (3D) inductors and packaging integration
CN104780719A (zh) * 2015-04-27 2015-07-15 博敏电子股份有限公司 印制电路板中埋入电感的方法及其印制电路板
JP6401119B2 (ja) * 2015-07-21 2018-10-03 太陽誘電株式会社 モジュール基板
US11398334B2 (en) * 2018-07-30 2022-07-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising embedded inductor with an inlay
CN110035603B (zh) * 2019-04-25 2021-08-03 电子科技大学 一种印制电路埋嵌电感的制备方法
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199886A1 (ja) * 2013-06-12 2014-12-18 株式会社村田製作所 通信装置および電子機器
WO2015125620A1 (ja) * 2014-02-24 2015-08-27 株式会社村田製作所 モジュール
JP2018508989A (ja) * 2015-02-05 2018-03-29 クアルコム，インコーポレイテッド パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ
JP2018078133A (ja) * 2016-11-07 2018-05-17 凸版印刷株式会社 コイル内蔵ガラス基板およびビルドアップ基板
JP2020035993A (ja) * 2018-08-27 2020-03-05 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
WO2020197643A1 (en) * 2019-03-28 2020-10-01 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator

Also Published As

Publication number Publication date
TW202236921A (zh) 2022-09-16
KR102601066B1 (ko) 2023-11-10
JP7378525B2 (ja) 2023-11-13
CN113053849A (zh) 2021-06-29
KR20220125180A (ko) 2022-09-14
TWI823278B (zh) 2023-11-21
CN113053849B (zh) 2022-02-15
US20220285088A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
JP2022136019A (ja) インダクタが集積された埋め込み支持フレーム、基板及びその製造方法
JP4191506B2 (ja) 高密度インダクタおよびその製造方法
KR101541570B1 (ko) 코일 부품 및 그 제조방법
KR100735492B1 (ko) 단차부를 갖는 인쇄회로기판을 이용한 카메라 모듈
US10541083B2 (en) Coil unit for power inductor
KR20180007897A (ko) 코일 부품 및 그 제조방법
WO2022012422A1 (zh) 封装基板制作方法
WO2021004459A1 (zh) 一种埋入式电路板及其制备方法
KR101878242B1 (ko) 배선 기판 및 그 제조 방법
US20090194866A1 (en) Semiconductor device having wiring line and manufacturing method thereof
KR102064041B1 (ko) 코일 부품
US8186043B2 (en) Method of manufacturing a circuit board
US10553346B2 (en) Thin film inductor and method of manufacturing the same
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR102557466B1 (ko) 리드 프레임 및 리드 프레임의 제조방법
JP2015115515A (ja) インダクタの製造方法
US20240221999A1 (en) Inductor structure and manufacturing method thereof
KR102624601B1 (ko) 파손, 휨 방지 및 복원 기능을 갖는 고강도 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
US20230239997A1 (en) Circuit signal enhancement method of circuit board and structure thereof
US20240195047A1 (en) Semiconductor package antenna structure and its manufacturing method
US20210134525A1 (en) Thin-film inductor and method for manufacturing the same
CN118367887A (zh) 声表面波滤波器的封装方法及封装结构
US20170215278A1 (en) Coreless substrate having primer layers adjacent to bottom and top outer metal layers
KR20240002751A (ko) 반도체 패키지의 제조 방법
CN117913496A (zh) 天线模块及其天线支撑基板与制法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231031

R150 Certificate of patent or registration of utility model

Ref document number: 7378525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150