KR101763852B1 - QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same - Google Patents

QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same Download PDF

Info

Publication number
KR101763852B1
KR101763852B1 KR1020170030580A KR20170030580A KR101763852B1 KR 101763852 B1 KR101763852 B1 KR 101763852B1 KR 1020170030580 A KR1020170030580 A KR 1020170030580A KR 20170030580 A KR20170030580 A KR 20170030580A KR 101763852 B1 KR101763852 B1 KR 101763852B1
Authority
KR
South Korea
Prior art keywords
mask sheet
lead frame
adhesive layer
bonding
temperature
Prior art date
Application number
KR1020170030580A
Other languages
Korean (ko)
Inventor
심창훈
최성환
황인혁
Original Assignee
(주)인랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인랩 filed Critical (주)인랩
Priority to KR1020170030580A priority Critical patent/KR101763852B1/en
Application granted granted Critical
Publication of KR101763852B1 publication Critical patent/KR101763852B1/en
Priority to TW106130490A priority patent/TWI664266B/en
Priority to MYPI2017703458A priority patent/MY193624A/en
Priority to CN201710867062.6A priority patent/CN108573946B/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

The present invention relates to a QFN semiconductor package, a manufacturing method thereof, and a mask sheet for manufacturing the QFN semiconductor package, which can achieve excellent die bonding and wire bonding, effectively suppress leakage of a sealing resin, and increase the reliability of the QFN semiconductor package, and increase productivity and efficiency in a manufacturing process. The QFN semiconductor package is manufactured by forming contact depth in an adhesive layer of the mask sheet through a lamination process of imprinting a lead frame on the mask sheet.

Description

QFN 반도체 패키지, 이의 제조방법 및 QFN 반도체 패키지 제조용 마스크 시트{QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same}QFN semiconductor package, method of manufacturing same, and mask sheet for manufacturing QFN semiconductor package [0001] This invention relates to a QFN semiconductor package,

본 발명은 QFN 반도체 패키지, 이의 제조방법 및 QFN 반도체 패키지 제조용 마스크 시트에 관한 것으로서, 보다 상세하게는 우수한 다이 접합성 및 와이어 접합성을 구현하고 봉지수지의 누설을 효과적으로 억제할 수 있고 이를 통해 QFN 반도체 패키지의 신뢰성과 제조 공정에서 생산성과 효율성을 높일 수 있는 QFN 반도체 패키지, 이의 제조방법 및 QFN 반도체 패키지 제조용 마스크 시트에 관한 것이다.The present invention relates to a QFN semiconductor package, a method of manufacturing the same, and a mask sheet for manufacturing a QFN semiconductor package. More particularly, the present invention relates to a QFN semiconductor package which realizes excellent die bonding and wire bonding and effectively suppresses leakage of a sealing resin, A manufacturing method thereof, and a mask sheet for manufacturing a QFN semiconductor package, which can improve reliability and productivity and efficiency in a manufacturing process.

일반적으로, 반도체 장치는 반도체 칩(Chip, IC))과 마더보드(Mother Board), 및 위 두 개의 부속장치를 접속시키기 위한 다양한 배선 기판(Substrates)으로 구성되며, 통상적으로 반도체 칩은 마더보드에 연결되기 전에 기판에 직접 부착되거나 또는 반도체 패키지의 형태로 기판과 조립된 후 마더보드에 연결이 되는 공정을 거치게 된다.Generally, a semiconductor device is composed of a semiconductor chip (Chip, IC), a mother board, and various wiring substrates for connecting the above two accessory devices. Typically, a semiconductor chip is connected to a mother board It is directly attached to the substrate before being connected or assembled with the substrate in the form of a semiconductor package, and then connected to the mother board.

지난 수 십 년간 퍼스널컴퓨터(Personal Computer, PC)에 의해 주도된 반도체기술은 주로 반도체 회로의 집적화에 중점을 두었지만, 최근 모바일(Mobile)에 의해 요구되고 있는 전자부품의 경박단소화 경향에 따라 반도체기술은 반도체패키지의 소형화와 박형화에 의한 집적도 향상에 주력하고 있는 실정이며 이를 위한 반도체장치의 제조공정 또한 지속적으로 변화되고 있다.In recent decades, semiconductor technologies led by personal computers (PCs) have focused mainly on the integration of semiconductor circuits, but recently, semiconductor devices such as semiconductors Technology is focused on miniaturization of semiconductor package and improvement of integration degree by thinning, and the manufacturing process of semiconductor device for this purpose is also continuously changed.

예로, QFN, Stacked CSP, WLP, Flip Chip Bare Die, Fine-Pitch BGA, MCP, MIS package 등의 경박단소 및 고부가가치 패키징 기술이 향후 시장을 주도할 것으로 전망되고 있다.For example, lightweight, high value-added packaging technologies such as QFN, Stacked CSP, WLP, Flip Chip Bare Die, Fine-Pitch BGA, MCP and MIS packages are expected to lead the market in the future.

이 중, QFN(Quad Flat Non-lead Package)은 CSP(Chip Scale Package)의 일종으로 그 크기가 작아 기판상의 접속면적을 줄이고 다수의 탑재량을 가능케 함으로써 종국에는 마더보드의 공간을 최대화시키는 효과를 지니고 있는데, 그 구조상 하부에 전기접속부가 노출되어 있는 상태에서 패키징 공정이 이루어져야만 하기 때문에 제조공정에서 노출부위를 점착 시트로 마스킹(masking)하는 공정이 필수적으로 요구된다.Among these, Quad Flat Non-lead Package (QFN) is a type of CSP (Chip Scale Package), which has a small size, which can reduce the connection area on the board and enable a large amount of payloads, thereby maximizing the space of the motherboard However, since the packaging process must be performed in a state in which the electrical connection portion is exposed on the lower part of the structure, a process of masking the exposed portion to the adhesive sheet in the manufacturing process is indispensably required.

이러한 QFN 반도체 패키지의 제조 방법은 개략적으로 아래 순서로 이루어진다.A method of manufacturing such a QFN semiconductor package is schematically described below.

리드프레임의 한쪽 면에 마스크 시트를 부착시킨 다음, 리드 프레임 상에 형성된 반도체소자 탑재부(다이 패드, 또는 리드 패드)에 반도체 칩을 개별적으로 탑재한다.A mask sheet is attached to one side of the lead frame, and semiconductor chips are individually mounted on the semiconductor element mounting portion (die pad or lead pad) formed on the lead frame.

리드프레임의 각 반도체 칩 탑재부 주위로 배열된 리드와 반도체 칩을 본딩 와이어에 의해 전기적으로 연결한다.The lead arranged around each semiconductor chip mounting portion of the lead frame and the semiconductor chip are electrically connected by a bonding wire.

리드프레임에 탑재된 상기 반도체 칩을 봉지 수지로 봉지한다.The semiconductor chip mounted on the lead frame is sealed with an encapsulating resin.

리드프레임으로부터 점착 시트를 박리하여 QFN 패키지가 배열된 QFN 유닛을 형성한다.The adhesive sheet is peeled from the lead frame to form a QFN unit in which the QFN packages are arranged.

QFN 유닛을 각 QFN 패키지의 외주를 따라 쏘우잉(Sawing)함으로써 개별 QFN 반도체 패키지를 제조하게 된다.Sawing the QFN unit along the perimeter of each QFN package produces a separate QFN semiconductor package.

또한 QFN 반도체 패키지를 제조하는 데 사용되는 종래의 마스크 시트는 시트 상에 구비된 점착제층 또는 접착체층의 물리적 그리고 화학적 성상에 따라 상온(20~35℃)에서 리드 프레임에 부착되는 상온 점착형 시트, 또는 리드 프레임에 가접된 상태에서 임의의 온도(170℃ 이상)를 가함으로써 리드 프레임에 부착되는 가열 접착형 시트가 알려져 있다.In addition, the conventional mask sheet used for manufacturing the QFN semiconductor package is a conventional pressure-sensitive adhesive sheet adhered to the lead frame at room temperature (20 to 35 ° C) according to the physical and chemical properties of the pressure-sensitive adhesive layer or adhesive layer provided on the sheet, Or adhered to a lead frame by applying an arbitrary temperature (170 DEG C or more) while being in contact with the lead frame.

종래에 알려져 있는 상온 점착형 시트의 점착제 구성 성분으로는 주로 아크릴계, 실리콘계 등이 있으며 가열 접착형 시트의 접착제 구성 성분으로는 열경화성수지, 또는 열가소성수지로서, 주로 에폭시계, 폴리이미드계, 에폭시-고무 배합계, 실록산-이미드 배합계 등이 있다.Examples of conventional pressure-sensitive adhesive sheets for pressure-sensitive adhesive sheets include acrylics, silicones, and the like. As the adhesive component of the heat-adhesive sheet, thermosetting resins or thermoplastic resins are mainly used. Epoxy resins, polyimides, A siloxane-imide blend system, and the like.

그러나, 상온 점착형 시트는 점착제층의 감압(Pressure Sensitive)특성으로 인해 리드 프레임에 용이하게 부착할 수 있지만 고온에서의 점착유지력(Holding Power)과 탄성율의 부족으로 인해 와이어 본딩 시 열압착(Thermo-compression) 강도를 분산시켜 와이어의 접합력을 저하시키고 봉지 공정에서 봉지수지의 누설이 쉽게 발생할 우려가 있으며, 또한 고온공정의 열이력에 따른 열화를 견디지 못하고 응집파괴가 발생함으로써 반도체 장치를 심각하게 오염시키는 문제가 근본적으로 해결되지 못하고 있다.However, since the pressure-sensitive property of the pressure-sensitive adhesive layer of the room temperature adhesive sheet can be easily attached to the lead frame, due to lack of holding power at high temperature and elasticity, compression strength of the wire is lowered and the bonding strength of the wire is lowered and leakage of the encapsulating resin easily occurs in the encapsulating process. Also, since the cohesive failure occurs due to the deterioration due to the thermal history of the high temperature process, The problem is fundamentally unresolved.

반면에, 가열 접착형 시트는 상온 점착형 시트에 비해 상대적으로 유리전이온도(이하, Tg) 및 응집력과 탄성율이 높아 QFN패키지 제조과정의 고온공정에 적합한 시트로 제안되고 있다. On the other hand, the heat-adhesive sheet has a glass transition temperature (hereinafter referred to as Tg), a cohesive force and a modulus of elasticity, which are relatively high as compared with a room temperature adhesive sheet, and are proposed as a sheet suitable for a high temperature process in a QFN package manufacturing process.

예를 들어, 한국 공개특허공보 제2002-0060143호에서는 상온 점착형 시트의 단점을 개선한 마스크 시트로서 기재 상에 폴리이미드 수지를 구비하여, 봉지수지의 누설이 적고 와이어 접합성이 우수한 마스크 시트를 제안하였다. 그러나, 초기에 리드프레임과 상기 시트를 부착 시 상온에서 리드프레임이나 배선 기판에 접착되지 않기 때문에 라미네이션(Lamination)과정에서 가열 처리를 통해 강한 접착력을 구현할 필요가 있고 이 과정에서 서로 다른 이종 물질간(금속/플라스틱)의 열팽창율 차이로 인한 정렬 결함이 발생하기 용이하며 이로 인해 와이어 접합 시에 접합 강도를 분산시켜 결국 접합신뢰성을 저하시키는 문제와 봉지공정에서 봉지수지의 누설이 여전히 발생한다는 문제점이 있다.For example, Korean Patent Laid-Open Publication No. 2002-0060143 proposes a mask sheet improved on the disadvantages of a room temperature adhesive sheet, a mask sheet having a polyimide resin on a substrate, Respectively. However, since the lead frame and the sheet are not bonded to the lead frame or the wiring board at room temperature at the time of attaching the lead frame and the sheet at the initial stage, it is necessary to implement a strong adhesive force through the heat treatment in the lamination process. In this process, It is easy to cause alignment defects due to the difference in the thermal expansion coefficient between the metal and the plastic (metal / plastic), thereby dispersing the bonding strength at the time of wire bonding, resulting in lower bonding reliability and leakage of the sealing resin in the sealing process .

이러한 문제점을 개선하기 위하여 한국 공개특허공보 제2013-0113377호에서는 가열형 접착시트의 Tg를 낮추기 위해 폴리이미드 수지를 개질하거나 또는 이외의 성분을 적당히 배합하는 방법을 통해 가열형 접착시트의 접착온도를 낮춤으로써 문제를 해결 할 수 있다고 하지만, 이럴 경우 상온 점착형 시트와 마찬가지로 고온에서 와이어 본딩(Wire Bonding)시에 시트의 연화(Softening)로 인한 와이어 접합의 신뢰성 문제가 여전하고, 동일한 이유로 반도체 칩을 보호하기 위한 봉지공정에서 봉지수지가 누설되는 것을 해결하기가 어렵다.In order to solve these problems, Korean Patent Laid-Open Publication No. 2013-0113377 discloses a method of modifying the polyimide resin or appropriately blending other components in order to lower the Tg of the heat- The problem of reliability of the wire bonding due to the softening of the sheet at the time of wire bonding at a high temperature is still the same as that of the ordinary temperature adhesive sheet, It is difficult to solve the leakage of the sealing resin in the sealing process for protection.

또한 한국 공개특허공보 제2013-0109070호에서는 가열 접착형 시트를 리드프레임에 라미네이션 하는 과정에서 일차적으로 낮은 온도에서 간이로 접착한 후 이후 고온의 공정을 거치면서 자연스럽게 리드프레임과 가열 접착형 시트간 접착력의 상승을 도모함으로써 봉지수지의 누설을 저감시킬 수 있는 마스크 시트를 제안하고 있다. 그러나 본 발명자들은 접착력을 2,000gf/inch 이상으로 증가시키더라도 와이어 본딩의 접합성과 봉지수지의 차단성이 향상되지 않는 현상을 확인하였고 이에 단순히 접착력을 상승시키는 수단은 효과적으로 과제를 해결하기 위한 수단이 아님을 인지하였다. 특히 마스크 시트가 2,000gf/inch 이상의 접착력을 유지할 경우 봉지공정 후 박리과정에서 시트의 원활한 박리가 불가능하였다. 따라서 접착력의 상승만으로는 봉지수지의 누설불량을 획기적으로 개선하기 어렵고 또한 와이어 접합성의 향상과는 근본적으로 관련이 없는 것을 알 수 있다.Also, in Korean Patent Laid-Open Publication No. 2013-0109070, a heat adhesive sheet is first laminated at a low temperature in a process of lamination to a lead frame, and thereafter naturally passes through a high temperature process, So that the leakage of the sealing resin can be reduced. However, the inventors of the present invention confirmed that the bonding property of the wire bonding and the sealing property of the sealing resin are not improved even when the adhesive force is increased to 2,000 gf / inch or more, and thus the means for simply increasing the adhesive strength is not a means for effectively solving the problem . In particular, if the mask sheet maintained an adhesive strength of 2,000 gf / inch or more, it was impossible to peel the sheet smoothly during the peeling process after the sealing process. Therefore, it can be seen that it is difficult to drastically improve the leakage defects of the sealing resin only by the increase of the adhesive force, and it is not fundamentally related to the improvement of the wire bonding property.

이에 본 발명의 발명자들은 보다 효과적인 해결방법이 필요함을 인식하고 상기와 같은 종래 마스크 시트의 문제점을 해결하기 위해 다이 접합성과 와이어 접합성 및 봉지수지의 누설 차단성이 우수한 QFN 반도체 패키지, 이의 제조방법 및 QFN 반도체 패키지 제조용 마스크 시트를 창안하여 본 발명을 완성하였다.Accordingly, the inventors of the present invention have recognized that a more effective solution is required, and in order to solve the problems of the conventional mask sheet, a QFN semiconductor package having excellent die bonding property, wire bonding property and sealing resin leakage barrier property, The present invention has been accomplished by inventing a mask sheet for semiconductor package production.

한국 공개특허공보 제2002-0060143호Korean Patent Publication No. 2002-0060143 한국 공개특허공보 제2013-0113377호Korean Patent Laid-Open Publication No. 2013-0113377 한국 공개특허공보 제2013-0109070호Korean Patent Publication No. 2013-0109070

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 우수한 다이 접합성 및 와이어 접합성을 구현하고, 봉지공정에서 봉지 수지의 누설을 효과적으로 방지할 수 있는 QFN 반도체 패키지, 이의 제조방법 및 QFN 반도체 패키지 제조용 마스크 시트를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a QFN semiconductor package which realizes excellent die bonding and wire bonding and can effectively prevent leakage of a sealing resin in a sealing process, And a mask sheet for manufacturing a QFN semiconductor package.

또한 본 발명의 목적은 QFN 반도체 패키지의 신뢰성과 제조 공정에서 생산성과 효율성을 높일 수 있는 QFN 반도체 패키지, 이의 제조방법 및 QFN 반도체 패키지 제조용 마스크 시트를 제공하고자 하는 것이다.It is also an object of the present invention to provide a QFN semiconductor package, a method of manufacturing the QFN semiconductor package, and a mask sheet for manufacturing a QFN semiconductor package, which can improve the reliability of the QFN semiconductor package and the productivity and efficiency in the manufacturing process.

본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 보다 분명해 질 것이다.These and other objects and advantages of the present invention will become more apparent from the following description of a preferred embodiment thereof.

상기 목적은, 마스크 시트에 리드프레임을 임프린팅하는 라미네이션 공정을 통해 상기 마스크 시트의 접착층에 0.5 내지 3㎛의 접촉단차(contact depth)를 형성하여 제조되는 것을 특징으로 하는 QFN 반도체 패키지에 의해 달성된다. This object is achieved by a QFN semiconductor package characterized in that it is manufactured by forming a contact depth of 0.5 to 3 mu m in the adhesive layer of the mask sheet through a lamination process for imprinting a lead frame on a mask sheet .

여기서, 상기 마스크 시트는 기재 및 상기 기재의 편면 또는 양면에 구비된 열가소성 폴리이미드 접착층을 포함하고, 상기 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이며, 주사슬에 아미드기 또는 에테르기를 포함하고 선택적으로 하이드록시기와 카르복실기 중 하나를 포함하는 것을 특징으로 한다.The mask sheet includes a base material and a thermoplastic polyimide adhesive layer provided on one side or both sides of the base material, and the glass transition temperature of the thermoplastic polyimide adhesive layer is from 150 to 230 ° C, and an amide group or an ether group is added to the main chain And optionally one of a hydroxyl group and a carboxyl group.

바람직하게는, 상기 마스크 시트의 기재는 폴리이미드, 폴리아미드, 폴리에테르설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로스, 폴리에테르이미드 필름, 또는 금, 은, 구리, 백금, 알루미늄, 마그네슘, 티타늄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 인듐, 주석으로 이루어지는 박(箔)이나, 이러한 금속을 주성분으로 하는 합금박 또는 도금박인 것을 특징으로 한다.Preferably, the base material of the mask sheet is selected from the group consisting of polyimide, polyamide, polyethersulfone, polyphenylene sulfide, polyether ketone, polyetheretherketone, triacetylcellulose, polyetherimide film, (Foil) made of platinum, aluminum, magnesium, titanium, chromium, manganese, iron, cobalt, nickel, zinc, palladium, indium and tin or an alloy foil or a plating foil containing such a metal as a main component.

바람직하게는, 상기 마스크 시트의 기재의 두께는 7 내지 50㎛이고, 150~230℃에서의 열팽창계수가 5~50 ppm/℃인 것을 특징으로 한다.Preferably, the base material of the mask sheet has a thickness of 7 to 50 占 퐉 and a thermal expansion coefficient at 150 to 230 占 폚 of 5 to 50 ppm / 占 폚.

보다 바람직하게는, 상기 라미네이션 공정은, QFN 반도체용 금속제 리드프레임을 상하의 수직방향으로 가온 및 가압이 가능한 스탬핑 장치에서 마스크 시트와 정렬(Align)시키는 제1단계; 30℃ 내지 220℃에서 15초 이하로 예열처리(Pre-heat treatment)하는 제2단계; 상기 More preferably, the lamination process comprises a first step of aligning a metal lead frame for a QFN semiconductor with a mask sheet in a stamping apparatus capable of heating and pressing in a vertical direction up and down; A second step of pre-heat treatment at 30 ° C to 220 ° C for 15 seconds or less; remind

마스크 시트 면을 200℃ 내지 250℃의 온도로 가하고, 상기 리드프레임 면을 190℃ 내지 230℃의 온도로 가하며 1 내지 3bar의 압력으로 5 내지 15초 동안 가압하여 상기 마스크 시트를 상기 리드프레임에 접착시키는 제3단계를 포함하는 공정인 것을 특징으로 한다.Applying the mask sheet surface at a temperature of 200 to 250 캜, applying the lead frame surface at a temperature of 190 to 230 캜 and pressurizing the mask sheet at a pressure of 1 to 3 bar for 5 to 15 seconds to adhere the mask sheet to the lead frame And a third step of performing the second step.

상기 목적은, 마스크 시트에 리드프레임을 임프린팅하는 라미네이션 공정을 통해 상기 마스크 시트의 접착층에 접촉단차(contact depth)를 형성하여 QFN 반도체 패키지를 제조하는 것을 특징으로 하는, QFN 반도체 패키지의 제조방법에 의해 달성된다.The above object is achieved by a method of manufacturing a QFN semiconductor package, characterized in that a contact depth is formed in an adhesive layer of the mask sheet through a lamination process for imprinting a lead frame on a mask sheet to produce a QFN semiconductor package Lt; / RTI >

여기서, 상기 접촉단차는 0.5 내지 3㎛인 것을 특징으로 한다.Here, the contact step difference is 0.5 to 3 占 퐉.

바람직하게는, 상기 라미네이션 공정은 QFN 반도체용 금속제 리드프레임을 상하의 수직방향으로 가온 및 가압이 가능한 스탬핑 장치에서 마스크 시트와 정렬(Align)시키는 제1단계; 30℃ 내지 220℃에서 15초 이하로 예열처리(Pre-heat treatment)하는 제2단계; 상기 마스크 시트 면을 200℃ 내지 250℃의 온도로 가하고, 상기 리드프레임 면을 190℃ 내지 230℃의 온도로 가하며 1 내지 3bar의 압력으로 5 내지 15초 동안 가압하여 상기 마스크 시트를 상기 리드프레임에 접착시키는 제3단계를 포함하는 공정인 것을 특징으로 한다.Preferably, the lamination process includes a first step of aligning a metal lead frame for a QFN semiconductor with a mask sheet in a stamping apparatus capable of heating and pressing in a vertical direction up and down; A second step of pre-heat treatment at 30 ° C to 220 ° C for 15 seconds or less; The mask sheet surface is heated to a temperature of 200 ° C to 250 ° C, the lead frame surface is heated to a temperature of 190 ° C to 230 ° C and a pressure of 1 to 3 bar is applied for 5 to 15 seconds, And a third step of bonding the substrate to the substrate.

바람직하게는, 상기 마스크 시트는 기재 및 상기 기재의 편면 또는 양면에 구비된 두께 1 내지 10㎛의 열가소성 폴리이미드 접착층을 포함하고, 상기 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이며, 주사슬에 아미드기 또는 에테르기를 포함하고 선택적으로 하이드록시기와 카르복실기 중 하나를 포함하는 것을 특징으로 한다.Preferably, the mask sheet comprises a base material and a thermoplastic polyimide adhesive layer having a thickness of 1 to 10 占 퐉 provided on one side or both sides of the base material, and the glass transition temperature of the thermoplastic polyimide adhesive layer is 150 占 폚 to 230 占 폚, An amide group or an ether group in the main chain and optionally one of a hydroxyl group and a carboxyl group.

보다 바람직하게는, 상기 라미네이션 공정; 상기 마스크 시트가 부착된 리드프레임 상에 반도체 칩(Chip)을 접합하는 공정; 상기 반도체 칩(Chip)과 와이어(Wire)를 접합하여 연결하는 공정; 밀봉 수지에 의해 상기 반도체 칩을 밀봉하는 공정; 상기 밀봉이 완료된 후 상기 마스크 시트를 리드프레임으로부터 박리하여 제거하는 공정을 포함하는 것을 특징으로 한다.More preferably, the lamination step; Bonding a semiconductor chip (Chip) onto the lead frame to which the mask sheet is attached; Bonding the semiconductor chip and the wire to each other; Sealing the semiconductor chip with a sealing resin; And peeling off the mask sheet from the lead frame after the sealing is completed.

상기 목적은, 기재 및 상기 기재의 편면 또는 양면에 구비된 열가소성 폴리이미드 접착층을 포함하고, 상기 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이며, 주사슬에 아미드기 또는 에테르기를 포함하고 선택적으로 하이드록시기와 카르복실기 중 하나를 포함하는 것을 특징으로 하는, QFN 반도체 패키지 제조용 마스크 시트에 의해 달성된다. The above object is achieved by a thermoplastic polyimide adhesive layer comprising a base material and a thermoplastic polyimide adhesive layer provided on one side or both sides of the base material, wherein the thermoplastic polyimide adhesive layer has a glass transition temperature of from 150 캜 to 230 캜 and contains an amide group or an ether group in the main chain And optionally one of a hydroxyl group and a carboxyl group. ≪ Desc / Clms Page number 2 >

여기서, 상기 마스크 시트의 기재는 폴리이미드, 폴리아미드, 폴리에테르설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로스, 폴리에테르이미드 필름, 또는 금, 은, 구리, 백금, 알루미늄, 마그네슘, 티타늄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 인듐, 주석으로 이루어지는 박(箔)이나, 이러한 금속을 주성분으로 하는 합금박 또는 도금박인 것을 특징으로 한다.Here, the base material of the mask sheet may be at least one selected from the group consisting of polyimide, polyamide, polyethersulfone, polyphenylene sulfide, polyether ketone, polyetheretherketone, triacetylcellulose, polyetherimide film, And is characterized in that it is a foil made of aluminum, magnesium, titanium, chromium, manganese, iron, cobalt, nickel, zinc, palladium, indium or tin or an alloy foil or a plating foil containing such a metal as a main component.

바람직하게는, 상기 마스크 시트의 기재의 두께는 7 내지 50㎛이고, 150~230℃에서의 열팽창계수가 5~50 ppm/℃인 것을 특징으로 한다.Preferably, the base material of the mask sheet has a thickness of 7 to 50 占 퐉 and a thermal expansion coefficient at 150 to 230 占 폚 of 5 to 50 ppm / 占 폚.

보다 바람직하게는, 상기 열가소성 폴리이미드 접착층의 두께는 1 내지 10㎛인 것을 특징으로 한다.More preferably, the thermoplastic polyimide adhesive layer has a thickness of 1 to 10 mu m.

본 발명에 따르면, 리드프레임의 이면과 마스크 시트의 라미네이션 공정에서 마스크 시트의 접촉투영면적에 접촉단차를 형성하는 방법을 통해 반도체 칩(Chip)의 접착부인 다이패드를 클램핑함으로써, 반도체 칩과 와이어의 접합 신뢰성을 향상시키고, 또한 동시에 봉지공정에서 봉지 수지의 누설을 효과적으로 방지할 수 있는 등의 효과를 가진다.According to the present invention, by clamping the die pad, which is an adhesive portion of the semiconductor chip, through the method of forming a contact step on the contact projection area of the mask sheet in the lamination process of the back surface of the lead frame and the mask sheet, The bonding reliability can be improved, and at the same time, the leakage of the sealing resin can be effectively prevented in the sealing step.

나아가 본 발명은 우수한 다이 접합성 및 와이어 접합성을 구현하고 봉지수지의 누설을 효과적으로 억제함으로써 QFN 반도체 패키지의 신뢰성과 제조 공정에서 생산성과 효율성을 높일 수 있는 등의 효과를 가진다.Further, the present invention realizes superior die bonding and wire bonding, and effectively suppresses the leakage of the sealing resin, thereby improving the reliability of the QFN semiconductor package and improving the productivity and efficiency in the manufacturing process.

또한 본 발명은 봉지수지의 공격을 원천적으로 차단하여 봉지수지의 누설에 의한 잔류물을 남기지 않으므로 세척공정이 필요 없고, 이로 인해 QFN 반도체 패키지의 생산성을 높일 수 있는 등의 효과를 가진다.In addition, the present invention has the effect of blocking the attack of the encapsulating resin to prevent the leakage due to the leakage of the encapsulating resin, thus eliminating the need for a washing step, thereby increasing the productivity of the QFN semiconductor package.

다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 QFN 반도체 패키지의 제조방법을 설명하는 공정도이다.
도 2는 본 발명의 일 실시예에 따른 QFN 반도체 패키지의 제조방법에서 리드프레임과 마스크 시트의 접촉투영면적과 접촉단차를 설명하는 도면이다.1 is a process diagram illustrating a method of manufacturing a QFN semiconductor package according to an embodiment of the present invention.
2 is a view for explaining a contact projection area and a contact step of a lead frame and a mask sheet in a method of manufacturing a QFN semiconductor package according to an embodiment of the present invention.

이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.Hereinafter, the present invention will be described in detail with reference to embodiments and drawings of the present invention. It will be apparent to those skilled in the art that these embodiments are provided by way of illustration only for the purpose of more particularly illustrating the present invention and that the scope of the present invention is not limited by these embodiments .

달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 본 발명이 속하는 기술 분야의 숙련자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 상충되는 경우, 정의를 포함하는 본 명세서가 우선할 것이다. 또한 본 명세서에서 설명되는 것과 유사하거나 동등한 방법 및 재료가 본 발명의 실시 또는 시험에 사용될 수 있지만, 적합한 방법 및 재료가 본 명세서에 기재된다.Unless otherwise defined, all technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. In case of conflict, the present specification, including definitions, will control. Also, although methods and materials similar or equivalent to those described herein can be used in the practice or testing of the present invention, suitable methods and materials are described herein.

본 발명의 일 양상에 따르면, 마스크 시트에 리드프레임을 임프린팅하는 라미네이션 공정을 통해 마스크 시트(어셈블리 테이프)의 접착층에 0.5 내지 3㎛의 접촉단차(contact depth)를 형성하여 제조되는 것을 특징으로 하는 QFN 반도체 패키지를 제공한다.According to one aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which is manufactured by forming a contact depth of 0.5 to 3 mu m in an adhesive layer of a mask sheet (assembly tape) through a lamination process of imprinting a lead frame on a mask sheet QFN semiconductor package.

이러한 QFN 반도체 패키지는 라미네이션 공정에서 형성된 접착면의 임프린트 단차가 클램핑 효과를 발현함으로써, 다이패드를 견고하게 지지하고 다이패드의 엣지 부위에 블록을 형성함으로써 봉지수지의 공격으로부터 누설을 차단하는 효과를 가짐과 동시에 우수한 다이 접합성 및 와이어 접합성을 구현할 수 있게 되는 것이다.In this QFN semiconductor package, the imprint step of the bonding surface formed in the lamination process exhibits a clamping effect, thereby having an effect of blocking the leakage from the sealing resin by firmly supporting the die pad and forming a block at the edge portion of the die pad And at the same time, excellent die bonding property and wire bonding property can be realized.

통상적으로 QFN 반도체 패키지를 제조하는 과정에서 필수적으로 사용되는 마스크 시트는 다음의 세 가지 핵심 기능을 가져야 한다.The mask sheet, which is typically used in the process of fabricating a QFN semiconductor package, should have three core functions:

(1) 고온의 다이접합(die attachment)공정에서 다이의 양호한 접합력과 위치편차(1) Good bond strength and positional deviation of the die in a high temperature die attachment process

(2) 고온의 와이어 본딩(Wire Bonding) 공정에서 와이어의 양호한 접합력(2) good bond strength of wire in high temperature wire bonding process

(3) 고온의 봉지공정에서 봉지수지의 누설 차단성(3) Leakage of sealing resin in high-temperature sealing process

먼저, QFN 반도체 장치의 제조과정에서 다이접합온도가 175 내지 190℃에 이르고 30분 내지 120분 동안 경화공정을 거치게 되는데, 마스크 시트가 리드프레임과 견고하게 접착되지 않을 경우 다이접합의 균일도와 위치편차에 문제가 발생할 수 있다.First, in the manufacturing process of the QFN semiconductor device, the die bonding temperature is in the range of 175 to 190 DEG C and the curing process is performed for 30 to 120 minutes. When the mask sheet is not firmly adhered to the lead frame, A problem may arise.

또한, 전기 접속부의 설치에 해당하는 와이어 본딩 공정에서 리드프레임의 이면에 부착된 마스크 시트가 와이어 접합 온도인 190℃ 내지 250℃에서 연화(Softening) 되어 와이어의 접합응력을 분산시키게 됨으로써 와이어의 접합성이 저하되는 소위 마이크로 바운싱(Micro-Bouncing) 문제가 심각하게 대두되어 왔다. 즉, 위 온도에서 와이어 접합 시 와이어를 생성하는 캐필러리(capillary)가 다이패드의 접합부위에 와이어 접합을 위해 20 내지 500gf의 전단응력을 가하게 되는데, 이 때 다이패드의 이면에 접착된 마스크 시트가 연화되면 캐필러리의 전단응력에 충분히 대응하지 못함으로써 와이어의 접합력이 상실되게 된다.Further, in the wire bonding process corresponding to the installation of the electrical connection portion, the mask sheet attached to the back surface of the lead frame is softened at a wire bonding temperature of 190 ° C to 250 ° C to disperse the bonding stress of the wire, So-called " micro-bouncing " problem has seriously arisen. That is, at the above temperature, a capillary for producing a wire at the time of wire bonding is subjected to shear stress of 20 to 500 gf for wire bonding on the junction of the die pad. At this time, the mask sheet adhered to the back surface of the die pad When softened, the shear stress of the capillary can not be sufficiently accommodated and the bonding force of the wire is lost.

또한, 리드프레임 상에 탑재된 반도체 칩을 보호하기 위한 봉지공정에서 봉지수지는 강한 압력에 의해 리드프레임과 마스크 시트의 접합면을 공격하게 되어 결과적으로 봉지수지가 리드프레임 이면으로 누설되는 몰드 블리드(Mold Bleed) 및 몰드 플래쉬(Mold Flash) 불량이 실장면적의 크기에 따라 다양하게 발생하고 있다.Further, in the sealing step for protecting the semiconductor chip mounted on the lead frame, the sealing resin attacks the joint surface between the lead frame and the mask sheet due to the strong pressure, and consequently, the sealing resin leaks to the back side of the lead frame Mold Bleed and Mold Flash defects are variously generated depending on the size of the mounting area.

따라서, 종래 마스크 시트에 대한 요구로서, 다이 접합성 및 와이어 접합성이 우수하고 고온에 노출되어도 마스크시트의 열화가 일어나지 않으며, 봉지공정 시에 봉지 수지의 누설이 효과적으로 차단시킴으로써 QFN 반도체 장치의 신뢰성과 제조공정의 생산성을 향상시킬 수 있는 마스크 시트에 대한 요구가 있었고, 본 발명은 이러한 문제점을 모두 해결했다는 점에서 종래 기술에 비해 매우 우수한 기술임을 알 수 있다.Therefore, as a demand for a conventional mask sheet, it is excellent in die bonding property and wire bonding property and does not deteriorate the mask sheet even when exposed to a high temperature, and effectively prevents the leakage of the sealing resin during the sealing process, There is a demand for a mask sheet capable of improving the productivity of the mask sheet, and the present invention is a superior technology to the prior art in that it solves all of these problems.

본 발명자들은 금속판인 리드프레임의 이면에 부착되는 마스크 시트의 접착력을 증가시킴으로써 종래 기술의 문제를 해결하고자 하였으나 접착력을 2,000gf/inch 이상으로 증가시키더라도 와이어 본딩의 접합성과 봉지수지의 차단성이 향상되지 않는 현상에 주목하였고, 이에 접착력만을 증가시키는 방법은 종래 기술의 문제점을 해결하기 위한 수단이 아님을 확인하였다. 특히 마스크 시트가 2,000gf/inch 이상의 접착력을 유지할 경우 봉지공정 후 박리과정에서 시트의 원활한 박리가 불가능한 문제점이 발생하였다.The present inventors have attempted to solve the problems of the prior art by increasing the adhesive strength of the mask sheet attached to the back surface of the lead frame which is a metal plate. However, even when the adhesive strength is increased to 2,000 gf / inch or more, bonding property of wire bonding and barrier property And thus it has been confirmed that the method of increasing the adhesion force is not a means for solving the problems of the prior art. In particular, if the mask sheet is maintained at an adhesive strength of 2,000 gf / inch or more, there is a problem that the sheet can not be peeled smoothly in the peeling process after the sealing process.

이에 본 발명자들은 마스크 시트의 라미네이션 과정에서 리드프레임과 마스크 시트의 접착층이 접촉되는 접촉투영면적(도 2 참조)와 같이 물리적으로 음각의 z방향 접촉단차를 형성하여 리드프레임의 x-y방향으로의 변형을 최소화시킬 수 있는 소위 클램핑(Clamping)효과(도 2의 8)를 구상하여 본 발명을 창안하게 되었다. Accordingly, the present inventors have found that, in the lamination process of the mask sheet, the contact frame of the lead frame and the mask sheet contact with each other (see Fig. 2) Called clamping effect (8 in FIG. 2) that can minimize the amount of the heat generated by the heat source.

즉, 육면체인 다이패드 하단부를 일정한 높이만큼 마스크 시트로 클램핑함으로써 접착력을 올리지 않더라도 보다 견고하게 장치를 지지할 수 있음을 확인하였다.That is, it has been confirmed that the apparatus can be supported even more firmly without increasing the adhesive force by clamping the lower end of the die pad, which is a hexahedron, with the mask sheet by a predetermined height.

이를 위해, 본 발명에서는 가온 및 가압이 가능한 스탬핑 장치에서 마스크 시트에 리드프레임을 임프린팅하는 라미네이션 공정(도 1(a) 참조)을 고안하였고, 이러한 라미네이션 공정은, QFN 반도체용 금속제 리드프레임을 상하의 수직방향으로 가온 및 가압이 가능한 스탬핑 장치에서 마스크 시트와 정렬(Align)시키는 제1단계와, 30℃ 내지 220℃에서 15초 이하로 예열처리(Pre-heat treatment)하는 제2단계와 상기 마스크 시트 면을 200℃ 내지 250℃의 온도로 가하고, 상기 리드프레임 면을 190℃ 내지 230℃의 온도로 가하며 1 내지 3bar의 압력으로 5 내지 15초 동안 가압하여 상기 마스크 시트를 상기 리드프레임(또는 배선 기판)에 접착시키는 제3단계를 포함한다. For this purpose, in the present invention, a lamination process (see FIG. 1 (a)) for imprinting a lead frame on a mask sheet in a stamping apparatus capable of heating and pressing is devised. This lamination process is a lamination process in which a metal lead frame for a QFN semiconductor is vertically A first step of aligning the mask sheet with a mask sheet in a stamping apparatus capable of heating and pressing in a vertical direction, a second step of pre-heat treatment at 30 to 220 DEG C for 15 seconds or less, And the mask sheet is pressed against the lead frame (or the wiring board) by applying a pressure of 1 to 3 bar to the lead frame surface at a temperature of 190 to 230 DEG C for 5 to 15 seconds, And a third step of adhering it to the base material.

본 발명의 일 실시예에 따른 마스크시트 접착층인 열가소성 폴리이미드 접착층의 유리전이온도가 150℃ 내지 230℃이기 때문에 마스크 시트 면을 200℃ 미만으로 온도를 가할 경우, 충분히 열에 의한 분자사슬의 움직임을 유도할 수 없어 접촉단차를 형성하기 어렵고, 250℃를 초과하는 온도로 가할 경우 접촉단차가 지나치게 깊게 형성되어 시트 박리 시 단차부위에서 응집파괴가 일어나 잔류물을 남기기 쉽고, 또한 리드프레임과의 라미네이션 과정에서 시트 접착층의 열팽창율이 지나치게 커지게 되어 워피지(warpage)불량을 유발한다. 또한 리드프레임에 가하는 온도의 경우, 190℃ 미만으로 가할 경우 역시 리드프레임을 통한 열전달이 불충분하여 접촉단차를 형성하기 어렵고, 230℃를 초과하는 온도를 가할 경우 접촉단차의 범위를 초과하게 되고 워피지 불량이 발생하게 된다. 또한 1bar 미만일 경우에도 접촉단차를 형성하기 힘들고, 3bar를 초과할 경우 접촉단차가 지나치게 깊게 형성되는 문제가 발생하며, 가압시간 또한 5초 미만일 경우 접촉단차를 형성하기 힘들고, 15초를 초과할 경우 접촉단차가 지나치게 깊게 형성되는 문제가 발생한다.Since the glass transition temperature of the thermoplastic polyimide adhesive layer as the mask sheet bonding layer according to an embodiment of the present invention is 150 ° C to 230 ° C, when the temperature is lower than 200 ° C on the mask sheet surface, It is difficult to form a contact step, and when the temperature is higher than 250 ° C, the contact step is formed too deep, so that cohesive failure occurs at the stepped part at the time of peeling the sheet and the residue is easily left, The thermal expansion rate of the sheet bonding layer becomes excessively large, resulting in warpage failure. Further, when the temperature is applied to the lead frame, when the temperature is lower than 190 占 폚, heat transfer through the lead frame is insufficient and it is difficult to form a contact step. If the temperature exceeds 230 占 폚, Defects will occur. If the pressing time is shorter than 5 seconds, it is difficult to form the contact step. If the pressing time is longer than 5 seconds, it is difficult to form the contact step. If the pressing time is longer than 5 seconds, There arises a problem that the step is formed too deeply.

따라서 라미네이션 공정의 제3단계는 가압 온도, 압력, 가압시간에 있어서 위 범위로 하여야만 본 발명에서 달성하고자 하는 효과를 달성할 수 있게 되는 것이다.Therefore, the third step of the lamination process should be in the upper range in the pressing temperature, pressure, and pressing time, so that the effect to be achieved by the present invention can be achieved.

본 발명의 일 실시예에 따른 접촉단차는 0.5 내지 3㎛이 바람직하며, 더욱 바람직하게는 0.7 내지 2㎛이다. 접촉단차가 0.5㎛ 미만으로 형성되면 클램핑 효과가 없고 3㎛를 초과하면 접착층의 변형이 심하게 되어 리드프레임 가장자리에서 마스크 시트를 박리 시 잔류물이 발생하게 되기 때문이다. The contact step according to an embodiment of the present invention is preferably 0.5 to 3 mu m, more preferably 0.7 to 2 mu m. If the contact step is formed to less than 0.5 탆, there is no clamping effect. If the contact step is more than 3 탆, the deformation of the adhesive layer becomes severe, and residue is formed when the mask sheet is peeled from the edge of the lead frame.

이러한 접촉단차의 형성에 관해서는 하기 수학식 1과 같은 통상적인 응력-변형의 물리 개념으로 설명이 가능하다. 즉, 재료의 경도(stiffness)는 주어진 하중에 의해 변형된 변형량의 비로 정의된다.The formation of such a contact step can be explained by a general stress-strain physical concept as shown in the following equation (1). That is, the stiffness of the material is defined as the ratio of deformation amount deformed by a given load.

(수학식 1)(1)

S = P/AS = P / A

여기서 S는 경도, P는 하중, A는 접촉면적의 변형량이다.Where S is the hardness, P is the load, and A is the deformation of the contact area.

본 발명에서는 마스크 시트에 요구되는 경도 값을 산출할 수 있다. 그러나 본 발명은 임프린팅되는 접촉단차의 변형량만을 한정함으로써 더욱 용이하게 실시할 수가 있다. 예컨대, 경도 값을 한정하게 되면 동일한 경도 값을 획득하기 위한 서로 다른 하중과 접촉면적 변형량의 비가 존재하게 되므로 본 발명에서 얻고자 하는 0.5 내지 3㎛의 접촉단차를 벗어날 수도 있게 된다.In the present invention, the hardness value required for the mask sheet can be calculated. However, the present invention can be implemented more easily by limiting only the amount of deformation of the contact step to be imprinted. For example, if the hardness value is limited, there is a ratio of the different load and the contact area deformation amount for obtaining the same hardness value, so that it is possible to deviate from the contact step of 0.5 to 3 μm to be obtained in the present invention.

따라서, 본 발명에서는 본 발명의 효과를 얻기 위하여 반드시 접촉단차의 크기를 0.5 내지 3㎛의 범위로 한정할 수 있으며 이를 얻기 위한 마스크 시트의 경도 값은 특별히 한정하지 않는다.Therefore, in order to obtain the effects of the present invention, the contact step size can be limited to a range of 0.5 to 3 탆 in the present invention, and the hardness value of the mask sheet to obtain the contact step difference is not particularly limited.

또한 본 발명에서는 접촉단차를 형성하기 위한 라미네이션 조건을 한정함에 있어 다음과 같은 기술적 문제를 고려할 수 있다.In the present invention, the following technical problems can be considered in limiting the lamination conditions for forming the contact step.

(1) 마스크 시트 접착층의 변형온도 및 라미네이션 압력(1) Deformation Temperature and Lamination Pressure of Mask Sheet Adhesive Layer

(2) 열압장치에서 마스크 시트 면에 가해지는 온도와 리드프레임면에 가해지는 온도(2) The temperature applied to the mask sheet surface in the thermocompression apparatus and the temperature applied to the lead frame surface

(3) 워피지(warpage) 현상(3) Warpage phenomenon

(4) 마스크 시트 박리 시 접촉단차 부위의 응집파괴 현상(4) Cohesive failure phenomenon of contact stepped part when peeling mask sheet

위 (1)의 경우, 기본적으로 QFN 반도체 제조공정에서 필요한 내열성의 관점에서 최소 150℃이상의 유리전이온도를 갖는 마스크 시트가 요구되지만 반도체 장치의 보호측면에서 230℃까지 한정할 수 있다. 또한 국부적인 응력-변형 거동을 가져야만 임프린트가 접착층에 형성될 수 있다는 기술적 관점에서 접착층의 분자수준의 유연한 미세 변형을 위한 온도범위와 라미네이션 압력범위가 고려되어야 한다. 이를 위해 본 발명에서는 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이고, 이러한 온도 범위에 따른 라미네이션 압력범위를 1 내지 3bar로 하는 것이 바람직하다.In the case (1), a mask sheet having a glass transition temperature of at least 150 캜 is required from the viewpoint of heat resistance required in a QFN semiconductor manufacturing process, but it can be limited to 230 캜 in terms of protection of the semiconductor device. Also from the technical point of view that the imprint can be formed in the adhesive layer only by local stress-strain behavior, the temperature range and the lamination pressure range for the flexible micro-deformation of the adhesive layer at the molecular level must be considered. To this end, the glass transition temperature of the thermoplastic polyimide adhesive layer in the present invention is 150 to 230 ° C, and the lamination pressure range according to the temperature range is preferably 1 to 3 bar.

위 (2)의 경우, 마스크 시트 면에 가해지는 온도와 리드프레임 면에 가해지는 온도는 마스크 시트 접착층의 유리전이온도에 따라 원하는 수준의 접촉단차를 형성할 수 있는 온도 범위가 적합하며 이에 따라 정할 수 있다. 다만, 위 (3)의 워피지 현상을 충분히 고려하여야 하는데, 금속재질의 리드프레임과 고분자재질의 마스크 시트가 접착된 이종접합의 경우 서로 다른 열팽창계수로 인해 라미네이션 과정에서 워피지 현상을 발생시키므로 본 발명에서는 워피지 현상이 기준상 300㎛을 허용하지 않는 범위로 온도를 각각 정할 수 있다. In the case of (2) above, the temperature applied to the mask sheet surface and the temperature applied to the lead frame surface are preferably within a temperature range capable of forming a desired level of contact step according to the glass transition temperature of the mask sheet adhesive layer, . However, the warp phenomenon in (3) above should be considered sufficiently. In the case of the hetero-junction in which the lead frame made of a metal material and the mask sheet made of a polymer material are bonded, a warpage phenomenon occurs in the lamination process due to different thermal expansion coefficients. In the invention, the temperature can be individually determined within a range in which the warpage phenomenon does not allow 300 mu m as a reference.

위 (4)의 경우 접촉단차를 형성함에 있어서, 3㎛을 초과하는 단차가 형성될 경우 제조공정이 완료된 후 마스크 시트를 박리하는 과정에서 박리응력이 클램핑 부위에 집중됨으로써 시트가 파열되거나 또는 시트의 접착층이 응집파괴를 일으켜 장치에 잔류하는 경우가 발생하게 되므로 이를 허용하지 않는 라미네이션 조건을 종합적으로 고려하여 한정할 필요가 있다.In the case of step (4), if a step exceeding 3 mu m is formed in forming the contact step, the peeling stress is concentrated on the clamping part in the process of peeling the mask sheet after the manufacturing process is completed, The adhesive layer may cause cohesive failure and may remain in the apparatus. Therefore, it is necessary to comprehensively consider lamination conditions that do not allow this.

본 발명의 일 실시예에 따른 마스크 시트는 기재 및 기재의 편면 또는 양면에 열가소성 폴리이미드 접착층을 포함하고, 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이며, 주사슬에 반드시 아미드기 또는 에테르기를 포함하고 선택적으로 하이드록시기와 카르복실기 중 하나를 포함한다.The mask sheet according to an embodiment of the present invention comprises a substrate and a thermoplastic polyimide adhesive layer on one side or both sides of the substrate and the thermoplastic polyimide adhesive layer has a glass transition temperature of 150 to 230 ° C, An ether group, and optionally one of a hydroxyl group and a carboxyl group.

마스크 시트의 기재는 폴리이미드, 폴리아미드, 폴리에테르설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로스, 폴리에테르이미드 필름, 또는 금, 은, 구리, 백금, 알루미늄, 마그네슘, 티타늄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 인듐, 주석으로 이루어지는 박(箔)이나, 이러한 금속을 주성분으로 하는 합금박 또는 도금박일 수 있다.The base material of the mask sheet may be at least one selected from the group consisting of polyimide, polyamide, polyethersulfone, polyphenylene sulfide, polyether ketone, polyetheretherketone, triacetylcellulose, polyetherimide film or gold, silver, copper, , Foil made of titanium, chromium, manganese, iron, cobalt, nickel, zinc, palladium, indium and tin or an alloy foil or a plating foil containing such a metal as a main component.

또한, 마스크 시트의 기재의 두께는 7 내지 50㎛이고, 150~230℃에서의 열팽창계수가 5~50 ppm/℃인 것이 바람직하다. 금속제 리드프레임의 열팽창계수가 17 내지 25 ppm/℃의 값을 가지고 있으므로 마스크시트의 열팽창계수가 5 ppm/℃ 미만이거나 50 ppm/℃을 초과할 경우에는 접합된 상태에서 상호간 열팽창율의 차이가 크게 발생하여 이로 인해 워피지(Waroage) 불량이 발생하게 된다. 따라서 마스크시트의 열팽창계수가 5 ppm/℃ 미만일 경우에는 마스크시트의 방향으로 휘어지고 50 ppm/℃을 초과할 경우에는 리드프레임 방향으로 휘어지게 되기 때문에 위 범위로 하는 것이 바람직하다. The thickness of the substrate of the mask sheet is preferably 7 to 50 占 퐉, and the thermal expansion coefficient at 150 to 230 占 폚 is preferably 5 to 50 ppm / 占 폚. When the coefficient of thermal expansion of the metal lead frame has a value of 17 to 25 ppm / 占 폚, when the thermal expansion coefficient of the mask sheet is less than 5 ppm / 占 폚 or exceeds 50 ppm / 占 폚, Resulting in a warpage failure. Therefore, when the thermal expansion coefficient of the mask sheet is less than 5 ppm / 占 폚, it is warped in the direction of the mask sheet, and when it exceeds 50 ppm / 占 폚, it is warped in the lead frame direction.

또한, 마스크 시트의 열가소성 폴리이미드 접착층의 두께는 1 내지 10㎛인 것이 바람직하다.The thickness of the thermoplastic polyimide adhesive layer of the mask sheet is preferably 1 to 10 mu m.

이하, 본 발명의 일 실시예에 따른 QFN 반도체 패키지의 제조방법을 설명하는 공정도인 도 1을 참조하면서 본 발명의 일 양상에 따른 QFN 반도체 패키지의 제조방법에 대해 상세히 설명한다.Hereinafter, a method of fabricating a QFN semiconductor package according to an embodiment of the present invention will be described in detail with reference to FIG. 1, which is a process diagram illustrating a method of manufacturing a QFN semiconductor package according to an embodiment of the present invention.

(가) 마스크 시트 라미네이션(Lamination)공정 : 도 1(a)(A) Mask Sheet Lamination Process: Fig. 1 (a)

가로 300mm, 세로 100mm, 두께 500㎛ 이하의 크기를 갖는 개별 스트립(Strip)내에 20 내지 1,500개의 다이패드를 복수의 이너 리드(inner lead)로 연결한 금속제 리드프레임의 이면에 마스크 시트를 부착하여 다이패드를 보호하기 위한 초기 공정으로 고무 롤(Roll)을 사용하거나 또는 가열된 프레스를 이용하여 가압하는 방식으로 마스크 시트를 리드프레임에 견고하게 부착한다.A mask sheet is attached to the back surface of a metal lead frame having 20 to 1,500 die pads connected by a plurality of inner leads in an individual strip having a size of 300 mm in width and 100 mm in length and 500 m or less in thickness, As an initial step for protecting the pad, the mask sheet is firmly attached to the lead frame by using a rubber roll or by pressing using a heated press.

사용되는 마스크 시트는 기본적으로 접착특성을 가지고 있어야 하는데 접착층이 견고하지 못할 경우, 다이접합 시 틸팅(tilting) 또는 슬라이딩(sliding)현상에 의한 접합 불량을 유발하기가 쉽고, 특히 와이어 접합 시에는 접합온도가 190℃ 내지 250℃가 요구되는데 마스크 시트의 접착층이 연화(softening)됨으로써 접합응력을 견디지 못해 결과적으로 마이크로 바운싱(micro-bouncing)과 같은 심각한 접합 불량이 발생하게 된다.If the adhesive layer is not rigid, it is easy to cause defective bonding due to tilting or sliding phenomenon in the die bonding. Especially, in the case of wire bonding, the bonding temperature Is 190 DEG C to 250 DEG C, and the adhesive layer of the mask sheet is softened, so that it can not withstand the bonding stress, resulting in serious bonding defects such as micro-bouncing.

위와 같은 문제를 해결하기 위하여 마스크 시트의 내열성과 접착력을 상승시켜 해결을 도모하는 방법에는 한계가 있다. 즉, 마스크 시트의 내열성을 올리기 위해 유리전이온도가 250℃이상인 접착층을 사용할 경우 라미네이션 공정에서 접착성을 발현하기가 어렵고 접착성의 발현을 위해 250℃이상으로 가온할 경우 리드프레임의 워피지(warpage) 문제가 심각하게 대두되어 반도체 장치가 변형되는 문제점이 있으며, 이럴 경우 부착된 리드 프레임에 잔류응력이 발생하여 연속적으로 이어지는 다이접합이나 와이어접합과 같은 후공정에서 위치편차에 의한 접합불량을 유발하기가 쉽고 이로 인해 패키지 완성 후 신뢰성 평가에서 계면박리(Delamination)을 유발할 가능성이 있다.In order to solve the above problems, there is a limit to a method of solving the problem by raising the heat resistance and adhesion of the mask sheet. That is, when the adhesive layer having a glass transition temperature of 250 ° C or higher is used to increase the heat resistance of the mask sheet, it is difficult to exhibit adhesiveness in the lamination process, and warpage of the lead frame, There is a problem that the semiconductor device is deformed due to a serious problem and residual stress is generated in the attached lead frame to cause a failure in joining due to positional deviation in a subsequent process such as die joining or wire joining successively There is a possibility of causing delamination in the reliability evaluation after completion of the package.

또한, 마스크 시트의 접착력을 매우 높은 값으로 증가시킨다 해도 다이접합과 와이어 접합 시 발생하는 전단응력을 충분히 저항하기 어렵고, 특히 봉지공정에서 봉지수지는 강한 압력으로 리드프레임과 마스크 시트의 접합 계면을 공격하게 되는 원리상 아무리 마스크 시트의 접착력이 높더라도 결과적으로 봉지수지가 리드프레임과 마스크 시트의 취약한 접착계면으로 누설되는 몰드 블리드(Mold Bleed) 및 몰드 플래쉬(Mold Flash) 불량을 효과적으로 방지하는데 한계가 있다.Further, even if the adhesive strength of the mask sheet is increased to a very high value, it is difficult to sufficiently resist the shear stress generated at the time of die bonding and wire bonding. Especially, in the sealing step, the sealing resin attacks the bonding interface between the lead frame and the mask sheet There is a limitation in effectively preventing defects such as mold bleed and mold flash in which the sealing resin leaks to the weak bonding interface between the lead frame and the mask sheet even though the adhesive strength of the mask sheet is high .

따라서, 마스크 시트와 리드프레임을 접착하는 라미네이션 공정에서 단순히 마스크 시트의 고유물성인 내열성과 접착력만으로 우수한 접착상태를 담보하기가 힘들다는 점에서 보다 효과적인 개선방법이 요구된다고 할 수 있다.Therefore, in the lamination step of bonding the mask sheet and the lead frame, it is difficult to secure an excellent adhesion state merely by heat resistance and adhesive force, which are inherent physical properties of the mask sheet. Thus, a more effective improvement method is required.

본 발명자들은 연속된 고온 공정에서 마스크 시트가 치수안정성을 유지할 수 있는 더욱 효과적인 방법을 모색한 결과 금속제 리드프레임을 마스크 시트에 고정하는 신규한 라미네이션 방법을 창안하게 되었다.The present inventors have sought a more effective way to maintain dimensional stability of a mask sheet in a continuous high temperature process and have created a novel lamination method of fixing a metal lead frame to a mask sheet.

본 발명에서는 마스크 시트와 리드프레임을 라미네이션 하는 공정에서 마스크 시트 면에 리드프레임의 접촉단차를 임프린팅함으로써 이후의 다이접합공정, 와이어 접합공정, 그리고 봉지공정에서 마스크 시트가 연화되더라도 리드프레임을 잘 고정시킴으로써 종래의 문제점들을 해결할 수가 있게 되었다.In the present invention, in the step of laminating the mask sheet and the lead frame, the contact step of the lead frame is imprinted on the mask sheet surface, so that the lead frame can be firmly fixed even if the mask sheet is softened in the subsequent die bonding step, wire bonding step, Thereby solving the conventional problems.

이를 위해 본 발명에서는 라미네이션 공정에서 기본적으로 가열 및 가압에 의한 접착력을 유지하면서 내열성이 강한 열가소성 폴리이미드를 마스크 시트의 접착층으로 사용하되, 열가소성 폴리이미드 접착층은 유리전이온도가 150℃ 내지 230℃로서 주사슬에 반드시 아미드기 또는 에테르기를 포함하며, 선택적으로 하이드록시기와 카르복실기 중 하나를 포함하여 표면에 구비되는 것을 특징으로 한다.To this end, in the present invention, thermoplastic polyimide having a high heat resistance is used as an adhesive layer of a mask sheet while maintaining an adhesive force by heating and pressurization in a lamination process. The thermoplastic polyimide adhesive layer has a glass transition temperature of 150 to 230 ° C Chain is necessarily an amide group or an ether group, and optionally includes one of a hydroxyl group and a carboxyl group.

위 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃인 것이 바람직한데, 더욱 바람직하게는 유리전이온도가 190℃ 내지 210℃인 것이 와이어접합 온도에 의한 변형성이 작다는 측면에서 더욱 바람직하다. 열가소성 폴리이미드 접착층의 유리전이온도가 150℃ 미만이면 내열성의 부족으로 고온에서 열분해물이 발생하여 리드프레임을 오염시키는 문제가 있으며 230℃를 초과하게 되면 라미네이션 온도가 280℃이상으로 요구되어 리드프레임에 워피지(warpage)현상이 발생하게 된다.The glass transition temperature of the upper thermoplastic polyimide adhesive layer is preferably 150 ° C to 230 ° C, more preferably 190 ° C to 210 ° C in view of less deformability due to the wire bonding temperature. If the glass transition temperature of the thermoplastic polyimide adhesive layer is less than 150 캜, there is a problem that the lead frame is contaminated due to the generation of pyrolysis products at high temperature due to the lack of heat resistance. When the temperature exceeds 230 캜, the lamination temperature is required to be 280 캜 or more, A warpage phenomenon occurs.

또한, 본 발명에서는 열가소성 폴리이미드 접착층이 아미드기 또는 에테르기를 주사슬(main chain)에 반드시 포함하고 하이드록시기, 카르복시기 중 어느 하나가 선택적으로 주사슬에 포함하는 것을 특징으로 한다. 접착층은 열가소성 폴리이미드 주사슬에 아미드기 또는 에테르기를 포함함으로써 주사슬의 분자수준에서의 유연성이 증가하여 접착층의 유리전이온도를 용이하게 조절할 수 있을 뿐만 아니라 임프린팅 접촉단차를 형성하는데 용이하다. 이와 함께 하이드록시기와 카르복시기 중 선택적으로 어느 하나를 포함함으로써 접착층의 표면에 극성기를 갖게 되어 접착력을 유지할 수가 있게 된다. 구체적으로는 방향족 폴리아미드이미드, 방향족 폴리에테르아미드이미드, 방향족 폴리에테르아미드 및 방향족 폴리에테르이미드 등을 들 수 있다. 이들 중 방향족 폴리에테르아미드이미드, 방향족 폴리에테르이미드 및 방향족 폴리에테르아미드가 분자수준에서의 유연성 측면에서 더욱 바람직하다.Further, in the present invention, the thermoplastic polyimide adhesive layer necessarily contains an amide group or an ether group in a main chain, and either a hydroxyl group or a carboxyl group is selectively contained in the main chain. The adhesive layer contains an amide group or an ether group in the thermoplastic polyimide main chain, so that flexibility at the molecular level of the main chain is increased, so that it is easy to control the glass transition temperature of the adhesive layer as well as to form an imprinting contact step. In addition, by including any one of a hydroxy group and a carboxyl group, a polar group is provided on the surface of the adhesive layer, so that the adhesive force can be maintained. Specific examples thereof include aromatic polyamide imides, aromatic polyether amide imides, aromatic polyether amides and aromatic polyether imides. Of these, aromatic polyether amide imides, aromatic polyether imides and aromatic polyether amides are more preferable in terms of flexibility at the molecular level.

방향족 폴리에테르이미드, 방향족 폴리에테르아미드이미드 또는 방향족 폴리에테르아미드의 합성에 사용되는 산 성분으로서는 예컨대, 하이드록시기 또는 카르복실기로 개질 처리된 방향족 디안하이드리드(aromatic dianhydride)를 사용할 수 있으며 이는 공지의 방법이 사용된다. 하이드록시기 또는 카르복실기로 개질된 폴리이미드의 경우 접촉단차에 의한 클램핑 효과를 더욱 견고하게 할 수 있는 효과가 있다. 즉, 금속표면과 유사한 표면에너지값을 갖는 극성기를 마스크 시트의 접착층에 도입함으로써 라미네이션 과정에서 젖음성의 향상에 의한 밀착력을 증가시키는 효과가 있으며, 이로 인해 접촉단차가 형성된 후 다이패드와의 접촉면에서 보다 향상된 밀착력으로 다이패드의 지지를 강화시켜 주는 효과가 있다.As the acid component used for the synthesis of the aromatic polyether imide, the aromatic polyether amide imide or the aromatic polyether amide, for example, an aromatic dianhydride modified by a hydroxyl group or a carboxyl group can be used, Is used. In the case of a polyimide modified with a hydroxyl group or a carboxyl group, the clamping effect due to the contact step can be further strengthened. That is, by introducing a polar group having a surface energy value similar to that of the metal surface into the adhesive layer of the mask sheet, it is possible to increase the adhesion due to the improvement of the wettability in the lamination process. And the adhesion of the die pad is enhanced by the improved adhesion.

또한, 본 발명에서는 열가소성 폴리이미드 접착층을 구비한 마스크 시트를 사용하고 상술한 라미네이션 공정을 통해 마스크 시트에 임프린팅되는 리드프레임과의 접촉단차가 0.5 내지 3㎛의 값을 갖는 것을 특징으로 한다.Further, in the present invention, a mask sheet provided with a thermoplastic polyimide adhesive layer is used, and the contact step between the mask sheet and the lead frame imprinted on the mask sheet through the lamination process is 0.5 to 3 탆.

위와 같이 0.5 내지 3㎛의 리드프레임 접촉단차가 마스크 시트에 임프린팅 됨으로써 마스크 시트는 리드프레임내의 복수의 다이패드를 동시에 클램핑하게 되고 이로써 연속되는 다이접합공정과 와이어접합공정에서 외부의 전단응력이 주어지더라도 견고하게 리드프레임을 지지할 수가 있고, 특히 봉지공정에서 봉지수지가 형성하는 x-y방향의 강한 전단압력에도 마스크 시트와 리드프레임간의 접합계면이 견고하게 유지됨으로써 몰드 블리드 아웃이나 몰드 플래쉬와 같은 누설불량을 현저하게 낮출 수가 있게 된다.As described above, the lead frame contact step of 0.5 to 3 占 퐉 is imprinted on the mask sheet so that the mask sheet clamps the plurality of die pads in the lead frame at the same time, thereby giving external shear stress in the successive die bonding step and wire bonding step The bonding interface between the mask sheet and the lead frame is firmly held even in the strong shear stress in the xy direction formed by the sealing resin in the sealing step, and thus leakage such as mold bleed-out or mold flashing The defects can be remarkably lowered.

(나) 다이접합(Die Attachment)공정 : 도면 1(b)(B) Die Attachment Process: As shown in FIG. 1 (b)

라미네이션 공정 이후 마스크 시트가 부착된 리드프레임의 반대면은 다이패드(Die Attach Pad)와 이너리드(inner lead)로 구성되어 있고 반도체 칩에 해당하는 다이를 다이패드 상에 에폭시 수지를 사용하여 접착하게 된다. 이 때 공정온도가 통상적으로 175 내지 190℃에 이르고 30분 내지 120분 동안 경화공정을 거치게 되는데, 마스크 시트가 리드프레임과 견고하게 접착되지 않을 경우 다이접합의 균일도에 문제가 발생할 수 있다. 그러나 본 발명에서는 0.5 내지 3㎛의 리드프레임의 접촉단차가 마스크 시트에 임프린팅됨으로써 마스크 시트는 리드프레임내의 복수의 다이패드를 동시에 클램핑하게 되고 이로써 다이패드를 마스크 시트가 접촉단차에 의해 견고하게 클램핑함으로써 종래 기술의 문제를 해결할 수 있다.The opposite side of the lead frame to which the mask sheet is attached after the lamination process is composed of a die attach pad and an inner lead and the die corresponding to the semiconductor chip is bonded to the die pad using an epoxy resin do. In this case, the process temperature is usually 175 to 190 ° C and the curing process is performed for 30 minutes to 120 minutes. If the mask sheet is not firmly adhered to the lead frame, a problem may occur in the uniformity of die bonding. However, in the present invention, the contact step of the lead frame of 0.5 to 3 占 퐉 is imprinted on the mask sheet, so that the mask sheet clamps the plurality of die pads in the lead frame at the same time, whereby the die pad is firmly clamped Thereby solving the problem of the prior art.

(다) 플라즈마(Plasma Cleaning)공정(C) Plasma Cleaning Process

다이접합을 마친 QFN 반도체 장치는 전기접속장치인 와이어를 연결하는 공정에 앞서 플라즈마처리를 통해 반도체 장치의 오염물질을 제거하게 되는데, 이 과정에서 리드프레임의 이면에 접착된 마스크 시트는 부분적으로 다이패드와의 비접촉면이 불가피하게 플라즈마 공정에 노출되고 플라즈마로 생성된 이온들에 의해 물리화학적으로 공격을 받아 마스크 시트의 표면이 손상을 받게 되고 이후 고온 공정에서 열응력에 의해 응집파괴를 일으키게 되는 문제점이 있다. 그러나, 본 발명은 마스크 시트의 접착층을 구비하는데 있어 분자간 결합력이 우수한 폴리이미드를 사용함으로써 플라즈마 저항성이 높일 수 있으며, 또한 하이드록시기와 카르복시기의 도입으로 인해 표면에서 플라즈마로 생성된 이온들과 반응케 함으로써 접착층의 물리적 응집파괴를 감소시킬 수 있게 된다.The QFN semiconductor device after the die bonding is subjected to a plasma treatment to remove contaminants from the semiconductor device prior to the process of connecting the wire as the electrical connection device. In this process, the mask sheet adhered to the back surface of the lead frame is partially Is inevitably exposed to a plasma process and attacked physically and chemically by ions generated by the plasma, thereby damaging the surface of the mask sheet and causing cohesion failure due to thermal stress in a high temperature process. have. However, the present invention can increase the plasma resistance by using polyimide having excellent intermolecular bonding force in providing the adhesive layer of the mask sheet, and by reacting with the ions generated from the surface to the plasma due to the introduction of the hydroxy group and the carboxyl group It is possible to reduce the physical cohesive failure of the adhesive layer.

(라) 와이어접합(Wire Bonding)공정 : 도면 1(c)(D) Wire Bonding Process: As shown in Figure 1 (c)

마스크 시트를 이용한 QFN 반도체 장치의 제조에 있어서 가장 심각한 문제는 와이어 접합시의 안정성으로, 다이접합공정을 거친 리드 프레임상의 다이와 복수의 리드를 본딩 와이어에 의해 전기적으로 접속하게 되는데 이 때 공정온도가 190 내지 250℃에 이르고 접합 시 와이어가 다이패드에 전달하는 전단응력(shear stress)이 최소 50 내지 500gf으로 마스크 시트가 접합온도에서 연화될 경우 전단응력을 견디지 못해 마이크로 바운싱과 같은 문제가 발생하여 결국 다이와 와이어의 접합력이 약해지게 된다. 그러나, 본 발명은 0.5 내지 3㎛의 리드프레임의 접촉단차가 마스크 시트에 임프린팅됨으로써 마스크 시트는 리드프레임내의 복수의 다이패드를 동시에 클램핑하게 되어 고온의 와이어접합온도에서 시트가 연화되더라도 x-y방향으로의 전단응력을 저항할 수 있게 되고 이로써 우수한 와이어 접합력을 얻을 수 있다.The most serious problem in the manufacture of a QFN semiconductor device using a mask sheet is the stability of the wire bonding, so that the die and the plurality of leads on the lead frame that have undergone the die bonding process are electrically connected by the bonding wire, To 250 ° C. When the mask sheet is softened at the bonding temperature at a shear stress of at least 50 to 500 gf, which the wire transmits to the die pad at the time of bonding, it can not withstand the shear stress and problems such as microbouncing occur, The bonding force of the wire becomes weak. However, according to the present invention, since the contact step of the lead frame of 0.5 to 3 mu m is imprinted on the mask sheet, the mask sheet clamps the plurality of die pads in the lead frame at the same time so that even if the sheet is softened at the high temperature wire bonding temperature, So that it is possible to obtain an excellent wire bonding force.

(마) 수지 봉지 공정(EMC molding) : 도면 1(d)(E) Molding of resin (EMC molding): Drawing 1 (d)

QFN 반도체 장치의 수지 봉지 공정에서는 175 내지 190℃에서 8GPa 정도의 압력으로 3내지 5분 동안 소자를 수지 봉지하는데, 마스크 시트의 접착제층이 고온에 노출되어 열에 의해 연화된 상태에서 봉지수지의 x-y방향의 압력흐름이 가해질 때 마스크 시트의 접착층이 리드프레임과의 접합면으로부터 부분적으로 박리되어 리드나 반도체 소자 탑재부의 하부방향으로 봉지수지가 침투되는 소위 몰드 블리드 아웃(mold bleed out)이나 몰드 플래쉬(mold flash)불량이 발생하게 된다.In the resin encapsulation process of the QFN semiconductor device, the device is resin-encapsulated for 3 to 5 minutes at a pressure of about 8 GPa at 175 to 190 DEG C. When the adhesive layer of the mask sheet is exposed to high temperature and softened by heat, A so-called mold bleed out in which the adhesive layer of the mask sheet is partially peeled from the bonding surface with the lead frame and the sealing resin penetrates in the lower direction of the semiconductor element mounting portion when the pressure flow of the mask sheet is applied, flash).

이러한 문제를 해결하기 위하여 종래 기술에서는 마스크 시트의 접착력을 상승시키는 방법을 사용하였으나 마스크 시트와 리드프레임의 접합면에 가해지는 봉지수지의 압력을 견디기에는 한계가 있어 개선의 요구가 절실하였다. 따라서 본 발명에서는 0.5 내지 3㎛의 리드프레임의 접촉단차가 마스크 시트에 임프린팅 됨으로써 마스크 시트는 리드프레임내의 복수의 다이패드를 동시에 클램핑하게 되고 이로써 마스크 시트와 리드프레임간의 접합면에 대한 봉지수지의 공격이 원천적으로 차단되는 효과를 가지게 된다.In order to solve this problem, in the prior art, a method of raising the adhesive strength of the mask sheet is used. However, there is a limit to endure the pressure of the sealing resin applied to the joint surface of the mask sheet and the lead frame, Accordingly, in the present invention, since the contact step of the lead frame of 0.5 to 3 탆 is imprinted on the mask sheet, the mask sheet clamps the plurality of die pads in the lead frame at the same time, It has an effect that the attack is originally blocked.

(바) 테잎 박리 공정(Detaping) : 도면 1(e)(F) Detachment of tape: Figure 1 (e)

수지 봉지 공정이 완료된 후 부착된 마스크 시트는 완성된 반도체 소자로부터 박리공정을 거치게 되는데, 이 때 주로 박리과정에서 강한 접착력에 의해 점착제의 잔류가 남을 소지가 매우 크고 특히 점착제 성분과 봉지 수지의 성분 간의 상호작용이 있을 경우에는 접착 후 박리 시에 응집파괴가 일어나기 쉽고 이로 인해 완성된 패키지의 표면이 오염되는 문제가 종래에 있다. 그러나, 본 발명에서는 마스크 시트를 박리 시 200 내지 300℃의 온도에서 가열박리를 함으로써 종래의 문제를 발생시키지 않으며, 또한 상온에서 박리하더라도 접착제층의 잔류는 남지 않지만 박리력이 높아 고온에서 박리하는 것이 유리하다.After the completion of the resin sealing process, the attached mask sheet undergoes a peeling process from the finished semiconductor device. In this case, the residual adhesive residue is very large due to strong adhesive force in the peeling process. In particular, When there is an interaction, there is a problem that cohesive failure tends to occur at the time of peeling after adhesion, and thus the surface of the finished package is contaminated. However, in the present invention, when the mask sheet is peeled off, heat peeling at a temperature of 200 to 300 占 폚 does not cause a problem in the prior art, and even if peeling at room temperature does not leave residual adhesive layer, It is advantageous.

(사) 수지 봉지 후 세척(Deflash)(G) Deflash after resin bag sealing

종래에는 접착제층의 잔류물 및 봉지수지가 누설된 몰드 플래쉬를 제거하기 위해서 봉지 후에 추가적인 세척 공정이 필요할 수 있는데 이러한 추가적인 세척공정은 전체 제조비용을 높이게 되어 결과적으로 생산성이 저하되는 문제점이 있다. 그러나, 본 발명에서는 0.5 내지 3㎛의 리드프레임의 접촉단차가 마스크 시트에 임프린팅 됨으로써 마스크 시트는 리드프레임내의 복수의 다이패드를 동시에 클램핑하게 되고 이로써 마스크 시트와 리드프레임간의 접합면에 대한 봉지수지의 공격이 원천적으로 차단되는 효과로 인해 봉지수지의 누설에 의한 잔류물을 가지지 않는다. 따라서 본 발명에 의하면 QFN 반도체 장치의 생산성을 높일 수 있게 된다.Conventionally, an additional cleaning process may be required after sealing to remove the residue of the adhesive layer and the mold flash which has leaked the sealing resin. This additional cleaning process increases the overall manufacturing cost, which results in a decrease in productivity. However, in the present invention, since the contact step of the lead frame of 0.5 to 3 mu m is imprinted on the mask sheet, the mask sheet clamps the plurality of die pads in the lead frame at the same time, It does not have a residue due to the leakage of the sealing resin due to the effect that the attack of the sealing resin is originally blocked. Therefore, the productivity of the QFN semiconductor device can be improved according to the present invention.

이하, 실시예와 비교예를 통하여 본 발명의 구성 및 그에 따른 효과를 보다 상세히 설명하고자 한다. 그러나, 본 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것이며, 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.Hereinafter, the structure and effect of the present invention will be described in more detail with reference to examples and comparative examples. However, this embodiment is intended to explain the present invention more specifically, and the scope of the present invention is not limited to these embodiments.

[실시예][Example]

제조예1(실시예에 사용된 폴리아믹산 및 마스크 시트 제조)Preparation Example 1 (Preparation of polyamic acid and mask sheet used in Examples)

1-1. 폴리아믹산의 제조1-1. Preparation of polyamic acid

폴리아믹산(polyamic acid, PAA)의 합성 방법은 다음과 같다. 온도계, 교반기, 질소튜브 및 분류탑을 설치한 2리터의 4구 플라스크에 질소분위기하에서 3.32g(0.0166 mol)의 4,4'-옥시디아닐린(4,4'-oxydianiline, ODA)과 DMAc(80mL)를 넣고 0℃에서 30분간 교반하였다. 이 용액에 16.40g(0.0305mol)의 4,4',4,4'-이소프로필리덴디페녹시 비스프탈릭안하이드라이드, (4,4',4,4'-isopropylidenediphenoxy-bis-phthalic anhydride, BPADA)와 DMAc(80mL)의 혼합물을 합하여 함께 30분을 더 교반하였다. 이후 실온에서 18시간 더 강하게 교반하면서 중합하여, 점도 25,000 cps의 폴리아믹산 용액(polyamic acid solution)을 얻었다.The synthesis method of polyamic acid (PAA) is as follows. (0.0166 mol) of 4,4'-oxydianiline (ODA) and DMAc (0.40 g) were added to a 2-liter four-necked flask equipped with a thermometer, a stirrer, 80 mL) was added, and the mixture was stirred at 0 ° C for 30 minutes. To this solution was added a solution of 16.40 g (0.0305 mol) of 4,4 ', 4,4'-isopropylidenephosphoric acid non-sputal anhydride, (4,4', 4,4'-isopropylidenediphenoxy-bis-phthalic anhydride , BPADA) and DMAc (80 mL) were combined and stirred together for an additional 30 minutes. Thereafter, polymerization was further carried out while stirring at room temperature for 18 hours to obtain a polyamic acid solution having a viscosity of 25,000 cps.

1-2. 마스크 시트 제조1-2. Mask Sheet Manufacturing

캐스팅법(casting method)을 이용하여 두께 25 ㎛의 폴리이미드 필름 표면에 위에서 제조된 폴리아믹산 용액을 코팅하였다. 이때, 코팅된 두께는 경화과정이 끝난 후의 최종 폴리이미드 수지층이 10 ㎛ 두께가 되도록 조절하였다. 이후, 코팅된 폴리아믹산 용액을 약 50 ~ 200 ℃의 온도에서 여러 단계를 거쳐서 약 30 ~ 60분간 건조시켰다. 다음으로, 온도를 약 250 ~ 380 ℃까지 승온시켜 이미드화 반응을 진행시켜 열가소성 폴리이미드 접착층이 형성된 마스크 시트를 제조하였다. 수득된 폴리이미드 접착층의 유리전이온도는 DSC로 측정한 결과 205℃이었다.The polyamic acid solution prepared above was coated on the surface of a polyimide film having a thickness of 25 占 퐉 using a casting method. At this time, the coated thickness was adjusted so that the final polyimide resin layer after the curing process was 10 탆 thick. Thereafter, the coated polyamic acid solution was dried at a temperature of about 50 to 200 DEG C through several steps for about 30 to 60 minutes. Next, the temperature was raised to about 250 to 380 占 폚 to carry out the imidization reaction to prepare a mask sheet having a thermoplastic polyimide adhesive layer. The glass transition temperature of the obtained polyimide adhesive layer was 205 DEG C as a result of DSC measurement.

제조예2(비교예에 사용된 폴리아믹산 및 마스크 시트 제조)Preparation Example 2 (Preparation of polyamic acid and mask sheet used in Comparative Examples)

2-1. 폴리아믹산 제조2-1. Manufacture of polyamic acid

4,4'-옥시디아닐린 대신 7.11g(0.0657 mol)의 p-페닐렌디아민(p-phenylenediamine, p-PDA)을 사용하고, 4,4',4,4'-이소프로필리덴디페녹시 비스프탈릭안하이드라이드 대신 21.77g(0.0740 mol)의 3,3',4,4'-비페닐테트라카르복실릭 디안하이드라이드(3,3',4,4'-biphenyltetracarboxylic acid dianhydride, BPDA)을 사용한 것만 제외하고 제조예 1-1과 동일하게 제조하여 점도 25,000 cps의 폴리아믹산 용액을 얻었다.7.11 g (0.0657 mol) of p-phenylenediamine (p-PDA) was used instead of 4,4'-oxydianiline, and 4,4 ', 4,4'-isopropylidene diphenoxy (0.0740 mol) of 3,3 ', 4,4'-biphenyltetracarboxylic acid dianhydride (BPDA) instead of naphtholic anhydride, Was used to prepare a polyamic acid solution having a viscosity of 25,000 cps.

2-2. 마스크 시트 제조2-2. Mask Sheet Manufacturing

2-1에서 제조된 폴리아믹산을 사용한 것을 제외하고 제조예 1-2와 동일하게 마스크 시트를 제조하였다. 수득된 폴리이미드 접착층의 유리전이온도는 DSC로 측정한 결과 193℃이었다.A mask sheet was prepared in the same manner as in Preparation Example 1-2, except that the polyamic acid prepared in 2-1 was used. The glass transition temperature of the obtained polyimide adhesive layer was 193 占 폚 as determined by DSC.

[실시예 1-6][Example 1-6]

제조예 1-2에 제조된 마스크 시트와 리드프레임의 라미네이션 조건에 따른 실시예를 하기 표 1에 나타내었다. 리드프레임은 QFN 반도체 패키지용 AgCu 리드프레임(250mm x 53.5mm x 8mil)을 사용하였으며 리드프레임 내 다이패드 사이즈는 3mm x 3mm x 8mil, 표면거칠기(Ra)값은 0.09 ㎛으로 측정되었다. 라미네이션 공정 이후는, 종래의 제조공정에 따라 마스크 시트가 부착된 리드프레임 상에 반도체 칩(Chip)을 접합하고, 반도체 칩(Chip)과 와이어(Wire)를 접합하여 연결하며, 밀봉 수지에 의해 반도체 칩을 밀봉하고, 밀봉이 완료된 후 마스크 시트를 리드프레임으로부터 박리하여 제거함으로써 QFN 반도체 패키지를 제조하였다.Examples according to the lamination conditions of the mask sheet and the lead frame manufactured in Production Example 1-2 are shown in Table 1 below. The lead frame used was AgCu lead frame (250mm x 53.5mm x 8mil) for QFN semiconductor package. Die pad size in lead frame was measured as 3mm x 3mm x 8mil and surface roughness (Ra) value was 0.09 mu m. After the lamination process, a semiconductor chip is bonded onto a lead frame to which a mask sheet is attached according to a conventional manufacturing process, and a semiconductor chip and a wire are joined and connected to each other. After the chip was sealed and the sealing was completed, the mask sheet was peeled off from the lead frame and the QFN semiconductor package was manufactured.

[비교예 1-7][Comparative Example 1-7]

제조예 1-2에 제조된 마스크 시트와 리드프레임의 라미네이션 조건에 따른 비교예 1-7을 하기 표 1에 나타내었다. 그 외는 실시예와 동일하게 QFN 반도체 패키지를 제조하였다.Comparative Example 1-7 according to the lamination conditions of the mask sheet and the lead frame manufactured in Production Example 1-2 are shown in Table 1 below. A QFN semiconductor package was fabricated in the same manner as the other embodiments.

[비교예 8][Comparative Example 8]

제조예 2-2에 제조된 마스크 시트와 리드프레임의 라미네이션 조건에 따른 비교예 8을 하기 표 1에 나타내었다. 그 외는 실시예와 동일하게 QFN 반도체 패키지를 제조하였다.Comparative Example 8 according to the lamination conditions of the mask sheet and the lead frame manufactured in Production Example 2-2 are shown in Table 1 below. A QFN semiconductor package was fabricated in the same manner as the other embodiments.

라미네이션 조건Lamination condition 마스크시트
(℃)mask sheet
(° C) 리드프레임
(℃)Lead frame
(° C) Preheating of LF(℃)Preheating of LF (℃) Lamination time(s)Lamination time (s) Lamination pressure (bar)Lamination pressure (bar) 비교예1Comparative Example 1 200200 190190 6565 1111 0.40.4 비교예2Comparative Example 2 200200 190190 6565 1111 0.70.7 실시예1Example 1 200200 190190 6565 1111 1.01.0 실시예2Example 2 200200 190190 6565 1111 1.41.4 실시예3Example 3 200200 190190 6565 1111 1.71.7 실시예4Example 4 200200 190190 6565 1111 2.02.0 실시예5Example 5 200200 190190 6565 1111 2.42.4 실시예6Example 6 200200 190190 6565 1111 3.03.0 비교예3Comparative Example 3 200200 190190 6565 1111 3.43.4 비교예4Comparative Example 4 200200 190190 6565 1111 3.73.7 비교예5Comparative Example 5 260260 190190 6565 1111 1.01.0 비교예6Comparative Example 6 200200 240240 6565 1111 1.01.0 비교예7Comparative Example 7 260260 240240 6565 1111 1.01.0 비교예8Comparative Example 8 200200 190190 6565 1111 2.02.0

상기 실시예 1 내지 6 및 비교예 1 내지 8에 따른 QFN 반도체 패키지를 사용하여 다음과 같은 실험예를 통해 물성을 측정하고 그 결과를 다음 표 2에 나타내었다.The physical properties of the QFN semiconductor packages according to Examples 1 to 6 and Comparative Examples 1 to 8 were measured through the following experimental examples, and the results are shown in Table 2 below.

[실험예][Experimental Example]

1. 워피지(Warpage) 측정1. Warpage measurement

실시예 및 비교예의 워피지(warpage) 값은 라미네이션 후 마스크 시트의 접착 배면을 상부로 24시간 상온에서 방치하여 측정하였으며, 코일셋(coil set), 크로스바우(cross bow), 틸트(tilt) 등의 유형별로 측정하여 최저값을 표기하였다.The warpage values of the examples and comparative examples were measured by allowing the backside of the mask sheet to adhere to the top of the mask sheet after being laminated at room temperature for 24 hours and measuring coil set, cross bow, tilt, etc. And the lowest value was indicated.

2. 접착력 측정2. Adhesion measurement

실시예 및 비교예의 접착력(adhesion strength)은 리드프레임의 폭 53.5mm를 기준으로 300mm/min 속도로 측정하였다.The adhesion strengths of Examples and Comparative Examples were measured at a speed of 300 mm / min based on the width of the lead frame of 53.5 mm.

3. 접촉단차 측정3. Contact step measurement

실시예 및 비교예의 접촉단차(contact depth)는 마스크 시트를 박리한 후 박리면에 형성된 임프린트를 CLSM (Confocal Laser Scanning Microscopy) 전자현미경으로 측정하였다.The contact depths of the examples and comparative examples were measured by CLSM (Confocal Laser Scanning Microscopy) electron microscope after the mask sheet was peeled off and the imprint formed on the peeling surface was measured.

4. 다이접합력, 와이어접합력, 몰드플래쉬 측정, 잔사여부 확인4. Die bonding strength, wire bonding strength, mold flash measurement, check for residue

실시예 및 비교예의 Die strength, wire pull strength, mold flash의 경우 QFN 반도체 패키지를 제조하기 위한 장비(Altera社)를 활용하여 측정하였으며, die strength와 wire pull strength의 경우 각 10회씩 측정한 후 평균값을 구하였으며, mold flash의 경우 리드프레임 20 스트립을 봉지공정까지 완료하여 광학현미경으로 검사후 mold flash가 발생한 개별 다이패드를 전체 다이패드 수로 나누어 ppm값을 산출하였다. 또한 잔사여부를 확인하였다.The die strength, wire pull strength, and mold flash of Examples and Comparative Examples were measured using a QFN semiconductor package manufacturing equipment (Altera). The die strength and wire pull strength were measured 10 times each, In the case of mold flash, the lead frame 20 strip was completed by the sealing process. After inspection with an optical microscope, the ppm value was calculated by dividing the individual die pads in which the mold flash occurred, by the total number of die pads. The residue was also confirmed.

실시 결과Conduct result 접촉단차
(um)Contact step
(um) 접착력
(gf/mm)Adhesion
(gf / mm) Warpage
(um)Warpage
(um) Die shear strength(g)Die shear strength (g) Wire pull strength(g)Wire pull strength (g) Mold flash
(ppm)Mold flash
(ppm) ResidueResidue 비교예1Comparative Example 1 0.20.2 1,4601,460 8080 3.423.42 28.6528.65 32,62532,625 無No 비교예2Comparative Example 2 0.40.4 1,5201,520 8080 4.814.81 28.9828.98 32,17432,174 無No 실시예1Example 1 0.50.5 1,5401,540 7070 13.2113.21 44.3944.39 452452 無No 실시예2Example 2 0.70.7 1,5701,570 7070 13.2813.28 44.9044.90 440440 無No 실시예3Example 3 0.80.8 1,6501,650 7070 13.4013.40 44.8744.87 441441 無No 실시예4Example 4 1.01.0 1,8001,800 6060 13.4313.43 46.2846.28 422422 無No 실시예5Example 5 2.02.0 1,8301,830 6060 13.4913.49 46.4446.44 420420 無No 실시예6Example 6 3.03.0 1,8501,850 6060 13.7213.72 46.8946.89 412412 無No 비교예3Comparative Example 3 3.13.1 1,8501,850 8080 13.8813.88 46.8846.88 408408 잔사Residue 비교예4Comparative Example 4 3.53.5 1,8701,870 8080 13.9213.92 47.2147.21 402402 잔사Residue 비교예5Comparative Example 5 3.53.5 1,9301,930 410(NG)410 (NG) 13.2813.28 47.4147.41 412412 잔사Residue 비교예6Comparative Example 6 3.53.5 1,8201,820 350(NG)350 (NG) 13.5413.54 47.6647.66 436436 잔사Residue 비교예7Comparative Example 7 3.53.5 2,2102,210 320(NG)320 (NG) 13.2213.22 47.6847.68 445445 잔사Residue 비교예8Comparative Example 8 0.20.2 2,5302,530 8080 3.383.38 28.1528.15 35,82535,825 無No 판정규격Judgment standard 0.5~3.00.5 to 3.0 >1,000> 1,000 <300<300 >2.5> 2.5 >25> 25 <1,000<1,000 無No

표 2에서 알 수 있듯이, 본 발명에 따른 실시예에 의하면, 접촉단차의 형성에 의한 QFN 반도체 패키지의 제조방법이 비교예에 비해 우수함을 확인할 수 있다. As can be seen from Table 2, according to the embodiment of the present invention, it can be confirmed that the manufacturing method of the QFN semiconductor package by forming the contact step is superior to the comparative example.

즉, 본 발명의 실시예 1 내지 6에 따르면 0.5 내지 3㎛의 접촉단차를 형성할 경우 본 발명이 이루고자 하는 효과를 달성할 수 있으나, 비교예 1, 2와 같이 접촉단차가 0.5㎛ 미만으로 형성되면 클램핑 효과가 없고 비교예 3 내지 7과 같이 접촉단자가 3㎛를 초과하면 접착층의 변형이 심하게 되어 리드프레임 가장자리에서 마스크 시트를 박리 시 잔류물이 발생하게 되고 워피지 문제가 발생함을 확인할 수 있다. That is, according to the embodiments 1 to 6 of the present invention, when the contact step of 0.5 to 3 μm is formed, the effect of the present invention can be achieved. However, as in the case of the comparative examples 1 and 2, There is no clamping effect, and as in Comparative Examples 3 to 7, if the contact terminal exceeds 3 탆, the deformation of the adhesive layer becomes severe, so that residues are generated when the mask sheet is peeled from the edge of the lead frame, have.

또한, 비교예 8과 실시예 4의 경우, 동일한 라미네이션 조건에서 접착력을 측정한 결과 실시예 4의 접착력이 더 낮음에도 불구하고 다이접합력이나 와이어접합력, 몰드플래쉬 등에서 모두 비교예 8에 비해 현저히 우수한 것으로 측정되었으며, 이는 본 발명의 특징인 접촉단차의 차이에 의한 결과로서 비교예 8의 접촉단차는 0.2㎛ 수준임에 비해 실시예 4의 접촉단차는 1.0㎛으로 측정되었다. 또한 비교예 8에 사용된 폴리이미드 접착층과 실시예 4에 사용된 폴리이미드 접착층의 유리전이온도가 각각 193℃, 205℃로 실시예 4에 사용된 폴리이미드 접착층의 유리전이온도가 더 높음에도 불구하고 접촉단차가 더 깊게 형성된 것을 볼 때, 본 발명에 따른 실시예에서는 접착층의 분자수준에서의 미세변형을 위한 유연성의 수준에서 차이가 있다는 것을 확인할 수 있다.Further, in the case of Comparative Example 8 and Example 4, the adhesive strength was measured under the same lamination conditions. As a result, although the adhesive force of Example 4 was lower, all of the die bonding strength, wire bonding strength and mold flashing were significantly superior to those of Comparative Example 8 , Which is a result of the difference in the contact step difference, which is a feature of the present invention, and the contact step difference of Comparative Example 8 is 0.2 mu m, whereas the contact step difference of Example 4 is 1.0 mu m. Also, although the glass transition temperatures of the polyimide adhesive layer used in Comparative Example 8 and the polyimide adhesive layer used in Example 4 were 193 deg. C and 205 deg. C, respectively, although the glass transition temperature of the polyimide adhesive layer used in Example 4 was higher And that the contact step is deeper, it can be seen that in the embodiment according to the invention there is a difference in the level of flexibility for microdeformation at the molecular level of the adhesive layer.

또한 본 발명에서는 더욱 구체적인 와이어접합력 향상의 효과를 확인하기 위하여 실제 품질수준의 편차를 하기 표 3에 나타내었다. 하기 표 3은 비교예 8과 실시예 중에서 접촉단차 1㎛을 형성한 실시예 4를 비교측정한 구체적인 와이어 접합력으로서 비교예 8에 비해 실시예 4의 측정값이 약 80%이상 현저히 높은 값으로 측정되었다.In order to further confirm the effect of improving the wire bonding strength in the present invention, the deviation of the actual quality level is shown in Table 3 below. The following Table 3 shows the specific wire bonding force of Comparative Example 8 and Example 4 in which the contact step of 1 占 퐉 was formed in comparison with Comparative Example 8, and the measured value of Example 4 was significantly higher than about 80% .

Figure 112017024098061-pat00001
Figure 112017024098061-pat00001

본 발명에서는 더욱 구체적인 다이접합력 향상의 효과를 확인하기 위하여 실제 품질수준의 편차를 하기 표 4 내지 표 5에 나타내었다. 하기 표 4 내지 표 5의 결과는 비교예 8과 실시예 4를 측정한 구체적인 다이접합력으로서 비교예 8에 비해 실시예 4의 측정값이 약 400%이상 현저히 높은 값으로 측정되었다.In the present invention, deviation of the actual quality level is shown in Tables 4 to 5 below to confirm the effect of more concrete die bonding improvement. The results of the following Tables 4 to 5 show that the measured values of Example 4 were significantly higher than those of Comparative Example 8 by about 400% as the specific die bonding forces measured in Comparative Example 8 and Example 4. [

Figure 112017024098061-pat00002
Figure 112017024098061-pat00002

Figure 112017024098061-pat00003
Figure 112017024098061-pat00003

상기 결과에서 보면, 와이어접합력에 비해 다이접합력의 측정 결과에서 훨씬 높은 수준으로 향상됨을 확인할 수 있는데, 이는 본 발명의 접촉단차 형성이 다이패드에 직접적인 클램핑효과를 부여함으로써 접촉단차의 임계값이 0.5 내지 3㎛ 수준에서 형성되고 있으며 그 효과가 현저히 우수하다는 것을 확인할 수가 있다. 특히 표 4에 나타냈듯이 실제 공정신뢰성의 관점에서 다이접합력의 편차가 줄어듦으로써 QFN 반도체 장치의 공정신뢰성을 향상시킬 수 있음을 확인하였다.The results show that the contact step formation of the present invention provides a direct clamping effect on the die pad so that the threshold value of the contact step is 0.5 - Mu] m, and the effect is remarkably excellent. In particular, as shown in Table 4, it was confirmed that the process reliability of the QFN semiconductor device can be improved by reducing the deviation of the die bonding force from the viewpoint of the actual process reliability.

또한, 본 발명에서는 더욱 구체적인 몰드플래쉬 불량의 개선 효과를 확인하기 위하여 실제 품질수준의 편차를 하기 표 6에 나타내었다. 하기 표 6은 비교예 8과 실시예 4를 측정한 구체적인 몰드플래쉬 불량율로서 비교예 8에 비해 실시예 4의 측정 수율값이 약 7%이상 높은 값으로 측정되었다. 이로써 실제 생산성의 관점에서 QFN 반도체 장치의 공정신뢰성을 향상시킬 수 있음을 확인하였다.Further, in the present invention, deviations of the actual quality level are shown in Table 6 so as to confirm a more specific improvement effect of the defective mold flash. Table 6 shows specific mold flash defective ratios measured in Comparative Example 8 and Example 4, and the measured yield value of Example 4 was measured to be higher than Comparative Example 8 by about 7% or more. Thus, it is confirmed that the process reliability of the QFN semiconductor device can be improved in view of the actual productivity.

Figure 112017024098061-pat00004
Figure 112017024098061-pat00004

본 명세서에서는 본 발명자들이 수행한 다양한 실시예 가운데 몇 개의 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.It is to be understood that the present invention is not limited to the above embodiments and various changes and modifications may be made by those skilled in the art without departing from the spirit and scope of the invention.

1 : 리드프레임
2 : 마스크 시트
3 : 다이(칩)
4 : 와이어
5 : 봉지수지
6 : 리드프레임과 접촉하지 않는 마스크 시트의 접착층 표면
7 : 리드프레임과 접촉하는 마스크 시트의 접착층 표면(접촉단차가 형성된 접착층 표면)
8 : 접촉단차에 의해 형성된 클램핑 구간1: Lead frame
2: Mask sheet
3: Die (chip)
4: Wire
5: sealing resin
6: Adhesive layer surface of mask sheet not in contact with lead frame
7: Adhesive layer surface of the mask sheet in contact with the lead frame (adhesive layer surface on which the contact step is formed)
8: Clamping section formed by contact step

Claims (14)

마스크 시트에 리드프레임을 임프린팅하는 라미네이션 공정을 통해 상기 마스크 시트의 접착층에 0.5 내지 3㎛의 접촉단차(contact depth)를 형성하여 제조되고,
상기 라미네이션 공정은,
QFN 반도체용 금속제 리드프레임을 상하의 수직방향으로 가온 및 가압이 가능한 스탬핑 장치에서 마스크 시트와 정렬(Align)시키는 제1단계;
30℃ 내지 220℃에서 15초 이하로 예열처리(Pre-heat treatment)하는 제2단계; 및
상기 마스크 시트 면을 200℃ 내지 250℃의 온도로 가하고, 상기 리드프레임 면을 190℃ 내지 230℃의 온도로 가하며 1 내지 3bar의 압력으로 5 내지 15초 동안 가압하여 상기 마스크 시트를 상기 리드프레임에 접착시키는 제3단계를 포함하는 공정인 것을 특징으로 하는, QFN 반도체 패키지. And forming a contact depth of 0.5 to 3 占 퐉 on the adhesive layer of the mask sheet through a lamination process for imprinting the lead frame on the mask sheet,
Wherein the lamination step comprises:
A first step of aligning a metal leadframe for a QFN semiconductor with a mask sheet in a stamping apparatus capable of heating and pressing in a vertical direction up and down;
A second step of pre-heat treatment at 30 ° C to 220 ° C for 15 seconds or less; And
The mask sheet surface is heated to a temperature of 200 ° C to 250 ° C, the lead frame surface is heated to a temperature of 190 ° C to 230 ° C and a pressure of 1 to 3 bar is applied for 5 to 15 seconds, And a third step of bonding the substrate to the substrate. 제1항에 있어서,
상기 마스크 시트는 기재 및 상기 기재의 편면 또는 양면에 구비된 열가소성 폴리이미드 접착층을 포함하고,
상기 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이며, 주사슬에 아미드기 또는 에테르기를 포함하고 선택적으로 하이드록시기와 카르복실기 중 하나를 포함하는 것을 특징으로 하는, QFN 반도체 패키지. The method according to claim 1,
Wherein the mask sheet comprises a base material and a thermoplastic polyimide adhesive layer provided on one side or both sides of the base material,
Wherein the thermoplastic polyimide adhesive layer has a glass transition temperature of from 150 캜 to 230 캜 and comprises an amide group or an ether group in the main chain and optionally one of a hydroxyl group and a carboxyl group. 제2항에 있어서,
상기 마스크 시트의 기재는 폴리이미드, 폴리아미드, 폴리에테르설폰, 폴리페닐렌설파이드, 폴리에테르케톤, 폴리에테르에테르케톤, 트리아세틸셀룰로스, 폴리에테르이미드 필름, 또는 금, 은, 구리, 백금, 알루미늄, 마그네슘, 티타늄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 인듐, 주석으로 이루어지는 박(箔)이나, 이러한 금속을 포함하는 합금박 또는 도금박인 것을 특징으로 하는, QFN 반도체 패키지.3. The method of claim 2,
The base material of the mask sheet may be at least one selected from the group consisting of polyimide, polyamide, polyethersulfone, polyphenylene sulfide, polyether ketone, polyetheretherketone, triacetylcellulose, polyetherimide film, Wherein the metal foil is an alloy foil or a plating foil comprising foil made of magnesium, titanium, chromium, manganese, iron, cobalt, nickel, zinc, palladium, indium or tin. 제2항에 있어서,
상기 마스크 시트의 기재의 두께는 7 내지 50㎛이고, 150~230℃에서의 열팽창계수가 5~50 ppm/℃인 것을 특징으로 하는, QFN 반도체 패키지.3. The method of claim 2,
Wherein the base material of the mask sheet has a thickness of 7 to 50 占 퐉 and a thermal expansion coefficient at 150 to 230 占 폚 of 5 to 50 ppm / 占 폚. 삭제delete 마스크 시트에 리드프레임을 임프린팅하는 라미네이션 공정을 통해 상기 마스크 시트의 접착층에 접촉단차(contact depth)를 형성하여 QFN 반도체 패키지를 제조하며,
상기 라미네이션 공정은 QFN 반도체용 금속제 리드프레임을 상하의 수직방향으로 가온 및 가압이 가능한 스탬핑 장치에서 마스크 시트와 정렬(Align)시키는 제1단계;
30℃ 내지 220℃에서 15초 이하로 예열처리(Pre-heat treatment)하는 제2단계;
상기 마스크 시트 면을 200℃ 내지 250℃의 온도로 가하고, 상기 리드프레임 면을 190℃ 내지 230℃의 온도로 가하며 1 내지 3bar의 압력으로 5 내지 15초 동안 가압하여 상기 마스크 시트를 상기 리드프레임에 접착시키는 제3단계를 포함하는 공정인 것을 특징으로 하는, QFN 반도체 패키지의 제조방법.Forming a contact depth in an adhesive layer of the mask sheet through a lamination process for imprinting a lead frame on a mask sheet to produce a QFN semiconductor package,
The lamination process includes a first step of aligning a metal lead frame for a QFN semiconductor with a mask sheet in a stamping apparatus capable of heating and pressing in a vertical direction up and down;
A second step of pre-heat treatment at 30 ° C to 220 ° C for 15 seconds or less;
The mask sheet surface is heated to a temperature of 200 ° C to 250 ° C, the lead frame surface is heated to a temperature of 190 ° C to 230 ° C and a pressure of 1 to 3 bar is applied for 5 to 15 seconds, And a third step of bonding the substrate to the substrate. 제6항에 있어서,
상기 접촉단차는 0.5 내지 3㎛인 것을 특징으로 하는, QFN 반도체 패키지의 제조방법.The method according to claim 6,
Wherein the contact step is 0.5 to 3 占 퐉. 삭제delete 제6항에 있어서,
상기 마스크 시트는 기재 및 상기 기재의 편면 또는 양면에 구비된 두께 1 내지 10㎛의 열가소성 폴리이미드 접착층을 포함하고,
상기 열가소성 폴리이미드 접착층의 유리전이온도는 150℃ 내지 230℃이며, 주사슬에 아미드기 또는 에테르기를 포함하고 선택적으로 하이드록시기와 카르복실기 중 하나를 포함하는 것을 특징으로 하는, QFN 반도체 패키지의 제조방법. The method according to claim 6,
Wherein the mask sheet comprises a base material and a thermoplastic polyimide adhesive layer having a thickness of 1 to 10 占 퐉 provided on one side or both sides of the base material,
Wherein the thermoplastic polyimide adhesive layer has a glass transition temperature of from 150 캜 to 230 캜 and comprises an amide group or an ether group in the main chain and optionally one of a hydroxyl group and a carboxyl group. 제6항 제7항 및 제9항 중 어느 한 항에 있어서,
상기 라미네이션 공정;
상기 마스크 시트가 부착된 리드프레임 상에 반도체 칩(Chip)을 접합하는 공정;
상기 반도체 칩(Chip)과 와이어(Wire)를 접합하여 연결하는 공정;
밀봉 수지에 의해 상기 반도체 칩을 밀봉하는 공정;
상기 밀봉이 완료된 후 상기 마스크 시트를 리드프레임으로부터 박리하여 제거하는 공정을 포함하는 것을 특징으로 하는, QFN 반도체 패키지의 제조방법.10. A method according to any one of claims 7 to 9,
The lamination process;
Bonding a semiconductor chip (Chip) onto the lead frame to which the mask sheet is attached;
Bonding the semiconductor chip and the wire to each other;
Sealing the semiconductor chip with a sealing resin;
And peeling off the mask sheet from the lead frame after the sealing is completed. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170030580A 2017-03-10 2017-03-10 QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same KR101763852B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170030580A KR101763852B1 (en) 2017-03-10 2017-03-10 QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same
TW106130490A TWI664266B (en) 2017-03-10 2017-09-06 Quad-flat-non-lead (qfn) semiconductor package, method of fabricating the same, and mask sheet for manufacturing the same
MYPI2017703458A MY193624A (en) 2017-03-10 2017-09-18 Quad-flat-non-lead (qfn) semiconductor package, method of fabricating the same, and mask sheet for manufacturing the same
CN201710867062.6A CN108573946B (en) 2017-03-10 2017-09-22 Four-sided flat leadless semiconductor package, method of manufacturing the same, and shielding sheet for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170030580A KR101763852B1 (en) 2017-03-10 2017-03-10 QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170059390A Division KR102032767B1 (en) 2017-05-12 2017-05-12 QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101763852B1 true KR101763852B1 (en) 2017-08-01

Family

ID=59650327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170030580A KR101763852B1 (en) 2017-03-10 2017-03-10 QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same

Country Status (4)

Country Link
KR (1) KR101763852B1 (en)
CN (1) CN108573946B (en)
MY (1) MY193624A (en)
TW (1) TWI664266B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111386594A (en) * 2018-03-13 2020-07-07 日立化成株式会社 Temporary protective film for semiconductor encapsulation molding, lead frame with temporary protective film, molded encapsulation with temporary protective film, and method for manufacturing semiconductor device
KR102313245B1 (en) * 2021-01-04 2021-10-14 (주)인랩 Masking tape for semiconductor packaging

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220094011A (en) * 2020-12-28 2022-07-05 (주)이녹스첨단소재 Mask sheet for qfn semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101208082B1 (en) * 2011-08-02 2012-12-05 도레이첨단소재 주식회사 Adhesive tape for semiconductor process and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
JP4125668B2 (en) * 2003-12-19 2008-07-30 日東電工株式会社 Manufacturing method of semiconductor device
KR101364438B1 (en) * 2012-09-21 2014-02-18 도레이첨단소재 주식회사 Manufacturing method of semiconductor device using a energy ray -responsive heat-resistant adhesive sheet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101208082B1 (en) * 2011-08-02 2012-12-05 도레이첨단소재 주식회사 Adhesive tape for semiconductor process and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111386594A (en) * 2018-03-13 2020-07-07 日立化成株式会社 Temporary protective film for semiconductor encapsulation molding, lead frame with temporary protective film, molded encapsulation with temporary protective film, and method for manufacturing semiconductor device
CN111386594B (en) * 2018-03-13 2023-10-13 株式会社力森诺科 Temporary protective film for semiconductor encapsulation molding, lead frame with temporary protective film, encapsulation molded body with temporary protective film, and method for manufacturing semiconductor device
KR102313245B1 (en) * 2021-01-04 2021-10-14 (주)인랩 Masking tape for semiconductor packaging

Also Published As

Publication number Publication date
MY193624A (en) 2022-10-20
CN108573946A (en) 2018-09-25
TWI664266B (en) 2019-07-01
TW201833269A (en) 2018-09-16
CN108573946B (en) 2021-12-24

Similar Documents

Publication Publication Date Title
KR100507584B1 (en) Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
CN110023444B (en) Film-like adhesive and method for manufacturing semiconductor package using same
US7611926B2 (en) Thermosetting die bonding film
US8071465B2 (en) Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
EP1783828A1 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
JP2005307169A (en) Filmy adhesive and production method of semiconductor device using this
JP2002093825A (en) Semiconductor package and its manufacturing method
KR101763852B1 (en) QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same
KR102424574B1 (en) Adhesive sheet for manufacturing semiconductor device and method for manufacturing semiconductor device using same
JP4161544B2 (en) Adhesive film for mounting semiconductor elements
EP3706164A1 (en) Method for producing package structure and sheet used in same
TW201109406A (en) Lamination method of adhesive tape and lead frame
JP3617504B2 (en) Adhesive film for mounting semiconductor elements
KR20040084680A (en) Adhesive sheet for manufacturing semiconductor device, semiconductor device using the same and method of manufaturing thereof
KR20130017614A (en) Adhesive composition for semiconductor, adhesive film comprising the same
JP5564782B2 (en) Adhesive composition, film adhesive, adhesive sheet and semiconductor device
KR100483102B1 (en) Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
KR102032767B1 (en) QFN semiconductor package, method of fabricating the same and mask sheet for manufacturing the same
TWI812784B (en) Film-like adhesive, adhesive sheet, semiconductor device, and manufacturing method thereof
JP2012097281A (en) Filmy adhesive and production method of semiconductor device using the same
KR102313245B1 (en) Masking tape for semiconductor packaging
KR101923736B1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
WO2023233970A1 (en) Temporary protection film for production of semiconductor device and production method for semiconductor device
WO2022176585A1 (en) Adhesive sheet for semiconductor device production and method for producing semiconductor device using same
KR20220160680A (en) Adhesive sheet for manufacturing semiconductor devices and method for manufacturing semiconductor devices using the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant