KR101759905B1 - Solar cell module - Google Patents
Solar cell module Download PDFInfo
- Publication number
- KR101759905B1 KR101759905B1 KR1020160082916A KR20160082916A KR101759905B1 KR 101759905 B1 KR101759905 B1 KR 101759905B1 KR 1020160082916 A KR1020160082916 A KR 1020160082916A KR 20160082916 A KR20160082916 A KR 20160082916A KR 101759905 B1 KR101759905 B1 KR 101759905B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrodes
- electrode
- peripheral region
- semiconductor substrate
- connection
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 230000002093 peripheral effect Effects 0.000 claims abstract description 83
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 230000005684 electric field Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 25
- 239000002019 doping agent Substances 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 239000004020 conductor Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005452 bending Methods 0.000 description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
- H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
- H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명에 따른 태양 전지 모듈은 서로 인접하여 배치되는 복수의 태양 전지 및 상기 복수의 태양 전지를 서로 전기적으로 직렬 연결시키는 제1 인터커넥터와 제2 인터커넥터를 포함하는 인터커넥터;을 포함하고, 상기 복수의 태양전지는, 중앙영역과 상기 중앙영역에서 제1 방향으로 연장되는 주변영역을 가지고, 제1타입의 도전형 불순물을 갖는 반도체 기판, 상기 반도체 기판의 후면에 형성되고, 상기 제1타입의 불순물을 상기 반도체 기판보다 고농도로 갖는 후면 전계부, 상기 반도체 기판의 후면에 형성되고, 상기 제1타입과 반대인 제2타입의 불순물을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극 및 상기 후면 전계부와 전기적으로 연결되는 복수의 제2 전극을 포함하고, 상기 인터커넥터는 상기 중앙영역에 배치된 상기 복수의 제1 전극 또는 상기 복수의 제2 전극에 중첩되어 접속되고, 상기 주변영역과 중첩되지 않게 배치되며, 상기 주변영역에 배치되어 상기 복수의 제1 전극을 전기적으로 연결하는 제1 연결부와, 상기 주변영역에 배치되어 상기 복수의 제2 전극을 전기적으로 연결하는 제2 연결부를 더 포함하고, 상기 주변영역의 길이는 상기 중앙영역의 길이 보다 작으며, 상기 제1 인터커넥터와 제2 인터커넥터는 일정한 피치(Pitch)를 가지고 이격되어 복수 개가 배치되고, 상기 제1 인터커넥터와 제2 인터커넥터들의 피치는 상기 주변영역에 가장 인접하여 위치된 상기 인터커넥터와 상기 주변영역 끝단 사이의 거리 보다 작은 것을 특징으로 한다.The solar cell module according to the present invention includes a plurality of solar cells arranged adjacent to each other and an interconnector including a first inter connecter and a second inter connecter electrically connecting the plurality of solar cells to each other electrically in series, A plurality of solar cells each including a semiconductor substrate having a central region and a peripheral region extending in a first direction in the central region and having a first type of conductive impurity, An emitter section formed on the rear surface of the semiconductor substrate and having a second type of impurity opposite to the first type, a plurality of emitter sections formed on a back surface of the semiconductor substrate, the emitter sections being electrically connected to the emitter section, A first electrode and a plurality of second electrodes electrically connected to the rear electric field portion, A first connection part which is connected to the first electrode or the plurality of second electrodes so as not to overlap with the peripheral area and which is disposed in the peripheral area and electrically connects the plurality of first electrodes, And a second connection portion disposed in the peripheral region and electrically connecting the plurality of second electrodes, wherein a length of the peripheral region is smaller than a length of the central region, Wherein a pitch of the first inter connectors and second inter connecters is smaller than a distance between the end of the interconnector and the peripheral region located closest to the peripheral region, .
Description
본 발명은 태양 전지 모듈에 관한 것이다. The present invention relates to a solar cell module.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell has a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter, and an electrode connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.
이와 같이 반도체 기판을 사용하는 태양 전지는 구조에 따라 컨벤셔널 타입, 후면 컨텍 타입 등 다양한 종류로 나눌 수 있다.The solar cell using the semiconductor substrate can be divided into various types such as a conventional type and a rear type depending on the structure.
여기서, 컨벤셔널 타입은 에미터부가 기판의 전면에 위치하고, 에미터부에 연결된 전극이 기판의 전면에, 기판에 연결되는 전극이 기판의 후면에 위치하며, 후면 컨텍 타입은 에미터부가 기판의 후면에 위치하며, 전극이 모두 기판의 후면에 위치한다.In the conventional type, the emitter portion is located on the front surface of the substrate, the electrode connected to the emitter portion is disposed on the front surface of the substrate, the electrode connected to the substrate is positioned on the rear surface of the substrate, And all of the electrodes are located on the rear surface of the substrate.
여기서, 후면 컨텍 타입의 태양 전지는 전극이 모두 기판의 후면에 형성되므로, 기판의 후면에 형성된 전극을 인터커넥터나 별도의 도전성 금속을 통해 인접한 태양 전지의 전극에 직렬 연결하여 태양 전지 모듈을 형성할 수 있다.
Since the electrodes of the rear contact type solar cell are all formed on the rear surface of the substrate, the electrodes formed on the rear surface of the substrate are connected in series to the electrodes of the adjacent solar cells via the interconnector or another conductive metal to form the solar cell module .
본 발명은 신뢰성이 향상된 태양 전지 모듈을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a solar cell module with improved reliability.
본 발명에 따른 태양 전지 모듈은 서로 인접하여 배치되는 복수의 태양 전지 및 상기 복수의 태양 전지를 서로 전기적으로 직렬 연결시키는 제1 인터커넥터와 제2 인터커넥터를 포함하는 인터커넥터;을 포함하고, 상기 복수의 태양전지는, 중앙영역과 상기 중앙영역에서 제1 방향으로 연장되는 주변영역을 가지고, 제1타입의 도전형 불순물을 갖는 반도체 기판, 상기 반도체 기판의 후면에 형성되고, 상기 제1타입의 불순물을 상기 반도체 기판보다 고농도로 갖는 후면 전계부, 상기 반도체 기판의 후면에 형성되고, 상기 제1타입과 반대인 제2타입의 불순물을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극 및 상기 후면 전계부와 전기적으로 연결되는 복수의 제2 전극을 포함하고, 상기 인터커넥터는 상기 중앙영역에 배치된 상기 복수의 제1 전극 또는 상기 복수의 제2 전극에 중첩되어 접속되고, 상기 주변영역과 중첩되지 않게 배치되며, 상기 주변영역에 배치되어 상기 복수의 제1 전극을 전기적으로 연결하는 제1 연결부와, 상기 주변영역에 배치되어 상기 복수의 제2 전극을 전기적으로 연결하는 제2 연결부를 더 포함하고, 상기 주변영역의 길이는 상기 중앙영역의 길이 보다 작으며, 상기 제1 인터커넥터와 제2 인터커넥터는 일정한 피치(Pitch)를 가지고 이격되어 복수 개가 배치되고, 상기 제1 인터커넥터와 제2 인터커넥터들의 피치는 상기 주변영역에 가장 인접하여 위치된 상기 인터커넥터와 상기 주변영역 끝단 사이의 거리 보다 작은 것을 특징으로 한다.The solar cell module according to the present invention includes a plurality of solar cells arranged adjacent to each other and an interconnector including a first inter connecter and a second inter connecter electrically connecting the plurality of solar cells to each other electrically in series, A plurality of solar cells each including a semiconductor substrate having a central region and a peripheral region extending in a first direction in the central region and having a first type of conductive impurity, An emitter section formed on the rear surface of the semiconductor substrate and having a second type of impurity opposite to the first type, a plurality of emitter sections formed on a back surface of the semiconductor substrate, the emitter sections being electrically connected to the emitter section, A first electrode and a plurality of second electrodes electrically connected to the rear electric field portion, A first connection part which is connected to the first electrode or the plurality of second electrodes so as not to overlap with the peripheral area and which is disposed in the peripheral area and electrically connects the plurality of first electrodes, And a second connection portion disposed in the peripheral region and electrically connecting the plurality of second electrodes, wherein a length of the peripheral region is smaller than a length of the central region, Wherein a pitch of the first inter connectors and second inter connecters is smaller than a distance between the end of the interconnector and the peripheral region located closest to the peripheral region, .
여기서, 상기 복수의 제1, 2 전극은 상기 제1 방향으로 길게 연장되고, 상기 제1 연결부와 상기 제2 연결부는 상기 제1 방향과 교차되는 제2 방향으로 길게 연장되어 배치될 수 있다.Here, the plurality of first and second electrodes may extend in the first direction, and the first connection portion and the second connection portion may be extended in a second direction intersecting the first direction.
그리고, 상기 인터커넥터는 상기 제1 방향과 교차되는 제2방향으로 길게 연장될 수 있다. The interconnector may extend in a second direction that intersects the first direction.
한편, 상기 제1 연결부와 상기 제2 연결부는 상기 제1 전극 또는 제2 전극의 재질과 상이한 재질을 포함할 수 있다.The first connection part and the second connection part may include a material different from the material of the first electrode or the second electrode.
또한, 상기 제1 연결부와 상기 제2 연결부는 상기 제1 전극 또는 제2 전극과 동일한 재질을 포함할 수 있다
The first connection portion and the second connection portion may include the same material as the first electrode or the second electrode
본 발명에 따른 태양 전지 모듈은 태양 전지의 후면에 위치하는 제1, 2 전극에 인터커넥터가 접속되도록 함으로써, 제1, 2 전극과 제1, 2 연결부 사이의 열팽창 스트레스를 최소화할 수 있고, 반도체 기판의 밴딩을 최소화할 수 있다.
The solar cell module according to the present invention can minimize thermal stress stress between the first and second electrodes and the first and second connection portions by connecting the interconnector to the first and second electrodes located on the rear surface of the solar cell, The banding of the substrate can be minimized.
도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 2는 본 발명에 따른 태양 전지 모듈 중 하나의 태양전지를 설명하기 위한 도이다.
도 3은 도 1에 도시된 태양 전지 모듈의 3-3 선을 따라 절단한 단면이다.
도 4는 도 1에 도시된 태양 전지 모듈에 적용 가능한 태양 전지 구조의 일례에 대해 설명하기 위한 도이다.
도 5는 도 2에 도시된 태양 전지에서 연결부를 제거한 모습을 도시한 도이다.
도 6a는 도 1에 도시된 태양 전지 모듈의 6a-6a 선을 따라 절단한 단면이다.
도 6b은 도 1에 도시된 태양 전지 모듈의 6b-6b 선을 따라 절단한 단면이다.
도 7은 본 발명의 다른 실시예에 따른 연결부를 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 연결부를 설명하기 위한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 연결부를 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시예에 따른 제1 전극 및 제2 전극을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 제1 전극 및 제2 전극을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 제1 전극 및 제2 전극을 설명하기 위한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 14는 도 13에 도시된 셀간 브릿지의 단면을 도시한 도면이다.1 is a view for explaining an example of a solar cell module according to the present invention.
2 is a view for explaining one solar cell of the solar cell module according to the present invention.
3 is a cross-sectional view taken along line 3-3 of the solar cell module shown in FIG.
FIG. 4 is a view for explaining an example of a solar cell structure applicable to the solar cell module shown in FIG. 1. FIG.
FIG. 5 is a view illustrating a state in which the connection part is removed from the solar cell shown in FIG. 2. FIG.
6A is a cross-sectional view taken along
6B is a cross-sectional view taken along
7 is a cross-sectional view illustrating a connecting portion according to another embodiment of the present invention.
8 is a cross-sectional view illustrating a connecting portion according to another embodiment of the present invention.
9 is a view for explaining a connection part according to another embodiment of the present invention.
10 is a view illustrating a first electrode and a second electrode according to another embodiment of the present invention.
11 is a view for explaining a first electrode and a second electrode according to another embodiment of the present invention.
12 is a view for explaining a first electrode and a second electrode according to another embodiment of the present invention.
13 is a view for explaining an example of a solar cell module according to another embodiment of the present invention.
14 is a cross-sectional view of the inter-cell bridge shown in Fig.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.
또한, 실시예의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 실시예를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
Further, the angles and directions mentioned in the description of the structure of the embodiment are based on those shown in the drawings. In the description of the structures constituting the embodiments in the specification, reference points and positional relationships with respect to angles are not explicitly referred to, reference is made to the relevant drawings.
이하에서는 도면을 참조하여 실시예를 보다 상세하게 설명한다.Hereinafter, embodiments will be described in detail with reference to the drawings.
도 1은 본 발명에 따른 태양 전지 모듈의 일례를 설명하기 위한 도로써, 도 1은 본 발명에 따른 태양전지 모듈의 후면 모습이고, 도 2a는 본 발명에 따른 태양 전지 모듈의 구성하는 복수의 태양전지 중 하나의 후면 모습이고, 도 2b는 도 2a의 태양전지에서 인터커넥터를 제거한 도면, 도 3은 도 1에 도시된 태양 전지 모듈의 3-3 선을 따라 절단한 단면이다.1 is a view for explaining an example of a solar cell module according to the present invention. FIG. 1 is a rear view of a solar cell module according to the present invention, and FIG. FIG. 3 is a cross-sectional view taken along line 3-3 of the solar cell module shown in FIG. 1. FIG. 3 is a cross-sectional view of the solar cell module taken along line 3-3 of FIG.
도 1에 도시된 바와 같이, 본 발명에 다른 태양 전지 모듈은 복수의 태양 전지(C1~C3), 복수의 태양 전지(C1~C3)를 전기적으로 연결하는 인터커넥터(IC) 및 제1 연결부(151)와 제2 연결부(152)를 포함할 수 있다.1, the solar cell module according to the present invention includes a plurality of solar cells C1 to C3, an interconnector IC for electrically connecting the plurality of solar cells C1 to C3, 151 and a
여기서, 복수의 태양 전지(C1~C3) 각각은 서로 이격되어 제2 방향(y)으로 배열될 수 있다. 일례로 도 1에 도시된 바와 같이, 제1, 2, 3 태양 전지(C1, C2, C3)가 제2 방향(y)으로 서로 이격되어 배열될 수 있다.Here, each of the plurality of solar cells C1 to C3 may be spaced apart from each other and arranged in the second direction y. For example, as shown in FIG. 1, the first, second and third solar cells C1, C2 and C3 may be arranged apart from each other in the second direction y.
인터커넥터(IC)는 복수의 태양 전지(C1~C3)를 직렬로 연결한다.
The interconnector (IC) connects a plurality of solar cells (C1 to C3) in series.
먼저, 복수의 태양 전지들의 구조를 설명하도록 한다.First, the structure of a plurality of solar cells will be described.
도 4는 도 1에 도시된 태양 전지 모듈에 적용 가능한 태양 전지 구조의 일례에 대해 설명하기 위한 도이다.FIG. 4 is a view for explaining an example of a solar cell structure applicable to the solar cell module shown in FIG. 1. FIG.
도 4를 참조하면, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 반사 방지막(130), 에미터부(121), 후면 전계부(back surface field;BSF, 172), 제1 전극(F141) 및 제2 전극(F142)을 포함할 수 있다.4, an example of a solar cell according to the present invention includes a
여기서, 반사 방지막(130)과 후면 전계부(172)는 생략될 수도 있으나, 이하에서는 도 3에 도시된 바와 같이 반사 방지막(130)과 후면 전계부(172)가 포함된 것을 일례로 설명한다.Here, the
반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판(110)일 수 있다. 이와 같은 반도체 기판(110)은 결정질 실리콘 재질로 형성되는 반도체 웨이퍼에 제1 도전성 타입의 불순물이 도핑되어 형성될 수 있다.The
본 실시예에서 반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 반도체 기판(10)에 형성된 텍스쳐링 구조는 반도체의 특정한 결정면을 따라 형성된 외면을 가지는 일정한 형상(일 예로, 피라미드 형상)을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터부(121)에 의하여 형성된 pn 접합까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.In the present embodiment, the front surface of the
여기서, 반도체 기판(10)의 전면은 제1방향 및 제2방향과 교차되는 제3 방향(z)과 교차되는 면 중에 상대적으로 전방(z방향, 도 4 기준으로 상방)에 위치되는 면을 의미한다. 반도체 기판(10)의 전면을 통해 광이 입사된다.Here, the front surface of the
반도체 기판(10)의 후면은 제1방향 및 제2방향과 교차되는 제3 방향(z)과 교차되는 면 중에 상대적으로 후방(-z방향, 도 4 기준으로 하방)에 위치되는 면을 의미한다. 반도체 기판(10)의 전면은 반도체 기판(10)의 후면과 마주보게 배치된다.The rear surface of the
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 본 실시예와 같이 반도체 기판(10)의 후면 쪽에 에미터부(121)와 후면 전계부(172) 가 함께 형성되는 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지의 특성이 크게 달라질 수 있기 때문이다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않아 패시베이션 특성을 향상할 수 있고, 이에 의하여 태양 전지(의 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 경우에 따라 반도체 기판(10)의 후면에 텍스쳐링에 의한 요철을 형성할 수도 있다. 그 외의 다양한 변형도 가능하다.The rear surface of the
둥근 막대 모양의 잉곳(Ingot)을 균일한 두께로 절단하여 웨이퍼를 만들고, 웨이퍼를 가공하여 반도체 기판(10)을 만들게 된다. 이 과정에서 웨이퍼는 원형 모양을 가지게 되고, 반도체 기판(10)은 웨이퍼의 공간을 최대한 활용하기 위해 사각형에서 모서리가 잘리거나 라운드지게 형성되어, 전체적으로 8가형 형상을 가지게 된다.A round bar-shaped ingot is cut to a uniform thickness to form a wafer, and the wafer is processed to form the
구체적으로, 도 2a에서 도시하는 바와 같이, 반도체 기판(10)의 후면에서 바라보면, 반도체 기판(10)은 중앙영역(S1)과, 주변영역(S21, S22)으로 구획된다. Specifically, as shown in FIG. 2A, the
중앙영역(S1)은 주변영역(S21, S22)들이 사이에 위치되는 영역이다. 주변영역(S21, S22)은 중앙영역(S1)에서 제1 방향(x)으로 연장되어 형성된다. 전체적으로, 중앙에 중앙영역(S1)이 위치되고, 중앙영역(S1)의 양측 방향에 주변영역(S21, S22)들이 배치된다.The central region S1 is a region in which the peripheral regions S21 and S22 are located. The peripheral regions S21 and S22 extend from the central region S1 in the first direction x. The central region S1 is located at the center and the peripheral regions S21 and S22 are located at both sides of the central region S1.
주변영역(S21, S22)은 중앙영역(S1) 보다 길이가 작은 영역을 의미할 수 있다. 구체적으로, 중앙영역(S1)은 제1방향을 따라 동일한 길이(L1)을 가지는 사각형 형상이고, 주변영역(S21, S22)은 중앙영역(S1)에서 제1방향으로 멀어질수록 그 길이(L2)가 감소되는 형상을 가진다. 주변영역(S21, S22)은 중앙영역(S1)의 일측에 위치되는 제1 주변영역(S21) 및 제1 주변영역(S21)과 중앙영역(S1)을 기준으로 마주보게 배치되는 제2 주변영역(S22)을 포함한다.The peripheral regions S21 and S22 may mean a region having a smaller length than the central region S1. Specifically, the central region S1 has a rectangular shape having the same length L1 along the first direction, and the peripheral regions S21 and S22 have a length L2 ) Is reduced. The peripheral regions S21 and S22 are divided into a first peripheral region S21 and a second peripheral region S21 located on one side of the central region S1 and a second peripheral region S21, (S22).
주변영역(S21, S22)의 폭(W21)(W22)은 중앙영역(S1)의 폭(W11) 보다 작을 수 있다. 주변영역(S21, S22)의 면적은 중앙영역(S1)의 면적 보다 작을 수 있다. 제1 주변영역(S21)의 폭(W21)과 제2 주변영역(S22)의 폭(W22)은 서로 동일하거나 상이할 수 있다.The widths W21 and W22 of the peripheral regions S21 and S22 may be smaller than the width W11 of the central region S1. The area of the peripheral areas S21 and S22 may be smaller than the area of the central area S1. The width W21 of the first peripheral area S21 and the width W22 of the second peripheral area S22 may be the same or different from each other.
반도체 기판(10)의 후면 위에는 터널링층(미도시)이 형성될 수 있다. 일 예로, 터널링층은 반도체 기판(10)의 후면에 접촉하여 형성되어 구조를 단순화하고 터널링 효과를 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.A tunneling layer (not shown) may be formed on the rear surface of the
터널링층은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 터널링층에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 터널링층(20)을 통과할 수 있도록 한다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 터널링층을 통과할 수 있다. The tunneling layer functions as a kind of barrier for electrons and holes to prevent a minority carrier from passing therethrough and only a majority carrier having a certain energy or more after being accumulated in a portion adjacent to the tunneling layer is tunneled To pass through the layer (20). At this time, a plurality of carriers having energy above a certain level can easily pass through the tunneling layer by the tunneling effect.
그리고 반도체 기판(10)의 전면 위에 반사 방지막(130)이 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10)의 전면 위에 다른 적층 구조의 절연막이 형성될 수도 있다. The
반사 방지막(130)은 실질적으로 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 여기서, 전체적으로 형성되었다 함은 물리적으로 완벽하게 모두 형성된 것뿐만 아니라, 불가피하게 일부 제외된 부분이 있는 경우를 포함한다. The
반사 방지막(130)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시켜 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지의 단락 전류(Isc)를 증가시킬 수 있다. The
반사 방지막(130)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(130은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(130)은 실리콘 질화막을 포함할 수 있다.The
에미터부(121)는 전면과 마주보고 있는 반도체 기판(110)의 후면에 서로 이격되어 위치하며, 서로 나란한 방향으로 뻗어 있다. 이와 같은 에미터부(121)는 복수 개일 수 있으며, 복수의 에미터부(121)는 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 일례로 p형 도전성 타입의 불순물이 포함될 수 있다.The
이에 따라 반도체 기판(110)과 에미터부(121)에 의해 p-n 접합이 형성될 수 있다.Accordingly, a p-n junction can be formed by the
후면 전계부(172)는 반도체 기판(110)의 후면에 복수 개가 위치할 수 있으며, 복수의 에미터부(121)와 나란한 방향으로 이격되어 형성되며 복수의 에미터부(121)와 동일한 방향으로 뻗어 있다. 따라서, 도 4에 도시한 것처럼, 반도체 기판(110)의 후면에서 복수의 에미터부(121)와 복수의 후면 전계부(172)는 서로 교대로 위치할 수 있다. A plurality of the rear
복수의 후면 전계부(172)는 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유한 불순물, 예를 들어 n++ 부일 수 있다.The plurality of rear
실시예에서는, 복수의 에미터부(121)와 후면 전계부(172)들은 제1방향(x)으로 길게 연장되고, 제2방향(y)으로 일정한 피치를 가지며 배치된다. 복수의 에미터부(121)와 후면 전계부(172)들은 반도체 기판(10)의 중앙영역(S1) 위에만 위치될 수 있다. 물론, 복수의 에미터부(121)와 후면 전계부(172)의 대부분의 영역은 중앙영역(S1) 위에 위치되고, 일단이 주변영역(S21, S22) 위에 위치될 수 있다.In the embodiment, the plurality of
본 실시예에서는 에미터부(121) 및 후면 전계부(172)는 반도체 기판(10) 후면 위에서 반도체 기판(10)과 별개로 형성되며 제1 또는 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 에미터부(121) 및 후면 전계부(172)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 에미터부(121) 및 후면 전계부(172)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 또는 제2 도전형 도펀트가 도핑되어 형성될 수 있다. 특히, 에미터부(121) 및 후면 전계부(172)는 다결정 반도체를 가지면 높은 캐리어 이동도를 가질 수 있다. 제1 또는 제2 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다. The
이때, 제1 또는 제2 도전형 도펀트로는 반도체층에 도핑되어 n형 또는 p형을 나타낼 수 있는 다양한 물질을 사용할 수 있다. 제1 또는 제2 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제1 또는 제2 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 일 예로, 제1 및 제2 도전형 도펀트 중 하나가 보론(B)이고 다른 하나가 인(P)일 수 있다. Here, the first or second conductivity type dopant may be doped with various types of materials which may be n-type or p-type doped to the semiconductor layer. When the first or second conductivity type dopant is p-type, a group III element such as boron (B), aluminum (Al), gallium (Ga), or indium (In) may be used. When the first or second conductivity type dopant is n-type, a Group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb) may be used. In one example, one of the first and second conductivity type dopants may be boron (B) and the other may be phosphorus (P).
도 4에서는, 에미터부(121) 및 후면 전계부(172)가 서로 이격되어 배치되는 것을 도시하나, 다른 예로, 에미터부(121)과 후면 전계부(172) 사이에 배리어 영역(미도시)이 위치하여 에미터부(121)과 후면 전계부(172)을 서로 이격시킬 수 있다. 4 illustrates that the
에미터부(121)과 후면 전계부(172)가 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지의 성능을 저하시킬 수 있다. 이에 따라 본 에미터부(121)과 후면 전계부(172) 사이에 배리어 영역을 위치시켜 불필요한 션트를 방지할 수 있다. 배리어 영역은 도핑되지 않은(즉, 언도프트) 절연 물질(일례로, 산화물, 질화물) 등을 사용할 수 있다. When the
복수의 제1 전극(F141)은 에미터부(121)와 각각 물리적 및 전기적으로 연결될 수 있다. 복수의 제1 전극(F141)은 반도체 기판(110)의 후면에 형성될 수 있다. 복수의 제1 전극(F141)은 에미터부(121)와 적어도 일부가 중첩되게 배치될 수 있다. The plurality of first electrodes F141 may be physically and electrically connected to the
구체적으로, 복수의 제1 전극(F141)들은 제1방향(x)으로 길게 연장되고, 제2방향(y)으로 일정한 피치를 가지고 이격되어 배치된다. 복수의 제1 전극(F141)들은 반도체 기판(10)의 중앙영역(S1) 위에만 위치될 수 있다. 물론, 복수의 제1 전극(F141)의 대부분의 영역은 중앙영역(S1) 위에 위치되고, 일단이 주변영역(S21, S22) 위에 위치될 수 있다.Specifically, the plurality of first electrodes F141 extend in the first direction (x) and are spaced apart with a predetermined pitch in the second direction (y). The plurality of first electrodes F141 may be located only on the central region S1 of the
복수의 제2 전극(F142)은 후면 전계부(172)와 각각 물리적 및 전기적으로 연결될 수 있다. 복수의 제2 전극(F142)은 반도체 기판(110)의 후면에 형성될 수 있다. 복수의 제2 전극(F142)은 후면 전계부(172)와 적어도 일부가 중첩되게 배치될 수 있다. The plurality of second electrodes F142 may be physically and electrically connected to the rear
구체적으로, 복수의 제2 전극(F142)들은 제1방향(x)으로 길게 연장되고, 제2방향(y)으로 일정한 피치를 가지고 이격되어 배치된다. 복수의 제2 전극(F142)들은 반도체 기판(10)의 중앙영역(S1) 위에만 위치될 수 있다. 물론, 복수의 제2 전극(F142)의 대부분의 영역은 중앙영역(S1) 위에 위치되고, 일단이 주변영역(S21, S22) 위에 위치될 수 있다.Specifically, the plurality of second electrodes F142 extend in the first direction (x) and are spaced apart from each other with a constant pitch in the second direction (y). The plurality of second electrodes F142 may be located only on the central region S1 of the
더욱 구체적으로, 복수의 제1 전극(F141) 및 제2 전극(F142)은 제2방향을 따라서 서로 교번하여 배치될 수 있다. 복수의 제1 전극(F141) 및 제2 전극(F142)은 제2방향을 따라서 서로 이격되어 배치된다. 여기서, 반도체 기판(110)의 후면 상에서 도 4와 같이 제1 전극(F141)과 제2 전극(F142)은 서로 물리적 및 공간적으로 이격되어, 전기적으로 격리될 수 있다.More specifically, the plurality of first electrodes F141 and the plurality of second electrodes F142 may be alternately disposed along the second direction. The plurality of first electrodes F141 and the plurality of second electrodes F142 are disposed apart from each other along the second direction. Here, on the rear surface of the
일 예로, 도 2a에서 도시하는 바와 같이, 전기적인 쇼트 및 제1 연결부와 제2 연결부가 제1 주변영역(S21)과 제2 주변영역(S22)에 배치되는 것을 고려하면, 복수의 제1 전극(F141)의 일단(제1 방향)은 제2 주변영역(S22)과 중첩되지 않게 배치되고, 타단은 제1 주변영역(S21)과 중첩되게 배치될 수 있다. 또한, 복수의 제2 전극(F142)의 일단은 제1 주변영역(S21)과 중첩되지 않게 배치되고, 타단은 제2 주변영역(S22)과 중첩되게 배치될 수 있다. 따라서, 복수의 제1 전극(F141) 및 제2 전극(F142)의 일단과 제1 연결부 및 제2 연결부의 전기적인 연결이 용이하고, 전기적인 쇼트를 방지할 수 있다. 여기서, 제1, 2 전극(F141, F142)의 폭은 200um ~ 500um 사이 인 것이 바람직하다.For example, as shown in FIG. 2A, considering that the electrical short and the first connection portion and the second connection portion are disposed in the first peripheral region S21 and the second peripheral region S22, One end (first direction) of the first area F141 may be arranged so as not to overlap with the second peripheral area S22, and the other end may be arranged to overlap with the first peripheral area S21. One end of the plurality of second electrodes F142 may be arranged so as not to overlap with the first peripheral region S21 and the other end may be arranged to overlap with the second peripheral region S22. Therefore, electrical connection between one end of the plurality of first electrodes F141 and the second electrode F142 and the first connecting portion and the second connecting portion is easy, and electrical shorting can be prevented. Here, the width of the first and second electrodes F141 and F142 is preferably between 200um and 500um.
이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(F141)을 통하여 수집된 정공과 제2 전극(F142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.The holes collected through the first electrode F141 and the electrons collected through the second electrode F142 in the solar cell according to the present invention are used as electric power of the external device through the external circuit device .
한편, 도 1에서는 제1, 2 전극(F141, F142) 각각의 폭이 일정한 경우를 일례로 도시하였으나, 이와 다르게, 인터커넥터(IC)가 제1, 2 전극(F141, F142)에 접속하는 점을 고려하고, 인터커넥터(IC)와 제1, 2 전극(F141, F142) 사이의 접촉 저항을 낮추고, 접착력을 보다 향상시키기 위하여, 제1, 2 전극(F141, F142)에서 인터커넥터(IC)와 중첩되는 부분의 폭을 나머지 부분의 폭보다 크게 할 수 있다. 이는 도 11에서 후술한다.
1, the width of each of the first and second electrodes F141 and F142 is constant. However, the width of each of the first and second electrodes F141 and F142 In order to lower the contact resistance between the interconnection IC and the first and second electrodes F141 and F142 and further improve the adhesive force, the first and second electrodes F141 and F142 are connected to the interconnector IC, The width of the overlapping portion can be made larger than the width of the remaining portion. This will be described later in Fig.
인터커넥터(IC)는 복수의 태양 전지(C1~C3)를 서로 전기적으로 직렬 연결시키는 역할을 한다. 이와 같은 인터커넥터(IC)는 도 1과 같이, 각 태양 전지의 반도체 기판(110) 후면에 복수의 제1, 2 전극(F141, F142)과 교차하는 방향인 제2 방향(y)으로 길게 뻗어 배치되어 제1 전극(F141) 또는 제2 전극(F142)에 접속될 수 있다.The interconnector (IC) serves to electrically connect a plurality of solar cells (C1 to C3) to each other in series. 1, the interconnector IC is extended on the rear surface of the
구체적으로 인터커넥터(IC)는 제1 인터커넥터(IC1)와 제2 인터커넥터(IC2)를 포함할 수 있다.Specifically, the interconnector (IC) may include a first interconnector IC1 and a second interconnector IC2.
일례로, 도 1 및 도 3에 도시된 바와 같이, 제1, 2, 3 태양 전지(C1, C2, C3)를 포함하는 복수의 태양 전지(C1~C3)가 순차적으로 제2 방향(y)으로 배열되는 경우, 제1 인터커넥터(IC1)는 제2 태양 전지의 제1 전극(F141)과 제1 태양 전지의 제2 전극(F142)을 직렬 연결되고, 제2 인터커넥터(IC2)는 제2 태양 전지의 제2 전극(F142)과 제3 태양 전지의 제1 전극(F141)을 직렬 연결될 수 있다.1 and 3, a plurality of solar cells C1 to C3 including first, second, and third solar cells C1, C2, and C3 are sequentially arranged in a second direction y, The first interconnection IC1 is connected in series with the first electrode F141 of the second solar cell and the second electrode F142 of the first solar cell, The second electrode F142 of the second solar cell and the first electrode F141 of the third solar cell may be connected in series.
여기서, 각 태양 전지의 제1, 2 전극(F141, F142)과 인터커넥터(IC) 사이의 전기적 연결은 도전성 접착제(CP)에 의해 서로 연결될 수 있다.Here, the electrical connection between the first and second electrodes F141 and F142 of each solar cell and the interconnector IC may be connected to each other by a conductive adhesive CP.
일례로, 도 3에 도시된 바와 같이, 제1 인터커넥터(IC1)와 제2 태양 전지의 제1 전극(F141) 사이 및 제2 인터커넥터(IC2)와 제2 태양 전지의 제2 전극(F142) 사이는 도전성 접착제(CP)에 의해 서로 접속될 수 있다.For example, as shown in FIG. 3, the first interconnection IC1 and the first electrode F141 of the second solar cell and the second interconnector IC2 and the second electrode F142 of the second solar cell ) Can be connected to each other by a conductive adhesive (CP).
아울러, 제1 인터커넥터(IC1)는 도전성 접착제(CP)에 의해 제1 태양 전지의 제2 전극(F142)에 접속될 수 있으며, 제2 인터커넥터(IC2)도 도전성 접착제(CP)에 의해 제3 태양 전지의 제1 전극(F141)에 접속될 수 있다.The first interconnector IC1 may be connected to the second electrode F142 of the first solar cell by a conductive adhesive CP and the second interconnector IC2 may be connected to the second electrode of the first solar cell by the conductive adhesive CP. 3 solar cell F141.
여기서, 도전성 접착제(CP)는 전도성 물질이면, 특별한 제한이 없으나, 상대적으로 낮은 온도인 140℃ ~ 180℃ 에서 녹는점이 형성되는 도전성 물질이 더 바람직하다. 그러나, 반드시 이에 한정되는 것은 아니고, 녹는점은 달라질 수도 있다.Here, the conductive adhesive CP is not particularly limited as long as it is a conductive material, but a conductive material having a melting point at a relatively low temperature of 140 ° C to 180 ° C is more preferable. However, the melting point is not necessarily limited to this, and the melting point may vary.
일례로, 도전성 접착제(CP)는 솔더 페이스트 또는 도전성 금속 입자가 절연성 수지 내에 포함되는 도전성 페이스트(conductive paste)나 도전성 접착 필름(conductive adhesive film)과 같은 도전성 재질이 등이 이용될 수 있다.For example, the conductive adhesive CP may be a solder paste or a conductive material such as a conductive paste or a conductive adhesive film in which the conductive metal particles are contained in the insulating resin, or the like.
아울러, 인터커넥터(IC)는 도전성 리본이나 도전성 와이어 형태로 구비될 수 있다. 인터커넥터(IC)가 도전성 리본이나 도전성 와이어 형태로 구비되는 경우, 태양 전지 모듈의 공정이 간단하고, 재료 비용이 저렴하여 태양 전지 모듈의 제조 비용을 보다 절감할 수 있다.In addition, the interconnector (IC) may be provided in the form of a conductive ribbon or a conductive wire. When the interconnector (IC) is provided in the form of a conductive ribbon or a conductive wire, the manufacturing process of the solar cell module is simple and the material cost is low, thereby further reducing the manufacturing cost of the solar cell module.
이와 같은 인터커넥터(IC)는 구리(Cu) 또는 은(Ag)과 같이 전도성이 좋은 물질을 포함하여 형성될 수 있다.Such an interconnector (IC) may be formed of a material having good conductivity such as copper (Cu) or silver (Ag).
아울러, 각 태양 전지의 제1, 2 전극(F141, F142)과 인터커넥터(IC) 사이의 전기적 절연은 절연층(IP)에 의해 수행될 수 있다.In addition, the electrical insulation between the first and second electrodes F141 and F142 of each solar cell and the interconnector IC can be performed by the insulating layer IP.
일례로, 제1 인터커넥터(IC1)와 제2 태양 전지의 제2 전극(F142) 사이 및 제2 인터커넥터(IC2)와 제2 태양 전지의 제1 전극(F141) 사이는 절연층(IP)에 의해 서로 절연될 수 있다.The insulating layer IP is formed between the first interconnector IC1 and the second electrode F142 of the second solar cell and between the second interconnector IC2 and the first electrode F141 of the second solar cell, Respectively.
아울러, 제1 인터커넥터(IC1)와 제1 태양 전지의 제1 전극(F141) 사이 및 제2 인터커넥터(IC2)와 제3 태양 전지의 제2 전극(F142) 사이도 절연층(IP)에 의해 서로 절연될 수 있다. 여기서, 절연층(IP)은 에폭시(epoxy)와 같은 절연성 수지를 포함하여 형성될 수 있다.The first interconnection IC1 and the first electrode F141 of the first solar cell and the second interconnector IC2 and the second electrode F142 of the third solar cell are also connected to the insulating layer IP As shown in Fig. Here, the insulating layer IP may be formed of an insulating resin such as epoxy.
이때, 인터커넥터(IC)는 각 태양 전지의 중앙영역(S1)에 중첩되어 배치되고, 주변영역(S21, S22)에 중첩되지 않게 배치될 수 있다. 구체적으로, 인터커넥터(IC)는 후술하는 제1 연결부(151)나 제2 연결부(152)에 중첩되어 접속되지 않고, 중앙영역(S1)에 배치된 복수의 제1 전극(F141) 또는 복수의 제2 전극(F142)에 중첩되어 접속될 수 있다.At this time, the interconnectors (IC) may be disposed so as to overlap with the central region S1 of each solar cell and not overlap the peripheral regions S21 and S22. Specifically, the interconnector IC is not overlapped with the
즉, 도 2a에 도시된 바와 같이, 반도체 기판(110)의 후면에서 인터커넥터(IC)와 중첩되는 영역은 주변영역(S21, S22)에서 기설정된 거리로 이격되어 배치된 중앙영역(S1)일 수 있다. 구체적으로, 주변영역(S21, S22)에 가장 인접하여 위치된 인터커넥터(IC)와 주변영역(S21, S22) 끝단 사이의 이격거리(D1)는 주변영역(S21, S22)의 길이(D4) 보다 클 수 있다.2A, the region overlapping with the interconnector IC on the rear surface of the
더욱 구체적으로, 복수의 제1 인터커넥터(IC1)와 제2 인터커넥터(IC2)는 제1 방향을 따라 소정의 피치를 가지고 이격되어 배치된다. 복수의 제1 인터커넥터(IC1)와 제2 인터커넥터(IC2)는 서로 제1 방향을 따라 교대로 이격되어 배치된다. 이 때, 인터커넥터(IC)와 주변영역(S21, S22) 끝단 사이의 이격거리(D1)는 제1 인터커넥터(IC1)들의 피치(D3) 및 제2 인터커넥터(IC2)들의 피치(D2) 보다 클 수 있다.More specifically, the plurality of first interconnectors IC1 and the second interconnectors IC2 are spaced apart from each other with a predetermined pitch along the first direction. A plurality of the first interconnectors IC1 and the second interconnectors IC2 are alternately arranged along the first direction. At this time, the distance D1 between the ends of the interconnectors IC and the peripheral regions S21 and S22 is smaller than the pitch D3 of the first interconnectors IC1 and the pitch D2 of the second interconnectors IC2. .
보다 구체적으로 설명하면, 복수의 제1, 2 전극(F141, F142) 각각은 인터커넥터(IC)와 교차하는 방향으로 연장되어 배치되므로, 복수의 제1, 2 전극(F141, F142) 각각은 인터커넥터(IC)의 접촉 면적이 줄어들게 되고, 태빙 공정에서 복수의 제1, 2 전극(F141, F142)에 전달되는 열을 최소화할 수 있다.More specifically, each of the first and second electrodes F141 and F142 extends in a direction crossing the interconnection IC, so that each of the first and second electrodes F141 and F142 is connected to the inter- The contact area of the connector IC is reduced and the heat transmitted to the plurality of first and second electrodes F141 and F142 in the tabletting process can be minimized.
복수의 인터커넥터(IC)가 주변영역(S21, S22)에 배치되면, 인터커넥터(IC)의 개수가 증가되어 비용이 증가되게 된다. 즉, 복수의 인터커넥터(IC)가 복수의 제1, 2 전극(F141, F142)의 일단 및 타단에서 일정 거리로 이격되어 배치되는 것(복수의 인터커넥터(IC)가 주변영역(S21, S22)에 배치되지 않는 것)이 최적의 비용과 효율을 추구할 수 있다.When a plurality of interconnectors (IC) are arranged in the peripheral regions S21 and S22, the number of interconnectors (IC) increases and the cost increases. That is, a plurality of interconnectors (IC) are disposed apart from each other at a predetermined distance from one end and the other end of the plurality of first and second electrodes F141 and F142 (a plurality of interconnectors (IC) ) Can be sought for optimum cost and efficiency.
그러나, 복수의 인터커넥터(IC)가 주변영역(S21, S22)에 배치되지 않으면, 주변영역(S21, S22)에 인접한 인터커넥터(IC)와 복수의 제1, 2 전극(F141, F142) 사이의 단선이 일어나는 경우, 주변영역(S21, S22)에 인접한 제1, 2 전극(F141, F142에 공급되는 전류가 공급되는 경로가 길어지므로, 태양 전지의 전류 수집 효율이 저하되는 문제점이 존재한다.However, if a plurality of interconnectors (IC) are not disposed in the peripheral regions S21 and S22, an interconnection between the interconnection IC adjacent to the peripheral regions S21 and S22 and the plurality of first and second electrodes F141 and F142 There is a problem that the current collection efficiency of the solar cell is lowered because the path of the current supplied to the first and second electrodes F141 and F142 adjacent to the peripheral regions S21 and S22 becomes long.
따라서, 실시예는 주변영역(S21, S22)에 인접한 인터커넥터(IC)와 복수의 제1, 2 전극(F141, F142) 사이의 단선이 일어나는 경우, 주변영역(S21, S22)에 인접한 제1, 2 전극(F141, F142에 우회되어서 전류를 공급하는 제1 연결부(151)와 제2 연결부(152)를 포함한다.
Therefore, in the embodiment, when a disconnection occurs between the interconnector IC adjacent to the peripheral regions S21 and S22 and the plurality of first and second electrodes F141 and F142, And first and
복수의 태양 전지(C1~C3)의 각각에 배치된 제1 연결부(151)는 복수의 제1 전극(F141)을 전기적으로 연결한다. 제1 연결부(151)는 복수의 제1 전극(F141)들의 공통전극이다. The
제1 연결부(151)는 주변영역(S21, S22)의 위에 배치된다. 제1 연결부(151)는 주변영역(S21, S22)과 중첩되게 배치되고, 중앙영역(S1) 및 인터커넥터(IC)와 중첩되지 않게 배치된다. 제1 연결부(151)는 복수의 제1 전극(F141)과 교차하는 제2 방향(y)으로 길게 연장되어 배치될 수 있다. 물론, 제1 연결부(151)는 인터커넥터(IC)와 교차되게 배치된다.The
복수의 태양 전지(C1~C3)의 각각에 배치된 제2 연결부(152)는 복수의 제2 전극(F142)을 전기적으로 연결한다. 제1 연결부(151))는 복수의 제2 전극(F142)들의 공통전극이다. The
제2 연결부(152)는 주변영역(S21, S22)의 위에 배치된다. 제2 연결부(152)는 주변영역(S21, S22)과 중첩되게 배치되고, 중앙영역(S1) 및 인터커넥터(IC)와 중첩되지 않게 배치된다. 제2 연결부(152)는 복수의 제2 전극(F142)과 교차하는 제2 방향(y)으로 길게 연장되어 배치될 수 있다. 물론, 제2 연결부(152)는 인터커넥터(IC)와 교차되게 배치된다. 제1 연결부(151) 및 제2 연결부(152)는 인터커넥터(IC)와 기설정된 간격으로 이격되어 배치된다. 이는 인터커넥터(IC)의 열이 제1 연결부(151) 및 제2 연결부(152)에 전달되는 것을 제한한다.The
여기서, 제1, 2 연결부(151, 152) 각각의 폭은 복수의 제1, 2 전극(F141, F142) 각각의 폭보다 크거나 작을 수 있다. 다만, 제1, 2 연결부(151, 152) 각각의 폭은 복수의 제1, 2 전극(F141, F142) 각각의 폭 보다 큰 것이 바람직하다.Here, the width of each of the first and
더욱 구체적으로, 반도체 기판(10)의 공간을 효율적으로 이용하고, 전기적인 쇼트를 방지하기 위해, 제1 연결부(151)와 제2 연결부(152)는 서로 이격되어 배치될 수 있다. 제1 연결부(151)는 제1 주변영역(S21) 및 제2 주변영역(S22) 중 어느 하나에 배치되고, 제2 연결부(152)는 제1 주변영역(S21) 및 제2 주변영역(S22) 중 다른 하나에 배치될 수 있다. 실시예에서는 도 2a에 도시된 바와 같이, 제1 연결부(151)는 제1 주변영역(S21)에 배치되고, 제2 연결부(152)는 제2 주변영역(S22)에 배치된다.More specifically, the
따라서, 주변영역(S21, S22)에 인접한 제1, 2 전극(F141, F142)과 인터커넥터(IC) 사이의 단선이 있더라도, 제1 연결부(151) 및 제2 연결부(152) 가 전기적인 우회로를 제공하므로, 태양 전지의 전류 수집 효율을 보다 향상시킬 수 있다.Therefore, even if there is a disconnection between the first and second electrodes F141 and F142 adjacent to the peripheral areas S21 and S22 and the inter connector IC, the
이와 같이, 인터커넥터(IC)가 각 태양 전지의 주변영역(S21, S22)에 배치된 제1 연결부(151)이나 제2 연결부(152)에 중첩되어 접속되는 것이 아니라, 복수의 제1 전극(F141) 또는 복수의 제2 전극(F142)에 중첩되어 접속되도록 태양 전지 모듈을 형성함으로써, 태양 전지 모듈의 불량을 개선하고, 반도체 기판(110)의 밴딩을 최소화하여 태양 전지의 효율을 개선할 수 있다.In this manner, the interconnector IC is not connected to the
보다 구체적으로 설명하면, 인터커넥터(IC)가 각 태양 전지의 주변영역(S21, S22)에 배치된 제1 연결부(151)나 제2 연결부(152)에 중첩되어 접속되는 경우, 인터커넥터(IC)를 각 태양 전지에 접속시키는 태빙(tabbing) 공정 중에 열팽창 스트레스가 반도체 기판(10)의 주변영역(S21, S22)에 집중되어 제1, 2 연결부(151,152)와 제1, 2 전극(F141, F142) 사이가 단선되어 태양 전지 모듈의 불량을 유발할 수 있다.More specifically, when the interconnection IC is overlapped and connected to the
또한, 인터커넥터(IC)가 각 태양 전지의 주변영역(S21, S22)에 배치된 제1 전극(F141) 또는 제2 전극(F142)에 중첩되어 접속되는 경우, 인터커넥터(IC)를 각 태양 전지에 접속시키는 태빙(tabbing) 공정 중에 열팽창 스트레스가 반도체 기판(10)의 주변영역(S21, S22)에 집중되어 인터커넥터(IC)와 제1, 2 전극(F141, F142) 사이 가 단선되어 태양 전지 모듈의 불량을 유발할 수 있다.When the interconnector IC is connected to the first electrode F141 or the second electrode F142 disposed in the peripheral regions S21 and S22 of each solar cell in an overlapping manner, The thermal expansion stress is concentrated in the peripheral regions S21 and S22 of the
여기서, 각각의 제1, 2 연결부(151, 152)과 각각의 제1, 2 전극(F141, F142) 사이에 단선이 발행할 수 있는 이유는 제1, 2 연결부(151, 152)의 길이 방향을 따라 인터커넥터(IC)가 중첩되어 접속되는 경우, 제1, 2 연결부(151, 152)의 길이 방향에 따른 전체면 위에 열이 가해져, 제1, 2 연결부(151, 152)의 길이가 제2 방향(y)으로 따라 수축할 수 있다.The reason why the disconnection can occur between each of the first and
이때, 제1, 2 연결부(151, 152)의 수축 길이는 제1, 2 연결부(151, 152)의 길이와 폭이 커질수록 커질 수 있다.At this time, the contraction lengths of the first and
따라서, 복수의 제1, 2 전극(F141, F142)과 제1, 2 연결부(151, 152)의 접속 지점에 극심한 열팽창 스트레스가 가해져 복수의 제1, 2 전극(F141, F142)과 제1, 2 연결부(151, 152) 사이에 단선이 발생할 수 있다.Therefore, extreme thermal expansion stress is applied to the connection points of the first and second electrodes F141 and F142 and the first and
아울러, 제1, 2 연결부(151, 152)의 길이 방향 수축에 따라 반도체 기판(110)이 과도하게 밴딩(bending)될 수 있다. 따라서, 제1, 2 연결부(151, 152)의 수축 길이가 과도하게 큰 경우, 반도체 기판(110)이 파손될 수도 있으며, 파손되지 않는다 하더라도 반도체 기판(110)의 케리어 라이프 타임이 현저하게 감소하여, 태양 전지의 효율이 현저히 감소할 수 있다.In addition, the
그러나, 본 발명과 같이, 인터커넥터(IC)가 복수의 제1 전극(F141) 또는 복수의 제2 전극(F142)에 중첩되어 접속되고, 제1, 2 연결부(151, 152)에는 중첩되지 않는 경우, 전술한 바와 같은 제1, 2 연결부(151, 152)과 복수의 제1, 2 전극(F141, F142) 사이의 단선을 최소화할 수 있으며, 반도체 기판(110)의 밴딩을 최소화할 수 있다.However, as in the present invention, since the interconnector IC is connected to the first electrodes F141 or the plurality of second electrodes F142 in a superposed manner and the first and
아울러, 복수의 제1, 2 전극(F141, F142)은 상대적으로 폭이 좁아, 제1, 2 연결부(151, 152)에 비하여 수축 길이가 상대적으로 작을 수 있다.In addition, the first and second electrodes F141 and F142 are relatively narrow in width and may have a relatively short contraction length as compared with the first and
따라서, 복수의 제1, 2 전극(F141, F142)과 제1, 2 연결부(151, 152)의 접속 지점에 발생하는 열팽창 스트레스를 보다 완화할 수 있다.Therefore, the thermal expansion stress occurring at the connection points of the first and second electrodes F141 and F142 and the first and
또한, 복수의 제1, 2 전극(F141, F142)의 수축 길이가 상대적으로 작으므로, 반도체 기판(110)이 밴딩도 최소화할 수 있다.In addition, since the shrink length of the first and second electrodes F141 and F142 is relatively small, bending of the
이에 따라, 각 태양 전지의 효율 감소를 최소화할 수 있어, 전체적으로 태양 전지 모듈의 효율 감소를 최소화할 수 있다.
Accordingly, efficiency reduction of each solar cell can be minimized, and efficiency reduction of the solar cell module as a whole can be minimized.
제1 연결부(151)와 제2 연결부(152)의 재질은 제한이 없고, 도전성 재질일 수 있다. 다만, 제1 연결부(151)와 제2 연결부(152)의 재질은 반도체 기판(10)의 밴딩을 최소화 하고, 인터커넥터(IC)를 각 태양 전지에 접속시키는 공정에서 열팽창 스트레스를 최소화하는 재질이 선택될 수 있다. 물론, 제1 연결부(151) 및 제2 연결부(152)는 다층 구조를 가질 수도 있다.The material of the
이하., 제1 연결부(151) 및 제2 연결부(152)의 재질 및 구조에 대해 상술한다.Hereinafter, the material and structure of the
도 5는 도 2에 도시된 태양 전지에서 연결부를 제거한 모습을 도시한 도, 도 6a는 도 1에 도시된 태양 전지 모듈의 6a-6a 선을 따라 절단한 단면으로 제1 연결부(151)를 설명하기 위한 도면이고, 도 6b은 도 1에 도시된 태양 전지 모듈의 6b-6b 선을 따라 절단한 단면으로 제2 연결부(152)를 설명하기 위한 도면이다.FIG. 5 is a cross-sectional view taken along
도 5 및 도 6a 를 참고하면, 제1 연결부(151) 및 제2 연결부(152)는 제1 전극(F141) 또는 제2 전극(F142)의 재질과 상이한 재질을 포함할 수 있다. 구체적으로, 제1 연결부(151)는 제1 전극(F141)의 재질과 상이한 재질을 포함할 수 있다. 5 and 6A, the
예를 들면, 제1 연결부(151)는 반도체 기판(10)의 후면에 형성되고, 에미터부(121)의 극성과 같은 극성을 가지는 제2 타입의 불순물을 가지는 도전형 부분일 수 있다. 제1 연결부(151)의 도핑농도는 반도체 기판(10) 보다 높을 수 있다. 바람직하게는 제1 연결부(151)의 도핑농도는 에미터부(121)의 도핑농도와 비슷하거나 높을 수 있다.For example, the
제1 연결부(151)는 반도체 기판(10) 후면 위에서 반도체 기판(10)과 별개로 형성되며 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제1 연결부(151)는 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 연결부(151)는 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트가 도핑되어 형성될 수 있다.The
제1 연결부(151)는 제1 전극(F141)과 물리적 및 전기적으로 연결된다. 다만, 제1 연결부(151)는 에미터부(121)와 물리적으로 이격되어 배치될 수 있다. The
실시예에 따라서는 제1 연결부(151)와 에미터부(121)는 물리적으로 연결될 수도 있다.제1 연결부(151)는 에미터부(121)와 같은 극성을 가지는 불순물로 도핑되고, 같은 도핑농도를 가질 수 있다. The
에미터부(121)는 제1 방향으로 길게 연장되어 형성된다. 복수의 에미터부(121)은 제2 방향으로 일정한 피치를 가지고 이격되어 배치될 수 있다.
The
도 5 및 도 6b를 참고하면, 제2 연결부(152)는 제2 전극(F142)의 재질과 상이한 재질을 포함할 수 있다. Referring to FIGS. 5 and 6B, the
예를 들면, 제2 연결부(152)는 반도체 기판(10)의 후면에 형성되고, 후면 전계부(172)와 같은 극성의 제1 타입의 불순물을 가지는 도전형 부분일 수 있다. 바람직하게는 제2 연결부(152)의 도핑농도는 후면 전계부(172)의 도핑농도와 비슷하거나 높을 수 있다.For example, the
제2 연결부(152)는 반도체 기판(10) 후면 위에서 반도체 기판(10)과 별개로 형성되며 제1 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제2 연결부(152)는 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 연결부(152)는 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트가 도핑되어 형성될 수 있다.The
제2 연결부(152)는 제2 전극(F142)과 물리적 및 전기적으로 연결된다. 다만, 제2 연결부(152)는 후면 전계부(172)와 물리적으로 이격되어 배치될 수 있다. 실시예에 따라서는 제2 연결부(152)와 후면 전계부(172)는 물리적으로 연결될 수도 있다.The
제2 연결부(152)는 후면 전계부(172)와 같은 극성을 가지는 불순물로 도핑되고, 같은 도핑농도를 가질 수 있다. The
후면 전계부(172)는 제1 방향으로 길게 연장되어 형성된다. 후면 전계부(172)은 제2 방향으로 일정한 피치를 가지고 이격되어 배치될 수 있다. The rear
전체적으로, 에미터부(121), 후면 전계부(172), 제1 연결부(151), 제2 연결부(152)의 배치를 다시 설명하면 다음과 같다.The arrangement of the
복수의 에미터부(121)와 후면 전계부(172)는 반도체 기판(10) 후면에서 제1 방향으로 길게 배치되고, 제2 방향을 따라 서로 교번하여 배치될 수 있다. 제1 연결부(151)는 제2 방향으로 연장되고, 복수의 에미터부(121)의 일단과 연결되고, 제2 연결부(152)는 제2 방향으로 연장되고, 복수의 후면 전계부(172)의 탄단과 연결될 수 있다.The plurality of
이와 같이, 제1 연결부(151) 또는/및 제2 연결부(152)가 제1 전극(F141) 또는/및 제2 전극(F142)과 상이한 재질인 반도체층으로 이루어지면, 인터커넥터(IC)의 접속 작업에서 제1, 2 연결부(151, 152)로 전달되는 열의 줄어 들게 된다. 따라서, 제1, 2 연결부(151, 152)의 길이 방향 수축이 줄어들게 되고, 이에 따라 반도체 기판(110)이 과도하게 밴딩(bending)이 제한된다. 따라서, 인터커넥터(IC)와 제1 전극(F141) 또는/및 제2 전극(F142)의 단선을 방지할 수 있어서, 태양 전지 모듈의 신뢰성을 향상시킬 수 있다.
When the
도 7은 본 발명의 다른 실시예에 따른 연결부를 설명하기 위한 단면도이다. 상세하게, 도 7a는 다른 실시예에 따른 도 1의 6a-6a 선을 취한 단면도, 도 7b은 다른 실시예에 따른 도 1의 6b-6b 선을 따라 절단한 단면이다.7 is a cross-sectional view illustrating a connecting portion according to another embodiment of the present invention. 7A is a cross-sectional view taken along
이하 에서는, 제1 연결부(151)에 대한 설명은 특별한 언급이 없으면 제2 연결부(152)에 동일하게 적용될 수 있다.Hereinafter, the description of the
도 7a 및 도 7b를 참조하면, 예를 들면, 제1, 2 연결부(151A, 152)는 제1 전극(F141) 또는/및 제2 전극(F142) 보다 열 팽창 계수가 낮은 도전성 물질일 수 있다. 구체적으로, 제1, 2 연결부(151, 152)는 제1 전극(F141) 또는/및 제2 전극(F142) 보다 열 팽창 계수가 낮은 금속물질일 수 있다. 이 때, 제1, 2 연결부(151, 152)는 스퍼터링 등의 방식에 의해 증착될 수 있다.7A and 7B, for example, the first and
제1 연결부(151)는 제1 전극(F141)과 물리적 및 전기적으로 연결된다. 다만, 제1 연결부(151)는 에미터부(121)와 물리적으로 이격되어 배치될 수 있다. The
제2 연결부(152)는 제2 전극(F142)과 물리적 및 전기적으로 연결된다. 다만, 제2 연결부(152)는 후면 전계부(172)와 물리적으로 이격되어 배치될 수 있다. The
이와 같이, 제1 연결부(151) 또는/및 제2 연결부(152)가 제1 전극(F141) 또는/및 제2 전극(F142)보다 낮은 열팽창 계수를 가지면, 인터커넥터(IC)의 접속 작업에서 가해지는 열에 의해 제1, 2 연결부(151, 152)의 길이 방향 수축이 줄어들게 되고, 이에 따라 반도체 기판(110)이 과도하게 밴딩(bending)이 제한된다. 따라서, 인터커넥터(IC)와 제1 전극(F141) 또는/및 제2 전극(F142)의 단선을 방지할 수 있어서, 태양 전지 모듈의 신뢰성을 향상시킬 수 있다.If the
물론, 제1, 2 연결부(151, 152)는 제1 전극(F141) 또는/및 제2 전극(F142)과 동일한 재질을 포함할 수도 있다. 이 때, 인터커넥터(IC)의 접속 과정에서의 열이 제1, 2 연결부(151, 152)에 전달되는 것을 줄이기 위해, 인터커넥터(IC)는 주변영역(S21, S22)에서 최대한 이격되어 배치된다.
Of course, the first and
도 8은 본 발명의 또 다른 실시예에 따른 연결부를 설명하기 위한 단면도이다. 상세하게, 도 8a는 다른 실시예에 따른 도 1의 6a-6a 선을 취한 단면도, 도 8b은 다른 실시예에 따른 도 1의 6b-6b 선을 따라 절단한 단면이다.8 is a cross-sectional view illustrating a connecting portion according to another embodiment of the present invention. 8A is a cross-sectional view taken along
실시예의 연결부는 다층 구조를 가진다.The connection portion of the embodiment has a multilayer structure.
도 8a 를 참조하면, 예를 들면, 제1 연결부(151)는 반도체 기판(10)의 후면에 형성되고, 제2 타입의 불순물을 가지는 제1 도전형 부분(1511)과, 제1 도전형 부분(1511) 위에 배치되고 제1 도전형 부분(1511)과 다른 재질로 이루어지며, 전기 전도성을 가지는 제1 전도층(1512)을 포함한다.8A, for example, the
제1 도전형 부분(1511)과 제1 전도층(1512)은 제1 전극(F141)과 물리적 및 전기적으로 연결된다.The first
제1 도전형 부분(1511)는 반도체 기판(10) 후면 위에서 반도체 기판(10)과 별개로 형성되며 에미터부(121)와 같은 극성의 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제1 도전형 부분(1511)는 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 부분(1511)는 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트가 도핑되어 형성될 수 있다.The first
제1 전도층(1512)은 제1 전극(F141) 또는/및 제2 전극(F142) 보다 열 팽창 계수가 낮은 도전성 물질일 수 있다. 구체적으로, 제1 전도층(1512)은 제1 전극(F141) 보다 열 팽창 계수가 낮은 금속물질일 수 있다.
The first
도 8b 를 참조하면, 예를 들면, 제2 연결부(152)는 반도체 기판(10)의 후면에 형성되고, 제2 타입의 불순물을 가지는 제2 도전형 부분(1521)과, 제2 도전형 부분(1521) 위에 배치되고 제2 도전형 부분(1521)과 다른 재질로 이루어지며, 전기 전도성을 가지는 제2 전도층(1522)을 포함한다.Referring to FIG. 8B, for example, the
제2 도전형 부분(1521)과 제2 전도층(1522)은 제2 전극(F142)과 물리적 및 전기적으로 연결된다.The second conductive type portion 1521 and the second
제2 도전형 부분(1521)는 반도체 기판(10) 후면 위에서 반도체 기판(10)과 별개로 형성되며 후면 전계부(172)의 극성과 같은 극성을 가지는 제1 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제2 도전형 부분(1521)는 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 부분(1521)는 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트가 도핑되어 형성될 수 있다.The second conductive type portion 1521 is formed on the rear surface of the
제2 전도층(1522)은 제1 전극(F141) 또는/및 제2 전극(F142) 보다 열 팽창 계수가 낮은 도전성 물질일 수 있다. 구체적으로, 제2 전도층(1522)은 제2 전극(F141) 보다 열 팽창 계수가 낮은 금속물질일 수 있다. The second
따라서, 인터커넥터(IC)의 접속 작업에서 가해지는 열에 의해 제1, 2 연결부(151, 152)의 길이 방향 수축이 줄어들게 되고, 이에 따라 반도체 기판(110)이 과도하게 밴딩(bending)이 제한된다.
Accordingly, longitudinal shrinkage of the first and
도 9는 본 발명의 다른 실시예에 따른 연결부를 설명하기 위한 도면이다.9 is a view for explaining a connection part according to another embodiment of the present invention.
도 9를 참고하면, 본 실시예의 연결부는 도 1에 도시된 연결부와 형상에 차이점이 존재한다.Referring to FIG. 9, the connecting portion of the present embodiment is different from the connecting portion shown in FIG. 1 in shape.
제1, 2 연결부(151, 152)의 폭은 중심에서 양단으로 갈수록 확장된다. 구체적으로, 제1, 2 연결부(151, 152)의 양단의 폭(W3, W5)는 제1, 2 연결부(151, 152)의 중앙의 폭(W4) 보다 크게 형성된다. The widths of the first and
따라서, 인터커넥터(IC)의 접속과정에서 제1, 2 연결부(151, 152)에 열이 전달되더라도, 제1, 2 연결부(151, 152)의 길이방향으로의 수축력의 축적을 줄일 수 있다.Accordingly, even if heat is transferred to the first and
이 때, 제1, 2 연결부(151, 152)의 양단의 폭(W3, W5)는 제1 전극(F141) 및 제2 전극(F142)의 폭(W1,W2) 보다 크고, 제1, 2 연결부(151, 152)의 중앙의 폭(W4)은 제1 전극(F141) 및 제2 전극(F142)의 폭(W1,W2) 보다 작은 것이 바람직하다.
At this time, the widths W3 and W5 at both ends of the first and
도 10은 본 발명의 다른 실시예에 따른 제1 전극 및 제2 전극을 설명하기 위한 도면이다.10 is a view illustrating a first electrode and a second electrode according to another embodiment of the present invention.
도 10을 참고하면, 본 실시예의 제1 전극(F141) 또는/및 제2 전극(F142)은 도 1에 도시된 제1 전극(F141) 또는/및 제2 전극(F142)의 형상에 차이점이 존재한다.Referring to FIG. 10, the first electrode F141 and / or the second electrode F142 of the present embodiment are different in the shape of the first electrode F141 and / or the second electrode F142 shown in FIG. 1 exist.
제1 전극(F141) 또는/및 제2 전극(F142)의 폭은 길이 방향 양단에서 중앙 보다 줄어들 수 있다.The width of the first electrode F141 and / or the second electrode F142 may be smaller than the center at both ends in the longitudinal direction.
제1 전극(F141) 또는/및 제2 전극(F142)의 중앙 폭(W1, W2)는 제1 전극(F141) 또는/및 제2 전극(F142)의 양단의 폭(W8, W9) 보다 크게 형성된다. The center widths W1 and W2 of the first electrode F141 and / or the second electrode F142 are larger than the widths W8 and W9 of the first electrode F141 and / or the second electrode F142 .
따라서, 인터커넥터(IC)의 접속과정에서 제1 전극(F141) 또는/및 제2 전극(F142)에 전달된 열이 제1, 2 연결부(151, 152)로 전달되는 것이 제한된다. 이로 인해, 제1, 2 연결부(151, 152)의 길이방향으로의 수축을 줄일 수 있다.
Therefore, the heat transferred to the first electrode F141 and / or the second electrode F142 during the connection of the IC is limited to the first and
도 11은 본 발명의 다른 실시예에 따른 제1 전극 및 제2 전극을 설명하기 위한 도면이다.11 is a view for explaining a first electrode and a second electrode according to another embodiment of the present invention.
도 11에서, AIC1 영역에는 제1 인터커넥터(IC1)가 접속될 수 있으며, AIC2 영역에는 제2 인터커넥터(IC2)가 접속될 수 있다.In Fig. 11, the first interconnector IC1 may be connected to the AIC1 region, and the second interconnector IC2 may be connected to the AIC2 region.
도 11에 도시된 바와 같이, 본 발명에 따른 태양 전지의 제1, 2 전극(F141, F142)은 인터커넥터(IC)와 접속하는 부분의 폭이 인터커넥터(IC)와 접속하지 않는 부분의 폭보다 크게 형성될 수 있다.11, the first and second electrodes F141 and F142 of the solar cell according to the present invention are formed such that the width of the portion connected to the interconnector IC is smaller than the width of the portion not connected to the interconnector IC Can be formed larger.
일례로, 제1 인터커넥터(IC1)와 제1 전극(F141)이 중첩되어 접속되는 부분의 폭(W1a)을 나머지 부분(즉, 제1 인터커넥터(IC1)와 제1 전극(F141)이 중첩되지 않는 부분)의 폭(W1b)보다 크게 할 수 있으며, 제2 인터커넥터(IC2)와 제2 전극(F142)이 중첩되어 접속되는 부분의 폭(W2a)을 나머지 부분(즉, 제2 인터커넥터(IC2)와 제2 전극(F142)이 중첩되지 않는 부분)의 폭(W2b)보다 크게 할 수 있다.For example, the width W1a of the portion where the first interconnection IC1 and the first electrode F141 are overlapped and connected to the remaining portion (that is, the first interconnector IC1 and the first electrode F141 overlap each other) The width W2a of the portion where the second inter connecter IC2 and the second electrode F142 are overlapped and connected to each other can be made larger than the width W1b of the remaining portion (The portion where the first electrode IC2 and the second electrode F142 do not overlap) can be made larger than the width W2b.
여기서, 일례로, 제1, 2 전극(F141, F142) 각각에서 각 인터커넥터(IC)와 접속하기 위하여 제1 인터커넥터(IC1) 또는 제2 인터커넥터(IC2)와 중첩되는 부분의 폭(W1b, W2b)은 각 인터커넥터(IC)와 접속되지 않는 부분의 폭(W1a, W2a)보다 1.2배 ~ 3배만큼 클 수 있다.Here, for example, the width W1b of the portion overlapping with the first interconnection IC1 or the second interconnection IC2 for connecting the respective inter connectors IC in the first and second electrodes F141 and F142, And W2b may be 1.2 times to 3 times larger than the widths W1a and W2a of the portion not connected to each interconnection IC.
이는 인터커넥터(IC)가 상대적으로 폭이 작은 제1, 2 전극(F141, F142)에 접속하는 경우, 서로 중첩하여 접속되는 영역의 면적이 상대적으로 작아, 접속 저항이 증가될 수 있는데, 제1, 2 전극(F141, F142)에서 인터커넥터(IC)와 중첩되는 부분의 폭을 나머지 부분의 폭보다 크게 하는 경우, 인터커넥터(IC)와 제1, 2 전극(F141, F142) 사이의 접촉 저항을 상대적으로 낮출 수 있으며, 인터커넥터(IC)가 제1, 2 전극(F141, F142)에 접착되는 물리적인 힘, 즉 접착력을 더욱 증가시킬 수 있다.This is because when the interconnection IC is connected to the first and second electrodes F141 and F142 having relatively small widths, the area of the region where the first and second electrodes overlap each other is relatively small and the connection resistance can be increased. The contact resistance between the interconnector IC and the first and second electrodes F141 and F142 is set to be larger than the width of the remaining portion when the width of the portion overlapping the interconnector IC in the two electrodes F141 and F142 is made larger than the width of the remaining portion. And it is possible to further increase the physical force, that is, the adhesive force, to which the interconnector IC is bonded to the first and second electrodes F141 and F142.
따라서, 인터커넥터(IC)와 제1, 2 전극(F141, F142) 사이의 접착력 약화로 인한 태양 전지 모듈의 결함이나 성능 저하를 최소화할 수 있다.
Accordingly, it is possible to minimize defects and deterioration of the solar cell module due to weakening of the adhesive force between the interconnection IC and the first and second electrodes F141 and F142.
도 12는 본 발명의 다른 실시예에 따른 제1 전극 및 제2 전극을 설명하기 위한 도면이다.12 is a view for explaining a first electrode and a second electrode according to another embodiment of the present invention.
도 12를 참고하면, 본 실시예의 제1 전극(F141) 또는/및 제2 전극(F142)은 도 1에 도시된 제1 전극(F141) 또는/및 제2 전극(F142)과 개수에 차이점이 존재한다.Referring to FIG. 12, the first electrode F141 and / or the second electrode F142 of the present embodiment are different from the first electrode F141 and / or the second electrode F142 shown in FIG. 1 in the number exist.
도 1의 실시예에서, 제1 전극(F141)의 개수는 제2 전극(F142)의 개수 보다 1개가 더 많게 배치된다. 따라서, 제1 전극(F141)과 제2 전극(F142)이 제2 방향을 따라 교번적으로 배치되고, 제1 전극(F141)이 첫 번째와 마직막에 배치된다.In the embodiment of FIG. 1, the number of the first electrodes F141 is one more than the number of the second electrodes F142. Accordingly, the first electrode F141 and the second electrode F142 are alternately disposed along the second direction, and the first electrode F141 is disposed at the last position with respect to the first electrode F141.
반면, 도 12의 실시예에서, 제1 전극(F141)의 개수는 제2 전극(F142)의 개수와 동일할 수 있다. 바람직하게는, 제1 전극(F141)과 제2 전극(F142)의 두께, 길이는 동일 할 수 있다.On the other hand, in the embodiment of FIG. 12, the number of the first electrodes F141 may be the same as the number of the second electrodes F142. Preferably, the thicknesses and lengths of the first electrode F141 and the second electrode F142 may be the same.
따라서, 빛에 의해 형성된 내부의 전자와 정공이 제1 전극(F141)과 제2 전극(F142)으로 균형적으로 이동하게 되므로, 태양전지의 효율이 향상되는 이점이 존재한다.
Accordingly, since the electrons and the holes formed inside by the light are balancedly transferred to the first electrode F141 and the second electrode F142, there is an advantage that the efficiency of the solar cell is improved.
도 13은 본 발명의 다른 실시예에 따른 태양 전지 모듈의 일례를 설명하기 위한 도, 도 14는 도 13에 도시된 셀간 브릿지의 단면을 도시한 도면이다.FIG. 13 is a view for explaining an example of a solar cell module according to another embodiment of the present invention, and FIG. 14 is a cross-sectional view of the intercell bridge shown in FIG.
도 13 및 도 14를 참조하면, 다른 실시예에 따른 태양전지 모듈은 도 1의 실시예와 비교하면 셀간 브릿지(CB)를 더 포함하는 차이점이 존재한다.Referring to FIGS. 13 and 14, there is a difference that the solar cell module according to another embodiment further includes an intercell bridge (CB) as compared with the embodiment of FIG.
셀간 브릿지(CB)는 복수의 인터커넥터(IC)들을 연결하여서, 인터커넥터(IC) 들의 단선을 방지하고, 인터커넥터(IC) 들을 지지하며, 인터커넥터(IC) 들의 단선 시에 전기적인 우회로를 제공할 수 있다. 셀간 브릿지(CB)는 인터커넥터(IC)와 교차되는 제2 방향으로 연장되어 형성된다. The inter-cell bridges CB connect a plurality of inter-connectors IC to prevent disconnection of the inter-connectors ICs, support the inter-connectors ICs, and provide an electrical bypass at the time of disconnection of the inter- . The inter-cell bridge CB is formed so as to extend in a second direction intersecting with the inter-connector (IC).
셀간 브릿지(CB)는 복수의 태양 전지(C1~C3)와 중첩되지 않는 영역에 배치된다. 구체적으로, 셀간 브릿지(CB)는 복수의 태양 전지(C1~C3) 들의 사이에 배치된다.The inter-cell bridge CB is disposed in a region that does not overlap with the plurality of solar cells C1 to C3. Specifically, the inter-cell bridge CB is disposed between the plurality of solar cells C1 to C3.
셀간 브릿지(CB)는 복수의 인터커넥터(IC)를 고정하도록 일정한 강성을 가지는 바디부(BD)와 복수의 인터커넥터(IC)와 바디부(BD)를 접착시키는 접착부(CAL)를 포함할 수 있다.The intercell bridge CB may include a body portion BD having a predetermined rigidity and a bonding portion CAL for bonding a plurality of interconnectors IC and a body portion BD to fix a plurality of inter connectors IC have.
바디부(BD)는 구리(Cu)나 은(Ag)와 같이 전도성이 양호한 금속 재질을 포함하여 형성될 수 있다. 다른 예로, 바디부(BD)는, 실리콘 계열의 수지, 아크릴 계열의 수지 또는 에폭시 계열의 수지 같은 절연물질 중 적어도 하나를 포함할 수 있다. 바람직하게는, 바디부(BD)는 인터커넥터(IC)의 단선 때에 전기적인 우회로를 제공하기 위해 전도성 물질을 포함한다.The body part BD may be formed of a metal material having good conductivity such as copper (Cu) or silver (Ag). As another example, the body portion BD may include at least one of an insulating material such as a silicone-based resin, an acrylic-based resin, or an epoxy-based resin. Preferably, the body portion BD comprises a conductive material to provide an electrical bypass at the disconnection of the interconnector (IC).
접착부(CAL)는 접착력을 가지는 일반적인 수지 계열을 접착제나 도전성 접착제가 사용될 수 있다. 바람직하게는 접착부(CAL)는 바디부(BD)의 일면에 배치되고, 주석(Sn)을 포함하는 금속 재질의 도전성 접착제일 수 있다.The adhesive portion (CAL) may be a general resin-based adhesive having an adhesive force or a conductive adhesive. Preferably, the bonding portion (CAL) is disposed on one surface of the body portion (BD), and may be a metal conductive adhesive containing tin (Sn).
바디부(BD)의 타면에는 바디부(BD) 보다 열팽창 계수가 더 높은 코팅부(CT)가 배치될 수 있다. 이와 같이, 바디부(BD)의 타면에 열팽창 계수가 더 높은 코팅부(CT)가 구비되면, 인터커넥터(IC)가 접속된 복수의 태양 전지를 인터커넥터(IC)(IC)로 연결하는 태빙(tabbing) 공정에서 밴딩을 완화할 수 있다.A coating portion CT having a thermal expansion coefficient higher than that of the body portion BD may be disposed on the other surface of the body portion BD. When the coating part CT having a higher thermal expansion coefficient is provided on the other surface of the body part BD as described above, the number of the solar cells connected to the interconnector (IC) the banding can be relieved in the tabbing process.
코팅부(CT)의 탄성 계수는 바디부(BD)의 탄성 계수보다 더 높을 수 있다. 여기서, 코팅부(CT)의 두께(T1)는 바디부(BD)의 두께(T2)보다 작게 할 수 있다. 일례로, 코팅부(CT)의 두께(T1)는 5um ~ 100um 사이이고, 바디부(BD)의 두께(T2)는 코팅부(CT)의 두께(T1)보다 큰 범위 중에서 50um ~ 300um 사이일 수 있다.The modulus of elasticity of the coating portion CT may be higher than the modulus of elasticity of the body portion BD. Here, the thickness T1 of the coating portion CT may be smaller than the thickness T2 of the body portion BD. For example, the thickness T1 of the coating portion CT is between 5 um and 100 um and the thickness T2 of the body portion BD is between 50 um and 300 um in a range larger than the thickness T1 of the coating portion CT. .
예를 들면, 셀간 브릿지(CB)는 복수의 제1 인터커넥터(IC)(IC1)들을 고정하는 제1 셀간 브릿지(CB1)와 복수의 제2 인터커넥터(IC)(IC2)들을 고정하는 제2 셀간 브릿지(CB2)를 포함한다.
For example, the inter-cell bridge CB includes a first inter-cell bridge CB1 for fixing a plurality of first inter-connectors (ICs) IC1 and a second inter-cell bridge IC1 for fixing a plurality of second inter-connectors (IC) And an inter-cell bridge CB2.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
Claims (20)
상기 복수의 태양 전지를 서로 전기적으로 직렬 연결시키는 제1 인터커넥터와 제2 인터커넥터를 포함하는 인터커넥터;을 포함하고,
상기 복수의 태양전지는,
중앙영역과 상기 중앙영역에서 제1 방향으로 연장되는 주변영역을 가지고, 제1타입의 도전형 불순물을 갖는 반도체 기판:
상기 반도체 기판의 후면에 형성되고, 상기 제1타입의 불순물을 상기 반도체 기판보다 고농도로 갖는 후면 전계부;
상기 반도체 기판의 후면에 형성되고, 상기 제1타입과 반대인 제2타입의 불순물을 갖는 에미터부;
상기 에미터부와 전기적으로 연결되는 복수의 제1 전극; 및
상기 후면 전계부와 전기적으로 연결되는 복수의 제2 전극을 포함하고,
상기 인터커넥터는 상기 중앙영역에 배치된 상기 복수의 제1 전극 또는 상기 복수의 제2 전극에 중첩되어 접속되고, 상기 주변영역과 중첩되지 않게 배치되며,
상기 주변영역에 배치되어 상기 복수의 제1 전극을 전기적으로 연결하는 제1 연결부와,
상기 주변영역에 배치되어 상기 복수의 제2 전극을 전기적으로 연결하는 제2 연결부를 더 포함하고,
상기 주변영역의 길이는 상기 중앙영역의 길이 보다 작으며,
상기 제1 인터커넥터와 제2 인터커넥터는 일정한 피치(Pitch)를 가지고 이격되어 복수 개가 배치되고,
상기 제1 인터커넥터와 제2 인터커넥터들의 피치는 상기 주변영역에 가장 인접하여 위치된 상기 인터커넥터와 상기 주변영역 끝단 사이의 거리 보다 작으며,
상기 제1 연결부는,
상기 에미터부와 이격되고, 상기 에미터부와 동일 평면 상에 배치되고, 상기 제2 타입의 불순물을 가지는 제1 도전형 부분을 포함하고,
상기 제2 연결부는
상기 후면 전계부와 이격되고, 상기 후면 전계부와 동일 평면 상에 배치되고, 상기 제1 타입의 불순물을 상기 반도체 기판보다 고농도로 갖는 제2 도전형 부분을 포함하는 태양 전지 모듈.
A plurality of solar cells arranged adjacent to each other; And
And an inter connecter including a first inter connecter and a second inter connecter electrically connecting the plurality of solar cells to each other electrically in series,
The plurality of solar cells may include:
1. A semiconductor substrate having a central region and a peripheral region extending in a first direction in the central region and having a first type of conductive impurity,
A rear electric field portion formed on a rear surface of the semiconductor substrate, the rear electric field portion having the impurity of the first type at a higher concentration than the semiconductor substrate;
An emitter portion formed on a rear surface of the semiconductor substrate and having a second type of impurity opposite to the first type;
A plurality of first electrodes electrically connected to the emitter section; And
And a plurality of second electrodes electrically connected to the rear electric field portion,
Wherein the interconnector is connected to the plurality of first electrodes or the plurality of second electrodes disposed in the central region so as to be overlapped with the peripheral region,
A first connection portion disposed in the peripheral region and electrically connecting the plurality of first electrodes,
Further comprising: a second connection portion disposed in the peripheral region and electrically connecting the plurality of second electrodes,
Wherein the length of the peripheral region is less than the length of the central region,
Wherein the first inter connecter and the second inter connecter are spaced apart from each other with a predetermined pitch,
The pitch of the first inter connecter and the second inter connecters is smaller than the distance between the end of the inter-connector and the end of the peripheral region located closest to the peripheral region,
The first connection part
A first conductivity type portion which is spaced apart from the emitter portion and which is disposed on the same plane as the emitter portion and has impurities of the second type,
The second connection portion
And a second conductive type portion spaced apart from the rear electric field portion and disposed on the same plane as the rear electric field portion and having impurities of the first type at a higher concentration than the semiconductor substrate.
상기 복수의 태양 전지 각각에서,
상기 복수의 제1, 2 전극은 상기 제1 방향으로 길게 연장되고,
상기 제1 연결부와 상기 제2 연결부는 상기 제1 방향과 교차되는 제2 방향으로 길게 연장되어 배치되는 태양 전지 모듈.The method according to claim 1,
In each of the plurality of solar cells,
Wherein the plurality of first and second electrodes extend in the first direction,
Wherein the first connection portion and the second connection portion are elongated in a second direction intersecting with the first direction.
상기 복수의 제1, 2 전극의 일부는 상기 중앙영역과 중첩되게 배치되고, 상기 복수의 제1, 2 전극의 양단은 상기 주변영역과 중첩되게 배치되는 태양 전지 모듈. 3. The method of claim 2,
Wherein a portion of the plurality of first and second electrodes overlaps with the central region, and both ends of the plurality of first and second electrodes overlap with the peripheral region.
상기 인터커넥터는 상기 제1 방향과 교차되는 제2방향으로 길게 연장되는 태양 전지 모듈. The method according to claim 1,
And the interconnector extends in a second direction that intersects the first direction.
상기 복수의 태양 전지 각각에서,
상기 복수의 제1, 2 전극은 상기 제1 방향으로 길게 연장되고,
상기 제1 연결부와 상기 제2 연결부는 상기 제1 방향과 교차되는 제2 방향으로 길게 연장되어 배치되며,
상기 인터커넥터는 상기 제1 방향과 교차되는 제2방향으로 길게 연장되는 태양 전지 모듈.The method according to claim 1,
In each of the plurality of solar cells,
Wherein the plurality of first and second electrodes extend in the first direction,
Wherein the first connection portion and the second connection portion are elongated in a second direction intersecting with the first direction,
And the interconnector extends in a second direction that intersects the first direction.
상기 복수의 태양 전지는 순차적으로 배열되는 제1, 2, 3 태양 전지를 포함하고,
상기 제1 인터커넥터는 상기 제2 태양 전지의 제1 전극과 상기 제1 태양 전지의 제2 전극을 직렬 연결시키고,
상기 제2 인터커넥터는 상기 제2 태양 전지의 제2 전극과 상기 제3 태양 전지의 제1 전극을 직렬 연결시키는 태양 전지 모듈.6. The method of claim 5,
The plurality of solar cells include first, second, and third solar cells sequentially arranged,
Wherein the first inter connecter connects the first electrode of the second solar cell and the second electrode of the first solar cell in series,
And the second interconnector connects the second electrode of the second solar cell and the first electrode of the third solar cell in series.
상기 제1 인터커넥터는 제2방향으로 이격되어 복수 개가 배치되고,
상기 제2 인터커넥터는 제2방향으로 이격되어 복수 개가 배치되며,
상기 중앙영역의 폭은 상기 주변영역의 폭 보다 큰 태양 전지 모듈.The method according to claim 1,
Wherein the first inter connecters are spaced apart from each other in a second direction,
The plurality of second interconnectors are spaced apart from each other in the second direction,
Wherein a width of the central region is larger than a width of the peripheral region.
상기 제1 연결부와 상기 제2 연결부는 상기 제1 전극 또는 제2 전극의 재질과 상이한 재질을 포함하는 태양 전지 모듈.The method according to claim 1,
Wherein the first connection portion and the second connection portion include a material different from the material of the first electrode or the second electrode.
상기 제1 연결부는 상기 에미터부와 연결되는 태양 전지 모듈.The method according to claim 1,
And the first connection part is connected to the emitter part.
상기 제2 연결부는 상기 후면 전계부와 연결되는 태양 전지 모듈.The method according to claim 1,
And the second connection part is connected to the rear electric part.
상기 제1 연결부는,
상기 제1 도전형 부분 위에 배치되고 상기 제1 도전형 부분과 다른 재질로 이루어지며, 전기 전도성을 가지는 제1 전도층을 더 포함하는 태양 전지 모듈.The method according to claim 1,
The first connection part
And a first conductive layer disposed on the first conductive type portion and made of a material different from the first conductive type portion and having electrical conductivity.
상기 제2 연결부는,
상기 제2 도전형 부분 위에 배치되고 상기 제2 도전형 부분과 다른 재질로 이루어지며, 전기 전도성을 가지는 제2 전도층을 더 포함하는 태양 전지 모듈.The method according to claim 1,
The second connection portion
And a second conductive layer disposed on the second conductive type portion and made of a material different from the second conductive type portion and having electrical conductivity.
상기 제1 연결부 또는 상기 제2 연결부의 폭은 중심에서 양단으로 갈수록 확장되는 태양 전지 모듈.The method according to claim 1,
Wherein a width of the first connection part or the second connection part is increased from the center toward both ends.
상기 주변영역은 제1 주변영역 및 상기 중앙영역을 기준으로 제1 주변영역과 마주보게 배치되는 제2 주변영역을 포함하고,
상기 제1 연결부는 상기 제1 주변영역 및 제2 주변영역 중 어느 하나에 배치되고,
상기 제2 연결부는 상기 제1 주변영역 및 제2 주변영역 중 다른 하나에 배치되는 태양 전지 모듈.The method according to claim 1,
Wherein the peripheral region includes a first peripheral region and a second peripheral region disposed to face the first peripheral region with respect to the central region,
Wherein the first connection portion is disposed in any one of the first peripheral region and the second peripheral region,
And the second connection portion is disposed in the other of the first peripheral region and the second peripheral region.
상기 주변영역의 길이는 상기 중앙영역에서 멀어질수록 감소되는 태양 전지 모듈.The method according to claim 1,
Wherein the length of the peripheral region is reduced as the distance from the central region increases.
상기 인터커넥터는 상기 제1 연결부 또는 상기 제2 연결부와 기설정된 간격으로 이격되어 위치되는 태양 전지 모듈.The method according to claim 1,
Wherein the interconnector is spaced apart from the first connection portion or the second connection portion at a predetermined interval.
상기 복수의 태양 전지 각각의 제1, 2 전극에서 상기 인터커넥터와 접속하는 부분의 폭은 인터커넥터와 접속하지 않는 부분의 폭보다 큰 태양 전지 모듈.
The method according to claim 1,
Wherein a width of a portion of the first and second electrodes of each of the plurality of solar cells connected to the interconnector is larger than a width of a portion of the first and second electrodes of the plurality of solar cells that is not connected to the interconnector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160082916A KR101759905B1 (en) | 2016-06-30 | 2016-06-30 | Solar cell module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160082916A KR101759905B1 (en) | 2016-06-30 | 2016-06-30 | Solar cell module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101759905B1 true KR101759905B1 (en) | 2017-07-31 |
Family
ID=59419074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160082916A KR101759905B1 (en) | 2016-06-30 | 2016-06-30 | Solar cell module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101759905B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4125137A1 (en) * | 2021-07-28 | 2023-02-01 | Meyer Burger (Switzerland) AG | Solar cell module |
-
2016
- 2016-06-30 KR KR1020160082916A patent/KR101759905B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4125137A1 (en) * | 2021-07-28 | 2023-02-01 | Meyer Burger (Switzerland) AG | Solar cell module |
| WO2023006640A1 (en) * | 2021-07-28 | 2023-02-02 | Meyer Burger Switzerland Ag | Solar cell module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102053138B1 (en) | Solar cell | |
| KR101739404B1 (en) | Solar cell panel | |
| EP3142156A1 (en) | Solar cell module and method for manufacturing the same | |
| US20140124013A1 (en) | High efficiency configuration for solar cell string | |
| EP3188257B1 (en) | Solar cell module | |
| KR101747339B1 (en) | Solar cell module | |
| KR20190097991A (en) | Solar cell panel | |
| EP3447805B1 (en) | Solar cell panel | |
| KR101542003B1 (en) | Solar cell module | |
| KR101838969B1 (en) | Solar cell panel | |
| EP3118901B1 (en) | Solar cell and solar cell module | |
| CN110931587B (en) | Solar cell and solar cell panel including the same | |
| KR101714778B1 (en) | Solar cell module | |
| US10879412B2 (en) | Solar cell panel | |
| KR101759905B1 (en) | Solar cell module | |
| CN111448672A (en) | Solar cell with junctions retracted from cut edges | |
| KR101847054B1 (en) | Solar cell panel | |
| KR101788169B1 (en) | Solar cell module and solar cell | |
| US11489083B2 (en) | Solar cell panel | |
| KR101911844B1 (en) | Solar cell module | |
| KR20170124777A (en) | Solar cell module | |
| CN113287203A (en) | Solar cell panel | |
| KR101656622B1 (en) | Solar cell module and manufacturing method thereof | |
| KR102183580B1 (en) | Solar cell and solar cell module | |
| KR101846442B1 (en) | Solar cell and solar cell panel including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |