KR101755537B1 - 반도체 발광소자 및 이의 제조 방법 - Google Patents
반도체 발광소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101755537B1 KR101755537B1 KR1020160086132A KR20160086132A KR101755537B1 KR 101755537 B1 KR101755537 B1 KR 101755537B1 KR 1020160086132 A KR1020160086132 A KR 1020160086132A KR 20160086132 A KR20160086132 A KR 20160086132A KR 101755537 B1 KR101755537 B1 KR 101755537B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- semiconductor light
- base
- emitting chip
- dam
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 365
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000003566 sealing material Substances 0.000 claims abstract description 95
- 238000005520 cutting process Methods 0.000 claims abstract description 54
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 87
- 229910052751 metal Inorganic materials 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 description 19
- 230000003287 optical effect Effects 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 16
- 238000007689 inspection Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052755 nonmetal Inorganic materials 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 229910017770 Cu—Ag Inorganic materials 0.000 description 1
- 229910017767 Cu—Al Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 개시는 반도체 발광소자의 제조방법에 있어서, 베이스 위에 개구가 형성된 댐을 구비하는 단계; 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 개구에 봉지재를 공급하는 단계; 그리고 반도체 발광소자로 분리하는 단계;로서 봉지재와 접하고 있는 댐이 절단 후 남도록 댐을 절단하여 반도체 발광칩, 봉지재, 및 절단된 댐으로 이루어진 반도체 발광소자로 분리하는 단계;를 포함하는 반도체 발광소자의 제조방법에 관한 것이다.
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조 방법에 관한 것으로, 특히 외부와의 접합력이 향상된 반도체 발광소자 및 이의 제조 방법에 관한 것이다.
반도체 발광소자로는 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
반도체 발광소자(semiconductor light emitting device)는 에피(EPI) 공정, 칩 형성(Fabrication) 공정 및 패키지(Package) 공정 등을 거쳐 제조되는데, 각 제조 공정에서는 예기치 못한 여러 원인으로 인해 불량품이 발생하게 된다. 만약 각 제조 공정에서 발생되는 불량이 적절하게 제거되지 못하는 경우에는 불량품이 후속 공정을 불필요하게 거치게 되어 생산효율이 저하된다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면으로서, 실리콘이나 사파이어 등 원료물질을 사용하여 원판 웨이퍼를 만들고, 원판 웨이퍼에 에피성장 공정을 통해 PN 접합을 가지는 복수의 반도체층을 성장한다. 이후, 전극 형성, 식각 공정, 보호막 형성 등을 통에 반도체 발광칩이 형성된 에피 웨이퍼(1)를 형성한다(도 1a 참조), 이후, 도 1b 및 도 1c에 제시된 바와 같이, 에피 웨이퍼(1)를 다이싱(dicing) 테이프(3)에 붙이고, 도 1d에 제시된 바와 같이, 스크라이빙(scribing) 공정으로 개별 반도체 발광칩(101)으로 분리한다. 계속해서, 검사 및 등급 분류를 하고, 도 1e와 같이 쏘터(5; sorter)를 사용하여, 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 도 1f에 제시된 바와 같이 고정층(13; 예: 테이프) 위에 반도체 발광칩(101)이 쏘팅될 수 있으며, 이후, 외관 검사를 거칠 수 있다.
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면으로서, 패키지 공정에서, 예를 들어, 도 2a에 제시된 바와 같이, 다이본더(501; die bonder)를 사용하여 반도체 발광칩(101)을 리드프레임(4)에 다이본딩하고, 와이어본딩, 형광체 봉입, 특성시험, 트리밍, 테이핑 등을 통해 도 2b에 제시된 바와 같이 반도체 발광소자 패키지가 생산된다. 또는, PCB와 같은 외부 전극이 형성된 서브마운트 위에 반도체 발광칩(101)을 SMD 방식으로 실장하여 반도체 발광소자 패키지가 제작될 수 있다. 반도체 발광칩(101)을 리드프레임(예: 4), PCB 또는, 회로 테이프 위에 붙이는 공정을 다이본딩이라고 하며 이때, 사용되는 장비를 다이본더(예: 501)라고 한다. 반도체 발광칩(101)의 크기가 갈수록 작아지는 추세이므로 반도체 발광칩(101)의 접착위치와 각도의 정밀성이 더욱 요구되는 실정이다.
도 3은 쏘터에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면으로서, 도 1f에서 설명된 바와 같이, 반도체 발광칩(101)은 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 쏘팅되어 제공된다. 쏘터(5)는 평탄한 테이프(13) 위에 처음에 배열된 반도체 발광칩(101)을 기준으로 얼마의 간격으로 지시된 행 및 열로 반도체 발광칩(101)을 배열하게 된다. 배열의 과정에서 약간씩 반도체 발광칩(101)의 각도가 틀어진 경우(15)가 발생할 수 있고, 쏘터(5)가 고속 동작을 함에 따라 테이프(13)에서 튕겨 나가 반도체 발광칩(101)이 빈 곳(14)도 발생하는 경우가 있다. 또는, 검사 결과 불량인 반도체 발광칩(16)을 빼내어서 빈 곳도 발생한다. 이러한 문제를 줄이기 위해 쏘터(5)의 동작을 저속으로 하면, 공정 시간이 증가하는 문제가 있다.
쏘터(5)에 의한 행 및 열의 배열의 정확성이 부족하면, 후공정의 방식에 따라 제품의 품질에 영향을 크게 미질 수 있다. 예를 들어, 반도체 발광칩(101)을 다이본더(501)로 리드프레임(4)에 접합하는 경우, 다이본더(501)는 테이프(13)에 접착된 반도체 발광칩(101)의 전극의 형상을 인식하고, 리드프레임(4)의 형상을 인식하여 위치, 각도 등을 보정하여 접합할 수 있다. 따라서, 쏘터(5)에 의한 반도체 발광칩(101)의 배열 상태가 심하게 나쁘지 않는 한 패키지 공정에 크게 영향을 주지는 않는다. 그러나 후공정이 테이프(13) 위에 배열된 반도체 발광칩(101)을 그대로 공정에 사용하거나, 쏘터(5)를 사용하여 요구되는 사양으로 다시 배열하는 경우, 각도가 허용 오차 이상으로 틀어진 반도체 발광칩(101)은 다시 수정해야하고, 반도체 발광칩(101)이 빈 곳(14)은 채워 넣는 공정을 추가로 해야하므로 공정효율이 저하되는 문제가 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(1200), LED 및 봉지재(1000)를 포함한다. LED는 플립 칩(flip chip)의 형태로, 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있다. 제2 반도체층(500) 위에 성장 기판(100) 측으로 빛을 반사하기 위한 금속 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 전극(800)이 형성되어 있다. 봉지재(1000)는 형광체를 함유하며, 성장 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 형성된다. LED는 전기적 콘택(820,960)이 구비된 기판(1200)에 도전성 접착제(830,970)에 의해 접합된다.
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저, 기판(1200) 위에 복수의 LED(2A-2F)를 배치한다. 기판(1200)은 실리콘으로 이루어지며, 각 LED의 성장 기판(100; 도 4 참조)은 사파이어 또는 실리콘 카바이드로 이루어진다. 기판(1200)에는 전기적 콘택(820,960; 도 4 참조)이 형성되어 있고, 각 LED는 전기적 콘택(820,960)에 접합된다. 이후, 각 LED에 대응하는 개구(8A-8F)가 형성된 스텐실(6)을 기판(1200)에 구비한 후, 전기적 콘택(820,960)의 일부가 노출되도록 봉지재(1000; 도 4 참조)를 형성한다. 이후, 스텐실(6)을 제거하고, 큐어링 공정을 수행한 후에, 기판(1200)을 쏘잉(sawing) 또는, 스크라이빙(scribing)해서 개별 반도체 발광소자로 분리한다.
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면으로서, 테이프(13)나 기판의 가장자리에 가이드(21)를 배치하고, 봉지재(17)로 복수의 반도체 발광칩(101)을 덮고, 봉지재(17)를 밀어서 평탄화할 수 있다. 그런데 전술된 바와 같이, 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14)이 있을 수 있다. 이 경우 반도체 발광칩(101)이 빈 곳(14)에서 봉지재(17)가 약간 아래로 쳐지는 현상이 발생할 수 있고, 이로 인해 주변의 반도체 발광칩(101) 둘레의 봉지재(17)에 좋지 않은 영향을 준다. 그 결과, 영향을 받은 반도체 발광소자(봉지재(17) 및 반도체 발광칩(101)의 결합체)의 색좌표나 광특성이 설계된 값과 차이가 발생하는 문제가 있다.
한편, 이러한 문제로 인해 테이프(13) 위에 빈 곳(14)에 반도체 발광칩(101)을 다시 배치하는 공정을 추가하기도 하는데, 이로 인해 공정수가 증가하며 공정효율이 저하한다. 한편, 상기 봉지재(17) 상태에 영향을 주는 것을 피하기 위해 불량 반도체 발광칩(16)을 빼지 않고 봉지재(17)를 형성하는 공정을 하는 경우도 있다. 그러나 이 경우 외관 검사로 불량 반도체 발광소자를 빼내야 하여서 공정수가 추가로 들어가고, 재료가 낭비된다.
한편, 봉지재(17)를 형성한 후, 커터(31)로 봉지재(17)를 절단하여 개별 반도체 발광소자로 분리할 수 있다. 이 경우, 커터(31)에 의한 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 또한, 테이프(13) 위의 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생하는 문제가 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features). 본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자의 제조방법에 있어서, 베이스 위에 개구가 형성된 댐을 구비하는 단계; 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 개구에 봉지재를 공급하는 단계; 그리고 반도체 발광소자로 분리하는 단계;로서 봉지재와 접하고 있는 댐이 절단 후 남도록 댐을 절단하여 반도체 발광칩, 봉지재, 및 절단된 댐으로 이루어진 반도체 발광소자로 분리하는 단계;를 포함하는 반도체 발광소자의 제조방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면,
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면,
도 3은 쏘터(sorter)에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면,
도 7 내지 도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법에서 봉지재가 개구에 제공되고 경화된 형태의 예들을 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 16 및 도 17은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들,
도 18은 본 개시에 따른 반도체 발광소자의 또 따른 예들을 설명하기 위한 도면,
도 19는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 20은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 21은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 22는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 23은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 24는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 25는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 26은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면,
도 27은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면.
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면,
도 3은 쏘터(sorter)에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면,
도 7 내지 도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법에서 봉지재가 개구에 제공되고 경화된 형태의 예들을 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 16 및 도 17은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들,
도 18은 본 개시에 따른 반도체 발광소자의 또 따른 예들을 설명하기 위한 도면,
도 19는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 20은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 21은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 22는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 23은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 24는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 25는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 26은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면,
도 27은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 7 내지 도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에 있어서, 도 7에 제시된 바와 같이, 먼저, 베이스(201) 위에 복수의 개구(305)가 형성된 마스크(301)를 구비한다. 이후, 도 9b에 제시된 바와 같이, 마스크(301)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 소자 이송 장치(501)를 사용하여, 각 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 다음으로, 도 12에 제시된 바와 같이, 마스크(301)를 댐(dam)으로 하여, 각 개구(305)에 봉지재(170)를 공급한다.
본 예에서, 베이스(201) 위에 반도체 발광칩(101)을 놓기 전에, 먼저 베이스(201)에 마스크(301)를 놓는다. 마스크(301)는 소자 이송 장치(501)가 반도체 발광칩(101)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 봉지재(170)의 댐으로 기능한다. 마스크(301) 및 개구(305)는 미리 정확도가 매우 높게 정밀하게 형성한 틀(frame)이므로, 쏘터(예: 도 2의 5 참조)를 사용하여 그 때 그 때의 지시에 따라 마스크(301)가 구비되지 않은 베이스(201) 또는 평탄한 테이프(13; 도 3 참조) 위에 소자를 배열할 때보다 반도체 발광칩(101) 정렬(alignment)의 정확도가 높다. 따라서, 정렬의 부정확으로 인한 불량이 감소한다. 또한, 테이프(13)에 부착하여 반도체 발광칩(101)을 소자 이송 장치(501)에게 제공할 때(도 9a 참조), 반드시 요구된 규격에 정확히 일치하는 상태로 메이드하여 제공하지 않아도, 소자 이송 장치(501)가 반도체 발광칩(101)이 빈 곳(14; 도 9a 참조)을 인식하고 다른 반도체 발광칩(101)을 이송할 수 있고, 반도체 발광칩(101)의 틀어진 각도를 보정하여 베이스(201)에 놓을 수 있다. 따라서, 소자 이송 장치(501)에게 반도체 발광칩(101)을 제공시 부담이 줄어든다.
본 예에서, 반도체 발광칩(101)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다. 플립 칩 소자로서, 반도체 발광칩(101)은 봉지재로부터 노출된 2개의 전극(80,70; 도 12 참조)을 포함한다.
이하, 각 과정을 상세히 설명한다.
도 8에 도시된 바와 같이, 베이스(201) 위에 마스크(301)가 구비된다. 베이스(201)는 도 8a에 제시된 바와 같이, 리지드(rigid)한 금속 판 또는 비금속 판이거나, 도 8b에 제시된 바와 같이, 플렉시블한 필름 또는 테이프일 수 있다. 금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다. 비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광칩(101)이 배열되는 베이스(201)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다. 또한, 마스크(301)가 반도체 발광칩(101) 배열의 가이드가 되므로 베이스(201)에 추가적인 패턴 형성 공정이 필요 없다. 또한, 반도체 발광칩(101)의 전극(80,70)이 직접 외부 전극과 접하는 전극이 되거나, 베이스가 전기적 도통에 사용될 수도 있어서, 베이스(201) 위에 증착 또는 도금 등의 방법으로 전기적 연결을 위한 도전층을 형성하거나, 베이스(201) 제거 후에 반도체 발광칩(101)의 전극(80,70)과 연결되는 전기적 콘택부를 추가로 형성하는 등의 추가적 및 부가적 공정이 필요 없어서 공정 및 비용 면에서 매우 유리한 장점이 있다.
마스크(301)는 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 복수의 개구(305)가 형성되어 있다. 마스크(301)의 재질은 상기 베이스의 재질로 예시된 예들이 사용될 수 있지만, 마스크(301) 및 개구(305)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다. 특히, 후술되는 바와 같이, 소자 이송 장치가 마스크(301)의 패턴을 인식하는 측면에서는 마스크(301)와 베이스(201)는 재질, 색상 및 광반사율 중 적어도 하나가 다르게 선택되는 것이 바람직하다.
본 예에서, 베이스(201)와 마스크(301)는 외력에 의해 가압되어 서로 접하게 된다. 예를 들어, 도 8a에 제시된 바와 같이, 클램프(401)를 사용하여 베이스(201)와 마스크(301)를 접촉시킬 수 있다. 이와 같이, 본 예에 의하면, 베이스(201)와 마스크(301)를 접촉시키 위한 방법이 간편하고, 클램프(401)를 풀어서 베이스(201)로부터 마스크(301)를 제거할 수 있으므로 편리한 장점이 있다. 베이스(201)와 마스크(301) 사이에 접착 물질을 개재시키는 실시예도 물론 가능하다. 예를 들어, 접착 물질은 도전성 패이스트, 절연성 패이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 베이스(201)와 마스크(301)의 분리시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
마스크(301)에 형성된 복수의 개구(305)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(305)로 베이스(201)의 상면이 노출된다. 개구(305)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다. 개구(305)는 반도체 발광칩(101)의 형상을 따를 수도 있지만, 반도체 발광칩(101)과 다른 형상을 가질 수도 있다.
도 9는 반도체 발광칩(101)을 개구(305)로 노출된 베이스(201)에 놓는 과정의 일 예를 설명하기 위한 도면으로서, 소자 이송 장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 픽업(pick-up)하여 마스크(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 이 과정보다 먼저, 소자 배열 장치(예: 쏘터; sorter)를 사용하여, 복수의 반도체 발광칩(101)을 테이프(13) 위에 제공하는 과정이 선행될 수 있으며, 일 예로 도 3에 제시된 예를 참조할 수 있다. 도 9a에 제시된 바와 같이, 테이프(13)의 아래에서 핀 또는 봉이 반도체 발광칩(101)을 치면 테이프(13)로부터 반도체 발광칩(101)이 떨어지며, 그 순간 소자 이송 장치(501)가 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착할 수 있다. 도 9b에 제시된 바와 같이, 소자 이송 장치(501)는 베이스(201) 위로 이동하여 각 개구(305)에 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)은 2개의 전극(80,70)이 베이스(201)의 상면과 마주하도록 놓이며, 이에 따라 후술되는 봉지재(170)에 의해 2개의 전극(80,70)이 덮이지 않는다. 소자 이송 장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
도 10은 반도체 발광칩의 예들을 설명하기 위한 도면으로서, 본 예에서, 반도체 발광칩(101)으로는 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 및 2개의 전극(80,70)을 포함한다. 3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다.
도 10a에 제시된 바와 같이, 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 또는, 도 10b에 제시된 바와 같이, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 전극(70)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(50)과 다른 전극(80)이 연통될 수 있다. 전술된 소자 이송 장치(501)는 이와 같은 전극(70,80)의 형상 또는 패턴을 인식할 수 있다.
도 11은 소자 이송 장치가 마스크의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면으로서, 쏘터(5; 도 2 참조)에 의해 고속으로 배열하는 과정에서 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14: 도 3 참조)가 있을 수 있으며, 약간 각도가 틀어지도록 배열된 반도체 발광칩(16; 도 3 참조)가 있을 수 있다. 소자 이송 장치(501)는 도 9a에 제시된 바와 같이, 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송 장치(501)는 반도체 발광칩(101)을 픽업할 때, 반도체 발광칩(101)의 전극(80,70)의 패턴(예: 전극 분리선)을 인식하여, 각도를 보정할 수 있다. 또한, 소자 이송 장치(501)는 도 11에 제시된 바와 같이 마스크(301) 형상을 인식하여 위치나 각도를 보정하여 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 정확하게 놓는다. 이를 위해 소자 이송 장치(501)는 카메라나 광학센서 등을 이용할 수 있다. 예를 들어, 베이스(201)와 마스크(301)는 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있으며, 소자 이송 장치(501)는 마스크(301)와 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나 개구(305)의 형태를 인식할 수 있다. 반드시 개구(305)를 전체적으로 인식하지 않더라도 일 부분만을 인식할 수도 있으며, 소자 이송 장치(501)는 개구(305)로 인한 마스크(301) 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓을 수 있다. 이 외에도, 마스크(301)나 개구(305)의 패턴을 인식하고, 이를 기준으로 반도체 발광칩(101)을 놓을 좌표를 결정하는 다양한 방법이 설계될 수 있을 것이다. 본 예에서는 베이스(201)에 특별한 패턴이 없고, 마스크(301)나 개구(305)를 반도체 발광칩(101)의 좌표 결정의 기준으로 한다.
따라서, 단순히 평탄한 베이스(201) 위에 쏘터(5)를 사용하여 처음 배치된 반도체 발광칩(101)을 기준으로 미리 지시된 간격대로 소자를 배열하는 경우에 비하여 반도체 발광칩(101)의 정렬(예: 위치와 각도)이 더욱 정확하게 된다.
도 12는 본 개시에 따른 반도체 발광소자의 제조 방법에서 마스크를 댐으로 하여 각 개구에 봉지재를 공급하는 방법의 일 예를 설명하기 위한 도면으로서, 도 12a와 같이, 디스펜서(601)로 각 개구(305)마다 봉지재(170)를 공급할 수 있다. 이와 다르게, 도 12b와 같이, 봉지재(170)를 밀어서 평탄화하는 방법이 사용될 수 있다.
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법에서 봉지재가 개구에 공급되고 경화된 형태의 예들을 설명하기 위한 도면으로서, 디스펜서(601)로 봉지재(170)를 공급하는 속도, 양 등을 제어하여 도 13a와 같이 봉지재(170)의 상면이 약간 볼록하게 할 수 있다. 이와 같은 형태로 봉지재(170)가 형성되면, 반도체 발광칩(101)으로부터 나온 빛의 분포를 원하는 형태로 하는 데에 도움이 될 수 있다. 또한, 도 13b와 같이 평탄하게 하거나, 도 13c와 같이 마스크(301)보다 봉지재(170)가 높이가 낮게 형성하는 것도 필요에 따라 변경할 수 있다. 한편, 도 13d와 같이, 마스크(301) 외곽에 마스크(301)보다 높은 벽(303)을 구비하고 마스크(301)보다 봉지재(170)가 더 높게 형성되도록 하는 것도 가능하다.
이후, 도 13e에 제시된 바와 같이, 클램프(401; 도 8 참조)를 풀면, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)이 일체로 베이스(201)로부터 분리된다. 여기서, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)의 결합체를 그대로 소자로 사용하는 것도 물론 고려할 수 있다. 한편, 베이스(201)와 마스크(301)를 접착제나 다른 방법으로 접합하는 경우에는 마스크(301), 봉지재(170), 반도체 발광칩(101), 및 베이스(201)가 일체로서 반도체 소자로 사용될 수도 있다. 이와 다르게, 마스크(301)를 제거하여 개별 소자별로 분리하거나, 마스크(301)를 절단하여 개별 소자로 분리하거나, 마스크(301) 및 베이스(201)를 함께 절단하여 개별 소자로 분리할 수 있다.
본 예에 따른 반도체 발광소자의 제조 방법에 의하면, 마스크(301)를 반도체 발광칩(101) 배열의 가이드 패턴으로 사용하여 더욱 정확한 위치와 각도로 반도체 발광칩(101)을 배열할 수 있다. 따라서, 후공정, 예를 들어, 개별 소자로의 분리 공정(예: 쏘잉 등)에서 반도체 발광칩(101)들의 정렬의 오차로 인해 불량이 발생하는 것이 감소한다.
또한, 테이프에 빈 곳을 채우거나 틀어진 반도체 발광칩(101)의 각도를 보정하는 추가 공정을 한 후에 마스크(301)를 반도체 발광칩(101)들이 배열된 테이프 위에 배치하고 봉지재를 공급하는 방식과 비교하면, 본 예에 따른 방법은 상기 추가 공정이 필요 없어서 효율적이다.
도 14는 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면으로서, 본 예에서는 반도체 발광칩(101)을 베이스(201)에 놓기 전에 도 14a에 제시된 바와 같이, 반도체 발광칩(101)의 표면에 형광체가 컨포멀하게 코팅(예: 스프레이 코팅)된다. 형광체층(180)은 봉지재(170)에 비해 부피나 두께가 훨씬 작지만 반도체 발광칩(101)에 균일하게 코팅될 수 있고, 형광체의 양을 절감할 수 있다. 일 예로 형광체층(180)의 두께는 대략 30um 정도이고 봉지재(170)의 두께는 100um~200um 정도이다.
이후, 베이스(201) 위에 마스크(301)를 먼저 배치하고, 패턴을 인식하고, 위치 및 각도 보정이 가능한 소자 이송 장치(501)로 마스크(301)의 각 개구(305)에 형광체층이 형성된 반도체 발광칩(101)을 배치한다. 이후, 도 14b에 제시된 바와 같이, 개구(305)에 봉지재(170)를 공급하고 경화한다. 여기서 봉지재(170)는 형광체를 함유하지 않고 단순히 보호를 위한 봉지만을 하도록 투명 재질(예: 실리콘)으로 이루어질 수 있다. 이후, 도 14c에 제시된 바와 같이, 베이스(201)를 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로부터 분리한다. 분리는 베이스(201)가 딱딱한 판인 경우, 클램프(401)를 해제하여 이루어지거나, 베이스(201)가 필름 또는 테이프인 경우, 베이스(201)를 때어낼 수 있다.
도 15는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 본 예에서는 도 15a에 제시된 것과 같은 복수의 도전부(231,233)를 가지는 플레이트를 베이스(201)로 사용한다. 베이스(201)는 복수의 도전부(231,233), 복수의 도전부(231,233) 사이에 절연부(235)를 포함한다. 각 도전부(231,233)는 상하로 노출되며, 평탄(flat)하다. 도전부(231,233)는 전기적 도통의 통로이며, 방열 통로가 될 수 있다. 이러한 베이스(201)는 복수의 도전판(예: Al/Cu/Al)을 절연접착제(예: 에폭시) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체를 준비한다. 이와 같은 적층체를 절단하여(예: 와이어 커팅 방법), 도 15에 제시된 것과 같이, 플레이트 형상의 베이스(201)가 형성된다. 절단하는 방법에 따라 베이스(201)는 띠 모양으로 길게 형성되거나, 판처럼 넓게 형성될 수 있다. 도전부(231,235)의 폭, 절연부(235)의 폭은 상기 도전판 및 절연접착제의 두께를 변경하여 조절될 수 있다.
반도체 발광칩(101)을 베이스(201)에 놓기 전에 반도체 발광칩(101)의 표면에 형광체층(180)을 형성한다. 이후, 베이스(201) 위에 마스크(301)를 먼저 배치하고, 소자 이송 장치(501)는 인식된 개구(305)로 인한 마스크(301)의 에지로부터 지시된 거리에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓는다. 이때, 반도체 발광칩(101)의 좌표 결정의 가이드로서 마스크(301)의 개구(305)를 인식하는 것으로 충분하지만, 도전부(231,235)가 마스크(301)와 함께 좌표 결정에 도움을 줄 수도 있다. 예를 들어, 소자 이송 장치(501)는 반도체 발광칩(101)의 전극(80,70)이 마스크(301)의 에지와 도전부(231,235)의 에지 사이에 오도록 위치 및 각도를 보정할 수 있고, 이에 의해 반도체 발광칩(101)의 전극(80,70)이 절연부(235)에 놓이는 것을 방지하는 데에 도움이 될 수도 있다.
개구(305), 도전부(231,233), 반도체 발광칩(101)의 전극을 인식하여 마스크(301)의 각 개구(305)에 반도체 발광칩(101)을 배치한다. 이후, 도 15b에 제시된 바와 같이, 개구(305)에 봉지재(170)를 공급하고 경화한다. 본 예에서 베이스(201)는 봉지재(170) 및 반도체 발광칩(101)과 분리되지 않고 사용될 수 있다. 복수의 반도체 발광칩(101) 및 봉지재(170)가 어레이를 이루도록 베이스(201)를 절단할 수 있다. 또는, 하나의 반도체 발광칩(101), 봉지재(170), 및 베이스(201)가 하나의 반도체 발광소자를 이루도록 베이스(201)를 절단할 수 있다.
도 16 및 도 17은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들로서, 반도체 발광소자의 검사 방법에 있어서, 도 16a에 제시된 바와 같이, 먼저 복수의 개구(305)가 형성된 마스크(301), 각 개구(305)에 위치하며 전극(80,70)을 구비하는 반도체 발광칩(101), 및 각 개구(305)에 형성되어 전극(80,70)이 노출되도록 반도체 발광칩(101)을 감싸는 봉지재(170)를 구비하는 결합체를 준비한다. 이후, 전극(80,70) 측의 반대 측에 반도체 발광칩(101)으로부터의 빛을 수광하는 광측정기(701)를 구비한다. 다음으로, 선택된 반도체 발광칩(101)의 전극(80,70)에 전류를 인가하여 반도체 발광칩(101)으로부터의 빛을 광측정기(701)에 의해 측정한다.
도 16b에 제시된 예에서는 베이스(201), 마스크(301), 봉지재(170), 및 반도체 발광칩(101)이 일체로 결합된 상태로, 반도체 발광칩(101)의 전극(80,70)과 도통된 베이스(201)의 도전부(231,233)에 전류를 인가하여 검사할 수 있다.
반도체 발광칩(101) 및 봉지재(170)의 결합체를 반도체 발광소자라고 할 때, 반도체 발광소자의 광측정이 정확하게 되기 위해서는 반도체 발광소자로부터 나오는 광을 가능한 한 많이 수광하고, 주변의 간섭이 없이 측정하는 것이 바람직하다. 따라서, 전극(80,70)의 반대 측으로 나오는 광뿐만 아니라 반도체 발광소자의 측면 방향으로 나오는 광도 광측정기(701)가 수광하는 것이 바람직하다.
본 예에서는 광을 측정할 때, 봉지재(170) 둘레의 마스크(301)가 반도체 발광칩(101)으로부터의 빛의 일부를 광측정기(701) 측으로 반사하며, 마스크(301)가 이웃한 봉지재(170)로 빛이 입사되는 것을 차단한다. 전극(80,70) 측으로 누설되는 광이 작지만 있을 수 있으므로, 도 16a에 제시된 바와 같이, 전극(80,70) 측에도 추가로 광측정기(705)를 구비하여 검사할 수 있다. 도 16b의 경우, 프로브(707)는 베이스(201)의 도전부(231,233)에 접촉하며, 베이스(201)로 인해 전극(80,70) 측으로 광이 누설되지 않으므로 추가의 광측정기(705)는 불필요하다. 따라서, 개별 반도체 발광소자를 광측정기(701) 내로 넣어 검사하지 않아도 누설되는 광이 현저히 감소되며 또한, 주변의 형광체에 의한 간섭 없이 측정할 수 있으며, 개별 반도체 발광소자를 광측정기(701) 내에 완전히 넣고 측정하는 것과 거의 마찬가지로 정확하게 광을 측정할 수 있다. 또한, 광측정기(701)를 이동하거나, 상기 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체를 이동시키면서 검사할 수 있어서 검사를 신속히 할 수 있다.
마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체는 도 7 내지 도 15에서 설명된 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체가 사용될 수 있다. 광측정기(701)로는 적분구(integrating sphere)를 사용할 수 있다. 예를 들어, 적분구(701,705)는 내측에 중공부를 가진 구형의 장치로서, 중공부 내로 광을 받아들여 그 특성을 측정하는 장치이다. 적분구(701,705)에는 반도체 발광소자의 광이 들어오는 목부가 돌출되도록 형성되며, 목부를 포함하는 적분구의 내주면에는 광을 균일하게 반사시키는 물질이 코팅될 수 있다. 적분구의 타입이나 구체적인 구성은 필요에 따라 변경할 수 있다. 일 예로, 적분구(701,705)의 외주면 일 측에는 적분구의 중공부와 연결되어 중공부에 모인 광의 특성을 측정할 수 있는 광특성측정기가 장착될 수 있다. 광특성측정기는 반도체 발광소자에서 나오는 광의 휘도, 파장, 광도, 조도, 분광분포, 색온도, 색좌표 등을 측정할수 있으며, 이들 중에서 적어도 어느 한 개 이상을 측정하는 방식으로 반도체 발광소자의 광 특성을 측정한다. 광특성측정기로는 분광기(spectrometer) 또는 광검출기(photo detector)를 사용할 수 있다.
본 예와 다른 방법으로서, 신축성, 점착성을 가진 불루 테이프(blue tape) 또는, 화이트 테이프(white tape) 상면에 다이싱(dicing)된 웨이퍼(wafer)를 부착시키고, 진공 흡착 등의 방법으로 테이프를 확장시켜 웨이퍼를 분할함으로써 복수의 반도체 발광칩 단위로 테이프에 배치되어 검사를 수행하는 종래의 방법이 있다. 본 예에 따른 검사 방법에 의하면, 상기 종래의 방법과 다르게, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)이 일체로 결합체를 형성하므로, 이러한 결합체를 잡거나 이송하면서, 또는 광측정기(701)를 이송하면서 검사할 수 있어서 간편하다.
한편, 도 17을 참조하면, 본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 광측정 검사는 마스크(301)의 내측의 반도체 발광소자와 가장 자리의 반도체 발광소자를 검사할 때, 종래의 오류를 제거할 수 있다. 예를 들어, 마스크(301)가 없이 테이프에 복수의 반도체 발광소자를 부착하고 검사하거나, 봉지재(170)를 전체적으로 봉지하고 각 반도체 발광소자를 검사할 수 있다. 이때, 복수의 반도체 발광소자들의 배열 중에서 내측에서는 측정되는 반도체 발광소자의 둘레로 대체로 스케터링하는 구조가 균등하게 분포한다. 반면, 가장자리 반도체 발광소자는 주변에 반도체 발광소자가 있는 방향과 없는 방향에서 광의 스케터링이 차이가 나고 결국, 테이프의 내측과 가장자리에서 광이 서로 다르게 측정된다. 그러나 내측의 반도체 발광소자와 가장자리 반도체 발광소자를 적분구의 내에 개별로 넣어 검사하면 거의 비슷하게 광이 측정된다.
본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 각 반도체 발광소자를 둘러싸는 마스크(301)가 리플렉터로 기능하므로, 내측과 가장자리에서 조건의 차이가 없어지고, 따라서 더 정확한 광측정이 가능하다. 마스크(301)가 리플렉터로 더 잘 기능하도록 금속으로 형성되거나, 광반사율이 좋은 물질을 코팅하는 것을 고려할 수 있다.
도 18은 본 개시에 따른 반도체 발광소자의 또 따른 예들을 설명하기 위한 도면으로서, 반도체 발광소자는 반도체 발광칩(101), 봉지재(170), 및 금속 접합부(302)를 포함한다. 반도체 발광칩(101)은 복수의 반도체층(30,40,50) 및 복수의 반도체층(30,40,50)에 전류를 전달하는 전극(80,70)을 포함한다. 복수의 반도체층(30,40,50)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 가진다. 봉지재(170)는 전극(80,70)이 노출되도록 반도체 발광칩(101)을 둘러싼다. 금속 접합부(302)는 반도체 발광칩(101)과 떨어져서 봉지재(170)에 고정되며, 전극(80,70)이 노출되는 방향으로 노출되는 하면(304)을 가진다. 전극(80,70)의 노출면 및 금속 접합부(302)의 하면(304)이 외부에 함께 접하도록, 전극(80,70)의 노출면, 전극(80,70) 주변의 봉지재(170)의 하면(171), 및 금속 접합부(302)의 하면(304)이 면(surface)으로서 이어져 있다. 따라서, 전극(80,70)만으로 외부와 접합하는 경우에 비하여 금속 접합부(302)로 인해 접합력이 향상된다.
반도체 발광칩(101)은 도 10에서 제시된 플립칩이 사용될 수 있으며, 2개의 전극(80,70)이 각각 봉지재(170)로부터 노출된다. 이와 다르게, 반도체 발광칩(101)은 수직형 칩 등 전극이 봉지재(170)로부터 노출될 수 있는 칩이면, 적용 할 수도 있지만, 플립칩에 더욱 효과적이다. 반도체 발광칩(101)은 2개의 전극(80,70)을 노출하며 복수의 반도체층(30,40,50)을 감싸는 형광층(180)을 포함할 수 있으며, 형광층(180)으로는 도 14a에서 설명된 예가 적용될 수 있다. 봉지재(170)는 형광층(180)을 둘러싸며, 전술된 예들이 사용될 수 있다. 봉지재(170)는 2개의 전극(80,70)이 노출되는 하면(171), 2개의 전극(80,70)의 반대 측의 상면, 및 하면과 상면을 연결하는 측면을 포함한다.
전술된 바와 같이, 전극(80,70)의 노출면, 전극(80,70) 주변의 봉지재(170)의 하면(171), 및 금속 접합부(302)의 하면(304)이 면으로서 이어져 있다는 의미는, 도 18a에 제시된 바와 같이, 바람직하게는 요철이 없이, 외부의 면 또는 서브마운트에 전극(80,70)과 금속 접합부(302)의 하면(304)이 함께 접할 정도로 스무스(smooth)하게 또는, 매끄럽게 이어져 있다는 의미이다. 본 개시에서 금속 접합부(302)의 하면(304)과 봉지재(170)의 하면(171)이 약간 단차가 있는 예를 배제하지는 않지만, 외부의 면 또는, 서브마운트와의 접합시 단차나 요철이 없는 도 18에 제시된 예들이 바람직할 것이다. 따라서, 금속 접합부(302)는 봉지재(170)의 상면의 정점을 기준으로 전극(80,70)의 노출면 및 금속 접합부(302)의 하면(304)까지의 거리가 실질적으로 동일하거나, 전극(80,70)의 노출면, 봉지재(170)의 하면(171), 및 금속 접합부(302)의 하면(304)이 평탄하게(flat) 형성되는 것이 바람직하다. 한편, 봉지재(170)의 하면(171)에 반사층 등 다른 층이 구비되는 경우도 고려할 수 있는데, 이 경우, 전극(80,70)의 노출면, 전극(80,70) 주변의 반사층 등 다른 층의 면 및, 금속 접합부(302)의 하면(304)이 면으로서 이어져 있게 될 것이다.
도 18a에 제시된 반도체 발광소자가 도 18b에 제시된 바와 같이, PCB와 같은 서브마운트(1500)에 실장될 수 있다. 이때, 반도체 발광칩(101)의 2개의 전극(80,70) 및 금속 접합부(302)가 서브마운트(1500)의 표면에 형성된 금속 패드(1511,1513,1515,1517)에 각각 접합될 수 있다. 본 개시에서, 금속 접합부(302) 대신 비금속 접합부(예: 플라스틱)가 사용되는 것을 배제하지 않지만, 서브마운트(1500)나 외부에 금속 패드(1511,1513,1515,1517)가 구비된 경우, 동일하게 금속 접합부(302)를 사용하는 것이 접합력 향상에 좋을 것이다. 도 18b에서 서브마운트(1500)의 금속 패드(1511,1513,1515,1517)와 반도체 발광칩(101)의 2개의 전극(80,70) 및 금속 접합부(302) 사이에 접착제가 개재될 수도 있고, 접착제 없이 본딩하는 방법이 사용될 수도 있다.
한편, 도 18c와 같이, 플레이트(201)가 전극(80,70)에 접합되는 실시예도 가능하다. 플레이트(201)는 제1 도전부(231), 제2 도전부(233), 및 제1 도전부(231)와 제2 도전부(233) 사이에 개재된 절연부(235)를 포함하며, 제1 도전부(231), 절연부(235), 및 제2 도전부(233)가 반복적으로 형성되며, 제1 도전부(231) 및 제2 도전부(233)는 상하로 노출되며 전기적 도통 및 방열 통로가 될 수 있다. 반도체 발광칩(101)의 2개의 전극(80,70)은 도 18c에 제시된 바와 같이, 각각 제1 도전부(231) 및 제2 도전부(233)에 접합되며, 2개의 전극(80,70)의 전극 분리선은 대략 절연부(235)에 대응하는 것이 바람직하다. 한편, 금속 접합부(302)는 다른 제1 도전부(231) 및 제2 도전부(233)에 금속-금속 간의 접합을 이루게 된다. 이와 다르게, 금속 접합부(302)가 다른 절연부(235)에 접합되는 경우도 물론 가능하다. 이러한, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302) 및 플레이트(201)의 결합체를 반도체 발광소자로 볼 수 있다.
금속 접합부(302)는 봉지재(170)의 측면 둘레로 형성된 고리 형상을 가질 수 있다. 이 경우, 도 18c에 제시된 금속 접합부(302)에 의해 2개의 전극(80,70)이 쑈트가 발생하지 않도록 2개의 전극(80,70)과 각각 접합되는 제1 도전부(231) 및 제2 도전부(233)의 길이 및/또는 폭을 조절하여, 금속 접합부(302)와 접하지 않도록 하거나, 절연성 접착제를 사용하여 금속 접합부(302)를 플레이트(201)에 접합할 수도 있다. 이와 다른 예로서, 금속 접합부(302)는 봉지재(170)의 측면에 고정된 제1 금속부 그리고, 제1 금속부와 떨어져 봉지재(170)의 측면에 고정된 제2 금속부를 포함하는 실시예도 가능하다.
도 19는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 18a에 제시된 반도체 발광소자의 제조 방법의 일 예이다. 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 예를 들어, 도 19a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 먼저 구비한 후에, 도 19b에 제시된 바와 같이, 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 이와 다르게, 먼저 반도체 발광칩(101)을 베이스(201)에 두고, 댐(301)을 구비하는 방법도 물론 가능하다.
계속해서, 도 19b와 같이, 개구(305)에 봉지재(170)를 공급한다. 다음으로, 바람직하게는 댐의 두께에서 중앙을 따라 절단한다. 절단의 방법으로는 커터(31)로 댐(301)의 상면으로부터 하면까지 전체를 자르는 방법이 사용될 수 있다. 또는, 커터(31)나 다른 스크라이빙 장치(예: 레이저 스크라이빙 장치)로 댐(301)을 일정한 깊이만큼 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다. 본 예에서는 봉지재(170)를 쏘잉(sawing)하는 것이 아니어서, 봉지재(170)가 커터(31)에 의해 갈려서 광추출효율이 저하되는 것이 방지된다. 이때, 댐(301)과 함께 베이스(201)가 절단될 수도 있으며, 베이스(201)의 일부까지만 커터(31)에 의해 절단된 후, 베이스(201)를 때어내는 방법도 가능하다. 이에 따라 도 19c에 제시된 바와 같이, 반도체 발광칩(101), 봉지재(170), 및 절단된 댐(302)을 가지는 반도체 발광소자가 제조된다. 여기서, 댐(301)은 금속, 비금속, 또는, 표면에 금속 도금한 재질이 사용될 수 있으며, 금속을 사용한 경우, 절단된 댐(302)은 도 18에서 설명된 금속 접합부(302)가 된다.
도 20은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 18c에 제시된 반도체 발광소자의 제조 방법의 일 예이다.
먼저, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 예를 들어, 도 20a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 먼저 구비한 후에, 도 20b에 제시된 바와 같이, 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 이와 다르게, 먼저 반도체 발광칩(101)을 베이스(201)에 두고, 댐(301)을 구비하는 방법도 물론 가능하다.
베이스(201)는 제1 도전부(231), 제2 도전부(233), 및 이들 사이에 개재된 절연부(235)를 포함한다. 반도체 발광칩(101)의 2개의 전극(80,70)은 각각 제1 도전부(231) 및 제2 도전부(233)에 접합된다. 이때, 댐(301)이 금속 재질인 경우, 2개의 전극(80,70)이 각각 접합된 제1 도전부(231) 및 제2 도전부(233)의 길이나 폭을 조절하여, 금속 재질의 댐(301)과 접하지 않도록 하는 것이 바람직하다. 또는, 금속 재질의 댐(301)과 2개의 전극(80,70)이 각각 접합된 제1 도전부(231) 및 제2 도전부(233) 사이에 절연성 접착제를 개재시키는 것도 좋다. 이와 다르게, 댐(301)이 비금속 재질인 경우, 2개의 전극(80,70)이 접합된 제1 도전부(231) 및 제2 도전부(233)와 댐(301)이 접해도 무방하다.
계속해서, 도 20b와 같이, 개구(305)에 봉지재(170)를 공급한다. 다음으로, 댐(301)을 절단한다. 이때, 댐(301)과 함께 베이스(201)가 절단되며, 절단의 방법으로는 커터(31)로 댐(301)의 상면으로부터 베이스(201)의 하면까지 전체를 자르는 방법이 사용될 수 있다. 또는, 커터(31)나 다른 스크라이빙 장치로 댐(301) 및 베이스(201)의 일부까지 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다. 이에 따라 도 20c에 제시된 바와 같이, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302; 절단된 댐), 및 베이스(201)를 가지는 반도체 발광소자가 제조된다.
도 21은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 예를 들어, 도 21a에 제시된 바와 같이, 접착 또는 점착 테이프(예: 블루테이프), 플라스틱판, 또는, 금속판과 같은 베이스(201)에 도 7 내지 도 17에서 설명된 마스크(301; 댐)를 구비한 후, 전술된 소자 이송 장치(501)를 사용하여 복수의 개구(305)로 노출된 베이스(201)에 각각 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)을 먼저 베이스(201) 위에 놓고, 마스크(301)를 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하지만, 도 7 내지 도 17에서 설명된 장점을 가지도록 마스크(301)를 먼저 구비하는 것이 바람직하다.
이후, 각 개구(305)에 봉지재(170)를 디스펜싱하거나 밀어내는 방식으로 제공하고, 경화한다. 다음으로, 베이스(201)를 제거하고 반도체 발광칩(101), 봉지재(170), 및 마스크(301)로된 결합체에 대해 도 16 및 도 17에서 설명된 검사과정이 수행될 수 있다. 이후, 상기 결합체에 다시 베이스(201)를 붙이거나 클램프를 사용하여 서로 접하게 한다. 또는, 이와 다르게 다이싱 테이프와 같은 부재 위에 상기 결합체를 부착할 수 있다. 계속해서, 도 21a에 제시된 바와 같이, 마스크(301)를 절단한다. 절단의 방법으로는 도 19에서 설명된 방법이 사용될 수 있다. 금속 마스크를 사용하는 경우, 도 21b에 제시된 바와 같이, 절단된 마스크는 금속 접합부(302)가 될 수 있다. 이때, 베이스(201)도 함께 절단될 수도 있지만, 베이스(201)는 완전히 절단되지 않도록 하고, 마스크(301)는 개별 소자로 분리되도록 완전히 절단한 후에, 도 21b와 같이 베이스(201)를 때어내면 개별 반도체 발광소자로 분리된다. 이때, 베이스(201)의 반대 측에 테이프를 추가로 붙여서 개별 반도체 발광소자가 흩어지지 않게 하는 것도 가능하다.
한편, 도 21c를 참조하면, 도 21a에서 제시된 예와 다르게, 반도체 발광칩(101), 봉지재(170), 및 마스크(301)로된 결합체로부터 베이스(201)를 먼저 제거한 후에 마스크(301)를 절단하는 것도 가능하다. 베이스(201)을 제거하고, UV-tape와 같은 부재를 반도체 발광칩(101), 봉지재(170), 및 마스크(301)로된 결합체에 붙인 후에 절단할 수 있다. 마스크(301)를 절단한 후에도 각 반도체 발광소자가 UV-tape에 붙어 있어서 흩어지지 않아서 특성 별 분류(Rank-sorting) 및 포장 단계 등에서 어려움을 방지할 수 있다. 또한, UV-tape는 자외선(UV) 조사 후에는 접착력이 사라지므로, 각 반도체 발광소자를 UV-tape로부터 쉽게 분리할 수 있다.
도 22는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 예를 들어, 도 22a에 제시된 바와 같이, 제1 도전부(231), 절연부(235), 및 제2 도전부(233)가 반복된 베이스(201) 위에 도 7 내지 도 17에서 설명된 마스크(301; 댐)를 구비한 후, 전술된 소자 이송 장치(501)를 사용하여 복수의 개구(305)로 노출된 베이스(201)에 각각 반도체 발광칩(101)을 놓는다. 이후, 각 개구(305)에 봉지재(170)를 디스펜싱하거나 밀어내는 방식으로 제공하고, 경화한다. 다음으로, 반도체 발광칩(101), 봉지재(170), 마스크(301), 및 베이스(201)로된 결합체에 대해 도 16 및 도 17에서 설명된 검사과정이 수행될 수 있다. 이후, 계속해서, 도 22a에 제시된 바와 같이, 베이스(201) 아래에 테이프(208)를 붙이거나, 도 22b와 같이 테이프를 붙이지 않고, 개구(305) 둘레로 마스크(301) 및 베이스(201)를 절단한다. 절단의 방법으로는 도 20에서 설명된 방법이 사용될 수 있다. 금속 마스크(301)를 사용하면 절단된 마스크는 금속 접합부(302)가 된다. 이에 따라, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302), 및 절단된 베이스(201)로된 개별 반도체 발광소자가 분리된다.
도 23은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 23a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 구비한다. 댐(301)에는 개구(305) 주변에 절단용 홈(303)이 형성되어 있다. 절단용 홈(303)은 바람직하게는 댐(301)의 상면으로부터 일정 깊이로 형성되며, 개구(305)를 두르도록 형성된다. 절단용 홈(303)은 댐(301)에 절단용 홈(303)이 형성되도록 틀로 찍어내는 방법이 사용되거나, 압출성형하는 방법 등이 사용될 수 있다. 계속해서, 도 23b와 같이, 개구(305)로 노출된 베이스(201)에 반도체 발광칩(101)을 놓고, 봉지재(170)를 공급한다. 반도체 발광칩(101)을 먼저 베이스(201) 위에 놓고, 댐(301)을 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하다.
다음으로, 절단용 홈(303)을 따라 댐(301)을 절단한다. 절단의 방법으로는 절단용 홈(303)을 따라 브레이킹(breaking)하는 방법, 커터(31)가 절단용 홈(303)으로 들어가서 댐(301)을 자르는 방법, 또는, 커터(31)나 다른 스크라이빙 장치로 절단용 홈(303)의 댐(301) 부분을 일정한 깊이만큼 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다.
본 예에서, 댐(301) 절단의 방법으로 브레이킹 방법이 포함되는 경우, 절단용 홈(303)이 미리 정확한 간격으로 형성되어 있고 절단용 홈(303)을 따라 절단하므로 반도체 발광소자의 사이즈가 일정하게 형성되는 장점이 있다. 또한, 댐(301)의 하면으로부터 상면까지의 높이 또는 두께 전체를 절단하는 경우 절단의 과정에서 외력에 의한 응력이나 스트레스가 많이 발생하므로 소자에 손상이 발생할 위험이 있지만, 절단용 홈으로 인해 이러한 응력이나 스트레스가 감소하여 손상이나 파손의 위험이 감소한다. 또한, 브레이킹시 시간이 단축된다. 그 결과, 절단 공정의 효율이 향상 및 불량이 감소한다
예를 들어, 절단용 홈(303) 부분의 남아 있는 댐의 높이가 대략 200㎛ 이하일 수 있지만, 물론 댐(301)의 전체 높이에 따라 절단용 홈(303)의 깊이 또는 절단용 홈(303) 부분의 남아 있는 댐의 높이도 달라질 수 있다. 이러한, 절단용 홈의 사이즈는 특별히 한정되지 않으며, 반도체 발광소자나 댐(301) 등의 형태나 사이즈가 변경됨에 따라 변경될 수 있음은 물론이다. 베이스(201)가 있는 상태에서 절단하거나 베이스(201)를 먼저 제거하고 절단할 수 있다. 절단의 방법으로 커터(31)를 포함하는 경우, 절단용 홈(303)으로 인해 절단의 시간이 단축되며, 절단용 홈(303)은 커터(31)의 정렬의 기준이 될 수 있고, 절단 과정에서 커터(31)를 가이드하는 기능도 할 수 있다. 따라서, 절단 공정의 효율이 향상되고 및 불량이 감소한다.
다음으로, 베이스(201)를 제거하여 도 23c와 같이 반도체 발광칩(101), 봉지재(170), 및 절단된 댐(302)으로 이루어진 반도체 발광소자로 분리한다. 여기서, 금속 댐(301)을 사용한 경우, 절단된 댐(302)은 도 18에서 설명된 금속 접합부(302)가 된다. 절단용 홈(303)으로 인해 금속 접합부(302)는 전극(80,70) 측이 전극(80,70)의 반대 측보다 두껍다. 따라서, 금속 접합부(302)의 하면(304)의 면적을 확보하여 접합력 향상에 도움이 된다.
도 24는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 24a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 베이스(201)는 제1 도전부(231), 제2 도전부(233), 및 이들 사이에 개재된 절연부(235)를 포함한다. 댐(301)에는 개구(305) 주변에 바람직하게는 개구(305) 둘레에 고리 형상으로 절단용 홈(303)이 형성되어 있다. 이후, 반도체 발광칩(101)을 덮도록 개구(305)에 봉지재(170)를 공급한다. 반도체 발광칩(101)을 베이스(201)에 먼저 놓고, 댐(301)을 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하다.
다음으로, 절단용 홈(303)을 따라 댐(301) 및 베이스(201)를 함께 절단하여 도 24c와 같이 반도체 발광칩(101), 봉지재(170), 절단된 댐(302), 및 절단된 베이스(201)로 이루어진 반도체 발광소자로 분리한다. 절단의 방법으로는 도 23에서 설명된 방법이 사용될 수 있다. 커터(31)를 사용하여 절단용 홈(303)을 따라 댐(301) 및 베이스(201)를 함께 자를 수 있다. 또는, 절단용 홈(303) 부분의 댐(301)으로부터 베이스(201)의 일부까지 커터(31)나 다른 스크라이빙 장치로 자르거나 스크라이빙한 후에 나머지 부분을 브레이킹하는 방법도 물론 가능하다. 또는, 절단용 홈(303)을 따라 브레이킹하는 방법도 가능하다. 금속 댐(301)을 사용한 경우, 절단된 댐(302)은 도 18에서 설명된 금속 접합부(302)가 된다. 금속 접합부(302)는 베이스의 도전부(231,233)에 접합되거나, 절연부(235)에 접합되는 것도 가능하다.
도 25는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 25a에 제시된 바와 같이, 접착 또는 점착 테이프(예: 블루테이프), 플라스틱판, 또는, 금속판과 같은 베이스(201)에 도 7 내지 도 17에서 설명된 마스크(301; 댐)를 구비한다. 개구(305)와 개구(305) 사이의 마스크(301)에 절단용 홈(303)이 형성되어 있다. 절단용 홈(303)은 바람직하게는 개구(305)를 두르도록 고리 형태로 형성된다.
이후, 전술된 소자 이송 장치(501)를 사용하여 복수의 개구(305)로 노출된 베이스(201)에 각각 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)을 먼저 베이스(201) 위에 놓고, 마스크(301)를 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하지만, 도 7 내지 도 17에서 설명된 장점을 가지도록 마스크(301)를 먼저 구비하는 것이 바람직하다.
다음으로, 각 개구(305)에 봉지재(170)를 디스펜싱하거나 밀어내는 방식으로 제공하고, 경화한다. 계속해서, 반도체 발광칩(101), 봉지재(170), 마스크(301), 및 베이스(201)로된 결합체에 대해 도 16 및 도 17에서 설명된 검사과정이 수행될 수 있다.
이후, 도 25b에 제시된 바와 같이, 절단용 홈(303)을 따라 마스크(301)를 절단한다. 베이스(201)를 분리하는 경우, 절단의 방법으로는 도 23에서 설명된 방법이 사용될 수 있다. 이에 따라, 반도체 발광칩(101), 봉지재(170), 및 금속 접합부(302; 절단된 마스크)로된 반도체 발광소자가 제조된다. 베이스(201)가 반도체 발광소자의 일부인 경우, 예를 들어, 베이스(201)가 제1 도전부(231), 절연부(235), 및 제2 도전부(233)가 연속된 플레이트인 경우, 마스크(301)와 베이스(201)가 함께 절단되며, 절단의 방법으로는 도 24에서 설명된 방법이 사용될 수 있다. 이에 따라, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302; 절단된 마스크), 및 절단된 베이스(201)로된 반도체 발광소자가 제조된다.
도 26은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 댐(301) 또는 마스크(301)의 개구(305)의 형상에 따라 형성된다. 마스크(301)의 개구(305)가 단면도 상으로 경사면을 가지는 형상 또는 사다리꼴 형상으로 하거나(도 26a 참조), 오목한, 또는 볼록한 곡면으로 할 수 있다(도 26c, 26d 참조). 이에 따라, 봉지재(170)와 접하는 금속 접합부(302)도 경사면, 볼록한 곡면, 또는 오목한 곡면을 가지게 된다. 따라서, 봉지재(170)는 필요한 사양에 따라 렌즈 형태로 형성할 수 있고, 원하는 광분포를 얻는데 기여할 수 있다. 도 26b에 제시된 예의 경우, 마스크(301) 외측에 가이드 벽(311)을 구비하고 봉지재(170)를 마스크(301)보다 높게 형성한 후, 마스크(301)에 형성된 절단용 홈(303)을 따라 마스크(301) 및 베이스(201)를 함께 절단한다.
도 27은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 마스크(301)의 개구(305)의 형상에 따라 형성된다. 마스크(301)의 개구(305)가 평면도 상으로 사각형(도 27a 참조), 삼각형(도 27b 참조) 등의 다각형이나, 원형(도시되지 않음), 타원형 (도시되지 않음) 등으로 변경할 수 있다.
도 27a의 경우, 개구(305) 사이의 마스크(301)에 통로(331)가 형성되어 개구(305)가 서로 통해 있으며, 봉지재(170)는 개구(305) 및 상기 통로(331)를 채우게 된다. 절단용 홈(303)을 따라 마스크(301)를 절단하면, 금속 접합부(302a,302b)를 가지는 반도체 발광소자가 형성되며, 이때, 상기 통로(331)로 인해 금속 접합부(302)는 하나의 고리 형상이 아니라 도 27a에 제시된 바와 같이, 서로 떨어져 각각 봉지재(170)에 고정된 제1 금속부(302a) 및 제2 금속부(302b)로 이루어질 수 있다. 이러한 금속 접합부(302a,302b)는 도 18c에 제시된 플레이트(201)의 서로 다른 도전부(231,233)에 각각 접할 수 있으며, 제1 금속부(302a) 및 제2 금속부(302b)는 반도체 발광칩(101)의 2개의 전극(80,70)이 각각 접하는 제1 도전부(231) 및 제2 도전부(233)에 동시에 접하지는 않게 되어 전기적 쑈트를 방지한다. 도 27b의 경우, 봉지재(170)의 높이보다 금속 접합부(302)의 높이가 낮아서 봉지재(170)의 측면이 일부 노출되어 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 복수의 반도체층, 복수의 반도체층에 전류를 전달하는 전극을 가지는 반도체 발광칩 전극이 노출되도록 반도체 발광칩을 둘러싸는 봉지재; 그리고 반도체 발광칩과 떨어져서 봉지재에 고정되는 금속 접합부;로서, 전극이 노출되는 방향으로 노출되는 하면을 가지는 금속 접합부;를 포함하며, 전극의 노출면 및 접합부의 하면이 외부에 함께 접하도록, 전극의 노출면, 전극 주변의 봉지재의 면, 및 금속 접합부의 하면이 면으로서 이어진 것을 특징으로 하는 반도체 발광소자.
본 개시는 금속 접합부 대신 플라스틱 접합부 또는, 비금속 접합부가 사용되는 실시예를 포함한다. 서브마운트나 외부의 접합면이 비금속인 경우, 이러한 플라스틱 접합부 또는, 비금속 접합부가 사용되는 것이 같은 재질 간의 접합이 되어 좋을 수 있다.
(2) 청구항 1에 있어서, 반도체 발광칩은 2개의 전극을 가지며, 2개의 전극이 복수의 반도체층의 일 측에 구비되어 각각 봉지재로부터 노출된 플립칩인 것을 특징으로 하는 반도체 발광소자.
(3) 전극의 반대 측 봉지재의 면을 기준으로 전극의 노출면 및 금속 접합부의 하면까지의 거리가 동일한 것을 특징으로 하는 반도체 발광소자.
(4) 봉지재는: 전극이 노출되는 하면; 전극의 반대 측의 상면; 그리고 하면과 상면을 연결하는 측면을 포함하며, 금속 접합부는 측면 둘레로 형성된 고리 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
(5) 봉지재는: 전극이 노출되는 하면; 전극의 반대 측의 상면; 그리고 하면과 상면을 연결하는 측면을 포함하며, 금속 접합부는: 봉지재의 측면에 고정된 제1 금속부; 그리고 제1 금속부와 떨어져 봉지재의 측면에 고정된 제2 금속부;를 포함하는 것을 특징으로 하는 특징으로 하는 반도체 발광소자.
(6) 금속 접합부는 전극 측이 전극의 반대 측보다 두꺼운 것을 특징으로 하는 반도체 발광소자.
(7) 금속 접합부의 높이는 봉지재의 측면의 높이보다 작고, 봉지재의 측면의 일부가 노출된 것을 특징으로 하는 반도체 발광소자.
(8) 2개의 전극, 및 금속 접합부의 하면이 함께 접합된 플레이트;를 포함하며, 플레이트는: 반도체 발광칩의 2개의 전극 중 하나와 접합된 제1 도전부; 2개의 전극 중 나머지 하나와 접합된 제2 도전부; 그리고 제1 도전부와 제2 도전부 사이에 개재된 절연부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 금속 접합부는 플레이트의 금속에 접합된 것을 특징으로 하는 반도체 발광소자.
(10) 금속 접합부는 접착제에 의해 플레이트에 접합된 것을 특징으로 하는 반도체 발광소자.
(11) 전극이 노출되도록 복수의 반도체층을 감싸는 형광층;을 포함하며, 봉지재는 형광층을 감싸는 것을 특징으로 하는 반도체 발광소자.
(12) 반도체 발광소자의 제조방법에 있어서, 베이스 위에 개구가 형성된 댐을 구비하는 단계; 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 개구에 봉지재를 공급하는 단계; 그리고 반도체 발광소자로 분리하는 단계;로서 봉지재와 접하고 있는 댐이 절단 후 남도록 댐을 절단하여 반도체 발광칩, 봉지재, 및 절단된 댐으로 이루어진 반도체 발광소자로 분리하는 단계;를 포함하는 반도체 발광소자의 제조방법.
(13) 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계에서, 반도체 발광칩은 2개의 전극을 가지며, 2개의 전극이 복수의 반도체층의 일 측에 구비되어 각각 봉지재로부터 노출된 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자의 제조방법.
(14) 반도체 발광소자로 분리하는 단계는: 베이스로부터 반도체 발광소자를 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(15) 반도체 발광소자로 분리하는 단계에서, 댐을 절단하되, 베이스도 함께 절단되어, 반도체 발광칩, 봉지재, 절단된 댐, 및 절단된 베이스로 이루어진 반도체 발광소자로 분리되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(16) 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계에서, 반도체 발광칩은 2개의 전극을 가지는 플립칩이며, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 제공되어 봉지재에 의해 2개의 전극이 덮이지 않으며, 베이스는: 반도체 발광칩의 2개의 전극 중 하나와 접합된 제1 도전부; 2개의 전극 중 나머지 하나와 접합된 제2 도전부; 그리고 제1 도전부와 제2 도전부 사이에 개재된 절연부;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(17) 댐은 적어도 표면이 금속인 것을 특징으로 하는 반도체 발광소자의 제조방법.
(18) 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계 전에, 반도체 발광칩의 표면에 형광층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
본 개시에 따른 반도체 발광소자 및 이의 제조 방법에 의하면, 금속 접합부가 전극과 함께 서브마운트 등 외부에 접합되므로 접합력이 향상되어 신뢰성 있는 소자를 제공한다.
또한, 댐 또는 마스크에 절단용 홈을 형성하여 브레이킹이나 커터를 이용한 절단이 쉽고, 시간이 단축되며, 절단용 홈은 브레이킹시 크랙이 절단용 홈을 따르도록 하며, 커터를 정렬하거나 가이드하여 더욱 정확한 절단이 되도록 기여하여 수율이 향상된다.
또한, 댐 또는 마스크를 반도체 발광칩의 정렬을 위한 소자 이송 장치의 가이드 패턴 및 봉지재의 댐으로 사용함으로써, 반도체 발광칩의 정렬의 정확도가 향상된다.
또한, 이로 인해 개별 소자로의 분리 공정(예: 쏘잉 등)에서 반도체 발광칩들의 정렬의 오차로 인해 불량이 발생하는 것이 감소한다.
또한, 테이프에 빈 곳을 채우거나 틀어진 반도체 발광칩의 각도를 보정하는 추가 공정을 한 후에 마스크를 반도체 발광칩들이 배열된 테이프 위에 배치하고 봉지재를 공급하는 방식과 비교하면, 본 예에 따른 방법은 상기 추가 공정이 필요 없어서 효율적이다.
또한, 마스크가 광측정기 측으로 빛을 반사하므로 더 정확하고, 신속하게 반도체 발광소자를 검사할 수 있다.
이러한 반도체 발광소자의 제조 방법에 의해 제조된 반도체 발광소자는, 전극이 옆으로 돌출되지 않아서 반도체 발광소자는 거의 금속 접합부 또는 봉지재의 윤곽을 따른 사이즈를 가져서, 거의 칩 수준의 사이즈를 가지는 반도체 발광소자 및/또는 반도체 발광소자 패키지를 제공할 수 있다.
70,80: 전극 101: 반도체 발광칩 201: 베이스
301: 댐, 마스크 302: 금속 접합부 303: 절단용 홈
305: 개구 170: 봉지재 180: 형광층
501: 소자 이송 장치 701: 광측정기
301: 댐, 마스크 302: 금속 접합부 303: 절단용 홈
305: 개구 170: 봉지재 180: 형광층
501: 소자 이송 장치 701: 광측정기
Claims (7)
- 반도체 발광소자의 제조방법에 있어서,
베이스 위에 개구가 형성된 댐을 구비하는 단계;
개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계;
개구에 봉지재를 공급하는 단계; 그리고
반도체 발광소자로 분리하는 단계;로서 봉지재와 접하고 있는 댐이 절단 후 남도록 댐을 절단하여 반도체 발광칩, 봉지재, 및 절단된 댐으로 이루어진 반도체 발광소자로 분리하는 단계;를 포함하고,
댐은 적어도 표면이 금속인 것을 특징으로 하는 반도체 발광소자의 제조방법. - 청구항 1에 있어서,
개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계에서,
반도체 발광칩은 2개의 전극을 가지며, 2개의 전극이 복수의 반도체층의 일 측에 구비되어 각각 봉지재로부터 노출된 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자의 제조방법. - 청구항 1에 있어서,
반도체 발광소자로 분리하는 단계는:
베이스로부터 반도체 발광소자를 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법. - 청구항 1에 있어서,
반도체 발광소자로 분리하는 단계에서,
댐을 절단하되, 베이스도 함께 절단되어, 반도체 발광칩, 봉지재, 절단된 댐, 및 절단된 베이스로 이루어진 반도체 발광소자로 분리되는 것을 특징으로 하는 반도체 발광소자의 제조방법. - 청구항 4에 있어서,
개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계에서,
반도체 발광칩은 2개의 전극을 가지는 플립칩이며, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 제공되어 봉지재에 의해 2개의 전극이 덮이지 않으며,
베이스는:
반도체 발광칩의 2개의 전극 중 하나와 접합된 제1 도전부;
2개의 전극 중 나머지 하나와 접합된 제2 도전부; 그리고
제1 도전부와 제2 도전부 사이에 개재된 절연부;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법. - 삭제
- 청구항 1에 있어서,
개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계 전에,
반도체 발광칩의 표면에 형광층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160086132A KR101755537B1 (ko) | 2016-07-07 | 2016-07-07 | 반도체 발광소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160086132A KR101755537B1 (ko) | 2016-07-07 | 2016-07-07 | 반도체 발광소자 및 이의 제조 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140128478A Division KR20160052816A (ko) | 2014-09-12 | 2014-09-25 | 반도체 발광소자 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160086789A KR20160086789A (ko) | 2016-07-20 |
KR101755537B1 true KR101755537B1 (ko) | 2017-07-11 |
Family
ID=56680109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160086132A KR101755537B1 (ko) | 2016-07-07 | 2016-07-07 | 반도체 발광소자 및 이의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101755537B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964867B2 (en) | 2018-10-08 | 2021-03-30 | Facebook Technologies, Llc | Using underfill or flux to promote placing and parallel bonding of light emitting diodes |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101364247B1 (ko) * | 2012-11-26 | 2014-02-17 | 주식회사 세미콘라이트 | 반도체 발광소자를 제조하는 방법 |
-
2016
- 2016-07-07 KR KR1020160086132A patent/KR101755537B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101364247B1 (ko) * | 2012-11-26 | 2014-02-17 | 주식회사 세미콘라이트 | 반도체 발광소자를 제조하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20160086789A (ko) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10763415B2 (en) | Method for manufacturing semiconductor light-emitting device | |
WO2016108636A1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101638124B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101638125B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101741733B1 (ko) | 반도체 발광소자의 제조 방법 | |
KR101626904B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR20160031634A (ko) | 반도체 발광소자의 제조 방법 | |
KR101755537B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR20080083377A (ko) | 반도체 패키지의 제조방법 | |
KR101778143B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR20160039599A (ko) | 반도체 발광소자의 제조 방법 | |
KR101609764B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101694374B1 (ko) | 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈 | |
KR101609766B1 (ko) | 반도체 발광소자의 검사 방법 | |
KR20160052816A (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR20160082953A (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101928314B1 (ko) | 반도체 발광소자 칩 및 이를 사용한 반도체 발광소자 | |
KR101835631B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101877743B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101663128B1 (ko) | 반도체 발광소자, 및 이의 제조방법 | |
KR20160127342A (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR20130012704A (ko) | 발광소자 및 그 제조방법 | |
KR101865786B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101808038B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
KR101743087B1 (ko) | 반도체 발광소자, 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
GRNT | Written decision to grant |