KR101751407B1 - 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치 - Google Patents

플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치 Download PDF

Info

Publication number
KR101751407B1
KR101751407B1 KR1020160017818A KR20160017818A KR101751407B1 KR 101751407 B1 KR101751407 B1 KR 101751407B1 KR 1020160017818 A KR1020160017818 A KR 1020160017818A KR 20160017818 A KR20160017818 A KR 20160017818A KR 101751407 B1 KR101751407 B1 KR 101751407B1
Authority
KR
South Korea
Prior art keywords
cell
amount
charge
threshold voltage
bit
Prior art date
Application number
KR1020160017818A
Other languages
English (en)
Inventor
서동화
김세욱
최종무
Original Assignee
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단 filed Critical 단국대학교 산학협력단
Priority to KR1020160017818A priority Critical patent/KR101751407B1/ko
Priority to PCT/KR2016/015240 priority patent/WO2017142185A1/ko
Application granted granted Critical
Publication of KR101751407B1 publication Critical patent/KR101751407B1/ko
Priority to GB1721231.7A priority patent/GB2559272B/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/21—Paper; Textile fabrics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 실제 플래시 메모리 셀에 아날로그 정보를 저장하는 방법을 에뮬레이션 소프트웨어에 그대로 적용하여 물리적인 문제점을 빠르게 검증할 수 있는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치를 제공하기 위한 것으로서, (A) 에뮬레이터를 통해 플래시 메모리에 0 또는 1로 이루어지는 비트 데이터가 기록될 때, 각 셀의 비트 데이터에 대응되는 전하량이 기록되는 단계와, (B) 플래시 메모리의 데이터를 읽을 때, 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지고 분류된 임계 전압(threshold voltage)으로 각각 분류하는 단계와, (C) 각 셀에 삽입된 전하량을 상기 설정된 임계 전압으로 분류된 범위와 비교하여 각 셀에 저장된 전하량과 매칭되는 임계 전압의 범위를 검출하여 대응되는 비트로 판별하는 단계를 포함하여 이루어지는데 있다.

Description

플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치{Analog information based emulation method for investigating reliability of flash memory and apparatus of the same}
본 발명은 플래시 메모리에서 발생할 수 있는 다양한 물리적인 문제점들을 연구할 수 있는 플래시 메모리 에뮬레이션 방법에 관한 것으로, 특히 실제 플래시 메모리에서 아날로그 정보인 전하량을 저장하는 방식을 사용하는 새로운 구조의 플래시 메모리 에뮬레이션 방법 및 그 장치에 관한 것이다.
플래시 메모리는 셀(cell)로 구성되어 있고, 데이터를 저장하기 위해서 셀 내에 전하를 저장하는 방식을 사용한다. 셀에 저장된 전하량에 따라서 0 또는 1 비트(bit)로 표현한다. 많은 셀들이 서로 연결되어 페이지(page), 블록(block) 등의 플래시 메모리 읽기/쓰기와 삭제 단위를 구성한다. 플래시 메모리는 여러 칩들이 모여 다중 채널(channel)과 웨이(way)를 구성하기도 한다.
플래시 메모리 에뮬레이터란 플래시 메모리의 동작을 소프트웨어적으로 모의 실험할 수 있도록 구현하는 것이다. 셀에 데이터 저장 및 페이지/블록 접근 등의 인터페이스를 제공하며, 이를 통해 실제 하드웨어 없이 플래시 메모리의 특성 분석과 FTL(Flash Translation Layer)과 갖은 펌웨어의 동작 분석을 가능하게 한다.
기존에 존재하는 모든 에뮬레이터는 플래시 메모리의 데이터 저장을 에뮬레이션하기 위해 셀에 데이터를 저장할 때 0 또는 1이라는 디지털 형태로 저장하고 읽어 들이는 방법을 사용한다. 사실, FTL의 동작 검증이나 성능 분석을 위해서는 이러한 디지털 형태의 저장으로도 충분하다. 이때, 실제 플래시 메모리는 아날로그 형태의 전하는 저장하고, 저장된 전하량에 의해 0과 1을 구분한다.
하지만 실제 플래시 메모리에서는 시간이 지남에 따라 셀 내에 저장되어 있는 전하가 감소하거나(retention error), 읽기/쓰기 수행 시 인접한 셀에 소량의 전하가 추가적으로 저장되는 현상(read/program disturb)이 발생하며, 이러한 현상이 누적되면 셀을 읽을 때 잘못된 정보를 가져올 수 있다. 특히, 최근 플래시 메모리의 특징인 MLC(Multi-Level Cell)의 발전과 집적도 확대는 이러한 에러들의 발생 가능성을 급격히 증가시키고 있으며, 이들을 해결하여 플래시 메모리의 신뢰성을 향상시킬 수 있는 기술 개발의 필요성을 증가시키고 있다. 하지만 현재의 에뮬레이터로는 이러한 에러들을 실험할 수 없다.
이에 따라, 신뢰성 분석이 필요한 경우, 대다수의 개발자들은 이 문제점을 검증하기 위해서 실제 물리적인 장비들을 준비하고, 증상들이 발생될 때 까지 반복된 실험을 지속적으로 진행하고 있다.
하지만, 기존처럼 디지털 형태로 데이터를 저장하면, 플래시 메모리의 물리적인 특성에 기인한 오류, 구체적으로 데이터 유지 오류(retention error), 쓰기 간섭(write disturb), 읽기 간섭(read disturb)은 시간이 어느 정도 지난 이후에 플래시 메모리에서 발생하기 때문에 실제 하드웨어로 실험하여 오류를 검증할 수 없다는 문제점이 존재한다. 결국 플래시 메모리의 물리적인 특성에 기인한 문제점들을 실험할 수 있는 새로운 형태의 에뮬레이션 방법이 필요하다.
공개특허공보 제10-2015-0099795호 (공개일자 2015.09.01)
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 실제 플래시 메모리 셀에 아날로그 정보를 저장하는 방법을 에뮬레이션 소프트웨어에 그대로 적용하여 물리적인 문제점을 빠르게 검증할 수 있는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치의 특징은 (A) 에뮬레이터를 통해 플래시 메모리에 0 또는 1로 이루어지는 비트 데이터가 기록될 때, 각 셀의 비트 데이터에 대응되는 전하량이 기록되는 단계와, (B) 플래시 메모리의 데이터를 읽을 때, 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지고 분류된 임계 전압(threshold voltage)으로 각각 분류하는 단계와, (C) 각 셀에 삽입된 전하량을 상기 설정된 임계 전압으로 분류된 범위와 비교하여 각 셀에 저장된 전하량과 매칭되는 임계 전압의 범위를 검출하여 대응되는 비트로 판별하는 단계를 포함하여 이루어지는데 있다.
바람직하게 상기 (A) 단계는 셀이 유지할 수 있는 최대 전하량을 검출하는 단계와, 상기 검출된 최대 전하량을 기반으로 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류된 일정 범위를 갖는 임계 전압(threshold voltage)을 설정하는 단계와, 상기 설정된 임계 전압으로 분류된 범위를 기반으로 기록될 비트 데이터에 대응되는 전하량을 각 셀에 기록하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게 상기 셀은 워드 라인과 비트 라인으로 연결되어 있으며, 워드 라인에는 주소(페이지 번호)가 들어가고, 비트 라인에는 해당 주소로 쓸 데이터 또는 주소에서 읽은 데이터가 전달되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 장치의 특징은 셀이 유지할 수 있는 최대 전하량을 검출하는 최대 전하량 검출부와, 상기 검출된 최대 전하량을 각 셀에 저장되는 비트 데이터에 대응되는 개수의 평균값으로 분류한 일정한 범위를 갖는 임계 전압을 설정하는 범위 설정부와, 상기 설정된 임계 전압으로 분류된 범위를 기반으로 기록되는 데이터에 대응되는 전하량을 각 셀에 기록하는 셀 기록부와, 상기 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지는 임계 전압(threshold voltage)으로 각각 분류하는 임계전압 분류부와, 상기 임계전압 분류부에서 분류된 각 셀에 기록된 전하량을 임계전압 범위에 대응되는 비트 데이터와 매칭시키는 매칭부와, 상기 매칭부에서 매칭되는 비트 데이터를 판별하는 비트 판별부를 포함하여 구성되는데 있다.
바람직하게 상기 임계전압 분류부는 셀이 유지할 수 있는 최대 전하량을 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류한 일정한 범위로 분류되는 것을 특징으로 한다.
이상에서 설명한 바와 같은 본 발명에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치는 다음과 같은 효과가 있다.
첫째, 아날로그 정보 기반의 플래시 메모리 에뮬레이션 기법은 기존의 물리적인 특성에 기인한 에러들을 빠르고 쉽게 검증할 수 있으며, FTL과 같은 다양한 소프트웨어를 적용해 봄으로써 물리적인 문제점에 대한 개선점을 제시할 수 있다.
둘째, 아날로그 정보들의 변화를 관찰함으로써 효과적인 플래시 메모리 기반의 저장장치 개발이 가능하도록 한다.
셋째, SSD 기업 또는 USB, SD카드 등의 개발 기업으로 기술 이전이 가능하고, 플래시 메모리 관련 교육 기관 또는 대학교의 컴퓨터 전공 학과에 기술 이전으로 통하여 교육 자료로도 활용이 가능하다.
도 1 은 본 발명의 실시예에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법을 설명하기 위한 흐름도
도 2 는 도 1에서 각 셀의 비트 데이터에 대응되는 전하량이 기록되는 단계를 상세히 설명하기 위한 흐름도
도 3 은 기존의 플래시 메모리 구조와 본 발명에 따른 에뮬레이션 방법에 따른 에뮬레이션 소프트웨어의 구조를 비교하기 위한 구성도
도 4 는 도 3에서 쓰기와 읽기 과정을 의사 코드로 표현한 알고리즘
도 5 는 본 발명의 실시예에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 장치를 나타낸 블록도
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1 은 본 발명의 실시예에 따른 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법을 설명하기 위한 흐름도이다.
도 1을 참조하여 설명하면, 먼저 에뮬레이터를 통해 플래시 메모리에 0 또는 1로 이루어지는 비트 데이터가 기록될 때, 각 셀의 비트 데이터에 대응되는 전하량이 기록된다(S100). 이때, 정확하게는 플래시 메모리 셀을 구성하고 있는 플로팅 게이트(floating gate)에 전하가 삽입된다.
이때, 각 셀에 전하량을 기록하는 방법으로, 도 2에서 도시하고 있는 것과 같이 먼저 셀이 유지할 수 있는 최대 전하량을 검출한 후(S101), 상기 검출된 최대 전하량을 기반으로 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류된 일정 범위를 갖는 임계 전압(threshold voltage)을 설정한다(S102). 그리고 상기 설정된 임계 전압으로 분류된 범위를 기반으로 기록될 비트 데이터에 대응되는 전하량을 각 셀에 기록한다(S103).
예를 들어 셀이 유지할 수 있는 최대 전하량의 400이라고 하면, 각 셀은 0~400 사이의 아날로그 값을 갖는다. 그리고 한 셀에 저장되는 비트가 1 비트인 경우, 1 비트에 대응되는 개수는 2개(0, 1)이므로 설정되는 임계 전압은 평균값이 200을 단위로 0~200, 201~400으로 각각 분류되어 '0'은 0~200 사이의 전하량으로 해당 셀에 기록되고, '1'은 201~400 사이의 전하량으로 해당 셀에 기록된다. 한편, 각 셀에 저장되는 비트가 2 비트인 경우, 1 비트에 대응되는 개수는 4개(00, 01, 10, 11)이므로 임계 전압은 100 단위로 0~100, 101~200, 201~300, 301~400으로 각각 분류되어 '00'은 0~100 사이의 전하량으로 해당 셀에 기록되고, '01'은 101~200 사이의 전하량으로 해당 셀에 기록되고, '10'은 201~300 사이의 전하량으로 해당 셀에 기록되며, '11'은 301~400 사이의 전하량으로 해당 셀에 기록된다.
이어 플래시 메모리의 데이터를 읽을 때, 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지고 분류된 임계 전압(threshold voltage)으로 각각 분류한다(S200). 이때 상기 임계 전압의 분류는 셀이 유지할 수 있는 최대 전하량을 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류한 범위로 분류된다.
예를 들어, 셀이 유지할 수 있는 최대 전하량이 400이라고 하면, 각 셀은 0~400 사이의 아날로그 값을 갖는다. 그리고 각 셀에 저장되는 비트가 1 비트인 경우, 1 비트에 대응되는 개수는 0, 1로 2개 이므로 임계 전압은 200 단위로 0~200, 201~400으로 각각 분류된다. 한편, 각 셀에 저장되는 비트가 2 비트인 경우, 1 비트에 대응되는 개수는 00, 01, 10, 11로 4개 이므로 임계 전압은 100 단위로 0~100, 101~200, 201~300, 301~400으로 각각 분류된다.
그리고 각 셀에 삽입된 전하량을 상기 설정된 임계 전압으로 분류된 범위와 비교하여 각 셀에 저장된 전하량과 매칭되는 임계 전압의 범위를 검출하여 대응되는 비트로 판별한다(S300). 결국 셀에 들어있는 전하량에 따라 0 또는 1을 판별하는 것이다.
도 3 은 기존의 플래시 메모리 구조와 본 발명에 따른 에뮬레이션 방법에 따른 에뮬레이션 소프트웨어의 구조를 비교하기 위한 구성도이다.
도 3에서 도시하고 있는 것과 같이, 셀은 워드 라인과 비트 라인으로 연결되어 있으며, 워드 라인에는 주소(페이지 번호)가 들어가고, 비트 라인에는 해당 주소로 쓸 데이터 또는 주소에서 읽은 데이터가 전달된다.
한편, 도 4 는 도 3에서 쓰기와 읽기 과정을 의사 코드로 표현한 알고리즘이다.
도 4에서 나타내고 있는 것과 같이, 쓰기의 경우 해당 주소에 쓰려는 비트에 대응되는 전하량을 기록하고, 읽기의 경우 전하량의 범위를 인식하고 대응되는 비트로 판별한다.
이렇게 각 셀이 디지털 값이 아닌 아날로그 값을 가지면 기존의 에뮬레이터처럼 플래시에서 FTL이나 펌웨어(firmware)의 동작 분석이나 쓰기/읽기 회수 등과 같은 성능 분석에 활용될 수 있을 뿐만 아니라 플래시 메모리의 물리적인 특성에 기인한 신뢰성 분석에도 활용될 수 있다.
구체적으로 시간이 지남에 따라 각 셀에 저장된 전하량을 조금씩 감소시킴으로써 유지 오류(retention error)를 모의실험 할 수 있다. 또한 셀이 읽히거나 기록되었을 때 인접한 셀에 전하량을 증가시켜주면 읽기/쓰기 간섭(read/program disturb)을 실험할 수 있다.
또한 각 셀마다 전하가 추가되거나 빠지는 비율을 다르게 하여 에러에 강건한 슬로우 셀(slow cell)과 페스트 셀(fast cell)을 에뮬레이션할 수 있으며, 내구성(endurance)의 변화에 따른 에러의 변화 양상도 분석할 수 있다. 뿐만 아니라 이러한 에러를 해결할 수 있는 새로운 기법을 설계했을 때 발명된 에뮬레이터에서 검증할 수 있다.
이와 같은 기능을 수행하는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 장치는 도 5에서 도시하고 있다.
도 5에서 도시하고 있는 것과 같이, 셀이 유지할 수 있는 최대 전하량을 검출하는 최대 전하량 검출부(10)와, 상기 검출된 최대 전하량을 각 셀에 저장되는 비트 데이터에 대응되는 개수의 평균값으로 분류한 일정한 범위를 갖는 임계 전압을 설정하는 범위 설정부(20)와, 상기 설정된 임계 전압으로 분류된 범위를 기반으로 기록되는 데이터에 대응되는 전하량을 각 셀에 기록하는 셀 기록부(30)와, 상기 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지는 임계 전압(threshold voltage)으로 각각 분류하는 임계전압 분류부(40)와, 상기 임계전압 분류부(40)에서 분류된 각 셀에 기록된 전하량을 임계전압 범위에 대응되는 비트 데이터와 매칭시키는 매칭부(50)와, 상기 매칭부(50)에서 매칭되는 비트 데이터를 판별하는 비트 판별부(60)로 구성된다.
이때, 상기 임계전압 분류부(40)는 셀이 유지할 수 있는 최대 전하량을 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류한 일정한 범위로 분류된다.
예를 들어, 셀이 유지할 수 있는 최대 전하량이 400이라고 하면, 각 셀은 0~400 사이의 아날로그 값을 갖는다. 그리고 각 셀에 저장되는 비트가 1 비트인 경우, 1 비트에 대응되는 개수는 0, 1로 2개 이므로 임계 전압은 200 단위로 0~200, 201~400으로 각각 분류된다. 한편, 각 셀에 저장되는 비트가 2 비트인 경우, 1 비트에 대응되는 개수는 00, 01, 10, 11로 4개 이므로 임계 전압은 100 단위로 0~100, 101~200, 201~300, 301~400으로 각각 분류된다.
실시예
에뮬레이션 소프트웨어는 실제 플래시 메모리와 동일하게 채널(channel), 웨이(way), 블록(block), 페이지(page)로 구성된다. 각 페이지는 4KB 또는 8KB 크기의 데이터를 저장할 수 있으며, 결국 16KB 또는 32KB 개의 셀이 존재하게 된다.
예를 들어서 한 페이지의 크기가 4KB이고 한 블록에 1024개의 페이지가 존재한다면, 총 셀의 개수는 16,777,216개의 셀이 존재하게 되며, 에뮬레이션 소프트웨어는 채널과 웨이까지 모두 고려하여 메모리 공간을 생성한다.
본 발명의 에뮬레이터는 디지털이 아닌 아날로그 값을 기록하기 때문에 데이터 유지 오류(retention error)를 구현할 수 있다.
예를 들어 MLC 플래시 메모리에서 최대 전하량이 400이라고 가정하자. 그리고 '00', '01', '10', '11' 비트가 각각 0~100, 101~200, 201~300, 301~400 전하량에 대응된다고 가정하자.
그럼 '01'이라는 비트를 셀에 써 달라고 요청이 왔을 때, 발명한 에뮬레이터에서는 셀에 150이라는 값을 기록한다. 이 셀을 읽으면 150의 전하량을 인식할 수 있으며, 결국 대응되는 '01'비트로 판별할 수 있다.
한편, 발명한 에뮬레이터에서는 시간이 지남에 따라 유지 오류를 반영하기 위해 전하량을 적절하게 감소시킨다. 예를 들어 1일이 지나면 전하량을 146으로 감소시키며, 7일이 지나면 135로 감소시킨다. 하지만 이 전하량이 101~200의 범위에 있기 때문에 여전히 '01' 비트로 판별된다. 하지만 만일 30일이 지나고 이때 전하량이 98로 감소되었다면, 이때는 '01'로 판별되는 것이 아니라 '00'으로 잘못 판별된다. 결국 유지 오류(retention error)가 발생하는 것이다.
전하량의 감소는 다양한 방법으로 구현 가능하다. 본 실시예에서는 지수함수를 사용하여 시간이 지남에 따라 감소를 구현하였다. 또한 유지된 전하량의 초기값, 셀의 마모 정도에 따라 서로 다른 감소율을 갖도록 구현하였다. 그리고 포아송 분포를 따르는 확률 변수를 기반으로 빠르게 감소되는 셀과 그렇지 않은 셀을 구분하였다.
한편, 전하량을 증가시키는 읽기/쓰기 간섭도 유사한 방법으로 구현 가능하다. 한 가지 분명하게 언급하고 싶은 것은 위에서 가정한 전하량의 최대값, 전하량과 비트의 매핑 관계, 그리고 유지 오류에 사용한 함수가 바뀐다고 할지라도 발명한 에뮬레이터에서는 모두 실현 가능하다.
본 발명의 에뮬레이션 소프트웨어는 플래시 메모리 셀의 구조 이외에도 플래시 메모리 구동에 필요한 다양한 계층들을 지원한다. 플래시 메모리 기반의 SSD(Solid State Drive)의 구조를 그대로 적용하였으며, 실제 환경에서 발생하는 읽기/쓰기 정보를 토대로 검증을 진행할 수 있다. 또한 SSD에서 가장 중요한 소프트웨어인 FTL(Flash Translation Layer)를 올려 동작할 수 있도록 하여, 실제 환경에서 물리적인 장비를 이용하여 테스트 하는 것과 동일한 결과를 얻을 수 있도록 한다.
이러한 에뮬레이션 소프트웨어를 사용하여 플래시 메모리 기반의 저장장치를 개발하는 경우, 예측하기 어려운 상황을 미리 인식하고 FTL 등과 같은 다양한 소프트웨어의 문제점을 미리 파악할 수 있으며, 또한 물리적인 오류 개선을 위한 다양한 소프트웨어 개선점을 제시할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (5)

  1. (A) 에뮬레이터를 통해 플래시 메모리에 0 또는 1로 이루어지는 비트 데이터가 기록될 때, 최대 전하량에서 분류된 범위 내로 각 셀의 비트 데이터에 대응되는 범위 내로 아날로그 형태의 전하량이 기록되는 단계와,
    (B) 플래시 메모리의 데이터를 읽을 때, 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지고 분류된 임계 전압(threshold voltage)으로 각각 분류하는 단계와,
    (C) 각 셀에 삽입된 전하량을 상기 임계 전압으로 분류된 범위와 비교하여 각 셀에 저장된 전하량과 매칭되는 임계 전압의 범위를 검출하여 대응되는 비트로 판별하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법.
  2. 제 1 항에 있어서, 상기 (A) 단계는
    셀이 유지할 수 있는 최대 전하량을 검출하는 단계와,
    상기 검출된 최대 전하량을 기반으로 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류된 일정 범위를 갖는 임계 전압(threshold voltage)을 설정하는 단계와,
    상기 설정된 임계 전압으로 분류된 범위를 기반으로 기록될 비트 데이터에 대응되는 전하량을 각 셀에 기록하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법.
  3. 제 1 항에 있어서,
    상기 셀은 워드 라인과 비트 라인으로 연결되어 있으며, 워드 라인에는 주소(페이지 번호)가 들어가고, 비트 라인에는 해당 주소로 쓸 데이터 또는 주소에서 읽은 데이터가 전달되는 것을 특징으로 하는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법.
  4. 셀이 유지할 수 있는 최대 전하량을 검출하는 최대 전하량 검출부와,
    상기 검출된 최대 전하량을 각 셀에 저장되는 비트 데이터에 대응되는 개수의 평균값으로 분류한 일정한 범위를 갖는 임계 전압을 설정하는 범위 설정부와,
    상기 설정된 임계 전압으로 분류된 범위를 기반으로 기록되는 데이터에 대응되는 범위 내의 아날로그 형태의 전하량을 각 셀에 기록하는 셀 기록부와,
    상기 각 셀에 기록된 전하량을 서로 다른 전압(voltage) 분포를 가지는 임계 전압(threshold voltage)으로 각각 분류하는 임계전압 분류부와,
    상기 임계전압 분류부에서 분류된 각 셀에 기록된 전하량을 임계전압 범위에 대응되는 비트 데이터와 매칭시키는 매칭부와,
    상기 매칭부에서 매칭되는 비트 데이터를 판별하는 비트 판별부를 포함하여 구성되는 것을 특징으로 하는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 장치.
  5. 제 4 항에 있어서,
    상기 임계전압 분류부는 셀이 유지할 수 있는 최대 전하량을 각 셀에 저장되는 비트에 대응되는 개수의 평균값으로 분류한 일정한 범위로 분류되는 것을 특징으로 하는 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 장치.
KR1020160017818A 2016-02-16 2016-02-16 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치 KR101751407B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160017818A KR101751407B1 (ko) 2016-02-16 2016-02-16 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
PCT/KR2016/015240 WO2017142185A1 (ko) 2016-02-16 2016-12-23 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
GB1721231.7A GB2559272B (en) 2016-02-16 2017-12-19 Electronic device and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017818A KR101751407B1 (ko) 2016-02-16 2016-02-16 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR101751407B1 true KR101751407B1 (ko) 2017-07-11

Family

ID=59354638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017818A KR101751407B1 (ko) 2016-02-16 2016-02-16 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치

Country Status (3)

Country Link
KR (1) KR101751407B1 (ko)
GB (1) GB2559272B (ko)
WO (1) WO2017142185A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109684150B (zh) * 2018-12-24 2022-04-26 北京得瑞领新科技有限公司 存储颗粒控制器的性能测试***、测试方法及仿真平台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655849B1 (ko) 2005-09-20 2006-12-11 후지쯔 가부시끼가이샤 반도체 기억 장치
US20070143528A1 (en) 2003-12-08 2007-06-21 Piotr Przybylek A software method of emulation of eeprom memory
JP2008077176A (ja) * 2006-09-19 2008-04-03 Seiko Epson Corp エミュレーションシステム、エミュレーション方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
JPS62115678A (ja) * 1985-11-13 1987-05-27 信越ポリマ−株式会社 コネクタ−
JPS6340216A (ja) * 1986-08-05 1988-02-20 住友スリ−エム株式会社 導電性テ−プ
JP2907808B1 (ja) * 1998-03-31 1999-06-21 三洋電機株式会社 フラッシュメモリエミュレーション装置及びそれを用いたデバッグシステム
JP3613098B2 (ja) * 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
KR20060085750A (ko) * 2005-01-25 2006-07-28 삼성전자주식회사 표시장치
KR20080020858A (ko) * 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
US7515456B2 (en) * 2006-09-11 2009-04-07 Infineon Technologies Ag Memory circuit, a dynamic random access memory, a system comprising a memory and a floating point unit and a method for storing digital data
KR20080027051A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 개스킷 및 이를 갖는 표시 장치
KR20080030851A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 개스킷 및 이를 갖는 표시장치
US7719901B2 (en) * 2007-06-05 2010-05-18 Micron Technology, Inc. Solid state memory utilizing analog communication of data values
CN102439516B (zh) * 2010-01-20 2013-01-23 深圳超多维光电子有限公司 扭曲向列液晶盒及包含该液晶盒的2d-3d立体显示装置
KR102143373B1 (ko) * 2013-12-11 2020-08-12 엘지디스플레이 주식회사 스위처블 렌즈 장치와 그를 이용한 2ｄ/3ｄ 영상 표시장치
KR102303956B1 (ko) * 2014-09-30 2021-09-27 엘지디스플레이 주식회사 스위처블 편광렌즈 및 그 제조방법과, 그를 이용한 2ｄ/3ｄ 영상 표시장치
KR101668259B1 (ko) * 2014-11-17 2016-10-24 (주)유니즌이엠씨 피착물 표면의 산화를 방지하는 환경 친화형 양면 도전성 점착 테이프

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070143528A1 (en) 2003-12-08 2007-06-21 Piotr Przybylek A software method of emulation of eeprom memory
KR100655849B1 (ko) 2005-09-20 2006-12-11 후지쯔 가부시끼가이샤 반도체 기억 장치
JP2008077176A (ja) * 2006-09-19 2008-04-03 Seiko Epson Corp エミュレーションシステム、エミュレーション方法

Also Published As

Publication number Publication date
GB2559272B (en) 2020-04-29
GB201721231D0 (en) 2018-01-31
WO2017142185A1 (ko) 2017-08-24
GB2559272A (en) 2018-08-01

Similar Documents

Publication Publication Date Title
US8458417B2 (en) Garbage collection in a storage device
US10078546B2 (en) Temperature related error management
KR102470726B1 (ko) 비휘발성 메모리 장치
CN109671462A (zh) 具有参数校准功能的存储设备及其操作方法
CN112166472A (zh) 具有使用基于组件的功能进行的动态校准的存储器子***
CN111564173A (zh) 存储器***及其操作方法
KR20100067942A (ko) 불휘발성 메모리 장치의 액세스 방법
EP3736814B1 (en) Erasing blocks with few programmed pages
US8402203B2 (en) Systems and methods for storing data in a multi-level cell solid state storage device
KR20110004100A (ko) 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
KR20210027783A (ko) 저장 장치 및 그 동작 방법
KR20150073718A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
JP2011510428A5 (ko)
EP3663926B1 (en) Open channel solid state drive, nonvolatile memory system including the same and method of power loss protection of open channel solid state drive
KR101028901B1 (ko) 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
CN110534151B (zh) 实现写入前擦除的方法、装置、计算机设备及存储介质
CN109815160A (zh) 最后写入页搜索
US8090999B2 (en) Memory media characterization for development of signal processors
CN111736759B (zh) 安全数据移除
CN112735502B (zh) 一种用于闪存的阈值分布拟合方法、装置及***
KR101751407B1 (ko) 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
KR20180041473A (ko) 가상 낸드플래시 구현 방법 및 이를 기록한 컴퓨터 프로그램
Prodromakis et al. MLC NAND flash memory: Aging effect and chip/channel emulation
US11011223B2 (en) Memory sub-system grading and allocation
Choi et al. Modeling and simulation of NAND flash memory sensing systems with cell-to-cell Vth variations

Legal Events

Date Code Title Description
GRNT Written decision to grant