KR101749998B1 - 발광 소자, 및 발광 소자 패키지 - Google Patents

발광 소자, 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101749998B1
KR101749998B1 KR1020110008632A KR20110008632A KR101749998B1 KR 101749998 B1 KR101749998 B1 KR 101749998B1 KR 1020110008632 A KR1020110008632 A KR 1020110008632A KR 20110008632 A KR20110008632 A KR 20110008632A KR 101749998 B1 KR101749998 B1 KR 101749998B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
branched
disposed
Prior art date
Application number
KR1020110008632A
Other languages
English (en)
Other versions
KR20120087443A (ko
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008632A priority Critical patent/KR101749998B1/ko
Publication of KR20120087443A publication Critical patent/KR20120087443A/ko
Application granted granted Critical
Publication of KR101749998B1 publication Critical patent/KR101749998B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0033Devices characterised by their operation having Schottky barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 적어도 일부를 노출하는 발광 구조물, 상기 노출된 발광 구조물 상에 전기적 연결을 위한 제1 전극 패드를 포함하는 제1 전극, 상기 제1 전극 상에 배치되는 반도체 산화물층, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 전도층 상에 배치되는 제2 전극 패드를 포함하고, 상기 반도체 산화물층 상에 적어도 일부가 배치되는 제2 전극, 및 상기 반도체 산화물층과 상기 노출된 발광 구조물 사이에 배치되는 패시베이션층을 포함한다.

Description

발광 소자, 및 발광 소자 패키지{A light emitting Device and a light emitting device package}
실시예는 발광 소자, 및 발광 소자 패키지에 관한 것이다.
발광 소자는 p-n 반도체 접합이 이루어지는 활성 영역에서 전자와 정공이 서로 결합하는 것에 의해 광을 발하는 소자이다. 발광 소자는 기판 상에 형성된 복수의 층으로 이루어진 발광 적층물을 포함한다.
이러한 발광 적층물은 n형 반도체층, p형 반도체층과, 그 반도체층들 사이에 개재되어 활성 영역을 형성하는 활성층을 포함한다. 이러한 발광 소자는 기존 광원에 비해 저전압, 저전류로 연속 발광이 가능하고 작은 전력으로 큰 효율을 낼 수 있는 이점들을 갖는다.
실시예는 ESD 내성을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.
실시예에 따른 발광 소자는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 적어도 일부를 노출하는 발광 구조물, 상기 노출된 발광 구조물 상에 전기적 연결을 위한 제1 전극 패드를 포함하는 제1 전극, 상기 제1 전극 상에 배치되는 반도체 산화물층, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 전도층 상에 배치되는 제2 전극 패드를 포함하고, 상기 반도체 산화물층 상에 적어도 일부가 배치되는 제2 전극, 및 상기 반도체 산화물층과 상기 노출된 발광 구조물 사이에 배치되는 패시베이션층을 포함한다. 상기 반도체 산화물층과 상기 제2 가지 전극은 쇼트키 접촉할 수 있다.
상기 제1 전극은 상기 제1 전극 패드로부터 분기하는 적어도 하나의 제1 가지 전극을 더 포함하고, 상기 제2 전극은 상기 제2 전극 패드로부터 분기하여 상기 반도체 산화물층 상에 배치되는 적어도 하나의 제2 가지 전극을 더 포함할 수 있다.
상기 발광 구조물은 제1 영역 및 제2 영역을 노출하고, 상기 제1 영역은 상기 발광 구조물의 제1 측면의 중앙에 정렬되고, 상기 제2 영역은 상기 발광 구조물의 제2 측면의 중앙에 정렬되며, 상기 제1 측면과 상기 제2 측면은 상기 발광 구조물의 마주보는 측면일 수 있다.
상기 제1 영역 및 상기 제2 영역은 바닥과 측면으로 이루어지는 홈 형태이며, 상기 제1 전극 패드는 상기 제1 영역의 바닥 상에 배치되고, 상기 제1 가지 전극은 상기 제2 영역의 측면으로부터 이격하여 상기 제2 영역의 바닥 상에 배치될 수 있다.
상기 반도체 산화물층은 상기 제1 가지 전극의 측면과 상면을 덮을 수 있다.
상기 패시베이션층은 상기 반도체 산화물층과 상기 제2 영역의 측면을 이루는 상기 제1 도전형 반도체층, 상기 활성층과 상기 제2 도전형 반도체층 사이, 및 상기 제2 영역의 측면과 인접하는 제2 도전형 반도체층 상에 배치될 수 있다.
상기 제2 가지 전극은 상기 제1 가지 전극과 제1 방향으로 오버랩되며, 상기 제1 방향은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향일 수 있다.
상기 제2 전극은 상기 제2 가지 전극으로부터 분기하여 상기 전도층 상에 배치되는 분산 전극들을 더 포함할 수 있다.
상기 분산 전극들 각각이 상기 제2 가지 전극과 이루는 각도는 90°이거나 둔각일 수 있다. 상기 제2 가지 전극의 폭은 상기 제1 가지 전극의 폭보다 클 수 있다. 상기 반도체 산화물층은 ZnO, Ga2O3, 및 TiO2 중 어느 하나일 수 있다.
상기 제1 전극의 재질은 알루미늄이고, 상기 제2 전극의 재질은 금(Au), 크롬(Cr), 니켈(Ni) 중 어느 하나일 수 있다. 상기 반도체 산화물층과 상기 제1 가지 전극은 오믹 접촉할 수 있다.
실시예는 ESD 내성을 향상시킬 수 있다.
도 1은 제1 실시 예에 따른 발광 소자의 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 평면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 AB방향의 단면도를 나타낸다.
도 4는 도 1에 도시된 제1 가지 전극과 반도체 산화물층의 전류 전압 특성을 나타낸다.
도 5a 내지 도 5c는 도 2에 도시된 제2 가지 전극과 반도체층 산화물층의 전류 전압 특성을 나타낸다.
도 6은 도 1에 도시된 발광 소자가 ESD로부터 발광 구조물을 보호하는 것을 설명하기 위한 개념도를 나타낸다.
도 7은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 9a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.
도 1은 제1 실시 예에 따른 발광 소자(100)의 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 평면도를 나타내고, 도 3은 도 1에 도시된 발광 소자의 AB방향의 단면도를 나타낸다.
도 1 내지 도 3을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 반도체 산화물층(130), 패시베이션층(140), 전도층(170), 제1 전극(150), 및 제2 전극(160)을 포함한다.
기판(110)은 발광 구조물(120)을 지지하며, 투광성을 갖는 재질, 예컨대, 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN, SiC, GaP, InP, Ga203, 그리고 GaAs 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
기판(110)과 발광 구조물(120) 사이에는 버퍼층(미도시)이 배치될 수 있으며, 버퍼층은 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 형성될 수 있다. 이때 버퍼층은 기판(110)과의 격자 상수의 차이를 줄여주게 되며, 버퍼층은 언도프트 반도체층을 포함할 수 있으며, 언도프트 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
발광 구조물(120)은 기판(110) 상에 배치되며, 제1 도전형 반도체층(122), 활성층(124), 제2 도전형 반도체층(126)이 순차로 적층된 구조일 수 있다.
제1 도전형 반도체층(122)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, 제1 도전형 도펀트(예: Si, Ge, Sn, Se, Te 등)가 도핑될 수 있다.
활성층(124)은 제1 도전형 반도체층(112) 상에 배치되며, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 정공 및 전자의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생할 수 있다.
활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료, 예컨대, GaN 또는 InGaN 등의 GaN계 물질을 포함한다. 예컨대, 활성층(124)은 InGaN/GaN 또는 InGaN/InGaN으로 이루어지는 우물층/장벽층을 적어도 하나 포함하는 단일 양자 우물 구조, 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있으며, 양자선(Quantum wire) 구조, 또는 양자점(Quantum dot) 구조를 포함할 수 있다.
제2 도전형 반도체층(126)은 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, 제2 도전형 도펀트(예: Mg,Zn,Ca,Sr,Ba)가 도핑될 수 있다.
여기서, 상술한 바와 다르게, 제1 도전형 반도체층(122)이 p형 반도체층을 포함하고, 제2 도전형 반도체층(126)이 n형 반도체층을 포함할 수도 있다. 또한, 제1 반도체층(122) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 실시예에 따른 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(120)에 포함되는 복수의 반도체층의 구조는 다양하게 형성될 수 있다.
발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)의 일부가 메사 식각(mesa etching)된 구조를 갖는다.
이는 사파이어(Al2O3) 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문이다. 즉 제2 도전형 반도체층(126)부터 제1 도전형 반도체층(122)의 일부분까지 메사(Mesa) 식각하여 제1 도전형 반도체층(122)의 일부를 노출함으로써, 제1 전극(150)을 배치할 수 있는 공간을 확보하기 위함이다. 이때 노출되는 제1 도전형 반도체층(122)의 형상은 형성하고자 하는 제1 전극(150)의 형상에 따라 결정될 수 있다.
노출되는 제1 도전형 반도체층(122) 영역은 제1 전극 패드(152)가 배치되기 위한 패드 영역(P1)과 제1 가지 전극(154)이 배치되기 위한 가지 전극 영역(P2)으로 구분될 수 있다.
예컨대, 패드 영역(P1)은 발광 구조물(120)의 제1 측면과 인접하는 제1 도전형 반도체층(122)의 일 영역을 노출한다. 그리고 가지 전극 영역(P2)은 패드 영역(P1)의 일 측으로부터 발광 구조물(120)의 제2 측면 방향으로 분기하여 제1 도전형 반도체층(122)의 다른 일 영역을 노출할 수 있다.
예컨대, 패드 영역(P1)의 중앙(center)은 발광 구조물(120)의 제1 측면의 중앙에 정렬될 수 있으며, 가지 전극 영역(P2)은 발광 구조물(120)의 제2 측면의 중앙에 정렬될 수 있다. 여기서 발광 구조물(120)의 제1 측면과 제2 측면은 서로 마주보는 측면일 수 있다.
또한 가지 전극 영역(P2)의 폭은 분기되는 패드 영역(P1)의 폭보다 작을 수 있다. 또한 패드 영역(P1)과 가지 전극 영역(P2)은 동일 평면 상에 위치할 수 있다. 패드 영역(P1)은 위에서 내려다 본 형상이 다각형 또는 원형인 홈 형태일 수 있으며, 가지 전극 영역(P2)은 라인 또는 일자인 홈 형태일 수 있다.
제1 전극(150)은 발광 구조물(120)에 제1 전원을 공급하며, 제1 전극 패드(152) 및 제1 가지 전극(154)을 포함한다. 제1 전극 패드(152)는 메사 식각에 의하여 노출되는 제1 도전형 반도체층(122)의 패드 영역(P1) 상에 배치된다.
제1 가지 전극(154)은 제1 전극 패드(152)의 일 측으로부터 분기하여 메사 식각에 의하여 노출되는 제1 도전형 반도체층(122)의 가지 전극 영역(P2) 상에 배치된다. 예컨대, 제1 가지 전극(154)은 제1 전극 패드(152)의 일 측으로부터 발광 구조물(120)의 제2 측면 방향으로 분기하여 제1 도전형 반도체층(122)의 가지 전극 영역(P2) 상에 배치될 수 있다.
제1 전극 패드(152)는 위에서 내려다 본 형상이 사각형 등의 다각형 또는 원형일 수 있으며, 제1 가지 전극(154)은 라인 형태일 수 있다. 여기서 제1 전극 패드(152)는 외부로부터 제1 전원이 공급되기 위하여 와이어(wire)가 본딩되는 영역일 수 있다.
홈 형태의 패드 영역(P1) 및 홈 형태의 가지 전극 영역(P2) 각각은 바닥과 측면으로 이루어질 수 있으며, 제1 전극 패드(152)는 홈 형태의 패드 영역(P1)의 바닥 상에 배치되고, 제1 가지 전극(154)은 가지 전극 영역(P2)의 측면으로부터 이격하여 가지 전극 영역(P2)의 바닥 상에 배치될 수 있다.
반도체 산화물층(130)은 가지 전극 영역(P2) 상에 배치되는 제1 가지 전극(154) 상에 배치된다. 반도체 산화물층(130)은 제1 가지 전극(154)의 적어도 일부를 덮는다. 반도체 산화물층(130)은 제1 가지 전극(154)의 측면과 상면을 덮는다. 예컨대, 반도체 산화물층(130)은 제1 가지 전극(154)의 측면과 상면을 덮고, 제1 가지 전극(154)의 측면과 인접하는 가지 전극 영역(P2)의 바닥의 일부를 덮을 수 있다.
반도체 산화물층(130)과 제1 가지 전극(154)은 오믹 접촉한다. 예컨대, 제1 가지 전극(154)의 측면과 상면은 반도체 산화물층(130)과 오믹 접촉할 수 있다. 이때 반도체 산화물층(130)은 ZnO, Ga2O3, 또는 TiO2일 수 있다. 그리고 제1 전극(150)은 반도체 산화물층(130)과 오믹 접촉하는 금속, 예컨대, 알루미늄(Al)일 수 있다. 예컨대, TiO2인 반도체 산화물층(130)은 Al인 제1 전극(150)의 제1 가지 전극(154)과 오믹 접촉할 수 있다.
패시베이션층(140)은 반도체 산화물층(130)과 가지 전극 영역(P2)의 측면을 이루는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층 사이에 배치되며, 가지 전극 영역(P2)의 측면으로부터 반도체 산화물층(130)을 절연시킨다.
예컨대. 패시베이션층(140)은 반도체 산화물층(130)과 가지 전극 영역(P2)의 측면 사이의 가지 전극 영역(P2)의 바닥 상에 배치되고, 반도체 산화물층(130)과 가지 전극 영역(P2)의 측면 각각과 접촉한다.
또한 반도체 산화물층(130)의 일부는 가지 전극 영역(P2)의 측면에 인접하는 제2 도전형 반도체층(126)의 일 영역 상에 배치될 수 있다.
전도층(170)은 제2 도전형 반도체층(126) 상에 배치된다. 전도층(170)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 전도층(170)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질로 이루어질 수 있다. 예컨대, 투명한 산화물계 물질로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등이 있다.
제2 전극(160)은 발광 구조물(120)에 제2 전원을 공급하며, 전도층(170) 및 반도체 산화물층(130) 상에 배치된다. 제2 전극(160)은 제2 전극 패드(162), 제2 가지 전극(164), 및 분산 전극들(166-1 내지 166-4)을 포함한다.
제2 전극 패드(162)는 외부로부터 제2 전원이 공급되기 위하여 와이어(wire)가 본딩되는 영역일 수 있다. 제2 전극 패드(162)는 발광 구조물(120)의 제2 측면과 인접하는 전도층(170) 상에 배치될 수 있다. 제2 전극 패드(162)는 제1 전극 패드(152)와 제2 방향으로 오버랩될 수 있다. 여기서 제2 방향은 발광 구조물(120)의 제2 측면으로부터 제1 측면으로 향하는 방향일 수 있다. 예컨대, 제2 전극 패드(162)의 중심은 제2 방향으로 제1 전극 패드(152)의 중심에 정렬될 수 있다.
제2 가지 전극(164)은 제2 전극 패드(162)로부터 제2 방향으로 분기하며 반도체 산화물층(130) 상에 배치될 수 있다. 예컨대, 제2 가지 전극(164)의 일부는 전도층(170) 상에 배치되며, 나머지 일부는 반도체 산화물층(130) 상에 배치될 수 있다. 이때 제2 가지 전극(164)은 제1 방향으로 제1 가지 전극(154)과 오버랩될 수 있다. 제2 가지 전극(164)의 폭은 제1 가지 전극(154)의 폭보다 클 수 있다. 이때 제1 가지 전극(154) 및 제2 가지 전극(164) 각각의 폭 방향은 제2 방향과 수직인 방향일 수 있다.
제2 가지 전극(164)은 반도체 산화물층(130)과 쇼트키 접촉(schottky contact)하며, 제2 가지 전극(164)과 반도체 산화물층(130)은 도 3에 도시된 바와 같이 쇼트키 다이오드(schottky diode, 180)를 형성한다. 반도체 산화물층(130)과 제2 가지 전극(164)이 쇼트키 접촉을 하는 경우는 반도체 산화물층(130)과 제2 가지 전극(164)의 재질에 따라 결정될 수 있다.
예컨대, 반도체 산화물층(130)은 ZnO, Ga2O3, 또는 TiO2일 수 있으며, 제2 전극(150)은 금(Au), 크롬(Cr), 니켈(Ni) 중 적어도 어느 하나일 수 있다. 그리고 TiO2인 반도체 산화물층(130)과 Au, Cr, 또는 Ni인 제2 전극(160)의 제2 가지 전극(164)은 쇼트키 접촉할 수 있다.
도 4는 도 1에 도시된 제1 가지 전극(154)과 반도체 산화물층(130)의 전류 전압 특성을 나타내고, 도 5a 내지 도 5c는 도 2에 도시된 제2 가지 전극(164)과 반도체층 산화물층(130)의 전류 전압 특성을 나타낸다. 도 5a는 제2 가지 전극(164)이 Au일 경우이고, 도 5b는 제2 가지 전극(164)이 Cr일 경우이고, 도 5c는 제2 가지 전극(164)이 Ni일 경우이다.
도 4에 도시된 전류-전압 특성에 따르면, 제1 가지 전극(154)과 반도체 산화물층(130)은 오믹 접촉됨을 알 수 있다. 또한 도 5a 내지 도 5c에 도시된 전류-전압 특성에 따르면, 제2 가지 전극(164)과 반도체층 산화물층(130)은 쇼트키 접촉됨을 알 수 있다.
발광 구조물(120)에 정전압이 제공될 경우에는 발광 구조물(120)의 발광 다이오드(410)를 통하여 전류가 흐르나, 쇼트키 다이오드(180)에 의하여 제2 가지 전극(164)으로부터 제1 가지 전극(154)으로의 전류의 흐름은 차단된다. 반면에 발광 구조물(120)에 역전압이 제공될 경우에는 쇼트키 다이오드(180)에 의하여 제1 가지 전극(154)으로부터 제2 가지 전극(164)으로 전류가 흐를 수 있다.
예컨대, 발광 구조물(120)에 정전압이 제공되는 경우는 제1 전극 패드(154)에 음(-)의 전압이 제공되고, 제2 전극 패드(164)의 양(+)의 전압이 제공되는 경우일 수 있으며, 발광 구조물(120)에 역전압이 제공되는 경우는 그 반대일 수 있다.
도 6은 도 1에 도시된 발광 소자(100)가 ESD로부터 발광 구조물(120)을 보호하는 것을 설명하기 위한 개념도를 나타낸다. 도 6은 도 1에 도시된 발광 소자(100)를 회로적으로 표현한다.
도 6을 참조하면, 발광 소자(100)는 발광 구조물(120)로 이루어지는 발광 다이오드(410)와 반도체층 산화물층(130)과 제2 가지 전극(164)으로 이루어지는 쇼트키 다이오드(180)가 병렬로 접속된 구조이다. 여기서 R1은 발광 소자(100)와 고전압 펄스 발생부(401) 사이의 저항을 나타낸다.
고전압 펄스 발생부(401)는 순간적인 정전기와 같은 펄스 전압을 생성하여 발광 소자(100)에 제공하는 역할을 한다. 예컨대, 고전압 펄스 발생부(401)는 펄스 전압(430)을 발생시키는 고전압 펄스 발생기(420), 펄스 전압(430)을 충전하거나 충전된 펄스 전압을 방전하는 제1 커패시터(Ch), 고전압 펄스 발생기(420)와 제1 커패시터(Ch) 사이에 존재하는 저항(R2), 및 제1 커패시터(Ch)가 발생된 펄스 전압을 충전하도록 스위칭하거나 제1 커패시터(Ch)에 충전된 펄스 전압을 발광 소자(100)로 방전하도록 스위칭하는 스위치(440)를 포함하도록 구현될 수 있다.
도 6에 도시된 실시예에 따른 발광 소자(100)는 펄스 형태의 ESD가 역방향 전압으로 발광 구조물(120)에 제공될 경우, 쇼트키 다이오드(180)를 통하여 전류가 흐를 수 있어 발광 구조물(120), 특히 활성층(124)을 ESD로부터 보호할 수 있다.
분산 전극들(166-1 내지 166-4)은 제2 가지 전극(164)으로부터 분기하여 전도층(170) 상에 배치된다. 분산 전극들(166-1 내지 166-4)은 제2 가지 전극(164)으로부터 공급받는 전류를 제2 도전형 반도체층(126)에 분산시켜, 전류 집중(current crowding)을 방지하는 역할을 할 수 있다.
예컨대, 분산 전극들(166-1 내지 166-4) 각각은 서로 이격하여 제2 가지 전극(164)으로부터 발광 구조물(120)의 제3 측면 또는 제4 측면 방향으로 분기할 수 있다. 여기서 발광 구조물(120)의 제3 측면 및 제4 측면은 발광 구조물(120)의 제1 측면 및 제2 측면과 수직인 측면일 수 있다.
분산 전극들(166-1 내지 166-4) 각각이 제2 가지 전극(164)과 이루는 각도(θ)는 0°보다 크고, 180°보다 작을 수 있다. 예컨대, 분산 전극들(166-1 내지 166-4) 각각이 제2 가지 전극(164)과 이루는 각도(θ)는 90°이거나 또는 둔각일 수 있다. 그리고 분산 전극들(166-1 내지 166-4) 각각의 폭은 제2 가지 전극(164)의 폭보다 작을 수 있다. 분산 전극들(166-1 내지 166-4)은 제2 가지 전극(164)을 기준으로 서로 대칭적으로 배치될 수 있다. 도 1에 도시된 실시예에서는 4개의 분산 전극들(166-1 내지 166-4)을 도시하였지만, 분산 전극들의 수는 이에 한정되는 것은 아니다. 분산 전극들(166-1 내지 166-4)은 제2 전극(160)과 동일한 재질로 이루어질 수 있다.
도 7은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 7을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 수지층(540)을 포함한다.
패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 도 1에 도시된 발광 소자일 수 있다.
예컨대, 제1 와이어(522)는 도 1에 도시된 발광 소자(100)의 제2 전극 패드(154)와 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제1 전극 패드(152)와 제2 금속층(514)을 전기적으로 연결할 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 실시 예에 따른 발광 소자 패키지는 실시예에 따른 발광 소자들 중 적어도 하나를 포함하여, 누설 전류를 차단할 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 8을 참조하면, 실시예에 따른 조명 장치는 광을 투사하는 광원(750)과 상기 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함하여 이루어진다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되어 있는데, 공기 유동구(720)는 하나의 공기유동구로 이루어지거나, 복수 개의 유동구를 도시된 바와 같은 방사상 배치 이외의 다양한 배치도 가능하다.
그리고, 광원(750)은 기판(754) 상에 복수의 발광 소자 패키지(752)가 구비된다. 이때 구비되는 발광 소자 패키지(752)는 도 7에 도시된 실시예에 따른 발광 소자 패키지일 수 있다. 여기서, 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.
그리고, 광원(750)의 하부에는 홀더(760)가 구비되는데 홀더(760)는 프레임과 또 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다. 실시 예에 따른 조명 장치는 상술한 실시예에 따른 발광 소자 패키지를 포함하여, 누설 전류를 차단할 수 있다.
도 9a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 9a 및 도 9b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.
백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(830)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.
도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다.
광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.
그리고, 광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다.
바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 7에 도시된 실시 예일 수 있다.
인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.
실시 예에 따른 표시 장치는 상술한 실시예에 따른 발광 소자 패키지를 포함하여, 누설 전류를 차단할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판, 120: 발광 구조물,
122: 제1 도전형 반도체층, 124: 활성층,
126: 제2 도전형 반도체층, 130: 반도체 산화물층,
140: 패시베이션층, 150: 제1 전극
152: 제1 전극 패드, 154: 제1 가지 전극,
160: 제2 전극, 162: 제2 전극 패드,
164: 제2 가지 전극, 166-1 내지 166-4: 분산 전극들,
170: 전도층, 180: 쇼트키 다이오드,
410: 발광 다이오드, 510: 몸체,
512: 제1 금속층, 514: 제2 금속층,
522: 제1 와이어, 524: 제2 와이어,
530: 반사판, 540: 수지층,
700: 하우징, 740: 방열부,
750:광원, 760: 홀더,
810: 바텀 커버, 820: 반사판,
830: 도광판, 840: 광학 부재,
850: 고정 부재, 860: 액정 표시 패널,
870: 탑 커버, 880: 발광 모듈.

Claims (14)

  1. 기판:
    상기 기판 상에 배치되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 적어도 일부를 노출하는 발광 구조물;
    상기 노출된 발광 구조물 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 반도체 산화물층;
    상기 제2 도전형 반도체층 상에 배치되는 전도층;
    상기 전도층 및 상기 반도체 산화물층 상에 배치되는 제2 전극; 및
    상기 반도체 산화물층과 상기 노출된 발광 구조물 사이에 배치되는 패시베이션층을 포함하고,
    상기 반도체 산화물층 및 상기 반도체 산화물층 상에 배치된 상기 제2 전극의 일 부분은 쇼트키 접촉하는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 전극은 제1 전극 패드 및 상기 제1 전극 패드로부터 분기하는 적어도 하나의 제1 가지 전극을 포함하고,
    상기 제2 전극은 상기 전도층 상에 배치되는 제2 전극 패드 및 상기 제2 전극 패드로부터 분기하고 상기 반도체 산화물층 상에 배치되는 적어도 하나의 제2 가지 전극을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 적어도 하나의 제2 가지 전극과 상기 반도체 산화물층은 쇼트키 접촉하는 발광 소자.
  4. 제2항에 있어서,
    상기 발광 구조물은 제1 영역 및 제2 영역을 노출하고, 상기 제1 영역은 상기 발광 구조물의 제1 측면의 중앙에 정렬되고, 상기 제2 영역은 상기 발광 구조물의 제2 측면의 중앙에 정렬되며, 상기 제1 측면과 상기 제2 측면은 상기 발광 구조물의 마주보는 측면인 발광 소자.
  5. 제4항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 바닥과 측면으로 이루어지는 홈 형태이며,
    상기 제1 전극 패드는 상기 제1 영역의 바닥 상에 배치되고, 상기 제1 가지 전극은 상기 제2 영역의 측면으로부터 이격하여 상기 제2 영역의 바닥 상에 배치되는 발광 소자.
  6. 제5항에 있어서, 상기 반도체 산화물층은,
    상기 제1 가지 전극의 측면과 상면을 덮는 발광 소자.
  7. 제5항에 있어서, 상기 패시베이션층은,
    상기 반도체 산화물층과 상기 제2 영역의 측면을 이루는 상기 제1 도전형 반도체층, 상기 활성층과 상기 제2 도전형 반도체층 사이, 및 상기 제2 영역의 측면과 인접하는 제2 도전형 반도체층 상에 배치되는 발광 소자.
  8. 제3항에 있어서,
    상기 제2 가지 전극은 상기 제1 가지 전극과 제1 방향으로 오버랩되며, 상기 제1 방향은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향인 발광 소자.
  9. 제3항에 있어서, 상기 제2 전극은,
    상기 제2 가지 전극으로부터 분기하여 상기 전도층 상에 배치되는 분산 전극들을 더 포함하는 발광 소자.
  10. 제9항에 있어서,
    상기 분산 전극들 각각이 상기 제2 가지 전극과 이루는 각도는 90°이거나 둔각인 발광 소자.
  11. 제3항에 있어서,
    상기 제2 가지 전극의 폭은 상기 제1 가지 전극의 폭보다 큰 발광 소자.
  12. 제1항에 있어서,
    상기 반도체 산화물층은 ZnO, Ga2O3, 및 TiO2 중 어느 하나인 발광 소자.
  13. 제1항에 있어서,
    상기 제1 전극의 재질은 알루미늄이고, 상기 제2 전극의 재질은 금(Au), 크롬(Cr), 니켈(Ni) 중 어느 하나인 발광 소자.
  14. 제3항에 있어서,
    상기 반도체 산화물층과 상기 제1 가지 전극은 오믹 접촉하는 발광 소자.
KR1020110008632A 2011-01-28 2011-01-28 발광 소자, 및 발광 소자 패키지 KR101749998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008632A KR101749998B1 (ko) 2011-01-28 2011-01-28 발광 소자, 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008632A KR101749998B1 (ko) 2011-01-28 2011-01-28 발광 소자, 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20120087443A KR20120087443A (ko) 2012-08-07
KR101749998B1 true KR101749998B1 (ko) 2017-06-22

Family

ID=46872989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008632A KR101749998B1 (ko) 2011-01-28 2011-01-28 발광 소자, 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101749998B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606239B1 (ko) * 2017-12-26 2023-11-27 삼성전자주식회사 힙 정렬 기반의 타이밍 컨트롤러, 이를 구비하는 모뎀 칩, 및 집적 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671230B2 (ja) 2008-12-24 2015-02-18 エルジー イノテック カンパニー リミテッド 半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671230B2 (ja) 2008-12-24 2015-02-18 エルジー イノテック カンパニー リミテッド 半導体発光素子

Also Published As

Publication number Publication date
KR20120087443A (ko) 2012-08-07

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR101799451B1 (ko) 발광 소자
US8884506B2 (en) Light emitting device capable of preventing breakage during high drive voltage and light emitting device package including the same
JP2011249805A (ja) 発光素子
EP2827387A1 (en) Light emitting device
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120070809A (ko) 발광 소자, 및 발광 소자 패키지
KR101749998B1 (ko) 발광 소자, 및 발광 소자 패키지
KR102080779B1 (ko) 발광 소자
KR101861632B1 (ko) 발광 소자 및 발광 소자 패키지
KR102170213B1 (ko) 발광 소자
KR102209037B1 (ko) 발광 소자
KR102187504B1 (ko) 발광소자
KR101838017B1 (ko) 발광 소자 및 발광 소자 패키지
KR101904323B1 (ko) 발광 소자 및 발광 소자 패키지
KR101762325B1 (ko) 발광 소자
KR20120086878A (ko) 발광 소자
KR20120087442A (ko) 발광 소자, 및 발광 소자 패키지
KR20120134326A (ko) 발광 소자 및 발광 소자 패키지
KR102076242B1 (ko) 발광 소자
KR102038442B1 (ko) 발광 소자
KR102047440B1 (ko) 발광 소자
KR101791174B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR20150144483A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant