KR101749998B1 - A light emitting Device and a light emitting device package - Google Patents

A light emitting Device and a light emitting device package Download PDF

Info

Publication number
KR101749998B1
KR101749998B1 KR1020110008632A KR20110008632A KR101749998B1 KR 101749998 B1 KR101749998 B1 KR 101749998B1 KR 1020110008632 A KR1020110008632 A KR 1020110008632A KR 20110008632 A KR20110008632 A KR 20110008632A KR 101749998 B1 KR101749998 B1 KR 101749998B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
branched
disposed
Prior art date
Application number
KR1020110008632A
Other languages
Korean (ko)
Other versions
KR20120087443A (en
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008632A priority Critical patent/KR101749998B1/en
Publication of KR20120087443A publication Critical patent/KR20120087443A/en
Application granted granted Critical
Publication of KR101749998B1 publication Critical patent/KR101749998B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

실시예에 따른 발광 소자는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 적어도 일부를 노출하는 발광 구조물, 상기 노출된 발광 구조물 상에 전기적 연결을 위한 제1 전극 패드를 포함하는 제1 전극, 상기 제1 전극 상에 배치되는 반도체 산화물층, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 전도층 상에 배치되는 제2 전극 패드를 포함하고, 상기 반도체 산화물층 상에 적어도 일부가 배치되는 제2 전극, 및 상기 반도체 산화물층과 상기 노출된 발광 구조물 사이에 배치되는 패시베이션층을 포함한다.A light emitting device according to an embodiment includes a substrate, a first conductive semiconductor layer disposed on the substrate, an active layer, and a second conductive semiconductor layer. The light emitting structure exposes at least a part of the first conductive semiconductor layer A first electrode including a first electrode pad for electrical connection on the exposed light emitting structure, a semiconductor oxide layer disposed on the first electrode, a conductive layer disposed on the second conductive type semiconductor layer, A second electrode comprising a second electrode pad disposed on the conductive layer and at least partially disposed on the semiconductor oxide layer; and a passivation layer disposed between the semiconductor oxide layer and the exposed light emitting structure.

Description

발광 소자, 및 발광 소자 패키지{A light emitting Device and a light emitting device package}A light emitting device, and a light emitting device package,

실시예는 발광 소자, 및 발광 소자 패키지에 관한 것이다.An embodiment relates to a light emitting element, and a light emitting element package.

발광 소자는 p-n 반도체 접합이 이루어지는 활성 영역에서 전자와 정공이 서로 결합하는 것에 의해 광을 발하는 소자이다. 발광 소자는 기판 상에 형성된 복수의 층으로 이루어진 발광 적층물을 포함한다.The light emitting device is an element that emits light by coupling electrons and holes to each other in an active region where a p-n semiconductor junction is formed. The light emitting device includes a light emitting stack composed of a plurality of layers formed on a substrate.

이러한 발광 적층물은 n형 반도체층, p형 반도체층과, 그 반도체층들 사이에 개재되어 활성 영역을 형성하는 활성층을 포함한다. 이러한 발광 소자는 기존 광원에 비해 저전압, 저전류로 연속 발광이 가능하고 작은 전력으로 큰 효율을 낼 수 있는 이점들을 갖는다.Such a light emitting laminate includes an n-type semiconductor layer, a p-type semiconductor layer, and an active layer interposed between the semiconductor layers to form an active region. Such a light emitting device has advantages in that continuous light emission can be performed at a low voltage and a low electric current compared to an existing light source and a large efficiency can be obtained with a small electric power.

실시예는 ESD 내성을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device and a light emitting device package capable of improving ESD resistance.

실시예에 따른 발광 소자는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 적어도 일부를 노출하는 발광 구조물, 상기 노출된 발광 구조물 상에 전기적 연결을 위한 제1 전극 패드를 포함하는 제1 전극, 상기 제1 전극 상에 배치되는 반도체 산화물층, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 전도층 상에 배치되는 제2 전극 패드를 포함하고, 상기 반도체 산화물층 상에 적어도 일부가 배치되는 제2 전극, 및 상기 반도체 산화물층과 상기 노출된 발광 구조물 사이에 배치되는 패시베이션층을 포함한다. 상기 반도체 산화물층과 상기 제2 가지 전극은 쇼트키 접촉할 수 있다.A light emitting device according to an embodiment includes a substrate, a first conductive semiconductor layer disposed on the substrate, an active layer, and a second conductive semiconductor layer. The light emitting structure exposes at least a part of the first conductive semiconductor layer A first electrode including a first electrode pad for electrical connection on the exposed light emitting structure, a semiconductor oxide layer disposed on the first electrode, a conductive layer disposed on the second conductive type semiconductor layer, A second electrode comprising a second electrode pad disposed on the conductive layer and at least partially disposed on the semiconductor oxide layer; and a passivation layer disposed between the semiconductor oxide layer and the exposed light emitting structure. The semiconductor oxide layer and the second branched electrode may be in Schottky contact.

상기 제1 전극은 상기 제1 전극 패드로부터 분기하는 적어도 하나의 제1 가지 전극을 더 포함하고, 상기 제2 전극은 상기 제2 전극 패드로부터 분기하여 상기 반도체 산화물층 상에 배치되는 적어도 하나의 제2 가지 전극을 더 포함할 수 있다.Wherein the first electrode further comprises at least one first branched electrode branching from the first electrode pad and the second electrode is branched from the second electrode pad to form at least one And may further include two electrodes.

상기 발광 구조물은 제1 영역 및 제2 영역을 노출하고, 상기 제1 영역은 상기 발광 구조물의 제1 측면의 중앙에 정렬되고, 상기 제2 영역은 상기 발광 구조물의 제2 측면의 중앙에 정렬되며, 상기 제1 측면과 상기 제2 측면은 상기 발광 구조물의 마주보는 측면일 수 있다.Wherein the light emitting structure exposes a first region and a second region, the first region is aligned with a center of a first side of the light emitting structure, and the second region is aligned with a center of a second side of the light emitting structure And the first side and the second side may be opposite sides of the light emitting structure.

상기 제1 영역 및 상기 제2 영역은 바닥과 측면으로 이루어지는 홈 형태이며, 상기 제1 전극 패드는 상기 제1 영역의 바닥 상에 배치되고, 상기 제1 가지 전극은 상기 제2 영역의 측면으로부터 이격하여 상기 제2 영역의 바닥 상에 배치될 수 있다. Wherein the first region and the second region are in the form of a groove having a bottom and a side, the first electrode pad is disposed on a bottom of the first region, the first branched electrode is spaced apart from a side of the second region And may be disposed on the bottom of the second region.

상기 반도체 산화물층은 상기 제1 가지 전극의 측면과 상면을 덮을 수 있다.The semiconductor oxide layer may cover a side surface and an upper surface of the first branched electrode.

상기 패시베이션층은 상기 반도체 산화물층과 상기 제2 영역의 측면을 이루는 상기 제1 도전형 반도체층, 상기 활성층과 상기 제2 도전형 반도체층 사이, 및 상기 제2 영역의 측면과 인접하는 제2 도전형 반도체층 상에 배치될 수 있다.Wherein the passivation layer is formed of the first conductive type semiconductor layer which forms the side surface of the semiconductor oxide layer and the second region, the second conductive type semiconductor layer which is located between the active layer and the second conductive type semiconductor layer, Type semiconductor layer.

상기 제2 가지 전극은 상기 제1 가지 전극과 제1 방향으로 오버랩되며, 상기 제1 방향은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향일 수 있다.The second branched electrode overlaps with the first branched electrode in a first direction, and the first direction may be a direction from the first conductive type semiconductor layer to the second conductive type semiconductor layer.

상기 제2 전극은 상기 제2 가지 전극으로부터 분기하여 상기 전도층 상에 배치되는 분산 전극들을 더 포함할 수 있다.The second electrode may further include dispersion electrodes branched from the second branched electrode and disposed on the conductive layer.

상기 분산 전극들 각각이 상기 제2 가지 전극과 이루는 각도는 90°이거나 둔각일 수 있다. 상기 제2 가지 전극의 폭은 상기 제1 가지 전극의 폭보다 클 수 있다. 상기 반도체 산화물층은 ZnO, Ga2O3, 및 TiO2 중 어느 하나일 수 있다.The angle formed by each of the dispersion electrodes with the second branched electrode may be 90 ° or an obtuse angle. The width of the second branched electrode may be greater than the width of the first branched electrode. The semiconductor oxide layer may be any one of ZnO, Ga 2 O 3 , and TiO 2 .

상기 제1 전극의 재질은 알루미늄이고, 상기 제2 전극의 재질은 금(Au), 크롬(Cr), 니켈(Ni) 중 어느 하나일 수 있다. 상기 반도체 산화물층과 상기 제1 가지 전극은 오믹 접촉할 수 있다.The material of the first electrode may be aluminum, and the material of the second electrode may be one of gold (Au), chromium (Cr), and nickel (Ni). The semiconductor oxide layer and the first branched electrode may be in ohmic contact with each other.

실시예는 ESD 내성을 향상시킬 수 있다.Embodiments can improve ESD immunity.

도 1은 제1 실시 예에 따른 발광 소자의 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 평면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 AB방향의 단면도를 나타낸다.
도 4는 도 1에 도시된 제1 가지 전극과 반도체 산화물층의 전류 전압 특성을 나타낸다.
도 5a 내지 도 5c는 도 2에 도시된 제2 가지 전극과 반도체층 산화물층의 전류 전압 특성을 나타낸다.
도 6은 도 1에 도시된 발광 소자가 ESD로부터 발광 구조물을 보호하는 것을 설명하기 위한 개념도를 나타낸다.
도 7은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 9a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.1 is a perspective view of a light emitting device according to a first embodiment.
2 is a plan view of the light emitting device shown in Fig.
3 is a sectional view of the light emitting device shown in Fig. 1 in the AB direction.
FIG. 4 shows current-voltage characteristics of the first branched electrode and the semiconductor oxide layer shown in FIG.
5A to 5C show current-voltage characteristics of the second branched electrode and the semiconductor layer oxide layer shown in FIG.
Fig. 6 shows a conceptual diagram for explaining that the light emitting device shown in Fig. 1 protects the light emitting structure from ESD.
7 shows a light emitting device package according to an embodiment.
8 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
9A shows a display device including a light emitting device package according to an embodiment.
Fig. 9B is a sectional view of the light source portion of the display device shown in Fig. 9A.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size. Hereinafter, a light emitting device, a manufacturing method thereof, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시 예에 따른 발광 소자(100)의 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 평면도를 나타내고, 도 3은 도 1에 도시된 발광 소자의 AB방향의 단면도를 나타낸다.FIG. 1 is a perspective view of a light emitting device 100 according to a first embodiment. FIG. 2 is a plan view of the light emitting device 100 shown in FIG. 1. FIG. 3 is a plan view of the light emitting device 100 in the AB direction Fig.

도 1 내지 도 3을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 반도체 산화물층(130), 패시베이션층(140), 전도층(170), 제1 전극(150), 및 제2 전극(160)을 포함한다.1 to 3, a light emitting device 100 includes a substrate 110, a light emitting structure 120, a semiconductor oxide layer 130, a passivation layer 140, a conductive layer 170, a first electrode 150 ), And a second electrode (160).

기판(110)은 발광 구조물(120)을 지지하며, 투광성을 갖는 재질, 예컨대, 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN, SiC, GaP, InP, Ga203, 그리고 GaAs 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 110 supports the light emitting structure 120 and is formed of a material having a light transmitting property such as a sapphire (Al 2 O 3 ) substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, Or a template substrate in which at least one of GaN, InGaN, AlGaN, AlInGaN, SiC, GaP, InP, Ga 2 O 3 , and GaAs is stacked.

기판(110)과 발광 구조물(120) 사이에는 버퍼층(미도시)이 배치될 수 있으며, 버퍼층은 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 형성될 수 있다. 이때 버퍼층은 기판(110)과의 격자 상수의 차이를 줄여주게 되며, 버퍼층은 언도프트 반도체층을 포함할 수 있으며, 언도프트 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.A buffer layer (not shown) may be disposed between the substrate 110 and the light emitting structure 120, and a layer or pattern using a compound semiconductor of Group 2 to Group 6 elements may be formed in the buffer layer. At this time, the buffer layer reduces the difference in lattice constant with respect to the substrate 110, and the buffer layer may include an undoped semiconductor layer, and the undoped semiconductor layer may be formed of a GaN-based semiconductor that is not doped.

발광 구조물(120)은 기판(110) 상에 배치되며, 제1 도전형 반도체층(122), 활성층(124), 제2 도전형 반도체층(126)이 순차로 적층된 구조일 수 있다.The light emitting structure 120 may be disposed on the substrate 110 and may have a structure in which the first conductivity type semiconductor layer 122, the active layer 124, and the second conductivity type semiconductor layer 126 are sequentially stacked.

제1 도전형 반도체층(122)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, 제1 도전형 도펀트(예: Si, Ge, Sn, Se, Te 등)가 도핑될 수 있다. The first conductive semiconductor layer 122 may be a nitride semiconductor layer. For example, the first conductive semiconductor layer 122 may be selected from among InAlGaN, GaN, AlGaN, InGaN, AlN, InN and AlInN, and the first conductivity type dopant (e.g., Si, Ge, Sn, Can be doped.

활성층(124)은 제1 도전형 반도체층(112) 상에 배치되며, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 정공 및 전자의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생할 수 있다.The active layer 124 is disposed on the first conductivity type semiconductor layer 112 and includes a recombination process of holes and electrons provided from the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 The light can be generated by the energy generated in the light source.

활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료, 예컨대, GaN 또는 InGaN 등의 GaN계 물질을 포함한다. 예컨대, 활성층(124)은 InGaN/GaN 또는 InGaN/InGaN으로 이루어지는 우물층/장벽층을 적어도 하나 포함하는 단일 양자 우물 구조, 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있으며, 양자선(Quantum wire) 구조, 또는 양자점(Quantum dot) 구조를 포함할 수 있다.The active layer 124 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1), for example, GaN or InGaN Based GaN-based material. For example, the active layer 124 may be a single quantum well structure or a multi quantum well (MQW) structure including at least one well layer / barrier layer made of InGaN / GaN or InGaN / InGaN, wire structure, or a quantum dot structure.

제2 도전형 반도체층(126)은 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, 제2 도전형 도펀트(예: Mg,Zn,Ca,Sr,Ba)가 도핑될 수 있다.The second conductivity type semiconductor layer 126 may be a nitride-based semiconductor layer. For example, it may be selected from InAlGaN, GaN, AlGaN, InGaN, AlN, InN and AlInN, and a second conductivity type dopant such as Mg, Zn, Ca, Sr and Ba may be doped.

여기서, 상술한 바와 다르게, 제1 도전형 반도체층(122)이 p형 반도체층을 포함하고, 제2 도전형 반도체층(126)이 n형 반도체층을 포함할 수도 있다. 또한, 제1 반도체층(122) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 실시예에 따른 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(120)에 포함되는 복수의 반도체층의 구조는 다양하게 형성될 수 있다.Here, the first conductivity type semiconductor layer 122 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 126 may include an n-type semiconductor layer, as described above. In addition, a third conductive semiconductor layer (not shown) including an n-type or p-type semiconductor layer may be formed on the first semiconductor layer 122. Accordingly, the light emitting device 100 according to the embodiment includes np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the conductive dopants in the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 may be uniform or non-uniform. That is, the structure of the plurality of semiconductor layers included in the light emitting structure 120 may be variously formed.

발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)의 일부가 메사 식각(mesa etching)된 구조를 갖는다. The light emitting structure 120 may include a second conductivity type semiconductor layer 126, an active layer 124, and a part of the first conductivity type semiconductor layer 122 to expose a part of the first conductivity type semiconductor layer 122, (mesa etching) structure.

이는 사파이어(Al2O3) 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문이다. 즉 제2 도전형 반도체층(126)부터 제1 도전형 반도체층(122)의 일부분까지 메사(Mesa) 식각하여 제1 도전형 반도체층(122)의 일부를 노출함으로써, 제1 전극(150)을 배치할 수 있는 공간을 확보하기 위함이다. 이때 노출되는 제1 도전형 반도체층(122)의 형상은 형성하고자 하는 제1 전극(150)의 형상에 따라 결정될 수 있다. This is because electrodes can not be formed under the substrate when an insulating substrate such as a sapphire (Al 2 O 3 ) substrate is used. A portion of the first conductivity type semiconductor layer 122 is exposed by mesa etching from the second conductivity type semiconductor layer 126 to a portion of the first conductivity type semiconductor layer 122 to form the first electrode 150, In order to secure a space for disposing the battery. The shape of the first conductive semiconductor layer 122 exposed at this time may be determined according to the shape of the first electrode 150 to be formed.

노출되는 제1 도전형 반도체층(122) 영역은 제1 전극 패드(152)가 배치되기 위한 패드 영역(P1)과 제1 가지 전극(154)이 배치되기 위한 가지 전극 영역(P2)으로 구분될 수 있다. The exposed region of the first conductive semiconductor layer 122 is divided into a pad region P1 in which the first electrode pad 152 is disposed and a branched electrode region P2 in which the first branched electrode 154 is disposed .

예컨대, 패드 영역(P1)은 발광 구조물(120)의 제1 측면과 인접하는 제1 도전형 반도체층(122)의 일 영역을 노출한다. 그리고 가지 전극 영역(P2)은 패드 영역(P1)의 일 측으로부터 발광 구조물(120)의 제2 측면 방향으로 분기하여 제1 도전형 반도체층(122)의 다른 일 영역을 노출할 수 있다. For example, the pad region P1 exposes a region of the first conductivity type semiconductor layer 122 that is adjacent to the first side of the light emitting structure 120. The branch electrode region P2 may branch off from one side of the pad region P1 to the second side direction of the light emitting structure 120 to expose another region of the first conductivity type semiconductor layer 122. [

예컨대, 패드 영역(P1)의 중앙(center)은 발광 구조물(120)의 제1 측면의 중앙에 정렬될 수 있으며, 가지 전극 영역(P2)은 발광 구조물(120)의 제2 측면의 중앙에 정렬될 수 있다. 여기서 발광 구조물(120)의 제1 측면과 제2 측면은 서로 마주보는 측면일 수 있다.For example, the center of the pad region P1 may be aligned with the center of the first side of the light emitting structure 120, and the branch electrode region P2 may be aligned with the center of the second side of the light emitting structure 120 . Here, the first side and the second side of the light emitting structure 120 may be faced to each other.

또한 가지 전극 영역(P2)의 폭은 분기되는 패드 영역(P1)의 폭보다 작을 수 있다. 또한 패드 영역(P1)과 가지 전극 영역(P2)은 동일 평면 상에 위치할 수 있다. 패드 영역(P1)은 위에서 내려다 본 형상이 다각형 또는 원형인 홈 형태일 수 있으며, 가지 전극 영역(P2)은 라인 또는 일자인 홈 형태일 수 있다.The width of the branch electrode region P2 may be smaller than the width of the pad region P1 to be branched. The pad region P1 and the branch electrode region P2 may be located on the same plane. The pad region P1 may be in the form of a groove having a polygonal shape or a circular shape viewed from the top, and the branch electrode region P2 may be in the form of a line or a groove.

제1 전극(150)은 발광 구조물(120)에 제1 전원을 공급하며, 제1 전극 패드(152) 및 제1 가지 전극(154)을 포함한다. 제1 전극 패드(152)는 메사 식각에 의하여 노출되는 제1 도전형 반도체층(122)의 패드 영역(P1) 상에 배치된다.The first electrode 150 supplies a first power to the light emitting structure 120 and includes a first electrode pad 152 and a first branched electrode 154. The first electrode pad 152 is disposed on the pad region P1 of the first conductivity type semiconductor layer 122 exposed by the mesa etching.

제1 가지 전극(154)은 제1 전극 패드(152)의 일 측으로부터 분기하여 메사 식각에 의하여 노출되는 제1 도전형 반도체층(122)의 가지 전극 영역(P2) 상에 배치된다. 예컨대, 제1 가지 전극(154)은 제1 전극 패드(152)의 일 측으로부터 발광 구조물(120)의 제2 측면 방향으로 분기하여 제1 도전형 반도체층(122)의 가지 전극 영역(P2) 상에 배치될 수 있다.The first branched electrode 154 is disposed on the branch electrode region P2 of the first conductivity type semiconductor layer 122 which is branched from one side of the first electrode pad 152 and is exposed by the mesa etching. The first branched electrode 154 is branched from one side of the first electrode pad 152 in the second lateral direction of the light emitting structure 120 to form branch electrode regions P2 of the first conductive type semiconductor layer 122, Lt; / RTI >

제1 전극 패드(152)는 위에서 내려다 본 형상이 사각형 등의 다각형 또는 원형일 수 있으며, 제1 가지 전극(154)은 라인 형태일 수 있다. 여기서 제1 전극 패드(152)는 외부로부터 제1 전원이 공급되기 위하여 와이어(wire)가 본딩되는 영역일 수 있다.The first electrode pad 152 may have a polygonal shape such as a quadrangular shape or a circular shape as viewed from above, and the first branched electrode 154 may be in the form of a line. Here, the first electrode pad 152 may be a region where a wire is bonded to supply a first power from the outside.

홈 형태의 패드 영역(P1) 및 홈 형태의 가지 전극 영역(P2) 각각은 바닥과 측면으로 이루어질 수 있으며, 제1 전극 패드(152)는 홈 형태의 패드 영역(P1)의 바닥 상에 배치되고, 제1 가지 전극(154)은 가지 전극 영역(P2)의 측면으로부터 이격하여 가지 전극 영역(P2)의 바닥 상에 배치될 수 있다.Each of the groove-shaped pad regions P1 and the groove-like branched electrode regions P2 may be formed as a bottom surface and a side surface, and the first electrode pad 152 is disposed on the bottom of the groove-shaped pad region P1 , The first branched electrode 154 may be disposed on the bottom of the branch electrode region P2 from the side of the branched electrode region P2.

반도체 산화물층(130)은 가지 전극 영역(P2) 상에 배치되는 제1 가지 전극(154) 상에 배치된다. 반도체 산화물층(130)은 제1 가지 전극(154)의 적어도 일부를 덮는다. 반도체 산화물층(130)은 제1 가지 전극(154)의 측면과 상면을 덮는다. 예컨대, 반도체 산화물층(130)은 제1 가지 전극(154)의 측면과 상면을 덮고, 제1 가지 전극(154)의 측면과 인접하는 가지 전극 영역(P2)의 바닥의 일부를 덮을 수 있다.The semiconductor oxide layer 130 is disposed on the first branch electrode 154 disposed on the branch electrode region P2. The semiconductor oxide layer 130 covers at least a portion of the first branched electrodes 154. The semiconductor oxide layer 130 covers the side surfaces and the upper surface of the first branched electrodes 154. For example, the semiconductor oxide layer 130 may cover a side surface and an upper surface of the first branched electrode 154, and may cover a part of the bottom of the branched electrode region P2 adjacent to the side surface of the first branched electrode 154.

반도체 산화물층(130)과 제1 가지 전극(154)은 오믹 접촉한다. 예컨대, 제1 가지 전극(154)의 측면과 상면은 반도체 산화물층(130)과 오믹 접촉할 수 있다. 이때 반도체 산화물층(130)은 ZnO, Ga2O3, 또는 TiO2일 수 있다. 그리고 제1 전극(150)은 반도체 산화물층(130)과 오믹 접촉하는 금속, 예컨대, 알루미늄(Al)일 수 있다. 예컨대, TiO2인 반도체 산화물층(130)은 Al인 제1 전극(150)의 제1 가지 전극(154)과 오믹 접촉할 수 있다. The semiconductor oxide layer 130 and the first branched electrode 154 are in ohmic contact with each other. For example, the side surfaces and the upper surface of the first branched electrode 154 may be in ohmic contact with the semiconductor oxide layer 130. The semiconductor oxide layer 130 may be ZnO, Ga 2 O 3, or TiO 2. The first electrode 150 may be a metal that is in ohmic contact with the semiconductor oxide layer 130, for example, aluminum (Al). For example, the semiconductor oxide layer 130, which is TiO 2 , can be in ohmic contact with the first branched electrode 154 of the first electrode 150, which is Al.

패시베이션층(140)은 반도체 산화물층(130)과 가지 전극 영역(P2)의 측면을 이루는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층 사이에 배치되며, 가지 전극 영역(P2)의 측면으로부터 반도체 산화물층(130)을 절연시킨다.The passivation layer 140 is disposed between the semiconductor layer 130 and the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer, Insulating the semiconductor oxide layer 130 from the side surfaces of the branch electrode regions P2.

예컨대. 패시베이션층(140)은 반도체 산화물층(130)과 가지 전극 영역(P2)의 측면 사이의 가지 전극 영역(P2)의 바닥 상에 배치되고, 반도체 산화물층(130)과 가지 전극 영역(P2)의 측면 각각과 접촉한다.for example. The passivation layer 140 is disposed on the bottom of the branch electrode region P2 between the semiconductor oxide layer 130 and the side surfaces of the branch electrode regions P2 and is formed on the bottom of the semiconductor oxide layer 130 and the branch electrode regions P2. Respectively.

또한 반도체 산화물층(130)의 일부는 가지 전극 영역(P2)의 측면에 인접하는 제2 도전형 반도체층(126)의 일 영역 상에 배치될 수 있다.In addition, a part of the semiconductor oxide layer 130 may be disposed on one region of the second conductive type semiconductor layer 126 adjacent to the side surface of the branched electrode region P2.

전도층(170)은 제2 도전형 반도체층(126) 상에 배치된다. 전도층(170)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 전도층(170)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질로 이루어질 수 있다. 예컨대, 투명한 산화물계 물질로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등이 있다.The conductive layer 170 is disposed on the second conductive type semiconductor layer 126. The conductive layer 170 not only reduces the total reflection but also increases light extraction efficiency of the light emitted from the active layer 124 to the second conductivity type semiconductor layer 126 because of its good translucency. The conductive layer 170 may be made of a transparent oxide-based material having a high transmittance with respect to an emission wavelength. For example, transparent oxide materials include ITO (Indium Tin Oxide), TO (Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide) and ZnO (Zinc Oxide).

제2 전극(160)은 발광 구조물(120)에 제2 전원을 공급하며, 전도층(170) 및 반도체 산화물층(130) 상에 배치된다. 제2 전극(160)은 제2 전극 패드(162), 제2 가지 전극(164), 및 분산 전극들(166-1 내지 166-4)을 포함한다.The second electrode 160 supplies a second power to the light emitting structure 120 and is disposed on the conductive layer 170 and the semiconductor oxide layer 130. The second electrode 160 includes a second electrode pad 162, a second branched electrode 164, and dispersion electrodes 166-1 through 166-4.

제2 전극 패드(162)는 외부로부터 제2 전원이 공급되기 위하여 와이어(wire)가 본딩되는 영역일 수 있다. 제2 전극 패드(162)는 발광 구조물(120)의 제2 측면과 인접하는 전도층(170) 상에 배치될 수 있다. 제2 전극 패드(162)는 제1 전극 패드(152)와 제2 방향으로 오버랩될 수 있다. 여기서 제2 방향은 발광 구조물(120)의 제2 측면으로부터 제1 측면으로 향하는 방향일 수 있다. 예컨대, 제2 전극 패드(162)의 중심은 제2 방향으로 제1 전극 패드(152)의 중심에 정렬될 수 있다.The second electrode pad 162 may be a region where a wire is bonded to supply a second power from the outside. The second electrode pad 162 may be disposed on the conductive layer 170 adjacent to the second side of the light emitting structure 120. The second electrode pad 162 may overlap the first electrode pad 152 in the second direction. Wherein the second direction may be a direction from the second side to the first side of the light emitting structure 120. For example, the center of the second electrode pad 162 may be aligned with the center of the first electrode pad 152 in the second direction.

제2 가지 전극(164)은 제2 전극 패드(162)로부터 제2 방향으로 분기하며 반도체 산화물층(130) 상에 배치될 수 있다. 예컨대, 제2 가지 전극(164)의 일부는 전도층(170) 상에 배치되며, 나머지 일부는 반도체 산화물층(130) 상에 배치될 수 있다. 이때 제2 가지 전극(164)은 제1 방향으로 제1 가지 전극(154)과 오버랩될 수 있다. 제2 가지 전극(164)의 폭은 제1 가지 전극(154)의 폭보다 클 수 있다. 이때 제1 가지 전극(154) 및 제2 가지 전극(164) 각각의 폭 방향은 제2 방향과 수직인 방향일 수 있다.The second branched electrode 164 may branch from the second electrode pad 162 in the second direction and may be disposed on the semiconductor oxide layer 130. For example, a portion of the second branched electrode 164 may be disposed on the conductive layer 170, and the remaining portion may be disposed on the semiconductor oxide layer 130. At this time, the second branched electrode 164 may overlap the first branched electrode 154 in the first direction. The width of the second branched electrode 164 may be greater than the width of the first branched electrode 154. At this time, the width direction of each of the first branched electrodes 154 and the second branched electrodes 164 may be a direction perpendicular to the second direction.

제2 가지 전극(164)은 반도체 산화물층(130)과 쇼트키 접촉(schottky contact)하며, 제2 가지 전극(164)과 반도체 산화물층(130)은 도 3에 도시된 바와 같이 쇼트키 다이오드(schottky diode, 180)를 형성한다. 반도체 산화물층(130)과 제2 가지 전극(164)이 쇼트키 접촉을 하는 경우는 반도체 산화물층(130)과 제2 가지 전극(164)의 재질에 따라 결정될 수 있다.The second branched electrode 164 is in schottky contact with the semiconductor oxide layer 130 and the second branched electrode 164 and the semiconductor oxide layer 130 are in contact with the Schottky diode schottky diode, 180). The semiconductor oxide layer 130 and the second branched electrode 164 may be determined according to the material of the semiconductor oxide layer 130 and the second branched electrode 164.

예컨대, 반도체 산화물층(130)은 ZnO, Ga2O3, 또는 TiO2일 수 있으며, 제2 전극(150)은 금(Au), 크롬(Cr), 니켈(Ni) 중 적어도 어느 하나일 수 있다. 그리고 TiO2인 반도체 산화물층(130)과 Au, Cr, 또는 Ni인 제2 전극(160)의 제2 가지 전극(164)은 쇼트키 접촉할 수 있다. For example, the semiconductor oxide layer 130 may be ZnO, Ga 2 O 3 , or TiO 2 , and the second electrode 150 may be at least one of gold (Au), chromium (Cr), and nickel have. And the second branched electrode 164 of the second electrode 160, which is Au, Cr, or Ni, and the semiconductor oxide layer 130, which is TiO 2 , can make a Schottky contact.

도 4는 도 1에 도시된 제1 가지 전극(154)과 반도체 산화물층(130)의 전류 전압 특성을 나타내고, 도 5a 내지 도 5c는 도 2에 도시된 제2 가지 전극(164)과 반도체층 산화물층(130)의 전류 전압 특성을 나타낸다. 도 5a는 제2 가지 전극(164)이 Au일 경우이고, 도 5b는 제2 가지 전극(164)이 Cr일 경우이고, 도 5c는 제2 가지 전극(164)이 Ni일 경우이다. FIG. 4 shows the current-voltage characteristics of the first branched electrode 154 and the semiconductor oxide layer 130 shown in FIG. 1, and FIGS. 5A to 5C illustrate current-voltage characteristics of the second branched electrode 164 and the semiconductor layer 160 shown in FIG. Voltage characteristic of the oxide layer 130. FIG. 5A shows a case where the second branched electrode 164 is Au, FIG. 5B shows a case where the second branched electrode 164 is Cr, and FIG. 5C shows a case where the second branched electrode 164 is Ni.

도 4에 도시된 전류-전압 특성에 따르면, 제1 가지 전극(154)과 반도체 산화물층(130)은 오믹 접촉됨을 알 수 있다. 또한 도 5a 내지 도 5c에 도시된 전류-전압 특성에 따르면, 제2 가지 전극(164)과 반도체층 산화물층(130)은 쇼트키 접촉됨을 알 수 있다.According to the current-voltage characteristic shown in FIG. 4, it can be seen that the first branched electrode 154 and the semiconductor oxide layer 130 are in ohmic contact. According to the current-voltage characteristics shown in FIGS. 5A to 5C, it can be seen that the second branched electrode 164 and the semiconductor layer oxide layer 130 are in Schottky contact.

발광 구조물(120)에 정전압이 제공될 경우에는 발광 구조물(120)의 발광 다이오드(410)를 통하여 전류가 흐르나, 쇼트키 다이오드(180)에 의하여 제2 가지 전극(164)으로부터 제1 가지 전극(154)으로의 전류의 흐름은 차단된다. 반면에 발광 구조물(120)에 역전압이 제공될 경우에는 쇼트키 다이오드(180)에 의하여 제1 가지 전극(154)으로부터 제2 가지 전극(164)으로 전류가 흐를 수 있다.When a constant voltage is applied to the light emitting structure 120, a current flows through the light emitting diode 410 of the light emitting structure 120. The current flows from the second branched electrode 164 through the Schottky diode 180 to the first branched electrode 154 are blocked. On the other hand, when a reverse voltage is applied to the light emitting structure 120, a current can flow from the first branched electrode 154 to the second branched electrode 164 by the Schottky diode 180.

예컨대, 발광 구조물(120)에 정전압이 제공되는 경우는 제1 전극 패드(154)에 음(-)의 전압이 제공되고, 제2 전극 패드(164)의 양(+)의 전압이 제공되는 경우일 수 있으며, 발광 구조물(120)에 역전압이 제공되는 경우는 그 반대일 수 있다.For example, when a constant voltage is applied to the light emitting structure 120, a negative voltage is applied to the first electrode pad 154 and a positive voltage is applied to the second electrode pad 164 Or vice versa if a reverse voltage is applied to the light emitting structure 120. [

도 6은 도 1에 도시된 발광 소자(100)가 ESD로부터 발광 구조물(120)을 보호하는 것을 설명하기 위한 개념도를 나타낸다. 도 6은 도 1에 도시된 발광 소자(100)를 회로적으로 표현한다.Fig. 6 shows a conceptual diagram for explaining that the light emitting device 100 shown in Fig. 1 protects the light emitting structure 120 from ESD. Fig. 6 shows a circuit diagram of the light emitting device 100 shown in Fig.

도 6을 참조하면, 발광 소자(100)는 발광 구조물(120)로 이루어지는 발광 다이오드(410)와 반도체층 산화물층(130)과 제2 가지 전극(164)으로 이루어지는 쇼트키 다이오드(180)가 병렬로 접속된 구조이다. 여기서 R1은 발광 소자(100)와 고전압 펄스 발생부(401) 사이의 저항을 나타낸다.6, a light emitting device 100 includes a light emitting diode 410 including a light emitting structure 120, a Schottky diode 180 including a semiconductor layer oxide layer 130 and a second branched electrode 164, Respectively. Here, R1 represents a resistance between the light emitting device 100 and the high voltage pulse generating unit 401. [

고전압 펄스 발생부(401)는 순간적인 정전기와 같은 펄스 전압을 생성하여 발광 소자(100)에 제공하는 역할을 한다. 예컨대, 고전압 펄스 발생부(401)는 펄스 전압(430)을 발생시키는 고전압 펄스 발생기(420), 펄스 전압(430)을 충전하거나 충전된 펄스 전압을 방전하는 제1 커패시터(Ch), 고전압 펄스 발생기(420)와 제1 커패시터(Ch) 사이에 존재하는 저항(R2), 및 제1 커패시터(Ch)가 발생된 펄스 전압을 충전하도록 스위칭하거나 제1 커패시터(Ch)에 충전된 펄스 전압을 발광 소자(100)로 방전하도록 스위칭하는 스위치(440)를 포함하도록 구현될 수 있다.The high voltage pulse generating unit 401 generates a pulse voltage such as an instantaneous static electricity and provides the generated pulse voltage to the light emitting device 100. The high voltage pulse generator 401 includes a high voltage pulse generator 420 for generating the pulse voltage 430, a first capacitor Ch for charging the pulse voltage 430 or discharging the charged voltage, A resistor R2 existing between the first capacitor Ch4 and the first capacitor Ch and a pulse voltage charged in the first capacitor Ch or a switch for charging the pulse voltage generated by the first capacitor Ch, And a switch 440 for switching the discharge to the discharge cell 100.

도 6에 도시된 실시예에 따른 발광 소자(100)는 펄스 형태의 ESD가 역방향 전압으로 발광 구조물(120)에 제공될 경우, 쇼트키 다이오드(180)를 통하여 전류가 흐를 수 있어 발광 구조물(120), 특히 활성층(124)을 ESD로부터 보호할 수 있다.6, when a pulsed ESD is provided to the light emitting structure 120 with a reverse voltage, a current can flow through the Schottky diode 180, and the light emitting structure 120 ), In particular, the active layer 124 can be protected from ESD.

분산 전극들(166-1 내지 166-4)은 제2 가지 전극(164)으로부터 분기하여 전도층(170) 상에 배치된다. 분산 전극들(166-1 내지 166-4)은 제2 가지 전극(164)으로부터 공급받는 전류를 제2 도전형 반도체층(126)에 분산시켜, 전류 집중(current crowding)을 방지하는 역할을 할 수 있다.The dispersion electrodes 166-1 to 166-4 are branched from the second branched electrode 164 and disposed on the conductive layer 170. [ The dispersion electrodes 166-1 to 166-4 disperse the current supplied from the second branched electrode 164 into the second conductive type semiconductor layer 126 to prevent current crowding .

예컨대, 분산 전극들(166-1 내지 166-4) 각각은 서로 이격하여 제2 가지 전극(164)으로부터 발광 구조물(120)의 제3 측면 또는 제4 측면 방향으로 분기할 수 있다. 여기서 발광 구조물(120)의 제3 측면 및 제4 측면은 발광 구조물(120)의 제1 측면 및 제2 측면과 수직인 측면일 수 있다.For example, each of the dispersion electrodes 166-1 to 166-4 may diverge from the second branched electrode 164 to the third side surface or the fourth side surface of the light emitting structure 120. [ Here, the third side and the fourth side of the light emitting structure 120 may be a side perpendicular to the first side and the second side of the light emitting structure 120.

분산 전극들(166-1 내지 166-4) 각각이 제2 가지 전극(164)과 이루는 각도(θ)는 0°보다 크고, 180°보다 작을 수 있다. 예컨대, 분산 전극들(166-1 내지 166-4) 각각이 제2 가지 전극(164)과 이루는 각도(θ)는 90°이거나 또는 둔각일 수 있다. 그리고 분산 전극들(166-1 내지 166-4) 각각의 폭은 제2 가지 전극(164)의 폭보다 작을 수 있다. 분산 전극들(166-1 내지 166-4)은 제2 가지 전극(164)을 기준으로 서로 대칭적으로 배치될 수 있다. 도 1에 도시된 실시예에서는 4개의 분산 전극들(166-1 내지 166-4)을 도시하였지만, 분산 전극들의 수는 이에 한정되는 것은 아니다. 분산 전극들(166-1 내지 166-4)은 제2 전극(160)과 동일한 재질로 이루어질 수 있다. The angle? Formed by each of the dispersion electrodes 166-1 through 166-4 with the second branched electrode 164 may be larger than 0 ° and smaller than 180 °. For example, the angle [theta] formed by each of the dispersion electrodes 166-1 through 166-4 with the second branched electrode 164 may be 90 [deg.] Or an obtuse angle. And the width of each of the dispersion electrodes 166-1 to 166-4 may be smaller than the width of the second branched electrode 164. The dispersion electrodes 166-1 to 166-4 may be arranged symmetrically with respect to the second branched electrode 164. Although four dispersion electrodes 166-1 through 166-4 are shown in the embodiment shown in FIG. 1, the number of dispersion electrodes is not limited thereto. The dispersion electrodes 166-1 to 166-4 may be made of the same material as the second electrode 160. [

도 7은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 7을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 수지층(540)을 포함한다.7 shows a light emitting device package according to an embodiment. Referring to FIG. 7, the light emitting device package includes a package body 510, a first metal layer 512, a second metal layer 514, a light emitting device 520, a first wire 522, a second wire 524, A reflection plate 530 and a resin layer 540.

패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다. The package body 510 is a structure in which a cavity is formed in one side region. At this time, the side wall of the cavity may be formed to be inclined. The package body 510 may be formed of a substrate having good insulating or thermal conductivity, such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 도 1에 도시된 발광 소자일 수 있다.The first metal layer 512 and the second metal layer 514 are disposed on the surface of the package body 510 so as to be electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting device 520 is electrically connected to the first metal layer 512 and the second metal layer 514 through the first wire 522 and the second wire 524. In this case, the light emitting device 520 may be the light emitting device shown in FIG.

예컨대, 제1 와이어(522)는 도 1에 도시된 발광 소자(100)의 제2 전극 패드(154)와 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제1 전극 패드(152)와 제2 금속층(514)을 전기적으로 연결할 수 있다.For example, the first wire 522 electrically connects the second electrode pad 154 of the light emitting device 100 shown in FIG. 1 and the first metal layer 512, and the second wire 524 electrically connects the second electrode pad 154 of the first electrode The pad 152 and the second metal layer 514 can be electrically connected.

반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 530 is formed on the cavity sidewall of the package body 510 to direct the light emitted from the light emitting element 520 in a predetermined direction. The reflection plate 530 is made of a light reflection material, and may be, for example, a metal coating or a metal flake.

수지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 실시 예에 따른 발광 소자 패키지는 실시예에 따른 발광 소자들 중 적어도 하나를 포함하여, 누설 전류를 차단할 수 있다.The resin layer 540 surrounds the light emitting element 520 located in the cavity of the package body 510 to protect the light emitting element 520 from the external environment. The resin layer 540 is made of a colorless transparent polymer resin material such as epoxy or silicone. The resin layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 520. The light emitting device package according to the embodiment includes at least one of the light emitting devices according to the embodiment, and can block the leakage current.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 8을 참조하면, 실시예에 따른 조명 장치는 광을 투사하는 광원(750)과 상기 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함하여 이루어진다.8 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 8, a lighting apparatus according to an exemplary embodiment includes a light source 750 for emitting light, a housing 700 having the light source 750, a heat dissipating unit 740 for emitting heat of the light source 750, And a holder 760 for coupling the light source 750 and the heat dissipating unit 740 to the housing 700.

하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The housing 700 includes a socket coupling portion 710 coupled to an electric socket (not shown), and a body portion 730 connected to the socket coupling portion 710 and having a light source 750 embedded therein. One air flow hole 720 may be formed through the body portion 730.

하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되어 있는데, 공기 유동구(720)는 하나의 공기유동구로 이루어지거나, 복수 개의 유동구를 도시된 바와 같은 방사상 배치 이외의 다양한 배치도 가능하다.A plurality of air flow ports 720 are provided on the body portion 730 of the housing 700. The air flow port 720 may be formed of one air flow port or may be formed by a plurality of flow ports other than the radial arrangement Various arrangements are possible.

그리고, 광원(750)은 기판(754) 상에 복수의 발광 소자 패키지(752)가 구비된다. 이때 구비되는 발광 소자 패키지(752)는 도 7에 도시된 실시예에 따른 발광 소자 패키지일 수 있다. 여기서, 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.The light source 750 includes a plurality of light emitting device packages 752 on a substrate 754. The light emitting device package 752 provided at this time may be a light emitting device package according to the embodiment shown in FIG. Here, the substrate 754 may have a shape that can be inserted into the opening of the housing 700, and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 740 as described later.

그리고, 광원(750)의 하부에는 홀더(760)가 구비되는데 홀더(760)는 프레임과 또 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다. 실시 예에 따른 조명 장치는 상술한 실시예에 따른 발광 소자 패키지를 포함하여, 누설 전류를 차단할 수 있다.In addition, a holder 760 is provided under the light source 750, and the holder 760 may include a frame and another air flow hole. Although not shown, an optical member may be provided under the light source 750 to diffuse, scatter, or converge light projected from the light emitting device package 752 of the light source 750. The lighting apparatus according to the embodiment includes the light emitting device package according to the above-described embodiment, and can cut off the leakage current.

도 9a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 9b는 도 9a에 도시된 표시 장치의 광원 부분의 단면도이다.FIG. 9A shows a display device including the light emitting device package according to the embodiment, and FIG. 9B is a sectional view of the light source part of the display device shown in FIG. 9A.

도 9a 및 도 9b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.9A and 9B, the display device includes a backlight unit and a liquid crystal display panel 860, a top cover 870, and a fixing member 850.

백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(830)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.The backlight unit includes a bottom cover 810, a light emitting module 880 provided on one side of the bottom cover 810, a reflection plate 820 disposed on the front surface of the bottom cover 810, A light guide plate 830 disposed in front of the light guide plate 820 and guiding the light emitted from the light emitting module 880 toward the front of the display device and an optical member 840 disposed in front of the light guide plate 830. The liquid crystal display device 860 is disposed in front of the optical member 840 and the top cover 870 is provided in front of the liquid crystal display panel 860 and the fixing member 850 is disposed in the bottom cover 810, (870) to fix the bottom cover 810 and the top cover 870 together.

도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.The light guide plate 830 guides the light emitted from the light emitting module 880 to be emitted in the form of a surface light source and the reflection plate 820 disposed behind the light guide plate 830 reflects light emitted from the light emitting module 880 Is reflected in the direction of the light guide plate 830, thereby enhancing light efficiency. However, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 830 or on the front surface of the bottom cover 810 with a highly reflective material . Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

그리고, 도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 scatters the light emitted from the light emitting module 880 and uniformly distributes the light over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance, and may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

그리고, 광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다.An optical member 840 is provided on the light guide plate 830 to diffuse the light emitted from the light guide plate 830 at a predetermined angle. The optical member 840 allows the light guided by the light guide plate 830 to be uniformly irradiated toward the liquid crystal display panel 860.

광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.As the optical member 840, an optical sheet such as a diffusion sheet, a prism sheet, or a protective sheet may be selectively laminated, or a microlens array may be used. At this time, a plurality of optical sheets may be used, and the optical sheet may be made of a transparent resin such as an acrylic resin, a polyurethane resin, or a silicone resin. It is to be noted that the fluorescent sheet may be included in the prism sheet described above.

그리고, 광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다.A liquid crystal display panel 860 may be provided on the front surface of the optical member 840. Here, it goes without saying that other types of display devices requiring a light source besides the liquid crystal display panel 860 may be provided.

바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 7에 도시된 실시 예일 수 있다. A reflection plate 820 is placed on the bottom cover 810 and a light guide plate 830 is placed on the reflection plate 820. Thus, the reflection plate 820 may be in direct contact with the heat radiation member (not shown). The light emitting module 880 includes a light emitting device package 882 and a printed circuit board 881. The light emitting device package 882 is mounted on the printed circuit board 881. Here, the light emitting device package 881 may be the embodiment shown in FIG.

인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.The printed circuit board 881 may be bonded onto the bracket 812. Here, the bracket 812 is made of a material having a high thermal conductivity for dissipating heat in addition to fixing the light emitting device package 882. Although not shown, a heat pad is provided between the bracket 812 and the light emitting device package 882 Thereby facilitating heat transfer. The horizontal portion 812a is supported by the bottom cover 810 and the vertical portion 812b is fixed to the printed circuit board 881 can do.

실시 예에 따른 표시 장치는 상술한 실시예에 따른 발광 소자 패키지를 포함하여, 누설 전류를 차단할 수 있다.The display device according to the embodiment includes the light emitting device package according to the above-described embodiment, and can block the leakage current.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

110: 기판, 120: 발광 구조물,
122: 제1 도전형 반도체층, 124: 활성층,
126: 제2 도전형 반도체층, 130: 반도체 산화물층,
140: 패시베이션층, 150: 제1 전극
152: 제1 전극 패드, 154: 제1 가지 전극,
160: 제2 전극, 162: 제2 전극 패드,
164: 제2 가지 전극, 166-1 내지 166-4: 분산 전극들,
170: 전도층, 180: 쇼트키 다이오드,
410: 발광 다이오드, 510: 몸체,
512: 제1 금속층, 514: 제2 금속층,
522: 제1 와이어, 524: 제2 와이어,
530: 반사판, 540: 수지층,
700: 하우징, 740: 방열부,
750:광원, 760: 홀더,
810: 바텀 커버, 820: 반사판,
830: 도광판, 840: 광학 부재,
850: 고정 부재, 860: 액정 표시 패널,
870: 탑 커버, 880: 발광 모듈. 110: substrate, 120: light emitting structure,
122: first conductivity type semiconductor layer, 124: active layer,
126: second conductivity type semiconductor layer, 130: semiconductor oxide layer,
140: passivation layer, 150: first electrode
152: first electrode pad, 154: first branched electrode,
160: second electrode, 162: second electrode pad,
164: second branch electrode, 166-1 to 166-4: dispersion electrodes,
170: conductive layer, 180: Schottky diode,
410: light emitting diode, 510: body,
512: first metal layer, 514: second metal layer,
522: first wire, 524: second wire,
530: reflector, 540: resin layer,
700: housing, 740: heat sink,
750: light source, 760: holder,
810: bottom cover, 820: reflector,
830: light guide plate, 840: optical member,
850: fixing member, 860: liquid crystal display panel,
870: top cover, 880: light emitting module.

Claims (14)

기판:
상기 기판 상에 배치되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 적어도 일부를 노출하는 발광 구조물;
상기 노출된 발광 구조물 상에 배치되는 제1 전극;
상기 제1 전극 상에 배치되는 반도체 산화물층;
상기 제2 도전형 반도체층 상에 배치되는 전도층;
상기 전도층 및 상기 반도체 산화물층 상에 배치되는 제2 전극; 및
상기 반도체 산화물층과 상기 노출된 발광 구조물 사이에 배치되는 패시베이션층을 포함하고,
상기 반도체 산화물층 및 상기 반도체 산화물층 상에 배치된 상기 제2 전극의 일 부분은 쇼트키 접촉하는 발광 소자.Board:
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer disposed on the substrate and exposing at least a part of the first conductive semiconductor layer;
A first electrode disposed on the exposed light emitting structure;
A semiconductor oxide layer disposed on the first electrode;
A conductive layer disposed on the second conductive type semiconductor layer;
A second electrode disposed on the conductive layer and the semiconductor oxide layer; And
And a passivation layer disposed between the semiconductor oxide layer and the exposed light emitting structure,
Wherein the semiconductor oxide layer and a portion of the second electrode disposed on the semiconductor oxide layer are in a Schottky contact. 제1항에 있어서,
상기 제1 전극은 제1 전극 패드 및 상기 제1 전극 패드로부터 분기하는 적어도 하나의 제1 가지 전극을 포함하고,
상기 제2 전극은 상기 전도층 상에 배치되는 제2 전극 패드 및 상기 제2 전극 패드로부터 분기하고 상기 반도체 산화물층 상에 배치되는 적어도 하나의 제2 가지 전극을 포함하는 발광 소자. The method according to claim 1,
Wherein the first electrode includes a first electrode pad and at least one first branched electrode branched from the first electrode pad,
The second electrode includes a second electrode pad disposed on the conductive layer and at least one second branched electrode branched from the second electrode pad and disposed on the semiconductor oxide layer. 제2항에 있어서,
상기 적어도 하나의 제2 가지 전극과 상기 반도체 산화물층은 쇼트키 접촉하는 발광 소자.3. The method of claim 2,
Wherein the at least one second branched electrode and the semiconductor oxide layer are in Schottky contact with each other. 제2항에 있어서,
상기 발광 구조물은 제1 영역 및 제2 영역을 노출하고, 상기 제1 영역은 상기 발광 구조물의 제1 측면의 중앙에 정렬되고, 상기 제2 영역은 상기 발광 구조물의 제2 측면의 중앙에 정렬되며, 상기 제1 측면과 상기 제2 측면은 상기 발광 구조물의 마주보는 측면인 발광 소자.3. The method of claim 2,
Wherein the light emitting structure exposes a first region and a second region, the first region is aligned with a center of a first side of the light emitting structure, and the second region is aligned with a center of a second side of the light emitting structure And the first side and the second side are opposing sides of the light emitting structure. 제4항에 있어서,
상기 제1 영역 및 상기 제2 영역은 바닥과 측면으로 이루어지는 홈 형태이며,
상기 제1 전극 패드는 상기 제1 영역의 바닥 상에 배치되고, 상기 제1 가지 전극은 상기 제2 영역의 측면으로부터 이격하여 상기 제2 영역의 바닥 상에 배치되는 발광 소자.5. The method of claim 4,
Wherein the first region and the second region are in the form of a groove having a bottom and a side,
Wherein the first electrode pad is disposed on the bottom of the first region, and the first branched electrode is disposed on the bottom of the second region, away from the side surface of the second region. 제5항에 있어서, 상기 반도체 산화물층은,
상기 제1 가지 전극의 측면과 상면을 덮는 발광 소자.6. The semiconductor device according to claim 5,
And a side surface and an upper surface of the first branched electrode. 제5항에 있어서, 상기 패시베이션층은,
상기 반도체 산화물층과 상기 제2 영역의 측면을 이루는 상기 제1 도전형 반도체층, 상기 활성층과 상기 제2 도전형 반도체층 사이, 및 상기 제2 영역의 측면과 인접하는 제2 도전형 반도체층 상에 배치되는 발광 소자.6. The method of claim 5, wherein the passivation layer comprises:
The first conductivity type semiconductor layer which forms the side surface of the semiconductor oxide layer and the second region, the second conductivity type semiconductor layer which is located between the active layer and the second conductivity type semiconductor layer, . 제3항에 있어서,
상기 제2 가지 전극은 상기 제1 가지 전극과 제1 방향으로 오버랩되며, 상기 제1 방향은 상기 제1 도전형 반도체층으로부터 상기 제2 도전형 반도체층으로 향하는 방향인 발광 소자.The method of claim 3,
Wherein the second branched electrode overlaps with the first branched electrode in a first direction, and the first direction is a direction from the first conductive type semiconductor layer to the second conductive type semiconductor layer. 제3항에 있어서, 상기 제2 전극은,
상기 제2 가지 전극으로부터 분기하여 상기 전도층 상에 배치되는 분산 전극들을 더 포함하는 발광 소자.The plasma display apparatus according to claim 3,
And a dispersion electrode branched from the second branched electrode and disposed on the conductive layer. 제9항에 있어서,
상기 분산 전극들 각각이 상기 제2 가지 전극과 이루는 각도는 90°이거나 둔각인 발광 소자.10. The method of claim 9,
And the angle formed by each of the dispersion electrodes with the second branch electrode is 90 DEG or an obtuse angle. 제3항에 있어서,
상기 제2 가지 전극의 폭은 상기 제1 가지 전극의 폭보다 큰 발광 소자.The method of claim 3,
And the width of the second branched electrode is larger than the width of the first branched electrode. 제1항에 있어서,
상기 반도체 산화물층은 ZnO, Ga2O3, 및 TiO2 중 어느 하나인 발광 소자.The method according to claim 1,
Wherein the semiconductor oxide layer is any one of ZnO, Ga 2 O 3 , and TiO 2 . 제1항에 있어서,
상기 제1 전극의 재질은 알루미늄이고, 상기 제2 전극의 재질은 금(Au), 크롬(Cr), 니켈(Ni) 중 어느 하나인 발광 소자.The method according to claim 1,
Wherein the material of the first electrode is aluminum and the material of the second electrode is one of gold (Au), chromium (Cr), and nickel (Ni). 제3항에 있어서,
상기 반도체 산화물층과 상기 제1 가지 전극은 오믹 접촉하는 발광 소자.The method of claim 3,
Wherein the semiconductor oxide layer and the first branched electrode are in ohmic contact with each other.
KR1020110008632A 2011-01-28 2011-01-28 A light emitting Device and a light emitting device package KR101749998B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008632A KR101749998B1 (en) 2011-01-28 2011-01-28 A light emitting Device and a light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008632A KR101749998B1 (en) 2011-01-28 2011-01-28 A light emitting Device and a light emitting device package

Publications (2)

Publication Number Publication Date
KR20120087443A KR20120087443A (en) 2012-08-07
KR101749998B1 true KR101749998B1 (en) 2017-06-22

Family

ID=46872989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008632A KR101749998B1 (en) 2011-01-28 2011-01-28 A light emitting Device and a light emitting device package

Country Status (1)

Country Link
KR (1) KR101749998B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606239B1 (en) * 2017-12-26 2023-11-27 삼성전자주식회사 Timing controller based on heap sorting, modem chip and integration circuit comprising thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671230B2 (en) 2008-12-24 2015-02-18 エルジー イノテック カンパニー リミテッド Semiconductor light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671230B2 (en) 2008-12-24 2015-02-18 エルジー イノテック カンパニー リミテッド Semiconductor light emitting device

Also Published As

Publication number Publication date
KR20120087443A (en) 2012-08-07

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR101799451B1 (en) A light emitting device
US8884506B2 (en) Light emitting device capable of preventing breakage during high drive voltage and light emitting device package including the same
JP2011249805A (en) Light emitting element
KR101799450B1 (en) A light emitting device and a light emitting device package
EP2827387A1 (en) Light emitting device
KR20120070809A (en) A light emitting device and a light emitting device package
KR101749998B1 (en) A light emitting Device and a light emitting device package
KR102080779B1 (en) A light emitting device
KR101861632B1 (en) A light emitting device and a light emitting device package
KR102209037B1 (en) A light emitting device
KR102187504B1 (en) Light emitting device
KR101838017B1 (en) A light emitting device and a light emitting device package
KR101904323B1 (en) A light emitting device and a light emitting device package
KR101762325B1 (en) A light emitting device
KR20120086878A (en) A light emitting Device
KR102170213B1 (en) Light emitting device
KR20120087442A (en) A light emitting Device and a light emitting device package
KR102076242B1 (en) A light emitting device
KR102038442B1 (en) A light emitting device
KR102047440B1 (en) A light emitting device
KR101791174B1 (en) A light emitting device
KR101827977B1 (en) A light emitting device
KR20120134326A (en) A light emitting device and a light emitting device package
KR20150144483A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant