KR101742777B1 - 표시 장치의 구동 방법 및 표시 장치 - Google Patents

표시 장치의 구동 방법 및 표시 장치 Download PDF

Info

Publication number
KR101742777B1
KR101742777B1 KR1020127017471A KR20127017471A KR101742777B1 KR 101742777 B1 KR101742777 B1 KR 101742777B1 KR 1020127017471 A KR1020127017471 A KR 1020127017471A KR 20127017471 A KR20127017471 A KR 20127017471A KR 101742777 B1 KR101742777 B1 KR 101742777B1
Authority
KR
South Korea
Prior art keywords
image data
data
frame
judgment
determination
Prior art date
Application number
KR1020127017471A
Other languages
English (en)
Other versions
KR20120099761A (ko
Inventor
요시하루 히라카타
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120099761A publication Critical patent/KR20120099761A/ko
Application granted granted Critical
Publication of KR101742777B1 publication Critical patent/KR101742777B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 동화 표시를 하는 경우에도 충분히 저소비 전력화를 도모할 수 있는 표시 장치, 및 표시 장치의 구동 방법을 제공하는 것을 과제의 하나로 한다.
표시 장치, 및 표시 장치의 구동 방법에서, 표시 화면을 행방향(게이트선 방향)으로 복수의 서브 화면으로 분할하고, 연속하는 복수의 프레임 기간의 화상 데이터를 서브 화면 단위로 비교한 결과에 따라, 복수의 서브 화면으로의 화상 데이터의 다시 쓰기의 유무를 제어한다. 즉, 다시 쓰기가 필요한 화면 영역에만 쓰기가 이루어진다.

Description

표시 장치의 구동 방법 및 표시 장치{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치의 구동 방법 및 표시 장치에 관한 것이다.
최근, 절연 표면을 갖는 기판 위에 형성된 반도체 박막(두께 수~수백 nm 정도)을 이용하여 박막 트랜지스터(TFT)를 구성하는 기술이 주목받고 있다. 박막 트랜지스터는 IC나 전기 광학 장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상 표시 장치의 스위칭 소자로 개발을 서두르고 있다.
또한, 박막 트랜지스터를 이용한 전기 디바이스에는, 휴대 전화, 노트북형 개인용 컴퓨터 등의 모바일 기기 등을 들 수 있으나, 이와 같은 휴대용 전자 디바이스에 있어 연속 동작 시간에 영향을 주는 소비 전력의 문제는 크다. 또한, 대형화가 진행되는 텔레비전 장치 등에서도 대형화에 따른 소비 전력의 증대를 억제하는 것이 중요하다.
또한, 표시 장치에서, 화소에 입력된 화상 데이터를 다시 쓸 때, 연속하는 기간의 화상 데이터가 동일한 경우라도, 동일한 화상 데이터를 다시 쓰는 동작이 이루어진다. 결과적으로, 동일한 화상 데이터라도 복수 회 화상 데이터를 쓰는 동작을 함으로써, 소비 전력이 증가하게 된다. 이와 같은 표시 장치의 소비 전력 증가를 억제하기 위해, 예를 들어, 정지화 표시에서, 화면을 1회 주사하여 화상 데이터를 쓴 후에는, 비주사 기간으로 주사 기간보다 더 긴 휴지 기간을 갖는 기술이 보고되어 있다(예를 들어, 특허문헌 1 및 비특허문헌 1 참조).
미국특허 제 7321353호 명세서
K.Tsuda 등. IDW' 02 Proc., pp.295-298
그러나, 상기 특허문헌 1에 기재된 구동 방법에 의한 저소비 전력화에서는, 화면 전체에 정지화를 표시하는 경우에만 대응하지 않고, 동화를 표시하는 경우에는, 화면 전체를 주사하여 화면 데이터를 쓸 필요가 있어, 추가적인 저소비 전력화 기술이 요구되고 있다.
따라서, 동화 표시를 하는 경우에도 충분히 저소비 전력화를 도모할 수 있는 표시 장치, 및 표시 장치의 구동 방법을 제공하는 것을 과제의 하나로 한다.
표시 장치, 및 표시 장치의 구동 방법에서, 표시 화면을 행방향(게이트선 방향)으로 복수의 서브 화면으로 분할하고, 연속하는 복수의 프레임 기간의 화상 데이터를 서브 화면 단위로 비교한 결과에 따라, 복수의 서브 화면으로의 화상 데이터의 다시 쓰기 유무를 제어한다.
표시 장치, 및 표시 장치의 구동 방법에서, 제 1 프레임의 화상 데이터 및 연속하는 제 2 프레임의 화상 데이터를 기억하고, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 복수로 분할하고, 이 분할된 제 1 프레임의 화상 데이터 및 이 분할된 제 2 프레임의 화상 데이터별로, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터의 일치 또는 불일치를 판정하고, 판정 데이터가 불일치하는 경우는, 게이트선을 선택하여, 제 2 프레임의 화상 데이터를 쓴다.
판정 데이터가 일치하는 경우는, 제 2 프레임의 화상 데이터는 쓰여지지 않으며, 제 1 프레임 기간의 표시가 유지된다. 즉, 제 2 프레임 기간에서, 다시 쓰기가 필요한 화면 영역에만 선택적으로 쓰기가 이루어진다. 따라서, 불필요한 쓰기 동작이 생략될 수 있으므로, 표시 장치의 저소비 전력화를 도모할 수 있다.
본 명세서에서 개시하는 발명의 구성의 일 양태는, 표시 화면을 행방향으로 복수의 서브 화면으로 분할하고, 연속하는 복수의 프레임 기간의 화상 데이터를 서브 화면별로 일치 또는 불일치를 판정하고, 판정 데이터에 의해, 복수의 서브 화면으로 화상 데이터의 다시 쓰기의 비실시, 또는 실시를 제어하는 표시 장치의 구동 방법이다.
본 명세서에서 개시하는 발명의 구성의 다른 일 양태는, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 기억하고, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 복수로 분할하고, 이 분할된 제 1 프레임의 화상 데이터 및 이 분할된 제 2 프레임의 화상 데이터별로, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터의 일치 또는 불일치를 판정하고, 판정 데이터를 출력하고, 게이트 신호 발생 수단에서, 판정 데이터가 일치하는 경우는, 게이트선을 비선택으로 하고, 판정 데이터가 불일치하는 경우는, 게이트선을 선택하여, 제 2 프레임의 화상 데이터를 쓰는 표시 장치의 구동 방법이다.
본 명세서에서 개시하는 발명의 구성의 다른 일 양태는, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 기억하고, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 복수로 분할하고, 이 분할된 제 1 프레임의 화상 데이터 및 이 분할된 제 2 프레임의 화상 데이터별로, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터의 일치 또는 불일치를 판정하고, 판정 데이터를 출력하고, 게이트 신호 발생 수단 및 소스 신호 발생 수단에서, 판정 데이터가 일치하는 경우는, 게이트선 및 소스선을 비선택으로 하고, 판정 데이터가 불일치하는 경우는, 게이트선 및 소스선을 선택하여, 제 2 프레임의 화상 데이터를 쓰는 표시 장치의 구동 방법이다.
한편, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를, 게이트 신호 발생 수단에 포함되는 복수의 게이트선 별로 분할하여 판정한다.
본 명세서에서 개시하는 발명의 구성의 다른 일 양태는, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 기억하는 데이터 기억 수단과, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 복수로 분할하고, 이 분할된 제 1 프레임의 화상 데이터 및 이 분할된 제 2 프레임의 화상 데이터별로, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터의 일치 또는 불일치를 판정하는 판정 수단과, 판정 수단에 의한 판정 데이터를 기억하는 판정 데이터 기억 수단, 을 포함하는 판정 및 화상 데이터 처리 수단과, 판정 데이터에 기초하여, 제 2 프레임의 화상 데이터의 쓰기의 실시, 또는 비실시를 제어하는 게이트 신호 발생 수단과, 게이트 신호 발생 수단과 동기하는 소스 신호 발생 수단을 갖는 표시 장치이다.
본 명세서에서 개시하는 발명의 구성의 일 양태는, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 기억하는 데이터 기억 수단과, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 복수로 분할하고, 이 분할된 제 1 프레임의 화상 데이터 및 이 분할된 제 2 프레임의 화상 데이터별로, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터의 일치 또는 불일치를 판정하는 판정 수단과, 판정 수단에 의한 판정 데이터를 기억하는 판정 데이터 기억 수단, 을 포함하는 판정 및 화상 데이터 처리 수단과, 판정 데이터에 기초하여, 제 2 프레임의 화상 데이터의 쓰기의 실시, 또는 비실시를 제어하는 게이트 신호 발생 수단과, 게이트 신호 발생 수단과 동기하는 소스 신호 발생 수단을 갖고, 판정 수단은, 제 1 프레임의 화상 데이터 및 제 2 프레임의 화상 데이터를 게이트 신호 발생 수단에 포함되는 복수의 게이트선 별로 분할하여 판정하는 표시 장치이다.
상기 구성에서, 데이터 기억 수단, 판정 및 화상 데이터 처리 수단, 게이트 신호 발생 수단, 및 소스 신호 발생 수단을 제어하는 기준 신호 발생 수단을 가질 수 있다. 또한, 복수의 화소에 의해 화상 데이터를 표시하는 화소부를 갖고, 화소별로 트랜지스터가 형성되는 구성으로 할 수 있다.
한편, 제 1, 제 2로 부여되는 서수사는 편의상 사용하는 것으로, 공정 순서 또는 적층 순서를 나타내는 것이 아니다. 또한, 본 명세서에서 발명을 특정하기 위한 사항으로, 고유 명칭을 나타내는 것이 아니다.
표시 장치, 및 표시 장치의 구동 방법에서, 표시 화면을 행방향(게이트선 방향)으로 복수의 서브 화면으로 분할하고, 연속하는 복수의 프레임 기간의 화상 데이터를 서브 화면 단위로 비교한 결과에 따라, 복수의 서브 화면으로 화상 데이터의 다시 쓰기의 유무를 제어한다. 즉, 다시 쓰기가 필요한 화면 영역에만 쓰기가 이루어진다.
따라서, 동화 표시를 하는 경우에도 불필요한 쓰기 동작을 생략할 수 있으므로, 충분히 저소비 전력화가 달성된 표시 장치, 및 표시 장치의 구동 방법을 제공할 수 있다.
도 1은, 표시 장치의 일 양태를 설명한 도면이다.
도 2는, 표시 장치의 구동 방법의 일 양태를 설명하는 개념도이다.
도 3은, 표시 장치의 구동 방법의 일 양태를 설명하는 플로우 차트이다.
도 4는, 표시 장치의 구동 방법의 일 양태를 설명하는 타이밍 차트이다.
도 5(A) 내지 도 5(D)는, 표시 장치에 적용할 수 있는 트랜지스터의 일 양태를 설명한 도면이다.
도 6(A) 내지 도 6(E)는, 표시 장치에 적용할 수 있는 트랜지스터의 제작 방법의 일 양태를 설명한 도면이다.
도 7(A) 및 도 7(B)는, 전자 기기를 나타낸 도면이다.
도 8(A) 및 도 8(B)는은, 전자 기기를 나타낸 도면이다.
도 9(A) 및 도 9(B)는, 전자 기기를 나타낸 도면이다.
이하에서는, 본 발명의 실시형태에 대해 도면을 이용하여 자세히 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은, 당업자라면 용이하게 이해할 수 있다. 또한, 본 발명은 이하에 나타낸 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 표시 장치 및 표시 장치의 구동 방법의 일 양태를 도 1 내지 4를 이용하여 설명한다.
표시 장치의 일 양태를 도 1에 나타낸다. 도 1의 표시 장치(10)는, 화소부(11)와, 게이트 구동 회로부(12)와, 소스 구동 회로부(13)와, 데이터 기억 수단(14)과, 판정 및 화상 데이터 처리 수단(15)과, 게이트 신호 발생 수단(16)과, 소스 신호 발생 수단(17)과, 기준 신호 발생 수단(18)을 갖는다.
데이터 기억 수단(14)은, 제 1 프레임의 화상 데이터(Ft)를 기억하는 제 1 프레임의 데이터 기억 수단(20a), 및 제 2 프레임의 화상 데이터(Ft +1)를 기억하는 제 2 프레임의 데이터 기억 수단(20b)을 포함하고, 판정 및 화상 데이터 처리 수단(15)은, 판정 수단(21), 및 판정 데이터 기억 수단(22)을 포함한다.
데이터 기억 수단(14), 판정 및 화상 데이터 처리 수단(15), 게이트 신호 발생 수단(16), 및 소스 신호 발생 수단(17)은, 기준 신호 발생 수단(18)에 의해 제어된다.
도 2 및 도 3을 이용하여 표시 장치(10)의 구동 방법의 일 예를 설명한다.
먼저, 도 3에 나타낸 바와 같이 프레임 기간(t)에서의 화상 데이터를 제 1 프레임의 화상 데이터(Ft), 프레임 기간(t)으로 연속하는 프레임 기간(t+1)에서의 화상 데이터를 제 2 프레임의 화상 데이터(Ft +1)로 하고, 데이터 기억 수단(14)에 기억한다. 한편, 본 명세서에서, 제 1 프레임의 화상 데이터(Ft)는, 프레임 기간(t)에서의 화면 전체(화소부(11)에서의 전 화소)에 대한 화상 데이터이고, 제 2 프레임의 화상 데이터(Ft +1)도 마찬가지이다.
한편, 도 1에서는, 제 1 프레임의 화상 데이터(Ft)는, 제 1 프레임의 데이터 기억 수단(20a)에 기억하고, 또한 제 2 프레임의 화상 데이터(Ft +1)는, 제 2 프레임의 데이터 기억 수단(20b)에 각각 기억한다.
다음으로, 도 3에 나타낸 바와 같이, 제 1 프레임의 화상 데이터(Ft) 및 제 2 프레임의 화상 데이터(Ft +1)를, 판정 및 화상 데이터 처리 수단(15)에 입력하고, 그 일치, 또는 불일치를 판정한다.
판정을 하기 위해서는, 먼저, 화면 전체를 서브 화면(A0~n)으로 분할한다. 서브 화면은 게이트선 방향으로만 분할되어 있고, 각 서브 화면(A0~n)은 복수의 게이트선(1~m)을 갖는다. 게이트선 방향을 행방향이라고 하며, 각 게이트선에는 화소가 복수개 존재한다. 본 실시형태에서는, 도 2에 나타낸 바와 같이, 화면 전체를 10의 서브 화면(A0~9)으로 분할한 예를 나타낸다. 또한, 각 서브 화면은, 예를 들어, 108개의 게이트선(1~108)을 갖고, 화면 전체에서는 1080개의 게이트선을 갖는다.
다음으로, 입력된 화상 데이터를 서브 화면(A0~n) 별로 분할한다. 제 1 프레임의 화상 데이터(Ft)는 F(A0~n)t로, 제 2 프레임의 화상 데이터(Ft +1)는 F(A0~n)t+1로, 각각 분할한다.
본 실시형태에서는 도 2에 나타낸 바와 같이, 서브 화면(A0~9)에 대응하여, 제 1 프레임의 화상 데이터(Ft)를 F(A0)t~F(A9)t의 10의 화상 데이터로 분할하고, 마찬가지로, 제 2 프레임의 화상 데이터(Ft +1)를 F(A0)t+1~F(A9)t+1의 10의 화상 데이터로 분할한다.
이어서, 도 3에 나타낸 바와 같이, 판정 수단(21)에 의해, 분할된 F(A0)t~F(A9)t와, F(A0)t+1~F(A9)t+1의 일치, 또는 불일치를 판정하고, 판정 데이터를 판정 데이터 기억 수단(22)에 기억한다. 예를 들어, 분할된 F(A0)t와, F(A0)t+1이 일치하는 경우를 1로 하고, 불일치하는 경우를 0으로 기억한다. 도 2에서는 판정 데이터 기억 수단의 어드레스 포인트(J_MEM_AP)의 0, 2, 3, 5, 및 9에서는 불일치가 되고, 이 어드레스 포인트의 판정 데이터(J_MEM_DATA)는 0이 된다. 판정 데이터 기억 수단의 어드레스 포인트(J_MEM_AP)의 1, 4, 6, 7 및 8에서는 일치가 되고, 이 어드레스 포인트의 판정 데이터(J_MEM_DATA)는 1이 된다.
이어지는 프레임 기간(t+1)에 연속하는 프레임 기간(t+2)에서의 화상 데이터를 제 3 프레임의 화상 데이터(Ft +2)로 하고, 제 3 프레임의 화상 데이터(Ft +2)도 F(A0~n)t+2로 분할한다. 도 2의 제 2 프레임의 화상 데이터(Ft +1)와 마찬가지로, 제 3 프레임의 화상 데이터(Ft +2)를 F(A0)t+2~F(A9)t+2의 10의 화상 데이터로 분할한다. 판정 수단(21)에 의해, 분할된 F(A0)t+1~F(A9)t+1과, F(A0)t+2~F(A9)t+2의 일치, 또는 불일치를 판정하고, 판정 데이터를 판정 데이터 기억 수단(22)에 기억한다. 이와 같이, 동일한 판정을 시간축 방향의 최종 프레임 기간까지 반복하여 행하고, 이 판정 데이터를 판정 데이터 기억 수단(22)에 기억한다.
판정 데이터 기억 수단(22)에 기억된 판정 데이터를, 게이트 신호 발생 수단(16), 및 소스 신호 발생 수단(17)에 출력한다. 여기서, 판정 데이터가 일치하는 경우는, 게이트 신호 발생 수단(16)에서 게이트선이 비선택이 되고, 소스 신호 발생 수단(17)에서 소스선이 비선택이 된다. 한편, 판정 데이터가 불일치하는 경우는, 게이트 신호 발생 수단(16)에서 게이트선이 선택되고, 소스 신호 발생 수단(17)에서 소스선이 선택된다.
한편, 판정 데이터는, 연속하는 2프레임 기간의 판정 데이터가 기억될 때마다 출력되어도 좋으며, 연속하는 3 이상의 프레임 기간의 판정 데이터를 판정 데이터 기억 수단(22)에 축적하고, 축적된 판정 데이터를 한 번에 출력하여도 좋다.
각 서브 화면에서, 판정 데이터가 일치하는 경우는, 게이트 신호 발생 수단(16)에서 게이트선이 비선택이 되고, 소스 신호 발생 수단(17)에서는 소스선이 비선택이 된다. 따라서, 제 2 프레임의 화상 데이터의 쓰기는, 게이트 구동 회로부(12) 및 소스 구동 회로부(13)에서 비실시가 된다.
한편, 각 서브 화면에서, 판정 데이터가 불일치인 경우는, 게이트 신호 발생 수단(16)에서 게이트선이 선택이 되고, 소스 신호 발생 수단(17)에서는 소스선이 선택이 된다. 따라서, 게이트 구동 회로부(12) 및 소스 구동 회로부(13)에서 제 2 프레임의 화상 데이터의 쓰기가 실시되고, 화소부(11)에서 제 2 프레임의 화상 데이터가 표시된다.
화소부(11)에서, 판정 데이터가 일치인 서브 화면에는, 제 2 프레임의 화상 데이터는 쓰여지지 않으며, 제 1 프레임 기간의 표시가 유지된다. 즉, 제 2 프레임 기간에서, 다시 쓰기가 필요한 서브 화면에만 선택적으로 쓰기가 이루어진다. 따라서, 불필요한 쓰기 동작을 생략할 수 있으므로, 표시 장치의 저소비 전력화를 도모할 수 있다.
도 4에 표시 장치의 구동 방법의 타이밍 차트의 일 예를 나타낸다. 한편, 도 4의 타이밍 차트는 적용할 수 있는 표시 장치의 구동 방법의 일 예로, 이에 한정되는 것은 아니다.
도 4의 타이밍 차트에서, CLK는 기준 신호 발생 수단(18)에서 발생되는 클럭 신호, J_MEM_AP는 판정 데이터 기억 수단(22)의 어드레스 포인트, J_MEM_DATA는 기억된 판정 데이터이다.
기간(p0)에서는, J_MEM_AP가 0이고, 도 2의 판정 데이터에서 J_MEM_DATA는 0이 되고, BLOCK_CNT에 의해 '1'부터 카운트업이 시작된다. 본 실시형태에서는, 서브 화면(A0)은 108개의 게이트선을 가지므로, BLOCK_CNT은, 1~108까지 카운트업한다.
본 실시형태에서는, 판정 데이터가 일치(1)인 경우는, 게이트선 및 소스선이 비선택이 되고, 판정 데이터가 불일치(0)인 경우는, 게이트선 및 소스선이 선택된다. 따라서, 도 4에 나타낸 타이밍 차트에서, J_MEM_DATA가 0인 경우는, J_MEM_AP0~9에 대응하는 Gate_Start_Pulse0~9, 및 Souce_Start_Pulse가 High("H")가 되고, D_inc는 Low("L")이다. J_MEM_DATA가 1인 경우는, Gate_Start_Pulse 및 Souce_Start_Pulse가 Low("L")가 되고, D_inc가 High("H")가 된다.
기간(p0)에서는, J_MEM_DATA는 0이 되므로, Gate_Start_Pulse0 및 Souce_Start_Pulse가 "H"가 되고, 도시하지 않은 화상 데이터 기억 수단의 어드레스 포인터(V_MEM_AP)에 의해 서브 화면(A0)이 선택되고, 화상 데이터(V_DATA)로 F(A0)t+1이 쓰여진다.
한편, 화상 데이터(V_DATA)는 서브 화면(A0)에 포함되는 108개의 게이트선 각각에 대응하여 분할된 A0D0~A0D107으로, 차례대로 쓰여진다.
BLOCK_CNT가 108까지 카운트업된 후에는, BLOCK_LAST가 "H"가 되고, BLOCK_CNT가 0으로 리셋되고, 기간(p1)이 시작된다.
기간(p1)에서는, J_MEM_AP가 1이고, 도 2의 판정 데이터에서 J_MEM_DATA는 1이 되므로, Gate_Start_Pulse1 및 Souce_Start_Pulse는 "L"이 되고, 화상 데이터 (V_DATA)는 쓰여지지 않는다. 또한, BLOCK_CNT는 '0'인 채로 카운트업이 되지 않고, 이어지는 기간(p2)이 시작된다.
이후, 판정 데이터에 기초하여, 화상 데이터의 쓰기가 선택적으로 실시된다.
최종 기간(p9)에서는 J_MEM_AP가 9이고, 도 2의 판정 데이터에서 J_MEM_DATA는 0이 되고, BLOCK_CNT에 의해 '1'부터 카운트업이 시작된다.
J_MEM_DATA는 0이 되므로, Gate_Start_Pulse9 및 Souce_Start_Pulse가 "H"가 되고, 화상 데이터 기억 수단의 어드레스 포인터(V_MEM_AP)에 의해 서브 화면(A9)이 선택되고, 화상 데이터(V_DATA)로 F(A9)t+1이 쓰여진다.
J_MEM_AP가 9인 최종 기간(p9)에서는, FRAME_END가 "H"가 된다. FRAME_END가 "H"일 때, BLOCK_LAST가 "H"가 되면, J_MEM_AP가 0으로 리셋된다.
한편, 화소부에서, 판정 데이터가 일치이고 화상 데이터의 쓰기가 비실시가 된 영역이라도, 일정한 시간마다 화상 데이터의 다시 쓰기 동작(이른바, 리프레쉬 동작)을 하여도 좋다.
이상 나타낸 바와 같이, 화소부에서, 판정 데이터가 일치인 서브 화면에는, 제 2 프레임의 화상 데이터는 쓰여지지 않으며, 제 1 프레임 기간의 표시가 유지된다. 즉, 제 2 프레임 기간에서, 다시 쓰기가 필요한 서브 화면에만 선택적으로 쓰기가 이루어진다. 따라서, 불필요한 쓰기 동작이 생략될 수 있으므로, 표시 장치의 저소비 전력화를 도모할 수 있다.
표시 장치(10)에는, 트랜지스터나 기억 소자 등 각종 반도체 소자를 적용할 수 있다.
트랜지스터는 화소부(11), 나아가 구동 회로(예를 들어, 게이트 구동 회로부(12), 소스 구동 회로부(13), 데이터 기억 수단(14), 판정 및 화상 데이터 처리 수단(15), 게이트 신호 발생 수단(16), 소스 신호 발생 수단(17), 기준 신호 발생 수단(18))으로 이용할 수 있다. 트랜지스터를 갖는 구동 회로(예를 들어, 게이트 구동 회로부(12), 소스 구동 회로부(13))의 일부 또는 전체를, 화소부(11)와 동일한 기판 위에 일체로 형성하고, 시스템 온 패널을 형성할 수 있다.
또한, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 구동 회로(IC(집적 회로)라고도 한다.)를 별도로 형성하고, 화소부(11)가 형성된 기판에 실장하여도 좋다. 별도로 형성한 구동 회로의 접속 방법은, 특별히 한정되는 것은 아니며, COG(Chip On Glass) 방법, 와이어 본딩 방법, 또는 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다.
또한, 구동 회로를 갖는 배선 기판을 형성하고, 배선 기판과 화소부(11)를 FPC(Flexible printed circuit), TAB 테이프, 또는 TCP(Tape Carrier Package)에 의해 접속되고, 배선 기판에서의 각종 신호 및 전위를, 화소부(11)에 공급하는 방식으로 해도 좋다.
트랜지스터의 구조는 특별히 한정되지 않으며, 예를 들어 탑 게이트 구조, 또는 보톰 게이트 구조의 스태거형 및 플레너형 등을 이용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 하나 형성되는 싱글 게이트 구조이어도, 2개 형성되는 더블 게이트 구조 또는 3개 형성되는 트리플 게이트 구조이어도 좋다. 또한, 채널 영역 위아래로 게이트 절연층을 통하여 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트형이어도 좋다.
트랜지스터의 반도체층에 이용할 수 있는 재료의 예를 설명한다.
트랜지스터 등의 반도체 소자가 갖는 반도체층을 형성하는 재료는, 실란이나 게르만으로 대표되는 반도체 재료 가스를 이용한 기상 성장법이나, 스퍼터링법으로 제작되는 비정질(아몰퍼스라고도 한다.) 반도체, 이 비정질 반도체를 광에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 미세 결정(세미 아몰퍼스 또는 마이크로 크리스탈이라고도 한다.) 반도체 등을 이용할 수 있다. 또한, 단결정 반도체나, 유기 반도체 재료를 이용하여도 좋다. 반도체층은 스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등에 의해 성막할 수 있다.
비정질 반도체로는, 대표적으로는 수소화 아몰퍼스 실리콘, 결정성 반도체로는 대표적으로는 폴리 실리콘 등을 들 수 있다. 폴리 실리콘(다결정 실리콘)으로는, 800℃ 이상의 프로세스 온도를 거쳐 형성되는 폴리 실리콘을 주재료로 이용한 이른바 고온 폴리 실리콘이나, 600℃ 이하의 프로세스 온도에서 형성되는 폴리 실리콘을 주재료로 이용한 이른바 저온 폴리 실리콘, 또한 결정화를 촉진하는 원소 등을 이용하여, 비정질 실리콘을 결정화시킨 폴리 실리콘 등을 포함하고 있다. 물론, 미세 결정 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 이용할 수도 있다.
또한, 반도체 재료로는 실리콘(Si), 게르마늄(Ge) 등의 단체 외에 GaAs, InP, SiC, ZnSe, GaN, SiGe 등과 같은 화합물 반도체도 이용할 수 있다.
반도체층으로, 결정성 반도체막을 이용하는 경우, 이 결정성 반도체막의 제작 방법은, 여러 방법(레이저 결정화법, 열 결정화법, 또는 니켈 등의 결정화를 조장하는 원소(촉매 원소, 금속 원소라고도 한다.)를 이용한 열 결정화법 등)을 이용하면 된다.
반도체층에 대해, 트랜지스터의 역치 전압을 제어하기 위해 미량의 불순물 원소(보론 또는 인 등)를 첨가하여도 좋다.
이와 같이, 본 실시형태에서, 보다 저소비 전력화가 달성된 고기능의 표시 장치를 제공할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 명세서에 개시하는 표시 장치에 적용할 수 있는 트랜지스터의 예를 나타낸다.
도 5(A) 내지 도 5(D)에 트랜지스터의 단면 구조의 일 예를 나타낸다.
도 5(A)에 나타낸 트랜지스터(410)는, 보톰 게이트 구조의 박막 트랜지스터의 하나로, 역스태거형 박막 트랜지스터라고도 한다.
트랜지스터(410)는, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(410)를 덮고, 산화물 반도체층(403)에 적층하는 절연층(407)이 형성된다. 절연층(407) 위에는 추가로 보호 절연층(409)이 형성된다.
도 5(B)에 나타낸 트랜지스터(420)는, 채널 보호형(채널 스톱형이라고도 한다.)이라 불리는 보톰 게이트 구조의 하나이고 역스태거형 박막 트랜지스터라고도 한다.
트랜지스터(420)는, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 산화물 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮고, 보호 절연층(409)이 형성된다.
도 5(C)에 나타낸 트랜지스터(430)는, 보톰 게이트형의 박막 트랜지스터이고, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 트랜지스터(430)를 덮고, 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 추가로 보호 절연층(409)이 형성되어 있다.
트랜지스터(430)에서는, 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 형성되고, 게이트 절연층(402) 위에 소스 전극층(405a), 드레인 전극층(405b)이 접하여 형성되어 있다. 그리고, 게이트 절연층(402), 및 소스 전극층(405a), 드레인 전극층(405b) 위에 산화물 반도체층(403)이 형성되어 있다.
도 5(D)에 나타낸 트랜지스터(440)는, 탑게이트 구조의 박막 트랜지스터의 하나이다. 트랜지스터(440)는, 절연 표면을 갖는 기판(400) 위에, 절연층(447), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b), 게이트 절연층(402), 게이트 전극층(401)을 포함하고, 소스 전극층(405a), 드레인 전극층(405b)에 각각 배선층(446a), 배선층(446b)이 접하여 형성되어 전기적으로 접속되어 있다.
본 실시형태에서는, 반도체층으로 산화물 반도체층(403)을 이용한다.
산화물 반도체층(403)으로는, 사원계 금속 산화물인 In-Sn-Ga-Zn-O막이나, 삼원계 금속 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 이원계 금속 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막이나, 일원계 금속 산화물인 In-O막, Sn-O막, Zn-O막 등의 산화물 반도체층을 이용할 수 있다. 또한, 상기 산화물 반도체층에 SiO2를 포함하여도 좋다.
또한, 산화물 반도체층(403)은, InMO3(ZnO)m(m>0)로 표기되는 박막을 이용할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다. InMO3(ZnO)m(m>0)로 표기되는 구조의 산화물 반도체 중, M으로 Ga를 포함하는 구조의 산화물 반도체를, In-Ga-Zn-O계 산화물 반도체라 하며, 그 박막을 상기의 In-Ga-Zn-O막이라고도 부르는 것으로 한다.
산화물 반도체층(403)을 이용한 트랜지스터(410, 420, 430, 440)는, 오프 상태에서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 이미지 데이터 등의 전기 신호의 유지 시간을 길게 할 수 있고, 쓰기 간격도 길게 설정할 수 있다. 따라서, 리프레쉬 동작의 빈도를 작게 할 수 있으므로, 더욱 소비 전력을 억제하는 효과를 높일 수 있다.
또한, 산화물 반도체층(403)을 이용한 트랜지스터(410, 420, 430, 440)는, 비정질 반도체를 이용한 것으로는 비교적 높은 전계 효과 이동도를 얻을 수 있으므로, 고속 구동이 가능하다. 따라서, 표시 장치의 고기능화 및 고속 응답화를 실현할 수 있다.
절연 표면을 갖는 기판(400)으로 사용할 수 있는 기판에 큰 제한은 없으나, 적어도, 후의 가열 처리에 견딜 수 있는 정도의 내열성을 갖고 있을 필요가 있다. 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판을 이용할 수 있다.
또한, 유리 기판으로는, 후의 가열 처리 온도가 높은 경우에는, 변형점이 730℃ 이상인 것을 이용하는 것이 좋다. 또한, 유리 기판에는, 예를 들어, 알루미노 실리케이트 유리, 알루미노 붕규산 유리, 바륨 붕규산 유리 등의 유리 재료가 이용된다. 한편, 실용적인 내열 유리인 산화 붕소(B2O3) 보다 산화 바륨(BaO)을 많이 포함하는 유리 기판을 이용하여도 좋다.
한편, 상기 유리 기판 대신, 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체로 이루어진 기판을 이용하여도 좋다. 그 외에도, 결정화 유리 등을 이용할 수 있다. 또한, 플라스틱 기판 등도 적절히 이용할 수 있다.
보톰 게이트 구조의 트랜지스터(410, 420, 430)에서, 하지막이 되는 절연막을 기판(400)과 게이트 전극층(401) 사이에 형성하여도 좋다. 하지막은, 기판(400)에서의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 또는 산화질화 실리콘막에서 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
게이트 전극층(401)의 재료는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 이용하여, 단층 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(401)의 2층의 적층 구조로는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 또는 구리층 위에 몰리브덴층을 적층한 2층 구조, 또는 구리층 위에 질화 티탄층 또는 질화 탄탈을 적층한 2층 구조, 질화 티탄층과 몰리브덴층을 적층한 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조로는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금 또는 알루미늄과 티탄의 합금과, 질화 티탄층 또는 티탄층을 적층한 구조로 하는 것이 바람직하다. 한편, 투광성을 갖는 도전막을 이용하여 게이트 전극층을 형성할 수도 있다. 투광성을 갖는 도전막으로는, 투광성 도전성 산화물 등을 그 예로 들 수 있다.
게이트 절연층(402)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 단층 또는 적층하여 형성할 수 있다.
게이트 절연층(402)은, 게이트 전극층 측에서 질화 실리콘층과 산화 실리콘층을 적층한 구조로 할 수도 있다. 예를 들어, 제 1 게이트 절연층으로 스퍼터링법에 의해 막후 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로 막후 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x>0))을 적층하여, 막후 100nm의 게이트 절연층으로 한다. 게이트 절연층(402)의 막후는, 트랜지스터에 요구되는 특성에 의해 적절히 설정하면 되며, 350nm 내지 400nm 정도이어도 좋다.
소스 전극층(405a), 드레인 전극층(405b)에 이용하는 도전막으로는, 예를 들어, 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W)에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이거나, 상술한 원소를 조합한 합금막 등을 이용할 수 있다. 또한, 알루미늄(Al), 구리(Cu) 등의 금속층의 하측 또는 상측의 한쪽 또는 양쪽에 크롬(Cr), 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W) 등의 고융점 금속층을 적층시킨 구성이어도 좋다. 또한, 실리콘(Si), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc), 이트륨(Y) 등 알루미늄(Al)막에 생기는 힐록(hillocks)이나 위스커(whiskers)의 발생을 방지하는 원소가 첨가되어 있는 알루미늄(Al) 재료를 이용함으로써 내열성을 향상시킬 수 있게 된다.
소스 전극층(405a), 드레인 전극층(405b)에 접속하는 배선층(446a), 배선층(446b)과 같은 도전막도, 소스 전극층(405a), 드레인 전극층(405b)과 마찬가지의 재료를 이용할 수 있다.
또한, 소스 전극층(405a), 드레인 전극층(405b)은, 단층 구조이어도 좋으며, 2층 이상의 적층 구조이어도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 2층 구조, 티탄(Ti)막과, 이 티탄(Ti)막 위에 겹치도록 알루미늄막을 적층하고, 또한 그 위에 티탄(Ti)막을 성막하는 3층 구조 등을 들 수 있다.
또한, 소스 전극층(405a), 드레인 전극층(405b)(이와 동일한 층으로 형성되는 배선층을 포함)이 되는 도전막으로는 도전성의 금속 산화물로 형성하여도 좋다. 도전성의 금속 산화물로는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화인듐 산화주석 합금(In2O3-SnO2, ITO로 약기한다), 산화인듐 산화아연 합금(In2O3-ZnO) 또는 상기 금속 산화물 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 이용할 수 있다.
절연층(407, 427, 447), 보호 절연층(409)으로는, 산화 절연막, 또는 질화 절연막 등의 무기 절연막을 적절히 이용할 수 있다.
절연층(407, 427, 447)은, 대표적으로는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막 등의 무기 절연막을 이용할 수 있다.
보호 절연층(409)은, 질화 실리콘막, 질화 알루미늄막, 질화산화 실리콘막, 질화산화 알루미늄막 등의 무기 절연막을 이용할 수 있다.
또한, 보호 절연층(409) 위에 트랜지스터 기인의 표면 요철을 저감하기 위해 평탄화 절연막을 형성하여도 좋다. 평탄화 절연막으로는, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 이용할 수 있다. 또한 상기 유기 재료 외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 보론 유리) 등을 이용할 수 있다. 한편, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성하여도 좋다.
한편, 도 5(A) 내지 도 5(D)의 트랜지스터의 반도체층 이외의 구성 요소(기판, 게이트 전극층, 게이트 절연층, 소스 전극층, 드레인 전극층, 배선층, 절연층 등), 및 구조는 실시형태 1에 나타낸 다른 반도체 재료를 반도체층으로 포함하는 트랜지스터에도 적절히 적용할 수 있다.
이와 같이, 본 실시형태에서, 산화물 반도체층을 포함하는 트랜지스터를 이용함으로써, 추가로 저소비 전력화가 달성된 고기능의 표시 장치를 제공할 수 있다.
(실시형태 3)
본 실시형태는, 산화물 반도체층을 포함하는 트랜지스터, 및 제작 방법의 일 예를 도 6을 이용하여 자세히 설명한다. 상기 실시형태와 동일 부분 또는 동일한 기능을 갖는 부분, 및 공정은, 상기 실시형태와 동일하게 행할 수 있고, 반복되는 설명은 생략한다. 또한 동일한 부분의 상세한 설명은 생략한다.
도 6(A) 내지 (E)에 트랜지스터의 단면 구조의 일 예를 나타낸다. 도 6(A) 내지 (E)에 나타낸 트랜지스터(310)는, 도 5(A)에 나타낸 트랜지스터(410)와 동일한 보톰 게이트 구조의 역스태거형 박막 트랜지스터이다.
본 실시형태의 반도체층에 이용하는 산화물 반도체는, n형 불순물인 수소를 산화물 반도체에서 제거하고, 산화물 반도체의 주성분 이외의 불순물이 최대한 포함되지 않도록 고순도화함으로써 진성(i형)으로 하고, 또는 무한대로 진성(i형)에 가깝게 한 것이다. 즉, 불순물을 첨가하여 i형화하는 것이 아니라, 수소나 물 등의 불순물을 최대한 제거함으로써, 고순도화된 i형(진성 반도체) 또는 무한대로 이에 가까운 것을 특징으로 한다. 따라서, 트랜지스터(310)가 갖는 산화물 반도체층은, 고순도화 및 전기적으로 i형(진성)화된 산화물 반도체층이다.
또한, 고순도화된 산화물 반도체 중에는 캐리어가 매우 낮고(0에 가까움), 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게는 1×1011/cm3 미만이다.
산화물 반도체 중에 캐리어가 매우 낮으므로, 트랜지스터의 역방향 바이어스를 가했을 때의 전류 전압 특성에서는, 오프 전류를 적게 할 수 있다. 오프 전류는 적으면 적을수록 바람직하다.
구체적으로는, 상술한 산화물 반도체층을 구비하는 트랜지스터는, 채널 폭 1㎛당 오프 전류를 10aA/㎛(1×10-17A/㎛) 이하, 나아가 1aA/㎛(1×10-18A/㎛) 이하로 할 수 있다.
한편, 트랜지스터의 오프 전류가 흐르기 어려운 정도를 오프 저항율로 나타낼 수 있다. 오프 저항율이란, 트랜지스터가 오프일 때의 채널 형성 영역의 저항율이고, 오프 저항율은 오프 전류에서 산출할 수 있다.
구체적으로는, 오프 전류와 드레인 전압의 값을 알 수 있으면 옴의 법칙에서 트랜지스터가 오프일 때의 저항값(오프 저항(R))을 산출할 수 있다. 그리고 채널 형성 영역의 단면적(A)과 채널 형성 영역의 길이(소스 드레인 전극 간의 거리에 상당)(L)을 알면 ρ=RA/L의 식(R은 오프 저항)에서 오프 저항율(ρ)을 산출할 수 있다.
여기서, 단면적(A)은, 채널 형성 영역의 막후를 d로 하고, 채널 폭을 W로 했을 때, A=dW에서 산출할 수 있다. 또한, 채널 형성 영역의 길이(L)는 채널 길이(L)이다. 이상과 같이, 오프 전류에서 오프 저항율을 산출할 수 있다.
본 실시형태의 산화물 반도체층을 구비하는 트랜지스터의 오프 저항율은 1×109Ω·m 이상이 바람직하고, 나아가 1×1010Ω·m 이상이 더욱 바람직하다.
오프 상태에서의 전류값(오프 전류값)이 매우 작은 트랜지스터를 실시형태 1의 화소부에서의 트랜지스터로 이용함으로써, 정지화 영역에서의 리프레쉬 동작을 적은 화상 데이터의 쓰기 횟수로 행할 수 있다.
또한, 상술한 산화물 반도체층을 구비하는 트랜지스터(310)는 온 전류의 온도 의존성이 거의 보이지 않고, 오프 전류도 매우 작은 상태 그대로이다.
이하, 도 6(A) 내지 도 6(E)를 이용하여, 기판(305) 위에 트랜지스터(310)를 제작하는 공정을 설명한다. 트랜지스터(310)는, 기판(305) 위에, 게이트 전극층(311), 게이트 절연층(307), 산화물 반도체층(331), 소스 전극층(315a) 및 드레인 전극층(315b)을 포함한다. 또한, 트랜지스터(310)를 덮고, 산화물 반도체층(331)에 적층하는 절연층(316)이 형성되어 있다. 절연층(316) 위에는 추가로 보호 절연층(306)이 형성되어 있다.
먼저, 절연 표면을 갖는 기판(305) 위에 도전막을 형성한 후, 제 1 포토 리소그래피 공정에 의해 게이트 전극층(311)을 형성한다. 한편, 레지스트 마스크를 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
절연 표면을 갖는 기판(305)은, 실시형태 2에 나타낸 기판(400)과 동일한 기판을 이용할 수 있다. 본 실시형태에서는 기판(305)으로 유리 기판을 이용한다.
하지막이 되는 절연막을 기판(305)과 게이트 전극층(311) 사이에 형성하여도 좋다. 하지막은, 기판(305)에서의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 또는 산화질화 실리콘막에서 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
또한, 게이트 전극층(311)의 재료는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 이용하여, 단층 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(311)의 2층의 적층 구조로는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 위에 몰리브덴층을 적층한 2층의 적층 구조, 구리층 위에 질화 티탄층 또는 질화 탄탈을 적층한 2층의 적층 구조, 질화 티탄층과 몰리브덴층을 적층한 2층의 적층 구조, 또는 질화 텅스텐층과 텅스텐층의 2층의 적층 구조로 하는 것이 바람직하다. 3층의 적층 구조로는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금 또는 알루미늄과 티탄의 합금과, 질화 티탄층 또는 티탄층을 적층한 구조로 하는 것이 바람직하다.
이어서, 게이트 전극층(311) 위에 게이트 절연층(307)을 형성한다.
게이트 절연층(307)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 단층 또는 적층하여 형성할 수 있다. 예를 들어, 스퍼터링법에 의해 산화 실리콘막을 성막하는 경우에는, 타겟으로 실리콘 타겟 또는 석영 타겟을 이용하고, 스퍼터링 가스로 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 행한다.
본 실시형태의 산화물 반도체는, 불순물이 제거되고, i형화 또는 실질적으로 i형화된 산화물 반도체를 이용한다. 이와 같은 고순도화된 산화물 반도체는 계면 준위, 계면 전하에 대해 매우 민감하므로, 산화물 반도체층과 게이트 절연층 사이의 계면은 중요하다. 이로 인해 고순도화된 산화물 반도체층에 접하는 게이트 절연층은, 고품질화가 요구된다.
예를 들어, μ파(2.45GHz)를 이용한 고밀도 플라즈마 CVD는, 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체층과 고품질 게이트 절연층이 밀접함으로써, 계면 준위를 저감하여 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연층(307)으로 양질의 절연층을 형성할 수 있는 것이면, 스퍼터링법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수 있다. 또한, 성막 후의 열처리에 의해 게이트 절연층(307)의 막질, 산화물 반도체층과의 계면 특성이 개질되는 절연층이어도 좋다. 어떠한 경우든, 게이트 절연층(307)으로서 막질이 양호한 것은 물론, 산화물 반도체층과의 계면 준위 밀도를 저감하고, 양호한 계면을 형성할 수 있는 것이면 된다.
게이트 절연층(307)은, 게이트 전극층(311) 측에서 질화물 절연층과, 산화물 절연층과의 적층 구조로 할 수도 있다. 예를 들어, 제 1 게이트 절연층으로 스퍼터링법에 의해 막후 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로 막후 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x>0))을 적층하여, 막후 100nm의 게이트 절연층으로 한다. 게이트 절연층의 막후는, 트랜지스터에 요구되는 특성에 의해 적절히 설정하면 되고 350nm 내지 400nm 정도이어도 좋다.
또한, 게이트 절연층(307), 후에 성막하는 산화물 반도체막(330)에 수소, 수산기 및 수분이 되도록 포함되지 않도록 하기 위해, 성막의 전처리를 행하는 것이 바람직하다. 성막의 전처리로는, 스퍼터링 장치의 예비 가열실에서 게이트 전극층(311)이 형성된 기판(305), 또는 게이트 절연층(307)까지 형성된 기판(305)을 예비 가열하면 된다. 이에 따라, 기판(305)에 흡착한 수소, 수분 등의 불순물을 탈리하여 배기한다. 한편, 예비 가열실에 형성하는 배기 수단은 크라이오 펌프가 바람직하다. 한편, 이 예비 가열 처리는 생략할 수도 있다. 또한, 이 예비 가열은, 절연층(316)의 성막 전에, 소스 전극층(315a) 및 드레인 전극층(315b)까지 형성된 기판(305)에도 마찬가지로 행하여도 좋다.
본 실시형태에서는, 게이트 절연층(307)으로 플라즈마 CVD법에 의해 막후 100nm의 산화질화 실리콘층을 형성한다.
이어서, 게이트 절연층(307) 위에, 막후 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 산화물 반도체막(330)을 형성한다(도 6(A) 참조).
한편, 산화물 반도체막(330)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행하고, 게이트 절연층(307)의 표면에 부착되어 있는 가루형 물질(파티클, 먼지라고도 한다.)을 제거하는 것이 바람직하다. 역스퍼터링이란, 타겟 측에 전압을 인가하지 않고, 아르곤 분위기 하에서 기판 측에 RF 전원을 이용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 한편, 아르곤 분위기 대신 질소, 헬륨, 산소 등을 이용하여도 좋다.
산화물 반도체막(330)은, 사원계 금속 산화물인 In-Sn-Ga-Zn-O막이나, 삼원계 금속 산화물인 In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막이나, 이원계 금속 산화물인 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막이나, 일원계 금속 산화물인 In-O막, Sn-O막, Zn-O막 등을 이용할 수 있다. 또한, 상기 산화물 반도체막에 SiO2를 포함하여도 좋다. 본 실시형태에서는, 산화물 반도체막(330)으로 In-Ga-Zn-O계 산화물 타겟을 이용하여 스퍼터링법에 의해 성막한다. 이 단계에서의 단면도가 도 6(A)에 상당한다. 또한, 산화물 반도체막(330)은, 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기 하에서 스퍼터링법에 의해 형성할 수 있다.
산화물 반도체막(330)을 스퍼터링법으로 제작하기 위한 타겟으로는, 예를 들어, 조성비로, In2O3:Ga2O3:ZnO=1:1:1[mol수비] 등을 이용할 수 있다. 또한, 이 외에도, In2O3:Ga2O3:ZnO=1:1:2[mol수비], 또는 In2O3:Ga2O3:ZnO=1:1:4[mol수비]의 조성비를 갖는 타겟을 이용하여도 좋다. 산화물 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9%이다. 충전율이 높은 산화물 타겟을 이용함으로써, 성막한 산화물 반도체막(330)은 치밀한 막이 된다.
산화물 반도체막(330)을, 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도수 ppm 정도, 농도수 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 처리실 내에 기판을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판을 가열하면서 성막함으로써, 성막한 산화물 반도체막(330)에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 이용하여 기판(305) 위에 산화물 반도체막(330)을 성막한다. 처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티탄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로는, 터보 펌프에 콜드 트랩을 구비한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되므로, 이 성막실에서 성막한 산화물 반도체막(330)에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일 예로는, 기판과 타겟 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기 하의 조건이 적용된다. 한편, 펄스 직류(DC) 전원을 이용하면, 성막 시에 발생하는 가루형 물질(파티클, 먼지라고도 한다.)을 경감할 수 있고, 막후 분포도 균일해지므로 바람직하다. 한편, 적용하는 산화물 반도체 재료에 따라 적절한 두께는 다르며, 재료에 따라 적절히 두께를 선택하면 된다.
이어서, 산화물 반도체막(330)을 제 2 포토 리소그래피 공정에 의해 섬모양의 산화물 반도체층으로 가공한다. 또한, 섬모양의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
또한, 게이트 절연층(307)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(330) 가공 시에 동시에 행할 수 있다.
한편, 여기서의 산화물 반도체막(330)의 에칭은, 건식 에칭이어도 습식 에칭이어도 좋으며, 양쪽 모두를 이용하여도 좋다.
건식 에칭에 이용하는 에칭 가스로는, 염소를 포함하는 가스(염소계 가스, 예를 들어 염소(Cl2), 삼염화 붕소(BCl3), 사염화 규소(SiCl4), 사염화 탄소(CCl4) 등)가 바람직하다.
또한, 불소를 포함하는 가스(불소계 가스, 예를 들어 사불화 탄소(CF4), 육불화 유황(SF6), 삼불화 질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화 수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스, 등을 이용할 수 있다.
건식 에칭법으로는, 평행평판형 RIE(Reactive Ion Etching)법이나, ICP(Inductively Coupled Plasma:유도결합형 플라즈마) 에칭법을 이용할 수 있다. 원하는 가공 형상으로 에칭할 수 있도록, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판 측의 전극에 인가되는 전력량, 기판 측의 전극 온도 등)을 적절히 조절한다.
습식 에칭에 이용하는 에칭액으로는, 인산과 초산과 질산을 섞은 용액 등을 이용할 수 있다. 또한, ITO07N(칸토 카가꾸)를 이용하여도 좋다.
또한, 습식 에칭 후의 에칭액은 에칭된 재료와 함께 세척에 의해 제거된다. 이 제거된 재료를 포함하는 에칭액의 폐액을 정제하여, 포함되는 재료를 재이용하여도 좋다. 이 에칭후의 폐액에서 산화물 반도체막에 포함되는 인듐 등의 재료를 회수하여 재이용함으로써, 자원을 유효하게 활용하여 저비용화할 수 있다.
원하는 가공 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
이어서, 산화물 반도체층에 제 1 가열 처리를 한다. 이 제 1 가열 처리에 의해 산화물 반도체층의 탈수화 또는 탈수소화를 행할 수 있다. 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기에서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체층에 대해 질소 분위기 하 450℃에서 1 시간의 가열 처리를 한다. 그 후, 대기에 접하지 않도록 함으로써, 산화물 반도체층으로의 물이나 수소의 재혼입을 방지하여, 산화물 반도체층(331)을 얻는다(도 6(B) 참조).
한편, 가열 처리 장치는 전기로에 한정되지 않으며, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 구비하여도 좋다. 예를 들어, LRTA(Lamp Rapid Thermal Anneal) 장치, GRTA(Gas Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논아크 램프, 카본아크 램프, 고압나트륨 램프, 고압수은 램프 등의 램프에서 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 이용하여 가열 처리를 하는 장치이다. 기체에는, 아르곤 등의 희가스, 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들어, 제 1 가열처리로, 650℃~700℃의 고온으로 가열한 불활성 가스 중에 기판을 이동시켜서 넣고, 수분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스 중에서 꺼내는 GRTA를 행하여도 좋다. GRTA를 이용하면 단시간에 고온 가열 처리가 가능하게 된다.
한편, 제 1 가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상, (즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다.
또한, 탈수화 또는 탈수소화 가열처리로 산화물 반도체층을 가열하고, 동일한 로에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(이슬점이 -40℃ 이하, 바람직하게는 -60℃ 이하)를 도입하여 냉각하여도 좋다. 산소 가스 또는 N2O 가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상, (즉 산소 가스 또는 N2O 가스 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다. 탈수화 또는 탈수소화 처리에 의한 불순물의 배제 공정에 의해 동시에 감소하게 된 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 산화물 반도체층을 고순도화 및 전기적으로 i형(진성)화한다.
또한, 산화물 반도체층의 제 1 가열 처리는, 섬모양의 산화물 반도체층으로 가공하기 전의 산화물 반도체막(330)에 행할 수도 있다. 이 경우에는, 제 1 가열 처리 후에, 가열 장치에서 기판을 꺼내, 포토 리소그래피 공정을 행한다.
산화물 반도체층에 대한 탈수화, 탈수소화 효과를 발휘하는 가열 처리는, 산화물 반도체층 성막 후, 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 적층시킨 후, 소스 전극층 및 드레인 전극층 위에 절연층을 형성한 후, 중 어느 단계에서 행하여도 좋다. 또한 몇 번 행하여도 좋다.
또한, 게이트 절연층(307)에 컨택트 홀을 형성하는 경우, 이 공정은 산화물 반도체막(330)에 탈수화 또는 탈수소화 처리를 행하기 전이어도 행한 후여도 좋다.
이어서, 게이트 절연층(307), 및 산화물 반도체층(331) 위에, 소스 전극층 및 드레인 전극층(이와 동일한 층으로 형성되는 배선을 포함)이 되는 도전막을 형성한다. 도전막은 스퍼터링법이나 진공 증착법으로 형성하면 된다. 소스 전극층 및 드레인 전극층(이와 동일한 층으로 형성되는 배선을 포함)이 되는 도전막의 재료로는, 알루미늄(Al), 크롬(Cr), 구리(Cu), 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W)에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 이용할 수 있다. 또한, 알루미늄(Al), 구리(Cu) 등의 금속층의 하측 또는 상측의 한쪽 또는 양쪽에 크롬(Cr), 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W) 등의 고융점 금속층을 적층시킨 구성으로 하여도 좋다. 또한, 실리콘(Si), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc), 이트륨(Y) 등 알루미늄(Al)막에 생기는 힐록이나 위스커의 발생을 방지하는 원소가 첨가되어 있는 알루미늄(Al) 재료를 이용함으로써 내열성을 향상시킬 수 있게 된다.
또한, 도전막은, 단층 구조이어도, 2층 이상의 적층 구조이어도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 2층 구조, 티탄(Ti)막과, 이 티탄(Ti)막 위에 겹쳐서 알루미늄막을 적층하고, 나아가 그 위에 티탄(Ti)막을 성막하는 3층 구조 등을 들 수 있다.
또한, 도전막은 도전성의 금속 산화물로 형성하여도 좋다. 도전성의 금속 산화물로는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연 (ZnO), 산화인듐 산화주석 합금(In2O3-SnO2, ITO로 약기한다), 산화인듐 산화아연 합금(In2O3-ZnO) 또는 상기 금속 산화물 재료에 실리콘 또는 산화 실리콘을 포함시킨 것을 이용할 수 있다.
도전막 형성 후에 가열 처리를 하는 경우에는, 이 가열 처리에 견디는 내열성을 도전막에 갖게 하는 것이 바람직하다.
제 3 포토 리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭하여 소스 전극층(315a), 드레인 전극층(315b)을 형성한 후, 레지스트 마스크를 제거한다(도 6(C) 참조).
제 3 포토 리소그래피 공정에서의 레지스트 마스크 형성 시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 된다. 산화물 반도체층(331) 위에서 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부의 간격 폭에 의해 후에 형성되는 트랜지스터의 채널 길이(L)가 결정된다. 한편, 채널 길이 L=25nm 미만의 노광을 행하는 경우에는, 수 nm~수 10nm로 매우 파장이 짧은 초자외선(Extreme Ultraviolet)을 이용하여 제 3 포토 리소그래피 공정에서의 레지스트 마스크 형성 시의 노광을 행하면 된다. 초자외선에 의한 노광은, 해상도가 높고 초점 심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm 이하로 하는 것도 가능하고, 회로의 동작 속도를 고속화할 수 있고, 나아가 오프 전류값이 매우 작으므로, 저소비 전력화도 도모할 수 있다.
한편, 도전막의 에칭 시에, 제 3 포토 리소그래피 공정에서는, 산화물 반도체층(331)은 일부만이 에칭되고, 홈부(요부)를 갖는 산화물 반도체층이 되는 경우도 있다. 산화물 반도체층(331)이 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는, 도전막으로 티탄(Ti)막을 이용하여, 산화물 반도체층(331)에는 In-Ga-Zn-O계 산화물 반도체를 이용하였으므로, 에천트로 암모니아과수(31중량% 과산화수소수:28중량% 암모니아수:물=5:2:2)를 이용한다.
한편, 소스 전극층(315a), 드레인 전극층(315b)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토 마스크를 사용하지 않으므로, 제조 비용을 저감할 수 있다.
또한, 포토 리소그래피 공정에서 이용하는 포토 마스크수 및 공정수를 삭감하기 위해, 투과한 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 행하여도 좋다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막후를 갖는 형상이 되고, 에칭을 행함으로써 더욱 형상을 변형할 수 있으므로, 다른 패턴으로 가공하는 복수의 에칭 공정에 이용할 수 있다. 이에 의해, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고, 대응하는 포토 리소그래피 공정도 삭감할 수 있으므로, 공정의 간략화가 가능하게 된다.
이어서, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행하여, 노출되어 있는 산화물 반도체층의 표면에 부착한 흡착수 등을 제거하여도 좋다.
플라즈마 처리를 한 경우, 대기에 접하지 않고, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 절연층(316)을 형성한다.
절연층(316)은, 적어도 1nm 이상의 막후로 하고, 스퍼터링법 등, 절연층(316)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 이용하여 형성할 수 있다. 절연층(316)에 수소가 포함되면, 이 수소의 산화물 반도체층으로의 침입, 또는 수소가 산화물 반도체층 중의 산소를 빼내는 일이 발생하여 산화물 반도체층의 백채널이 저저항화(n형화)하게 되어, 기생 채널이 형성될 우려가 있다. 따라서, 절연층(316)은 가능한한 수소를 포함하지 않는 막이 되도록, 성막 방법으로 수소를 이용하지 않는 것이 중요하다.
본 실시형태에서는, 절연층(316)으로 막후 200nm의 산화 실리콘막을, 스퍼터링법을 이용하여 성막한다. 성막 시의 기판 온도는, 실온 이상 300℃ 이하로 하면 되고, 본 실시형태에서는 100℃로 한다. 산화 실리콘막의 스퍼터링법에 의한 성막은, 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기 하에서 행할 수 있다. 또한, 타겟으로 산화 실리콘 타겟 또는 실리콘 타겟을 이용할 수 있다. 예를 들어, 실리콘 타겟을 이용하여, 산소, 및 질소 분위기 하에서 스퍼터링법에 의해 산화 실리콘막을 형성할 수 있다. 산화물 반도체층에 접하여 형성하는 절연층(316)에는, 수분이나, 수소 이온이나, OH- 등의 불순물을 포함하지 않고, 이들이 외부에서 침입하는 것을 막는 무기 절연막을 이용한다. 대표적으로는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막 등을 이용한다.
이 경우에서, 처리실 내의 잔류 수분을 제거하면서 절연층(316)을 성막하는 것이 바람직하다. 산화물 반도체층(331) 및 절연층(316)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티탄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로는, 터보 펌프에 콜드 트랩을 구비한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물 등이 배기되므로, 이 성막실에서 성막한 절연층(316)에 포함되는 불순물의 농도를 저감할 수 있다.
절연층(316)을, 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 수 ppm 정도, 농도 수 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서, 불활성 가스 분위기 하, 또는 산소 가스 분위기 하에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)를 한다. 예를 들어, 질소 분위기 하에서 250℃, 1 시간의 제 2 가열 처리를 한다. 제 2 가열 처리를 하면, 산화물 반도체층(331)의 일부(채널 형성 영역)가 절연층(316)과 접한 상태로 가열된다.
이상의 공정을 거침으로써, 성막 후의 산화물 반도체막에 대해 탈수화 또는 탈수소화를 위한 가열 처리를 행할 수 있다. 이에 따라, 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 한다.) 등의 불순물을 산화물 반도체층에서 의도적으로 배제하고, 또한 불순물의 배제 공정에 의해 동시에 감소하게 되는 산화물 반도체를 구성하는 주성분 재료인 산소를 공급할 수 있다. 따라서, 산화물 반도체층은 고순도화 및 전기적으로 i형(진성)화한다.
특히, 질소, 또는 희가스 등의 불활성 가스 분위기 하에서 탈수화 또는 탈수소화를 위한 가열 처리를 한 경우, 산소 결손에 의해 가열 처리 후의 산화 반도체층은 n형화하여 저저항화되나, 본 실시형태와 같이, 산화물 반도체층(331)에 접하여 절연층(316)을 형성하고, 가열함으로써, 산화물 반도체층(331) 중 절연층(316)에 접하는 부분에 선택적으로 산소를 공급할 수 있다. 이 부분은 i형이 되고, 채널 형성 영역으로 이용하는데 적합하다. 이 경우, 직접 절연층(316)과 접하지 않는 소스 전극층(315a) 또는 드레인 전극층(315b)과 겹치는 산화물 반도체층(331)의 일부 영역은, n형 그대로이므로, 자기 정합적으로, 고저항 소스 영역 또는 고저항 드레인 영역이 형성되게 된다. 이와 같은 구성이면 게이트 전극층(311)과 드레인 전극층(315b) 사이에 고전계가 인가되어도 고저항 드레인 영역이 버퍼가 되어 국소적인 고전계가 인가되지 않아, 트랜지스터의 내압을 향상시킬 수 있다.
이상의 공정에서 트랜지스터(310)가 형성된다(도 6(D) 참조).
또한, 절연층(316)에 결함을 많이 포함하는 산화 실리콘층을 이용하면, 산화 실리콘층 형성 후의 가열 처리에 의해 산화물 반도체층 중에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 절연층(316)에 확산시키고, 산화물 반도체층 중에 포함되는 이 불순물을 더욱 저감시키는 효과를 갖는다.
절연층(316) 위에 추가로 보호 절연층을 형성하여도 좋다. 예를 들어, RF 스퍼터링법을 이용하여 질화 실리콘막을 형성한다. RF 스퍼터링법은 양산성이 좋으므로, 보호 절연층의 성막 방법으로 바람직하다. 보호 절연층은, 수소, 수분, 수산기 또는 수소화물 등의 불순물을 포함하지 않고, 이들이 외부에서 침입하는 것을 막는 무기 절연막을 이용하고, 질화 실리콘막, 질화 알루미늄막, 질화산화 실리콘막, 질화산화 알루미늄막 등을 이용한다. 본 실시형태에서는, 보호 절연층으로 보호 절연층(306)을, 질화 실리콘막을 이용하여 형성한다(도 6(E) 참조).
본 실시형태에서는, 보호 절연층(306)으로, 절연층(316)까지 형성된 기판(305)을 100℃~400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도의 질소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 질화 실리콘막을 성막한다. 이 경우에도, 절연층(316)과 마찬가지로, 처리실 내의 잔류 수분을 제거하면서 보호 절연층(306)을 성막하는 것이 바람직하다.
보호 절연층의 형성 후, 추가로 대기중, 100℃ 이상 200℃ 이하, 1 시간 이상 30 시간 이하에서 가열 처리를 하여도 좋다. 이 가열 처리는 일정한 가열 온도를 유지하여 가열하여도 좋으며, 실온에서 100℃ 이상 200℃ 이하의 가열 온도로의 승온과, 가열 온도에서 실온까지의 강온을 복수회 반복하여 행하여도 좋다. 또한, 이 가열 처리를, 절연층(316) 형성 전에, 감압 하에서 행하여도 좋다. 감압 하에서 가열 처리를 하면, 가열 시간을 단축할 수 있다.
또한, 보호 절연층(306) 위에 평탄화를 위한 평탄화 절연층을 형성하여도 좋다.
이와 같이, 본 실시형태를 이용하여 제작한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터를 이용함으로써, 더욱 저소비 전력화가 달성되고, 고기능 및 고신뢰성의 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
상기 실시형태 2 또는 3에서 일 예를 도시한 트랜지스터를 화소부, 나아가 구동 회로에 이용하여, 실시형태 1에서 나타낸 표시 장치(표시 기능을 갖는 반도체 장치)를 제작할 수 있다. 또한, 트랜지스터를 갖는 구동 회로의 일부 또는 전체를, 화소부와 동일한 기판 위에 일체로 형성하고, 시스템 온 패널을 형성할 수 있다.
실시형태 1에서 나타낸 표시 장치는 표시 소자를 갖는다. 표시 소자로는 액정 소자(액정 표시 소자라고도 한다.), 발광 소자(발광 표시 소자라고도 한다.)를 이용할 수 있다. 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주로 포함하며, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
또한, 표시 장치는, 표시 소자가 봉지된 상태에 있는 패널과, 이 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
한편, 본 명세서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치 포함)을 가리킨다. 또한, 커넥터, 예를 들어 FPC 또는 TAB 테이블 또는 TCP가 부착된 모듈, TAB 테이프나 TCP 앞에 프린트 배선판이 형성된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
표시 장치의 일 형태에 상당하는 표시 패널로는, 예를 들어, 트랜지스터, 및 표시 소자를, 제 1 기판과, 제 2 기판 사이에 씰재에 의해 봉지한 표시 패널을 들 수 있다.
구체적으로는, 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로를 둘러싸도록 하여 씰재를 형성하고, 화소부 및 주사선 구동 회로 위에 제 2 기판을 형성한다. 이에 따라, 화소부 및 주사선 구동 회로는, 제 1 기판과 씰재와 제 2 기판에 의해, 표시 소자와 함께 봉지할 수 있다. 또한 제 1 기판 위의 씰재에 의해 둘러싸인 영역과는 다른 영역에, 별도로 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로를 실장할 수 있다.
한편, 별도로 형성한 구동 회로의 접속 방법은, 특별히 한정되는 것은 아니며, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 이용할 수 있다.
또한 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는, 트랜지스터를 복수 가지며, 이 트랜지스터로, 실시형태 2 또는 3에서 일 예를 나타낸 트랜지스터를 적용할 수 있다.
표시 소자로, 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용한다. 이들 액정 재료는, 조건에 의해, 콜레스테르상, 스메틱상, 큐빅상, 카이럴네마틱상, 등방상 등을 나타낸다.
또한, 배향막을 이용하지 않는 블루상을 나타낸 액정을 이용하여도 좋다. 블루상은 액정상의 하나로, 콜레스테르 액정을 승온해 가면, 콜레스테르 상에서 등방상으로 전이되기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현하므로, 온도 범위를 개선하기 위해 5중량% 이상의 카이럴제를 혼합한 액정 조성물을 이용하여 액정층으로 이용한다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이므로 배향 처리가 불필요하고, 시야각 의존성이 적다. 또한 배향막을 형성하지 않아도 좋으므로 러빙 처리도 불필요해져, 러빙 처리에 의해 일어나는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정표시 장치의 생산성을 향상시킬 수 있게 된다. 특히, 실시형태 3에서 나타낸 산화물 반도체층을 이용하는 트랜지스터는, 정전기의 영향에 의해 트랜지스터의 전기적인 특성이 현저하게 변동하여 설계 범위를 벗어날 우려가 있다. 따라서, 산화물 반도체층을 이용하는 트랜지스터를 갖는 액정 표시 장치에 블루상의 액정 재료를 이용하는 것이 더욱 효과적이다.
또한, 액정 재료의 고유 저항은, 1×109Ω·cm 이상이고, 바람직하게는 1×1011Ω·cm 이상이고, 더욱 바람직하게는 1×1012Ω·cm 이상이다. 한편, 본 명세서에서의 고유 저항값은, 20℃에서 측정한 값으로 한다.
액정 표시 장치에 형성되는 유지 용량의 크기는, 화소부에 배치되는 트랜지스터의 리크 전류 등을 고려하여, 소정 기간 동안 전하를 유지할 수 있도록 설정된다. 유지 용량의 크기는, 트랜지스터의 오프 전류 등을 고려하여 설정하면 된다. 실시형태 3에 나타낸 고순도의 산화물 반도체층을 갖는 트랜지스터를 이용함으로써, 각 화소에서의 액정 용량에 대해 1/3 이하, 바람직하게는 1/5 이하의 용량의 크기를 갖는 유지 용량을 형성하면 충분하다.
한편, 실시형태 1에 나타낸 바와 같이, 정지화 영역에서도, 유지 기간 중의 액정 소자에 인가되어 있는 전압의 유지율을 고려하여, 적절히 리프레쉬 동작하여도 좋다. 예를 들어, 액정 소자의 화소 전극에 신호를 기입한 직후에서의 전압의 값(초기값)에 대해 소정의 레벨까지 전압이 내려간 타이밍에서 리프레쉬 동작을 하면 된다. 소정의 레벨로 하는 전압은, 초기값에 대해 눈부심을 느끼지 않을 정도로 설정하는 것이 바람직하다. 구체적으로는, 초기값에 대해 10% 낮은 상태, 바람직하게는 3% 낮은 상태가 될 때마다, 리프레쉬 동작(다시 쓰기)을 하는 것이 바람직하다.
액정 재료의 고유 저항이 클수록 액정 재료를 통해 누출되는 전하를 줄일 수 있고, 액정 소자의 동작 상태를 유지하는 전압이 경시적으로 저하하는 현상을 완화할 수 있다. 그 결과, 유지 기간을 길게 가질 수 있으므로, 정지화 영역에서 리프레쉬 동작을 하는 빈도를 저감할 수 있고, 표시 장치의 저소비 전력화를 도모할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용한다.
또한, 노멀리 블랙형의 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로도 좋다. VA형의 액정 표시 장치란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이다. VA형의 액정 표시 장치는, 전압이 인가되어 있지 않을 때에 패널 면에 대해 액정 분자가 수직 방향을 향하는 방식이다. 수직 배향 모드로는, 몇 가지를 들 수 있으나, 예를 들어, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 이용할 수 있다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누어, 각각 다른 방향으로 분자를 쓰러트리도록 연구된 멀티 도메인화 또는 멀티 도메인 설계라 불리는 방법을 이용할 수 있다.
또한, 표시 장치에서, 블랙 메트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 형성한다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원평광을 이용하여도 좋다. 또한, 광원으로 백라이트, 사이드 라이트 등을 이용하여도 좋다.
또한, 화소부에서의 표시 방식은, 프로그레시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때에 화소로 제어하는 색 요소로는, RGB(R은 적, G는 녹, B는 청을 나타냄)의 삼색에 한정되지 않는다. 예를 들어, RGBW(W는 백을 나타냄), 또는 RGB에, 옐로, 시안, 마젠터 등을 한가지 색 이상 추가한 것이다. 한편, 색요소의 도트별로 그 표시 영역의 크기가 달라도 좋다. 단, 본 발명은 컬러 표시의 표시 장치에 한정되는 것은 아니며, 흑백 표시의 표시 장치에 적용할 수도 있다.
또한, 표시 장치에 포함되는 표시 소자로, 일렉트로 루미네센스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로 루미네센스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라 불린다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극에서 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 이 여기 상태가 기저 상태로 돌아갈 때 발광한다. 이와 같은 메커니즘에 의해, 이와 같은 발광 소자는, 전류 여기형 발광 소자라 불린다.
무기 EL 소자는, 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료 입자를 바인더 중에 분산시킨 발광층을 갖는 것이고, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 끼우고, 나아가 이를 전극으로 끼운 구조이고, 발광 메커니즘은 금속 이온의 내각 전자 천이를 이용하는 국재형 발광이다.
한편, 실시형태 1에서 나타낸 바와 같이, 정지화 영역에서도, EL 소자와 접속된 유지 기간 중의 구동 트랜지스터의 게이트에 인가되어 있는 전압의 유지율을 고려하여, 적절히 리프레쉬 동작하여도 좋다. 예를 들어, 구동 트랜지스터의 게이트에 신호를 쓴 직후에서의 전압의 값(초기값)에 대해 소정의 레벨까지 전압이 내려간 타이밍에서 리프레쉬 동작을 하면 된다. 소정의 레벨로 하는 전압은, 초기값에 대해 눈부심을 느끼지 않는 정도로 설정하는 것이 바람직하다. 구체적으로는, 초기값에 대해 10% 낮은 상태, 바람직하게는 3% 낮은 상태가 될 때마다, 리프레쉬 동작(다시 쓰기)을 하는 것이 바람직하다.
또한, 실시형태 1에서 나타낸 표시 장치의 구동 방법은, 전자 잉크를 구동시키는 전자 페이퍼에 적용하는 것도 가능하다. 전자 페이퍼는, 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리며, 종이와 읽기 쉬운 정도가 동일하고, 다른 표시 장치에 비해 저소비 전력, 얇고 가벼운 형상으로 하는 것이 가능하다는 이점을 갖고 있다.
전기 영동 표시 장치는, 다양한 형태를 생각할 수 있으나, 플러스 전하를 갖는 제 1 입자와, 마이너스 전하를 갖는 제 2 입자를 포함하는 마이크로 캅셀이 용매 또는 용질에 복수 분산된 것이고, 마이크로 캅셀에 전계를 인가함으로써, 마이크로 캅셀 중 입자를 서로 반대 방향으로 이동시켜 한쪽에 집합한 입자의 색만을 표시하는 것이다. 한편, 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없는 경우에 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 서로 다른 것(무색 포함)으로 한다.
이와 같이, 전기 영동 표시 장치는, 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 이른바 유전 영동적 효과를 이용한 디스플레이이다.
상기 마이크로 캅셀을 용매 중에 분산시킨 것이 전자 잉크라 불리는 것이고, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 이용함으로써 컬러 표시도 가능하다.
한편, 마이크로 캅셀 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네센트 재료, 일렉트로 크로믹 재료, 자기 영동 재료에서 선택된 1종 재료, 또는 이들의 복합 재료를 이용하면 된다.
또한, 전자 페이퍼로, 트위스트볼 표시 방식을 이용하는 표시 장치도 적용할 수 있다. 트위스트볼 표시 방식이란, 흑과 백으로 나뉘어 도포된 구형 입자를 표시 소자로 이용하는 전극층인 제 1 전극층 및 제 2 전극층 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시하는 방법이다.
이상에 일 예를 나타낸 표시 장치에, 실시형태 1에서 나타낸 구동 방법을 적용함으로써, 소비 전력이 저감된 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 명세서에 개시한 표시 장치는, 다양한 전자 기기(유기기도 포함)에 적용할 수 있다. 전자 기기로는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다.), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다.), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다.
도 7(A)는, 휴대 전화기의 일 예를 나타낸다. 휴대 전화기(1600)는, 하우징(1601)에 내장된 표시부(1602) 외에, 조작 버튼(1603a, 1603b), 외부 접속 포트(1604), 스피커(1605), 마이크(1606) 등을 구비하고 있다.
도 7(A)에 나타낸 휴대 전화기(1600)는, 표시부(1602)를 손가락 등으로 접촉함으로써, 정보를 입력할 수 있다. 또한, 전화를 걸거나 메일을 작성하는 등의 조작은, 표시부(1602)를 손가락 등으로 접촉함으로써 행할 수 있다.
표시부(1602)의 화면은 주로 3개의 모드가 있다. 제 1 은, 화상의 표시를 주로 하는 표시 모드이고, 제 2 는, 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3 은 표시 모드와 입력 모드 2개의 모드가 혼합된 표시+입력 모드이다.
예를 들어, 전화를 걸거나 또는 메일을 작성하는 경우는, 표시부(1602)를 문자의 입력을 주로 하는 문자 입력 모드로 하고, 화면에 표시한 문자의 입력 조작을 행하면 된다. 이 경우, 표시부(1602) 화면의 대부분에 키보드 또는 번호 버튼이 표시되게 하는 것이 바람직하다.
또한, 휴대 전화기(1600) 내부에, 자이로스코프, 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 형성함으로써, 휴대 전화기(1600)의 방향(세로 또는 가로)을 판단하여, 표시부(1602)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또한, 화면 모드의 전환은, 표시부(1602)로의 접촉에 의한 조작, 또는 하우징(1601)의 조작 버튼(1603a, 1603b)의 조작에 의해 이루어진다. 또한, 표시부(1602)에 표시되는 화상의 종류에 의해 전환되도록 할 수도 있다. 예를 들어, 표시부(1602)에 표시하는 화상 신호가 동화 데이터인 경우 표시 모드, 텍스트 데이터인 경우 입력 모드로 전환한다.
또한, 입력 모드에서, 표시부(1602)의 광센서로 검출되는 신호를 검지하고, 표시부(1602)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드에서 표시 모드로 전환되도록 제어하여도 좋다.
표시부(1602)는, 이미지 센서로 기능시킬 수도 있다. 예를 들어, 표시부(1602)에 손바닥이나 손가락을 접촉함으로써, 손바닥 지문, 손가락 지문 등을 촬상하여, 본인 인증을 할 수 있다. 또한, 표시부에 근적외광을 발광하는 백라이트 또는 근적외광을 발광하는 센싱용 광원을 이용하면, 지정맥, 장정맥 등을 촬상할 수도 있다.
표시부(1602)에는, 상기 실시형태 1에 나타낸 표시 장치를 적용할 수 있다. 표시부(1602)에 상기 실시형태 1에 나타낸 표시 장치를 적용함으로써, 소비 전력이 저감된 휴대 전화기로 할 수 있다.
도 7(B)는 휴대형 컴퓨터의 일 예를 나타낸 사시도이다.
도 7(B)의 휴대형 컴퓨터는, 상부 하우징(9301)과 하부 하우징(9302)을 접속하는 힌지 유닛을 닫음 상태로 하여 표시부(9303)를 갖는 상부 하우징(9301)과, 키보드(9304)를 갖는 하부 하우징(9302)을 겹친 상태로 할 수 있다. 힌지 유닛에 의해 개폐 가능하게 함으로써, 이동이 편리함과 동시에, 사용자가 키보드 입력하는 경우에는, 힌지 유닛을 열림 상태로 하여, 표시부(9303)를 보며 입력 조작을 행할 수 있다.
또한, 하부 하우징(9302)은 키보드(9304) 외에 입력 조작하는 포인팅 디바이스(9306)를 갖는다. 또한, 표시부(9303)를 터치 입력 패널로 하면, 표시부의 일부에 접촉함으로써 입력 조작을 할 수도 있다. 또한, 하부 하우징(9302)은 CPU나 하드 디스크 등의 연산 기능부를 갖는다. 또한, 하부 하우징(9302)은 다른 기기, 예를 들어 USB의 통신 규격에 준거한 통신 케이블이 끼워지는 외부 접속 포트(9305)를 갖는다.
상부 하우징(9301)에는 추가로 상부 하우징(9301) 내부로 슬라이드시켜 수납 가능한 표시부(9307)를 가져도 좋으며, 표시부(9307)를 가짐으로써, 넓은 표시 화면을 실현할 수 있다. 또한, 수납 가능한 표시부(9307)의 화면 방향을 사용자는 조절할 수 있다. 또한, 수납 가능한 표시부(9307)를 터치 입력 패널로 하면, 수납 가능한 표시부 일부에 접촉함으로써 입력 조작을 할 수도 있다.
표시부(9303) 또는 수납 가능한 표시부(9307)는, 상기 실시형태 1에 나타낸 표시 장치를 적용할 수 있다. 표시부(9303) 또는 수납 가능한 표시부(9307)에 상기 실시형태 1에 나타낸 표시 장치를 적용함으로써, 소비 전력이 저감된 휴대형 컴퓨터로 할 수 있다.
또한, 도 7(B)의 휴대형 컴퓨터는, 수신기 등을 구비한 구성으로, 텔레비전 방송을 수신하여 영상을 표시부(9303) 또는 수납 가능한 표시부(9307)에 표시할 수 있다. 또한, 상부 하우징(9301)과 하부 하우징(9302)을 접속하는 힌지 유닛을 닫음 상태로 한 채로, 수납 가능한 표시부(9307)를 슬라이드 시켜 화면 전면을 노출시키고, 화면 각도를 조절하여 사용자가 텔레비전 방송을 볼 수도 있다. 이 경우에는, 힌지 유닛을 열림 상태로 하여 표시부(9303)를 표시시키지 않고, 또한 텔레비전 방송을 표시하는 만큼의 회로의 기동만을 행하므로, 최소한의 소비 전력으로 할 수 있어, 배터리 용량이 한정되어 있는 휴대형 컴퓨터에서 유용하다.
도 8(A)는, 텔레비전 장치의 일 예를 나타내고 있다. 텔레비전 장치(9600)는, 하우징(9601)에 표시부(9603)가 내장되어 있다. 표시부(9603)에 의해, 영상을 표시할 수 있다. 또한, 여기에서는, 스탠드(9605)에 의해 하우징(9601)을 지지한 구성을 나타내었다.
텔레비전 장치(9600)의 조작은, 하우징(9601)이 구비하는 조작 스위치나, 별도의 리모콘 조작기(9610)에 의해 행할 수 있다. 리모콘 조작기(9610)가 구비하는 조작키(9609)에 의해, 채널이나 음량의 조작을 할 수 있고, 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모콘 조작기(9610)에, 이 리모콘 조작기(9610)에서 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
한편, 텔레비전 장치(9600)는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반적인 텔레비전 방송을 수신할 수 있고, 또한 모뎀을 통해 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 한 방향(송신자에서 수신자) 또는 쌍방향(송신자와 수신자 간, 또는 수신자끼리 등)의 정보 통신을 할 수도 있다.
표시부(9603)에는, 상기 실시형태 1에 나타낸 표시 장치를 적용할 수 있다. 표시부(9603)에 상기 실시형태 1에 나타낸 표시 장치를 적용함으로써, 소비 전력이 저감된 텔레비전 장치(9600)로 할 수 있다.
도 8(B)는, 디지털 포토 프레임의 일 예를 나타내고 있다. 예를 들어, 디지털 포토 프레임(9700)은, 하우징(9701)에 표시부(9703)가 내장되어 있다. 표시부(9703)는, 각종 화상을 표시하는 것이 가능하고, 예를 들어 디지털 카메라 등으로 촬영한 화상 데이터를 표시하도록 함으로써, 통상의 사진 앨범과 동일하게 기능시킬 수 있다.
표시부(9703)에는, 상기 실시형태 1에 나타낸 표시 장치를 적용할 수 있다. 표시부(9703)에 상기 실시형태 1에 나타낸 표시 장치를 적용함으로써, 소비 전력이 저감된 디지털 포토 프레임(9700)으로 할 수 있다.
한편, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들 구성은, 표시부와 동일면에 내장되어 있어도 좋으나, 측면이나 뒷면에 구비하면 디자인성이 향상되므로 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라로 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 전송하고, 전송한 화상 데이터를 표시부(9703)에 표시할 수 있다.
또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의해, 원하는 화상 데이터를 전송하여, 표시하는 구성으로 할 수도 있다.
도 9(A)는 휴대형 유기기이고, 하우징(9881)과 하우징(9891)의 2개의 하우징으로 구성되고, 연결부(9893)에 의해, 개폐 가능하도록 연결되어 있다. 하우징(9881)에는 표시부(9882)가 내장되고, 하우징(9891)에는 표시부(9883)가 내장되어 있다.
표시부(9882) 및 표시부(9883)에는 각각, 상기 실시형태 1에 나타낸 표시 장치를 적용할 수 있다. 표시부(9882) 및 표시부(9883)에 상기 실시형태 1에 나타낸 표시 장치를 적용함으로써, 소비 전력이 저감된 휴대형 유기기로 할 수 있다.
또한, 도 9(A)에 나타낸 휴대형 유기기는, 그 외에, 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동에서 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9889)) 등을 구비하고 있다. 물론, 휴대형 유기기의 구성은 상술한 것에 한정되지 않고, 적어도 본 명세서에 개시한 표시 장치를 구비한 구성이면 되고, 기타 부속 설비가 적절히 형성된 구성으로 할 수 있다. 도 9(A)에 나타낸 휴대형 유기기는, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 읽어 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선 통신을 하여 정보를 공유하는 기능을 갖는다. 한편, 도 9(A)에 나타낸 휴대형 유기기가 갖는 기능은 이에 한정되지 않고, 다양한 기능을 가질 수 있다.
또한, 본 명세서에 개시한 표시 장치는, 전자 페이퍼로 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이면 어떠한 분야의 전자 기기에도 이용할 수 있다. 예를 들어, 전자 페이퍼를 이용하여, 전자 서적(전자 북), 포스터, 전철 등의 교통의 차내 광고, 신용 카드 등의 각종 카드에서의 표시 등에 적용할 수 있다. 전자 페이퍼를 이용한 전자 기기의 일 예를 도 9(B)에 나타낸다.
도 9(B)는, 전자 서적의 일 예를 나타내고 있다. 전자 서적(2700)은, 예를 들어, 하우징(2701) 및 하우징(2703)의 2개의 하우징으로 구성되어 있다. 하우징(2701) 및 하우징(2703)은, 축부(2711)에 의해 일체로 되어 있고, 이 축부(2711)를 축으로 개폐 동작을 행할 수 있다. 이와 같은 구성에 의해, 종이 서적과 같은 동작을 행할 수 있게 된다.
하우징(2701)에는 표시부(2705)가 내장되고, 하우징(2703)에는 표시부(2707)가 내장되어 있다. 표시부(2705) 및 표시부(2707)는, 이어진 화면을 표시하는 구성이어도 좋으며, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어 우측의 표시부(도 9(B)에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 9(B)에서는 표시부(2707))에 화상을 표시할 수 있다.
표시부(2705) 및 표시부(2707)에는 각각, 상기 실시형태 1에 나타낸 표시 장치를 적용할 수 있다. 표시부(2705) 및 표시부(2707)에 상기 실시형태 1에 나타낸 표시 장치를 적용함으로써, 소비 전력이 저감된 전자 서적으로 할 수 있다.
또한, 도 9(B)에서는, 하우징(2701)에 조작부 등을 구비한 예를 도시하였다. 예를 들어, 하우징(2701)에서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의해, 페이지를 보낼 수 있다. 한편, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 하우징의 뒷면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은, 전자 사전으로써 기능을 갖게 한 구성으로 하여도 좋다.
또한, 전자 서적(2700)은, 무선으로 정보를 송수신할 수 있는 구성이어도 좋다. 무선에 의해, 전자 서적 서버에서, 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 하는 것도 가능하다.
이상과 같이, 실시형태 1에서 나타낸 표시 장치 및 표시 장치의 구동 방법은, 상기와 같은 다양한 전자 기기에 적용할 수 있고, 소비 전력이 저감된 전자 기기를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10; 표시 장치 11 화소부
12; 게이트 구동 회로부 13 소스 구동 회로부
14; 데이터 기억 수단 15; 판정 및 화상 데이터 처리 수단
16; 게이트 신호 발생 수단 17; 소스 신호 발생 수단
18; 기준 신호 발생 수단 20a; 제 1 프레임의 데이터 기억 수단
20b; 제 2 프레임의 데이터 기억 수단 21; 판정 수단
22; 판정 데이터 기억 수단 305; 기판
306; 보호 절연층 307; 게이트 절연층
310; 트랜지스터 311; 게이트 전극층
315a; 소스 전극층 315b; 드레인 전극층
316; 절연층 330; 산화물 반도체막
331; 산화물 반도체층 400; 기판
401; 게이트 전극층 402; 게이트 절연층
403; 산화물 반도체층 405a; 소스 전극층
405b; 드레인 전극층 407; 절연층
409; 보호 절연층 410; 트랜지스터
420; 트랜지스터 427; 절연층
430; 트랜지스터 440; 트랜지스터
446a; 배선층 446b; 배선층
447; 절연층 1600; 휴대 전화기
1601; 하우징 1602; 표시부
1603a; 조작 버튼 1603b; 조작 버튼
1604; 외부 접속 포트 1605; 스피커
1606; 마이크 2700; 전자 서적
2701; 하우징 2703; 하우징
2705; 표시부 2707; 표시부
2711; 축부 2721; 전원
2723; 조작키 2725; 스피커
9301; 상부 하우징 9302; 하부 하우징
9303; 표시부 9304; 키보드
9305; 외부 접속 포트 9306; 포인팅 디바이스
9307; 표시부 9600; 텔레비전 장치
9601; 하우징 9603; 표시부
9605; 스탠드 9607; 표시부
9609; 조작키 9610; 리모콘 조작기
9700; 디지털 포토 프레임 9701; 하우징
9703; 표시부 9881; 하우징
9882; 표시부 9883; 표시부
9884; 스피커부 9885; 조작키
9886; 기록 매체 삽입부 9887; 접속 단자
9888; 센서 9889; 마이크로폰
9890; LED 램프 9891; 하우징
9893; 연결부

Claims (13)

  1. 표시 장치로서,
    판정 회로와 판정 데이터 기억 회로를 포함하는 판정 및 화상 데이터 처리 회로;
    상기 판정 및 화상 데이터 처리 회로에 작동 가능하게 접속된 데이터 기억 회로; 및
    상기 판정 및 화상 데이터 처리 회로에 각각 작동 가능하게 접속된 게이트 신호 발생 회로와 소스 신호 발생 회로를 포함하고,
    상기 데이터 기억 회로는 제 1 프레임의 제 1 화상 데이터, 제 2 프레임의 제 2 화상 데이터, 및 제 3 프레임의 제 3 화상 데이터를 기억하고,
    상기 판정 회로는, 상기 제 1 프레임의 상기 제 1 화상 데이터를 제 1 복수의 화상 데이터로 분할하고, 상기 제 2 프레임의 상기 제 2 화상 데이터를 제 2 복수의 화상 데이터로 분할하고, 상기 제 3 프레임의 상기 제 3 화상 데이터를 제 3 복수의 화상 데이터로 분할하고, 상기 제 1 복수의 화상 데이터 각각이 상기 제 2 복수의 화상 데이터 중 대응하는 것과 일치하는지 판정하고, 상기 제 1 복수의 화상 데이터를 포함하는 상기 제 1 화상 데이터와 상기 제 2 복수의 화상 데이터를 포함하는 상기 제 2 화상 데이터의 제 1 판정 데이터를 출력하고, 상기 제 2 복수의 화상 데이터 각각이 상기 제 3 복수의 화상 데이터 중 대응하는 것과 일치하는지 판정하고, 상기 제 2 복수의 화상 데이터를 포함하는 상기 제 2 화상 데이터와 상기 제 3 복수의 화상 데이터를 포함하는 상기 제 3 화상 데이터의 제 2 판정 데이터를 출력하고,
    상기 판정 데이터 기억 회로는 상기 제 1 판정 데이터와 상기 제 2 판정 데이터를 기억하고,
    상기 게이트 신호 발생 회로와 상기 소스 신호 발생 회로는, 상기 제 1 판정 데이터에 따라 상기 제 2 복수의 화상 데이터 각각의 기록을 제어하고, 상기 제 2 판정 데이터에 따라 상기 제 3 복수의 화상 데이터 각각의 기록을 제어하고,
    상기 제 1 프레임, 상기 제 2 프레임, 및 상기 제 3 프레임의 연속하는 프레임 기간의 상기 제 1 판정 데이터와 상기 제 2 판정 데이터는 상기 판정 데이터 기억 회로에 축적되고,
    상기 제 1 판정 데이터와 상기 제 2 판정 데이터는 상기 판정 데이터 기억 회로로부터 한 번에 출력되는, 표시 장치.
  2. 표시 장치로서,
    판정 회로와 판정 데이터 기억 회로를 포함하는 판정 및 화상 데이터 처리 회로;
    상기 판정 및 화상 데이터 처리 회로에 작동 가능하게 접속된 데이터 기억 회로; 및
    상기 판정 및 화상 데이터 처리 회로에 각각 작동 가능하게 접속된 게이트 신호 발생 회로와 소스 신호 발생 회로를 포함하고,
    상기 데이터 기억 회로는 제 1 프레임의 제 1 화상 데이터, 제 2 프레임의 제 2 화상 데이터, 및 제 3 프레임의 제 3 화상 데이터를 기억하고,
    상기 판정 회로는, 복수의 게이트선이 상기 게이트 신호 발생 회로에 포함되도록, 상기 제 1 프레임의 상기 제 1 화상 데이터를 제 1 복수의 화상 데이터로 분할하고, 상기 제 2 프레임의 상기 제 2 화상 데이터를 제 2 복수의 화상 데이터로 분할하고, 상기 제 3 프레임의 상기 제 3 화상 데이터를 제 3 복수의 화상 데이터로 분할하고, 상기 제 1 복수의 화상 데이터 각각이 상기 제 2 복수의 화상 데이터 중 대응하는 것과 일치하는지 판정하고, 상기 제 1 복수의 화상 데이터를 포함하는 상기 제 1 화상 데이터와 상기 제 2 복수의 화상 데이터를 포함하는 상기 제 2 화상 데이터의 제 1 판정 데이터를 출력하고, 상기 제 2 복수의 화상 데이터 각각이 상기 제 3 복수의 화상 데이터 중 대응하는 것과 일치하는지 판정하고, 상기 제 2 복수의 화상 데이터를 포함하는 상기 제 2 화상 데이터와 상기 제 3 복수의 화상 데이터를 포함하는 상기 제 3 화상 데이터의 제 2 판정 데이터를 출력하고,
    상기 판정 데이터 기억 회로는 상기 제 1 판정 데이터와 상기 제 2 판정 데이터를 기억하고,
    상기 게이트 신호 발생 회로와 상기 소스 신호 발생 회로는, 상기 제 1 판정 데이터에 따라 상기 제 2 복수의 화상 데이터 각각의 기록을 제어하고, 상기 제 2 판정 데이터에 따라 상기 제 3 복수의 화상 데이터 각각의 기록을 제어하고,
    상기 제 1 프레임, 상기 제 2 프레임, 및 상기 제 3 프레임의 연속하는 프레임 기간의 상기 제 1 판정 데이터와 상기 제 2 판정 데이터는 상기 판정 데이터 기억 회로에 축적되고,
    상기 제 1 판정 데이터와 상기 제 2 판정 데이터는 상기 판정 데이터 기억 회로로부터 한 번에 출력되는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 신호 발생 회로와 상기 소스 신호 발생 회로를 제어하는 기준 신호 발생 회로를 더 포함하는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    박막 트랜지스터를 포함하는 화소부를 더 포함하는, 표시 장치.
  5. 제 4 항에 있어서,
    상기 박막 트랜지스터는 산화물 반도체막을 포함하는, 표시 장치.
  6. 표시 장치의 구동 방법으로서,
    제 1 프레임의 제 1 화상 데이터, 제 2 프레임의 제 2 화상 데이터, 및 제 3 프레임의 제 3 화상 데이터를 기억하는 단계;
    상기 제 1 프레임의 상기 제 1 화상 데이터를 제 1 복수의 화상 데이터로 분할하고, 상기 제 2 프레임의 상기 제 2 화상 데이터를 제 2 복수의 화상 데이터로 분할하고, 상기 제 3 프레임의 상기 제 3 화상 데이터를 제 3 복수의 화상 데이터로 분할하는 단계;
    상기 제 1 복수의 화상 데이터 각각이 상기 제 2 복수의 화상 데이터 중 대응하는 것과 일치하는지를 판정하여, 상기 제 1 복수의 화상 데이터를 포함하는 상기 제 1 화상 데이터와 상기 제 2 복수의 화상 데이터를 포함하는 상기 제 2 화상 데이터의 제 1 판정 데이터를 얻는 단계;
    상기 제 2 복수의 화상 데이터 각각이 상기 제 3 복수의 화상 데이터 중 대응하는 것과 일치하는지를 판정하여, 상기 제 2 복수의 화상 데이터를 포함하는 상기 제 2 화상 데이터와 상기 제 3 복수의 화상 데이터를 포함하는 상기 제 3 화상 데이터의 제 2 판정 데이터를 얻는 단계;
    판정 데이터 기억 회로에 상기 제 1 판정 데이터와 상기 제 2 판정 데이터를 기억시키는 단계;
    상기 제 1 복수의 화상 데이터 각각이 상기 제 2 복수의 화상 데이터 중 대응하는 것과 일치하는지에 따라, 상기 제 2 복수의 화상 데이터 각각의 기록을 제어하는 단계; 및
    상기 제 2 복수의 화상 데이터 각각이 상기 제 3 복수의 화상 데이터 중 대응하는 것과 일치하는지에 따라, 상기 제 3 복수의 화상 데이터 각각의 기록을 제어하는 단계를 포함하고,
    상기 제 1 프레임, 상기 제 2 프레임, 및 상기 제 3 프레임의 연속하는 프레임 기간의 상기 제 1 판정 데이터와 상기 제 2 판정 데이터는 상기 판정 데이터 기억 회로에 축적되고,
    상기 제 1 판정 데이터와 상기 제 2 판정 데이터는 상기 판정 데이터 기억 회로로부터 한 번에 출력되는, 표시 장치의 구동 방법.
  7. 제 6 항에 있어서,
    상기 제 1 프레임의 상기 제 1 화상 데이터와 상기 제 2 프레임의 상기 제 2 화상 데이터는 각각의 복수의 게이트선에 의해 분할되는, 표시 장치의 구동 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020127017471A 2009-12-10 2010-11-12 표시 장치의 구동 방법 및 표시 장치 KR101742777B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-281045 2009-12-10
JP2009281045 2009-12-10
PCT/JP2010/070633 WO2011070902A1 (en) 2009-12-10 2010-11-12 Display device and driving method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014310A Division KR20170061194A (ko) 2009-12-10 2010-11-12 표시 장치의 구동 방법 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20120099761A KR20120099761A (ko) 2012-09-11
KR101742777B1 true KR101742777B1 (ko) 2017-06-01

Family

ID=44142368

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177014310A KR20170061194A (ko) 2009-12-10 2010-11-12 표시 장치의 구동 방법 및 표시 장치
KR1020127017471A KR101742777B1 (ko) 2009-12-10 2010-11-12 표시 장치의 구동 방법 및 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177014310A KR20170061194A (ko) 2009-12-10 2010-11-12 표시 장치의 구동 방법 및 표시 장치

Country Status (6)

Country Link
US (1) US8704806B2 (ko)
JP (1) JP5825739B2 (ko)
KR (2) KR20170061194A (ko)
CN (1) CN102763154B (ko)
TW (1) TWI539418B (ko)
WO (1) WO2011070902A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2550580B1 (en) * 2010-03-25 2019-07-03 Nokia Technologies Oy Contortion of an electronic apparatus
WO2011144972A1 (en) 2010-05-21 2011-11-24 Nokia Corporation A method, an apparatus and a computer program for controlling an output from a display of an apparatus
TW201234247A (en) * 2010-12-28 2012-08-16 Sharp Kk Touch panel, display device provided with same, as well as manufacturing method for touch panel
TWI444741B (zh) * 2011-06-07 2014-07-11 E Ink Holdings Inc 電泳顯示裝置
TWI462075B (zh) 2012-01-20 2014-11-21 Hung Ta Liu 一種驅動方法及使用該方法之顯示裝置
US9823707B2 (en) 2012-01-25 2017-11-21 Nokia Technologies Oy Contortion of an electronic apparatus
US9823696B2 (en) 2012-04-27 2017-11-21 Nokia Technologies Oy Limiting movement
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103106877A (zh) * 2013-02-04 2013-05-15 鸿富锦精密工业(深圳)有限公司 电泳显示装置及其驱动方法
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
CN104645374A (zh) * 2013-11-25 2015-05-27 北京白象新技术有限公司 一种具有指纹识别功能的低温等离子体灭菌器
JP6330215B2 (ja) 2013-12-27 2018-05-30 株式会社Joled 表示装置、駆動方法および電子機器
CN105182589A (zh) * 2015-10-09 2015-12-23 信利(惠州)智能显示有限公司 触控显示装置及其制作方法
JP6657772B2 (ja) * 2015-10-26 2020-03-04 凸版印刷株式会社 ポリマーネットワーク型液晶表示装置及び液晶表示方法
WO2017115208A1 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
DE102016003359B4 (de) 2016-03-18 2023-07-20 Mercedes-Benz Group AG Anzeigevorrichtung
CN108932927A (zh) * 2017-05-23 2018-12-04 Tcl集团股份有限公司 一种量子点显示面板的驱动方法
CN107167976A (zh) * 2017-07-13 2017-09-15 京东方科技集团股份有限公司 一种像素电路、显示面板、显示装置及其驱动方法
TWI713005B (zh) * 2017-09-01 2020-12-11 瑞鼎科技股份有限公司 源極驅動器及其運作方法
CN110085173B (zh) * 2019-06-19 2021-01-05 上海天马有机发光显示技术有限公司 显示面板的驱动方法、驱动芯片及显示装置

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JP3278195B2 (ja) * 1992-05-19 2002-04-30 キヤノン株式会社 表示制御装置、表示制御方法及び表示装置
JP3227200B2 (ja) * 1992-05-19 2001-11-12 キヤノン株式会社 表示制御装置及び方法
JP3276205B2 (ja) * 1993-06-18 2002-04-22 富士通機電株式会社 相転移型液晶ディスプレイの書き込み方式
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
US6927765B1 (en) * 1998-11-17 2005-08-09 Minolta Co., Ltd. Liquid crystal display device and driving method thereof
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000194305A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 画像表示システム
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001084226A1 (fr) 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP4178725B2 (ja) * 2000-06-26 2008-11-12 コニカミノルタホールディングス株式会社 電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002287681A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4599049B2 (ja) * 2003-11-06 2010-12-15 ローム株式会社 表示装置及びこれを用いた携帯機器
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
CN101147097B (zh) * 2005-03-29 2010-07-07 富士通株式会社 显示元件的驱动方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
KR20120099761A (ko) 2012-09-11
TW201133444A (en) 2011-10-01
JP2011141539A (ja) 2011-07-21
CN102763154B (zh) 2015-05-20
JP5825739B2 (ja) 2015-12-02
WO2011070902A1 (en) 2011-06-16
US8704806B2 (en) 2014-04-22
KR20170061194A (ko) 2017-06-02
TWI539418B (zh) 2016-06-21
CN102763154A (zh) 2012-10-31
US20110141069A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101742777B1 (ko) 표시 장치의 구동 방법 및 표시 장치
JP7101743B2 (ja) 表示装置
JP7511611B2 (ja) 半導体装置
JP6773823B2 (ja) 半導体装置
KR101903341B1 (ko) 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP2022078055A (ja) 半導体装置
US8218099B2 (en) Liquid crystal display device and method for manufacturing the same
KR101862808B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant