KR101734077B1 - Multi-junction solar cell and manufacturing method thereof - Google Patents
Multi-junction solar cell and manufacturing method thereof Download PDFInfo
- Publication number
- KR101734077B1 KR101734077B1 KR1020150188846A KR20150188846A KR101734077B1 KR 101734077 B1 KR101734077 B1 KR 101734077B1 KR 1020150188846 A KR1020150188846 A KR 1020150188846A KR 20150188846 A KR20150188846 A KR 20150188846A KR 101734077 B1 KR101734077 B1 KR 101734077B1
- Authority
- KR
- South Korea
- Prior art keywords
- solar cell
- cell layer
- etched
- photoresist
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000001039 wet etching Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 다중접합 태양전지 및 그 제조방법에 관한 것으로서, 더 상세하게는 다중접합 태양전지의 제조에 다단계 습식 식각 공정을 도입함으로써 메사 습식 식각 공정에서의 언더컷 발생 문제를 해결할 수 있는 다중접합 태양전지 및 그 제조방법에 관한 것이다.The present invention relates to a multi-junction solar cell and a manufacturing method thereof, and more particularly, to a multi-junction solar cell capable of solving the problem of occurrence of undercut in a mesa wet etching process by introducing a multi- And a manufacturing method thereof.
태양전지의 효율은 개방전압(Voc), 단락전류밀도(Jsc), 충실도(fill factor), 입력전력(Pin)으로 결정된다. 특히, 단락전류밀도(Jsc)는 태양전지의 면적과 밀접한 관계를 가지기 때문에 태양전지의 면적을 결정하는 메사(mesa) 습식식각 공정에서 언더컷이 발생하면 활성면적 감소로 인해 태양전지의 효율이 감소한다.The efficiency of the solar cell is determined by the open-circuit voltage (Voc), the short-circuit current density (Jsc), the fill factor, and the input power (Pin). In particular, since the short circuit current density (Jsc) is closely related to the area of the solar cell, when the undercut occurs in the mesa wet etching process for determining the area of the solar cell, the efficiency of the solar cell decreases due to the decrease of the active area .
다중접합 태양전지의 제조에서 메사 식각 공정은 소자와 소자를 전기적으로 분리하는 역할 뿐만 아니라 태양전지의 활성면적을 결정짓는 중요한 공정이다. 식각 공정은 크게 건식 식각과 습식 식각으로 분류되는데, 건식 식각은 소자에 손상을 줄 수 있고 다중접합 태양전지와 같이 구조가 여러 층으로 이루진 소자에는 적합하지 않으며, 이에 따라 다중접합 태양전지의 메사 식각 공정은 습식 식각을 주로 사용하고 있다. 하지만, 기존 방식의 습식 식각의 경우 식각 깊이가 깊어지면서 다중접합 태양전지 구조의 상부의 층들은 식각 용액에 여러 차례 노출되고, 이는 언더컷 문제를 야기하여 태양전지의 활성면적 감소 및 효율 저하를 초래한다.In the fabrication of multiple junction solar cells, the mesa etching process is an important process to determine the active area of the solar cell as well as to electrically isolate the device from the device. The etch process is largely divided into dry etching and wet etching. Dry etching can damage the device and is not suitable for devices with multiple layers of structure, such as multi-junction solar cells, The etching process mainly uses wet etching. However, in the conventional wet etching, as the etching depth is deepened, the upper layers of the multi-junction solar cell structure are exposed to the etching solution several times, which causes an undercut problem, resulting in reduction of the active area and efficiency of the solar cell.
한편, 공개특허공보 제10-2010-0100749호(특허문헌 1)에는 상,하부 표면을 가지는 반도체 기판과; 기판의 상부 표면 근린에 배치되며, 상부 개구가 배치된 상부 절연층과; 기판의 하부 표면 근린에 배치되며, 하부 개구가 배치된 하부 절연층과; 기판에 격자-부정합되어 있으며, 기판에 가장 인접한 제1 결정질층의 표면에서 발생하는 대부분의 격자-부정합 결함은 상부 개구 내에서 종결되는, 상부 개구 내에 배치된 제1 결정질층; 및 기판에 격자-부정합되어 있으며, 기판에 가장 인접한 제 2 결정질층의 표면에서 발생하는 대부분의 격자-부정합 결함은 하부 개구 내에서 종결되는, 하부 개구 내에 배치된 제2 결정질층을 포함하는 "멀티-정션 솔라 셀"이 개시되어 있다. 이와 같은 특허문헌 1의 경우는 상부 개구 내에 제1 결정질층을 배치하여 제1 결정질층 표면에서 발생하는 격자-부정합 결함을 상부 개구 내에서 종결시키고, 하부 개구 내에 제2 결정질층을 배치하여 제2 결정질층 표면에서 발생하는 격자-부정합 결함을 하부 개구 내에서 종결시키는 구조로 되어 있어 격자 매칭의 필요성에 구애됨이 없이 전지의 성능을 향상시킬 수 있는 효과가 있기는 하나, 제조 공정에서 트렌치나 개구, 혹은 측면벽 형성을 위한 식각을 수행함에 있어서 기존의 일반적인 건식 식각 또는 습식 식각을 사용하고 있어, 소자에 손상을 줄 수 있고, 언더컷 문제를 야기하여 태양전지의 활성면적 감소 및 효율 저하를 초래하게 되는 문제점을 내포하고 있다.On the other hand, Japanese Unexamined Patent Application Publication No. 10-2010-0100749 (Patent Document 1) discloses a semiconductor device comprising: a semiconductor substrate having upper and lower surfaces; An upper insulating layer disposed on an upper surface of the substrate and having an upper opening disposed therein; A lower insulating layer disposed on a lower surface of the substrate and having a lower opening disposed therein; A first crystalline layer disposed within the top opening, wherein the majority of lattice-mismatched defects occurring on the surface of the first crystalline layer closest to the substrate lattice-mismatched to the substrate terminate in the top opening; And a second crystalline layer disposed within the bottom opening, wherein most of the lattice-mismatched defects occurring at the surface of the second crystalline layer closest to the substrate are lattice-mismatched to the substrate, - Junction Solar Cell " In the case of Patent Document 1, the first crystalline layer is disposed in the upper opening to terminate the lattice-mismatching defect occurring on the surface of the first crystalline layer in the upper opening, and the second crystalline layer is disposed in the lower opening, Mismatching defects generated on the surface of the crystalline layer are terminated in the lower opening, thereby improving the performance of the battery without any need for lattice matching. However, in the manufacturing process, , Or the conventional general dry etching or wet etching is used to perform the etching for forming the side wall, which can damage the device and cause an undercut problem, resulting in reduction of the active area of the solar cell and lowering of efficiency It has a problem.
또한, 등록특허공보 제10-1464086호(특허문헌 2)에는, 하부에 제1 전극이 형성되고, 상부에 노출 영역이 형성된 p형 실리콘 기판과; p형 실리콘 기판상에 형성된 제3 태양전지 셀과; 제3 태양전지 셀상에 형성된 제2 태양전지 셀과; 제2 태양전지 셀상에 형성되고, 상부에 제2 전극이 형성된 제1 태양전지 셀; 및 상기 노출 영역에 형성되고, 상부에 제3 전극이 형성된 n형 실리콘 흡수층을 포함하고, 상기 p형 실리콘 기판이 제4 태양전지 셀을 겸하도록 하는 구조를 가지는 "다중접합 화합물 태양전지"가 개시되어 있다. 이와 같은 특허문헌 2의 경우에는 상부에 전극이 형성된 n형 실리콘 흡수층을 p형 실리콘 기판상의 노출 영역에 추가로 형성시켜 p형 실리콘 기판이 태양전지 셀을 겸할 수 있도록 함으로써, 실리콘 웨이퍼 기반의 경제적인 소재 채용으로도 종래 Ge 웨이퍼 또는 GaAs 웨이퍼와 대비하여 동등 이상의 태양전지 셀 효율을 나타낼 수 있는 장점이 있기는 하나, 마찬가지로 태양전지 제조 공정에 종래의 일반적인 습식 식각 또는 건식 식각 방식을 사용하고 있어, 소자에 손상을 줄 수 있고, 언더컷 문제를 야기하여 태양전지의 활성면적 감소 및 효율 저하를 초래하게 되는 문제점을 내포하고 있다.Japanese Patent Application Laid-Open No. 10-1464086 (Patent Document 2) discloses a p-type silicon substrate having a first electrode formed on a lower portion thereof and an exposed region formed on an upper portion thereof; a third solar cell formed on a p-type silicon substrate; A second solar cell formed on the third solar cell; A first solar cell formed on the second solar cell and having a second electrode formed on the second solar cell; And a n-type silicon absorbing layer formed on the exposed region and having a third electrode formed thereon, wherein the p-type silicon substrate also serves as a fourth solar cell. . In the case of Patent Document 2 as described above, the p-type silicon substrate can also serve as the solar battery cell by forming the n-type silicon absorption layer having the electrode on the upper portion in addition to the exposed region on the p-type silicon substrate, The present invention has the merit that solar cell efficiency equal to or higher than that of the conventional Ge wafer or GaAs wafer can be exhibited even when the material is employed. However, since the conventional wet etching or dry etching method is used in the solar cell manufacturing process, Which causes a problem of undercut, which leads to a decrease in the active area of the solar cell and a decrease in efficiency.
본 발명은 상기와 같은 종래 기술의 문제점을 개선하기 위하여 창출된 것으로서, 다중접합 태양전지의 제조 공정에 다단계 습식 식각 공정을 도입함으로써, 메사 습식 식각 공정에서의 언더컷 발생 문제를 해결할 수 있는 다중접합 태양전지 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to overcome the problems of the prior art as described above, and it is an object of the present invention to provide a multi-junction solar cell capable of solving the problem of undercut in a mesa wet etching process by introducing a multi- And a method of manufacturing the same.
상기의 목적을 달성하기 위하여 본 발명에 따른 다중접합 태양전지는,According to an aspect of the present invention, there is provided a multi-junction solar cell comprising:
기판과;Claims [1]
상기 기판 위에 형성되며, 다중접합 태양전지 구조물을 구성하는 하부 태양전지층과;A lower solar cell layer formed on the substrate and constituting a multi-junction solar cell structure;
상기 하부 태양전지층 위에 적층 형성되며, 다중접합 태양전지 구조물을 구성하는 중부 태양전지층; 및A middle solar cell layer laminated on the lower solar cell layer and constituting a multi-junction solar cell structure; And
상기 중부 태양전지층 위에 적층 형성되며, 다중접합 태양전지 구조물을 구성하는 상부 태양전지층을 포함하고,A top solar cell layer stacked on the central solar cell layer and constituting a multi-junction solar cell structure,
상기 상부, 중부 및 하부 태양전지층은 상기 기판 위에 순차적으로 적층 형성된 후, 다단계 메사 식각 공정에 의해 각 태양전지층의 일부가 식각되어 최종적으로 다중접합 태양전지 구조체로 이루어지되, 상위층의 식각 후 열처리하여 식각된 상위층을 포토레지스트로 보호한 후 차상위층을 식각하는 방식을 복수회 반복 수행하여 이루어지는 점에 그 특징이 있다.The upper, middle, and lower solar cell layers are sequentially laminated on the substrate, and then a part of each solar cell layer is etched by a multi-stage mesa etching process to finally form a multi-junction solar cell structure. And etching the upper layer after protecting the upper layer with the photoresist is repeated a plurality of times.
여기서, 상기 하부 태양전지층, 중부 태양전지층 및 상부 태양전지층 중의 적어도 어느 하나의 층은 InGaP, GaAs, InGaAs 물질 중 어느 하나로 구성될 수 있다.At least one of the lower solar cell layer, the middle solar cell layer, and the upper solar cell layer may be formed of any one of InGaP, GaAs, and InGaAs materials.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 다중접합 태양전지의 제조방법은, According to another aspect of the present invention, there is provided a method of manufacturing a multi-
다단계 습식식각 공정을 적용하는 다중접합 태양전지의 제조방법으로서, A method of manufacturing a multi-junction solar cell to which a multi-step wet etching process is applied,
a) 기판의 상면에 하부 태양전지층, 중부 태양전지층 및 상부 태양전지층을 포함하는 다중접합 태양전지 구조물과, 그 구조물 위에 위치하는 포토레지스트층을 차례로 적층 형성하는 단계와;a) stacking a multi-junction solar cell structure including a lower solar cell layer, a middle solar cell layer, and an upper solar cell layer on a top surface of a substrate, and a photoresist layer disposed on the structure in order;
b) 상기 포토레지스트층 및 그 하부의 상기 상부 태양전지층의 일부를 각각 메사 식각하는 단계와;b) mesa-etching the photoresist layer and a portion of the upper solar cell layer below the photoresist layer, respectively;
c) 상기 상부 태양전지층의 식각 후, 포토레지스트를 리플로우(reflow)하고 열처리하여 식각된 상기 상부 태양전지층을 포토레지스트로 보호하는 단계와;c) after etching the upper solar cell layer, reflowing and heat treating the photoresist to protect the etched upper solar cell layer with a photoresist;
d) 상기 상부 태양전지층 하부에 위치하는 상기 중부 태양전지층의 일부를 식각한 후, 포토레지스트를 리플로우하고 열처리하여 식각된 상기 중부 태양전지층을 포토레지스트로 보호하는 단계와;d) etching a part of the central solar cell layer located under the upper solar cell layer, reflowing the photoresist, and heat treating the middle solar cell layer to protect the middle solar cell layer with a photoresist;
e) 상기 중부 태양전지층 하부에 위치하는 상기 하부 태양전지층의 일부를 식각하는 단계; 및 e) etching a part of the lower solar cell layer located under the central solar cell layer; And
f) 상기 상부 태양전지층 위에 위치하는 포토레지스트층과, 상기 단계 c), d)에서의 식각부 보호용으로 형성된 포토레지스트를 제거하여 다중접합 태양전지 구조체를 완성하는 단계를 포함하는 점에 그 특징이 있다.f) completing the multi-junction solar cell structure by removing the photoresist layer located on the upper solar cell layer and the photoresist for protecting the etching section in steps c) and d) .
여기서, 상기 단계 b)에서 상기 포토레지스트층 및 그 하부의 상기 상부 태양전지층의 일부를 각각 습식 식각에 의해 메사 식각할 수 있다.Here, in the step b), the photoresist layer and a part of the upper solar cell layer below the photoresist layer may be mesa-etched by wet etching.
이때, 상기 포토레지스트층을 습식식각용 마스크로 사용할 수 있다.At this time, the photoresist layer can be used as a wet etching mask.
또한, 상기 단계 b)에서 상기 상부 태양전지층을 식각함에 있어서, 상부 태양전지층의 일정 부분을 일단 식각한 후, 열처리하여 식각된 상부 태양전지층을 포토레지스트로 보호한 후 남아 있는 상부 태양전지층의 나머지 부분을 식각하는 방식으로 식각할 수 있다.Further, in etching the upper solar cell layer in the step b), a predetermined portion of the upper solar cell layer is etched once, and then the upper solar cell layer, which is etched by heat treatment, is protected by a photoresist, The remaining portion of the layer may be etched by etching.
또한, 상기 단계 b)에서 상기 상부 태양전지층을 식각함에 있어서, 상부 태양전지층을 한꺼번에 식각하는 방식으로 식각할 수 있다.In addition, in the step b), the upper solar cell layer may be etched by etching the upper solar cell layer at a time.
또한, 상기 단계 c) 및 d)에서 상기 포토레지스트를 반도체 트랙(track) 장비를 이용하여 열처리할 수 있다.In addition, the photoresist may be thermally treated using the semiconductor track equipment in the steps c) and d).
또한, 상기 단계 c) 및 d)에서 상기 포토레지스트를 열판(hot plate)을 이용하여 열처리할 수 있다.In addition, in the steps c) and d), the photoresist may be heat-treated using a hot plate.
또한, 상기 단계 d)에서 상기 중부 태양전지층을 식각함에 있어서, 중부 태양전지층의 일정 부분을 일단 식각한 후, 열처리하여 식각된 중부 태양전지층을 포토레지스트로 보호한 후 남아 있는 중부 태양전지층의 나머지 부분을 식각하는 방식으로 식각할 수 있다.In addition, in etching the central solar cell layer in the step d), the center solar cell layer is partially etched, and then the etched middle solar cell layer is protected with a photoresist, The remaining portion of the layer may be etched by etching.
또한, 상기 단계 d)에서 상기 중부 태양전지층을 식각함에 있어서, 중부 태양전지층을 한꺼번에 식각하는 방식으로 식각할 수 있다.In addition, in the step d), the central solar cell layer may be etched by etching the central solar cell layer at a time.
또한, 상기 단계 e)에서 하부 태양전지층을 식각함에 있어서, 하부 태양전지층의 일정 부분을 일단 식각한 후, 열처리하여 식각된 하부 태양전지층을 포토레지스트로 보호한 후 남아 있는 하부 태양전지층의 나머지 부분을 식각하는 방식으로 식각할 수 있다.In addition, in etching the lower solar cell layer in the step e), a certain portion of the lower solar cell layer is etched once, and then the etched lower solar cell layer is protected by photoresist after heat treatment, The etch can be performed in a manner that the remaining portion of the etched portion is etched.
또한, 상기 단계 e)에서 상기 하부 태양전지층을 식각함에 있어서, 하부 태양전지층을 한꺼번에 식각하는 방식으로 식각할 수 있다.In addition, in etching the lower solar cell layer in step e), the lower solar cell layer may be etched by etching all at once.
또한, 상기 단계 e)에서 상기 하부 태양전지층의 일부를 식각한 후, 포토레지스트를 리플로우하고 열처리하여 식각된 상기 하부 태양전지층을 포토레지스트로 보호한 후, 상기 하부 태양전지층 하부에 위치하는 기판을 식각하는 단계를 더 포함할 수 있다.In addition, in the step e), after etching a part of the lower solar cell layer, the lower solar cell layer, which is etched by reflowing and heat-treating the photoresist, is protected with a photoresist, And etching the substrate.
이와 같은 본 발명에 의하면, 다중접합 태양전지의 제조 공정에 다단계 습식 식각 공정을 도입함으로써, 메사 습식 식각 공정에서의 언더컷 발생 문제를 해결하여 메사 습식 식각 공정으로 인한 활성면적 감소를 원천적으로 방지할 수 있고, 이에 따라 태양전지의 효율 저하 문제를 근본적으로 해결할 수 있는 장점이 있다.According to the present invention, by introducing a multi-step wet etching process into a manufacturing process of a multi-junction solar cell, it is possible to solve the problem of occurrence of undercut in a mesa wet etching process and to prevent a reduction in active area due to a mesa wet etching process Therefore, there is an advantage that the problem of lowering the efficiency of the solar cell can be fundamentally solved.
도 1은 본 발명에 따른 다중접합 태양전지의 구조를 개략적으로 나타낸 도면이다.
도 2는 본 발명에 따른 다중접합 태양전지의 제조방법의 실행 과정을 순차적으로 나타낸 흐름도이다.
도 3은 본 발명에 따른 다중접합 태양전지의 제조 공정을 순차적으로 보여주는 도면이다.
도 4는 본 발명에 따른 다중접합 태양전지의 제조방법에 따라 1차 습식식각 후 하드 베이킹을 진행한 상태에서의 FIB(Focused Ion Beam) 이미지를 보여주는 도면이다.
도 5는 종래 메사 습식식각 공정과 본 발명에 채용되는 메사 습식식각 공정에 의해 제조된 태양전지의 내부 구조 모습을 비교하여 보여주는 도면이다.
도 6은 도 5의 종래 메사 습식식각 적용 태양전지와 본 발명에 채용되는 메사 습식식각 적용 태양전지의 물리적인 특성을 비교하여 보여주는 그래프 및 테이블이다.1 is a schematic view showing the structure of a multi-junction solar cell according to the present invention.
FIG. 2 is a flowchart sequentially illustrating the process of manufacturing the multi-junction solar cell according to the present invention.
FIG. 3 is a view sequentially showing the manufacturing process of the multi-junction solar cell according to the present invention.
4 is a view showing an FIB (Focused Ion Beam) image in a state in which hard baking is performed after primary wet etching according to the method of manufacturing a multi-junction solar cell according to the present invention.
FIG. 5 is a view showing the internal structure of a solar cell manufactured by a conventional mesa wet etching process and a mesa wet etching process employed in the present invention.
FIG. 6 is a graph and table showing physical characteristics of a conventional mesa wet etching solar cell of FIG. 5 and a mesa wet etching applied solar cell of the present invention.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms and the inventor can properly define the concept of the term to describe its invention in the best way Should be construed in accordance with the principles and meanings and concepts consistent with the technical idea of the present invention.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 다중접합 태양전지의 구조를 개략적으로 나타낸 도면이다.1 is a schematic view illustrating a structure of a multi-junction solar cell according to an embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 다중접합 태양전지(100)는 기판(101)과, 하부 태양전지층(102)과, 중부 태양전지층(103) 및 상부 태양전지층(104)을 포함하여 구성된다.Referring to FIG. 1, a multi-junction
기판(101)으로는 반도체 소자 제조에 사용되는 일반적인 기판이면 특별한 제약없이 모두 사용될 수 있다.As the
하부 태양전지층(102)은 상기 기판(101) 위에 형성되며, 후술하는 중부 태양전지층(103) 및 상부 태양전지층(104)과 함께 다중접합 태양전지 구조물을 구성한다.The lower
중부 태양전지층(103)은 상기 하부 태양전지층(102) 위에 적층 형성되며, 다중접합 태양전지 구조물을 구성한다.The middle
상부 태양전지층(104)은 상기 중부 태양전지층(103) 위에 적층 형성되며, 다중접합 태양전지 구조물을 구성한다.The upper
이상과 같은 구성의 본 발명에 따른 다중접합 태양전지(100)는 상기 상부, 중부 및 하부 태양전지층(102∼104)은 상기 기판(101) 위에 순차적으로 적층 형성된 후, 다단계 메사 식각 공정에 의해 각 태양전지층의 일부가 식각되어 최종적으로 다중접합 태양전지 구조체로 이루어지되, 상위층의 식각 후 열처리하여 식각된 상위층을 포토레지스트로 보호한 후 차상위층을 식각하는 방식을 복수회 반복 수행하여 이루어진다.In the multi-junction
여기서, 상기 하부 태양전지층(102), 중부 태양전지층(103) 및 상부 태양전지층(104) 중의 적어도 어느 하나의 층은 InGaP, GaAs, InGaAs 물질 중 어느 하나로 구성될 수 있다.At least one of the lower
그러면, 이상과 같은 구성을 가지는 본 발명에 따른 다중접합 태양전지의 제조방법에 대하여 간략히 설명해 보기로 한다.Hereinafter, a method of manufacturing a multi-junction solar cell according to the present invention having the above-described structure will be briefly described.
도 2 및 도 3은 본 발명에 따른 다중접합 태양전지의 제조 과정을 나타낸 것으로서, 도 2는 다중접합 태양전지의 제조방법의 실행 과정을 순차적으로 나타낸 흐름도이고, 도 3은 다중접합 태양전지의 제조 공정을 순차적으로 보여주는 도면이다.FIGS. 2 and 3 show a manufacturing process of a multi-junction solar cell according to the present invention. FIG. 2 is a flowchart sequentially illustrating the process of manufacturing a multi-junction solar cell. And FIG.
도 2 및 도 3을 참조하면, 본 발명에 따른 다중접합 태양전지의 제조방법에 따라, 먼저 기판(101)의 상면에 하부 태양전지층(102), 중부 태양전지층(103) 및 상부 태양전지층(104)을 포함하는 다중접합 태양전지 구조물과, 그 구조물 위에 위치하는 포토레지스트층(105)을 차례로 적층 형성한다(도 2의 단계 S201, 도 3의 (A)). 여기서, 이와 같은 다중접합 태양전지 구조물의 적층 형성을 위해 CVD(Chemical Vapor Deposition), MBE(Morecular Beam Epitaxy) 등이 사용될 수 있다. Referring to FIGS. 2 and 3, according to a method of manufacturing a multi-junction solar cell according to the present invention, a lower
이상에 의해, 기판(101) 위에 다중접합 태양전지 구조물과 포토레지스트층 (105)의 형성이 완료되면, 포토레지스트층(101) 및 그 하부의 상기 상부 태양전지층(104)의 일부, 즉 상부 태양전지층(104)의 식각영역(104a)을 각각 메사 식각한다(도 2의 단계 S202, 도 3의 (A),(B)). 여기서, 상기 포토레지스트층(105) 및 그 하부의 상기 상부 태양전지층(104)의 일부를 각각 습식식각에 의해 메사 식각할 수 있다. 이때, 상기 포토레지스트층(105)을 습식식각용 마스크로 활용할 수 있다.As described above, when the multi-junction solar cell structure and the
또한, 상부 태양전지층(104)을 식각함에 있어서, 상부 태양전지층(104)의 일정 부분을 일단 식각한 후, 열처리하여 식각된 상부 태양전지층(104)을 포토레지스트로 보호한 후 남아 있는 상부 태양전지층(104)의 나머지 부분을 식각하는 방식으로 식각할 수 있다.In etching the upper
또한, 상부 태양전지층(104)을 식각함에 있어서, 상부 태양전지층(104)을 한꺼번에 식각하는 방식으로 식각할 수도 있다.Also, when the upper
이렇게 하여 상부 태양전지층(104)의 식각이 완료되면, 포토레지스트를 리플로우(reflow)하고 열처리하여 식각된 상부 태양전지층(104)을 포토레지스트 (106)로 보호한다(도 2의 단계 S203, 도 3의 (B)). 여기서, 상기 포토레지스트 (106)를 1차 하드-베이킹으로서 반도체 트랙(track) 장비를 이용하여 열처리할 수 있다. 이때, 또한 상기 포토레지스트(106)를 열판(hot plate)을 이용하여 열처리할 수 있다.After the upper
이상에 의해 상부 태양전지층(104)의 식각부에 대해 포토레지스트(106)를 이용한 보호막의 형성이 완료되면, 상부 태양전지층(104) 하부에 위치하는 상기 중부 태양전지층(103)의 일부, 즉 중부 태양전지층(104)의 식각영역(103a)을 식각한 후, 포토레지스트를 리플로우하고 열처리하여 식각된 상기 중부 태양전지층 (103)을 포토레지스트(107)로 보호한다(도 2의 단계 S204, 도 3의 (C),(D)). 이때에도 마찬가지로 상기 포토레지스트(107)를 2차 하드-베이킹으로서 반도체 트랙(track) 장비나 열판(hot plate)을 이용하여 열처리할 수 있다. When the formation of the protective film using the
또한, 상기 중부 태양전지층(103)을 식각함에 있어서, 중부 태양전지층 (103)의 일정 부분을 일단 식각한 후, 열처리하여 식각된 중부 태양전지층(103)을 포토레지스트로 보호한 후 남아 있는 중부 태양전지층(103)의 나머지 부분을 식각하는 방식으로 식각할 수 있다.In etching the middle
또한, 상기 중부 태양전지층(103)을 식각함에 있어서, 중부 태양전지(103)층을 한꺼번에 식각하는 방식으로 식각할 수도 있다.In etching the central
이렇게 하여 중부 태양전지(103)층의 식각 및 그 식각부 보호를 위한 포토레지스트(107) 막의 형성이 완료되면, 상기 중부 태양전지층(103) 하부에 위치하는 상기 하부 태양전지층(102)의 일부, 즉 하부 태양전지층(102)의 식각영역 (102a)을 식각한다(도 2의 단계 S205, 도 3의 (E)).When the etching of the middle
이때, 하부 태양전지층(102)을 식각함에 있어서, 하부 태양전지층(102)의 일정 부분을 일단 식각한 후, 열처리하여 식각된 하부 태양전지층(102)을 포토레지스트로 보호한 후 남아 있는 하부 태양전지층(102)의 나머지 부분을 식각하는 방식으로 식각할 수 있다.At this time, in etching the lower
또한, 상기 하부 태양전지층(102)을 식각함에 있어서, 하부 태양전지층 (102)을 한꺼번에 식각하는 방식으로 식각할 수 있다.In etching the lower
이상과 같이, 하부 태양전지층(102)의 일부에 대한 식각이 완료되면, 상부 태양전지층(104) 위에 위치하는 포토레지스트층(105)과, 상기 단계 S203, S204에서의 식각부 보호용으로 형성된 포토레지스트(106)(107)를 식각 등에 의해 제거하여 다중접합 태양전지 구조체를 완성한다(도 2의 단계 S206, 도 3의 (F)).As described above, when the etching of a part of the lower
여기서, 경우에 따라서는 상기 단계 S205에서 상기 하부 태양전지층(102)의 일부를 식각한 후, 포토레지스트를 리플로우하고 열처리하여 식각된 상기 하부 태양전지층(102)을 포토레지스트로 보호한 후, 상기 하부 태양전지층(102) 하부에 위치하는 기판(101)을 식각하는 단계를 더 포함할 수도 있다.Here, in some cases, the bottom
한편, 도 4는 본 발명에 따른 다중접합 태양전지의 제조방법에 따라 1차 습식식각 후 하드 베이킹을 진행한 상태에서의 FIB(Focused Ion Beam) 이미지를 보여주는 도면이다.Meanwhile, FIG. 4 is a view showing an FIB (Focused Ion Beam) image in a state where the hard baking is performed after the first wet etching according to the method of manufacturing the multi-junction solar cell according to the present invention.
도 4를 참조하면, 도면상에서 하부쪽의 층이 상부 태양전지층(104)의 식각된 면이고, 그 위에 그 식각면을 보호하기 위해 포토레지스트를 리플로우하고 열처리(하드 베이킹)를 하여 포토레지스트 보호막을 형성한다. Referring to FIG. 4, the lower layer in the drawing is the etched surface of the upper
이러한 상태에서 그 하부의 중부 태양전지층(103)을 식각하게 되므로 상부 태양전지층(104)의 언더컷 발생을 방지(억제)할 수 있게 된다.In this state, since the lower central
이때, 본 발명에 적용되는 다단계 식각에서의 단계별 베이킹 온도 및 시간은 대략 다음의 표 1과 같다.At this time, the bake temperature and time for the step-by-step etching in the multi-step etching applied to the present invention are shown in Table 1 below.
도 5는 종래 메사 습식식각 공정과 본 발명에 채용되는 메사 습식식각 공정에 의해 제조된 태양전지의 내부 구조 모습을 비교하여 보여주는 도면이다.FIG. 5 is a view showing the internal structure of a solar cell manufactured by a conventional mesa wet etching process and a mesa wet etching process employed in the present invention.
도 5를 참조하면, (A)는 종래 메사 습식식각 공정이 적용된 태양전지의 내부 모습이고, (B)는 본 발명에 채용되는 메사 습식식각 공정이 적용된 태양전지의 내부 모습이다. (A)와 (B)의 비교를 통해서도 알 수 있는 바와 같이, (A)의 경우는 태양전지의 내부에 언더컷에 의해 활성면적이 감소된 것을 확인할 수 있으나, (B)의 경우는 태양전지의 내부에 언더컷이 발생하지 않아 활성면적이 전혀 감소되지 않았음을 확인할 수 있다.Referring to FIG. 5, (A) is an internal view of a solar cell to which a conventional mesa wet etching process is applied, and (B) is an internal view of a solar cell to which a mesa wet etching process employed in the present invention is applied. As can be seen from comparison between (A) and (B), it can be seen that the active area is reduced by undercutting in the solar cell in case of (A) It can be seen that the undercut does not occur in the inside and the active area is not reduced at all.
도 6은 도 5의 종래 메사 습식식각 적용 태양전지와 본 발명에 채용되는 메사 습식식각 적용 태양전지의 물리적인 특성을 비교하여 보여주는 그래프 및 테이블이다.FIG. 6 is a graph and table showing physical characteristics of a conventional mesa wet etching solar cell of FIG. 5 and a mesa wet etching applied solar cell of the present invention.
도 6을 참조하면, (A)는 종래 메사 습식식각 적용 태양전지(Sample A)와 본 발명에 채용되는 메사 습식식각 적용 태양전지(Sample B)의 전압 대 전류밀도의 관계를 비교하여 보여주는 그래프이고, (B)는 종래 메사 습식식각 적용 태양전지(Sample A)와 본 발명에 채용되는 메사 습식식각 적용 태양전지(Sample B)의 효율(Eff) 및 전류밀도(Jsc) 등을 보여주는 테이블이다.Referring to FIG. 6, (A) is a graph showing a comparison between the voltage-current density of a conventional mesa wet etching solar cell (Sample A) and a mesa wet etching applied solar cell (Sample B) employed in the present invention (B) is a table showing efficiency (Eff) and current density (Jsc) of a conventional mesa wet etching applied solar cell (Sample A) and a mesa wet etching applied solar cell (Sample B) employed in the present invention.
도 6의 (A),(B)를 통해서도 알 수 있는 바와 같이, 동일 전압 조건에서 본 발명에 채용되는 메사 습식식각 적용 태양전지(Sample B)의 경우는 전류밀도가 13.308[mA/㎠]로서 종래 메사 습식식각 적용 태양전지(Sample A)의 전류밀도 12.997[mA/㎠]보다 높음을 확인할 수 있다. 또한, 효율에 있어서도 본 발명에 채용되는 메사 습식식각 적용 태양전지(Sample B)의 경우는 29.493% 점에 반해, 종래 메사 습식식각 적용 태양전지(Sample A)의 경우는 28.708%로서 본 발명에 따른 태양전지의 효율이 종래 방식의 태양전지보다 높음을 확인할 수 있다.As can be seen from FIGS. 6A and 6B, in the case of the mesa wet etching applied solar cell (Sample B) employed in the present invention under the same voltage condition, the current density is 13.308 [mA / cm 2] It can be confirmed that the current density of the conventional mesa wet etching applied solar cell (Sample A) is higher than 12.997 [mA / cm 2]. The efficiency of the mesa wet etching applied solar cell (Sample B) used in the present invention was 29.493%, while that of the conventional mesa wet etching applied solar cell (Sample A) was 28.708% The efficiency of the solar cell is higher than that of the conventional solar cell.
이상의 설명과 같이, 본 발명에 따른 다중접합 태양전지의 제조방법은 다중접합 태양전지의 제조 공정에 다단계 습식 식각 공정을 도입함으로써, 메사 습식 식각 공정에서의 언더컷 발생 문제를 해결하여 메사 습식 식각 공정으로 인한 활성면적 감소를 원천적으로 방지할 수 있고, 이에 따라 태양전지의 효율 저하 문제를 근본적으로 해결할 수 있는 장점이 있다.As described above, the method for manufacturing a multi-junction solar cell according to the present invention solves the problem of occurrence of undercut in the mesa wet etching process by introducing a multi-stage wet etching process into the manufacturing process of the multi-junction solar cell, It is possible to prevent the reduction of the active area due to the increase in the area of the solar cell. Therefore, there is an advantage in that the problem of the efficiency deterioration of the solar cell can be fundamentally solved.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications may be made without departing from the spirit and scope of the invention. Be clear to the technician. Accordingly, the true scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of the same should be construed as being included in the scope of the present invention.
101: 기판 102: 하부 태양전지층
103: 중부 태양전지층 104: 상부 태양전지층
105: 포토레지스트층 106,107: 식각부 보호용 포토레지스트
104a: 상부 태양전지층 식각영역
103a: 중부 태양전지층 식각영역
102a: 하부 태양전지층 식각영역101: substrate 102: lower solar cell layer
103: central solar cell layer 104: upper solar cell layer
105: photoresist layers 106 and 107: photoresist for etching part protection
104a: upper solar cell layer etching region
103a: central solar cell layer etching region
102a: lower solar cell layer etching region
Claims (14)
상기 기판 위에 형성되며, 다중접합 태양전지 구조물을 구성하는 하부 태양전지층과;
상기 하부 태양전지층 위에 적층 형성되며, 다중접합 태양전지 구조물을 구성하는 중부 태양전지층; 및
상기 중부 태양전지층 위에 적층 형성되며, 다중접합 태양전지 구조물을 구성하는 상부 태양전지층을 포함하고,
상기 상부, 중부 및 하부 태양전지층은 상기 기판 위에 순차적으로 적층 형성된 후, 다단계 메사 식각 공정에 의해 각 태양전지층의 일부가 식각되어 최종적으로 다중접합 태양전지 구조체로 이루어지되, 상위층의 식각 후, 상기 상위층의 상면 상에 안착된 포토레지스트를 리플로우하고 열처리하여 상기 식각된 상위층의 측벽을 상기 리플로우된 포토레지스트로 보호한 후, 상기 리플로우된 포토레지스트 하부에서 상기 식각된 상위층의 상기 측벽과 동일한 면을 이루도록 차상위층을 식각하는 방식을 복수회 반복 수행하여 이루어지는 것을 특징으로 하는 다중접합 태양전지.
Claims [1]
A lower solar cell layer formed on the substrate and constituting a multi-junction solar cell structure;
A middle solar cell layer laminated on the lower solar cell layer and constituting a multi-junction solar cell structure; And
A top solar cell layer stacked on the central solar cell layer and constituting a multi-junction solar cell structure,
The upper, middle, and lower solar cell layers are sequentially laminated on the substrate, and then a part of each solar cell layer is etched by a multi-stage mesa etching process to finally form a multi-junction solar cell structure. The photoresist deposited on the upper surface of the upper layer is reflowed and heat treated to protect the sidewalls of the etched upper layer with the reflowed photoresist and then the sidewalls of the etched upper layer And a method of etching the next layer so as to form the same surface is repeated a plurality of times.
상기 하부 태양전지층, 중부 태양전지층 및 상부 태양전지층 중의 적어도 어느 하나의 층은 InGaP, GaAs, InGaAs 물질 중 어느 하나로 구성된 것을 특징으로 하는 다중접합 태양전지.The method according to claim 1,
Wherein at least one of the lower solar cell layer, the middle solar cell layer, and the upper solar cell layer is made of any one of InGaP, GaAs, and InGaAs materials.
a) 기판의 상면에 하부 태양전지층, 중부 태양전지층 및 상부 태양전지층을 포함하는 다중접합 태양전지 구조물과, 그 구조물 위에 위치하는 포토레지스트를 차례로 적층 형성하는 단계와;
b) 상기 포토레지스트를 마스크로 이용하여 상기 포토레지스트와 상기 상부 태양전지층의 일부를 각각 메사 식각하는 단계와;
c) 상기 상부 태양전지층의 식각 후, 상기 식각된 포토레지스트를 제1 리플로우(reflow)하고 열처리하여 상기 식각된 상부 태양전지층의 측벽을 상기 제1 리플로우된 포토레지스트로 보호하는 단계와;
d) 상기 제1 리플로우된 포토레지스트를 마스크로 이용하여 상기 식각된 상부 태양전지층 하부에 위치하는 상기 중부 태양전지층의 일부를 식각한 후, 상기 제1 리플로우된 포토레지스트를 제2 리플로우하고 열처리하여 상기 식각된 중부 태양전지층의 측벽을 상기 제2 리플로우된 포토레지스트로 보호하는 단계와;
e) 상기 제2 리플로우된 포토레지스트를 마스크로 이용하여 상기 식각된 중부 태양전지층 하부에 위치하는 상기 하부 태양전지층의 일부를 식각하는 단계; 및
f) 상기 식각된 상부 태양전지층 위에 위치하고 상기 식각된 상부 태양전지층의 상기 측벽과 상기 식각된 중부 태양전지층의 상기 측벽 상에 형성되는 리플로우된 포토레지스트를 제거하여 다중접합 태양전지 구조체를 완성하는 단계를 포함하는 다중접합 태양전지의 제조방법.
A method of manufacturing a multi-junction solar cell to which a multi-step wet etching process is applied,
a) forming a multi-junction solar cell structure including a lower solar cell layer, a middle solar cell layer and an upper solar cell layer on a top surface of a substrate, and a photoresist overlying the structure;
b) mesa-etching the photoresist and a portion of the upper solar cell layer using the photoresist as a mask;
c) after etching the upper solar cell layer, reflowing and heat treating the etched photoresist to protect the sidewalls of the etched upper solar cell layer with the first reflowed photoresist; ;
d) etching the part of the middle solar cell layer located under the etched top solar cell layer using the first reflowed photoresist as a mask, and then etching the first reflowed photoresist to form a second ripple Protecting the sidewall of the etched middle solar cell layer with the second reflowed photoresist;
e) etching a part of the lower solar cell layer located under the etched middle solar cell layer using the second reflowed photoresist as a mask; And
f) removing the reflowed photoresist located on the etched top solar cell layer and formed on the sidewalls of the etched top solar cell layer and the sidewalls of the etched middle solar cell layer to form a multi- Wherein the method comprises the steps of:
상기 단계 b)에서 상기 포토레지스트 및 그 하부의 상기 상부 태양전지층의 일부를 각각 습식식각에 의해 메사 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
Wherein the photoresist and a portion of the upper solar cell layer below the photoresist are subjected to a mesa etching by wet etching, respectively, in the step b).
상기 포토레지스트를 습식식각용 마스크로 사용하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
5. The method of claim 4,
Wherein the photoresist is used as a wet etching mask.
상기 단계 b)에서 상기 상부 태양전지층을 식각함에 있어서, 상기 상부 태양전지층의 일정 부분을 일단 식각한 후, 열처리하여 상기 부분 식각된 상부 태양전지층을 상기 포토레지스트로 보호한 후 남아 있는 상부 태양전지층의 나머지 부분을 식각하는 방식으로 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
In the etching of the upper solar cell layer in the step b), a certain portion of the upper solar cell layer is once etched and then heat-treated to protect the partially etched upper solar cell layer with the photoresist, And the remaining part of the solar cell layer is etched by etching.
상기 단계 b)에서 상기 상부 태양전지층을 식각함에 있어서, 상기 상부 태양전지층을 한꺼번에 식각하는 방식으로 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
Wherein the upper solar cell layer is etched at a time when the upper solar cell layer is etched in the step b).
상기 단계 c) 및 d)에서 상기 제1 리플로우된 포토레지스트와 상기 제2 리플로우된 포토레지스트를 반도체 트랙(track) 장비를 이용하여 열처리하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
Wherein the first reflowed photoresist and the second reflowed photoresist are heat treated using semiconductor track equipment in steps c) and d).
상기 단계 c) 및 d)에서 상기 제1 리플로우된 포토레지스트와 상기 제2 리플로우된 포토레지스트를 열판(hot plate)을 이용하여 열처리하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
Wherein the first reflowed photoresist and the second reflowed photoresist are heat treated using a hot plate in the steps c) and d).
상기 단계 d)에서 상기 중부 태양전지층을 식각함에 있어서, 상기 중부 태양전지층의 일정 부분을 일단 식각한 후, 열처리하여 상기 부분 식각된 중부 태양전지층을 상기 제1 리플로우된 포토레지스트로 보호한 후 남아 있는 중부 태양전지층의 나머지 부분을 식각하는 방식으로 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
In the step (d), the center solar cell layer is etched, and then the central solar cell layer is partially etched and then heat-treated to protect the partially etched middle solar cell layer with the first reflowed photoresist And etching the remaining portion of the remaining middle solar cell layer by etching.
상기 단계 d)에서 상기 중부 태양전지층을 식각함에 있어서, 상기 중부 태양전지층을 한꺼번에 식각하는 방식으로 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
Wherein the central solar cell layer is etched by etching the central solar cell layer in the step d).
상기 단계 e)에서 하부 태양전지층을 식각함에 있어서, 상기 하부 태양전지층의 일정 부분을 일단 식각한 후, 열처리하여 상기 부분 식각된 하부 태양전지층을 상기 제2 리플로우된 포토레지스트로 보호한 후 남아 있는 하부 태양전지층의 나머지 부분을 식각하는 방식으로 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
In the etching of the lower solar cell layer in the step e), a certain portion of the lower solar cell layer is etched once, and then heat treatment is performed to protect the partially etched lower solar cell layer with the second reflowed photoresist And etching the remaining portion of the remaining lower solar cell layer by etching.
상기 단계 e)에서 상기 하부 태양전지층을 식각함에 있어서, 상기 하부 태양전지층을 한꺼번에 식각하는 방식으로 식각하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.
The method of claim 3,
Wherein the lower solar cell layer is etched by etching the lower solar cell layer in step e).
상기 단계 e)에서 상기 하부 태양전지층의 일부를 식각한 후, 상기 제2 리플로우된 포토레지스트를 제3 리플로우하고 열처리하여 상기 식각된 하부 태양전지층의 측벽을 상기 제3 리플로우된 포토레지스트로 보호한 후, 상기 식각된 하부 태양전지층 하부에 위치하는 상기 기판을 식각하는 단계를 더 포함하는 것을 특징으로 하는 다중접합 태양전지의 제조방법.The method of claim 3,
The method according to any one of the preceding claims, wherein a portion of the lower solar cell layer is etched in step (e), then the third reflowed photoresist is subjected to a third reflow and heat treatment to form sidewalls of the etched lower solar cell layer And etching the substrate located under the etched lower solar cell layer after the protection with the resist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150188846A KR101734077B1 (en) | 2015-12-29 | 2015-12-29 | Multi-junction solar cell and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150188846A KR101734077B1 (en) | 2015-12-29 | 2015-12-29 | Multi-junction solar cell and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101734077B1 true KR101734077B1 (en) | 2017-05-12 |
Family
ID=58740683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150188846A KR101734077B1 (en) | 2015-12-29 | 2015-12-29 | Multi-junction solar cell and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101734077B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224209A (en) * | 2020-02-05 | 2021-08-06 | 凌巨科技股份有限公司 | Solar cell gentle slope structure and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002535851A (en) * | 1999-01-25 | 2002-10-22 | マルコニ アップライド テクノロジーズ リミテッド | Solar array |
-
2015
- 2015-12-29 KR KR1020150188846A patent/KR101734077B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002535851A (en) * | 1999-01-25 | 2002-10-22 | マルコニ アップライド テクノロジーズ リミテッド | Solar array |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224209A (en) * | 2020-02-05 | 2021-08-06 | 凌巨科技股份有限公司 | Solar cell gentle slope structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6194283B2 (en) | Multi-junction solar cell and method for forming the same | |
| US8436430B2 (en) | Diodes with embedded dummy gate electrodes | |
| KR20170028816A (en) | Semiconductor device and manufacturing method thereof | |
| TW201905980A (en) | Methods of forming semiconductor devices | |
| KR102018427B1 (en) | A semiconductor device and a method of forming the same | |
| US20190019904A1 (en) | Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells | |
| JP2013098564A (en) | Method for making semiconductor light detection devices | |
| JP2009026838A (en) | Semiconductor device and manufacturing method therefor | |
| KR101734077B1 (en) | Multi-junction solar cell and manufacturing method thereof | |
| CN117542882A (en) | Gallium nitride device and preparation method thereof | |
| US20090014790A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| US10199520B2 (en) | Reduced junction area barrier-based photodetector | |
| CN114267727B (en) | Transistor with low contact resistivity and method of making the same | |
| JP4750391B2 (en) | Method for manufacturing solid-state imaging device | |
| TW201919155A (en) | Semiconductor structure and manufacturing method thereof | |
| CN115706178A (en) | Perovskite material bypass diode and preparation method thereof, perovskite solar cell module and preparation method thereof, and photovoltaic module | |
| JP5874582B2 (en) | Vertical semiconductor device and manufacturing method thereof | |
| US20190378846A1 (en) | Semiconductor structure and method of forming the same | |
| TWI578403B (en) | Trench schottky diode and manufacturing mehtod thereof | |
| KR101667669B1 (en) | Schottky barrier diode and method for manufacturing the diode | |
| CN112993005B (en) | Semiconductor element with platform structure and manufacturing method thereof | |
| KR101419527B1 (en) | Horizontal Type Solar cell and Method for Manufacturing the Same | |
| TWI557915B (en) | Vertical transistor device and fabricating method thereof | |
| WO2014203881A1 (en) | Method for manufacturing silicon carbide semiconductor element | |
| TWI667793B (en) | Semiconductor device and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |