KR101699772B1 - 전력 변환기 및 전력 변환 방법 - Google Patents

전력 변환기 및 전력 변환 방법 Download PDF

Info

Publication number
KR101699772B1
KR101699772B1 KR1020100057608A KR20100057608A KR101699772B1 KR 101699772 B1 KR101699772 B1 KR 101699772B1 KR 1020100057608 A KR1020100057608 A KR 1020100057608A KR 20100057608 A KR20100057608 A KR 20100057608A KR 101699772 B1 KR101699772 B1 KR 101699772B1
Authority
KR
South Korea
Prior art keywords
current
circuit
signal
peak current
pull
Prior art date
Application number
KR1020100057608A
Other languages
English (en)
Other versions
KR20110137593A (ko
Inventor
유진혁
금동진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100057608A priority Critical patent/KR101699772B1/ko
Priority to US13/161,526 priority patent/US8710818B2/en
Publication of KR20110137593A publication Critical patent/KR20110137593A/ko
Application granted granted Critical
Publication of KR101699772B1 publication Critical patent/KR101699772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

인덕터 피크 전류 보상 기능을 갖는 전력 변환기 및 전력 변환 방법이 개시된다. 전력 변환기는 전력 변환부 및 구동 회로를 포함한다. 전력 변환부는 풀업 구동신호, 풀다운 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생한다. 구동 회로는 인덕터 피크 전류를 보상하고 직류 출력전압 및 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 풀업 구동신호와 풀다운 구동 신호를 발생한다. 따라서, 전력 변환기는 직류 출력전압의 크기가 변화해도 균일한 부하 전류에서 펄스 주파수 변조와 펄스 폭 변조 사이의 모드 전환을 수행하고 변환 효율이 높다.

Description

전력 변환기 및 전력 변환 방법{POWER CONVERTER AND METHOD OF CONVERTING POWER}
본 발명은 전력 변환기에 관한 것으로, 특히 인덕터 피크 전류 보상 기능을 갖는 전력 변환기에 관한 것이다.
최근에 환경적인 이유로 에너지 절약이 매우 요구되고 있다. 셀룰라 폰, 휴대용 개인 정보 단말기 등 배터리를 사용하는 휴대용 정보 처리 장치에서, 전력 소모의 절약은 매우 중요한 문제로 대두되고 있다. 스텝-다운 컨버터, 부스트 컨버터, 벅-부스트 컨버터 등 스위치 모드 파워 서플라이가 각종 전자 기기에 사용되고 있다. 스텝-다운 컨버터 등 전력 변환기는 변환 효율을 높이기 위해서 부하 전류의 크기에 작을 때는 펄스 주파수 변조(pulse frequency modulation; PFM) 모드로 동작하고, 부하 전류의 크기에 클 때는 펄스 폭 변조(pulse width modulation; PWM) 모드로 동작시킬 필요가 있다.
종래에는 직류 출력 전압의 크기가 변화하면, 펄스 주파수 변조와 펄스 폭 변조 사이의 전환을 수행되는 출력 전류의 크기가 크게 변화하였다.
본 발명의 목적은 인덕터 피크 전류 보상 기능을 갖고, 직류 출력전압의 크기가 변화해도 균일한 부하 전류에서 펄스 주파수 변조와 펄스 폭 변조 사이의 모드 전환을 수행하는 전력 변환기를 제공하는 것이다.
본 발명의 다른 목적은 인덕터 피크 전류 보상 기능을 갖고, 직류 출력전압의 크기가 변화해도 균일한 부하 전류에서 펄스 주파수 변조와 펄스 폭 변조 사이의 모드 전환을 수행하는 전력 변환 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 전력 변환기는 전력 변환부 및 구동 회로를 포함한다.
전력 변환부는 풀업 구동신호, 풀다운 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생한다. 구동 회로는 인덕터 피크 전류를 보상하고 상기 직류 출력전압 및 상기 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 풀업 구동신호와 상기 풀다운 구동 신호를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 전력 변환기는 인덕터 피크 전류가 제 1 전류 값보다 작을 때 주파수 변조(PFM) 모드로 동작하고, 상기 인덕터 피크 전류가 상기 제 1 전류 값 이상일 때 펄스 폭 변조(PWM) 모드로 동작할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 구동 회로는 상기 직류 출력전압의 크기가 변화해도 균일한 부하 전류에서 상기 펄스 주파수 변조와 상기 펄스 폭 변조 사이의 전환을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 직류 출력전압의 크기가 변화해도 상기 펄스 주파수 변조와 상기 펄스 폭 변조 사이의 전환이 수행되는 부하 전류는 5% 이내의 산포를 유지할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 구동 회로는 비교기, 전류 센싱 회로 및 스위치 구동신호 발생 회로를 포함할 수 있다.
비교기는 상기 직류 출력전압을 기준전압과 비교하고 제 1 검출 전압신호를 발생한다. 전류 센싱 회로는 상기 인덕터 피크 전류를 보상하고 검출하여 전류 센싱 출력신호를 발생한다. 스위치 구동신호 발생 회로는 상기 제 1 검출 전압신호 및 상기 전류 센싱 출력신호에 기초하여 상기 펄스 주파수 변조(PFM) 또는 상기 펄스 폭 변조(PWM)를 수행하여 상기 풀업 구동신호 및 상기 풀다운 구동신호를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 전류 센싱 회로는 상기 인덕터 피크 전류를 보상하는 피크 전류 보상 회로를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 전력 변환기는 상기 제 1 검출 전압신호에 응답하여 센싱 노드의 전압신호와 접지 전압을 비교하고 영전류 검출신호를 발생하고 상기 영전류 검출신호를 상기 스위치 구동신호 발생 회로에 제공하는 영전류 검출 회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 영전류 검출 회로는 상기 전력 변환부의 풀업 트랜지스터의 턴온 시점을 결정할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 영전류 검출 회로는 상기 전력 변환부의 풀다운 트랜지스터의 턴오프 시점을 결정할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 스위치 구동신호 발생 회로는 지연 회로, 클럭 발생기, 제 1 OR 회로, 제 2 OR 회로, 래치 회로, NOR 회로, 인버터, 제 1 드라이버 및 제 2 드라이버를 포함할 수 있다.
지연 회로는 상기 제 1 검출 전압신호를 지연시키고, 클럭 발생기는 상기 영전류 검출신호에 기초하여 클럭신호를 발생한다. 제 1 OR 회로는 상기 지연 회로의 출력신호와 상기 클럭신호에 대해 논리합 연산을 수행한다. 제 2 OR 회로는 상기 제 1 검출 전압신호와 전류 센싱 출력신호에 대해 논리합 연산을 수행한다. 래치 회로는 상기 제 1 OR 회로의 출력신호와 상기 제 2 OR 회로의 출력신호를 래치한다. NOR 회로는 상기 래치 회로의 출력신호와 상기 영전류 검출신호에 대해 비논리합 연산을 수행한다. 인버터는 상기 래치 회로의 출력신호의 위상을 반전한다. 제 1 드라이버는 상기 인버터의 출력신호에 응답하여 상기 풀업 구동신호를 발생하고, 제 2 드라이버는 상기 NOR 회로의 출력신호에 응답하여 상기 풀다운 구동신호를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 전력 변환부는 제 1 PMOS 트랜지스터, 제 1 NMOS 트랜지스터, 제 2 PMOS 트랜지스터, 인덕터 및 커패시터를 포함할 수 있다.
제 1 PMOS 트랜지스터는 상기 직류 입력전압이 인가되는 소스, 상기 풀업 구동신호가 인가되는 게이트, 및 센싱 노드에 연결된 드레인을 갖는다. 제 1 NMOS 트랜지스터는 상기 센싱 노드에 연결된 드레인, 상기 풀다운 구동신호가 인가되는 게이트, 및 접지에 연결된 소스를 갖는다. 제 2 PMOS 트랜지스터는 상기 직류 입력전압이 인가되는 소스, 상기 풀업 구동신호가 인가되는 게이트, 및 제 1 감지 전류가 출력되는 드레인을 갖는다. 인덕터는 상기 센싱 노드와 출력 노드 사이에 결합되고, 커패시터는 상기 출력 노드와 상기 접지 사이에 결합된다.
본 발명의 하나의 실시예에 의하면, 상기 센싱 노드에서 상기 제 2 감지 전류가 출력될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 전류 센싱 회로는 피크 전류 센싱 회로, 피크 전류 보상 회로 및 버퍼 회로를 포함할 수 있다.
피크 전류 센싱 회로는 상기 제 1 감지 전류와 상기 센싱 노드에서 출력되는 제 2 감지 전류에 기초하여 제 1 피크전류 검출신호를 발생한다. 피크 전류 보상 회로는 제어신호에 응답하여 상기 제 1 피크 전류 검출 신호에서 피크 전류 보상신호를 감산하여 제 2 피크전류 검출신호를 발생한다. 버퍼 회로는 상기 제 2 피크전류 검출신호에 기초하여 상기 전류 센싱 출력신호를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 제어신호의 복수의 비트들은 직류 출력전압의 전압 레벨에 기초하여 발생될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 피크 전류 보상 회로는 상기 피크 전류 센싱 회로의 출력 노드와 접지 사이에 결합되고 복수의 비트를 갖는 상기 제어신호에 응답하여 스위칭 동작하는 복수의 트랜지스터들을 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 피크 전류 보상 회로는 복수의 전류 경로로 구성될 수 있다. 상기 전류 경로들 각각은 제 1 MOS트랜지스터 및 제 2 MOS트랜지스터를 포함할 수 있다.
제 1 MOS트랜지스터는 상기 접지에 연결된 소스, 바이어스 전압이 인가된 게이트를 갖는다. 제 2 MOS 트랜지스터는 상기 피크 전류 센싱 회로의 출력 노드에 연결된 드레인, 상기 제어신호의 비트들 중 하나가 인가되는 게이트, 및 상기 제 1 MOS트랜지스터의 드레인에 연결된 소스를 갖는다.
본 발명의 하나의 실시형태에 따른 전력 변환 방법은 풀업 구동신호, 풀다운 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생하는 단계, 인덕터 피크 전류를 보상하는 단계, 및 상기 직류 출력전압 및 상기 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 풀업 구동신호와 상기 풀다운 구동 신호를 발생하는 단계를 포함한다.
본 발명의 하나의 실시예에 의하면, 상기 전력 변환 방법은 상기 직류 출력전압을 기준전압과 비교하여 제 1 검출 전압신호를 발생하는 단계, 및 상기 제 1 검출 전압신호에 응답하여 영전류 검출 회로의 오프셋 전압을 조절하고 영전류 검출신호를 발생하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 구동 회로 및 이를 포함하는 전력 변환기는 인덕터 피크 전류 보상 기능을 갖는 전류 센싱 회로를 구비함으로써, 직류 출력전압의 크기가 변화해도 균일한 부하 전류(load current)에서 펄스 주파수 변조와 펄스 폭 변조 사이의 모드 전환을 수행할 수 있다.
따라서, 본 발명의 실시예에 따른 전력 변환기는 전력 변환 효율이 높다.
도 1은 본 발명의 하나의 실시예에 따른 전력 변환기를 나타내는 회로도이다.
도 2는 도 1의 전력 변환기의 구동 회로의 하나의 예를 나타내는 회로도이다.
도 3은 도 1의 전력 변환기의 전력 변환부의 하나의 예를 나타내는 회로도이다.
도 4는 도 2의 구동 회로에 포함된 전류 센싱 회로의 하나의 예를 나타내는 회로도이다.
도 5는 도 4의 전류 센싱 회로에 포함된 피크 전류 보상회로의 하나의 예를 나타내는 회로도이다.
도 6은 종래의 전력 변환기에서, 인덕터 전류의 기울기에 대한 인덕터 피크 전류의 크기를 나타내는 그래프이다.
도 7은 도 1에 도시된 본 발명의 전력 변환기에서, 인덕터 전류의 기울기에 대한 인덕터 피크 전류의 크기를 나타내는 그래프이다.
도 8은 도 1에 도시된 본 발명의 전력 변환기에서, 직류 출력전압의 변화에 대한 인덕터 피크 전류 및 PFM/PWM 전환이 발생하는 부하전류를 나타내는 그래프이다.
도 9는 종래의 전력 변환기에서, 직류 출력전압의 변화에 대한 인덕터 피크 전류 및 PFM/PWM 전환이 발생하는 부하전류를 나타내는 그래프이다.
도 10은 도 1의 전력 변환기의 구동부의 다른 하나의 예를 나타내는 회로도이다.
도 11은 도 10의 구동 회로를 포함하는 전력 변환기의 동작을 나타내는 타이밍도이다.
도 12는 도 10의 구동 회로에 포함된 스위치 구동신호 발생 회로의 하나의 예를 나타내는 회로도이다.
도 13은 본 발명의 하나의 실시예에 따른 전력 변환 방법을 나타내는 흐름도이다.
도 14는 본 발명의 다른 하나의 실시예에 따른 전력 변환 방법을 나타내는 흐름도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 스텝-다운 컨버터(1000)를 나타내는 회로도이다.
도 1을 참조하면, 전력 변환기(1000)는 구동 회로(1100) 및 전력 변환부(1200)를 포함한다.
전력 변환부(1200)는 풀업 구동신호(PD), 풀다운 구동신호(PN) 및 직류 입력 전압(VIN)에 기초하여 직류 출력전압(VOUT)을 발생한다. 구동 회로(1100)는 인덕터 피크 전류를 보상하고 직류 출력전압(VIN) 및 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 풀업 구동신호(PD)와 풀다운 구동 신호(ND)를 발생한다.
전력 변환기(1000)는 인덕터 피크 전류가 제 1 전류 값보다 작을 때 주파수 변조(PFM) 모드로 동작하고, 인덕터 피크 전류가 상기 제 1 전류 값 이상일 때 펄스 폭 변조(PWM) 모드로 동작할 수 있다. 구동 회로(1100)는 직류 출력전압(VOUT)의 크기가 변화해도 균일한 부하 전류에서 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM) 사이의 전환을 수행할 수 있다.
또한, 전력 변환기(1000)는 인덕터 피크 전류가 제 1 전류 값보다 작을 때 주파수 변조(PFM) 모드로 동작하고, 인덕터 피크 전류가 제 1 전류 값보다 큰 제 2 전류 값 이상일 때 펄스 폭 변조(PWM) 모드로 동작할 수 있다.
도 2는 도 1의 전력 변환기(1000)의 구동 회로(1100)의 하나의 예를 나타내는 회로도이다.
도 2를 참조하면, 구동 회로(1100)는 비교기(1110), 스위치 구동신호 발생 회로(1120) 및 전류 센싱 회로(1130)를 포함한다.
비교기(1110)는 직류 출력전압(VOUT)에 대응하는 피드백 전압(VFB)을 기준전압(VREF)과 비교하고 제 1 검출 전압신호(VDET_O)를 발생한다. 전류 센싱 회로(1130)는 피크 전류 검출신호(IPSEN) 및 제어신호(VCTRL)에 기초하여 인덕터 피크 전류를 보상하고 검출하여 전류 센싱 출력신호(CSO)를 발생한다. 스위치 구동신호 발생 회로(1120)는 제 1 검출 전압신호(VDET_O) 및 전류 센싱 출력신호(CSO)에 기초하여 펄스 주파수 변조(PFM) 또는 펄스 폭 변조(PWM)를 수행하여 풀업 구동신호(PD) 및 풀다운 구동신호(ND)를 발생한다.
전류 센싱 회로(1130)는 인덕터 피크 전류를 보상하는 피크 전류 보상 회로(1132)를 포함할 수 있다.
도 3은 도 1의 전력 변환기(1000)의 전력 변환부(1200)의 하나의 예를 나타내는 회로도이다.
도 3을 참조하면, 전력 변환부(1200)는 제 1 PMOS 트랜지스터(MP1), 제 1 NMOS 트랜지스터(MN1), 제 2 PMOS 트랜지스터(MP2), 인덕터(L) 및 커패시터(C)를 포함한다.
제 1 PMOS 트랜지스터(MP1)는 직류 입력전압(VIN)이 인가되는 소스, 풀업 구동신호(PD)가 인가되는 게이트, 및 센싱 노드(NS)에 연결된 드레인을 갖는다. 제 1 NMOS 트랜지스터(MN1)는 센싱 노드(NS)에 연결된 드레인, 풀다운 구동신호(ND)가 인가되는 게이트, 및 접지에 연결된 소스를 갖는다. 제 2 PMOS 트랜지스터(MP2)는 직류 입력전압(VIN)이 인가되는 소스, 풀업 구동신호(PD)가 인가되는 게이트, 및 제 1 감지 전류(IPSEN1)가 출력되는 드레인을 갖는다. 인덕터(L)는 센싱 노드(NS)와 출력 노드(NO) 사이에 결합되고, 커패시터(C)는 출력 노드(NO)와 접지 사이에 결합된다. 제 1 PMOS 트랜지스터(MP1)와 제 1 NMOS 트랜지스터(MN1)의 연결 점인 센싱 노드(NS)에서 제 2 감지 전류(IPSEN2)가 출력될 수 있다.
도 4는 도 2의 구동 회로(1100)에 포함된 전류 센싱 회로(1130)의 하나의 예를 나타내는 회로도이다.
도 4를 참조하면, 전류 센싱 회로(1130)는 피크 전류 센싱 회로(1131), 피크 전류 보상 회로(1132) 및 버퍼 회로(1133)를 포함할 수 있다.
피크 전류 센싱 회로(1131)는 제 1 감지 전류(IPSEN1)와 센싱 노드(NS)에서 출력되는 제 2 감지 전류(IPSEN2)에 기초하여 제 1 피크전류 검출신호(IS2)를 발생한다. 피크 전류 보상 회로(1132)는 제어신호(VCTRL)에 응답하여 제 1 피크 전류 검출 신호(IS2)에서 피크 전류 보상신호(ISYN2)를 감산하여 제 2 피크전류 검출신호(IS3)를 발생한다. 버퍼 회로(1133)는 제 2 피크전류 검출신호(IS3)에 기초하여 전류 센싱 출력신호(CSO)를 발생한다.
피크 전류 센싱 회로(1131)는 제 3 PMOS 트랜지스터(MP3), 제 4 PMOS 트랜지스터(MP4), 제 5 PMOS 트랜지스터(MP5), 제 2 NMOS 트랜지스터(MN2), 제 3 NMOS 트랜지스터(MN3), 제 4 NMOS 트랜지스터(MN4), 제 5 NMOS 트랜지스터(MN5) 및 전류원(IB1)을 포함한다.
전류원(IB1)은 전원전압(VDD)과 제 1 노드(N1) 사이에 결합된다. 제 5 NMOS 트랜지스터(MN5)의 드레인은 제 1 노드(N1)에 연결되고, 다이오드 연결 구조를 갖는다. 제 4 NMOS 트랜지스터(MN4)와 제 5 NMOS 트랜지스터(MN5)는 서로 전류 미러(current mirror) 형태로 연결된다. 또한, 제 2 NMOS 트랜지스터(MN2) 및 제 3 NMOS 트랜지스터(MN3)는 제 5 NMOS 트랜지스터(MN5)에 전류 미러(current mirror) 형태로 연결된다.
제 3 PMOS 트랜지스터(MP3)와 제 4 PMOS 트랜지스터(MP4)의 소스 단자에 제 1 감지 전류(IPSEN1)가 인가되고, 제 5 PMOS 트랜지스터(MP5)의 소스 단자에 제 2 감지 전류(IPSEN2)가 인가된다. 제 3 NMOS 트랜지스터(MN3)의 드레인과 제 4 PMOS 트랜지스터(MP4)의 드레인은 서로 연결되고, 제 4 NMOS 트랜지스터(MN4)의 드레인과 제 5 PMOS 트랜지스터(MP5)의 드레인은 서로 연결된다. 제 3 PMOS 트랜지스터(MP3)의 게이트는 제 5 PMOS 트랜지스터(MP5)의 드레인에 연결되고, 제 3 PMOS 트랜지스터(MP3)의 드레인은 제 2 노드(N2)에 연결된다. 제 2 NMOS 트랜지스터(MN2)의 드레인은 제 2 노드(N2)에 연결된다. 피크 전류 보상 회로(1132)는 제 2 노드(N2)와 접지 사이에 연결된다.
버퍼 회로(1133)는 저항(R1), 인버터(INV1) 및 제 6 NMOS 트랜지스터(MN6)를 포함한다. 제 6 NMOS 트랜지스터(MN6)는 접지에 연결된 소스, 제 2 노드(N2)에 연결된 게이트를 갖는다. 저항(R1)은 전원전압(VDD)과 제 6 NMOS 트랜지스터(MN6)의 드레인 사이에 연결된다. 인버터(INV1)는 제 6 NMOS 트랜지스터(MN6)의 드레인의 전압신호의 위상을 반전시키고 전류 센싱 출력신호(CSO)를 발생한다.
도 5는 도 4의 전류 센싱 회로(1130)에 포함된 피크 전류 보상회로(1132)의 하나의 예를 나타내는 회로도이다.
도 5를 참조하면, 피크 전류 보상회로(1132)는 피크 전류 센싱 회로(도 4의1131)의 출력 노드인 제 2 노드(N2)와 접지 사이에 결합된 복수의 전류 경로를 포함한다. 전류 경로들 각각은 복수의 비트를 갖는 제어신호(VCTRL)에 응답하여 스위칭 동작한다. 예를 들어, 제 1 경로는 제어신호(VCTRL)의 제 1 비트(VCTRL<1>)가 인가된 제 7 NMOS 트랜지스터(MN7) 및 바이어스 전압(VB1)이 인가된 제 8 NMOS 트랜지스터(MN8)를 포함한다. 제 m 경로는 제어신호(VCTRL)의 제 m 비트(VCTRL<m>)가 인가된 제 11 NMOS 트랜지스터(MN11) 및 바이어스 전압(VB1)이 인가된 제 12 NMOS 트랜지스터(MN12)를 포함한다.
제어신호(VCTRL)의 복수의 비트들은 직류 출력전압(VOUT)의 전압 레벨에 기초하여 발생될 수 있다.
이하, 도 1 내지 도 5를 참조하여 전류 센싱 회로(1130) 및 이를 포함하는 전력 변환기의 동작에 대해 설명한다.
도 3을 참조하면, 제 1 감지 전류(IPSEN1)는 풀업 동작을 하는 제 1 PMOS 트랜지스터(MP1)를 통해 흐르는 전류를 센싱한 전류이고, 제 2 감지 전류(IPSEN2)는 제 1 PMOS 트랜지스터(MP1)를 통해 흐르는 전류에서 인덕터(L)를 통해 흐르는 인덕터 전류(IL)를 뺀 전류이다. 따라서, 제 2 감지 전류(IPSEN2)는 인덕터 전류(IL)가 증가함에 따라 감소한다.
도 4를 참조하면, 제 1 감지 전류(IPSEN1)는 제 3 PMOS 트랜지스터(MP3)와 제 4 PMOS 트랜지스터(MP4)의 소스 단자에 인가되고, 제 2 감지 전류(IPSEN2)는 제 5 PMOS 트랜지스터(MP5)의 소스 단자에 인가된다. 인덕터 전류(IL)가 증가함에 따라 제 3 PMOS 트랜지스터(MP3)를 통해 흐르는 전류(IS1)는 증가한다.
제 1 피크 전류 검출 신호(IS2)는 제 3 PMOS 트랜지스터(MP3)를 통해 흐르는 전류(IS1)에서 제 2 NMOS 트랜지스터(MN2)를 통해 흐르는 전류(ISYN1)를 뺀 전류이다. 제 2 NMOS 트랜지스터(MN2)는 제 5 NMOS 트랜지스터(MN5)와 전류 미러 형태로 연결되어 있으므로, 제 2 NMOS 트랜지스터(MN2)를 통해 흐르는 전류(ISYN1)는 일정한 크기를 갖는다.
도 5에 도시된 바와 같이, 피크 전류 보상신호(ISYN2)의 크기는 복수의 비트를 갖는 제어신호(VCTRL)에 응답하여 변화한다. 예를 들어, 직류 출력전압(VOUT)의 전압 레벨이 클 때는 피크 전류 보상회로(1132)를 구성하는 전류 경로들 중 턴온되는 전류 경로들의 수를 증가시켜 피크 전류 보상신호(ISYN2)의 크기를 증가시키고, 직류 출력전압(VOUT)의 전압 레벨이 작을 때는 피크 전류 보상회로(1132)를 구성하는 전류 경로들을 중 턴온되는 경로들의 수를 감소시켜 피크 전류 보상신호(ISYN2)의 크기를 감소시킨다.
인덕터 전류의 정의 기울기는 (VIN - VOUT)/L로 표현된다. 따라서, 직류 출력전압(VOUT)의 전압 레벨이 증가하면 인덕터 전류의 기울기는 감소하고, 직류 출력전압(VOUT)의 전압 레벨이 감소하면 인덕터 전류의 기울기는 증가한다.
제 2 피크전류 검출신호(IS3)는 제 1 피크 전류 검출 신호(IS2)에서 피크 전류 보상신호(ISYN2)를 감산하여 발생한 신호이다. 따라서, 직류 출력전압(VOUT)의 전압 레벨이 클 때는 피크 전류 보상신호(ISYN2)의 크기가 증가하므로 제 2 피크전류 검출신호(IS3)의 크기가 감소하고, 직류 출력전압(VOUT)의 전압 레벨이 작을 때는 피크 전류 보상신호(ISYN2)의 크기가 감소하므로 제 2 피크전류 검출신호(IS3)의 크기가 증가한다.
버퍼 회로(1133)는 제 2 피크전류 검출신호(IS3)를 버퍼링하여 전류 센싱 출력신호(CSO)를 발생한다. 따라서, 제 2 피크전류 검출신호(IS3)의 크기가 증가하면, 전류 센싱 출력신호(CSO)의 크기는 증가하며, 제 2 피크전류 검출신호(IS3)의 크기가 감소하면, 전류 센싱 출력신호(CSO)의 크기는 감소한다.
따라서, 직류 출력전압(VOUT)의 전압 레벨이 클 때는 전류 센싱 출력신호(CSO)를 인에이블시키기 위한 인덕터 피크 전류의 크기가 증가하고, 직류 출력전압(VOUT)의 전압 레벨이 작을 때는 전류 센싱 출력신호(CSO)를 인에이블시키기 위한 인덕터 피크 전류의 크기가 감소한다. 전류 센싱 출력신호(CSO)를 인에이블되면, PMOS 스위칭 트랜지스터(예를 들면, 도 3의 MP1)가 턴오프되고 인덕터 전류(IL)는 부의 기울기를 갖는다.
도 6은 종래의 전력 변환기에서, 인덕터 전류의 기울기에 대한 인덕터 피크 전류의 크기를 나타내는 그래프이다.
도 6을 참조하면, PMOS 스위칭 트랜지스터(예를 들면, 도 3의 MP1)가 턴오프되는 시간 및 전류 센싱 회로(1130)의 공급되는 바이어스가 안정화되는 시간 등 공통 지연시간(common time delay) 때문에, 인덕터 전류의 기울기가 클 때(IL1)의 피크 전류(IP1)는 인덕터 전류의 기울기가 작을 때(IL2)의 피크 전류(IP2)보다 큰 값을 가진다. 즉, 인덕터 피크 전류는 설정된 피크 전류(established peak current)의 크기와 큰 차이를 갖는다.
도 7은 도 1에 도시된 본 발명의 전력 변환기(1000)에서, 인덕터 전류의 기울기에 대한 인덕터 피크 전류의 크기를 나타내는 그래프이다.
도 7을 참조하면, 인덕터 전류의 기울기가 작을 때(IL2) 전력 변환기(1000)는 제 1 설정 피크 전류(ILP_ES1)를 갖고, 인덕터 전류의 기울기가 클 때(IL1) 전력 변환기(1000)는 제 1 설정 피크 전류(ILP_ES1)보다 크기가 작은 제 2 설정 피크 전류(ILP_ES2)를 갖는다. 따라서, 도 1의 전력 변환기(1000)에서 인덕터 전류의 기울기가 클 때(IL1)의 피크 전류(IP1P)는 인덕터 전류의 기울기가 작을 때(IL2P)의 피크 전류(IP2)와 유사한 크기를 가진다.
도 8은 도 1에 도시된 본 발명의 전력 변환기(1000)에서, 직류 출력전압의 변화에 대한 인덕터 피크 전류 및 PFM/PWM 전환이 발생하는 부하전류를 나타내는 그래프이다.
도 1에 도시된 본 발명의 전력 변환기(1000)는 변환 효율을 위해서 부하 전류(ILOAD)의 크기가 작을 때는 펄스 주파수 변조(PFM) 모드로 동작하고, 부하 전류(ILOAD)의 크기가 클 때는 펄스 폭 변조(PWM) 모드로 동작한다.
도 8을 참조하면, 직류 출력전압(VOUT)이 증가함에 따라 인덕터 피크 전류(IL_PEAK)의 크기가 증가함을 알 수 있다. 그 이유는 본 발명의 전력 변환기(1000)는 도 4에 도시된 구조의 전류 센싱 회로(1130)를 포함하여 인덕터 피크 전류를 보상하기 때문이다. 인덕터 피크 전류를 보상하지 않으면, 직류 출력전압(VOUT)이 증가함에 따라 인덕터 피크 전류(IL_PEAK)의 크기는 감소한다. 직류 출력전압(VOUT)이 증가함에 따라 인덕터 피크 전류(IL_PEAK)의 크기가 증가하기 때문에, 본 발명의 전력 변환기(1000)에서 직류 출력전압(VOUT)의 크기가 변화하여도 펄스 주파수 변조(PFM) 모드에서 펄스 폭 변조(PWM) 모드로 전환되는 부하 전류(ILOAD)의 크기가 균일하다. 도 8의 예에서, 상기 펄스 주파수 변조와 상기 펄스 폭 변조 사이의 전환이 수행되는 부하 전류는 5% 이내의 산포를 유지하는 것을 알 수 있다.
도 9는 종래의 전력 변환기에서, 직류 출력전압의 변화에 대한 인덕터 피크 전류 및 PFM/PWM 전환이 발생하는 부하전류를 나타내는 그래프이다.
도 9를 참조하면, 종래의 전력 변환기의 전류 센싱 회로는 인덕터 피크 전류를 보상하는 기능을 갖지 않았으므로 직류 출력전압(VOUT)이 증가함에 따라 인덕터 피크 전류(IL_PEAK)의 크기는 감소한다. 따라서, 종래의 전력 변환기는 직류 출력전압(VOUT)의 크기가 변화하면 펄스 주파수 변조(PFM) 모드에서 펄스 폭 변조(PWM) 모드로 전환되는 부하 전류(ILOAD)의 크기가 크게 변화한다.
도 10은 도 1의 전력 변환기의 구동부(1100)의 다른 하나의 예를 나타내는 회로도이다.
도 10을 참조하면, 구동 회로(1100a)는 비교기(1110), 스위치 구동신호 발생 회로(1120a), 전류 센싱 회로(1130) 및 영전류 검출 회로(1140)를 포함한다.
비교기(1110)는 직류 출력전압(VOUT)에 대응하는 피드백 전압(VFB)을 기준전압(VREF)과 비교하고 제 1 검출 전압신호(VDET_O)를 발생한다. 영전류 검출 회로(1140)는 센싱 노드(도 3의 NS)의 전압신호(VINP)와 접지 전압(VINM)을 비교하고 영전류 검출신호(ZCDO)를 발생한다. 전류 센싱 회로(1130)는 피크 전류 검출신호(IPSEN) 및 제어신호(VCTRL)에 기초하여 인덕터 피크 전류를 보상하고 검출하여 전류 센싱 출력신호(CSO)를 발생한다. 스위치 구동신호 발생 회로(1120a)는 제 1 검출 전압신호(VDET_O) 및 전류 센싱 출력신호(CSO)에 기초하여 펄스 주파수 변조(PFM) 또는 펄스 폭 변조(PWM)를 수행하여 풀업 구동신호(PD) 및 풀다운 구동신호(ND)를 발생한다.
전류 센싱 회로(1130)는 인덕터 피크 전류를 보상하는 피크 전류 보상 회로(1132)를 포함할 수 있다.
도 11은 도 10의 구동 회로(1100a)를 포함하는 전력 변환기의 동작을 나타내는 타이밍도이다. 도 11에서, IL은 인덕터(L)을 통해 흐르는 전류를, ZCDO는 영전류 검출 회로(1140)의 출력신호인 영전류 검출신호를, CSO는 전류 센싱 회로(1130)의 출력신호인 전류 센싱 출력신호를, VDET_O는 비교기(1110)의 출력신호인 제 1 검출 전압신호를 각각 나타낸다.
도 11을 참조하면, 인덕터(L)를 통해 흐르는 인덕터 전류(IL)는 풀업 트랜지스터(도 3의 MP1)와 풀다운 트랜지스터(도 3의 MN1)의 스위칭 동작에 따라 증가와 감소를 반복한다. IL은 풀업 트랜지스터(MP1)가 온 상태이고, 풀다운 트랜지스터(MN1)가 오프 상태일 때, 정의 기울기를 가지며, 풀업 트랜지스터(MP1)가 오프 상태이고, 풀다운 트랜지스터(MN1)가 온 상태일 때, 부의 기울기로 갖는다. 정의 기울기는 직류 입력전압(VIN)과 직류 출력전압(VOUT)의 차이에 비례하고, 부의 기울기는 직류 출력전압(VOUT)의 크기에 비례한다.
IL은 인덕터(L)의 피크 전류에 대응하는 CSO 펄스에 응답하여 정의 기울기에서 부의 기울기로 바뀐다. 또한, IL은 인덕터(L)를 통해 흐르는 전류의 크기가 0(zero)일 때 발생하는 ZCDO 펄스에 응답하여 부의 기울기에서 정의 기울기로 바뀐다. 그러나 본 발명의 실시예에 따른 스텝-다운 컨버터(1000)의 영전류 검출 회로(1120)는 오프셋 전압을 갖기 때문에 IL이 0(zero)이 되기 전에 ZCDO 펄스를 발생시켜(PO_ON) IL을 부의 기울기에서 정의 기울기로 바꾼다. 전력 변환부(1200)의 출력 노드(NO)의 전압이 기준전압(VREF)보다 낮을 때, 제 1 검출 전압신호(VDET_O)가 로직 로우 상태를 가지며, 영전류 검출 회로(1120)는 추가 구동전류를 출력 노드(NO)에 제공한다. 따라서, IL이 0(zero)이 되기 전에 ZCDO 펄스가 발생된다. 제 1 검출 전압신호(VDET_O)가 로직 하이 상태가 되면, 영전류 검출 회로(1120)는 오프셋 전압을 갖지 않는다.
도 12는 도 10의 구동 회로에 포함된 스위치 구동신호 발생 회로(1120a)의 하나의 예를 나타내는 회로도이다.
도 12를 참조하면, 스위치 구동신호 발생 회로(1120a)는 지연 회로(1121), 클럭 발생기(1122), 제 1 OR 회로(1123), 제 2 OR 회로(1124), 래치 회로(1125), 인버터(1126), NOR 회로(1127), 제 1 드라이버(1128) 및 제 2 드라이버(1129)를 포함한다.
지연 회로(1121)는 제 1 검출 전압신호(VDET_O)를 지연시킨다. 클럭 발생기(1122)는 영전류 검출신호(ZCDO)에 기초하여 클럭신호(CK1)를 발생한다. 제 1 OR 회로(1123)는 지연 회로(1121)의 출력신호(CK1)와 클럭신호(CK1)에 대해 논리합 연산을 수행한다. 제 2 OR 회로(1124)는 제 1 검출 전압신호(VDET_O)와 전류 센싱 출력신호(CSO)에 대해 논리합 연산을 수행한다. 래치 회로(1125)는 R-S 플립플롭으로 구성될 수 있으며, 제 1 OR 회로(1123)의 출력신호와 제 2 OR 회로(1124)의 출력신호를 래치한다. NOR 회로(1127)는 래치 회로(1125)의 출력신호와 영전류 검출신호(ZCDO)에 대해 비논리합 연산을 수행한다. 인버터(1126)는 래치 회로(1125)의 출력신호의 위상을 반전한다. 제 1 드라이버(1128)는 인버터(1126)의 출력신호에 응답하여 풀업 구동신호(PD)를 발생하고, 제 2 드라이버(1129)는 NOR 회로(1127)의 출력신호에 응답하여 풀다운 구동신호(ND)를 발생한다.
이하, 도 12에 도시된 스위치 구동신호 발생 회로(1120a)의 동작에 대해 설명한다.
제 1 검출 전압신호(VDET_O)가 로직 로우 상태이면, 펄스 주파수 변조 회로(1120a)는 제 1 드라이버(1128)를 활성화하여 풀업 구동신호(PD)를 인에이블시키고, 제 2 드라이버(1129)를 비활성화하여 풀다운 구동신호(ND)를 디스에이블시킨다. 따라서, 도 3의 풀업 트랜지스터(MP1)가 턴온되고 풀다운 트랜지스터(MN1)가 턴오프된다. 따라서, 인덕터 전류(IL)가 증가하고 직류 출력전압(VOUT)이 증가한다.
제 1 검출 전압신호(VDET_O)가 로직 하이 상태이면, 스위치 구동신호 발생 회로(1120a)는 제 1 드라이버(1128)를 비활성화하여 풀업 구동신호(PD)를 디스에이블시키고, 제 2 드라이버(1129)를 활성화하여 풀다운 구동신호(ND)를 인에이블시킨다. 따라서, 도 3의 풀업 트랜지스터(MP1)가 턴오프되고 풀다운 트랜지스터(MN1)가 턴온된다. 따라서, 인덕터 전류(IL)가 감소하고 직류 출력전압(VOUT)이 감소한다.
인덕터(L)의 피크 전류에 기초하여 발생된 전류 센싱 출력신호(CSO)가 인에이블되면, 제 1 드라이버(1128)가 비활성화되어 풀업 구동신호(PD)가 디스에이블되며, 제 2 드라이버(1129)가 활성화되어 풀다운 구동신호(ND)가 인에이블된다. 따라서, 도 3의 풀업 트랜지스터(MP1)가 턴오프되고 풀다운 트랜지스터(MN1)가 턴온된다.
인덕터(L)의 영전류에 기초하여 발생된 영전류 검출신호(ZCDO)가 인에이블되면, 스위치 구동신호 발생 회로(1120a)는 제 1 드라이버(1128)를 활성화하여 풀업 구동신호(PD)를 인에이블시키고, 제 2 드라이버(1129)를 비활성화하여 풀다운 구동신호(ND)를 디스에이블시킨다. 따라서, 도 3의 풀업 트랜지스터(MP1)가 턴온되고 풀다운 트랜지스터(MN1)가 턴오프된다. 따라서, 인덕터 전류(IL)가 증가하고 직류 출력전압(VOUT)이 증가한다.
상술한 바와 같이, 본 발명의 전력 변환기(1000)는 변환 효율을 위해서 부하 전류(ILOAD)의 크기가 작을 때는 펄스 주파수 변조(PFM) 모드로 동작하고, 부하 전류(ILOAD)의 크기가 클 때는 펄스 폭 변조(PWM) 모드로 동작한다.
도 13은 본 발명의 하나의 실시예에 따른 전력 변환 방법을 나타내는 흐름도이다.
도 13을 참조하면, 본 발명의 실시예에 따른 전력 변환 방법은 다음과 같다.
1) 풀업 구동신호, 풀다운 구동신호 및 직류 입력 전압에 기초하여 직류 출력전압을 발생한다(S1).
2) 인덕터 피크 전류를 보상한다(S2).
3) 직류 출력전압 및 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 풀업 구동신호와 풀다운 구동 신호를 발생한다(S3).
도 14는 본 발명의 다른 하나의 실시예에 따른 전력 변환 방법을 나타내는 흐름도이다.
도 13을 참조하면, 본 발명의 실시예에 따른 전력 변환 방법은 다음과 같다.
1) 풀업 구동신호, 풀다운 구동신호 및 직류 입력 전압에 기초하여 직류 출력전압을 발생한다(S11).
2) 직류 출력전압을 기준전압과 비교하여 제 1 검출 전압신호를 발생한다(S12).
3) 제 1 검출 전압신호에 응답하여 영전류 검출 회로의 오프셋 전압을 조절하고 영전류 검출신호를 발생한다(S13).
4) 인덕터 피크 전류를 보상한다(S14).
5) 제 1 검출 전압신호, 영전류 검출신호 및 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 풀업 구동신호와 풀다운 구동 신호를 발생한다(S15).
본 발명의 실시예에 따른 전력 변환기는 피크 전류 보상 기능을 가지므로, 직류 출력전압의 크기가 변화하여도 균일한 부하 전류에서 펄스 주파수 변조(PFM) 모드와 펄스 폭 변조(PWM) 모드 사이의 모드 전환이 이루어진다.
상기에서는 주로 피크 전류 보상 기능을 갖는 전류 센싱 회로를 포함하는 스텝-다운 컨버터에 대해 기술하였지만, 본 발명은 부스트(boost) 컨버터 및 벅-부스트(buck-boost) 컨버터에 적용이 가능하다.
본 발명은 전력 변환기에 적용이 가능하며, 특히 스위치 모드로 동작하는 전력 변환기에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1000: 전력 변환기 1100: 구동 회로
1110: 비교기 1120, 1120a: 스위치 구동신호 발생 회로
1130: 전류 센싱 회로 1131: 피크 전류 센싱 회로
1132: 피크 전류 보상 회로 1133: 버퍼 회로
1140: 영전류 검출 회로 1200: 전력 변환부

Claims (10)

  1. 풀업 구동신호, 풀다운 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생하는 전력 변환부; 및
    인덕터 피크 전류를 보상하고 상기 직류 출력전압 및 상기 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 풀업 구동신호와 상기 풀다운 구동 신호를 발생하는 구동 회로를 포함하되,
    상기 구동 회로는 직류 출력전압의 크기가 변화해도 균일한 부하 전류에서 상기 펄스 주파수 변조와 상기 펄스 폭 변조 사이의 전환을 수행하는 것을 특징으로 하는 전력 변환기.
  2. 제 1 항에 있어서, 상기 전력 변환기는
    인덕터 피크 전류가 제 1 전류 값보다 작을 때 주파수 변조(PFM) 모드로 동작하고, 상기 인덕터 피크 전류가 상기 제 1 전류 값 이상일 때 펄스 폭 변조(PWM) 모드로 동작하는 것을 특징으로 하는 전력 변환기.
  3. 삭제
  4. 제 1 항에 있어서, 상기 구동 회로는
    상기 직류 출력전압을 기준전압과 비교하고 제 1 검출 전압신호를 발생하는 비교기;
    상기 인덕터 피크 전류를 보상하고 검출하여 전류 센싱 출력신호를 발생하는 전류 센싱 회로; 및
    상기 제 1 검출 전압신호 및 상기 전류 센싱 출력신호에 기초하여 상기 펄스 주파수 변조(PFM) 또는 상기 펄스 폭 변조(PWM)를 수행하여 상기 풀업 구동신호 및 상기 풀다운 구동신호를 발생하는 스위치 구동신호 발생 회로를 포함하는 것을 특징으로 하는 전력 변환기.
  5. 제 4 항에 있어서, 상기 전류 센싱 회로는
    상기 인덕터 피크 전류를 보상하는 피크 전류 보상 회로를 포함하는 것을 특징으로 하는 전력 변환기.
  6. 제 4 항에 있어서, 상기 전력 변환부는
    상기 직류 입력전압이 인가되는 소스, 상기 풀업 구동신호가 인가되는 게이트, 및 센싱 노드에 연결된 드레인을 갖는 제 1 PMOS 트랜지스터;
    상기 센싱 노드에 연결된 드레인, 상기 풀다운 구동신호가 인가되는 게이트, 및 접지에 연결된 소스를 갖는 제 1 NMOS 트랜지스터;
    상기 직류 입력전압이 인가되는 소스, 상기 풀업 구동신호가 인가되는 게이트, 및 제 1 감지 전류가 출력되는 드레인을 갖는 제 2 PMOS 트랜지스터;
    상기 센싱 노드와 출력 노드 사이에 결합된 인덕터; 및
    상기 출력 노드와 상기 접지 사이에 결합된 커패시터를 포함하는 것을 특징으로 하는 전력 변환기.
  7. 제 6 항에 있어서, 상기 전류 센싱 회로는
    상기 제 1 감지 전류와 상기 센싱 노드에서 출력되는 제 2 감지 전류에 기초하여 제 1 피크전류 검출신호를 발생하는 피크 전류 센싱 회로;
    제어신호에 응답하여 상기 제 1 피크 전류 검출 신호에서 피크 전류 보상신호를 감산하여 제 2 피크전류 검출신호를 발생하는 피크 전류 보상 회로; 및
    상기 제 2 피크전류 검출신호에 기초하여 상기 전류 센싱 출력신호를 발생하는 버퍼 회로를 포함하는 것을 특징으로 하는 전력 변환기.
  8. 제 7 항에 있어서,
    상기 제어신호의 복수의 비트들은 직류 출력전압의 전압 레벨에 기초하여 발생되는 것을 특징으로 하는 전력 변환기.
  9. 제 7 항에 있어서, 상기 피크 전류 보상 회로는
    상기 피크 전류 센싱 회로의 출력 노드와 접지 사이에 결합되고 복수의 비트를 갖는 상기 제어신호에 응답하여 스위칭 동작하는 복수의 트랜지스터들을 포함하는 것을 특징으로 하는 전력 변환기.
  10. 전력 변환부 및 구동 회로를 포함하는 전력 변환기의 동작 방법에 있어서:
    풀업 구동신호, 풀다운 구동신호 및 직류 입력전압에 기초하여 직류 출력전압을 발생하는 단계;
    인덕터 피크 전류를 보상하는 단계; 및
    상기 직류 출력전압 및 상기 보상된 인덕터 피크 전류에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 풀업 구동신호와 상기 풀다운 구동 신호를 발생하는 단계를 포함하되,
    상기 구동 회로는 직류 출력전압의 크기가 변화해도 균일한 부하 전류에서 상기 펄스 주파수 변조와 상기 펄스 폭 변조 사이의 전환을 수행하는 것을 특징으로 하는 전력 변환 방법.
KR1020100057608A 2010-06-17 2010-06-17 전력 변환기 및 전력 변환 방법 KR101699772B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100057608A KR101699772B1 (ko) 2010-06-17 2010-06-17 전력 변환기 및 전력 변환 방법
US13/161,526 US8710818B2 (en) 2010-06-17 2011-06-16 Power converter and method of power conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057608A KR101699772B1 (ko) 2010-06-17 2010-06-17 전력 변환기 및 전력 변환 방법

Publications (2)

Publication Number Publication Date
KR20110137593A KR20110137593A (ko) 2011-12-23
KR101699772B1 true KR101699772B1 (ko) 2017-01-26

Family

ID=45328066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057608A KR101699772B1 (ko) 2010-06-17 2010-06-17 전력 변환기 및 전력 변환 방법

Country Status (2)

Country Link
US (1) US8710818B2 (ko)
KR (1) KR101699772B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257908B2 (en) * 2013-03-15 2016-02-09 Maxim Integrated Products, Inc. Systems and methods to auto-adjust zero cross circuits for switching regulators
KR102224286B1 (ko) * 2014-04-03 2021-03-08 주식회사 솔루엠 전원장치 및 그의 구동방법
JP6479372B2 (ja) * 2014-09-02 2019-03-06 日立オートモティブシステムズ株式会社 電源装置
CN105162327B (zh) * 2015-09-01 2017-07-11 电子科技大学 一种用于buck变换器的补偿电路
US9634569B1 (en) * 2015-10-14 2017-04-25 Dialog Semiconductor (Uk) Limited DC-to-DC output current sensing
US10033279B2 (en) 2016-04-19 2018-07-24 Mediatek Singapore Pte. Ltd. DC-DC voltage converter and associated control method capable of dynamically adjusting upper boundary of inductor current
KR102576765B1 (ko) * 2016-11-28 2023-09-11 에스케이하이닉스 주식회사 내부전압생성회로
US10879803B2 (en) * 2018-08-28 2020-12-29 Texas Instruments Incorporated Methods and apparatus to provide adaptive compensation in buck converters or other switched mode power supplies
CN111740598B (zh) * 2020-07-02 2022-02-11 重庆邮电大学 一种应用于pwm dc-dc转换器的低功耗负载电流检测电路
CN115225078B (zh) * 2022-09-19 2022-12-02 苏州锴威特半导体股份有限公司 电平检测电路和电平转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210772A1 (en) 2006-03-08 2007-09-13 Micrel, Inc. PFM and current controlled switching regulator
US20080197828A1 (en) 2007-02-16 2008-08-21 Yuusuke Michishita Switching regulator
US20100066328A1 (en) * 2008-09-12 2010-03-18 Ricoh Company, Ltd. Dc-dc converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837495A (en) * 1987-10-13 1989-06-06 Astec U.S.A. (Hk) Limited Current mode converter with controlled slope compensation
JP4393816B2 (ja) 2003-08-05 2010-01-06 本田技研工業株式会社 電力供給システム
US7245113B2 (en) * 2004-05-21 2007-07-17 Intersil Corporation High light load efficiency synchronous buck regulator with pulse skipping control
US8058859B2 (en) * 2004-08-30 2011-11-15 Monolithic Power Systems, Inc. Pulse frequency modulation methods and circuits
US7425819B2 (en) * 2005-06-16 2008-09-16 Microsemi Corporation Slope compensation circuit
JP2008141845A (ja) 2006-11-30 2008-06-19 Toshiba Corp 電源制御装置、電子機器および電源制御方法
JP2009213228A (ja) * 2008-03-03 2009-09-17 Nec Electronics Corp Ｄｃコンバータ
JP5277952B2 (ja) * 2008-12-25 2013-08-28 富士電機株式会社 スイッチング電源回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070210772A1 (en) 2006-03-08 2007-09-13 Micrel, Inc. PFM and current controlled switching regulator
US20080197828A1 (en) 2007-02-16 2008-08-21 Yuusuke Michishita Switching regulator
US20100066328A1 (en) * 2008-09-12 2010-03-18 Ricoh Company, Ltd. Dc-dc converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문(W.J. Lai et al : "High-efficiency slope compensator(HSC) with input-independent load condition identification in current mode DC/DC Buck converters",IEEE,2009)

Also Published As

Publication number Publication date
US8710818B2 (en) 2014-04-29
KR20110137593A (ko) 2011-12-23
US20110309815A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
KR101699772B1 (ko) 전력 변환기 및 전력 변환 방법
KR101658783B1 (ko) 영전류 검출 회로를 포함하는 전력 변환기 및 전력 변환 방법
US8111051B2 (en) Step-down switching regulator
US9595869B2 (en) Multi-level switching regulator circuits and methods with finite state machine control
JP3614156B2 (ja) 電源回路
US7248030B2 (en) Circuit and method for controlling step-up/step-down DC-DC converter
Xiao et al. An ultra-low-power digitally-controlled buck converter IC for cellular phone applications
KR101366683B1 (ko) 전력 변환기, 이를 포함하는 전력관리 회로 및 전력 변환방법
JP5877074B2 (ja) コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
KR101379047B1 (ko) 다상 비반전 벅 부스트 전압 컨버터
US7265526B2 (en) Semiconductor device
US7884590B2 (en) Voltage converter
US20140268946A1 (en) System and Methods for Two-Stage Buck Boost Converters with Fast Transient Response
KR20080014681A (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
JP2012090384A (ja) スイッチングレギュレータ
KR20090028498A (ko) 스위칭 레귤레이터 및 그 제어 방법
KR102220316B1 (ko) 듀얼 모드 스위칭 직류-직류 변환기 및 그 제어 방법
KR20150075186A (ko) 히스테리시스를 갖는 스위칭 레귤레이터
TW201519577A (zh) 訊號準位移轉電路及直流轉直流降壓轉換控制電路
JP3637904B2 (ja) 電源回路
KR102068843B1 (ko) Dc-dc 컨버터
US9977445B2 (en) Low power standby mode for buck regulator
Rojas-González et al. An integrated dual-output buck converter based on sliding mode control
Lee et al. An asynchronous boost converter with time-based dual-mode control for wide load range and high efficiency in SSD applications
JP2005168229A (ja) 電源供給装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant