KR101692559B1 - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR101692559B1
KR101692559B1 KR1020100099636A KR20100099636A KR101692559B1 KR 101692559 B1 KR101692559 B1 KR 101692559B1 KR 1020100099636 A KR1020100099636 A KR 1020100099636A KR 20100099636 A KR20100099636 A KR 20100099636A KR 101692559 B1 KR101692559 B1 KR 101692559B1
Authority
KR
South Korea
Prior art keywords
electric field
semiconductor substrate
thickness
crystalline semiconductor
field portion
Prior art date
Application number
KR1020100099636A
Other languages
Korean (ko)
Other versions
KR20120088023A (en
Inventor
신호정
최정훈
어영주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100099636A priority Critical patent/KR101692559B1/en
Publication of KR20120088023A publication Critical patent/KR20120088023A/en
Application granted granted Critical
Publication of KR101692559B1 publication Critical patent/KR101692559B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다
본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 결정질 반도체 기판; 결정질 반도체 기판의 제 1 면에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 비정질 실리콘층인 전면 전계부; 및 결정질 반도체 기판의 제 2 면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;를 포함하며, 전면 전계부의 두께는 7.5nm ~ 20nm이고, 전면 전계부의 두께가 7.5nm ~ 10nm인 경우, 전면 전계부의 밴드갭(Band Gap)은 1.65eV ~ 1.95eV이고, 전면 전계부의 두께가 10nm ~ 15nm인 경우, 전면 전계부의 밴드갭은 1.71eV ~ 1.95eV이고, 전면 전계부의 두께가 15nm ~ 20nm인 경우, 전면 전계부의 밴드갭은 1.81eV ~ 1.95eV이다.The present invention relates to a solar cell
An example of a solar cell according to the present invention includes a crystalline semiconductor substrate of a first conductivity type; A front electrical part formed on the first surface of the crystalline semiconductor substrate, the front electrical part being an amorphous silicon layer having the same polarity as the first conductive type; And an emitter portion formed on a second surface of the crystalline semiconductor substrate and having a second conductivity type opposite to the first conductivity type, wherein the thickness of the front electric field portion is 7.5 nm to 20 nm, the thickness of the front electric field portion is 7.5 nm The band gap of the front electric field portion is 1.71 eV to 1.95 eV when the front electric field portion has a thickness of 10 nm to 15 nm and the band gap of the front electric field portion is 1.71 eV to 1.95 eV when the thickness of the front electric field portion is 10 nm to 15 nm, Is 15 nm to 20 nm, the band gap of the front electric field portion is 1.81 eV to 1.95 eV.

Description

태양 전지 {SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes which are charged by the photovoltaic effect, The electrons move toward the semiconductor portion and the holes move toward the p-type semiconductor portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명은 전면 전계부의 광흡수로 인한 손실이 최소화되도록 전면 전계부의 두께에 따라 밴드갭을 다르게 형성함으로써, 효율이 향상된 태양 전지를 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell with improved efficiency by forming a band gap different according to the thickness of the front electric field portion so that loss due to light absorption of the front electric field portion is minimized.

본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입의 결정질 반도체 기판; 결정질 반도체 기판의 제 1 면에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 비정질 실리콘층인 전면 전계부; 및 결정질 반도체 기판의 제 2 면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;를 포함하며, 전면 전계부의 두께는 7.5nm ~ 20nm이고, 전면 전계부의 두께가 7.5nm ~ 10nm인 경우, 전면 전계부의 밴드갭(Band Gap)은 1.65eV ~ 1.95eV이고, 전면 전계부의 두께가 10nm ~ 15nm인 경우, 전면 전계부의 밴드갭은 1.71eV ~ 1.95eV이고, 전면 전계부의 두께가 15nm ~ 20nm인 경우, 전면 전계부의 밴드갭은 1.81eV ~ 1.95eV이다.An example of a solar cell according to the present invention includes a crystalline semiconductor substrate of a first conductivity type; A front electrical part formed on the first surface of the crystalline semiconductor substrate, the front electrical part being an amorphous silicon layer having the same polarity as the first conductive type; And an emitter portion formed on a second surface of the crystalline semiconductor substrate and having a second conductivity type opposite to the first conductivity type, wherein the thickness of the front electric field portion is 7.5 nm to 20 nm, the thickness of the front electric field portion is 7.5 nm The band gap of the front electric field portion is 1.71 eV to 1.95 eV when the front electric field portion has a thickness of 10 nm to 15 nm and the band gap of the front electric field portion is 1.71 eV to 1.95 eV when the thickness of the front electric field portion is 10 nm to 15 nm, Is 15 nm to 20 nm, the band gap of the front electric field portion is 1.81 eV to 1.95 eV.

여기서, 태양 전지는 결정질 반도체 기판과 전면 전계부 사이에 진성 실리콘층인 버퍼층을 더 포함할 수 있다.Here, the solar cell may further include a buffer layer which is an intrinsic silicon layer between the crystalline semiconductor substrate and the front electric field portion.

또한, 버퍼층의 두께는 2nm ~ 5nm가 되도록 할 수 있다.In addition, the thickness of the buffer layer can be set to 2 nm to 5 nm.

또한, 버퍼층의 두께가 2nm ~ 3nm인 경우, 버퍼층의 밴드갭은 1.57eV ~ 1.95eV이고, 버퍼층의 두께가 3nm ~ 5nm인 경우, 버퍼층의 밴드갭은 1.66eV ~ 1.95eV가 되도록 할 수 있다.When the thickness of the buffer layer is 2 nm to 3 nm, the band gap of the buffer layer is 1.57 eV to 1.95 eV, and when the thickness of the buffer layer is 3 nm to 5 nm, the band gap of the buffer layer is 1.66 eV to 1.95 eV.

또한, 전면 전계부와 버퍼층 두께의 합은 9.5nm ~ 25nm가 되도록 할 수 있다.In addition, the sum of the thicknesses of the front electric field portion and the buffer layer can be set to 9.5 nm to 25 nm.

여기서, 버퍼층의 두께 대비 전면 전계부의 두께에 대한 비는 1: 1.2 ~ 4의 사이에서 결정될 수 있다.Here, the ratio of the thickness of the buffer layer to the thickness of the front electric field portion may be determined between 1: 1.2 and 4.

또한, 제 2 도전성 타입을 갖는 에미터부는 비정질 실리콘층 일 수 있다.Also, the emitter portion having the second conductivity type may be an amorphous silicon layer.

또한, 태양 전지는 결정질 반도체 기판의 제 2 면에 형성되며, 제 1 도전성 타입과 같은 극성을 갖는 비정질 실리콘층인 후면 전계부;를 더 포함할 수도 있다.The solar cell may further include a rear electric field portion formed on the second surface of the crystalline semiconductor substrate and being an amorphous silicon layer having the same polarity as the first conductive type.

또한, 결정질 반도체 기판과 에미터부 사이 및 결정질 반도체 기판과 후면 전계부 사이에는 진성 실리콘 층인 후면 보호부를 더 포함할 수 있다.Further, the semiconductor device may further include a backside protection part between the crystalline semiconductor substrate and the emitter part and between the crystalline semiconductor substrate and the backside electrical part, which is an intrinsic silicon layer.

또한, 태양 전지는 에미터부 상부에 형성되어 상기 에미터부와 연결되는 제 1 전극; 및 후면 전계부 상부에 형성되어 상기 후면 전계부와 연결되는 제 2 전극;을 더 포함할 수도 있다.The solar cell further includes a first electrode formed on the emitter section and connected to the emitter section; And a second electrode formed on the rear electric field portion and connected to the rear electric field portion.

본 발명에 따른 태양 전지는 전면 전계부의 광흡수로 인한 손실이 최소화되도록 전면 전계부의 두께에 따라 밴드갭을 다르게 형성함으로써 태양 전지의 광전 효율을 향상시키는 효과가 있다. The solar cell according to the present invention has an effect of improving the photovoltaic efficiency of the solar cell by forming the band gaps differently according to the thickness of the front electric field part so that the loss due to the light absorption of the front electric field part is minimized.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 도 1에 도시된 전면 전계부(171)의 두께 및 에너지 밴드갭에 따른 반도체 기판의 케리어 생성비를 설명하기 위한 도이다.
다음, 도 4는 도 1에 도시된 버퍼층(191)의 두께 및 에너지 밴드갭에 따른 반도체 기판의 케리어 생성비를 설명하기 위한 도이다.FIG. 1 is a partial perspective view of a solar cell according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of the solar cell shown in FIG.
3 is a view for explaining the carrier generation ratio of the semiconductor substrate according to the thickness and energy band gap of the front electric field portion 171 shown in FIG.
4 is a view for explaining the carrier generation ratio of the semiconductor substrate according to the thickness and energy band gap of the buffer layer 191 shown in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지에 대하여 설명한다.
Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 1 is a partial perspective view of a solar cell according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of the solar cell shown in FIG.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 결정질 반도체 기판(110), 빛이 입사되는 결정질 반도체 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함] 위에 위치하는 버퍼층(191), 버퍼층(191) 위에 위치하는 전면 전계부(front surface field, FSF)(171), 전면 전계부(171) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 결정질 반도체 기판(110)의 면[이하, ‘후면(rear surface)’라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 제 1 비정질 실리콘층 (121), 후면 보호부(192) 위에 위치하고 복수의 에미터부(121)와 이격되어 있는 복수의 후면 전계부(back surface field, BSF)(172), 그리고 복수의 에미터부(121) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제2 전극(142)을 포함할 수 있다. 1 and 2, a solar cell 1 according to an embodiment of the present invention includes a crystalline semiconductor substrate 110, an incident surface (hereinafter, referred to as a front surface) which is a surface of a crystalline semiconductor substrate 110 on which light is incident a front surface field (FSF) 171 located on the buffer layer 191, and an antireflective portion (not shown) disposed on the front electric field portion 171. The front surface field (FSF) A rear protective part 192 positioned on a surface of the crystalline semiconductor substrate 110 which is opposite to the incident surface without incident light (hereinafter referred to as a "rear surface"), a rear protective part 192, A plurality of back surface fields (BSFs) 172 located above the plurality of emitter regions 121 and located on the backside protection portion 192, The plurality of first electrodes 141 located on the plurality of emitter sections 121 and the plurality of rear electric sections 172 are respectively positioned A plurality of second electrodes 142 may be included.

한편, 여기의 도 1 및 도 2에서는 본 발명에 따른 태양 전지(1)가 버퍼층(191), 반사 방지부(130), 후면 전계부(172) 및 후면 보호부(192)가 배치되는 것을 일례로 도시하고 있지만, 여기서, 버퍼층(191), 반사 방지부(130), 후면 전계부(172) 및 후면 보호부(192)가 생략되는 것도 가능하다. 1 and 2 show a solar cell 1 according to the present invention in which a buffer layer 191, an antireflection portion 130, a rear electric portion 172 and a rear surface protection portion 192 are disposed The buffer layer 191, the antireflection portion 130, the rear electric portion 172, and the rear surface protection portion 192 may be omitted.

그러나, 버퍼층(191), 반사 방지부(130), 후면 전계부(172) 및 후면 보호부(192)가 형성된 경우, 태양 전지의 광전 효율이 더욱 향상될 수 있으므로, 이하에서는 버퍼층(191), 반사 방지부(130), 후면 전계부(172) 및 후면 보호부(192)가 태양 전지(1)에 포함된 것을 일례로 설명한다.However, since the photovoltaic efficiency of the solar cell can be further improved when the buffer layer 191, the antireflection portion 130, the rear electric portion 172, and the rear surface protection portion 192 are formed, the buffer layer 191, An example in which the antireflection portion 130, the rear electric portion 172, and the rear surface protection portion 192 are included in the solar cell 1 will be described as an example.

여기서, 결정질 반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 결정질 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘 등과 같은 결정질 실리콘이다. 결정질 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 결정질 반도체 기판(110)에 도핑된다. 하지만, 이와는 달리, 결정질 반도체 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 결정질 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 결정질 반도체 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 결정질 반도체 기판(110)에 도핑된다. Here, the crystalline semiconductor substrate 110 is a crystalline semiconductor substrate made of silicon of the first conductive type, for example, n-type conductive type. At this time, silicon is crystalline silicon such as single crystal silicon or polycrystalline silicon. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped in the crystalline semiconductor substrate 110 when the crystalline semiconductor substrate 110 has an n-type conductivity type. Alternatively, however, the crystalline semiconductor substrate 110 may be of the p-type conductivity type and may be made of a semiconductor material other than silicon. When the crystalline semiconductor substrate 110 has a p-type conductivity type, the crystalline semiconductor substrate 110 is a crystalline semiconductor substrate in which impurities of a trivalent element such as boron (B), gallium (Ga), indium (In) ).

이러한 결정질 반도체 기판(110)은 입사면이 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 결정질 반도체 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 버퍼층(191), 전면 전계부(171) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 결정질 반도체 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 결정질 반도체 기판(110)의 전면 위에 위치한 버퍼층(191), 전면 전계부(171) 및 반사 방지부(130) 역시 요철면을 갖는다.The crystalline semiconductor substrate 110 has an incident surface textured to have a textured surface that is an uneven surface. 1, the buffer layer 191, the front electric field portion 171, and the antireflective portion 130, which are positioned on the edge of the crystalline semiconductor substrate 110 as a textured surface and are positioned thereon, Respectively. The entire front surface of the crystalline semiconductor substrate 110 has a textured surface so that the buffer layer 191, the front electric field portion 171, and the antireflective portion 130, which are located on the front surface of the crystalline semiconductor substrate 110, It also has an uneven surface.

또한, 도 1 및 도 2에 도시된 바와 다르게, 결정질 반도체 기판(110)은 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수도 있으다. 이 경우, 결정질 반도체 기판(110)의 후면에 위치하는 후면 보호부(192), 복수의 에미터부(121), 후면 전계부(172), 그리고 제1 및 제2 전극(141, 142) 역시 요철면을 갖는다. Also, as shown in FIGS. 1 and 2, the crystalline semiconductor substrate 110 may have a textured surface on the front side as well as on the back side. In this case, the rear protective portion 192, the plurality of emitter portions 121, the rear electric portion 172, and the first and second electrodes 141 and 142 located on the rear surface of the crystalline semiconductor substrate 110 are also recessed Plane.

그러나, 도 1 및 도 2에 도시된 바와 같이, 결정질 반도체 기판(110)에서 입사면의 반대면을 텍스처링 하지 않아 결정질 반도체 기판(110)의 후면이 복수의 돌출부를 포함하지 않는 경우, 결정질 반도체 기판(110)의 후면에 후면 보호부(192), 에미터부(121) 및 후면 전계부(172)가 보다 균일하고 안정적으로 밀착하여 형성되도록 할 수 있으며, 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142) 사이의 접촉 저항을 감소시킬 수 있는 효과가 있다.However, when the rear surface of the crystalline semiconductor substrate 110 does not include a plurality of protrusions because the opposite surface of the crystalline semiconductor substrate 110 is not textured on the opposite surface of the crystalline semiconductor substrate 110 as shown in FIGS. 1 and 2, The emitter part 121 and the rear electric part 172 can be formed more closely and stably in close contact with the rear surface protection part 192, the emitter part 121 and the rear electric part 172 And the contact resistance between the first and second electrodes 141 and 142 can be reduced.

즉, 결정질 반도체 기판(110)의 후면에 요철면이 형성되지 않아 복수의 돌출부를 포함하지 않는 경우, 결정질 반도체 기판(110)의 후면에 증착되는 후면 보호부(192), 복수의 에미터부(121) 및 후면 전계부(172)가 보다 균일한 두께로 형성될 수 있다. That is, when the uneven surface is not formed on the rear surface of the crystalline semiconductor substrate 110 and the protrusions are not formed, the rear surface protection part 192 deposited on the rear surface of the crystalline semiconductor substrate 110, the plurality of emitter parts 121 And the rear electric section 172 can be formed with a more uniform thickness.

아울러, 결정질 반도체 기판(110)의 후면에 요철면이 형성되지 않을 경우, 에미터부(121) 및 후면 전계부(172)도 요철면을 형성하지 않게 되므로, 에미터부(121) 및 후면 전계부(172)의 후면에 배치되는 제 1 전극(141) 및 제 2 전극(142) 또한 보다 안정적으로 에미터부(121) 및 후면 전계부(172)에 밀착될 수 있으므로, 에미터부(121) 및 후면 전계부(172)와 제 1 전극(141) 및 제 2 전극(142) 사이의 접촉 저항을 보다 감소시킬 수 있는 것이다.In addition, when the uneven surface is not formed on the rear surface of the crystalline semiconductor substrate 110, the emitter section 121 and the rear electric section 172 do not form an uneven surface. Therefore, the emitter section 121 and the rear electric section Since the first electrode 141 and the second electrode 142 disposed on the rear surface of the emitter section 121 and the rear surface section 172 can be more stably attached to the emitter section 121 and the rear electric section 172, The contact resistance between the step portion 172 and the first electrode 141 and the second electrode 142 can be further reduced.

다음, 버퍼층(191)는 결정질 반도체 기판(110)의 입사면, 즉 전면 위에 위치하며, 진성 비정질 실리콘[intrinsic amorphous silicon(a-Si)]막, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 중 어느 하나를 포함하여 형성될 수 있다.Next, the buffer layer 191 is formed on the incident surface of the crystalline semiconductor substrate 110, that is, on the front surface, and is formed of an intrinsic amorphous silicon (a-Si) film, a silicon nitride film (SiNx) And may be formed to include any one of them.

이와 같은 버퍼층(191)는 결정질 반도체 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 결정질 반도체 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 결정질 반도체 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. The buffer layer 191 is formed by replacing a defect such as a dangling bond mainly present on the surface of the crystalline semiconductor substrate 110 and its vicinity with a stable bond, A passivation function is performed to reduce the disappearance of the charges moving toward the surface, thereby reducing the amount of charges lost at or near the surface of the crystalline semiconductor substrate 110 due to defects.

일반적으로 결함은 결정질 반도체 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우, 버퍼층(191)가 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로 페이베이션 기능이 더욱 향상되어, 전하의 손실량은 더욱 감소한다.Since the defects are mainly present on or near the surface of the crystalline semiconductor substrate 110 in general, the buffer layer 191 is in direct contact with the surface of the crystalline semiconductor substrate 110, The amount of charge loss is further reduced.

여기서, 버퍼층(191)는 약 2㎚ ~ 5㎚의 두께를 가질 수 있다. Here, the buffer layer 191 may have a thickness of about 2 nm to 5 nm.

버퍼층(191)의 두께가 약 2nm 이상이면 결정질 반도체 기판(110) 전면에 버퍼층(191)가 균일하게 도포되므로 패시베이션 기능을 양호하게 수행할 수 있으며, 약 5nm 이하면 버퍼층(191) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 입사되는 빛의 양을 증가시킬 수 있다.If the thickness of the buffer layer 191 is about 2 nm or more, the buffer layer 191 is uniformly coated on the entire surface of the crystalline semiconductor substrate 110, so that the passivation function can be satisfactorily performed. The amount of light can be reduced and the amount of light incident into the crystalline semiconductor substrate 110 can be increased.

이와 같이 버퍼층(191)의 두께에 따라 패시베이션 기능을 보다 양호하게 조절할 수 있으나, 두께가 두꺼워질수록 광학적 특성, 즉 버퍼층(191)에서 흡수되는 빛의 양이 상대적으로 많아질 수 있다.As described above, the passivation function can be better controlled according to the thickness of the buffer layer 191, but the optical characteristics, that is, the amount of light absorbed in the buffer layer 191, can be relatively increased as the thickness of the buffer layer 191 increases.

그러나, 이와 같은 버퍼층(191)의 광흡수율로 인한 손실은 버퍼층(191)의 에너지 밴드갭을 조절함으로써 줄일 수 있다.However, the loss due to the light absorptance of the buffer layer 191 can be reduced by adjusting the energy band gap of the buffer layer 191.

따라서, 버퍼층(191)의 광흡수율로 인한 손실을 감소시키기 위해서는 두께에 버퍼층(191)의 두께에 따른 에너지 밴드갭도 함께 고려되어야 한다.Therefore, in order to reduce the loss due to the light absorptance of the buffer layer 191, an energy band gap depending on the thickness of the buffer layer 191 must also be considered.

따라서, 버퍼층(191)의 밴드갭은 버퍼층(191)의 두께에 따라 달라질 수 있다.즉, 버퍼층(191)의 두께가 두꺼워질수록 버퍼층(191)의 밴드갭도 커지게 할 수 있는 것이다.The band gap of the buffer layer 191 may be varied depending on the thickness of the buffer layer 191. That is, the band gap of the buffer layer 191 can be increased as the thickness of the buffer layer 191 increases.

보다 구체적으로, 버퍼층의 두께가 2nm ~ 3nm인 경우, 버퍼층의 밴드갭은 1.57eV ~ 1.95eV가 되도록 하고, 버퍼층의 두께가 3nm ~ 5nm 미만인 경우, 버퍼층의 밴드갭은 1.66eV ~ 1.95eV가 되도록 할 수 있는 것이다. More specifically, when the thickness of the buffer layer is 2 nm to 3 nm, the band gap of the buffer layer is 1.57 eV to 1.95 eV, and when the thickness of the buffer layer is less than 3 nm to 5 nm, the band gap of the buffer layer is 1.66 eV to 1.95 eV You can do it.

이와 같이 버퍼층(191)의 두께에 따라 밴드갭을 다르게 형성하면, 태양 전지의 광전 효율을 더욱 향상시킬 수 있어, 태양 전지의 출력 전류(Jsc)를 더욱 높일 수 있는 효과가 있다.If the bandgap is formed differently according to the thickness of the buffer layer 191, the photovoltaic efficiency of the solar cell can be further improved, and the output current Jsc of the solar cell can be further increased.

이에 대한 보다 구체적인 설명은 도 4를 통하여 보다 구체적으로 설명한다.
A more detailed description thereof will be described in more detail with reference to FIG.

다음, 전면 전계부(171)는 버퍼층(191)위에 위치하며, 결정질 반도체 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 결정질 반도체 기판(110)보다 고농도로 함유된 불순물부이다. Next, the front electric field portion 171 is an impurity portion located on the buffer layer 191 and containing an impurity of the same conductivity type (for example, n-type) as that of the crystalline semiconductor substrate 110 at a higher concentration than the crystalline semiconductor substrate 110 .

이와 같은 전면 전계부(171)는 결정질 반도체 기판(110)과 전면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 결정질 반도체 기판(110) 전면 쪽으로의 전하(예, 정공) 이동을 방지하는 전계 효과가 있다. A potential barrier is formed due to the difference in impurity concentration between the crystalline semiconductor substrate 110 and the front electric field portion 171 to move charges (e.g., holes) toward the front surface of the crystalline semiconductor substrate 110 There is an electric field effect to prevent.

따라서, 결정질 반도체 기판(110)의 전면 쪽으로 이동하는 정공은 전위 장벽에 의해 결정질 반도체 기판(110)의 후면 쪽으로 되돌아가게 되는 전면 전계 효과가 얻어지고, 이로 인해, 외부 장치로 출력되는 전하의 출력량, 즉 출력 전류(Jsc)가 증가하게 되고 결정질 반도체 기판(110)의 전면에서 재결합이나 결함에 의해 손실되는 전하의 양이 감소한다.Therefore, a front field effect is obtained in which the holes moving toward the front surface of the crystalline semiconductor substrate 110 are returned to the rear surface of the crystalline semiconductor substrate 110 by the potential barrier. Thus, the output amount of the electric charge output to the external device, That is, the output current Jsc increases and the amount of charge lost due to recombination or defect at the front surface of the crystalline semiconductor substrate 110 decreases.

이와 같은 전면 전계부(171)는 비정질 실리콘, 비정질 실리콘 산화물(a-SiOx), 또는 비정질 실리콘 규소(a-SiC) 중 어느 하나를 포함하여 형성될 수 있다.The front electric field portion 171 may include any one of amorphous silicon, amorphous silicon oxide (a-SiOx), and amorphous silicon silicon (a-SiC).

여기서, 전면 전계부(171)가 비정질 실리콘 산화물(a-SiOx)이나 비정질 실리콘 규소(a-SiC)로 이루어질 경우, 전면 전계부(171)에서 흡수되는 빛의 파장 영역이 감소하고, 이로 인해, 전면 전계부(171) 자체에서 흡수되는 빛의 양 역시 감소하여, 결정질 반도체 기판(110) 쪽으로 입사되는 빛의 양은 더욱 증가한다. Here, when the front electric field portion 171 is made of amorphous silicon oxide (a-SiOx) or amorphous silicon silicon (a-SiC), the wavelength region of light absorbed by the front electric field portion 171 decreases, The amount of light absorbed by the front electric field portion 171 itself is also reduced, and the amount of light incident on the crystalline semiconductor substrate 110 further increases.

본 실시예에서, 전면 전계부(171)는 두께 방향으로 따라 약 1010 내지 1021 atoms/㎤의 범위 내에서 연속적으로 또는 불연속적으로 변하거나 약 1016 내지 1021 atoms/㎤ 범위에 속하는 실질적으로 균일한 불순물 도핑 농도를 갖는다.In this embodiment, the front electric field portion 171 is continuously or discontinuously changed in the thickness direction within a range of about 10 10 to 10 21 atoms / cm 3, or substantially in the range of about 10 16 to 10 21 atoms / And has a uniform doping concentration.

전면 전계부(171)의 불순물 도핑 농도가 두께 방향을 따라 1010 내지 1021 atoms/㎤의 범위 내에서 변할 경우, 전면 전계부(171)의 일부는 버퍼층(191)과 같은 패시베이션 기능을 수행한다. When the impurity doping concentration of the front electric field portion 171 varies within the range of 10 10 to 10 21 atoms / cm 3 along the thickness direction, a part of the front electric field portion 171 performs the same passivation function as the buffer layer 191 .

이때, 불순물의 도핑 농도는 버퍼층(191)과 접해 있는 전면 전계부(171)의 부분에서부터 반사 방지부(130)와 접해 있는 전면 전계부(171)의 부분으로 변하게 된다.At this time, the doping concentration of the impurity is changed from the portion of the front electric field portion 171 which is in contact with the buffer layer 191 to the portion of the front electric field portion 171 which is in contact with the reflection preventing portion 130.

따라서, 버퍼층(191)과 인접할수록 불순물 도핑 농도는 감소하고, 반대로 반사 방지부(130)와 인접할수록 불순물 도핑 농도는 증가하여, 버퍼층(191)과 접해 있는 부분, 즉, 결정질 반도체 기판(110)의 표면에서부터 전면 전계부(171)까지의 최소 거리에 위치한 부분이 가장 낮은 불순물 도핑 농도를 갖는 최저 도핑 농도 부분이고, 반사 방지부(130)와 접해 있는 부분, 즉, 결정질 반도체 기판(110)의 표면에서부터 반사 방지부(130)까지의 최소 거리에 위치한 부분이 가장 높은 불순물 도핑 농도를 갖는 최고 도핑 농도 부분이다. 이때, 두 최소 거리는 결정질 반도체 기판(110)의 동일 부분에서부터 측정된 거리임을 알 수 있다. The concentration of the impurity doping increases as the distance from the buffer layer 191 to the buffer layer 191 increases and the concentration of the impurity increases as the distance from the buffer layer 191 to the anti- The portion located at the minimum distance from the surface of the crystalline semiconductor substrate 110 to the front electric field portion 171 is the lowest doping concentration portion having the lowest impurity doping concentration and the portion that is in contact with the antireflection portion 130, The portion located at the minimum distance from the surface to the antireflection portion 130 is the highest doping concentration portion having the highest impurity doping concentration. At this time, it can be seen that the two minimum distances are measured distances from the same portion of the crystalline semiconductor substrate 110.

따라서 최저 도핑 농도 부분은 약 1010 atoms/㎤의 불순물 농도를 갖고, 최고 도핑 농도 부분은 약 1021 atoms/㎤의 불순물 농도를 갖는다.Thus, the lowest doping concentration portion has an impurity concentration of about 10 10 atoms / cm 3, and the highest doping concentration portion has an impurity concentration of about 10 21 atoms / cm 3.

이때, 전면 전계부(171)는 전면 전계 기능뿐만 아니라 패시베이션 기능도 함께 수행하므로, 전면 전계 기능만 수행할 때보다 두꺼운 두께를 가져야 되고 반대로 버퍼층(191)의 두께는 좀더 줄어들어도 된다. At this time, since the front electric field portion 171 performs not only the front electric field function but also the passivation function, the front electric field portion 171 must have a thicker thickness than the front electric field function only, and the thickness of the buffer layer 191 may be further reduced.

여기서, 전면 전계부(171)는 7.5nm ~ 20nm의 두께를 가질 수 있다.Here, the front electric field portion 171 may have a thickness of 7.5 nm to 20 nm.

전면 전계부(171)의 두께가 7.5nm 이상이면 전면 전계부(171)의 일부가 패시베이션 기능을 수행하더라고 안정적인 전면 전계 기능을 수행할 수 있는 전면 전계 세기를 발생시키며, 또한 결정질 반도체 기판(110)과 전면 전계부(171) 사이에 위치하여 결정질 반도체 기판(110)에 작용하는 전면 전계 세기에 악영향을 미치는 버퍼층(191)의 영향에도 무관하게 정상 크기의 전면 전계를 형성하여 전면 전계 기능을 안정적으로 수행할 수 있고, 전면 전계부(171)의 두께가 20㎚ 이하이면 자체에서 빛의 흡수 없이 전면 전계 기능을 수행하므로, 결정질 반도체 기판(110)으로 입사되는 빛의 양을 좀 더 증가시킬 수 있다.If the thickness of the front electric field portion 171 is 7.5 nm or more, a part of the front electric field portion 171 performs a passivation function, and the front electric field strength capable of performing a stable front electric field function is generated, And the front electric field portion 171 to form a normal front electric field regardless of the influence of the buffer layer 191 adversely affecting the front electric field intensity acting on the crystalline semiconductor substrate 110, And if the thickness of the front electric field portion 171 is 20 nm or less, the front electric field function is performed without absorbing light itself, so that the amount of light incident on the crystalline semiconductor substrate 110 can be further increased .

이와 같은 전면 전계부(171)는 두께가 두꺼워질수록 전계의 세기를 크게할 수 있어 전하의 재결합율을 더욱 방지할 수 있으나, 상대적으로 흡수되는 빛의 양이 많아질 수 있다.As the thickness of the front electric field portion 171 increases, the intensity of the electric field can be increased, so that the recombination rate of the electric charges can be further prevented, but the amount of the relatively absorbed light can be increased.

그러나, 전면 전계부(171)의 광흡수율로 인한 손실은 전면 전계부의 두께에 따라 에너지 밴드갭을 다르게 조절함으로써 줄일 수 있다.However, the loss due to the light absorptance of the front electric field portion 171 can be reduced by adjusting the energy band gap according to the thickness of the front electric field portion.

즉, 전면 전계부(171)의 두께가 두꺼워질수록 전면 전계부(171)의 밴드갭도 커지게 할 수 있는 것이다.That is, as the thickness of the front electric field portion 171 increases, the band gap of the front electric field portion 171 can be increased.

보다 구체적으로, 전면 전계부(171)의 두께가 7.5nm ~ 10nm인 경우, 전면 전계부(171)의 밴드갭(Band Gap)은 1.65eV ~ 1.95eV가 되도록 하고, 전면 전계부(171)의 두께가 10nm ~ 15nm인 경우, 전면 전계부(171)의 밴드갭은 1.71eV ~ 1.95eV가 되도록 하며, 전면 전계부(171)의 두께가 15nm ~ 20nm인 경우, 전면 전계부(171)의 밴드갭은 1.81eV ~ 1.95eV가 되도록 할 수 있는 것이다.More specifically, when the thickness of the front electric field portion 171 is 7.5 nm to 10 nm, the band gap of the front electric field portion 171 is 1.65 eV to 1.95 eV, and the band gap of the front electric field portion 171 The band gap of the front electric field portion 171 is set to 1.71 eV to 1.95 eV and the thickness of the front electric field portion 171 is set to 15 nm to 20 nm, The gap can be set to 1.81 eV to 1.95 eV.

이와 같이 전면 전계부의 두께에 따라 밴드갭을 다르게 형성하면, 전면 전계부(171)가 상대적으로 두꺼워지더라도 에너지 밴드갭을 더욱 크게 형성함으로써 전면 전계부(171)에서 흡수되는 빛의 양을 상대적으로 더욱 감소할 수 있는 것이다.If the bandgap is formed differently depending on the thickness of the front electric field portion, even if the front electric field portion 171 is relatively thick, the energy band gap is made larger so that the amount of light absorbed in the front electric field portion 171 is relatively increased It can be further reduced.

따라서, 태양 전지의 광전 효율을 더욱 향상시킬 수 있어, 태양 전지의 출력 전류(Jsc)를 더욱 높일 수 있는 효과가 있다.Therefore, the photoelectric efficiency of the solar cell can be further improved, and the output current (Jsc) of the solar cell can be further increased.

이에 대한 보다 구체적인 설명은 도 3을 통하여 보다 구체적으로 설명한다.A more detailed description thereof will be described in more detail with reference to FIG.

또한, 전면 전계부(171)가 실질적으로 균일한 불순물 도핑 농도를 가질 경우, 두께 변화에 무관하게 전면 전계부(171)의 불순물 농도는 실질적으로 균일하다. Also, when the front electric field portion 171 has a substantially uniform doping concentration, the impurity concentration of the front electric field portion 171 is substantially uniform regardless of the thickness variation.

이 경우, 전면 전계부(171)는 패시베이션 기능보다는 실질적으로 전면 전계 효과를 위한 전면 전계 기능을 주로 수행하므로, 결정질 반도체 기판(110)과의 불순물 농도 차이를 이용한 전면 전계 기능을 원활히 수행할 수 있는 불순물 농도를 가져야 한다. In this case, since the front electric field portion 171 mainly performs the front electric field function for substantially the front field effect rather than the passivation function, the front electric field portion 171 can smoothly perform the front electric field function using the impurity concentration difference with the crystalline semiconductor substrate 110 It should have an impurity concentration.

따라서, 전면 전계부(171)가 전면 전계 기능을 주로 수행할 경우, 전면 전계부(171)는 전면 전계부(171)의 일부가 패시베이션 기능을 수행할 때보다 높은 불순물 농도를 가진다. 또한, 전면 전계부(171)는 결정질 반도체 기판(110)보다 높은 불순물 도핑 농도를 가질 수 있다. 본 예에서, 전면 전계부(171)는 약 1016 내지 1021 atoms/㎤ 범위에 속하는 실질적으로 균일한 불순물 도핑 농도를 갖는다. Therefore, when the front electric field portion 171 mainly performs the front electric field function, the front electric field portion 171 has a higher impurity concentration than a portion of the front electric field portion 171 when performing the passivation function. Further, the front electric field portion 171 may have an impurity doping concentration higher than that of the crystalline semiconductor substrate 110. In this example, the front electrical portion 171 has a substantially uniform doping concentration that is in the range of about 10 16 to 10 21 atoms / cm 3.

전면 전계부(171)의 일부가 전면 전계 기능뿐만 아니라 패시베이션 기능도 함께 수행할 때와 비교할 때, 이 경우, 전면 전계부(171)가 패시베이션 기능보다는 전면 전계 기능을 주로 수행하므로, 전면 전계부(171) 하부에 위치하는 버퍼층(191)는 안정적인 패시베이션 기능을 수행하기 위해 좀더 두꺼운 두께를 갖고 있고, 전면 전계부(171)는 단지 전면 전계 기능만 수행하므로 좀더 얇은 두께를 가질 수 있다. In this case, since the front electric field portion 171 mainly performs the front electric field function rather than the passivation function, as compared with the case where a part of the front electric field portion 171 performs not only the front electric field function but also the passivation function, The buffer layer 191 located under the buffer layer 171 has a thicker thickness to perform a stable passivation function and the front electric field portion 171 can have a thinner thickness because it performs only the front electric field function.

또한, 전면 전계부(171)와 버퍼층(191)이 함께 사용되는 경우, 전면 전계부(171)와 버퍼층(191)두께의 합은 9.5nm ~ 25nm가 되도록 할 수 있다.When the front electric field portion 171 and the buffer layer 191 are used together, the sum of the thicknesses of the front electric field portion 171 and the buffer layer 191 may be 9.5 nm to 25 nm.

여기서, 전면 전계부(171)와 버퍼층(191) 두께의 합은 9.5nm 이상이 되도록 하는 것은 전면 전계부(171)와 버퍼층(191)에 의한 최소한의 전계 효과와 패시베이션 효과를 확보하기 위함이고, 전면 전계부(171)와 버퍼층(191) 두께의 합은 25nm 이하가 되도록 하는 것은 전면 전계부(171)와 버퍼층(191)에 의한 광흡수로 인한 손실을 최소화하기 위함이다.The sum of the thicknesses of the front electric field portion 171 and the buffer layer 191 is equal to or greater than 9.5 nm in order to secure the minimum electric field effect and passivation effect by the front electric field portion 171 and the buffer layer 191, The sum of the thicknesses of the front electric field portion 171 and the buffer layer 191 is set to be 25 nm or less in order to minimize the loss due to light absorption by the front electric field portion 171 and the buffer layer 191.

이때 버퍼층(191)의 두께 대비 전면 전계부(171) 두께에 대한 비는 1: 1.5 ~ 4의 사이에서 결정될 수 있다.At this time, the ratio of the thickness of the buffer layer 191 to the thickness of the front electric portion 171 may be determined between 1: 1.5 and 4.

여기서, 버퍼층(191)의 두께 대비 전면 전계부(171) 두께에 대한 비가 1: 1.2 이상이 되도록 하는 것은 전면 전계부(171)에 의한 전계 기능을 더욱 극대화 하기 위함이고, 버퍼층(191)의 두께 대비 전면 전계부(171) 두께에 대한 비가 1: 4 이하이 되도록 하는 것은 전면 전계부(171)의 두께가 과도하게 두꺼울 경우, 전면 전계부(171)에 포함된 불순물로 인하여 오히려 버퍼층(191)에 결함(defect)가 발생할 수 있어 버퍼층(191)의 패시베이션 기능이 감소할 수 있는데, 이와 같이 할 경우 패시베이션 기능이 저하되지 않기 때문이다.Here, the ratio of the thickness of the buffer layer 191 to the thickness of the front electric portion 171 is 1: 1.2 or more in order to maximize the electric field function by the front electric portion 171, and the thickness of the buffer layer 191 The ratio of the thickness of the front electric field portion 171 to the thickness of the front electric field portion 171 is set to 1: 4 or less because the impurity contained in the front electric field portion 171 causes the buffer layer 191 Defects may occur and the passivation function of the buffer layer 191 may be reduced. In this case, the passivation function is not deteriorated.

이때, 전면 전계부와 버퍼층이 함께 형성하는 밴드갭은 전면 전계부의 밴드갭과 거의 동일한 결과를 갖게 된다. At this time, the band gap formed between the front electric field portion and the buffer layer has almost the same result as the band gap of the front electric field portion.

다음, 반사 방지부(130)는 전면 전계부(171) 위에 위치하며, 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어져 있다. 본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.The antireflective portion 130 is disposed on the front electric field portion 171 to reduce the reflectivity of the light incident on the solar cell 1 and increase the selectivity of a specific wavelength region to increase the efficiency of the solar cell 1 . The antireflective portion 130 is made of a silicon nitride film (SiNx), a silicon oxide film (SiOx), or the like. In this embodiment, the antireflection portion 130 has a single film structure, but may have a multi-layer structure such as a double film, and may be omitted if necessary.

다음, 후면 보호부(192)는 결정질 반도체 기판(110)의 후면에 바로 위치하며, 버퍼층(191)과 동일하게 패시베이션 기능을 수행하여, 결정질 반도체 기판(110)의 후면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소한다.Next, the rear guard 192 is positioned directly on the rear surface of the crystalline semiconductor substrate 110, performs a passivation function in the same manner as the buffer layer 191, and charges transferred to the rear surface of the crystalline semiconductor substrate 110 are defective Thereby reducing extinction.

이와 같은 후면 보호부(192)는 버퍼층(191)과 동일하게, 비정질 실리콘 등을 포함하여 형성될 수 있다. Like the buffer layer 191, the rear protective layer 192 may include amorphous silicon or the like.

후면 보호부(192)의 두께는 결정질 반도체 기판(110)의 후면 쪽으로 이동한 전하가 후면 보호부(192)를 통과하여 복수의 후면 전계부(172) 또는 복수의 에미터부(121)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호부(192)의 두께의 한 예는 약 1 내지 10㎚일 수 있다. The thickness of the rear surface protection portion 192 can be set such that the charge moved to the rear surface of the crystalline semiconductor substrate 110 can pass through the rear surface protection portion 192 to the plurality of rear electric portions 172 or the plurality of emitter portions 121 Respectively. In this embodiment, one example of the thickness of the rear surface protection 192 may be about 1 to 10 nm.

후면 보호부(192)의 두께가 약 1nm 이상이면 결정질 반도체 기판(110) 후면에 후면 보호부(192)가 균일하게 도포되므로 패시베이션 효과를 좀더 얻을 수 있고, 약 10nm 이하면 결정질 반도체 기판(110)을 통과한 빛이 후면 보호부 (192) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.If the thickness of the rear protective portion 192 is about 1 nm or more, the passivation effect can be further obtained because the rear protective portion 192 is uniformly coated on the rear surface of the crystalline semiconductor substrate 110. If the thickness is about 10 nm or less, The amount of light absorbed in the rear surface protection portion 192 is reduced and the amount of light re-incident into the crystalline semiconductor substrate 110 can be increased.

다음, 복수의 후면 전계부(172)는 후면 보호부(192) 위에 부분적으로 위치하며, 결정질 반도체 기판(110)과 동일한 도전성 타입의 불순물이 결정질 반도체 기판(110)보다 고농도로 도핑된 영역이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.복수의 후면 전계부(172)는 후면 보호부(192) 위에서 서로 이격되어 나란하게 정해진 방향으로 뻗어 있다. 본 실시예에서, 복수의 후면 전계부(172)는 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져 있다. Next, the plurality of rear electric sections 172 are partially located on the rear surface protection portion 192 and are doped with impurities of the same conductivity type as that of the crystalline semiconductor substrate 110 at a higher concentration than the crystalline semiconductor substrate 110. For example, the plurality of rear electric sections 172 may be n + impurity regions. The plurality of rear electric sections 172 are spaced apart from each other on the rear protection section 192 and extend in a predetermined direction. In this embodiment, the plurality of rear electric sections 172 are made of an amorphous semiconductor such as amorphous silicon (a-Si).

이러한 후면 전계부(172)는, 전면 전계부(171)와 유사하게, 결정질 반도체 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극(141, 142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킨다. This rear electric field section 172 is connected to the rear electric field section 172 which is the moving direction of the electrons by the electric potential barrier due to the difference in impurity concentration between the crystalline semiconductor substrate 110 and the rear electric field section 172, (E. G., Electrons) to the backside electrical < / RTI > Thus, the amount of charge lost by recombination of electrons and holes in the rear electric field 172 and in the vicinity thereof or at the first and second electrodes 141 and 142 is reduced and the electron movement is accelerated to the rear electric field 172 Thereby increasing the electron transfer amount.

각 후면 전계부(172)는 약 10㎚ ~ 25㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 약 10nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 더 감소시킬 수 있고, 약 25nm 이하면 후면 전계부(172) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다. Each backplane 172 may have a thickness of about 10 nm to 25 nm. If the thickness of the rear electric field 172 is about 10 nm or more, the electric potential barrier that prevents the movement of the holes can be formed more favorably, thereby further reducing the charge loss. If the thickness is about 25 nm or less, The amount of light absorbed can be reduced and the amount of light re-incident into the crystalline semiconductor substrate 110 can be increased.

복수의 에미터부(121)는 결정질 반도체 기판(110)의 후면 위에서 복수의 후면 전계부(172)와 이격되어 위치하, 복수의 후면 전계부(172)와 나란하게 뻗어 있다. 즉, 도 1 및 도 2에 도시한 것처럼, 후면 전계부(172)와 에미터부(121)는 결정질 반도체 기판(110) 위에서 번갈아 위치한다. A plurality of emitter sections 121 are disposed on the rear surface of the crystalline semiconductor substrate 110 and spaced apart from the plurality of rear electric sections 172 and extend in parallel with the plurality of rear electric sections 172. That is, as shown in FIGS. 1 and 2, the rear electric section 172 and the emitter section 121 are alternately disposed on the crystalline semiconductor substrate 110.

이와 같은 에미터부(121)는 결정질 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있고, 결정질 반도체 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘을 포함한다. 따라서, 에미터부(121)는 결정질 반도체 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다. The emitter section 121 has a second conductivity type opposite to the conductivity type of the crystalline semiconductor substrate 110, for example, a p-type conductivity type. The emitter section 121 may be formed of a semiconductor different from the crystalline semiconductor substrate 110, For example, it includes amorphous silicon. Accordingly, the emitter layer 121 forms a hetero junction as well as a p-n junction with the crystalline semiconductor substrate 110.

결정질 반도체 기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 결정질 반도체 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 결정질 반도체 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 후면 보호부(192)을 관통하여 각 에미터부(121)쪽으로 이동하고 분리된 전자는 후면 보호부(192)을 관통하여 결정질 반도체 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172) 쪽으로 이동한다.The electric charge generated by the light incident on the crystalline semiconductor substrate 110 due to the built-in potential difference due to the pn junction formed between the crystalline semiconductor substrate 110 and the plurality of emitter portions 121, The hole pairs are separated into electrons and holes, electrons move to the n-type, and holes move to the p-type. Therefore, when the crystalline semiconductor substrate 110 is n-type and the plurality of emitter portions 121 are p-type, the separated holes move through the rear protective portion 192 to the respective emitter portions 121, Pass through the rear surface protection portion 192 and move toward the plurality of rear electric field portions 172 having a higher impurity concentration than the crystalline semiconductor substrate 110.

각 에미터부(121)는 결정질 반도체 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 결정질 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호부(192)를 통해 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 후면 보호부(192)를 통해 복수의 후면 전계부(172)쪽으로 이동한다.When the crystalline semiconductor substrate 110 has a p-type conductivity type, the emitter section 121 is formed of the n-type semiconductor substrate 110, Of the conductive type. In this case, the separated electrons move to the plurality of emitter portions 121 through the rear protective portion 192, and the separated holes move to the plurality of rear electric parts 172 through the rear protecting portion 192.

복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.When the plurality of emitter sections 121 have a p-type conductivity type, the emitter section 121 can be doped with an impurity of a trivalent element. Conversely, when the plurality of emitter sections 121 have an n-type conductivity type , The emitter portion 121 may be doped with an impurity of a pentavalent element.

이들 복수의 에미터부(121)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 결정질 반도체 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다.The plurality of emitter sections 121 can perform a passivation function together with the rear surface protection section 192. In this case, the amount of charge that is extinguished at the rear surface of the crystalline semiconductor substrate 110 due to a defect is reduced, 11 is improved.

각 에미터부(121)는 약 5㎚ 내지 15㎚의 두께를 가질 수 있다. 에미터부(121)의 두께가 약 5nm 이상이면 p-n 접합을 좀더 양호하게 형성할 수 있고, 약 15nm 이하면 에미터부(121) 내에서 흡수되는 빛의 양이 감소시켜 결정질 반도체 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다. Each emitter section 121 may have a thickness of about 5 nm to 15 nm. When the thickness of the emitter section 121 is about 5 nm or more, the pn junction can be formed more satisfactorily. When the thickness of the emitter section 121 is about 15 nm or less, the amount of light absorbed in the emitter section 121 is reduced, The amount of incident light can be increased.

본 실시예의 경우, 복수의 에미터부(121)와 복수의 후면 전계부(172) 하부에 위치하고 불순물이 존재하지 않거나 거의 없는 진성 반도체 물질(진성 a-Si)의 후면 보호부(192)로 인해, 결정질 반도체 물질로 이루어진 결정질 반도체 기판(110) 위에 바로 복수의 에미터부(121)와 복수의 후면 전계부(172)가 위치할 때보다 복수의 에미터부(121)와 복수의 후면 전계부(172) 형성시 결정화 현상이 줄어든다. 이로 인해, 비정질 실리콘 위에 위치하는 복수의 에미터부(121)와 복수의 후면 전계부(172)의 특성이 향상된다.In the present embodiment, due to the rear protective portion 192 of the intrinsic semiconductor material (intrinsic a-Si) located below the plurality of emitter portions 121 and the plurality of rear electric sections 172 and having no or little impurities, A plurality of emitter sections 121 and a plurality of rear electric sections 172 are formed on a crystalline semiconductor substrate 110 made of a crystalline semiconductor material rather than a plurality of emitter sections 121 and a plurality of rear electric sections 172, Crystallization is reduced during formation. As a result, the characteristics of the plurality of emitter portions 121 and the plurality of rear electric sections 172 located on the amorphous silicon are improved.

복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 연장되어 있고, 복수의 에미터부(121)와 전기적으로 연결되어 있다.The plurality of first electrodes 141 located on the plurality of emitter sections 121 extend along the plurality of emitter sections 121 and are electrically connected to the plurality of emitter sections 121. [

복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 길게 연장되어 있고, 복수의 에미터부(121)와 전기적?물리적으로 연결되어 있다. The plurality of first electrodes 141 located on the plurality of emitter sections 121 are elongated along the plurality of emitter sections 121 and are electrically and physically connected to the plurality of emitter sections 121.

각 제1 전극(141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.Each first electrode 141 collects charges, for example, holes, which have migrated toward the corresponding emitter section 121.

복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)은 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적?물리적으로 연결되어 있다. A plurality of second electrodes 142 located on the plurality of rear electric fields 172 extend along the plurality of rear electric fields 172 and are electrically and physically connected to the plurality of rear electric fields 172 have.

각 제2 전극(142)은 해당 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어, 전자를 수집한다.Each second electrode 142 collects a charge, e. G., Electrons, that travels toward the corresponding rear electric field 172.

도 1 및 도 2에서, 제1 및 제2 전극(141, 142) 각각은 그 하부에 위치하는 에미터부(121) 및 후면 전계부(172)와 과 상이한 평면 형상을 가지지만, 동일한 평면 형상을 가질 수 있다. 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142)간의 접촉 면적이 증가할수록 접촉 저항이 감소하여, 제1 및 제2 전극(141, 142)으로의 전하 전송 효율은 증가한다. 1 and 2, each of the first and second electrodes 141 and 142 has a planar shape different from that of the emitter portion 121 and the rear electric portion 172 located below the first and second electrodes 141 and 142, Lt; / RTI > As the contact area between the emitter portion 121 and the rear electric field portion 172 and the first and second electrodes 141 and 142 increases, the contact resistance decreases, and the charge to the first and second electrodes 141 and 142 The transmission efficiency increases.

복수의 제1 및 제2 전극(141, 142)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어져 있으므로, 결정질 반도체 기판(110)을 통과한 빛을 결정질 반도체 기판(110)쪽으로 반사시킨다.The plurality of first and second electrodes 141 and 142 may be formed of at least one selected from the group consisting of Ni, Cu, Ag, Al, Sn, Zn, (Ti), gold (Au), and combinations thereof, but may be made of other conductive metal materials. Since the plurality of first and second electrodes 141 and 142 are made of a metal material, the light that has passed through the crystalline semiconductor substrate 110 is reflected toward the crystalline semiconductor substrate 110.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 결정질 반도체 기판(110)의 후면에 위치하고, 결정질 반도체 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.In the solar cell 1 according to this embodiment having such a structure, a plurality of first electrodes 141 and a plurality of second electrodes 142 are located on the rear surface of the crystalline semiconductor substrate 110 in which light is not incident, A crystalline semiconductor substrate 110 and a plurality of emitter sections 121 are made of different kinds of semiconductors. The operation of the solar cell is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지부(130), 전면 전계부(171) 및 버퍼층(191)를 순차적으로 통과하여 결정질 반도체 기판(110)으로 입사되면 빛 에너지에 의해 결정질 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 결정질 반도체 기판(110)의 표면이 텍스처링 표면이므로 결정질 반도체 기판(110) 전면에서의 빛 반사도가 감소하고, 텍스처링 표면에서 입사와 반사 동작이 행해져 빛의 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 결정질 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 결정질 반도체 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.The solar cell 1 is irradiated with light and sequentially passes through the antireflection portion 130, the front electric field portion 171 and the buffer layer 191 and is incident on the crystalline semiconductor substrate 110, Lt; RTI ID = 0.0 > 110 < / RTI > At this time, since the surface of the crystalline semiconductor substrate 110 is a textured surface, the light reflection at the front surface of the crystalline semiconductor substrate 110 is reduced and the incidence and reflection operations are performed at the textured surface, Thereby improving the efficiency. In addition, the reflection loss of light incident on the crystalline semiconductor substrate 110 is reduced by the anti-reflection unit 130, and the amount of light incident on the crystalline semiconductor substrate 110 is further increased.

이들 전자-정공 쌍은 결정질 반도체 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the crystalline semiconductor substrate 110 and the emitter section 121, and the holes move to the emitter section 121 having the p-type conductivity type, and electrons move to the n- Type back electroluminescent element 172 to be transmitted to the first electrode 141 and the second electrode 142 and collected by the first and second electrodes 141 and 142, respectively. When the first electrode 141 and the second electrode 142 are connected to each other by a conductor, a current flows and the external power is utilized.

이때, 결정질 반도체 기판(110)의 후면뿐만 아니라 결정질 반도체 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 결정질 반도체 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(1)의 효율이 향상된다. 이때, 후면 보호부(192)뿐만 아니라 버퍼층(191)가 결함의 발생 빈도가 높은 결정질 반도체 기판(110)의 표면에 직접 접해 있으므로, 페이베이션 효과는 더욱 더 향상된다.At this time, since the protective portions 192 and 191 are located not only on the rear surface of the crystalline semiconductor substrate 110 but also on the entire surface of the crystalline semiconductor substrate 110, defects existing on the front surface and the rear surface of the crystalline semiconductor substrate 110, The efficiency of the solar cell 1 is improved. At this time, since the buffer layer 191 as well as the rear surface protection portion 192 are in direct contact with the surface of the crystalline semiconductor substrate 110 having a high occurrence frequency of defects, the fading effect is further improved.

또한, 결정질 반도체 기판(110)의 전면과 후면에 위치한 전계부(171, 172)로 인해 전하의 손실량이 더욱 감소하여 태양 전지(1)의 효율은 더욱 향상된다.
In addition, due to the electric fields 171 and 172 located on the front and back surfaces of the crystalline semiconductor substrate 110, the amount of charge loss is further reduced, and the efficiency of the solar cell 1 is further improved.

다음, 도 3은 도 1에 도시된 전면 전계부의 두께 및 에너지 밴드갭에 따른 반도체 기판의 케리어 생성비를 설명하기 위한 도이다.3 is a view for explaining the carrier generation ratio of the semiconductor substrate according to the thickness and the energy band gap of the front electric field portion shown in FIG.

도 3에서 X축은 전면 전계부(171)의 에너지 밴드갭(Band Gap)의 값을 의미하고, Y축은 결정질 반도체 기판에서 발생되는 케리어 생성비(Carrier Generation Rate)를 의미하고, TH는 태양 전지에서 원하는 이상의 출력 전류(Jsc)를 발생시키기 위한 최소기준치의 케리어 생성비를 의미한다. In FIG. 3, the X-axis represents a value of an energy band gap of the front electric field portion 171, the Y-axis represents a carrier generation rate generated in the crystalline semiconductor substrate, Quot; means a carrier generation ratio of a minimum reference value for generating a desired output current Jsc.

이와 같은 최소 기준치의 케리어 생성비는 2.04×1021인 경우를 예로 들었다. 이는 케리어 생성비가 2.04×1021인 경우 태양 전지의 출력 전류(Jsc)가 대략 37mA/cm2가 되어 양질의 태양 전지 효율을 구현할 수 있게 되기 때문이다.The case where the carrier generation ratio of the minimum standard value is 2.04 x 10 < 21 > is taken as an example. This is because when the ratio is 2.04 × 10 21 carriers generated output current (Jsc) of the solar cell is able to implement the efficiency of the solar cell quality is approximately 37mA / cm2.

도 3에 도시된 바와 같이, 최소기준치(TH) 이상의 케리어를 생이 되기 위해서는 전면 전계부(171)의 두께가 (1) 대략 7.5nm인 경우, 전면 전계부(171)의 에너지 밴드갭이 대략 1.65[eV]이상이 되어야 하고, (2) 전면 전계부(171)의 두께가 대략 10nm인 경우, 전면 전계부(171)의 에너지 밴드갭이 대략 1.71[eV]이상, (3) 전면 전계부(171)의 두께가 대략 15nm인 경우, 전면 전계부(171)의 에너지 밴드갭이 대략 1.81[eV]이상, 전면 전계부(171)의 두께가 대략 20nm인 경우, 전면 전계부(171)의 에너지 밴드갭이 대략 1.86[eV]이상이 되어야 한다.3, when the thickness of the front electric field portion 171 is (1) approximately 7.5 nm, the energy band gap of the front electric field portion 171 is approximately 1.65 the energy band gap of the front electric field portion 171 should be approximately 1.71 eV or more when the thickness of the front electric field portion 171 is approximately 10 nm, (3) The energy band gap of the front electric field portion 171 is approximately 1.81 eV or more and the thickness of the front electric field portion 171 is approximately 20 nm when the thickness of the front electric field portion 171 is approximately 15 nm, The band gap should be about 1.86 [eV] or more.

여기서, 전면 전계부(171)가 동일한 밴드갭을 가지는 경우, 전면 전계부(171)의 두께가 얇아질수록 결정질 반도체 기판에서 생성되는 케리어의 양이 많아지는 것은 전면 전계부(171)의 두께가 얇아질수록 전면 전계부(171)에서 흡수할 수 있는 빛의 양이 감소하기 때문이다.Here, when the front electric field portion 171 has the same band gap, the amount of carriers generated in the crystalline semiconductor substrate increases as the thickness of the front electric field portion 171 decreases. This is because the thickness of the front electric field portion 171 This is because the amount of light that can be absorbed by the front electric field portion 171 decreases as the front conductive portion 171 becomes thinner.

이와 같이 전면 전계부(171)에서 흡수하는 빛의 양이 감소하면 상대적으로 결정질 반도체 기판에서 흡수하는 빛의 양이 증가하므로 결정질 반도체 기판에서 생성되는 케리어의 양이 많아지는 것이다.As the amount of light absorbed by the front electric field portion 171 decreases, the amount of light absorbed by the crystalline semiconductor substrate increases, so that the amount of carriers generated in the crystalline semiconductor substrate increases.

또한, 전면 전계부(171)의 두께가 동일한 경우 에너지 밴드갭이 커질수록 결정질 반도체 기판에서 생성되는 케리어의 양이 많아지는 것은 다양한 에너지 레벨의 파장을 가지는 빛의 특성때문이다.Also, when the thickness of the front electric field portion 171 is the same, the amount of carriers generated in the crystalline semiconductor substrate increases as the energy band gap becomes larger because of the characteristics of light having wavelengths of various energy levels.

즉, 빛은 다양한 에너지 레벨의 파장을 가지고, 이와 같은 다양한 파장의 빛 중에서 비정질 실리콘 층인 전면 전계부(171)에 흡수되는 빛은 전면 전계부(171)의 에너지 밴드갭보다 큰 에너지 레벨을 가지는 파장이기 때문에 전면 전계부(171)의 에너지 밴드갭이 커질수록 전면 전계부(171)에서 흡수하는 빛의 양은 줄어들고, 상대적으로 결정질 반도체 기판에서 흡수하는 빛의 양이 많아지기 때문이다. That is, the light has a wavelength of various energy levels, and the light absorbed by the front electric field portion 171, which is the amorphous silicon layer among the light of the various wavelengths, has a wavelength of the energy level larger than the energy band gap of the front electric field portion 171 The amount of light absorbed by the front electric field portion 171 decreases as the energy band gap of the front electric field portion 171 increases, and the amount of light absorbed by the crystalline substrate becomes relatively large.

따라서, 결정질 반도체 기판에서 생성되는 케리어의 양이 많아져, 태양 전지의 출력 전류(Jsc)를 높일 수 있는 것이다.Therefore, the amount of carriers generated in the crystalline semiconductor substrate increases, and the output current Jsc of the solar cell can be increased.

이와 같은 도 3을 참고하면, 전면 전계부(171)의 두께가 두꺼워질수록 기울기가 점점 급해지는 것을 알 수 있으며, 두께가 서로 다르더라도 밴드겝이 큰 경우에는 결정질 반도체 기판에서 생성되는 케리어양의 차이가 상대적으로 감소하는 것을 알 수 있다. 비록 도 3에서는 몇 개의 두께에 대해서만 도시하였으나, 이는 설명의 편의를 위한 것이고, 도시하지 않은 두께에 대해서도 동일하게 적용될 수 있는 것이다.Referring to FIG. 3, it can be seen that as the thickness of the front electric portion 171 increases, the slope gradually increases. If the bandgap is large even if the thicknesses are different from each other, It can be seen that the difference is relatively reduced. Although only a few thicknesses are shown in FIG. 3, this is for convenience of explanation, and the same thickness can be applied to a thickness not shown.

따라서, 비록 도 3에서 두께가 7.5nm인 경우, 10nm, 15nm, 20nm인 경우만을 도시하고 있으나, 이외의 경우인 7.4nm, 9nm, 14nm 등의 경우에도 동일하게 적용할 수 있는 것이다.Therefore, although FIG. 3 shows only the cases of 10 nm, 15 nm, and 20 nm in the case of the thickness of 7.5 nm, the present invention can be applied to other cases such as 7.4 nm, 9 nm, and 14 nm.

따라서, 이를 고려하면, 전면 전계부(171)의 두께가 대략 7.5nm ~ 10nm인 경우, 전면 전계부(171)의 밴드갭(Band Gap)은 대략 1.65eV ~ 1.95eV가 되도록 하고, 전면 전계부(171)의 두께가 대략 10nm ~ 15nm인 경우, 전면 전계부(171)의 밴드갭은 대략 1.71eV ~ 1.95eV가 되도록 하고, 전면 전계부(171)의 두께가 대략 15nm ~ 20nm인 경우, 전면 전계부(171)의 밴드갭은 대략 1.81eV ~ 1.95eV가 되도록 할 수 있고, 이와 같이 함으로써 결정질 반도체 기판에서 생성되는 케리어의 양을 증가시킬 수 있어 태양 전지의 효율을 증가시킬 수 있는 것이다.Considering this fact, when the thickness of the front electric field portion 171 is approximately 7.5 nm to 10 nm, the band gap of the front electric field portion 171 is approximately 1.65 eV to 1.95 eV, The band gap of the front electric field portion 171 is set to be about 1.71 eV to 1.95 eV when the thickness of the front electric field portion 171 is about 10 nm to 15 nm, The band gap of the electric field portion 171 can be set to be about 1.81 eV to 1.95 eV, and the amount of carriers generated in the crystalline semiconductor substrate can be increased, thereby increasing the efficiency of the solar cell.

여기서, 전면 전계부(171)의 밴드갭을 다르게 결정하는 방법은 PECVD 장치를 통하여 전면 전계부(171)를 증착하는 공정 중에 주입되는 수소(H2) 가스의 양을 다르게 함으로써 가능하다.
Here, the method of determining the bandgap of the front electric field portion 171 may be different by varying the amount of hydrogen (H2) gas injected during the process of depositing the front electric field portion 171 through the PECVD apparatus.

다음, 도 4는 도 1에 도시된 버퍼층(191)의 두께 및 에너지 밴드갭에 따른 반도체 기판의 케리어 생성비를 설명하기 위한 도이다.4 is a view for explaining the carrier generation ratio of the semiconductor substrate according to the thickness and energy band gap of the buffer layer 191 shown in FIG.

도 4에서 X축은 버퍼층(191)의 에너지 밴드갭(Band Gap)의 값을 의미하고, Y축은 결정질 반도체 기판에서 발생되는 케리어 생성비(Carrier Generation Rate)를 의미하고, TH는 태양 전지에서 원하는 이상의 출력 전류(Jsc)를 발생시키기 위한 최소기준치의 케리어 생성비를 의미한다. In FIG. 4, the X axis represents a value of an energy band gap of the buffer layer 191, the Y axis represents a carrier generation rate generated in a crystalline semiconductor substrate, Means a carrier generation ratio of a minimum reference value for generating the output current Jsc.

이와 같은 기판(110)에서 최소 기준치의 케리어 생성비는 도 3과 동일하게 2.04×1021인 경우를 예로 들었다.The case where the carrier generation ratio of the minimum reference value in the substrate 110 is 2.04 x 10 < 21 >

도 4에 도시된 바와 같이, 최소기준치(TH) 이상의 케리어를 생이 되기 위해서는 버퍼층(191)의 두께가 (1) 대략 2nm인 경우, 버퍼층(191)의 에너지 밴드갭이 대략 1.57[eV]이상이 되어야 하고, (2) 버퍼층(191)의 두께가 대략 3nm인 경우, 버퍼층(191)의 에너지 밴드갭이 대략 1.66[eV]이상, (3) 버퍼층(191)의 두께가 대략 5nm인 경우, 버퍼층(191)의 에너지 밴드갭이 대략 1.77[eV]이상, 버퍼층(191)의 두께가 대략 10nm인 경우, 버퍼층(191)의 에너지 밴드갭이 대략 1.91[eV]이상이 되어야 한다.4, when the thickness of the buffer layer 191 is (1) approximately 2 nm, the energy band gap of the buffer layer 191 is approximately 1.57 [eV] or more (2) the energy band gap of the buffer layer 191 is about 1.66 [eV] or more, and (3) the thickness of the buffer layer 191 is about 5 nm when the thickness of the buffer layer 191 is about 3 nm, The energy band gap of the buffer layer 191 should be approximately 1.91 eV or more when the energy band gap of the buffer layer 191 is approximately 1.77 eV or more and the thickness of the buffer layer 191 is approximately 10 nm.

여기서, 도 1 및 도 2에서 전술한 바와 같이, 패시베이션 기능과 빛의 흡수양을 함께 고려하여 버퍼층(191)의 두께를 2㎚ ~ 5㎚의 두께로 한정하는 경우, 버퍼층(191)의 두께에 따른 버퍼층(191)의 밴드갭은 다음과 같이 설정될 수 있는 것이다.1 and 2, when the thickness of the buffer layer 191 is limited to a thickness of 2 nm to 5 nm in consideration of both the passivation function and the amount of absorbed light, the thickness of the buffer layer 191 The bandgap of the buffer layer 191 can be set as follows.

버퍼층(191)의 두께가 2nm ~ 3nm인 경우, 버퍼층(191)의 밴드갭은 1.57eV ~ 1.95eV가 되도록 결정하고, 버퍼층(191)의 두께가 3nm ~ 5nm인 경우, 버퍼층(191)의 밴드갭은 1.66eV ~ 1.95eV가 되도록 결정할 수 있다.When the thickness of the buffer layer 191 is 2 nm to 3 nm, the band gap of the buffer layer 191 is determined to be 1.57 eV to 1.95 eV. When the thickness of the buffer layer 191 is 3 nm to 5 nm, The gap can be determined to be 1.66 eV to 1.95 eV.

이와 같이 함으로써, 결정질 반도체 기판에서 생성되는 케리어의 양이 증가되어, 태양 전지의 출력 전류(Jsc)를 높일 수 있는 것이다.By doing so, the amount of carriers generated in the crystalline semiconductor substrate is increased, and the output current Jsc of the solar cell can be increased.

이상에서 설명한 바와 같이, 본 발명에 따른 태양 전지는 전면 전계부(171)의 두께에 따라 에너지 밴드갭을 다르게 형성함으로써 태양 전지의 효율을 향상시키는 효과가 있으며, 아울러, 전면 전계부(171)와 함께 버퍼층(191)이 사용되는 경우, 버퍼층(191)의 두께에 따라 에너지 밴드갭을 다르게 형성함으로써 태양 전지의 효율을 더욱 극대화 시키는 효과가 있다.As described above, the solar cell according to the present invention has the effect of improving the efficiency of the solar cell by forming the energy band gap different according to the thickness of the front electric field portion 171, When the buffer layer 191 is used together, the efficiency of the solar cell is further maximized by forming the energy band gap differently according to the thickness of the buffer layer 191.

또한, 도 1 및 도 2와 같은 태양 전지를 일례가 도 3과 도 4와 같이 적용되는 것을 일례로 설명하였으나, 이와 다르게, 에미터부와 후면 전계부가 비정질 실리콘이 아니고, 결정질 반도체 기판에 불순물이 확산되어 형성된 경우, 즉 후면 접촉(Back Contack) 구조의 IBC (Interdigitated back contact) 태양 전지에도 도 3과 도4를 적용하는 것도 가능하다.3 and FIG. 4, the emitter and the back electric field are not amorphous silicon, and the impurity diffuses into the crystalline semiconductor substrate. In this case, It is also possible to apply FIGS. 3 and 4 to an interdigitated back contact (IBC) solar cell having a back contact structure.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

Claims (10)

제 1 도전성 타입의 결정질 반도체 기판;
상기 결정질 반도체 기판의 제 1 면에 형성되며, 상기 제 1 도전성 타입과 같은 극성을 갖는 비정질 실리콘층으로 이루어지고, 상기 반도체 기판과 이종 접합을 형성하는 전면 전계부; 및
상기 결정질 반도체 기판의 제 2 면에 형성되며, 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입을 갖는 에미터부;를 포함하며,
상기 전면 전계부의 두께는 7.5nm ~ 20nm이고,
상기 전면 전계부의 두께가 7.5nm ~ 10nm인 경우, 상기 전면 전계부의 밴드갭(Band Gap)은 1.65eV ~ 1.95eV이고,
상기 전면 전계부의 두께가 10nm ~ 15nm인 경우, 상기 전면 전계부의 밴드갭은 1.71eV ~ 1.95eV이고,
상기 전면 전계부의 두께가 15nm ~ 20nm인 경우, 상기 전면 전계부의 밴드갭은 1.81eV ~ 1.95eV인 것을 특징으로 하는 태양 전지.A first conductive type crystalline semiconductor substrate;
A front electrical part formed on the first surface of the crystalline semiconductor substrate and made of an amorphous silicon layer having the same polarity as that of the first conductive type and forming a heterojunction with the semiconductor substrate; And
And an emitter portion formed on a second surface of the crystalline semiconductor substrate and having a second conductivity type opposite to the first conductivity type,
The thickness of the front electric field portion is 7.5 nm to 20 nm,
When the thickness of the front electric field portion is 7.5 nm to 10 nm, the band gap of the front electric field portion is 1.65 eV to 1.95 eV,
When the thickness of the front electric field portion is 10 nm to 15 nm, the band gap of the front electric field portion is 1.71 eV to 1.95 eV,
And the bandgap of the front electric field portion is 1.81 eV to 1.95 eV when the thickness of the front electric field portion is 15 nm to 20 nm. 제 1 항에 있어서,
상기 태양 전지는
상기 결정질 반도체 기판과 상기 전면 전계부 사이에 진성 실리콘층인 버퍼층을 더 포함하며, 상기 버퍼층은 상기 결정질 반도체 기판과 이종 접합을 형성하는 것을 특징으로 하는 태양 전지.The method according to claim 1,
The solar cell
And a buffer layer which is an intrinsic silicon layer between the crystalline semiconductor substrate and the front electric field portion, wherein the buffer layer forms a heterojunction with the crystalline semiconductor substrate. 제 2 항에 있어서,
상기 버퍼층의 두께는 2nm ~ 5nm인 것을 특징으로 하는 태양 전지.3. The method of claim 2,
Wherein the thickness of the buffer layer is 2 nm to 5 nm. 제 3 항에 있어서,
상기 버퍼층의 두께가 2nm ~ 3nm인 경우, 상기 버퍼층의 밴드갭은 1.57eV ~ 1.95eV이고,
상기 버퍼층의 두께가 3nm ~ 5nm인 경우, 상기 버퍼층의 밴드갭은 1.66eV ~ 1.95eV인 것을 특징으로 하는 태양 전지.The method of claim 3,
When the thickness of the buffer layer is 2 nm to 3 nm, the band gap of the buffer layer is 1.57 eV to 1.95 eV,
Wherein a band gap of the buffer layer is 1.66 eV to 1.95 eV when the thickness of the buffer layer is 3 nm to 5 nm. 제 2 항에 있어서,
상기 전면 전계부와 상기 버퍼층 두께의 합은 9.5nm ~ 25nm인 것을 특징으로 하는 태양 전지.3. The method of claim 2,
Wherein the sum of the thickness of the front electric field portion and the thickness of the buffer layer is 9.5 nm to 25 nm. 제 5 항에 있어서,
상기 버퍼층의 두께 대비 상기 전면 전계부의 두께에 대한 비는 1: 1.2 ~ 4의 사이에서 결정되는 것을 특징으로 하는 태양 전지.6. The method of claim 5,
Wherein the ratio of the thickness of the buffer layer to the thickness of the front electric field portion is determined to be 1: 1.2-4. 제 1 항에 있어서,
상기 제 2 도전성 타입을 갖는 에미터부는 비정질 실리콘층으로 이루어지며, 상기 반도체 기판과 이종 접합 및 p-n 접합을 형성하는 태양 전지.The method according to claim 1,
Wherein the emitter portion having the second conductivity type is made of an amorphous silicon layer and forms a heterojunction and a pn junction with the semiconductor substrate. 제 1 항에 있어서,
상기 태양 전지는
상기 결정질 반도체 기판의 제 2 면에 형성되며, 상기 에미터부와 이격하여 위치하고, 상기 제 1 도전성 타입과 같은 극성을 갖는 비정질 실리콘층으로 이루어져 상기 반도체 기판과 이종 접합을 형성하는 후면 전계부를 더 포함하는 것을 특징으로 하는 태양 전지.The method according to claim 1,
The solar cell
And a back electric field portion formed on the second surface of the crystalline semiconductor substrate and spaced apart from the emitter portion and formed of an amorphous silicon layer having the same polarity as that of the first conductive type to form a heterojunction with the semiconductor substrate, Lt; / RTI > 제 8 항에 있어서,
상기 태양 전지는
상기 결정질 반도체 기판과 상기 에미터부 사이 및 상기 결정질 반도체 기판과 상기 후면 전계부 사이에 진성 비정질 실리콘층으로 이루어진 후면 보호부를 더 포함하는 것을 특징으로 하는 태양 전지.9. The method of claim 8,
The solar cell
Further comprising a rear protective portion made of an intrinsic amorphous silicon layer between the crystalline semiconductor substrate and the emitter portion and between the crystalline semiconductor substrate and the rear electric conductive portion. 제 9 항에 있어서,
상기 태양 전지는
상기 에미터부 상부에 형성되어 상기 에미터부와 연결되는 제 1 전극; 및
상기 후면 전계부 상부에 형성되어 상기 후면 전계부와 연결되는 제 2 전극;을 더 포함하는 것을 특징으로 하는 태양 전지.10. The method of claim 9,
The solar cell
A first electrode formed on the emitter section and connected to the emitter section; And
And a second electrode formed on the rear electric field portion and connected to the rear electric field portion.
KR1020100099636A 2010-10-13 2010-10-13 Solar cell KR101692559B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099636A KR101692559B1 (en) 2010-10-13 2010-10-13 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099636A KR101692559B1 (en) 2010-10-13 2010-10-13 Solar cell

Publications (2)

Publication Number Publication Date
KR20120088023A KR20120088023A (en) 2012-08-08
KR101692559B1 true KR101692559B1 (en) 2017-01-03

Family

ID=46873367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099636A KR101692559B1 (en) 2010-10-13 2010-10-13 Solar cell

Country Status (1)

Country Link
KR (1) KR101692559B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090293948A1 (en) 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell
JP2010258043A (en) 2009-04-21 2010-11-11 Sanyo Electric Co Ltd Solar cell

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312814A (en) * 1998-04-28 1999-11-09 Toyota Motor Corp Solar cell device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090293948A1 (en) 2008-05-28 2009-12-03 Stichting Energieonderzoek Centrum Nederland Method of manufacturing an amorphous/crystalline silicon heterojunction solar cell
JP2010258043A (en) 2009-04-21 2010-11-11 Sanyo Electric Co Ltd Solar cell

Also Published As

Publication number Publication date
KR20120088023A (en) 2012-08-08

Similar Documents

Publication Publication Date Title
US9520517B2 (en) Solar cell
US20110056544A1 (en) Solar cell
KR101889775B1 (en) Solar cell and method for manufacturing the smae
US20090314337A1 (en) Photovoltaic devices
KR101918737B1 (en) Solar cell
US20120118372A1 (en) Solar cell
US9929297B2 (en) Solar cell and method for manufacturing the same
KR20140105064A (en) Solar cell
KR101882439B1 (en) Solar cell and manufacturing method thereof
KR101203907B1 (en) Solar cell
KR20130064456A (en) Solar cell
KR20120096177A (en) Thin flim solar cell
KR20130036454A (en) Thin film solar cell module
KR101897168B1 (en) Solar cell
KR101925929B1 (en) Solar cell and manufacturing method thereof
KR101692559B1 (en) Solar cell
KR101983361B1 (en) Bifacial solar cell
KR101098813B1 (en) Solar cell
KR101186529B1 (en) Solar cell
KR101130193B1 (en) Solar cell
KR101788163B1 (en) Solar cell and manufacturing method thereof
KR101979843B1 (en) Solar cell
KR101071133B1 (en) Solar cell
KR20130039896A (en) Thin flim solar cell
KR101135582B1 (en) Solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant