KR101688600B1 - 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서 - Google Patents

피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서 Download PDF

Info

Publication number
KR101688600B1
KR101688600B1 KR1020100034392A KR20100034392A KR101688600B1 KR 101688600 B1 KR101688600 B1 KR 101688600B1 KR 1020100034392 A KR1020100034392 A KR 1020100034392A KR 20100034392 A KR20100034392 A KR 20100034392A KR 101688600 B1 KR101688600 B1 KR 101688600B1
Authority
KR
South Korea
Prior art keywords
terminal
amplifier
negative input
input terminal
switch
Prior art date
Application number
KR1020100034392A
Other languages
English (en)
Other versions
KR20110114973A (ko
Inventor
길민선
정영균
최원호
신지훈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100034392A priority Critical patent/KR101688600B1/ko
Priority to US13/086,752 priority patent/US8446181B2/en
Publication of KR20110114973A publication Critical patent/KR20110114973A/ko
Application granted granted Critical
Publication of KR101688600B1 publication Critical patent/KR101688600B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 영상신호를 샘플링하고 증폭하는 샘플링회로에 관한 것으로, 특히 상기 샘플링회로에 포함된 증폭기의 출력단자와 네가티브 입력단자 사이에 설치된 피드백 클램프블록을 구비하는 샘플링회로, 영상신호를 샘플링하고 증폭하는 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서를 개시한다. 상기 샘플링회로는 적어도 하나의 스위치, 적어도 하나의 커패시터 및 증폭기를 이용하여 입력신호를 샘플링 하는 기능을 수행하며, 상기 샘플링회로는 상기 증폭기의 출력단자와 네가티브 입력단자 사이에 연결된 클램프블록을 더 구비하고, 상기 클램프블록은 샘플링 시 상기 증폭기의 출력단자의 전압준위와 네가티브 입력단자의 전압준위의 최대 차이를 일정하게 유지하는 기능을 수행한다.

Description

피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서{Sampling circuit and image signal amplifying circuit including feedback clamp block and image sensor including the image signal amplifying circuit}
본 발명은 영상신호를 샘플링하고 증폭하는 샘플링회로에 관한 것으로, 특히 상기 샘플링회로에 포함된 증폭기의 출력단자와 네가티브 입력단자 사이에 설치된 피드백 클램프블록을 구비하는 샘플링회로, 영상신호를 샘플링하고 증폭하는 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서에 관한 것이다.
이미지센서는 영상신호를 검출하는 복수 개의 단위 이미지센서회로 및 상기 복수 개의 단위 이미지센서회로들로부터 출력되는 영상신호를 샘플링하고 출력하는 영상신호증폭회로를 구비한다. 영상신호증폭회로는 복수 개의 스위치들, 복수 개의 커패시터 및 증폭기를 구비하며, 상기 복수 개의 스위치들의 개폐 동작을 조절함으로써, 영상신호의 크기에 따라 커패시터에 축적되거나 방전되는 전하에 의해 결정되는 전기신호를 상기 증폭기의 출력단자로 출력한다.
본 발명이 해결하고자 하는 기술적과제는, 연속된 두 개의 입력신호의 크기가 상당한 차이가 나는 경우 이들 입력신호를 샘플링 할 때 발생하는 오프셋을 방지할 수 있는 샘플링회로를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 연속된 두 개의 영상신호의 크기가 상당한 차이가 나는 경우 이들 영상신호를 증폭할 때 발생하는 오프셋을 방지할 수 있는 영상신호증폭회로를 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 기술적과제는, 연속된 두 개의 영상신호의 크기가 상당한 차이가 나는 경우 이들 영상신호를 증폭할 때 발생하는 오프셋을 방지할 수 있는 영상신호증폭회로를 구비하는 이미지센서를 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 기술적과제는, 연속된 두 개의 영상신호의 크기가 상당한 차이가 나는 경우 이들 영상신호를 증폭할 때 발생하는 오프셋을 방지할 수 있는 영상신호증폭회로를 구비하는 영상신호처리시스템을 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명에 따른 샘플링회로는, 적어도 하나의 스위치, 적어도 하나의 커패시터 및 증폭기를 이용하여 입력신호를 샘플링 하는 기능을 수행하며, 상기 샘플링회로는 상기 증폭기의 출력단자와 네가티브 입력단자 사이에 연결된 클램프블록을 더 구비하고, 상기 클램프블록은 샘플링 시 상기 증폭기의 출력단자의 전압준위와 네가티브 입력단자의 전압준위의 최대 차이를 일정하게 유지하는 기능을 수행한다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 영상신호증폭회로는, 영상신호를 샘플링하고 증폭하며, 상기 영상신호증폭회로는, 증폭기, 제1스위치, 제2스위치, 제1커패시터, 제2커패시터, 제3스위치, 제4스위치 및 클램프블록을 구비한다. 상기 증폭기는 포지티브 입력단자가 기준전압에 연결된다. 상기 제1스위치는 일 단자로 상기 영상신호를 수신한다. 상기 제2스위치는 일 단자가 상기 증폭기의 네가티브 입력단자에 연결되고 다른 일 단자가 상기 증폭기의 출력단자에 연결된다. 상기 제1커패시터는 일 단자가 상기 제1스위치의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기의 네가티브 입력단자에 연결된다. 상기 제2커패시터는 일 단자가 상기 증폭기의 네가티브 입력단자에 연결된다. 상기 제3스위치는 일 단자가 상기 제2커패시터의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기의 출력단자에 연결된다. 상기 제4스위치는 일 단자가 상기 제2커패시터 및 상기 제3스위치의 공통단자에 연결되고 다른 일 단자는 기준전압에 연결된다. 상기 클램프블록은 일 단자가 상기 증폭기의 네가티브 입력단자에 연결되고 다른 일 단자가 상기 증폭기의 출력단자에 연결된다.
상기 또 다른 기술적과제를 이루기 위한 본 발명에 따른 이미지센서는, 수직어드레스디코더, 이미지센서어레이 및 컬럼증폭어레이를 구비한다. 상기 수직어드레스디코더는 수직어드레스를 출력한다. 상기 이미지센서어레이는 외부로부터 입사되는 영상신호를 검출하는 복수 개의 단위 이미지센서회로가 2차원적으로 배열되어 있으며, 상기 수직어드레스에 의해 활성화되는 하나의 수평라인에 포함된 복수 개의 단위 이미지센서회로들에서 검출된 영상데이터를 출력한다. 상기 컬럼증폭어레이는 활성화된 상기 단위 이미지센서회로들로부터 출력되는 영상신호를 샘플링하고 증폭하는 복수 개의 증폭회로를 구비한다. 또한 상기 증폭회로는, 증폭기, 제1스위치, 제2스위치, 제1커패시터, 제2커패시터, 제3스위치, 제4스위치 및 클램프블록을 구비한다. 상기 증폭기는 포지티브 입력단자가 기준전압에 연결된다. 상기 제1스위치는 일 단자로 상기 영상신호를 수신한다. 상기 제2스위치는 일 단자가 상기 증폭기의 네가티브 입력단자에 연결되고 다른 일 단자가 상기 증폭기의 출력단자에 연결된다. 상기 제1커패시터는 일 단자가 상기 제1스위치의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기의 네가티브 입력단자에 연결된다. 상기 제2커패시터는 일 단자가 상기 증폭기의 네가티브 입력단자에 연결된다. 상기 제3스위치는 일 단자가 상기 제2커패시터의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기의 출력단자에 연결된다. 상기 제4스위치는 일 단자가 상기 제2커패시터 및 상기 제3스위치의 공통단자에 연결되고 다른 일 단자는 기준전압에 연결된다. 상기 클램프블록은 일 단자가 상기 증폭기의 네가티브 입력단자에 연결되고 다른 일 단자가 상기 증폭기의 출력단자에 연결된다.
본 발명은 연속된 두 개의 영상신호의 크기가 상당한 차이가 나는 경우, 이들 신호를 샘플링하거나 증폭할 때 발생할 수 있는 증폭기 상의 오프셋을 방지할 수 있는 장점이 있다.
이들 오프셋은 증폭기의 동작에 영향을 주어 전원에서 공급하는 전류의 급격한 변화를 유발하므로, 본 발명을 사용할 경우 시스템에서 공급하는 전원이 안정된다는 장점이 있다.
도 1은 본 발명에 따른 이미지센서의 블록 다이어그램이다.
도 2는 단위이미지센서회로 및 본 발명에 따른 영상신호증폭회로의 상세도이다.
도 3은 단위이미지센서회로 및 영상신호증폭회로의 동작과 관련된 신호들의 파형도이다.
도 4는 밴드잡음이 발생하게 되는 조건상황에 대하여 설명한다.
도 5는 영상신호의 재생 시 밴드잡음이 발생한 형태에 대하여 설명한다.
도 6은 단위이미지센서회로로부터 출력되는 신호와 이를 증폭하는 영상신호증폭회로의 출력신호를 나타낸다.
도 7은 컬럼증폭어레이의 연결 관계를 나타낸다.
도 8은 단위이미지센서회로로부터 출력되는 신호가 리셋샘플링신호에 의해 샘플링 될 때의 영상신호증폭회로를 나타낸다.
도 9는 단위이미지센서회로로부터 출력되는 신호가 샘플링신호에 의해 샘플링 될 때의 영상신호증폭회로를 나타낸다.
도 10은 클램프블록을 N형 모스트랜지스터로 구현한 예이다.
도 11은 클램프블록을 P형 모스트랜지스터로 구현한 예이다.
도 12는 직렬로 연결된 2개의 다이오드로 클램프블록을 구현한 예이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 이미지센서의 블록 다이어그램이다.
도 1을 참조하면, 이미지센서(100)는, 이미지센서어레이(110), 수직어드레스디코더(120), 컬럼증폭어레이(130), 샘플&홀드어레이(140), 수평어드레스디코더(150) 및 출력스테이지(160)를 구비한다.
이미지센서어레이(110, Image Sensor Array)에는 입력되는 영상신호를 검출하는 복수 개의 단위 이미지센서회로(111~113)가 2차원적으로 배열되어 있다. 수직어드레스디코더(120, Vertical Address Decoder)는 수직어드레스(Vertical Address)를 생성하는데, 수직어드레스(Vertical Address)는 이미지센서어레이(110)의 임의의 한 수평라인을 지정한다. 컬럼증폭어레이(130, Column Amplifying Array)는 수직어드레스(Vertical Address)에 의해 활성화된 임의의 수평라인에 포함된 복수 개의 이미지센서회로들로부터 출력되는 검출영상신호를 샘플링하고 증폭하는 복수 개의 영상신호증폭회로를 구비한다. 영상신호증폭회로의 개수와 하나의 수평라인에 포함된 이미지센서회로들의 개수는 일치하는 것이 일반적이다.
샘플&홀드어레이(140, Sample & Hold Array)는 컬럼증폭어레이(130)로부터 증폭된 영상신호를 저장하는 복수 개의 래치회로를 구비한다. 복수 개의 래치회로는 일정한 클럭신호에 따라 상기 증폭된 영상신호를 검출(Sampling)하고 이를 저장(Hold)한다. 수평어드레스디코더(150, Horizontal Address Decoder)는 샘플&홀드어레이(140)에 저장된 증폭된 영상신호를 출력스테이지(160, Output Stage)로 전달하는 것을 제어한다.
도 2는 단위이미지센서회로 및 본 발명에 따른 영상신호증폭회로의 상세도이다.
도 2를 참조하면, 단위이미지센서회로(111)는, 영상신호를 검출하는 포토다이오드(PD), 전달제어신호(TG)에 응답하여 포토다이오드(PD)로부터 검출된 영상신호를 플로팅 확산영역(FD, Floating Diffusion Area)으로 전달하는 전달트랜지스터(M1), 리셋제어신호(RG)에 응답하여 플로팅 확산영역(FD)을 리셋 시키는 리셋트랜지스터(M2), 플로팅 확산영역(FD)에 저장된 전하에 대응되는 변환전기신호를 생성하는 변환트랜지스터(M3), 선택제어신호(SEL)에 응답하여 상기 변환전기신호에 대응되는 신호(P_O)를 출력하는 선택트랜지스터(M4) 및 선택트랜지스터(M4)에 흐르는 전류의 양을 제어하는 전류원(Cs)을 구비한다.
영상신호증폭회로(131)는 증폭기(OP1), 4개의 스위치(SW1~SW4), 2개의 커패시터(C1, C2) 및 클램프블록(D)을 구비한다.
증폭기(OP1)는 포지티브 입력단자(+)가 기준전압(Vcom)에 연결된다. 제1스위치(SW1)는 일 단자로 단위이미지센서회로(111)로부터 출력되는 영상신호(P_O)를 수신한다. 제2스위치(SW2)는 일 단자가 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고 다른 일 단자가 증폭기(OP1)의 출력단자에 연결된다. 제1커패시터(C1)는 일 단자가 제1스위치(SW1)의 다른 일 단자에 연결되고 다른 일 단자가 증폭기(OP1)의 네가티브 입력단자(-)에 연결된다. 제2커패시터(C2)는 일 단자가 증폭기(OP1)의 네가티브 입력단자(-)에 연결된다. 제3스위치(SW3)는 일 단자가 제2커패시터(C2)의 다른 일 단자에 연결되고 다른 일 단자가 증폭기(OP1)의 출력단자에 연결된다. 제4스위치(SW4)는 일 단자가 제2커패시터(C2) 및 제3스위치(SW3)의 공통단자에 연결되고 다른 일 단자는 기준전압(Vcom)에 연결된다. 클램프블록(D)은 일 단자가 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고 다른 일 단자가 증폭기(OP1)의 출력단자에 연결된다.
여기서 기준전압(Vcom)의 전압준위는 증폭기(OP1)에 공급되는 전원전압의 전압준위의 반(half)이 되는 것이 바람직하다.
도 3은 단위이미지센서회로 및 영상신호증폭회로의 동작과 관련된 신호들의 파형도이다.
리셋제어신호(RG)가 논리하이 상태인 경우 플로팅 확산영역(FD)이 리셋 된다.
리셋제어신호(RG)가 논리로우 상태이고 선택제어신호(SEL)가 논리하이 상태일 때, 영상신호증폭회로(131)는 제일 먼저 리셋샘플링신호(SHR)가 논리하이 상태인 시간 구간동안 플로팅 확산영역(FD)에 축적된 전하에 대응되는 전기신호(Vres)를 샘플링 한다. 플로팅 확산영역(FD)은 리셋제어신호(RG)에 의해 일정한 전압준위에 대응되는 전하들로 리셋 되어 있다. 증폭기(OP1)의 출력단자(CDS_out)는 기준전압(Vcom)과 동일한 전압준위를 가지게 된다.
이어 전달제어신호(TG)가 논리하이 상태가 됨에 따라 포토다이오드(PD)와 플로팅 확산영역(FD)이 전기적으로 연결되며, 포토다이오드(PD)에서 생성된 영상전하에 의해 플로팅 확산영역(FD)에 잔존하는 전하량이 변하게 된다. 변화된 전하에 대응되는 전기신호(Vsig)는 샘플링신호(SHS)에 따라 영상신호증폭회로(131)에 전달된다. 전달된 전기신호(Vsig)와 리셋샘플링신호(SHR)에 의한 전기신호(Vres)와의 차이 값이 증폭기(OP1)에서 증폭된다. 이 때 증폭기(OP1)의 출력단자(CDS_out)의 전압준위는 수학식 1과 같이 결정된다.
Figure 112010023812450-pat00001
도 1에 도시된 이미지센서어레이(110)의 임의의 한 수평라인에는 복수 개의 단위이미지센서회로들(111~113)이 배열되어 있는데, 이 들 중에서 연속된 2개의 단위이미지센서회로 중 하나의 단위이미지센서회로에서 검출된 영상신호의 크기가 바로 이웃하는 단위이미지센서회로에서 검출된 영상신호의 크기에 비해 상대적으로 큰 경우, 수평방향의 밴드잡음(Band Noise)이 발생할 가능성이 크다.
도 4는 밴드잡음이 발생하게 되는 조건상황에 대하여 설명한다.
이미지센서어레이(110)에는 단위이미지센서회로가 배열된 복수 개의 수평라인으로 구현되지만, 설명의 편의를 위하여 3개의 수평라인만을 가정하고 설명한다. 이를 논리적으로 확장하며, 3개의 수평라인 각각은 적어도 2개의 수평라인을 합친 것으로도 볼 수 있다.
도 4를 참조하면, 하나의 수평라인을 구성하는 일정한 영역(A)에 입사되는 광원의 크기가 영역(A)에 바로 이웃하는 영역(C)에 입사되는 광원의 크기에 비해 과도하게 클 경우 밴드잡음이 발생하게 된다. 상기 2개의 영역(A, C)이 포함된 수평라인의 상측 및 하측에 위치한 2개의 수평라인들(B, B')에 입사되는 광원의 크기가, 영역 C에 입사되는 광원의 크기에 비해 클 경우에는 블랙밴드잡음이 발생하고 반대의 경우 화이트밴드잡음이 발생한다.
도 5는 영상신호의 재생 시 밴드잡음이 발생한 형태에 대하여 설명한다.
도 5의 왼쪽에는 블랙밴드잡음이 발생한 경우이고, 오른쪽에는 화이트밴드잡음이 발생한 경우를 각각 나타낸다.
이하에서는 상기 밴드잡음이 발생하는 이유를 설명한다. 먼저 영상신호증폭회로(131)를 구성하는 증폭기(OP1)의 출력전압의 전압준위를 클램핑하는 클램프블록(D)이 없는 경우에 대하여 설명하고, 클램프블록(D)에 포함된 경우의 동작 특성 및 효과에 대하여 설명한다.
도 6은 단위이미지센서회로로부터 출력되는 신호와 이를 증폭하는 영상신호증폭회로의 출력신호를 나타낸다.
도 2 및 도 6을 참조하면, 단위이미지센서회로(111)는 플로팅 확산영역(PD)을 리셋 하였을 때에 대응되는 전압(Vres) 및 포토다이오드로부터 검출된 영상신호에 대응되는 전하들과 플로팅 확산영역(FD)에 리셋 된 전하들과의 차이에 대응되는 전압(Vsig)을 연속하여 출력한다. 도 2 및 도 3을 더 참조하면, 2개의 전압(Vres, Vsig)은 2개의 신호(SHR, SHS)에 따라 영상신호증폭회로(131)에서 이를 샘플링하고 이들의 차이를 증폭하여 출력(CDS_out)한다.
도 6을 참조하면, 2개의 전압(Vres, Vsig)은 중간에 도시된 증폭기(OP)에서 증폭된다. 증폭기(OP)에 입력되는 2개 전압의 차이(Vres-Vsig)는, 수학식 1에 표시한 바와 같이, C1/C2로 증폭되어 증폭기(OP)로부터 출력된다. 만일 2개 전압의 차이(Vres-Vsig)가 너무 클 경우, 도 6의 오른쪽에 표시한 바와 같이, 증폭기(OP)의 출력전압의 전압준위가 동작전압(VDDA)보다 더 높은 전압으로 증폭되어야 한다. 그러나 증폭기의 출력은 그 보다 낮은 전압준위를 가지는 동작전압(VDDA)으로 고정되므로, 결국 증폭기(OP)의 네가티브 입력단자(-)의 전압준위가 낮아져야 한다. 증폭기(OP)의 포지티브 입력단자(+)와 네가티브 입력단자(-) 가상적으로(Virtually) 동일한 전압준위를 가져야 하는데, 포지티브 입력단자(+)는 기준전압(Vcom)으로 고정되어 있는데 반해 네가티브 입력단자(-)의 전압준위가 기준전압(Vcom) 보다 낮아지게 되는 경우, 두 개의 입력단자 사이에 오프셋(Offset)이 존재하게 된다.
상기와 같은 오프셋은 2개의 전압(Vres, Vsig)을 샘플링 하여 증폭하는 동안 일정한 시간이 지나면 사라져야 하지만, 오프셋 전압의 크기가 너무 큰 경우 화살표가 지적하는 네가티브 입력단자(-)의 전압준위와 같이 시간이 경과해도 사라지지 않는 경우가 발생하게 된다. 오프셋은 해당 증폭기(OP)의 내부 회로의 DC 바이어스 전압을 변경시키며, 결국 증폭기(OP)에서 소비하는 전력을 증가시키게 된다. 오프셋의 크기가 작을 경우 하나의 증폭기에서 증가하는 소비전력은 무시할 수 있지만, 오프셋의 크기가 클 경우에는 해당 증폭기가 소비하는 전력은 무시할 수 없다.
도 7은 컬럼증폭어레이의 연결 관계를 나타낸다.
도 7을 참조하면, 단위이미지센서회로들(UIS1~UISN)로부터 영상신호를 증폭하는 사용되는 복수 개의 복수 개의 증폭기(OP1~OPN)가 동일한 전원전압(VDDA, GND)으로 전력을 공급받고 있다. 여기서 N은 자연수이다. 도 6에 도시된 바와 같은 이유로, 이들 중 하나의 증폭기에 과도한 전력이 공급되는 경우 공통 전원전압의 전압준위가 이로 인해 낮아지게 된다. 전원전압의 전압준위가 이상적인 전압준위에 비해 낮아짐에 따라, 다른 증폭기를 구성하는 회로의 DC 바이어스 전압이 다르게 되며 결국 입력되는 영상신호에 대응되는 전기적인 신호로 변환하는데 문제가 발생한다. 도 5에 도시된 바와 같은 블랙밴드잡음 및 화이트밴드잡음과 같은 밴드 잡음은 상기와 같은 이유로 발생하게 된다.
이를 좀 더 구체적으로 설명하면 아래와 같다.
CDS(Correlated Double Sampling) 방식에서는 단위이미지센서회로로부터 출력되는 신호를 2번 샘플링하고 이들의 차이를 전기신호로 변환한다. 단위이미지센서회로부터 출력되는 리셋 된 신호(Vres)는 리셋샘플링신호(SHR)에 의해 샘플링 되고, 이어 출력되는 신호(Vsig)는 샘플링신호(SHS)에 의해 샘플링 된다. 영상신호증폭회로는 이들 연속하여 인가되는 신호들의 차이를 출력한다.
회로를 구성하는 트랜지스터들의 전기적인 특성 및 이들의 전기적인 연결은 증폭기의 제조당시에 결정되어 변하지 않으므로, 정상적인 경우라면, 두 번의 샘플링을 수행하는 도중 증폭기(OP)의 실질적인 오프셋 전압은 변하지 않는다. 그러나 공급되는 전원전압(VDDA)의 전압준위가 변하는 경우, 증폭기(OP) 내부의 각 노드(node)들의 DC 바이어스 전압준위가 변하게 되므로, 결국 증폭기(OP)의 오프셋은 변하게 된다.
도 7에 도시한 바와 같이 복수 개의 영상신호증폭회로(OP1~OPN)가 공통의 전원전압(VDDA)으로부터 전력을 공급받는데, 이들 중 하나의 영상신호증폭회로에 과도한 전력이 공급됨에 따라 전원전압(VDDA)의 전압준위가 변하게 된다. 따라서 이하에 설명하는 것과 같이 두 번의 샘플링 시 동일한 증폭기(OP)의 오프셋에 변화가 생긴다.
이웃하는 두 개의 단위이미지센서회로에 인가되는 광원의 크기가 서로 상당히 차이가 날 때, 광원의 크기가 상대적으로 작은 단위이미지센서회로로부터 출력되는 신호를 샘플링 하고 증폭하는 영상신호증폭회로의 경우, 2번의 샘플링 시 사용되는 증폭기의 오프셋전압이 달라진다. 즉, 리셋 된 신호를 샘플링 하는 리셋샘플링 시의 증폭기의 오프셋전압(Voff1) 및 검출된 영상신호를 샘플링 하는 샘플링 시의 증폭기의 오프셋전압(Voff2)의 전압준위가 서로 다르게 된다.
도 8은 단위이미지센서회로로부터 출력되는 신호가 리셋샘플링신호에 의해 샘플링 될 때의 영상신호증폭회로를 나타낸다.
도 8을 참조하면, 리셋샘플링신호(SHR)에 의해 증폭기(OP)는 버퍼와 같은 연결 구조를 가지게 되고, 단위이미지센서회로로부터 출력되는 신호(Vres)는 제1커패시터(C1)를 통해 증폭기(OP)의 네가티브 입력단자(-)에 전달되며, 제2커패시터(C2)는 증폭기(OP)의 부하(load)로 작용한다. 이 때 증폭기(OP)의 포지티브 입력단자(+)에 인가되는 기준전압(Vcom) 및 증폭기(OP) 자체의 오프셋전압(Voff1)의 합(Vcom+Voff1)이 증폭기(OP)의 출력전압이 된다.
도 9는 단위이미지센서회로로부터 출력되는 신호가 샘플링신호에 의해 샘플링 될 때의 영상신호증폭회로를 나타낸다.
도 9를 참조하면, 샘플링신호(SHS)에 의해 단위이미지센서회로로부터 출력되는 신호(Vres)는 제1커패시터(C1)를 통해 증폭기(OP)의 네가티브 입력단자(-)에 전달되며, 제2커패시터(C2)는 증폭기(OP)의 출력전압을 네가티브 입력단자(-)에 피드백 시킨다. 이 때 증폭기(OP)의 포지티브 입력단자(+)에 인가되는 기준전압(Vcom) 및 증폭기(OP) 자체의 오프셋전압(Voff2)의 합(Vcom+Voff2)이 증폭기(OP)의 네가티브 입력단자(-)의 가상전압이 된다.
증폭기(OP)로부터 출력되는 전압은 수학식 2와 같이 표시할 수 있다.
Figure 112010023812450-pat00002
수학식 2의 마지막 항인 (1+
Figure 112010023812450-pat00003
)× (Voff2-Voff1)이 양의 값을 가지는 경우 화이트밴드잡음이 발생하고, 반대의 경우 블랙밴드잡음이 발생한다.
단위 이미지센서회로들로부터 출력되는 영상신호를 샘플링 하고 증폭하였을 때, 일반적인 경우 그 크기는 그리 크지 않다. 예를 들면, 증폭기에 공급되는 공급전원의 전압준위가 5V(Volts)일 때, 증폭된 영상신호의 최대 크기는 2V 미만이다. 증폭기의 출력단자로부터 출력되는 신호는 약 2.5V의 전압준위를 가지는 기준전압(Vcom)으로 바이어스 되어 있는 것이 일반적이다. 이 경우 증폭기의 출력전압은 최소 1.5V에서 3.5V의 크기를 가지게 된다. 그러나 상술한 바와 같이 과도한 크기의 광원이 입사되는 경우 증폭기의 출력이 공급전원(VDDA)의 전압준위인 5V의 전압준위까지 이를 수 있어 증폭기의 오프셋전압의 변화가 발생하고 결국 밴드잡음이 발생하게 된다.
밴드잡음의 발생을 방지하기 위하여 본원발명에서는 증폭기의 출력단자의 전압준위를 일정한 크기로 유지하도록 클램프블록(D)을 도입하였다.
클램프블록(D)은 그 기능이 클램핑이므로 도 2에 도시된 바와 같이 다이오드로 구현할 수 있지만, 모스트랜지스터들을 이용하여 구현할 수도 있다.
도 10은 클램프블록을 N형 모스트랜지스터로 구현한 예이다.
도 10을 참조하면, N형 모스트랜지스터(NMOS)의 드레인 단자 및 게이트단자가 증폭기(OP)의 출력단자에 연결되고 소스 단자가 증폭기(OP)의 네가티브 입력단자(-)에 연결된다.
도 11은 클랭핑블록을 P형 모스트랜지스터로 구현한 예이다.
도 11을 참조하면, P형 모스트랜지스터(PMOS)의 드레인 단자 및 게이트단자가 증폭기(OP)의 네가티브 입력단자(-)에 연결되고 소스 단자가 출력단자에 연결된다.
도 10 및 도 11에 도시된 P형 모스트랜지스터 및 N형 모스트랜지스터는, 다이오드와 같이 동작하도록 드레인, 소스 및 게이트 단자를 연결하였는데, 이러한 연결을 여기서는 다이오드 연결(Diode connection)이라고 정의하고 사용한다.
도 2, 도 9 및 도 10에는 클램프블록을 구현하기 위하여 다이오드 및 모스트랜지스터를 사용하였지만, 이외에도 증폭기의 출력단자의 전압을 일정하게 유지하도록 하는 클램핑수단은 본원발명에서 사용하고 있는 클램프블록(D)에 해당한다.
도 2에 도시된 클램프블록은 증폭기(OP1)의 출력단자와 네가티브 입력단자(-) 사이에 연결된 하나의 다이오드(D)로 구현되었다. 다이오드의 문턱전압을 0.7V(Volts)라고 가정하면, 증폭기(OP1)의 출력단자와 네가티브 입력단자(-) 사이의 최대 전압차이는 0.7V로 한정(Clamping)된다.
증폭기(OP)의 출력단자의 전압준위에 따라 클램프블록은 출력단자와 네가티브 입력단자(-) 사이를 연결하는 다이오드의 개수를 조절함으로써 다양하게 구현할 수 있다.
도 12는 직렬로 연결된 2개의 다이오드로 클램프블록을 구현한 예이다.
도 12를 참조하면, 2개의 다이오드(D1, D2)는 직렬로 연결되어 있다. 다이오드는 P형 확산영역과 N형 확산영역이 서로 접합되어 있는데, 직렬로 연결된 다이오드(D2)의 P형 확산영역은 증폭기(OP)의 출력단자에 연결되고 다이오드(D1)의 N형 확산영역은 증폭기(OP)의 네가티브 입력단자(-)에 연결된다.
다이오드의 문턱전압을 0.7V(Volts)라고 가정하면, 증폭기(OP)의 출력단자의 전압준위가 증폭기의 네가티브 입력단자(-)의 전압준위에 비해 약 1.4V 보다 높은 경우, 직렬로 연결된 2개의 다이오드(D1, D2)는 턴 온 된다. 따라서 증폭기(OP)의 출력단자 및 네가티브 입력단자의 전압준위의 차이는 최대 1.4V로 한정(Clamping)된다.
도 2 및 도 12에 도시된 클램프블록의 예로부터 더 많은 개수의 다이오드를 사용하여 증폭기(OP)의 출력단자의 전압준위를 일정한 값으로 클램핑 하는 것을 용이하게 확장할 수 있으므로 여기서 자세하게 설명하지는 않는다.
다이오드의 문턱전압은 P형 확산영역과 N형 확산영역에 포함된 불순물의 형태 및 농도에 따라 결정되는데, 하나의 공정에 의해 동일한 웨이퍼에서 구현되는 복수 개의 다이오드들의 문턱전압을 동일하게 하는 것은 물론 다르게 하는 것도 가능하다. 따라서 직렬로 연결된 M 개의 다이오드가 연결되어 있다고 하더라도, 클램핑 전압의 전압준위는, 하나의 다이오드의 문턱전압을 M배하여 얻어지는 전압준위 보다 높게 또는 낮게 설정하는 것도 가능하다. 여기서 M은 자연수이다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
110: 이미지센서어레이
120; 수직어드레스디코더
130; 컬럼증폭어레이
140; 샘플&홀드어레이
150; 수평어드레스디코더
160; 출력스테이지

Claims (10)

  1. 적어도 하나의 스위치, 적어도 하나의 커패시터 및 증폭기를 이용하여 입력신호를 샘플링 하는 샘플링회로에 있어서,
    상기 샘플링회로는 상기 증폭기의 출력단자와 네가티브 입력단자 사이에 연결된 클램프블록을 더 구비하며,
    상기 클램프블록은 샘플링 시 상기 증폭기의 출력단자의 전압준위와 네가티브 입력단자의 전압준위의 최대 차이를 일정하게 유지하는 기능을 수행하며,
    상기 클램프블록은 다이오드를 포함하고, 상기 다이오드의 P형 확산영역은 상기 증폭기의 출력단자에 연결되고 상기 다이오드의 N형 확산영역은 상기 증폭기의 네가티브 입력단자에 연결되는 것을 특징으로 하는 샘플링회로.
  2. 삭제
  3. 영상신호를 샘플링하고 증폭하는 영상신호증폭회로에 있어서, 상기 영상신호증폭회로는,
    포지티브 입력단자(+)가 기준전압(Vcom)에 연결된 증폭기(OP1);
    일 단자로 상기 영상신호를 수신하는 제1스위치(SW1);
    일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 출력단자에 연결된 제2스위치(SW2);
    일 단자가 상기 제1스위치(SW1)의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 제1커패시터(C1);
    일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 제2커패시터(C2);
    일 단자가 상기 제2커패시터(C2)의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 출력단자에 연결된 제3스위치(SW3);
    일 단자가 상기 제2커패시터(C2) 및 상기 제3스위치(SW3)의 공통단자에 연결되고 다른 일 단자는 기준전압(Vcom)에 연결된 제4스위치(SW4); 및
    일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 출력단자에 연결된 클램프블록(D)을 구비하는 영상신호증폭회로.
  4. 제3항에 있어서, 상기 클램프블록(D)은,
    P형 확산영역은 상기 증폭기(OP1)의 출력단자에 연결되고 N형 확산영역은 상기 증폭기(OP1)의 부의 입력단자(-)에 연결된 다이오드인 영상신호증폭회로.
  5. 제3항에 있어서, 상기 클램프블록(D)은,
    순방향으로 직렬로 연결된 적어도 2개의 다이오드를 구비하며,
    직렬로 연결된 다이오드의 한 쪽 끝인 P형 확산영역은 상기 증폭기(OP1)의 출력단자에 연결되고 다른 한 쪽 끝인 N형 확산영역은 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 영상신호증폭회로.
  6. 제5항에 있어서, 상기 적어도 2개의 다이오드는,
    문턱전압이 서로 다른 영상신호증폭회로.
  7. 제3항에 있어서, 상기 클램프블록(D)은,
    드레인 단자 및 게이트 단자가 상기 증폭기(OP1)의 출력단자에 연결되고 소스 단자는 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 N형 모스트랜지스터를 구비하는 영상신호증폭회로.
  8. 제3항에 있어서, 상기 클램프블록(D)은,
    드레인 단자 및 게이트 단자가 상기 증폭기(OP1)의 출력단자에 연결되고 소스 단자는 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 P형 모스트랜지스터를 구비하는 영상신호증폭회로.
  9. 제3항에 있어서, 상기 클램프블록(D)은,
    다이오드의 기능을 수행하도록 다이오드 연결(Diode connected)된 적어도 2개의 P형 모스트랜지스터를 직렬로 연결하는 회로를 구비하거나,
    다이오드의 기능을 수행하도록 다이오드 연결된 적어도 2개의 N형 모스트랜지스터를 직렬로 연결하는 회로를 구비하며,
    상기 직렬로 연결된 P형 모스트랜지스터의 한 쪽 단자가 상기 증폭기(OP1)의 출력단자에 연결되고 다른 일 단자는 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고,
    상기 직렬로 연결된 N형 모스트랜지스터의 한 쪽 단자가 상기 증폭기(OP1)의 출력단자에 연결되고 다른 일 단자는 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 영상신호증폭회로.
  10. 수직어드레스(vertical address)를 출력하는 수직어드레스디코더(120);
    외부로부터 입사되는 영상신호를 검출하는 복수 개의 단위 이미지센서회로가 2차원적으로 배열되어 있으며, 상기 수직어드레스에 의해 활성화되는 하나의 수평라인에 포함된 복수 개의 단위 이미지센서회로들에서 검출된 영상데이터를 출력하는 이미지센서어레이(110); 및
    활성화된 상기 단위 이미지센서회로들로부터 출력되는 영상신호를 샘플링하고 증폭하는 복수 개의 증폭회로를 구비하는 컬럼증폭어레이(130)를 구비하며,
    상기 증폭회로는,
    포지티브 입력단자(+)가 기준전압(Vcom)에 연결된 증폭기(OP1);
    일 단자로 상기 영상신호를 수신하는 제1스위치(SW1);
    일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 출력단자에 연결된 제2스위치(SW2);
    일 단자가 상기 제1스위치(SW1)의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 제1커패시터(C1);
    일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결된 제2커패시터(C2);
    일 단자가 상기 제2커패시터(C2)의 다른 일 단자에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 출력단자에 연결된 제3스위치(SW3);
    일 단자가 상기 제2커패시터(C2) 및 상기 제3스위치(SW3)의 공통단자에 연결되고 다른 일 단자는 기준전압(Vcom)에 연결된 제4스위치(SW4); 및
    일 단자가 상기 증폭기(OP1)의 네가티브 입력단자(-)에 연결되고 다른 일 단자가 상기 증폭기(OP1)의 출력단자에 연결된 클램프블록(D)을 구비하는 이미지센서.
KR1020100034392A 2010-04-14 2010-04-14 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서 KR101688600B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100034392A KR101688600B1 (ko) 2010-04-14 2010-04-14 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서
US13/086,752 US8446181B2 (en) 2010-04-14 2011-04-14 Sampling circuit and image signal amplifying circuit each including feedback clamp block and image sensor including the image signal amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034392A KR101688600B1 (ko) 2010-04-14 2010-04-14 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서

Publications (2)

Publication Number Publication Date
KR20110114973A KR20110114973A (ko) 2011-10-20
KR101688600B1 true KR101688600B1 (ko) 2016-12-23

Family

ID=44787778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034392A KR101688600B1 (ko) 2010-04-14 2010-04-14 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서

Country Status (2)

Country Link
US (1) US8446181B2 (ko)
KR (1) KR101688600B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224942B2 (ja) * 2008-06-30 2013-07-03 キヤノン株式会社 固体撮像装置
CN107911633B (zh) 2011-12-27 2021-05-14 株式会社尼康 固体成像元件及摄像装置
JP6176990B2 (ja) * 2013-04-25 2017-08-09 オリンパス株式会社 固体撮像装置および撮像装置
US10804887B1 (en) * 2019-09-26 2020-10-13 Texas Instruments Incorporated Slow clamp circuit for bipolar junction transistor (BJT) buffers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065840A1 (fr) * 2000-02-29 2001-09-07 Hamamatsu Photonics K.K. Circuit de lecture de signal
JP2008209734A (ja) * 2007-02-27 2008-09-11 Canon Inc 焦点検出装置
US20080266009A1 (en) 2007-04-30 2008-10-30 Advanced Microdevices, Inc. Ultra-low power crystal oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4117847A1 (de) * 1991-05-31 1992-12-03 Lre Relais & Elektronik Gmbh Verfahren zum auswerten binaerer informationen
KR980012444A (ko) 1996-07-18 1998-04-30 김광호 센싱전류 감소를 위한 반도체 메모리 장치
EP0928103A3 (en) 1997-12-31 2000-08-02 Texas Instruments Incorporated CMOS imaging sensors
JP2002101264A (ja) 2000-09-25 2002-04-05 Canon Inc イメージセンサチップ、及びそれを用いた画像読み取り装置
US7746096B1 (en) * 2004-08-03 2010-06-29 Cypress Semiconductor Corporation Impedance buffer and method
JP2007060350A (ja) 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd イメージセンサ
KR100812086B1 (ko) * 2006-11-30 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 전압조절장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065840A1 (fr) * 2000-02-29 2001-09-07 Hamamatsu Photonics K.K. Circuit de lecture de signal
JP2008209734A (ja) * 2007-02-27 2008-09-11 Canon Inc 焦点検出装置
US20080266009A1 (en) 2007-04-30 2008-10-30 Advanced Microdevices, Inc. Ultra-low power crystal oscillator

Also Published As

Publication number Publication date
KR20110114973A (ko) 2011-10-20
US20110254592A1 (en) 2011-10-20
US8446181B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5080794B2 (ja) 固体撮像装置およびカメラ
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US11025850B2 (en) Solid-state image-capturing device and method for driving solid-state image-capturing device
US8068155B2 (en) Solid-state image sensor and driving method thereof, and image sensor
US7791657B2 (en) Dynamic range enhancement scheme for imagers
US7884870B2 (en) Photoelectric conversion apparatus with current limiting units to limit excessive current to signal lines
US20110273601A1 (en) Solid-state imaging device
US20110292264A1 (en) Solid-state imaging device and imaging apparatus including the same
US8598506B2 (en) Solid-state image pickup apparatus and driving method therefor
CN102300058A (zh) 固体摄像装置
US7068312B2 (en) Solid-state image-sensing device
US20120153131A1 (en) Solid-state image pickup device
US10811448B2 (en) Solid-state imaging device
KR101688600B1 (ko) 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서
US7667753B2 (en) Method for processing information delivered by a sensor pixel matrix offering a wide dynamic range and gain and corresponding sensor
US9257459B2 (en) Image pickup apparatus with pixels that include an amplifier and method for driving the same
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
KR100971046B1 (ko) 화소 신호 처리 방법 및 장치, 및 촬상 장치
US9241119B2 (en) Image pickup apparatus, method of driving image pickup apparatus, and image pickup system
US6974944B2 (en) CMOS image sensor permitting increased light sensitivity from amplification of pixel detection signals
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
US20040227832A1 (en) Imaging system with individual pixel reset
JP6733540B2 (ja) 半導体集積回路および撮像装置
JPH09247544A (ja) 電子回路、固体撮像素子、固体撮像素子の出力回路、撮像装置及び受光装置
JPH11122545A (ja) 動き検出用固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 4