KR101672908B1 - 상부발광 방식 유기전계 발광소자 - Google Patents

상부발광 방식 유기전계 발광소자 Download PDF

Info

Publication number
KR101672908B1
KR101672908B1 KR1020080110665A KR20080110665A KR101672908B1 KR 101672908 B1 KR101672908 B1 KR 101672908B1 KR 1020080110665 A KR1020080110665 A KR 1020080110665A KR 20080110665 A KR20080110665 A KR 20080110665A KR 101672908 B1 KR101672908 B1 KR 101672908B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
thin film
film transistor
substrate
Prior art date
Application number
KR1020080110665A
Other languages
English (en)
Other versions
KR20100051485A (ko
Inventor
박홍기
안병철
한창욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080110665A priority Critical patent/KR101672908B1/ko
Publication of KR20100051485A publication Critical patent/KR20100051485A/ko
Application granted granted Critical
Publication of KR101672908B1 publication Critical patent/KR101672908B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13069Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 가시광선의 투과율을 높임과 동시에 소비전력을 저감시키는 상부발광 방식 유기전계 발광소자를 제공한다.
상부발광, 유기전계, 발광소자, 내부저항, 휘도, 보조전극

Description

상부발광 방식 유기전계 발광소자{Top emission type organic Electroluminescent Device}
본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 상부발광 방식의 구조에서 투명 전극의 투과율을 향상시켜 휘도를 향상시키는 것을 특징으로 하는 유기전계 발광소자에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한 상기 유기전계 발광소자의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하 다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온/오프되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기 전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 구동을 하는 유기전계 발광소자는 유기전계발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 이때 하부 발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광 방식이 주로 이용되고 있다.
도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도이다.
도시한 바와 같이, 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 70)의 가장자리부는 씰패턴(seal pattern)(80)에 의해 봉지되어 있다. 상기 제 1 기판(10)의 상부에는 각 화소영역(P)별로 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr) 상에는 드레인 콘택홀(43)을 포함하는 보호층(40)이 형성되고 있으며, 상기 드레인 콘택홀(43)을 통해 상기 구동 박막트랜지스터(DTr)와 연결 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(47)이 상기 보호층(40) 상부에 형성되어 있다. 또한, 상기 제 1 전극(47) 상부에는 적(Red), 녹(Green), 청(Blue)색에 대응되는 발광물질패턴(55a, 55b, 55c)을 포함하는 유기 발광층(55)이 형성되어 있고, 유기 발광층(55) 상부에는 전면에 제 2 전극(58)이 형성되어 있다. 이때, 상기 제 1, 2 전극(47, 58)은 상기 유기 발광층(55)에 전자와 정공을 제공해주는 역할을 한다.
그리고, 전술한 씰패턴(80)에 의해서 상기 제 1 기판(10) 상에 형성된 제 2 전극(58)과 제 2 기판(70)은 일정간격 이격하고 있다.
도 3은 전술한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(20), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다.
또한, 상기 유기전계 발광 다이오드(E)는 유기 발광층(55)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(58)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(58)은 상기 유기 발광층(55) 위로 전면에 형성되고 있다.
또한, 전술한 구조를 갖는 제 1 기판(10)과 마주하며 인캡슐레이션을 위해 제 2 기판(70)이 구성되어 유기전계 발광 소자(1)를 이룬다.
한편, 상기 제 1 전극(47)은 특히, 상기 구동 박막트랜지스터(DTr)가 p타입인 경우, 애노드 전극의 역할을 하도록 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지고 있으며, 제 2 전극(58)은 캐소드 전극의 역할을 하도록 일함수 값이 낮은 금속물질로서 이루어지고 있다.
그러나, 캐소드 전극의 역할을 하는 상기 제 2 전극(58)을 이루는 일함수 값이 낮은 금속물질은 불투명한 특성을 가지므로, 이러한 불투명한 금속을 일반적인 전극 또는 절연층의 두께를 갖도록 즉, 수천 Å 의 두께로 형성하면 빛이 투과할 수 없다.
따라서, 도 3의 A영역만을 확대 도시한 도 4a와 도 4b를 참조하면, 이러한 비교적 낮은 일함수 값을 가지며 불투명한 금속물질로 이루어진 제 2 전극(58)은 투명성을 확보하기 위해 불투명한 금속물질로 이루어지는 하부층(58a)을 수십 내지 수백 Å 정도의 제 1 두께(t1)를 갖도록 형성하고, 이의 상부에 다시 투명 도전성 물질을 수 천Å 정도의 두꺼운 제 2 두께(t2)로 상부층(58b)을 형성하여 이중층 구조를 갖도록 구성(도 4a)하거나, 또는 이들 이중층을 1회 또는 2회 더 증착함으로써 다중층(58a, 58b, 58c, 58d) 구조를 갖도록 형성(도 4b)하고 있다.
하지만, 전술한 바와 같은 제 2 전극(58)의 구성은 가시광선의 투과율이 40% 내지 60% 수준이 됨으로써 그 투과효율이 매우 떨어지는 실정이다. 가시광선의 투 과율을 높이기 위해 상기 제 2 전극(58)을 이루는 이중층 또는 다중층의 금속층 중 상기 일함수 값이 낮은 금속물질로 이루어진 금속층(58a, 58c)의 두께를 전술한 두께보다 더욱 얇게 할 수도 있지만, 이 경우 전도율이 떨어져 위치별 전압차가 발생하며 소비전력이 상승되는 문제가 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 상부발광 방식의 유기전계 발광 소자에 있어 최상층에 형성되는 유기전계 발광 다이오드의 제 2 전극 자체의 저항을 낮추면서 동시에 가시광선의 투과도를 향상시키는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 상부발광 방식 유기전계 발광소자는, 화소영역이 정의된 제 1 기판과; 상기 제 1 기판 상의 상기 화소영역에 형성된 스위칭 박막트랜지스터 및 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와; 상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층 및 상기 뱅크 상부로 전면에 형성된 제 2 전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판의 내측면에 상기 화소영역의 경계에 대응하여 기둥형태를 가지며 형성된 다수의 돌기와; 상기 돌기를 덮으며 상기 화소영역의 경계를 따라 형성된 격자형태로 형성되며 저저항 특성을 갖는 제 1 금속물질로 이루어지며 상기 제 2 전극과 접촉하는 제 1 층과, 상기 돌기와의 접촉특성이 우수하며 빛의 흡수하는 특성을 갖는 제 2 금속물질로 이루어지며 상기 제 2 기판과 상기 보조전극의 제 1 층 사이에 위치하는 제 2 층의 이중층 구조의 보조전극을 포함하며, 상기 보조전극과 상기 제 2 전극은 서로 접촉하도록 합착된 것을 특징으로 한다.
이때, 상기 제 1 금속물질은 은(Ag), 알루미늄(Al), 금(Au) 중 하나이며, 상기 제 2 금속물질은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중 하나인 것이 바람직하며, 상기 돌기는 유기절연물질인 포토아크릴(Photo acryl) 또는 고분자 물질인 폴리이미드(poly imide)로 이루어진 것이 특징이다.
상기 스위칭 및 구동 박막트랜지스터는 p타입 박막트랜지스터가 되며, 상기 제 1 전극은 애노드 전극의 역할을 하는 것이 특징이다. 이 경우, 상기 제 1 전극은, 일 함수값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과, 알루미늄(Al)으로 이루어진 제 2 층과, 상기 투명 도전성 물질로 이루어지며 상기 유기 발광층과 접촉하는 제 3 층으로 구성된 3중층 구조를 이루는 것이 특징이다. 또한, 상기 제 2 전극은, 일 함수값이 비교적 낮은 제 3 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 1 층과 상기 보조전극과 접촉하며 투명 도전성 물질로 이루어진 제 2 층의 이중층 구조를 이루는 것이 특징이며, 상기 제 3 금속물질로 이루어진 단일층 구조의 제 2 전극과 상기 이중층 구조의 제 2 전극 중 제 1 층은 그 두께가 5Å 내지 50Å인 것이 특징이다.
상기 스위칭 및 구동 박막트랜지스터는 n타입 박막트랜지스터가 되며, 상기 제 1 전극은 캐소드 전극의 역할을 하는 것이 특징이다. 이 경우, 상기 제 1 전극은, 일 함수값이 비교적 낮은 제 3 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과 상기 제 3 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 2 층으로 구성된 2중층 구조를 이루는 것이 특징이며, 상기 제 2 전극은, 일 함수값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루는 것이 특징이다.
또한, 상기 제 2 기판과 상기 돌기 사이에는 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지거나 또는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 버퍼층이 형성된 것 이 특징이다.
또한, 상기 제 1 기판에는 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 데이터 배선과 나란하게 위치하는 전원배선이 형성되며, 상기 게이트 및 데이터 배선은 각각 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 소극과 연결되는 것이 특징이다.
본 발명에 따른 상부발광 방식 유기전계 발광 소자는 제 2 기판에 돌기 및 상기 돌기를 덮으며 저저항 금속물질로 격자형태의 보조전극을 형성하고, 제 1 기판의 전면에 형성되는 유기전계 발광 다이오드의 제 2 전극을 보조전극과 접촉하도록 구성함으로써 상기 제 2 전극의 두께를 얇게 형성해도 그 내부 저항에 의해 영향을 거의 받지 않아 위치별 전압차가 거의 발생하지 않는 장점을 갖는다.
또한, 제 2 전극을 얇은 두께로 형성할 수 있으므로 그 투명도를 향상시킴으로써 휘도를 향상시키는 효과가 있다.
상기 보조전극의 형성으로 상기 제 2 전극의 내부 저항을 낮춤으로써 소비전력을 저감시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
<제 1 실시예>
도 5a와 도 5b는 각각 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이며, 도 6은 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자에 있어 제 2 기판의 일부를 도시한 평면도이다. 이때 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
도시한 바와 같이, 본 발명에 따른 상부발광 방식 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E)가 형성된 제 1 기판(110)과, 돌기(175)와 이를 덮으며 격자형태로 보조전극(178)이 형성된 제 2 기판(170)으로 구성되고 있다.
우선, 제 1 기판(110)의 구성에 대해 설명한다.
상기 제 1 기판(110) 상부에는 상기 구동영역(DA) 및 스위칭 영역에 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다.
또한, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 전면에 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 있어 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 게이트 전극(120)이 형성되어 있다. 또한 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.
또한, 상기 게이트 전극(120)과 게이트 배선(미도시) 위로 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)은 상기 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 형성되어 있다.
다음, 상기 반도체층 콘택홀(125)을 포함하는 층간절연막(123) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. 또한, 상기 층간절연막(123) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 이들 전극(133, 136)과 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상 기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 구동 박막트랜지스터(DTr)를 이룬다. 이때 구동 박막트랜지스터(DTr)와 동일한 구조의 스위칭 박막트랜지스터(미도시) 스위칭 영역(미도시)에 형성된다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있다. 한편, 상기 데이터 배선(미도시)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다.
한편, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)는 상기 제 2 영역(113b)에 도핑되는 불순물에 따라 p타입 또는 n타입 박막트랜지스터를 이루게 된다. p타입 박막트랜지스터의 경우는 제 2 영역(113b)에 3족의 원소 예를들면 붕소(B)를 도핑함으로써 이루어지게 되며, n타입 박막트랜지스터의 경우는 상기 제 2 영역(113b)에 5족의 원소 예를들면 인(P)을 도핑함으로써 이루어지게 된다. p타입의 박막트랜지스터는 캐리어로서 정공이 이용되며, n타입의 박막트랜지스터는 캐리어로서 전자가 이용된다. 따라서, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결되는 제 1 전극(147)은 상기 구동 박막트랜지스터(DTr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 하게 되는 것이다. 상기 구동 박막트랜지스터(DTr)가 p타입인 경우 상기 제 1 전극(147)은 애노드 전극의 역할을 하며, n타입인 경우 상기 제 1 전극(147)은 캐소드 전극의 역할을 하게 된다. 본 발명의 제 1 실시예에 있어서는 상기 구동 박막트랜지스터(DTr)는 p타입인 것을 일례로 설명하고 있다.
다음, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있다. 또한, 상기 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며 각 화소영역(P) 별로 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 1 전극(147)이 형성되어 있다. 이때, 상기 제 1 전극(147)은 도 5a와 같이 전술한 투명 도전성 물질로만 이루어진 단일층 구조를 가질 수도 있고, 나아가 도 5b에서와 같이 다중층 구조를 가질 수도 있다. 다중층 구조를 갖는 경우 그 최상층(147a)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 그 하부로 제 2 층(147b)은 반사율이 우수한 금속물질인 알루미늄(Al)으로 이루어지고, 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 최하층(147c)은 상기 드레인 전극(136)과의 접합력 강화를 위해 접합특성이 우수한 몰리브덴(Mo)으로 이루어지는 것이 특징이다. 다음, 전술한 바와 같이 단일층 또는 다중층 구조를 갖는 상기 제 1 전극(147) 위로 각 화소영역(P)의 경계에는 뱅크(150)가 형성되어 있다. 이때 상기 뱅크(150)는 각 화소영역(P)을 둘러싸는 형태로 상기 제 1 전극(147)의 테두리와 중첩하도록 형성되고 있다. 또한, 상기 뱅크(150)로 둘러싸인 각 화소영역(P)에는 상기 제 1 전극(147) 위로 유기 발광층(155)이 형성되고 있다.
상기 유기 발광층(155) 및 상기 뱅크(150)의 상부에는 전면에 제 2 전극(158)이 형성되어 있다. 이때, 상기 제 1, 2 전극(147, 158)과 그 사이에 형성된 유기 발광층(155)은 유기전계 발광 다이오드(E)를 이루게 된다.
이때, 도면에 나타나지 않았지만, 상기 유기 발광층(165)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다. 이때 상기 정공주입층과 전자주입층, 상기 정공수송층과 전자수송층은 각각 서로 그 위치를 바꾸어 형성될 수 있다. 이는 제 1 전극(147)과 제 2 전극(158)이 각각 애노드 전극의 역할을 하느냐 또는 캐소드 전극의 역할을 하느냐에 달려있다. 본 발명의 제 1 실시예의 경우, 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 것을 일례로 보이고 있다. 이 경우는 상기 제 1 전극(147) 상부로 전술한 순서대로 다중층 구조의 유기 발광층(155)이 형성된다면 정공주입층/정공수송층/발광 물질층/전자수송층/전자주입층의 순으로 순차 적층되는 것이 바람직하다.
또한, 단일층 또는 다중층 구조를 갖는 상기 유기 발광층(155) 상부에 형성된 상기 제 2 전극(158)은 단일층 또는 이중층 구조를 갖는 것이 특징이다. 이때, 상기 제 2 전극(158)에 있어 단일층 또는 이중층 중 상기 유기 발광층(155)과 접촉하는 하부층(158a)은 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 수 Å내지 수십 Å 정도의 두께를 가지며 형성되고 있으며, 이중층 구조를 갖는 경우 상기 하부층 상부에 위치하는 상부층(158b)은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이 드(IZO)로써 수십 내지 수백 Å 정도의 두께를 가지며 형성되고 있다. 이때 상기 상부층을 형성하는 이유는 본 발명의 특징 상 제 2 기판에 돌기 및 보조전극이 형성되며, 상기 돌기를 덮으며 형성된 상기 보조전극과 상기 제 2 전극은 접촉하도록 형성되므로 접촉 시 기계적 강도를 보완하기 위함이다. 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나만의 단일층 구조로 비교적 얇은 두께로 상기 제 2 전극이 형성되는 경우 그 강도가 약하여 상기 보조전극과 접촉 시 뭉게짐이 발생하여 접촉 특성이 저하되는 경우가 있으며, 이러한 문제를 원천적으로 방지하기 위함이다.
본 발명의 제 1 실시예에 있어서 상기 제 2 전극(158)의 하부층(158a) 및 상부층(158b)의 두께를 전술한 바와 같이 일반적인 전극 형성 두께(통상 수천 Å 정도임) 나아가 종래의 상부발광 방식 유기전계 발광 소자의 제 2 전극(도 3의 58)보다 얇은 두께로 형성할 수 있는 것은, 제 2 기판(170) 내측면에 구비된 구성요소에 기인하며 이후에는 상기 제 2 기판(170)의 구성에 대해 설명한다.
상기 제 1 기판(110)과 마주하는 제 2 기판(170)의 내측면에는 상기 제 1 기판(110)에 구비된 각 화소영역(P)의 경계에 대응하여 도 6에 도시한 바와 같이 격자 형태로써 저저항 금속물질 예를들면 은(Ag), 알루미늄(Al), 금(Au) 중 어느 하나로 이루어진 보조전극(178)이 형성되어 있는 것이 특징이다.
이때, 상기 보조전극(178)과 상기 제 2 기판(170)의 내측면 사이에는 기둥형태로서 2㎛ 내지 3㎛정도의 높이를 갖는 다수의 돌기(175)가 형성되어 있는 것이 특징이다. 상기 돌기(175)는 그 단면 형태가 상기 제 2 기판(170)의 내측면을 기준으로 그 측면이 완만한 경사를 갖는 테이퍼 형태를 이루어 그 측면에서 끊김없이 상기 보조전극(178)이 상기 돌기(175)를 완전히 덮을 수 있도록 형성된 것이 특징이다. 이때, 상기 돌기(175)는 유기 절연물질 예를들면 포토 아크릴(photo acryl)로 이루어지거나 또는 고분자 물질 예를들면 폴리이미드(poly imide)로 이루어지는 것이 바람직하다. 또한 상기 돌기(175)는 각각의 화소영역(P)에 대해 하나 또는 다수 개 형성될 수도 있으며, 다수의 화소영역(P)을 하나의 그룹으로 하여 각 그룹에 속한 어느 하나의 화소영역(P)에 대해서만 하나 또는 다수 개 형성될 수도 있다.
한편, 상기 돌기(175)는 유기절연물질 또는 고분자 물질로 이루어지므로 상기 제 2 기판(175)의 내측면과 접합력이 문제가 될 수 있으므로, 이를 방지하기 위해 상기 제 2 기판(170)의 내측면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 접착 강화를 위한 버퍼층(173)을 더욱 구성할 수도 있다.
한편, 무기절연물질이 아닌 투명 도전성 물질로 상기 버퍼층(173)을 형성하는 경우 도전성 특징을 갖게 되지만 상기 보조전극(178)과 접촉함으로써 상기 제 2 기판(170) 전면에 동일한 전압을 갖게 되므로 문제되지 않는다. 오히려 상기 버퍼층(173)이 도전성 물질로 이루어짐으로써 상기 보조전극(178)의 끊김이 발생한다 하더라도 상기 보조전극(178) 전체에 동일한 전압이 흐르도록 하게 되므로 상기 보 조전극(178)의 자체 리페어가 가능하도록 하는 역할을 하는 장점을 갖게 된다.
한편, 상기 격자형태로 형성된 보조전극(178)은 전술한 저저항 금속물질로 이루어진 단일층 구조가 될 수도 있으며, 또는 도면에 나타낸 바와 같이 이중층 구조를 이룰 수도 있다. 상기 보조전극(178)이 이중층 구조를 가질 경우, 상기 돌기(173)와 접촉하는 제 1 층(178a)은 상기 돌기(173)와의 접합력이 우수한 금속물질인 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중에서 선택되는 어느 하나로 이루어지며, 상기 제 1 층(178a)을 덮으며 형성되는 제 2 층(178b)은 전술한 저저항 금속물질로 이루어지는 것이 특징이다.
한편, 전술한 구조를 갖는 제 1 기판(110)과 상기 제 2 기판(170)은 서로 마주하고 하고 있으며, 이때 상기 돌기(173)를 덮으며 형성된 보조전극(178)과, 상기 제 1 기판(110)의 상기 뱅크(150) 상부에 형성된 제 2 전극(158)은 서로 접촉하고 있는 것이 특징이다.
따라서, 상기 제 2 전극(158)은 상기 제 2 기판(170)에 격자형태로 저저항 금속물질로 형성된 보조전극(178)과 여러 위치에 걸쳐 접촉하여 전압을 인가받게 되므로 상기 제 2 전극(158)을 이루는 금속물질 자체의 저항 특성에 영향을 거의 받지 않고 전면에 걸쳐 고른 크기를 갖는 전압을 형성할 수 있게 된다. 따라서, 상기 제 2 전극(158)은 그 투명도를 향상시키기 위해 그 두께를 통상적인 전극 두께보다 얇게 형성하여도 내부 저항 증가에 의한 위치별 전압값을 달리하게 되는 문제는 발생되지 않으며, 하부층(158a)의 두께가 얇아짐으로써 가시광선의 투과도를 향상시킬 수 있다.
<제 2 실시예>
도 7은 본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역(P)에 대한 단면도로서, n타입 박막트랜지스터로 구동 및 스위칭 박막트랜지스터(DTr, 미도시)가 이루어진 것을 나타내었다. 이 경우 제 1 기판에 있어 스위칭 및 구동 박막트랜지스터(DTr)를 포함하여 그 상부로 상기 구동 박막트랜지스터(DTr)의 드레인 전극을 노출시키는 드레인 콘택홀을 포함하는 보호층까지의 적층 구조는 전술한 제 1 실시예와 동일하므로 이 부분에 대해서는 설명을 생략한다. 또한 제 2 기판의 구성은 전술한 제 1 실시예와 동일하므로 상기 제 2 기판의 구성에 대해서도 설명은 생략한다. 이때 도면 부호는 동일한 구성요소에 대해서는 제 1 실시예의 구성요소에 부여된 도면부호에 100을 더하여 부여하였다.
본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광소자(201)는 반도체층(213) 중 소스 및 드레인 전극(233, 236)과 접촉하는 제 2 영역(213b)에 5족 원소 예를들면 인(P)을 도핑하여 캐리어로서 전자를 이용하는 것이 특징이다. 따라서 상기 구동 박막트랜지스터(DTr)의 드레인 전극(236)과 접촉하는 제 1 전극(147)이 캐소드 전극의 역할을 하도록 하는 것이 바람직하며, 이에 따라 상기 보호층(240)의 상부에는 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로서 상기 제 1 전극(247)을 형성되는 것이 특징이다. 이때, 상기 드레인 전극(236)과 접합 특성 향상을 위해 상기 제 1 전극(247)은 이중층 구조를 갖도록 형성되는 것이 바람직하다. 이렇게 이중층 구조로 상기 제 1 전극(247)이 형성되는 경우, 그 하부층(247a)은 상기 드레인 전 극(236)과의 접합 특성이 우수한 몰리브덴(Mo)으로 형성되고, 상기 유기 발광층(255)과 접촉하는 상부층(247b)은 전술한 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 형성되는 것이 바람직하다. 이 경우, 상기 제 1 전극(247)의 두께는 일반적인 전극의 두께인 수천 Å 정도로 형성되어도 무방하다.
또한, 상기 제 1 전극(247) 상부에 위치하는 유기 발광층(255)은 단일층 구조를 가질 수도 있으며, 다중층 구조를 가질 수 있다. 상기 유기 발광층(255)이 다중층 구조를 가질 경우, 도면에 나타내지는 않았지만, 상기 제 1 전극(247)이 캐소드 전극의 역할을 하므로 상기 다중층 구조의 유기 발광층(255)은, 상기 제 1 전극(247)표면으로부터 전자주입층/전자수송층/발광물질층/정공수송층/정공주입층의 순으로 적층 형성되는 것이 특징이다.
또한, 상기 단일층 또는 다중층 구조의 유기 발광층(255) 상부에는 전면에 제 2 전극(258)이 형성되어 있다. 이때 상기 제 2 전극(258)은 애노드 전극의 역할을 하므로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 통상적인 전극을 이루는 두께(수 천 Å)보다 얇은 수백 Å 범위의 두께를 갖도록 형성되고 있는 것이 특징이다. 이 경우 상기 제 2 전극(258)은 자체 내부 저항이 상기 제 2 전극(258)이 얇아짐으로서 증가되어 위치별 큰 전압차를 가질 수 있지만, 본 발명의 특성상 상기 제 2 전극(258)은 제 2 기판(270)에 구비된 격자형태의 보조전극(278)과 접촉하여 전압을 인가받는 구조가 되므로 내부 저항 증가에 의한 위치별 전압차 발생은 억제된다.
이외의 구성요소는 전술한 제 1 실시예와 동일하므로 그 설명은 생략한다.
도 8은 본 발명의 제 2 실시예의 변형예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역에 대한 단면도로서 비정질 실리콘의 반도체층을 포함하여 n타입 박막트랜지스터를 이루고 있는 것을 나타낸 것이다. 이때, 도면부호는 제 1 실시예의 구성요소와 동일한 구성요소에 대해서는 200을 더하여 부여하였다.
전술한 제 2 실시예와 스위칭 및 구동 박막트랜지스터(미도시, DTr)가 형성된 부분과 전원배선(미도시)과 게이트 및 데이터 배선(미도시, 330)이 형성된 층에 차이가 있으며 그 외의 구성요소에 대해서는 동일하므로 차이점이 있는 스위칭 및 구동 박막트랜지스터(미도시, DTr)의 구조와 전원배선(미도시)과 게이트 및 데이터 배선(미도시, 330)의 형성 위치만을 설명한다.
도시한 바와 같이, 제 1 기판(310) 상에 서로 교차하여 화소영역(P)을 정의하며 게이트 및 데이터 배선(미도시, 330)이 교차하며 형성되어 있으며, 상기 데이터 배선과 이격하며 나란하게 전원배선(미도시)이 형성되어 있다. 또한, 상기 게이트 및 데이터 배선(미도시, 330)의 교차지점에 스위칭 박막트랜지스터(미도시)가 형성되어 있다. 또한 상기 스위칭 박막트랜지스터(미도시)와 전기적으로 연결되며 상기 스위칭 박막트랜지스터(미도시)와 동일한 구조를 갖는 구동 박막트랜지스터(DTr)가 형성되어 있다.
이때 도면에 나타난 구동 박막트랜지스터(DTr)의 구조를 살펴보면, 상기 제 1 기판(310) 상에 게이트 전극(320)이 형성되어 있으며, 상기 게이트 전극(320) 위 로 게이트 절연막(321)이 형성되어 있다. 또한 상기 게이트 절연막(321) 위로 상기 게이트 전극(320)에 대응하여 순수 비정질 실리콘의 액티브층(322a)과 그 상부로 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(322b)으로 이루어진 반도체층(322)이 형성되어 있다. 상기 오믹콘택층(322b) 위로는 서로 이격하며 소스 및 드레인 전극(333, 336)이 형성되어 있다. 이때, 순차 적층된 상기 게이트 전극(320)과 게이트 절연막(321)과 반도체층(322)과 서로 이격하는 소스 및 드레인 전극(333, 336)은 구동 박막트랜지스터(DTr)를 이룬다. 한편, 도면에 나타내지 않았지만, 스위칭 영역(미도시)에는 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(미도시)가 형성되어 있다. 또한, 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과 연결되며 이와 동일한 층에 게이트 배선(미도시)이 일방향으로 연장 형성되어 있으며, 상기 게이트 절연막(321) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 데이터 배선(330)이 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되며 형성되어 있다.
전술한 구조를 갖는 스위칭 및 구동 박막트랜지스터(미도시, DTr) 위로 상기 구동 박막트랜지스터(DTr)의 드레인 전극(336)을 노출시키는 드레인 콘택홀(343)을 갖는 보호층(340)이 형성되어 있다. 이후 상기 보호층(340) 위로 형성된 유기전계 발광 다이오드(E)를 포함하여 제 2 기판(370)의 구조는 전술한 제 2 실시예와 동일하므로 이에 대해서는 설명을 생략한다.
<제조 방법>
이후에는 도 5a와 도 5b를 참조하여 전술한 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 제조 방법에 대해 간단히 설명한다. 제 2 실시예의 경우 제 1 실시예와 제 1 전극과 제 2 전극을 이루는 물질 및 그 구조만을 달리하므로 차별점이 있는 구성에 대해서만 간단히 언급한다.
우선, 제 1 기판(110)의 제조 방법에 대해 설명한다. 절연기판(110) 상에 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(미도시)으로 결정화시킨다. 이후 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝하여 순수 폴리실리콘 상태의 반도체층(113)을 형성한다. 이때 상기 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 상기 절연기판 전면에 증착함으로써 제 1 버퍼층(미도시)을 형성할 수도 있다.
다음, 상기 순수 폴리실리콘의 반도체층(113) 위로 산화실리콘(SiO2)을 증착하여 게이트 절연막(116)을 형성한다. 이후, 상기 게이트 절연막(116) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착하여 제 1 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 상기 반도체층(113)의 중앙부에 대응하여 게이트 전극(120)을 형성한다. 이때 상기 게이트 전극(120) 중 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일 방향으로 연장하는 게이트 배선(미도시) 또한 형성한다.
다음, 상기 게이트 전극(120)을 블록킹 마스크로 이용하여 상기 기판(110) 전면에 불순물 즉, 3가 원소 또는 5가 원소를 도핑함으로써 상기 반도체층(113) 중 상기 게이트 전극(120) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 영역(113b)을 이루도록 하고, 도핑이 방지된 게이트 전극(120)에 대응하는 부분은 순수 폴리실리콘의 제 1 영역(113a)을 이루도록 한다.
다음, 제 1 및 제 2 영역(113a, 113b)으로 나뉘어지 반도체층(113)이 형성된 기판(110) 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기절연물질을 증착하여 전면에 층간절연막(123)을 형성하고, 마스크 공정을 진행하여 상기 층간절연막(123)과 하부의 게이트 절연막(116)을 동시 또는 일괄 패터닝함으로써 상기 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.
이후, 상기 층간절연막(123) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr) 및 몰리브덴(Mo) 중 하나를 증착하여 제 2 금속층(미도시)을 형성하고, 마스크 공정을 진행하여 패터닝함으로써 상기 반도체층 콘택홀(125)을 통해 상기 제 2 영역(113b)과 접촉하는 소스 및 드레인 전극(133, 136)을 형성한다. 동시에 상기 층간절연막(123) 위로 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 상기 데이터 배선(130)과 이격하며 나란히 배치되는 전원배선(미도시)을 형성한다. 이때 상기 반도체층(113)과 게 이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 구동 박막트랜지스터(DTr)를 이룬다. 이때 상기 스위칭 영역에는 상기 구동 박막트랜지스터(DTr)과 동일한 구조의 스위칭 박막트랜지스터(미도시)가 형성되게 된다.
다음, 상기 소스 및 드레인 전극(133, 136) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다.
다음, 상기 보호층(140) 위로 제 1 실시예의 경우, 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 수천 Å 정도의 두께를 갖도록 증착하고 패터닝함으로서 상기 드레인 콘택홀(143)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 접촉하는 단일층 구조의 제 1 전극(147)을 형성(도 5a 참조)한다. 또는 상기 보호층(140) 위로 몰리브덴(Mo)을 100Å 내지 200Å 정도의 두께를 갖도록 증착하고, 연속하여 반사성이 우수한 알루미늄(Al)을 500Å 내지 1500Å 정도의 두께를 갖도록 증착한 후, 마지막으로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 500Å 내지 1500Å 정도의 두께를 갖도록 증착함으로써 3중 금속층(미도시)을 형성한다. 이후 상기 3중 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 3중층 구조의 제 1 전극(147(147a, 147b, 147c)을 형성(도 5b 참조)한다.
이후, 상기 제 1 전극(147) 위로 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 증착하고 이를 패터닝함으로써 각 화소영역(P)을 테두리하는 뱅크(150)를 형성한다.
다음, 상기 뱅크(150)가 형성된 기판(110)에 대해 노출된 상기 제 1 전극(147) 위로 유기 발광 물질을 쉐도우 마스크(미도시)를 이용한 열 증착을 실시함으로서 유기 발광층(155)을 형성한다.
다음, 상기 유기 발광층(155) 위로 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 열 증착을 실시함으로써 전면에 5Å 내지 50Å 정도의 비교적 얇은 두께를 갖도록 단일층 구조의 제 2 전극(158)을 형성하거나 또는, 상기 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나로 이루어진 하부층(158a) 위로 제 2 기판(170)의 보조전극(178)과 접촉시의 기계적 강도를 보강하기 위해 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 50Å 내지 200Å 정도의 두께를 갖도록 증착하여 상부층(158b)을 형성함으로써 이중층 구조의 제 2 전극(158(158a, 158b))을 이루도록 한다.
한편, 제 2 실시예의 경우, 전술한 제 1 실시예에 따른 제 1 기판의 제조 방법과 제 1 전극 및 제 2 전극을 형성하는 것만이 차이가 있으므로 도 7을 참조하여 상기 제 1 전극 및 제 2 전극을 형성하는 방법에 대해서만 간단히 설명한다.
제 2 실시에의 경우, 제 1 전극(247)은 캐소드 전극의 역할을 하므로 보호 층(240) 위로 일함수 값이 낮은 금속 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하고 이를 패터닝함으로써 상기 드레인 콘택홀(243)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(236)과 접촉하는 단일층 구조를 갖는 제 1 전극(247)을 형성하거나 또는 상기 드레인 전극(236)과의 접합특성을 향상시키기 위해 몰리브덴(Mo)을 50Å 내지 150Å 정도 증착하여 하부층(247a)을 형성하고, 그 위로 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하여 상부층(247b)을 형성한 후, 이들 상부층(247b)과 하부층(247a)을 동시 또는 일괄적으로 패터닝하여 이중층 구조를 갖는 제 1 전극(247(247a, 247b))을 형성할 수 있다.
제 2 전극(258)은 상기 유기 발광층(255) 상부로 일함수 값이 높은 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 100Å 내지 1000Å 정도 두께를 갖도록 증착함으로써 형성할 수 있다.
다음, 다시 도 5a 및 도 5b를 참조하면, 전술한 구성을 갖는 제 1 기판(110)과 마주하는 제 2 기판(170)은, 투명한 기판(170) 상에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 전면에 제 2 버퍼층(173)을 형성한다. 이때 상기 제 2 버퍼층(173)은 추후 형성될 돌기(175)와 상기 제 2 기판(170)과의 접합력 향상을 위한 것으로 생략될 수 있다.
다음, 상기 제 2 버퍼층(173) 위로 유기절연물질인 포토아크릴(photo acryl) 또는 고분자 물질인 폴리이미드(poly imide)를 도포하고 이를 패터닝함으로써 상기 제 1 기판(110)의 각 화소영역(P)의 경계에 대응하여 기둥 형태를 가지며 그 높이가 2㎛ 내지 3㎛인 돌기(175)를 형성한다.
다음, 상기 돌기(175) 위로 전면에 저저항 및 반사 특성을 갖는 금속물질 예를들면 은(Ag), 알루미늄(Al), 금(Au) 중 하나를 증착하고 패터닝함으로써 각 화소영역(P)의 경계 따라 각 화소영역(P)을 테두리하는 격자형태로 상기 돌기(175)를 완전히 덮는 단일층 구조의 보조전극(미도시)을 형성한다. 이때, 상기 보조전극(178)은 도면에 나타낸 바와 같이 이중층 구조로 형성될 수 있다. 이 경우 상기 돌기(175) 위로 전면에 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중에서 선택되는 금속물질을 증착하여 제 1 층(미도시)을 형성하고, 그 상부에 전술한 저저항 금속물질인 은(Ag), 알루미늄(Al), 금(Au) 중 하나를 증착하여 제 2 층(미도시)을 형성한 후, 이들 제 2 층(미도시) 및 제 1 층(미도시)을 동시 또는 일괄 패터닝함으로써 격자형태를 갖는 이중층 구조의 보조전극(178(178a, 178b))을 형성한다.
이후 전술한 바와 같이 완성된 제 1 기판(110)과 제 2 기판(170)을 상기 보조전극(178)과 제 2 전극(158)이 마주하도록 위치시키고, 이들 두 기판(110, 170)의 테두리를 따라 씰패턴(미도시)을 형성한다. 이후, 상기 돌기(175) 상부에 위치하는 상기 보조전극(178)과 상기 뱅크(150) 상부에 위치하는 제 2 전극(158)이 접촉하도록 한 후 불활성 가스 분위기 또는 진공의 분위기에서 상기 두 기판(110, 170)을 합착함으로써 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광 소자(101)를 완성할 수 있다.
한편, 제 2 실시예의 변형예의 경우, 상기 제 2 실시예와 구동 및 스위칭 박막트랜지스터의 구조만을 달리하므로 이들 구동 및 스위칭 박막트랜지스터의 제조 방법에 도 8을 참조하여 대해서만 간단히 설명한다.
절연기판(310) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr)을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 스위칭 영역 및 구동영역(미도시, DA)에는 게이트 전극(320)을 형성한다. 이때 상기 스위칭 영역(미도시)에 형성되는 게이트 전극(미도시)은 상기 게이트 배선(미도시)과 연결되도록 한다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(320) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)를 증착하여 게이트 절연막(321)을 형성한다. 이후, 상기 게이트 절연막(321) 위로 각 게이트 전극(320)에 대응하여 순수 비정질 실리콘의 액티브층(322a)과 그 상부로 불순물 비정질 실리콘으로 이루어진 불순물 비정질 실리콘 패턴(미도시)을 형성한다.
다음, 상기 불순물 비정질 실리콘 패턴(미도시) 위로 전면에 금속물질을 증착하고 이를 패터닝함으로써 상기 게이트 절연막(321) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(330)과, 이와 이격하며 나란하게 배치되는 전원배선(미도시)을 형성하고, 동시에 상기 불순물 비정질 실리콘 패턴(미도시) 상부에 서로 이격하는 소스 및 드레인 전극(333, 336)을 형성한다. 이때 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)은 상기 데이터 배 선(330)과 연결되도록 한다.
다음, 상기 소스 및 드레인 전극(333, 336) 사이로 노출된 불순물 비정질 실리콘 패턴(미도시)을 제거함으로써 오믹콘택층(322b)을 이루도록 한다. 이때 상기 게이트 전극(320)과, 게이트 절연막(321)과, 액티브층(322a)과 오믹콘택층(322b)로 구성된 반도체층(322)과, 서로 이격하는 소스 및 드레인 전극(333, 336)은 구동 박막트랜지스터(DTr)를 이룬다. 스위칭 (미도시)있어서도 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(미도시)가 형성된다.
다음, 전술한 바와 같이 형성된 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 상부로 상기 구동 박막트랜지스터(DTr)의 드레인 전극(336)을 노출시키는 드레인 콘택홀(343)을 갖는 보호층(340)을 형성하고, 이후 상기 보호층(340) 상부로 전술한 제 2 실시예에서와 같이 유기전계 발광 다이오드(E)를 형성함으로써 제 2 실시예의 변형예에 따른 제 1 기판(310)을 완성할 수 있다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도.
도 3은 상기 도 2에 도시한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 4a와 도4b는 도 3의 A영역을 확대 도시한 도면.
도 5a와 도 5b는 각각 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 6은 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자에 있어 제 2 기판의 일부를 도시한 평면도.
도 7은 본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역에 대한 단면도.
도 8은 본 발명의 제 2 실시예의 변형예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명〉
101 : 상부발광 방식 유기전계 발광소자
110 : 제 1 기판 113 : 반도체층
113a, 113b : 제 1 및 제 2 영역 116 : 게이트 절연막
120 : 게이트 전극 123 : 층간절연막
125 : 반도체층 콘택홀 130 : 데이터 배선
133 : 소스 전극 136 : 드레인 전극
140 : 보호층 143 : 드레인 콘택홀
147 : 제 1 전극 150 : 뱅크
155 : 유기 발광층 158 : 제 2 전극
158a : (제 2 전극)하부층 158b : (제 2 전극)상부층
170 : 제 2 전극 173 : 제 2 버퍼층
175 : 돌기 178 : 보조전극
178a, 178b : (보조전극) 제 1 층 및 제 2 층
DA : 구동영역 P : 화소영역

Claims (13)

  1. 화소영역이 정의된 제 1 기판과;
    상기 제 1 기판 상의 스위칭 박막트랜지스터 및 구동 박막트랜지스터와;
    상기 구동 박막트랜지스터의 드레인 전극과 접촉하는 제 1 전극과;
    상기 제 1 전극 상의 유기 발광층과;
    상기 유기 발광층 상의 제 2 전극과;
    상기 제 1 기판과 마주하는 제 2 기판과;
    상기 제 2 기판의 내측면에 배치되는 돌기와;
    상기 제 2 기판과 상기 돌기 사이에는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이트(IZO)로 이루어진 버퍼층
    을 포함하는 상부발광 방식 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 돌기를 덮으며 상기 화소영역의 경계를 따라 제 1 금속물질로 이루어지며 상기 제 2 전극과 접촉하는 제 1 층과, 제 2 금속물질로 이루어지며 상기 제 2 기판과 상기 제 1 층 사이에 위치하는 제 2 층의 이중층구조의 보조전극을 더 포함하는 상부발광 방식 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 금속물질은 은(Ag), 알루미늄(Al), 금(Au) 중 하나이며,
    상기 제 2 금속물질은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중 하나인 상부발광 방식 유기전계 발광소자.
  4. 제 2 항에 있어서,
    상기 돌기는 포토아크릴(Photo acryl) 또는 폴리이미드(poly imide)로 이루어진 상부발광 방식 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 스위칭 및 구동 박막트랜지스터는 p타입 박막트랜지스터가 되며, 상기 제 1 전극은 애노드 전극인 상부발광 방식 유기전계 발광소자.
  6. 제 5 항에 있어서,
    상기 제 1 전극은, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과, 알루미늄(Al)으로 이루어진 제 2 층과, 상기 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며 상기 유기 발광층과 접촉하는 제 3 층으로 구성된 3중층 구조를 이루는 상부발광 방식 유기전계 발광소자.
  7. 제 2 항에 있어서,
    상기 제 2 전극은, 제 3 금속물질인 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 제 3 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 1 층과 상기 보조전극과 접촉하며 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 2 층의 이중층 구조를 이루는 상부발광 방식 유기전계 발광소자.
  8. 제 7 항에 있어서,
    상기 제 3 금속물질로 이루어진 단일층 구조의 제 2 전극과 상기 이중층 구조의 제 2 전극의 제 1 층은 그 두께가 5Å 내지 50Å인 상부발광 방식 유기전계 발광소자.
  9. 제 1 항에 있어서,
    상기 스위칭 및 구동 박막트랜지스터는 n타입 박막트랜지스터가 되며, 상기 제 1 전극은 캐소드 전극인 상부발광 방식 유기전계 발광소자.
  10. 제 9 항에 있어서,
    상기 제 1 전극은, 제 3 금속물질인 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과 상기 제 3 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 2 층으로 구성된 2중층 구조를 이루는 상부발광 방식 유기전계 발광소자.
  11. 제 9 항에 있어서,
    상기 제 2 전극은, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루는 상부발광 방식 유기전계 발광소자.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 제 1 기판에는 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 데이터 배선과 나란하게 위치하는 전원배선이 배치되며, 상기 게이트 및 데이터 배선은 각각 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 전극과 연결되는 상부발광 방식 유기전계 발광소자.
KR1020080110665A 2008-11-07 2008-11-07 상부발광 방식 유기전계 발광소자 KR101672908B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110665A KR101672908B1 (ko) 2008-11-07 2008-11-07 상부발광 방식 유기전계 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110665A KR101672908B1 (ko) 2008-11-07 2008-11-07 상부발광 방식 유기전계 발광소자

Publications (2)

Publication Number Publication Date
KR20100051485A KR20100051485A (ko) 2010-05-17
KR101672908B1 true KR101672908B1 (ko) 2016-11-07

Family

ID=42277246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110665A KR101672908B1 (ko) 2008-11-07 2008-11-07 상부발광 방식 유기전계 발광소자

Country Status (1)

Country Link
KR (1) KR101672908B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
KR101881462B1 (ko) * 2011-02-10 2018-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US20130056784A1 (en) * 2011-09-02 2013-03-07 Lg Display Co., Ltd. Organic Light-Emitting Display Device and Method of Fabricating the Same
KR101994858B1 (ko) * 2012-12-29 2019-07-01 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102089248B1 (ko) * 2013-09-23 2020-03-16 엘지디스플레이 주식회사 유기발광다이오드소자 및 그의 제조방법
KR20160030596A (ko) 2014-09-10 2016-03-21 엘지디스플레이 주식회사 유기전계발광 표시장치와 그 제조방법
KR102449258B1 (ko) 2015-03-02 2022-09-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102464855B1 (ko) * 2015-08-17 2022-11-09 삼성디스플레이 주식회사 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US11249229B2 (en) 2015-08-17 2022-02-15 Samsung Display Co., Ltd. Display devices including mirror substrates and methods of manufacturing mirror substrates
CN110085769B (zh) * 2019-05-13 2021-08-27 京东方科技集团股份有限公司 显示面板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092192A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2006201421A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600873B1 (ko) * 2004-05-28 2006-07-14 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092192A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
JP2006201421A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
KR20100051485A (ko) 2010-05-17

Similar Documents

Publication Publication Date Title
KR101672908B1 (ko) 상부발광 방식 유기전계 발광소자
KR101575168B1 (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
US9525015B2 (en) Organic light emitting diode device and method for fabricating the same
KR101305377B1 (ko) 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR101967600B1 (ko) 플렉서블 유기전계발광소자 및 그 제조방법
KR101596935B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR101333612B1 (ko) 유기전계 발광소자 및 그 제조 방법
EP2747062A2 (en) Organic light emitting diode display
KR101576834B1 (ko) 유기전계발광소자 및 이의 제조방법
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150044083A (ko) 유기 발광 표시 장치 및 이의 제조방법
KR20120039874A (ko) 유기전계 발광소자
US11882717B2 (en) Display device having an auxiliary wiring
JP2011014870A (ja) 有機電界発光表示装置及びその製造方法
KR20160062661A (ko) 투명 유기 발광 표시 장치 및 그 제조 방법
KR101992903B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR102052432B1 (ko) 유기전계발광소자 및 그 제조방법
WO2020065963A1 (ja) 表示装置及び表示装置の製造方法
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR101850104B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101768956B1 (ko) 유기발광표시장치 및 그 제조방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4