KR101663192B1 - A light emitting device - Google Patents

A light emitting device Download PDF

Info

Publication number
KR101663192B1
KR101663192B1 KR1020100102333A KR20100102333A KR101663192B1 KR 101663192 B1 KR101663192 B1 KR 101663192B1 KR 1020100102333 A KR1020100102333 A KR 1020100102333A KR 20100102333 A KR20100102333 A KR 20100102333A KR 101663192 B1 KR101663192 B1 KR 101663192B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
electrode layer
semiconductor layer
Prior art date
Application number
KR1020100102333A
Other languages
Korean (ko)
Other versions
KR20120040855A (en
Inventor
이상열
정환희
문지형
최광기
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100102333A priority Critical patent/KR101663192B1/en
Publication of KR20120040855A publication Critical patent/KR20120040855A/en
Application granted granted Critical
Publication of KR101663192B1 publication Critical patent/KR101663192B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층된 발광 구조물, 상기 발광 구조물 아래의 상기 제2 도전형 반도체층과 접하는 제2 전극층, 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 상기 제2 전극층 아래의 제1 전극층, 상기 제1 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 도전형 전극 사이의 절연층, 및 상기 발광 구조물 상의 재흡수 방지층을 포함한다.The light emitting device includes a light emitting structure in which a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer are stacked, a second electrode layer in contact with the second conductive semiconductor layer under the light emitting structure, A second conductive type semiconductor layer, a first electrode layer penetrating the active layer and below the second electrode layer in contact with the first conductive type semiconductor layer, a first electrode layer formed on the first electrode layer, the second conductive type semiconductor layer, 1 conductive type electrode, and a re-absorption preventing layer on the light-emitting structure.

Description

발광 소자{A light emitting device}A light emitting device

본 발명은 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 관한 것이다.The present invention relates to a light emitting device, a manufacturing method thereof, and a light emitting device package.

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since such a light emitting diode does not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting devices such as incandescent lamps and fluorescent lamps, it has excellent environmental friendliness, and has advantages such as long life and low power consumption characteristics. .

실시예는 발광 효율을 개선할 수 있는 발광 소자, 그 제조 방법 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device capable of improving light emitting efficiency, a method of manufacturing the same, and a light emitting device package.

실시예에 따른 발광 소자는 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층된 발광 구조물, 상기 발광 구조물 아래의 상기 제2 도전형 반도체층과 접하는 제2 전극층, 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 상기 제2 전극층 아래의 제1 전극층, 상기 제1 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 도전형 전극 사이의 절연층, 및 상기 발광 구조물 상의 재흡수 방지층을 포함한다.The light emitting device according to an embodiment may include a light emitting structure in which a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer are stacked, a second electrode layer in contact with the second conductive semiconductor layer under the light emitting structure, Wherein the first electrode layer, the second conductivity type semiconductor layer, the first electrode layer, the first electrode layer, the second conductivity type semiconductor layer, and the active layer below the second electrode layer, which are in contact with the first conductivity type semiconductor layer, An insulating layer between each of the first conductive type electrodes and the first conductive type electrode, and a re-absorption preventing layer on the light-emitting structure.

상기 제1 전극층은 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 적어도 하나의 접촉 전극을 가질 수 있다. 상기 재흡수 방지층은 상기 적어도 하나의 접촉 전극과 오버랩될 수 있다.The first electrode layer may have at least one contact electrode that penetrates the second electrode layer, the second conductivity type semiconductor layer, and the active layer and contacts the first conductivity type semiconductor layer. The anti-resorption layer may overlap the at least one contact electrode.

실시 예는 발광 효율을 개선할 수 있다.The embodiment can improve the luminous efficiency.

도 1은 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다.
도 3 내지 도 8은 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 9 및 도 10은 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 11은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 12a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 12b는 도 12a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 13은 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.
2 shows a light emitting device according to another embodiment.
3 to 8 show a method of manufacturing the light emitting device according to the embodiment.
9 and 10 show a method of manufacturing a light emitting device according to another embodiment.
11 shows a light emitting device package according to an embodiment.
12A shows a display device including the light emitting device package according to the embodiment.
12B is a cross-sectional view of the light source portion of the display device shown in Fig. 12A.
13 shows a lighting device including a light emitting device according to an embodiment.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대하여 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device, a manufacturing method thereof, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 1을 참조하면, 발광 소자(100)는 지지 기판(110), 제1 전극층(115), 제2 전극층(120), 발광 구조물(130), 절연층(140), 재흡수 방지층(150), 보호층(170), 및 제1 전극 패드(190)를 포함한다. 발광 소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다. 1 is a cross-sectional view illustrating a light emitting device according to an embodiment. 1, a light emitting device 100 includes a support substrate 110, a first electrode layer 115, a second electrode layer 120, a light emitting structure 130, an insulating layer 140, a re- A protective layer 170, and a first electrode pad 190. The light emitting device 100 includes an LED using a compound semiconductor layer of a plurality of compound semiconductor layers, for example, a group III-V element, and the LED may be a colored LED emitting light such as blue, green, or red, . The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

지지 기판(110)은 전도성 기판 또는 절연 기판일 수 있으며, 발광 구조물(130)을 지지한다. 예를 들어, 지지 기판(110)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC,SiGe), 및 전도성 시트 중 적어도 하나를 포함할 수 있다.The supporting substrate 110 may be a conductive substrate or an insulating substrate and supports the light emitting structure 130. For example, the supporting substrate 110 may be formed of a metal such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten GaAs, ZnO, SiC, SiGe), and a conductive sheet.

제1 전극층(115)은 지지 기판(110) 상에 형성된다. 예컨대, 제1 전극층(115)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 또한 제1 전극층(115)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제1 전극층(115)은 상기 금속과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제1 전극층(115)이 오믹 역할을 수행할 경우, 오믹층은 형성하지 않을 수 있다. The first electrode layer 115 is formed on the supporting substrate 110. For example, the first electrode layer 115 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Also, the first electrode layer 115 may be formed as a single layer or multiple layers of a reflective electrode material having an ohmic characteristic. For example, the first electrode layer 115 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (IGTO), zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, ITO, and the like, and is not limited to these materials. When the first electrode layer 115 performs an ohmic function, the ohmic layer may not be formed.

제2 전극층(120)은 제1 전극층(115) 상에 형성되며, 절연층(140)은 제2 전극층(120)과 제1 전극층(115) 사이에 형성되어 제1 전극층(115)과 제2 전극층(120)을 전기적으로 절연시킨다.The second electrode layer 120 is formed on the first electrode layer 115 and the insulating layer 140 is formed between the second electrode layer 120 and the first electrode layer 115 to form the first electrode layer 115 and the second electrode layer 115. [ The electrode layer 120 is electrically insulated.

제2 전극층(120)은 오믹층/반사층/본딩층의 구조이거나, 반사층(오믹 포함)/본딩층의 구조로 적층될 수 있으며, 이에 대해 한정하지는 않는다. 예컨대, 제2 전극층(120)은 절연층(140) 상에 반사층(122) 및 오믹층(124)이 순차로 적층된 형태일 수 있다.The second electrode layer 120 may have a structure of an ohmic layer / a reflective layer / a bonding layer, or a reflective layer (including an ohmic layer) / a bonding layer, but the present invention is not limited thereto. For example, the second electrode layer 120 may be formed by sequentially stacking the reflective layer 122 and the ohmic layer 124 on the insulating layer 140.

반사층(122)은 오믹층(124)의 아래에 접촉되며, 50% 이상의 반사물질로 형성될 수 있다. 반사층(122)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예컨대, 반사층(122)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 반사층(122)을 발광 구조물과 오믹 접촉하는 물질로 형성할 경우, 오믹층(124)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer 122 contacts the bottom of the ohmic layer 124 and may be formed of at least 50% reflective material. The reflective layer 122 may be formed of a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, , IAZO, IGZO, IGTO, AZO, ATO, or the like. For example, the reflective layer 122 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / When the reflective layer 122 is formed of a material that makes an ohmic contact with the light emitting structure, the ohmic layer 124 may not be formed separately, but the present invention is not limited thereto.

오믹층(124)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(124)은 제2 도전형 반도체층(132)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The ohmic layer 124 may be made of a transparent conductive layer and a metal such as indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ni, Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO. The ohmic layer 124 is provided for smoothly injecting carriers into the second conductive type semiconductor layer 132 and is not necessarily formed.

발광 구조물(130)은 제2 전극층(120) 상에 형성된다. 발광 구조물(130)은 제2 도전형 반도체층(132), 활성층(134), 및 제1 도전형 반도체층(136)이 순차로 적층된 형태일 수 있다. 즉 제2 도전형 반도체층(132)은 오믹층(125)의 상부 면과 오믹 접촉하도록 오믹층(125) 상에 형성될 수 있다.The light emitting structure 130 is formed on the second electrode layer 120. The light emitting structure 130 may include a stack of a second conductivity type semiconductor layer 132, an active layer 134, and a first conductivity type semiconductor layer 136 sequentially. That is, the second conductive semiconductor layer 132 may be formed on the ohmic layer 125 so as to be in ohmic contact with the upper surface of the ohmic layer 125.

제2 도전형 반도체층(132)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트일 수 있다. 제2 도전형 반도체층(132)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 132 may be formed of a compound semiconductor of a group III-V element doped with a second conductive dopant such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP , AlGaInP, and the like. The second conductivity type dopant may be a P type dopant such as Mg, Zn or the like. The second conductivity type semiconductor layer 132 may be formed as a single layer or a multilayer, but is not limited thereto.

활성층(134)은 제2 도전형 반도체층(132) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(134)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.The active layer 134 is formed on the second conductive semiconductor layer 132 and may include any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure. The active layer 134 may be formed of a well layer and a barrier layer, for example, an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer, using a compound semiconductor material of Group III-V elements.

활성층(134)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 134 has a quantum well structure, for example, a well having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + Layer and a barrier layer having a composition formula of In a Al b Ga 1 -a- b N (0? A? 1, 0? B ? 1, 0? A + b? 1) have. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

활성층(134)과 제1 도전형 반도체층(136) 사이 또는 활성층(120)과 제2 도전형 반도체층(132) 사이에는 도전형 클래드층이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed between the active layer 134 and the first conductive type semiconductor layer 136 or between the active layer 120 and the second conductive type semiconductor layer 132. The conductive clad layer may be an AlGaN- As shown in FIG.

제1 도전형 반도체층(136)은 활성층(134) 상에 형성되며, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 제1 도전형 반도체층(136)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제1 도전형 반도체층(136)의 상면은 광 추출 효율을 위해 러프니스(roughness, 160) 또는 패턴이 형성될 수 있다. The first conductive semiconductor layer 136 is formed on the active layer 134 and is formed of a compound semiconductor of a group III-V element doped with the first conductive dopant such as GaN, AlN, AlGaN, InGaN, InN , InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. The first conductivity type dopant includes N type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 136 may be formed as a single layer or a multilayer, but is not limited thereto. The top surface of the first conductivity type semiconductor layer 136 may have a roughness 160 or a pattern for light extraction efficiency.

제1 전극층(115)은 제2 전극층(120), 제2 도전형 반도체층(132), 및 활성층(134)을 수직 방향으로 관통하여 제1 도전형 반도체층(136)과 접촉한다. 예컨대, 제1 전극층(115)은 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 제1 도전형 반도체층에 접하도록 분기하는 적어도 하나의 접촉 전극(116)을 갖는다. 즉 제1 전극층(115)은 지지 기판(110)과 접하는 하부 전극층과 하부 전극층으로부터 분기하여 제1 도전형 반도체층(136)에 전기적으로 접촉하는 적어도 하나의 접촉 전극(116)을 갖는다. 예컨대, 접촉 전극(116)은 제1 도전형 반도체층(136) 내부에 적어도 하나가 배치될 수 있다. The first electrode layer 115 contacts the first conductive semiconductor layer 136 through the second electrode layer 120, the second conductivity type semiconductor layer 132, and the active layer 134 in the vertical direction. For example, the first electrode layer 115 has at least one contact electrode 116 that passes through the second electrode layer, the second conductivity type semiconductor layer, and the active layer and branches so as to contact the first conductivity type semiconductor layer. That is, the first electrode layer 115 has a lower electrode layer in contact with the supporting substrate 110 and at least one contact electrode 116 branched from the lower electrode layer and in electrical contact with the first conductivity type semiconductor layer 136. For example, at least one of the contact electrodes 116 may be disposed inside the first conductive semiconductor layer 136.

이때 제1 전극층(115)의 접촉 전극(116)은 복수 개가 서로 이격되어 형성될 수 있으며, 복수 개인 경우 제1 도전형 반도층(136)에 전류 공급을 원활하게 수행할 수 있다. 또한 접촉 전극(115)의 상면은 제1 도전형 반도체층(136)의 상면보다 아래에 위치한다.At this time, a plurality of the contact electrodes 116 of the first electrode layer 115 may be spaced apart from each other. If there are a plurality of the contact electrodes 116, the current can be smoothly supplied to the first conductivity type semiconductor layer 136. The upper surface of the contact electrode 115 is located below the upper surface of the first conductive type semiconductor layer 136.

접촉 전극(116)은 방사형 패턴, 십자형 패턴, 라인형 패턴, 곡선형 패턴, 루프 패턴, 고리 패턴, 및 링 패턴 중 적어도 하나의 패턴일 수 있으나, 이에 한정되는 것은 아니다.The contact electrode 116 may be, but is not limited to, a pattern of at least one of a radial pattern, a cross pattern, a line pattern, a curved pattern, a loop pattern, a ring pattern, and a ring pattern.

절연층(140)은 제1 전극층(115)과 다른 층 사이를 절연시킨다. 즉 절연층(140)은 제1 전극층(115)과 제2 전극층(120) 사이에 위치하여 제1 전극층과 제2 전극층을 전기적으로 절연시킨다. 즉 절연층(140) 제1 전극층(115)과 반사층(122) 사이에 형성될 수 있다.The insulating layer 140 insulates the first electrode layer 115 from the other layers. That is, the insulating layer 140 is positioned between the first electrode layer 115 and the second electrode layer 120 to electrically isolate the first electrode layer and the second electrode layer. That is, the insulating layer 140 may be formed between the first electrode layer 115 and the reflective layer 122.

또한 절연층(140)의 외측부(141)는 접촉 접극(116)과 제2 전극층(120) 사이, 접촉 전극(116)과 제2 도전형 반도체층(132) 사이, 및 접촉 전극(116)과 활성층(134) 사이에 형성되어 접촉 전극(116)을 다른 층들(120,132,134)로부터 전기적 절연시킨다.The outer portion 141 of the insulating layer 140 is formed between the contact electrode 116 and the second electrode layer 120, between the contact electrode 116 and the second conductivity type semiconductor layer 132, And is formed between the active layers 134 to electrically isolate the contact electrodes 116 from the other layers 120, 132,

절연층(140)의 외측부(141)는 접촉 전극(116)의 상면을 제외한 둘레에 형성되어, 다른 층들(120,132,134)과의 전기적인 쇼트를 차단하게 된다. 또한 절연층(140)은 발광 구조물(130)의 둘레에도 배치되어 발광 구조물의 층간 쇼트를 방지할 수 있다.The outer portion 141 of the insulating layer 140 is formed around the contact electrode 116 except for the upper surface thereof to prevent electrical shorting with the other layers 120, 132, and 134. In addition, the insulating layer 140 may be disposed around the light emitting structure 130 to prevent interlayer shots of the light emitting structure.

재흡수 방지층(150)은 제1 도전형 반도체층(136) 상에 형성된다. 재흡수 방지층(150)은 발광 소자(100)로부터 방출되는 빛이 재흡수되는 것을 방지함으로써 발광 소자(100)의 광 효율을 개선할 수 있다.A re-absorption preventing layer 150 is formed on the first conductivity type semiconductor layer 136. The anti-absorption layer 150 prevents the light emitted from the light emitting device 100 from being reabsorbed, thereby improving the light efficiency of the light emitting device 100.

재흡수 방지층(150)은 제1 도전형 반도체층(136)의 일 영역 상에 배치되도록 패터닝되며, 발광 구조로부터의 광 추출와 재흡수 방지를 위한 반사의 상관 관계를 고려하여 패터닝될 수 있다.The anti-redeposition layer 150 is patterned to be disposed on one region of the first conductive type semiconductor layer 136, and may be patterned considering the relationship between the light extraction from the light emitting structure and reflection for preventing re-absorption.

재흡수 방지층(150)은 반사 특성을 위하여 Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al, 및 이들의 합금 또는 고용체로부터 선택되는 적어도 하나로 이루어질 수 있다. 재흡수 방지층(150)은 접촉 전극(116)과 수직 방향으로 오버랩될 수 있다.The anti-resorption layer 150 may be made of at least one selected from Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al and alloys or solid solutions thereof. The anti-resorption layer 150 may overlap the contact electrode 116 in the vertical direction.

오믹층(124) 또는/및 반사층(122)의 일측 영역은 개방될 수 있으며, 제1 전극 패드(190)는 개방된 일측 영역(P1) 상에 형성된다. 제1 전극 패드(190)는 전극 형태일 수 있다. 그리고 개방된 일측 영역(P1)에 인접하는 발광 구조물(130)의 측면에는 보호층(170)이 형성될 수 있으며, 보호층(170)은 발광 구조물(130)과 전극 패드(190) 사이의 전기적인 쇼트를 방지할 수 있다.One side region of the ohmic layer 124 and / or the reflective layer 122 may be opened, and the first electrode pad 190 may be formed on the open side region P1. The first electrode pad 190 may be in the form of an electrode. A protective layer 170 may be formed on a side surface of the light emitting structure 130 adjacent to the open region P1 and the protective layer 170 may be formed on the side surface of the light emitting structure 130 A short circuit can be prevented.

도 2는 다른 실시예에 따른 발광 소자(200)를 나타낸다. 도 2를 참조하면, 발광 소자(200)는 지지 기판(110), 제1 전극층(115), 제2 전극층(105), 발광 구조물(130), 절연층(140), 재흡수 방지층(150), 보호층(170), 제1 전극 패드(210), 및 제2 전극 패드(220)를 포함한다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.2 shows a light emitting device 200 according to another embodiment. 2, the light emitting device 200 includes a supporting substrate 110, a first electrode layer 115, a second electrode layer 105, a light emitting structure 130, an insulating layer 140, a re-absorption preventing layer 150, A protective layer 170, a first electrode pad 210, and a second electrode pad 220. The same components as those in the embodiment shown in FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.

제1 전극층(115)의 일 측은 발광 구조물(130)로부터 외부에 개방되며, 개방되는 영역(P2)에 제1 전극 패드(210)가 형성된다. 제1 전극 패드(210)는 1개 또는 복수 개가 서로 이격되게 배치될 수 있다. One side of the first electrode layer 115 is opened to the outside from the light emitting structure 130 and the first electrode pad 210 is formed in the open region P2. One or more first electrode pads 210 may be spaced apart from each other.

제2 전극층(120)은 일 측, 예컨대, 오믹층(124) 또는/및 반사층(122)의 일 측은 발광 구조물(130)로부터 외부에 개방되며, 개방되는 영역(P1)에 제2 전극 패드(220)가 형성된다. 이때 개방 영역(P1)은 하나 또는 복수 개 일 수 있으며, 복수의 제2 전극 패드(220)를 구비할 수 있다.The second electrode layer 120 may be formed such that one side of the ohmic layer 124 or / and the reflective layer 122 is open to the outside from the light emitting structure 130 and the second electrode pad 220 are formed. At this time, one or more open regions P1 may be provided, and a plurality of second electrode pads 220 may be provided.

발광 구조물(130)의 둘레는 보호층(170)이 배치될 수 있으며, 예컨대, 보호층(170)은 적어도 제2 도전형 반도체층(132) 및 활성층(134)의 측면을 덮을 수 있다. 보호층(170)은 제1 전극 패드(210) 및 제2 전극 패드(220)와 발광 구조물(130) 사이의 전기적 쇼트를 방지하여 층간 쇼트를 방지할 수 있다.The passivation layer 170 may cover at least the sides of the second conductivity type semiconductor layer 132 and the active layer 134. The passivation layer 170 may be disposed on the periphery of the light emitting structure 130. For example, The protection layer 170 prevents electrical short between the first electrode pad 210 and the second electrode pad 220 and the light emitting structure 130 to prevent a short between layers.

도 2에 도시된 실시 예는 제1 전극 패드(210)와 제2 전극 패드(220)를 칩 외 측에 배치함으로써, 전극 패드들(210,220)에 대한 와이어 본딩이 간편할 수 있다. 또한 제1 도전형 반도체층(136)의 상면 크기를 감소시키지 않아 광 추출 효율을 개선시켜 줄 수 있다. 또한 칩 하부를 통해 제1 극성 및 제2 극성의 전원을 공급할 수 있어, 새로운 전류 경로를 갖는 발광 소자를 제공할 수 있다.In the embodiment shown in FIG. 2, the first electrode pad 210 and the second electrode pad 220 are disposed outside the chip, so that wire bonding to the electrode pads 210 and 220 can be simplified. Also, the size of the top surface of the first conductivity type semiconductor layer 136 is not reduced, and the light extraction efficiency can be improved. Further, the power supply of the first polarity and the second polarity can be supplied through the lower part of the chip, and a light emitting device having a new current path can be provided.

도 3 내지 도 8은 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 도 3을 참조하면, 성장 기판(310) 상에 발광 구조물(130)을 성장시킨다. 성장 기판(310)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.3 to 8 show a method of manufacturing the light emitting device according to the embodiment. Referring to FIG. 3, a light emitting structure 130 is grown on a growth substrate 310. The growth substrate 310 may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

발광 구조물(130)은 성장 기판(310) 상에 제1 도전형의 반도체층(136), 활성층(134) 및 제2 도전형의 반도체층(132)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure 130 may be formed by successively growing a first conductive semiconductor layer 136, an active layer 134, and a second conductive semiconductor layer 132 on a growth substrate 310.

발광 구조물(130)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 130 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

발광 구조물(130) 및 성장 기판(310) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure 130 and the growth substrate 310 to mitigate the difference in lattice constant.

그리고 제2 도전형의 반도체층(132) 상에 제2 전극층(120)을 형성한다. 제2 전극층(120)은 오믹층/반사층/본딩층, 오믹층/반사층, 반사층/본딩층 중 어느 하나의 형태일 수 있으며, 이에 한정하는 것은 아니다. 예컨대, 제2 도전형 반도체층(132) 상에 오믹층(124)을 형성하고, 오믹층(124) 상에 반사층(122)을 형성할 수 있다.The second electrode layer 120 is formed on the second conductive semiconductor layer 132. The second electrode layer 120 may be in the form of an ohmic layer / a reflective layer / a bonding layer, an ohmic layer / a reflective layer, a reflective layer / a bonding layer, but is not limited thereto. For example, the ohmic layer 124 may be formed on the second conductive semiconductor layer 132, and the reflective layer 122 may be formed on the ohmic layer 124.

오믹층(124) 및 반사층(122)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있다. 오믹 접촉층(124)과 반사층(122)이 형성되는 면적은 다양하게 선택될 수 있다.The ohmic layer 124 and the reflective layer 122 may be formed by any one of E-beam deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD), for example. The areas where the ohmic contact layer 124 and the reflective layer 122 are formed can be variously selected.

다음으로 도 4를 참조하면, 제2 전극층(120), 제2 도전형 반도체층(132), 활성층(134)을 관통하여 제1 도전형 반도체층(136)을 노출시키는 적어도 하나의 구멍(412,414)을 형성한다.Referring to FIG. 4, at least one hole 412, 414 (see FIG. 4) for exposing the first conductive semiconductor layer 136 through the second electrode layer 120, the second conductive semiconductor layer 132, and the active layer 134 ).

예컨대, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 제2 전극층(120), 제2 도전형 반도체층(132), 활성층(134), 및 제1 도전형 반도체층(136)을 선택적으로 식각하여 제1 도전형 반도체층(136)을 개방하는 적어도 하나의 구멍(412,414)을 형성할 수 있다.For example, the second electrode layer 120, the second conductivity type semiconductor layer 132, the active layer 134, and the first conductivity type semiconductor layer 136 may be selectively formed using a photolithography process and an etching process At least one hole 412 and 414 may be formed by etching to open the first conductive semiconductor layer 136.

다음으로 도 5를 참조하면, 제2 전극층(120), 및 적어도 하나의 구멍(412,414)의 측면 상에 절연층(140)을 형성한다. 이때 절연층(140)은 적어도 하나의 구멍(412,414)의 바닥에는 형성되지 않는다. 또한 절연층(140)은 제2 전극층(120)의 측면을 감싸도록 형성될 수 있다.Referring next to FIG. 5, an insulating layer 140 is formed on the sides of the second electrode layer 120, and at least one hole 412, 414. At this time, the insulating layer 140 is not formed at the bottom of at least one hole 412, 414. The insulating layer 140 may be formed to surround the side surface of the second electrode layer 120.

다음으로 도 6을 참조하면, 적어도 하나의 구멍(412, 414)을 도전성 물질로 채워 제1 도전형 반도체층(136)과 접하도록 절연층(140) 상에 제1 전극층(115)을 형성한다. 이때 도전성 물질은 상술한 바와 같다. 이때 적어도 하나의 구멍에 채워진 제1 전극층(115) 부분은 접촉 전극(116)이 된다.Referring to FIG. 6, the first electrode layer 115 is formed on the insulating layer 140 so as to contact the first conductive semiconductor layer 136 by filling at least one hole 412 and 414 with a conductive material . The conductive material is as described above. At this time, the portion of the first electrode layer 115 filled in at least one hole becomes the contact electrode 116.

그리고 제1 전극층(115) 상에 지지 기판(110)을 형성한다. 이때 지지 기판(110)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다.A supporting substrate 110 is formed on the first electrode layer 115. At this time, the supporting substrate 110 may be formed by a bonding method, a plating method, or a deposition method.

다음으로 도 7을 참조하면, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 성장 기판(310)을 발광 구조물(130)로부터 제거한다. 도 7에서는 도 6에 도시된 구조물을 뒤집어서 도시한다.Next, referring to FIG. 7, the growth substrate 310 is removed from the light emitting structure 130 using a laser lift off method or a chemical lift off method. In Fig. 7, the structure shown in Fig. 6 is shown in an inverted manner.

그리고 단위 칩 영역에 따라 발광 구조물(130)에 아이솔레이션(isolation) 에칭을 실시하여 복수 개의 발광 구조물로 분리한다. 예를 들어, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.Then, the light emitting structure 130 is subjected to isolation etching according to the unit chip region to separate the light emitting structure 130 into a plurality of light emitting structures. For example, the isolation etch can be performed by a dry etching method such as ICP (Inductively Coupled Plasma).

아이솔레이션(isolation) 에칭에 의하여 제2 전극층(120)의 일부를 발광 구조물(130)로부터 개방한다. 예컨대, 식각되는 발광 구조물(130)의 일 측의 제2 전극층(120)의 일부를 개방한다. And part of the second electrode layer 120 is opened from the light emitting structure 130 by isolation etching. For example, a part of the second electrode layer 120 on one side of the light emitting structure 130 to be etched is opened.

그리고 발광 구조물(130)의 측면을 덮는 보호층(Passivation layer, 170)을 형성한다. 보호층(170)은 적어도 제2 도전형 반도체층(132) 및 활성층(134)에 해당하는 발광 구조물(130)의 측면을 덮도록 형성될 수 있다. 그리고 개방된 제2 전극층(120) 상에 제2 전극 패드(190)를 형성한다.A passivation layer 170 is formed to cover the side surface of the light emitting structure 130. The passivation layer 170 may be formed to cover at least the sides of the light emitting structure 130 corresponding to the second conductivity type semiconductor layer 132 and the active layer 134. A second electrode pad 190 is formed on the opened second electrode layer 120.

다음으로 도 8을 참조하면, 제1 도전형 반도체층(136) 상면에 러프니스 또는 패턴(160)을 형성한다. 그리고 제1 도전형 반도체층(136) 상면에 재흡수 방지층(150)을 형성한다. 예컨대, 제1 도전형 반도체층(136) 상에 재흡수 방지 물질을 형성한 후 포토리쏘그라피 공정 및 식각 공정을 이용하여 재흡수 방지 물질을 패터닝하여 재흡수 방지층(150)을 형성할 수 있다. 이때 재흡수 방지층(150)은 접촉 전극(116)과 오버랩되도록 패터닝될 수 있다.Next, referring to FIG. 8, a roughness or pattern 160 is formed on the top surface of the first conductivity type semiconductor layer 136. The anti-absorption layer 150 is formed on the first conductivity type semiconductor layer 136. For example, after the re-absorption preventing material is formed on the first conductivity type semiconductor layer 136, the re-absorption preventing layer 150 may be formed by patterning the re-absorption preventing material using a photolithography process and an etching process. At this time, the re-absorption preventing layer 150 may be patterned to overlap with the contact electrode 116.

도 9 및 도 10은 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 먼저 도 3 내지 도 6에 도시된 공정을 수행한다. 다만, 도 5에서 절연층(140)은 제2 전극층(120)의 일 측면과 인접하는 제2 도전형 반도체층(132)을 모두 덮지 않고, 일부를 노출시킨다. 그래야 도 9에서 발광 구조물(130)의 타 측의 제1 전극층(115)의 개방 영역(P2)이 제2 전극층(120)과 동일한 높이를 갖게 된다. 그러나 실시예는 이에 한정되는 것은 아니며, 제1 전극층(115)의 개방 영역(P2)은 다양한 형태로 구현될 수 있다.9 and 10 show a method of manufacturing a light emitting device according to another embodiment. First, the process shown in Figs. 3 to 6 is performed. In FIG. 5, the insulating layer 140 exposes a part of the second conductive type semiconductor layer 132, which is adjacent to one side of the second electrode layer 120, but does not cover all of the second conductive type semiconductor layer 132. 9, the open area P2 of the first electrode layer 115 on the other side of the light emitting structure 130 has the same height as the second electrode layer 120. [ However, the embodiment is not limited thereto, and the open area P2 of the first electrode layer 115 may be implemented in various forms.

도 9에 도시된 바와 같이, 성장 기판(310)을 발광 구조물(130)로부터 제거한 후 아이솔레이션(isolation) 에칭을 실시하여 제2 전극층(120)의 일부 및 제1 전극층(115)의 일부를 발광 구조물(130)로부터 개방한다. 예컨대, 식각되는 발광 구조물(130)의 일 측의 제2 전극층(120)의 일부 영역(P1)을 개방하고, 타 측의 제1 전극층(115)의 일부 영역(P2)를 개방할 수 있다. 발광 구조물(130)의 측면을 덮는 보호층(Passivation layer, 170)을 형성한다. 9, after the growth substrate 310 is removed from the light emitting structure 130, isolation etching is performed to remove a part of the second electrode layer 120 and a part of the first electrode layer 115, (130). For example, a part of the area P1 of the second electrode layer 120 on one side of the light emitting structure 130 to be etched may be opened and a part of the area P2 of the first electrode layer 115 on the other side may be opened. A passivation layer 170 is formed to cover the side surface of the light emitting structure 130.

다음으로 도 10에 도시된 바와 같이, 개방되는 제1 전극층(115)의 일부 영역(P2) 상에 제1 전극 패드(210)를 형성하고, 개방되는 제2 전극층(120), 예컨대, 오믹층(124) 또는 반사층(122)의 일부 영역(P1) 상에 제2 전극 패드(220)를 형성한다. 개방 영역(P1, P2)은 하나 또는 복수 개 일 수 있으며, 복수의 제1 전극 패드(210), 및/또는 제2 전극 패드(220)를 형성할 수 있다. 그리고 제1 도전형 반도체층(136) 상면에 러프니스 또는 패턴(160)을 형성한다. 그리고 제1 도전형 반도체층(136) 상면에 재흡수 방지층(150)을 형성한다.10, a first electrode pad 210 is formed on a partial area P2 of the opened first electrode layer 115 and a second electrode layer 120 opened, for example, The second electrode pad 220 is formed on the first region 124 or a part of the region P1 of the reflective layer 122. One or more open regions P1 and P2 may be formed and a plurality of first electrode pads 210 and / or second electrode pads 220 may be formed. A roughness or pattern 160 is formed on the top surface of the first conductivity type semiconductor layer 136. The anti-absorption layer 150 is formed on the first conductivity type semiconductor layer 136.

도 11은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 11을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.11 shows a light emitting device package according to an embodiment. Referring to FIG. 11, the light emitting device package includes a package body 710, a first metal layer 712, a second metal layer 714, a light emitting device 720, a reflector 725, a wire 730, 740).

패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다. The package body 710 has a cavity in which a cavity is formed. At this time, the side wall of the cavity may be formed to be inclined. The package body 710 may be formed of a substrate having good insulating or thermal conductivity such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 발광 소자(720)는 도 1 및 도 2에 도시된 발광 소자(100, 200)일 수 있다.The first metal layer 712 and the second metal layer 714 are disposed on the surface of the package body 710 such that the first metal layer 712 and the second metal layer 714 are electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting device 720 is electrically connected to the first metal layer 712 and the second metal layer 714. The light emitting device 720 may be the light emitting device 100 or 200 shown in FIGS.

예컨대, 도 1에 도시된 발광 소자(100)의 지지 기판(110)은 제2 금속층(714)에 전기적으로 연결되고, 개방되는 제2 전극층(120)의 부분(P1)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다. For example, the supporting substrate 110 of the light emitting device 100 shown in FIG. 1 is electrically connected to the second metal layer 714, and the portion P1 of the second electrode layer 120, which is opened, And the other side of the wire 730 may be bonded to the first metal layer 712. [

또한 예컨대, 도 2에 도시된 발광 소자(200)의 제1 전극 패드(210)는 제2 금속층(714)에 전기적으로 연결되고, 제2 전극 패드(220)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다. For example, the first electrode pad 210 of the light emitting device 200 shown in FIG. 2 is electrically connected to the second metal layer 714, and the second electrode pad 220 is electrically connected to one side of the wire 730 And the other side of the wire 730 may be bonded to the first metal layer 712.

반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflector 725 is formed on the cavity side wall of the package body 710 so as to direct light emitted from the light emitting element in a predetermined direction. The reflective plate 725 is made of a light reflecting material, and may be, for example, a metal coating or a metal flake.

봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. The encapsulation layer 740 surrounds the light emitting element 720 located in the cavity of the package body 710 to protect the light emitting element 720 from the external environment. The sealing layer 740 is made of a colorless transparent polymer resin material such as epoxy or silicone. The sealing layer 740 may include a phosphor to change the wavelength of light emitted from the light emitting device 720.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 또는 조명 시스템으로 구현될 수 있으며, 예를 들어, 표시 장치는 백라이트 유닛이고, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the display device is a backlight unit, , And a streetlight.

도 12a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 12b는 도 12a에 도시된 표시 장치의 광원 부분의 단면도이다.FIG. 12A shows a display device including a light emitting device package according to the embodiment, and FIG. 12B is a sectional view of a light source portion of the display device shown in FIG. 12A.

도 12a 및 도 12b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.12A and 12B, the display device includes a backlight unit and a liquid crystal display panel 860, a top cover 870, and a fixing member 850.

백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.The backlight unit includes a bottom cover 810, a light emitting module 880 provided on one side of the bottom cover 810, a reflection plate 820 disposed on the front surface of the bottom cover 810, A light guide plate 830 disposed in front of the light guide plate 820 and guiding light emitted from the light emitting module 880 toward the front of the display device and an optical member 840 disposed in front of the light guide plate 30. The liquid crystal display device 860 is disposed in front of the optical member 840. The top cover 870 is provided in front of the liquid crystal display panel 860 and the fixing member 850 is disposed in the bottom cover 810, (870) to fix the bottom cover 810 and the top cover 870 together.

도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.The light guide plate 830 guides the light emitted from the light emitting module 880 to be emitted in the form of a surface light source and the reflection plate 820 disposed behind the light guide plate 830 reflects light emitted from the light emitting module 880 Is reflected in the direction of the light guide plate 830, thereby enhancing light efficiency. However, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 830 or on the front surface of the bottom cover 810 with a highly reflective material . Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

그리고, 도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 scatters the light emitted from the light emitting module 880 and uniformly distributes the light over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

그리고, 광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다.An optical member 840 is provided on the light guide plate 830 to diffuse the light emitted from the light guide plate 830 at a predetermined angle. The optical member 840 allows the light guided by the light guide plate 830 to be uniformly irradiated toward the liquid crystal display panel 860.

광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.As the optical member 840, an optical sheet such as a diffusion sheet, a prism sheet, or a protective sheet may be selectively laminated, or a microlens array may be used. At this time, a plurality of optical sheets may be used, and the optical sheet may be made of a transparent resin such as an acrylic resin, a polyurethane resin, or a silicone resin. It is to be noted that the fluorescent sheet may be included in the prism sheet described above.

그리고, 광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다.A liquid crystal display panel 860 may be provided on the front surface of the optical member 840. Here, it goes without saying that other types of display devices requiring a light source besides the liquid crystal display panel 860 may be provided.

바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 11에 도시된 실시예일 수 있다. A reflection plate 820 is placed on the bottom cover 810 and a light guide plate 830 is placed on the reflection plate 820. Thus, the reflection plate 820 may be in direct contact with the heat radiation member (not shown). The light emitting module 880 includes a light emitting device package 882 and a printed circuit board 881. The light emitting device package 882 is mounted on the printed circuit board 881. Here, the light emitting device package 881 may be the embodiment shown in FIG.

인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.The printed circuit board 881 may be bonded onto the bracket 812. Here, the bracket 812 is made of a material having a high thermal conductivity for dissipating heat in addition to fixing the light emitting device package 882. Although not shown, a heat pad is provided between the bracket 812 and the light emitting device package 882 Thereby facilitating heat transfer. The horizontal portion 812a is supported by the bottom cover 810 and the vertical portion 812b is fixed to the printed circuit board 881 can do.

도 12는 실시예에 따른 발광 소자를 포함하는 조명 장치(900)를 나타낸다. 도 12를 참조하면, 조명장치(900)는 전원 결합부(910), 열발산판(heat sink, 920), 발광 모듈(930), 반사경(reflector, 940), 및 커버 캡(cover cap, 950), 및 렌즈부(960)를 포함한다.12 shows a lighting device 900 including a light emitting device according to an embodiment. 12, the lighting apparatus 900 includes a power coupling unit 910, a heat sink 920, a light emitting module 930, a reflector 940, and a cover cap 950 ), And a lens portion 960.

전원 결합부(910)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(930)에 전원을 공급한다. 열발산판(920)은 측면에 형성되는 열발산핀 통하여 발광 모듈(930)로부터 발생하는 열을 외부로 방출한다. 열발산판(920)의 상단은 전원 결합부(910)의 하단과 스크루 결합된다.The power coupling unit 910 has a screw shape whose upper end is inserted into an external power socket (not shown) and inserted into an external power socket to supply power to the light emitting module 930. The heat dissipating plate 920 discharges heat generated from the light emitting module 930 to the outside through the heat dissipating fin formed on the side surface. And the upper end of the heat dissipating plate 920 is screwed to the lower end of the power coupling portion 910. [

열발산판(920)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(940)이 고정된다. 이때 발광 소자 패키지들은 도 11에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.A light emitting module 940 including light emitting device packages mounted on a circuit board is fixed to a bottom surface of the heat dissipating plate 920. Here, the light emitting device packages may be the light emitting device package according to the embodiment shown in FIG.

조명 장치(900)는 발광 모듈(930) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(932) 및 반사 시트(934) 등을 더 포함할 수 있다. 또한 발광 모듈(930)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.The illumination device 900 may further include an insulation sheet 932 and a reflection sheet 934 for electrically protecting the light emitting module under the light emitting module 930. An optical member that performs various optical functions may be disposed on the path of the light irradiated by the light emitting module 930. [

반사경(940)은 원뿔대 형상으로 열발산판(920)의 하단과 결합하며, 발광 모듈(930)로부터 조사되는 광을 반사시킨다. 커버 캡(950)은 원형의 링 형상을 가지며, 반사경(940) 하단에 결합된다. 렌즈부(960)는 커버 캡(950)에 끼워진다. 도 13에 도시된 조명 장치(900)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.The reflecting mirror 940 is coupled to the lower end of the heat dissipating plate 920 in a frustum shape and reflects light emitted from the light emitting module 930. The cover cap 950 has a circular ring shape and is coupled to the lower end of the reflector 940. The lens portion 960 is fitted in the cover cap 950. The lighting device 900 shown in FIG. 13 may be embedded in a ceiling or a wall of a building and used as a downlight.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

110: 지지 기판 115: 제1 전극층
120: 제2 전극층 122: 반사층
124: 오믹층 130: 발광 구조물
132: 제2 도전형 반도체층 134: 활성층
136: 제1 도전형 반도체층 140: 절연층
150: 재흡수 방지층 160: 러프니스
170: 보호층.110: support substrate 115: first electrode layer
120: second electrode layer 122: reflective layer
124: Ohmic layer 130: Light emitting structure
132: second conductivity type semiconductor layer 134: active layer
136: first conductivity type semiconductor layer 140: insulating layer
150: anti-resorption layer 160: roughness
170: Protective layer.

Claims (6)

제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층된 발광 구조물;
상기 발광 구조물 아래의 상기 제2 도전형 반도체층과 접하는 제2 전극층;
상기 제2 전극층 아래에 배치되고, 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 적어도 하나의 접촉 전극을 가지는 제1 전극층;
상기 제1 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 도전형 전극 사이의 절연층; 및
상기 발광 구조물 상의 재흡수 방지층을 포함하고,
상기 재흡수 방지층은 수직 방향으로 상기 적어도 하나의 접촉 전극과 오버랩되는 발광 소자.A light emitting structure in which a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer are stacked;
A second electrode layer in contact with the second conductive semiconductor layer under the light emitting structure;
A first electrode layer disposed below the second electrode layer, the first electrode layer having the second electrode layer, the second conductivity type semiconductor layer, and at least one contact electrode penetrating the active layer and in contact with the first conductivity type semiconductor layer;
An insulating layer between each of the first electrode layer, the second conductivity type semiconductor layer, and the active layer and the first conductive type electrode; And
And a re-absorption preventing layer on the light emitting structure,
Wherein the re-absorption preventing layer overlaps the at least one contact electrode in the vertical direction. 제1항에 있어서,
상기 제2 전극층 아래에 배치되는 지지 기판을 더 포함하며,
상기 제1 전극층은,
상기 지지 기판과 접하는 하부 전극층; 및
상기 하부 전극층으로부터 분기하는 상기 적어도 하나의 접촉 전극을 포함하는 발광 소자.The method according to claim 1,
And a support substrate disposed below the second electrode layer,
Wherein the first electrode layer comprises a first electrode layer,
A lower electrode layer in contact with the supporting substrate; And
And the at least one contact electrode branched from the lower electrode layer. 제1항에 있어서,
상기 발광 구조물의 측면 상에 배치되는 보호층을 더 포함하는 발광 소자.The method according to claim 1,
And a protective layer disposed on a side surface of the light emitting structure. 제1항에 있어서, 상기 재흡수 방지층은,
Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al, 및 이들의 합금 또는 고용체로부터 선택되는 적어도 하나로 이루어지는 발광 소자.The absorbent article according to claim 1, wherein the anti-
At least one selected from the group consisting of Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al and alloys or solid solutions thereof. 제1항에 있어서,
상기 제1 전극층은 상면 일부가 상기 발광 구조물로부터 개방되며,
상기 개방된 상면에 형성되는 제1 전극 패드를 더 포함하는 발광 소자.The method according to claim 1,
A part of the upper surface of the first electrode layer is opened from the light emitting structure,
And a first electrode pad formed on the open upper surface. 제1항에 있어서,
상기 제2 전극층은 상면 일부가 상기 발광 구조물로부터 개방되며,
상기 개방된 상면에 형성되는 제2 전극 패드를 더 포함하는 발광 소자.The method according to claim 1,
A part of the upper surface of the second electrode layer is opened from the light emitting structure,
And a second electrode pad formed on the open upper surface.
KR1020100102333A 2010-10-20 2010-10-20 A light emitting device KR101663192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102333A KR101663192B1 (en) 2010-10-20 2010-10-20 A light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102333A KR101663192B1 (en) 2010-10-20 2010-10-20 A light emitting device

Publications (2)

Publication Number Publication Date
KR20120040855A KR20120040855A (en) 2012-04-30
KR101663192B1 true KR101663192B1 (en) 2016-10-06

Family

ID=46140606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102333A KR101663192B1 (en) 2010-10-20 2010-10-20 A light emitting device

Country Status (1)

Country Link
KR (1) KR101663192B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902398B1 (en) * 2012-06-12 2018-10-01 엘지이노텍 주식회사 Light emitting device and lighting system including the device
KR101941032B1 (en) * 2012-07-05 2019-01-22 엘지이노텍 주식회사 Light emitting device
KR102181429B1 (en) * 2014-06-11 2020-11-23 엘지이노텍 주식회사 Light emitting device and lighting system
KR102378952B1 (en) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986518B1 (en) * 2008-06-16 2010-10-07 엘지이노텍 주식회사 Semiconductor light emitting device
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8809893B2 (en) * 2008-11-14 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Also Published As

Publication number Publication date
KR20120040855A (en) 2012-04-30

Similar Documents

Publication Publication Date Title
US8766287B2 (en) Light emitting device, light emitting device package, and lighting device with the same
US9640726B2 (en) Light emitting device and light emitting device package thereof
US8723213B2 (en) Light emitting device and light emitting device package
US8232577B2 (en) Light emitting device
KR101799451B1 (en) A light emitting device
US8269226B2 (en) Light emitting device, and light emitting device package
US9537056B2 (en) Light emitting device
TWI553904B (en) Light emitting device and light emitting device package
US8624270B2 (en) Device having a plurality of light emitting structures bonded by adhesive layers and light emitting device package having the same
JP2011233897A (en) Light emitting device and light emitting device package
US8426883B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101799450B1 (en) A light emitting device and a light emitting device package
KR101663192B1 (en) A light emitting device
KR101880445B1 (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101865919B1 (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101776302B1 (en) Light emitting device and light emitting device package
KR101679760B1 (en) A light emitting device
KR101904323B1 (en) A light emitting device and a light emitting device package
KR101762325B1 (en) A light emitting device
KR20120042339A (en) A light emitting device
KR101692508B1 (en) A light emitting device
KR101824885B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right