KR101657631B1 - 발광 소자 - Google Patents
발광 소자 Download PDFInfo
- Publication number
- KR101657631B1 KR101657631B1 KR1020100081601A KR20100081601A KR101657631B1 KR 101657631 B1 KR101657631 B1 KR 101657631B1 KR 1020100081601 A KR1020100081601 A KR 1020100081601A KR 20100081601 A KR20100081601 A KR 20100081601A KR 101657631 B1 KR101657631 B1 KR 101657631B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- electrode layer
- electrode
- via hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 9
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시예는 발광 소자에 관한 것이다.
실시예에 따른 발광 소자는, 제1 전극층, 제1 전극층 상에 형성된 제2 전극층, 제2 전극층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성된 제1 반도체층, 및 패시베이션층을 포함하고, 제1 전극층은, 제2 전극층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 패시베이션층은, 제1 전극층과 제2 전극층 사이, 및 비아홀의 측벽에 형성되어 제1 전극층이 제2 전극층, 제2 반도체층, 및 활성층과 절연되도록 형성되고, 제1 반도체층은, 비아홀의 상부 영역에 배치된다.
실시예에 따른 발광 소자는, 제1 전극층, 제1 전극층 상에 형성된 제2 전극층, 제2 전극층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성된 제1 반도체층, 및 패시베이션층을 포함하고, 제1 전극층은, 제2 전극층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 패시베이션층은, 제1 전극층과 제2 전극층 사이, 및 비아홀의 측벽에 형성되어 제1 전극층이 제2 전극층, 제2 반도체층, 및 활성층과 절연되도록 형성되고, 제1 반도체층은, 비아홀의 상부 영역에 배치된다.
Description
실시예는 발광 소자에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
도 1은 비아 형태(via type)의 전극 구조를 가진 기존의 발광 다이오드(100)의 구조를 나타낸 도면이다.
도 1을 참조하면, 기존의 발광 다이오드(100)는 기판(110), n형 전극층(120), 비아홀(121), 절연층(130), p형 전극층(140), 전극패드(141), p형 반도체층(150), n형 반도체층(160), 및 활성층(170) 등으로 구성된다.
도 1에 도시된 비아 형태(via type)의 전극 구조를 가진 기존의 발광 다이오드(100)는 비아홀(121, 122, 123) 주변부에 전류가 집중되기 때문에 발광 분포가 고르지 않다. 이에, LED 소자의 효율성과 신뢰성이 낮은 문제가 있다. 이에 따라, 비아 형태(via type)의 전극 구조를 가진 발광 다이오드의 경우 비아홀로 전류가 집중되는 현상에 대한 해결 방안이 필요하다.
실시예는, 전류 퍼짐 현상이 개선된 발광 소자를 제공하는 것에 목적이 있다.
실시예는, 발광 분포가 더욱 균일해지도록 개선된 발광 소자를 제공하는 것에 목적이 있다.
일 실시예에 따른 발광 소자는, 제1 전극층; 제1 전극층 상에 형성된 제2 전극층; 제2 전극층 상에 형성된 제2 반도체층; 제2 반도체층 상에 형성된 활성층; 활성층 상에 형성된 제1 반도체층; 및 패시베이션층을 포함하고, 제1 전극층은, 제2 전극층, 제2 반도체층 및 활성층을 관통하여, 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고, 패시베이션층은, 제1 전극층과 제2 전극층 사이, 및 비아홀의 측벽의 일부에 형성되어 제1 전극층이 제2 전극층, 제2 반도체층, 및 활성층과 절연되도록 형성되고, 제1 반도체층은, 비아홀의 상부 영역에 배치된다.
제1 반도체층보다 낮은 도핑 농도를 갖는 하나 이상의 로우 도핑층을 포함할 수 있다.
제1 반도체층보다 낮은 도핑 농도를 갖는 하나 이상의 로우 도핑층을 포함할 수 있다.
제 1 반도체층은 로우 도핑층 상부 영역에 하나 이상의 홀을 포함할 수 있고, 하나 이상의 홀은 SiO2 로 채워질 수 있다.
실시예에 따르면, 전류 퍼짐 현상이 개선된 발광 소자를 제공할 수 있다.
실시예에 따르면, 발광 분포가 더욱 균일해지도록 개선된 발광 소자를 제공할 수 있다.
도 1은 기존의 발광 소자를 나타낸 단면도.
도 2는 제1 실시예에 따른 발광 소자의 단면을 도시한 도면.
도 3은 제2 실시예에 따른 발광 소자의 단면을 도시한 도면.
도 4a 내지 도4c 는 기존의 발광 소자, 제1 실시예에 따른 발광 소자, 및 제2 실시예에 따른 발광 소자의 전류 분포를 시물레이션한 결과를 나타낸 도면.
도 2는 제1 실시예에 따른 발광 소자의 단면을 도시한 도면.
도 3은 제2 실시예에 따른 발광 소자의 단면을 도시한 도면.
도 4a 내지 도4c 는 기존의 발광 소자, 제1 실시예에 따른 발광 소자, 및 제2 실시예에 따른 발광 소자의 전류 분포를 시물레이션한 결과를 나타낸 도면.
이하 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 단, 첨부된 도면은 실시예의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
[제1
실시예
]
도 2 는 제 1 실시예의 따른 발광 소자(200)의 단면을 도시한 도면이다.
도 2 를 참조하면, 제 1 실시예의 발광 소자(200)는 도전성 기판(110), 제 1 전극층(120), 하나 이상의 비아홀(121), 패시베이션층(130), 제 2 전극층(140), 전극패드(141), 제 2 반도체층(150), 제 1 반도체층(160), 활성층(170) 및 로우 도핑층(low doped layer)(105) 를 포함한다.
도전성 기판(110)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나 이상을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(110)은 Si와 Al의 합금 형태의 물질로 이루어진 것일 수 있다.
제1 전극층(120)은 도전성 기판(110) 상에 형성되어 있다. 여기서, 제1 전극층(120)은 n형 전극층일 수 있다.
제1 전극층(120)은 하나 이상의 비아홀(121)을 포함할 수 있다. 비아홀(121)은 제1 전극층(120)으로부터 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통할 수 있다. 제 1 전극층(12) 은 제1 반도체층(160)의 일정 영역까지 돌출되도록 형성된 것일 수 있다.
이에 따라, 제1 전극층(120)은, 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통하고, 제1 반도체층(160)의 일정 영역까지 돌출된 비아홀(121)을 통해 제1 반도체층(160)과 전기적으로 연결될 수 있다. 이때, 제1 반도체층(160)은 비아홀(121)의 상부면과 접촉할 수 있다.
페시베이션층(130)은, 제1 전극층(120)이 도전성 기판(110) 및 제1 반도체층(160)을 제외한 다른 층과는 전기적으로 절연되도록 제1 전극층(120) 및 비아홀(121) 상에 형성될 수 있다. 보다 구체적으로, 패시베이션층(130)은 제1 전극층(120)과 제2 전극층(140) 사이, 그리고 비아홀(121)의 측벽에 형성되어, 제1 전극층(120)을 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)과 전기적으로 절연시킬 수 있다. 또한, 패시베이션층(130)은 제1 반도체층(160)으로 돌출된 영역의 측벽에도 형성될 수 있다.
제2 전극층(140)은 패시베이션층(130) 상에 형성될 수 있다. 물론, 비아홀(121)이 관통하는 일부 영역들에서는 제2 전극층(140)이 존재하지 않는다. 이러한 제2 전극층(140)은 p형 전극층일 수 있다.
제2 전극층(140)은 제2 반도체층(150)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 제2 전극층(140)에 연결하기 위한 전극패드(141)가 형성될 수 있다. 이러한 노출 영역 상에는 제2 반도체층(150), 활성층(170), 제1 반도체층(160), 로우 도핑층(105)이 형성되어 있지 않다. 또한, 전극패드(141)는 도 2 에 도시된 바와 같이, 발광 소자(200)의 모서리에 형성될 수 있는데, 이는 발광 소자(200)의 발광 면적을 최대화하기 위해서이다.
제2 전극층(140)은 Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 투명 전도성 산화물을 포함하는 물질로 이루어지는 것일 수 있다. 이는, 제2 전극층(140)이 제2 반도체층(150)과 전기적으로 접촉하기 때문에 제2 반도체층(150)의 접촉 저항을 최소화하는 특성을 가지는 동시에 활성층(170)에서 생성된 빛을 반사시켜 외부로 향하게 함으로써 발광 효율을 높이기 위해서이다.
제2 반도체층(150)은 제2 전극층(140) 상에 형성되고, 활성층(170)은 제2 반도체층(150) 상에 형성되며, 제1 반도체층(160)은 활성층(170) 상에 형성될 수 있다. 이때, 제1 반도체층(160)은 n형 질화물 반도체층이고, 제2 반도체층(150)은 p형 질화물 반도체층일 수 있다.
활성층(170)은 제1 반도체층(160) 및 제2 반도체층(150)을 구성하는 물질에 따라 다른 물질을 선택하여 형성될 수 있다. 즉, 활성층(170)은 전자 및 전공의 재결합(recombination)에 따른 에너지를 빛으로 변환하여 방출하는 층이므로, 제1 반도체층(160) 및 제2 반도체층(150)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
로우 도핑층(low doped layer)(105)은 제1 반도체층(160)의 내부에 형성되며, 그 내부 영역 중 비아홀(121)의 상부 영역에 형성될 수 있다. 또한, 제1 반도체층(160) 내에 한 곳 또는 여러 곳에 위치할 수 있으며, 층이 균일하지 않게 형성되더라도 무방하다. 비아홀(121) 과 로우 도핑층(low doped layer)(105)은 서로 맞닿아 있을 수도 있고, 약간의 간격을 두고 형성될 수도 있다. 또한, 로우 도핑층(low doped layer)(105) 은 비아홀(121) 전체가 아닌 일부만을 덮도록 형성될 수도 있다.
이러한 로우 도핑층(low doped layer)(105)은 제1 반도체층(160)보다 낮은 도핑 농도를 갖는 것이 바람직하다. 더욱 바람직하게는 실리콘 도핑(Si doping)을 통해 주변의 제1 반도체층(160)보다 2/3이하의 도핑 농도를 가진 것일 수 있다.
제1 반도체층(160)은 도핑 농도의 차이에 따라 로우 도핑층(low doped layer)(105)에 비해 전기 전도도가 상대적으로 높다. 이에 따라, 로우 도핑층(low doped layer)(105)은 전도도가 상대적으로 높은 제1 반도체층(160)(로우 도핑층(low doped layer)(105)의 하부)으로 전자가 균일하게 퍼지도록 하여, 비아홀(121) 주위에만 집중되는 전류가 측면으로 퍼질 수 있도록 할 수 있다.
이와 같이, 제1 반도체층(160)의 내부 영역 가운데 비아홀(121)의 가까운 위치에 로우 도핑층(low doped layer)(105)이 형성되면, 비아홀(121)을 통해 주입되는 전류가 측면으로 균일하게 퍼질 수 있게 되어, 비아홀(121) 주위에만 전류가 집중되는 현상을 완화시켜 줄 수 있다.
[제2
실시예
]
도 3a 는 제2 실시예에 따른 발광 소자(300)의 단면을 나타낸 도면이다. 도 3b 는 변형예에 따른 발광 소자(300)의 단면을 나타낸 도면이다.
먼저, 도 3a 을 참조하면, 제 2 실시예의 발광 소자(300)는 도전성 기판(110), 제 1 전극층(120), 하나 이상의 비아홀(121), 패시베이션층(130), 제 2 전극층(140), 전극패드(141), 제 2 반도체층(150), 제 1 반도체층(160), 활성층(170), 로우 도핑층(low doped layer)(105), 및 하나 이상의 홀(180) 를 포함한다.
도전성 기판(110)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나 이상을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(110)은 Si와 Al의 합금 형태의 물질로 이루어진 것일 수 있다.
제1 전극층(120)은 도전성 기판(110) 상에 형성되어 있다. 여기서, 제1 전극층(120)은 n형 전극층일 수 있다.
제1 전극층(120)은 하나 이상의 비아홀(121)을 포함할 수 있다. 비아홀(121)은 제1 전극층(120)으로부터 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통하고, 제1 반도체층(160)의 일정 영역까지 돌출되도록 형성된 것일 수 있다.
이에 따라, 제1 전극층(120)은, 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)을 관통하고, 제1 반도체층(160)의 일정 영역까지 돌출된 비아홀(121)을 통해 제1 반도체층(160)과 전기적으로 연결될 수 있다. 이때, 제1 반도체층(160)은 비아홀(121)의 상부면과 접촉할 수 있다.
패시베이션층(130)은, 제1 전극층(120)이 도전성 기판(110) 및 제1 반도체층(160)을 제외한 다른 층과는 전기적으로 절연되도록 제1 전극층(120) 및 비아홀(121) 상에 형성될 수 있다. 보다 구체적으로, 패시베이션층(130)은 제1 전극층(120)과 제2 전극층(140) 사이, 그리고 비아홀(121)의 측벽에 형성되어, 제1 전극층(120)을 제2 전극층(140), 제2 반도체층(150), 및 활성층(170)과 전기적으로 절연시킬 수 있다. 또한, 패시베이션층(130)은 제1 반도체층(160)으로 돌출된 영역의 측벽에도 형성될 수 있다.
제2 전극층(140)은 패시베이션층(130) 상에 형성될 수 있다. 물론, 비아홀(121)이 관통하는 일부 영역들에서는 제2 전극층(140)이 존재하지 않는다. 이러한 제2 전극층(140)은 p형 전극층일 수 있다.
제2 전극층(140)은 제2 반도체층(150)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 제2 전극층(140)에 연결하기 위한 전극패드(141)가 형성될 수 있다. 이러한 노출 영역 상에는 제2 반도체층(150), 활성층(170), 제1 반도체층(160), 로우 도핑층(380)이 형성되어 있지 않다. 또한, 전극패드(141)는 제1 실시예의 전극패드(141)와 같이, 발광 소자(300)의 모서리에 형성될 수 있는데, 이는 발광 소자(300)의 발광 면적을 최대화하기 위해서이다.
제2 전극층(140)은 Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 투명 전도성 산화물을 포함하는 물질로 이루어지는 것일 수 있다. 이는, 제2 전극층(140)이 제2 반도체층(150)과 전기적으로 접촉하기 때문에 제2 반도체층(150)의 접촉 저항을 최소화하는 특성을 가지는 동시에 활성층(170)에서 생성된 빛을 반사시켜 외부로 향하게 함으로써 발광 효율을 높이기 위해서이다.
제2 반도체층(150)은 제2 전극층(140) 상에 형성되고, 활성층(170)은 제2 반도체층(150) 상에 형성되며, 제1 반도체층(160)은 활성층(170) 상에 형성될 수 있다. 이때, 제1 반도체층(160)은 n형 질화물 반도체층이고, 제2 반도체층(150)은 p형 질화물 반도체층일 수 있다.
활성층(170)은 제1 반도체층(160) 및 제2 반도체층(150)을 구성하는 물질에 따라 다른 물질을 선택하여 형성될 수 있다. 즉, 활성층(170)은 전자 및 전공의 재결합(recombination)에 따른 에너지를 빛으로 변환하여 방출하는 층이므로, 제1 반도체층(160) 및 제2 반도체층(150)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
로우 도핑층(low doped layer)(105)은 제1 반도체층(160)의 내부에 형성되며, 그 내부 영역 중 비아홀(121)의 상부 영역에 형성될 수 있다. 또한, 제1 반도체층(160) 내에 한 곳 또는 여러 곳에 위치할 수 있으며, 층이 균일하지 않게 형성되더라도 무방하다. 비아홀(121) 과 로우 도핑층(low doped layer)(105)은 서로 맞닿아 있을 수도 있고, 약간의 간격을 두고 형성될 수도 있다. 또한, 로우 도핑층(low doped layer)(105) 은 비아홀(121) 전체가 아닌 일부만을 덮도록 형성될 수도 있다.
이러한 로우 도핑층(low doped layer)(105)은 제1 반도체층(160)보다 낮은 도핑 농도를 갖는 것이 바람직하다. 더욱 바람직하게는 실리콘 도핑(Si doping)을 통해 주변의 제1 반도체층(160)보다 2/3이하의 도핑 농도를 가진 것일 수 있다.
제1 반도체층(160)은 도핑 농도의 차이에 따라 로우 도핑층(low doped layer)(105)에 비해 전기 전도도가 상대적으로 높다. 이에 따라, 로우 도핑층(low doped layer)(105)은 전도도가 상대적으로 높은 제1 반도체층(160)(로우 도핑층(low doped layer)(105)의 하부)으로 전자가 균일하게 퍼지도록 하여, 비아홀(121) 주위에만 집중되는 전류가 측면으로 퍼질 수 있도록 할 수 있다.
이와 같이, 제1 반도체층(160)의 내부 영역 가운데 비아홀(121)의 가까운 위치에 로우 도핑층(low doped layer)(105)이 형성되면, 비아홀(121)을 통해 주입되는 전류가 측면으로 균일하게 퍼질 수 있게 되어, 비아홀(121) 주위에만 전류가 집중되는 현상을 완화시켜 줄 수 있다.
제1 반도체층(160) 상단에 위치한 하나 이상의 홀(180)에 의하여 로우 도핑층(low doped layer)(105)으로부터 올라온 전류는 상단에 뚫은 하나 이상의 홀(180) 외곽까지 퍼지게 되어, 전류의 흐름을 좋게 할 수 있다.
하나 이상의 홀(180) 은 아래에 위치한 하나 이상의 비아홀(121) 과 두께 방향으로 정렬될 수도 있다. 홀(180) 의 개수와 비아홀(121) 의 개수가 반드시 일치할 필요는 없다.
도 3b 을 참조하면, 변형예의 발광 소자(300)는 도전성 기판(110), 제 1 전극층(120), 하나 이상의 비아홀(121), 패시베이션층(130), 제 2 전극층(140), 전극패드(141), 제 2 반도체층(150), 제 1 반도체층(160), 활성층(170), 로우 도핑층(low doped layer)(105), 및 SiO2 홀 (190) 를 포함한다.
제 1 반도체층(160) 의 홀이 SiO2 로 채워짐으로써, 광 추출효율을 증대될 수 있다.
도 4a 내지 도4c 는 각각 기존의 발광 소자, 제1 실시예에 따른 발광 소자, 및 제2 실시예에 따른 발광 소자의 전류 분포를 시물레이션한 결과를 나타낸 도면이다.
시뮬레이션은 1 m2 의 면적을 기준으로 한 것이며, 각 시뮬레이션 별로 발광 소자의 전류밀도 표준편차를 측정하였다.
도 4a 를 참조하면, 기존의 발광 소자의 경우 비아홀 근처의 전류 밀도가 높은 것을 알 수 있다. 또한, 전류밀도의 표준 편차는 5.34 (A/cm2) 로 측정된다.
도 4b 를 참조하면, 제1 실시예에 따른 발광 소자, 즉 로우 도핑층을 포함한 발광 소자에서 비아홀 근처의 전류 밀도가 로우 도핑층을 포함하지 않은 기존의 발광 소자에 비하여 낮아진 것을 알 수 있다. 즉, 전류가 비아홀 근처로 퍼지게 되어, 전류의 흐름이 개선되었다는 것을 알 수 있다. 전류 밀도의 표준 편차는 3.5 (A/cm2) 으로 측정된다.
도 4c 를 참조하면, 제2 실시예에 따른 발광 소자, 즉 로우 도핑층 및 제 1 반도체층에 홀을 포함한 발광 소자에서 전류 밀도가 더 개선되는 것을 알 수 있다. 전류 밀도의 표준 편차는 2.9 (A/cm2) 으로 측정된다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200, 300: 발광 소자
110: 도전성 기판
120: 제1 전극층
121: 비아홀
140: 제2 전극층
141: 전극패드
160: 제1 반도체층
150: 제2 반도체층
170: 활성층
130: 패시베이션층
105: 로우 도핑층
180: 홀
190: SiO2
110: 도전성 기판
120: 제1 전극층
121: 비아홀
140: 제2 전극층
141: 전극패드
160: 제1 반도체층
150: 제2 반도체층
170: 활성층
130: 패시베이션층
105: 로우 도핑층
180: 홀
190: SiO2
Claims (13)
- 제1 전극층;
상기 제1 전극층 상에 형성된 제2 전극층;
상기 제2 전극층 상에 형성된 제2 반도체층;
상기 제2 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 제1 반도체층; 및
패시베이션층을 포함하고,
상기 제1 전극층은, 상기 제2 전극층, 상기 제2 반도체층 및 상기 활성층을 관통하여, 상기 제1 반도체층과 전기적으로 연결되도록 형성된 하나 이상의 비아홀을 포함하고,
상기 패시베이션층은, 상기 제1 전극층과 상기 제2 전극층 사이, 및 상기 비아홀의 측벽에 형성되어 상기 제1 전극층이 상기 제2 전극층, 상기 제2 반도체층, 및 상기 활성층과 절연되도록 배치되고,
상기 제1 반도체층은, 상기 비아홀의 상부 영역에 배치되고,
상기 제1 반도체층보다 낮은 도핑 농도를 갖는 하나 이상의 로우 도핑층을 포함하며,
상기 제1 반도체층은 상기 로우 도핑층 상부 영역에 하나 이상의 홀을 포함하고,
상기 하나 이상의 홀은 하부에 위치한 상기 하나 이상의 비아홀과 두께 방향으로 정렬되어, 상기 로우 도핑층으로부터 올라온 전류를 외곽으로 퍼지게 하는, 발광 소자. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 하나 이상의 홀은 SiO2 로 채워진, 발광 소자. - 삭제
- 제 1 항에 있어서,
상기 제2 전극층은 상기 제2 반도체층과 계면을 이루는 표면 중 일부가 노출된 영역을 하나 이상 구비하고,
상기 제2 전극층의 노출된 영역 상에 형성된 전극 패드부를 더 포함하는, 발광 소자. - 제 1 항에 있어서,
상기 로우 도핑층은 상기 제1 반도체층의 도핑 농도보다 2/3 이하의 농도로 도핑된, 발광 소자. - 제 1 항에 있어서,
상기 로우 도핑층과 상기 하나 이상의 비아홀 중 적어도 일부가 서로 접촉되는, 발광 소자. - 제 1 항에 있어서,
상기 로우 도핑층과 상기 하나 이상의 홀 중 적어도 일부가 서로 접촉되는, 발광 소자. - 제 1 항에 있어서,
상기 제1 전극층 하면에 배치된 도전성 기판을 더 포함하는, 발광 소자. - 제 10 항에 있어서,
상기 도전성 기판은, Au, Ni, Al, Cu, W, Si, Se, 및 GaAs 중 어느 하나 혹은 둘 이상의 조합으로 이루어진, 발광 소자. - 제 1 항에 있어서,
상기 제 1 반도체층은 n 형 반도체층이고, 상기 제 2 반도체층은 p 형 반도체층인, 발광 소자. - 제 1 항에 있어서,
상기 제2 전극층은 Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 투명 전도성 산화물을 포함하는 물질 중 적어도 하나 이상을 포함하는, 발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100081601A KR101657631B1 (ko) | 2010-08-23 | 2010-08-23 | 발광 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100081601A KR101657631B1 (ko) | 2010-08-23 | 2010-08-23 | 발광 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120018637A KR20120018637A (ko) | 2012-03-05 |
| KR101657631B1 true KR101657631B1 (ko) | 2016-09-19 |
Family
ID=46127848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100081601A KR101657631B1 (ko) | 2010-08-23 | 2010-08-23 | 발광 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101657631B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024222A (ja) * | 1999-07-06 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
| JP2008529271A (ja) * | 2005-01-24 | 2008-07-31 | クリー インコーポレイテッド | 電流閉じ込め構造および粗面処理を有するｌｅｄ |
| KR100891761B1 (ko) * | 2007-10-19 | 2009-04-07 | 삼성전기주식회사 | 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100836132B1 (ko) * | 2006-10-20 | 2008-06-09 | 삼성전기주식회사 | 질화물계 반도체 발광다이오드 |
-
2010
- 2010-08-23 KR KR1020100081601A patent/KR101657631B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024222A (ja) * | 1999-07-06 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
| JP2008529271A (ja) * | 2005-01-24 | 2008-07-31 | クリー インコーポレイテッド | 電流閉じ込め構造および粗面処理を有するｌｅｄ |
| KR100891761B1 (ko) * | 2007-10-19 | 2009-04-07 | 삼성전기주식회사 | 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120018637A (ko) | 2012-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101761385B1 (ko) | 발광 소자 | |
| KR102031967B1 (ko) | 발광 소자 패키지 | |
| JP5256101B2 (ja) | 半導体発光素子 | |
| KR101150861B1 (ko) | 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 | |
| KR20120086876A (ko) | 발광 소자 | |
| KR102075147B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20160051394A (ko) | 발광소자 및 조명시스템 | |
| KR101793276B1 (ko) | 발광 소자 | |
| TWI591849B (zh) | 半導體發光結構及其半導體封裝結構 | |
| KR20130007127A (ko) | 반도체 발광 소자 패키지 | |
| CN215578550U (zh) | Led芯片结构 | |
| TWI536605B (zh) | 發光二極體 | |
| KR101657631B1 (ko) | 발광 소자 | |
| KR101761386B1 (ko) | 발광 소자 | |
| CN106784176B (zh) | 一种发光效率高的led芯片及其制作方法 | |
| TW201642497A (zh) | 半導體發光結構及其製造方法 | |
| CN204538077U (zh) | Led芯片及使用该led芯片的发光装置 | |
| CN209859970U (zh) | 一种发光二极管及灯具 | |
| KR102075059B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20120006348A (ko) | 발광소자 | |
| KR20160100568A (ko) | 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템 | |
| US8729572B2 (en) | Light emitting diode package having a voltage stabilizing module consisting of two doping layers | |
| CN216902991U (zh) | 一种发光二极管和发光装置 | |
| CN103594591A (zh) | 具有透明电极的倒装发光二极管的制造方法 | |
| CN202034407U (zh) | Led芯片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |