KR101651723B1 - 도전 시트 및 터치 패널 - Google Patents

도전 시트 및 터치 패널 Download PDF

Info

Publication number
KR101651723B1
KR101651723B1 KR1020137033125A KR20137033125A KR101651723B1 KR 101651723 B1 KR101651723 B1 KR 101651723B1 KR 1020137033125 A KR1020137033125 A KR 1020137033125A KR 20137033125 A KR20137033125 A KR 20137033125A KR 101651723 B1 KR101651723 B1 KR 101651723B1
Authority
KR
South Korea
Prior art keywords
conductive
gratings
patterns
conductive patterns
conductive sheet
Prior art date
Application number
KR1020137033125A
Other languages
English (en)
Other versions
KR20140043086A (ko
Inventor
다다시 구리키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140043086A publication Critical patent/KR20140043086A/ko
Application granted granted Critical
Publication of KR101651723B1 publication Critical patent/KR101651723B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/169—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated pointing device, e.g. trackball in the palm rest area, mini-joystick integrated between keyboard keys, touch pads or touch stripes
    • G06F1/1692—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated pointing device, e.g. trackball in the palm rest area, mini-joystick integrated between keyboard keys, touch pads or touch stripes the I/O peripheral being a secondary touch screen used as control interface, e.g. virtual buttons or sliders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은 도전 시트 및 터치 패널에 관련된다. 제 1 도전 패턴 (18A) 및 제 2 도전 패턴 (18B) 둘다는 복수의 제 1 격자들 (22a) 및 이 제 1 격자들 (22a) 의 크기보다 더 큰 크기를 갖는 복수의 제 2 격자들 (22b) 의 조합으로부터 구성된다. 제 1 도전 패턴 (18A) 중에서, 제 2 도전 패턴 (18B) 에 대면하는 부분은 복수의 제 2 격자들 (22b) 로부터 구성되고, 제 2 도전 패턴 (18B) 중에서, 제 1 도전 패턴 (18A) 에 대면하는 부분은 복수의 제 2 격자들 (22b) 로부터 구성되며, 상면에서 보았을 때에, 제 1 도전 패턴 (18A) 및 제 2 도전 패턴 (18B) 이 대면하고 있는 부분들은, 복수의 제 1 격자들 (22a) 을 조합하는 형태를 갖는다.

Description

도전 시트 및 터치 패널{CONDUCTIVE SHEET AND TOUCH PANEL}
본 발명은 도전 시트 및 터치 패널에 관한 것이며, 예를 들어 투영형 정전용량방식 (projected capacitive) 터치 패널에 사용하기에 적합한 도전 시트 및 터치 패널에 관한 것이다.
금속 세선들을 포함하는 투명 도전 시트들에 대해, 미국 특허 출원 공개 제2004/0229028호, 국제 공개 제2006/001461호 등에 개시된 바와 같이 연구가 계속되고 있다.
최근에 터치 패널들이 주목받고 있다. 터치 패널은 현재 PDA들 (Personal Digital Assistants) 및 모바일 전화기들과 같은 소형 디바이스들에 주로 사용되고 있지만, 퍼스널 컴퓨터 디스플레이들과 같은 대형 디바이스들에 사용되는 것이 기대되고 있다.
종래의 터치 패널용 전극은 ITO (인듐 주석 산화물) 로 구성되므로, 높은 저항을 가진다. 그리하여, 상기 미래의 동향에 있어서 종래의 전극이 대형 디바이스에 사용되는 경우, 큰 크기의 터치 패널은 전극들 간의 전류 전달 속도가 낮고, 이에 따라 낮은 응답 속도 (손가락 접촉과 터치 위치 검출 사이의 긴 시간) 를 발현한다.
금속의 세선들 (금속 세선들) 로 이루어진 다수의 격자들을 배열하여 저하된 표면 저항을 갖는 전극을 형성할 수 있다. 금속 세선들의 전극을 사용한 터치 패널들은, 일본 공개특허 공보 평5-224818호, 국제 공개 제1995/27334호, 미국 특허 출원 공개 제2004/0239650호, 미국 특허 제7202859호, 국제 공개 제1997/18508호, 일본 공개특허 공보 제2003-099185호, 국제 공개 제2005/121940호 등으로부터 공지되어 있다.
일본 공개특허 공보 평5-224818호와 같은 상기 문헌들에 기재된 바와 같이 금속 세선들이 불투명한 재료로 구성되기 때문에 금속 세선들의 터치 패널 전극은 투명성 및 시인성에 대해 문제가 있다.
이러한 문제를 감안하여, 본 발명의 목적은, 잘 시인되지 않는 금속 세선들의 패턴을 포함하는 전극을 가지며, 높은 투명성, 높은 시인성 및 향상된 검출 감도를 가질 수 있는, 도전 시트 및 터치 패널을 제공하는 것이다.
[1] 본 발명의 제 1 양태에 따른 도전 시트는 일 방향으로 배열된 복수의 도전 패턴들을 포함한다. 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함하고, 제 1 격자들 및 제 2 격자들은 금속 세선들로 구성되고, 제 2 격자들은 제 1 격자들보다 더 크다. 제 2 격자들을 포함하는 제 2 격자부들이 일 방향으로 배열되고, 제 1 격자들을 포함하는 제 1 격자부들이 일 방향에 대략 직교하는 방향으로 미리결정된 간격들로 배열되고, 제 1 격자부들은 제 2 격자부들과 접속되지 않는다.
도전 패턴들 각각이 금속 세선들로 구성된 제 1 격자들 및 더 큰 제 2 격자들의 조합을 포함하기 때문에, 도전 시트는 잘 시인되지 않는 금속 세선들의 패턴들을 포함하는 전극들을 가지며, 높은 투명성, 및 높은 시인성을 가질 수 있다. 또한, 예를 들어, 제 2 격자부는 전극들을 접속시키는 접속부로서 사용될 수 있고, 제 1 격자들은 더미 패턴으로서 사용될 수 있다. 그리하여, 도전 시트는 다양한 용도들 (예컨대 터치 패널) 에 적응될 수 있다.
[2] 제 1 양태에 있어서, 제 1 격자부들 각각은 일 방향으로 배열된 2개 이상의 제 1 격자들을 포함할 수도 있다.
[3] 제 1 양태에 있어서, 제 1 격자부들 각각은 제 1 격자의 코너를 포함하는 L 형상 패턴을 포함할 수도 있다.
[4] 제 1 양태에 있어서, 제 1 격자부들 각각은 제 1 격자의 코너를 포함하는 십자 형상 (cross-shaped) 패턴을 포함할 수도 있다.
[5] 본 발명의 제 2 양태에 따른 도전 시트는 일 방향으로 배열된 복수의 도전 패턴들을 포함한다. 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함하고, 제 1 격자들 및 제 2 격자들은 금속 세선들로 구성되고, 제 2 격자들은 제 1 격자들보다 더 크다. 제 1 격자들을 포함하는 제 1 격자부들 및 제 2 격자들을 포함하는 제 2 격자부들이 전기적으로 접속되며, 일 방향에 대략 직교하는 방향으로 교대로 배열된다. 일 방향에 있어서 제 1 격자부의 길이는 제 2 격자부의 길이와 대략 동일하다.
도전 패턴들 각각이 금속 세선들로 구성된 제 1 격자들 및 더 큰 제 2 격자들의 조합을 포함하기 때문에, 금속 세선들의 패턴들을 포함하는 전극들을 갖는 도전 시트가 높은 투명성 및 높은 시인성을 발현할 수 있다. 또한, 제 1 격자부는 전극으로서 사용될 수 있고, 제 2 격자부는 접속부로서 사용될 수 있다. 게다가, 일 방향에 있어서 제 1 격자부의 길이가 제 2 격자부의 길이와 대략 동일하기 때문에, 도전 시트는 우수한 도전성 및 향상된 검출 감도를 가질 수 있다.
[6] 제 2 양태에 있어서, 일 방향에 대략 직교하는 방향에 있어서의 제 1 격자부의 길이 (L1) 및 제 2 격자부의 길이 (L2) 는 부등식 L1 < L2 을 만족할 수도 있다. 예를 들어, 상호 용량 기술에 있어서, 제 1 격자부는 높은 수신 감도를 갖는 수신 전극으로서 사용될 수 있다.
[7] 이 경우에, 길이들 (L1 및 L2) 은 부등식 1.5×L1 ≤ L2 ≤ 6×L1 을 만족하는 것이 바람직하다.
[8] 제 2 양태에 있어서, 일 방향에 대략 직교하는 방향에 있어서의 제 1 격자부의 길이 (L1) 및 제 2 격자부의 길이 (L2) 는 부등식 L1 > L2 을 만족할 수도 있다. 예를 들어, 상호 용량 기술에 있어서, 제 2 격자부는 높은 검출 감도를 갖는 구동 전극으로서 사용될 수 있다.
[9] 이 경우에, 길이들 (L1 및 L2) 은 부등식 1.5×L2 ≤ L1 ≤ 6×L2 를 만족하는 것이 바람직하다.
[10] 본 발명의 제 3 양태에 따른 도전 시트는 서로 중첩하는 제 1 도전부 및 제 2 도전부를 포함한다. 제 1 도전부는 일 방향으로 배열된 복수의 제 1 도전 패턴들을 포함한다. 제 2 도전부는 제 1 도전 패턴들의 일 배열 방향에 직교하는 다른 방향으로 배열된 복수의 제 2 도전 패턴들을 포함한다. 제 1 도전 패턴들 및 제 2 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함하고, 제 1 격자들 및 제 2 격자들은 금속 세선들로 구성되고, 제 2 격자들은 제 1 격자들보다 더 크다. 제 1 도전 패턴들에서, 제 2 도전 패턴들과 중첩하는 부분들 각각은 복수의 제 2 격자들을 포함하고, 제 2 도전 패턴들과 중첩하지 않는 부분들 각각은 복수의 제 1 격자들을 포함한다. 제 2 도전 패턴들에서, 제 1 도전 패턴들과 중첩하는 부분들 각각은 복수의 제 2 격자들을 포함하고, 제 1 도전 패턴들과 중첩하지 않는 부분들 각각은 복수의 제 1 격자들을 포함한다. 위에서 보았을 때에, 제 1 도전 패턴들과 제 2 도전 패턴들의 중첩부들 각각은 복수의 제 1 격자들의 조합을 포함한다.
제 1 도전 패턴들 및 제 2 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함한다. 제 1 도전 패턴들에서, 제 2 도전 패턴들과 중첩하는 부분들 각각은 복수의 제 2 격자들을 포함하고, 제 2 도전 패턴들과 중첩하지 않는 부분들 각각은 복수의 제 1 격자들을 포함한다. 제 2 도전 패턴들에서, 제 1 도전 패턴들과 중첩하는 부분들 각각은 복수의 제 2 격자들을 포함하고, 제 1 도전 패턴들과 중첩하지 않는 부분들 각각은 복수의 제 1 격자들을 포함한다. 위에서 보았을 때에, 제 1 도전 패턴들과 제 2 도전 패턴들의 중첩부들 각각은 복수의 제 1 격자들의 조합을 포함한다. 따라서, 전체 면이 제 1 격자들로 커버된다. 그리하여, 제 1 도전 패턴들과 제 2 도전 패턴들 사이의 경계들이 거의 분별될 수 없다. 따라서, 터치 패널에 있어서 금속 세선들의 패턴들이 전극들로서 사용될 경우, 금속 세선들이 잘 시인될 수 없어, 시인성이 향상될 수 있다.
[11] 제 3 양태에 있어서, 제 1 도전 패턴들 및 제 2 도전 패턴들 각각은 띠 형상을 가질 수도 있고, 제 2 도전 패턴의 최대 폭이 제 1 도전 패턴의 최대 폭보다 더 클 수도 있다. 이 경우에, 제 2 도전 패턴들의 점유 면적이 증가될 수 있고, 제 2 도전 패턴들의 표면 저항이 저하되어 전자파의 노이즈 영향을 감소시킬 수 있다.
[12] 이 경우에, 제 1 도전 패턴의 최대 폭 (Wa) 에 대한 제 2 도전 패턴의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 1 < Wb/Wa ≤ 10 의 조건을 만족하는 것이 바람직하다.
[13] 비율 (Wb/Wa) 은 2 ≤ Wb/Wa ≤ 8 의 조건을 만족하는 것이 더 바람직하다.
[14] 비율 (Wb/Wa) 은 3 ≤ Wb/Wa ≤ 5 의 조건을 만족하는 것이 특히 바람직하다.
[15] 제 3 양태에 있어서, 제 2 도전 패턴들의 점유 면적이 제 1 도전 패턴들의 점유 면적보다 더 클 수도 있다. 이 경우에, 제 2 도전 패턴들의 표면 저항이 저하되어 전자파의 노이즈 영향을 감소시킬 수 있다.
[16] 이 경우에, 제 1 도전 패턴들이 점유 면적 (A1) 을 가지며 제 2 도전 패턴들이 점유 면적 (A2) 을 가질 경우에, 도전 시트는 1 < A2/A1 ≤ 20 의 조건을 만족하는 것이 바람직하다.
[17] 도전 시트는 1 < A2/A1 ≤ 10 의 조건을 만족하는 것이 더 바람직하다.
[18] 도전 시트는 2 ≤ A2/A1 ≤ 10 의 조건을 만족하는 것이 특히 바람직하다.
[19] 제 3 양태에 있어서, 제 1 도전 패턴들에서, 복수의 제 1 격자들을 포함하는 부분들은 제 1 전극들로서 작용할 수도 있다. 제 2 도전 패턴들에서, 복수의 제 1 격자들을 포함하는 부분들은 제 2 전극들로서 작용할 수도 있다. 위에서 보았을 때에, 제 1 전극들, 제 2 전극들, 및 제 1 도전 패턴들과 제 2 도전 패턴들의 중첩부들은 균일한 격자 패턴을 형성할 수도 있다. 이 경우에, 제 1 전극들과 제 2 전극들 사이의 경계들이 거의 분별될 수 없어, 시인성이 향상될 수 있다.
[20] 제 3 양태에 있어서, 제 1 도전부는 인접하는 제 1 도전 패턴들 사이에 제 1 보조 패턴들을 포함할 수도 있고, 제 1 보조 패턴들은 제 1 도전 패턴들에 접속되지 않는다. 제 2 도전부는 인접하는 제 2 도전 패턴들 사이에 제 2 보조 패턴들을 포함할 수도 있고, 제 2 보조 패턴들은 제 2 도전 패턴들에 접속되지 않는다. 위에서 보았을 때에, 제 1 보조 패턴들 및 제 2 보조 패턴들이 서로 중첩하여 조합 패턴들을 형성할 수도 있고, 조합 패턴들 각각은 복수의 제 1 격자들의 조합을 포함할 수도 있다. 이 경우에, 제 1 전극들과 제 2 전극들 사이의 경계들이 거의 분별될 수 없어, 시인성이 향상될 수 있다.
[21] 제 1 양태 내지 제 3 양태에 있어서, 제 1 격자들은 30 내지 500 ㎛ 의 변 길이를 갖는 것이 바람직하다.
[22] 또한, 금속 세선들은 15 ㎛ 이하의 선폭을 갖는 것이 바람직하다. 이 경우에, 금속 세선들의 패턴들이 터치 패널에서의 전극들로서 사용되는 경우에, 도전 시트는 높은 투명성, 높은 시인성 및 향상된 검출 감도를 가질 수 있다.
[23] 게다가, 제 1 도전부 및 제 2 도전부는 기판을 사이에 개재하여 적층되어 있고, 기판은 50 내지 350 ㎛ 의 두께를 갖는 것이 바람직하다. 이 경우에, 검출 감도 및 시인성이 향상될 수 있다.
[24] 제 1 양태 내지 제 3 양태에 있어서, 제 2 격자의 변 길이는 제 1 격자의 변 길이의 실수배일 수도 있다.
[25] 이 경우에, 제 2 격자의 변 길이는 제 1 격자의 변 길이의 2배일 수도 있다.
[26] 본 발명의 제 4 양태에 따른 터치 패널은 표시 디바이스의 표시 패널 상에 사용되는 도전 시트를 포함한다. 도전 시트는 일 방향으로 배열된 복수의 도전 패턴들을 포함한다. 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함하고, 제 1 격자들 및 제 2 격자들은 금속 세선들로 구성되고, 제 2 격자들은 제 1 격자들보다 더 크다. 제 2 격자들을 포함하는 제 2 격자부들이 일 방향으로 배열된다. 제 1 격자들을 포함하는 제 1 격자부들이 일 방향에 대략 직교하는 방향으로 미리결정된 간격들로 배열된다. 제 1 격자부들은 제 2 격자부들과 접속되지 않는다.
[27] 본 발명의 제 5 양태에 따른 터치 패널은 표시 디바이스의 표시 패널 상에 사용되는 도전 시트를 포함한다. 도전 시트는 일 방향으로 배열된 복수의 도전 패턴들을 포함한다. 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함하고, 제 1 격자들 및 제 2 격자들은 금속 세선들로 구성되고, 제 2 격자들은 제 1 격자들보다 더 크다. 제 1 격자들을 포함하는 제 1 격자부들 및 제 2 격자들을 포함하는 제 2 격자부들이 전기적으로 접속되며, 일 방향에 대략 직교하는 방향으로 교대로 배열된다. 일 방향에 있어서 제 1 격자부의 길이는 제 2 격자부의 길이와 대략 동일하다.
[28] 본 발명의 제 6 양태에 따른 터치 패널은 표시 디바이스의 표시 패널 상에 사용되는 도전 시트를 포함한다. 도전 시트는, 입력 조작면에 더 가까이 배치된 제 1 도전부 및 표시 패널에 더 가까이 배치된 제 2 도전부를 포함한다. 제 1 도전부 및 제 2 도전부는 서로 중첩한다. 제 1 도전부는 일 방향으로 배열된 복수의 제 1 도전 패턴들을 포함한다. 제 2 도전부는 제 1 도전 패턴들의 일 배열 방향에 직교하는 다른 방향으로 배열된 복수의 제 2 도전 패턴들을 포함한다. 제 1 도전 패턴들 및 제 2 도전 패턴들 각각은 복수의 제 1 격자들 및 복수의 제 2 격자들의 조합을 포함하고, 제 1 격자들 및 제 2 격자들은 금속 세선들로 구성되고, 제 2 격자들은 제 1 격자들보다 더 크다. 제 1 도전 패턴들에서, 제 2 도전 패턴들과 중첩하는 부분들 각각은 복수의 제 2 격자들을 포함하고, 제 2 도전 패턴들과 중첩하지 않는 부분들 각각은 복수의 제 1 격자들을 포함한다. 제 2 도전 패턴들에서, 제 1 도전 패턴들과 중첩하는 부분들 각각은 복수의 제 2 격자들을 포함하고, 제 1 도전 패턴들과 중첩하지 않는 부분들 각각은 복수의 제 1 격자들을 포함한다. 위에서 보았을 때에, 제 1 도전 패턴들과 제 2 도전 패턴들의 중첩부들 각각은 복수의 제 1 격자들의 조합을 포함한다.
상기 기재된 바와 같이, 본 발명의 도전 시트 및 터치 패널은 잘 시인되지 않는 금속 세선들의 패턴들을 포함하는 전극들을 가지며, 높은 투명성, 높은 시인성 및 향상된 검출 감도를 가질 수 있다.
도 1 은 본 발명의 실시형태에 따른 터치 패널의 분해 사시도이다.
도 2 는 본 실시형태에 따른 도전 시트 적층체의 일부 생략된 분해 사시도이다.
도 3a 는 도전 시트 적층체의 일례의 일부 생략된 단면도이며, 도 3b 는 도전 시트 적층체의 다른 예의 일부 생략된 단면도이다.
도 4 는 제 1 도전 시트 상에 형성되는 제 1 도전부의 패턴 예의 평면도이다.
도 5 는 제 2 도전 시트 상에 형성되는 제 2 도전부의 패턴 예의 평면도이다.
도 6 은 제 1 도전 시트와 제 2 도전 시트를 조합함으로써 형성된 도전 시트 적층체의 일부 생략된 평면도이다.
도 7a 는 제 1 변형예에 따른 도전 시트 적층체에서의 제 1 도전 시트 상에 형성되는 제 1 도전부의 패턴 예의 평면도이며, 도 7b 는 도전 시트 적층체에서의 제 2 도전 시트 상에 형성되는 제 2 도전부의 패턴 예의 평면도이다.
도 8a 는 제 2 변형예에 따른 도전 시트 적층체에서의 제 1 도전 시트 상에 형성되는 제 1 도전부의 패턴 예의 평면도이며, 도 8b 는 도전 시트 적층체에서의 제 2 도전 시트 상에 형성되는 제 2 도전부의 패턴 예의 평면도이다.
도 9a 는 제 3 변형예에 따른 도전 시트 적층체에서의 제 1 도전 시트 상에 형성되는 제 1 도전부의 패턴 예의 평면도이며, 도 9b 는 도전 시트 적층체에서의 제 2 도전 시트 상에 형성되는 제 2 도전부의 패턴 예의 평면도이다.
도 10 은 본 실시형태의 도전 시트 적층체의 제조 방법의 플로우차트이다.
도 11a 는 제조된 감광성 재료의 일부 생략된 단면도이며, 도 11b 는 감광성 재료의 양면 동시 노광을 도시하는 설명도이다.
도 12 는 제 1 감광층에 입사된 광이 제 2 감광층에 도달하지 않고, 제 2 감광층에 입사된 광이 제 1 감광층에 도달하지 않도록 수행되는 제 1 노광 처리 및 제 2 노광 처리를 도시하는 설명도이다.
이하, 본 발명의 도전 시트 및 터치 패널의 몇몇 실시형태들에 대해 도 1 내지 도 12 를 참조하면서 설명할 것이다. 이 설명에 있어서, 수치 범위 "A 내지 B" 는 수치 값들 A 및 B 를 하한 값 및 상한 값으로서 포함하는 것에 유의해야 한다.
이하, 본 발명의 실시형태에 따른 도전 시트를 갖는 터치 패널 (100) 에 대해 도 1 을 참조하면서 설명할 것이다.
터치 패널 (100) 은 센서 본체 (102) 및 집적 회로 (도시하지 않음) 와 같은 제어 회로를 갖는다. 센서 본체 (102) 는 이 실시형태에 따른 도전 시트 적층체 (12) 및 그 위의 보호층 (106) 을 포함한다. 도전 시트 적층체 (12) 및 보호층 (106) 은 액정 디스플레이와 같은 표시 디바이스 (108) 의 표시 패널 (110) 상에 배치될 수 있다. 위에서 보았을 때에, 센서 본체 (102) 는, 표시 패널 (110) 의 표시 화면 (110a) 에 대응하는 터치 위치 감지 영역 (112) 및 표시 패널 (110) 의 주변부에 대응하는 단자 배선 영역 (114) (이른바 프레임) 을 갖는다.
도 2 에 나타낸 바와 같이, 도전 시트 적층체 (12) 는 제 1 도전 시트 (10A) 와 제 2 도전 시트 (10B) 를 적층함으로써 제공된다.
제 1 도전 시트 (10A) 는 제 1 투명 기판 (14A) (도 3a 참조) 의 일 주면 상에 형성된 제 1 도전부 (16A) 를 갖는다. 도 4 에 나타낸 바와 같이, 제 1 도전부 (16A) 는, 제 1 방향 (x 방향) 으로 연장하는 복수의 띠 형상 제 1 도전 패턴들 (18A) 을 포함한다. 제 1 도전 패턴들 (18A) 은 제 2 방향 (제 1 방향에 직교하는 y 방향) 으로 배열된다.
제 1 도전 패턴 (18A) 은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함한다. 제 1 격자들 (22a) 및 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되며, 제 2 격자들 (22b) 은 제 1 격자들 (22a) 보다 더 크다. 구체적으로, 후술되는 바와 같이 제 1 도전부 (16A) 및 제 2 도전부 (16B) 가 서로 중첩하도록 제 1 도전 시트 (10A) 가 제 2 도전 시트 (10B) 상에 적층된다. 이 경우에, 제 2 격자들 (22b) 은 제 1 도전 패턴들 (18A) 및 제 2 도전 패턴들 (18B) 의 중첩 부분들에 사용되고, 제 1 격자들 (22a) 은 비중첩 부분들에 사용된다. 제 1 도전 패턴 (18A) 에서, 복수의 제 1 격자들 (22a) 을 포함하는 제 1 전극 (24A) (제 1 격자부) 은 비중첩 부분에 대응하고, 복수의 제 2 격자들 (22b) 을 포함하는 제 1 접속부 (25A) (제 2 격자부) 는 중첩 부분에 대응한다. 그리하여, 제 1 도전 패턴 (18A) 에서, 복수의 제 1 전극들 (24A) 이 제 1 접속부들 (25A) 을 사이에 개재하여 제 1 방향 (x 방향) 으로 배열된다. 다시 말해, 제 1 전극 (24A) 및 거기에 인접하는 제 1 접속부 (25A) 의 조합에 의해 반복 단위 패턴 (Pr) 이 형성되며, 복수의 반복 단위 패턴들 (Pr) 이 제 1 방향 (x 방향) 으로 배열된다.
제 1 격자 (22a) 및 제 2 격자 (22b) 는 마름모꼴 (또는 정사각형) 형상을 가지며, 제 2 격자 (22b) 의 변 길이는 제 1 격자 (22a) 의 변 길이보다 m배 더 크다 (여기서 m 은 1 보다 큰 실수이다). 도 4 의 예에서, 제 2 격자 (22b) 의 변 길이는 제 1 격자 (22a) 의 변 길이의 2배이다. 물론, 예를 들어, 제 2 격자 (22b) 의 변 길이는 제 1 격자 (22a) 의 변 길이보다 1.5, 2.5, 또는 3 배 더 길 수도 있다. 제 1 격자 (22a) 의 변 길이는 30 내지 500 ㎛ 인 것이 바람직하고, 보다 바람직하게는 50 내지 400 ㎛ 이고, 특히 바람직하게는 100 내지 350 ㎛ 이다. 제 1 격자 (22a) 및 제 2 격자 (22b) 는 적절히 60°내지 120°의 각도를 가질 수도 있다.
제 1 도전부 (16A) 는 인접하는 제 1 도전 패턴들 (18A) 사이에 제 1 보조 패턴들 (26A) (제 1 격자부들) 을 갖는다. 제 1 보조 패턴들 (26A) 은 제 1 도전 패턴들 (18A) 에 접속되지 않는다. 제 1 보조 패턴들 (26A) 에서, 복수의 제 1 격자들 (22a) (도 4 의 예에서의 6개의 제 1 격자들 (22a)) 은 제 2 방향으로 배열되고, 특히 말단 제 1 격자들 (22a) 의 (제 1 도전 패턴들 (18A) 에 대면하는) 단부 코너들이 제거되어, 제 1 격자들 (22a) 이 제 1 도전 패턴들 (18A) 에 접속되지 않게 된다. 그리하여, 제 2 격자들 (22b) 을 포함하는 제 1 접속부들 (25A) 이 제 2 방향 (y 방향) 으로 배열되고, 제 1 격자들 (22a) 을 포함하는 제 1 보조 패턴들 (26A) 이 규칙적인 간격으로 배열되고, 제 1 보조 패턴들 (26A) 은 제 1 접속부들 (25A) 과 접속되지 않는다.
금속 세선 (20) 은 예를 들어 금 (Au), 은 (Ag), 또는 구리 (Cu) 를 포함한다. 금속 세선 (20) 의 선폭의 하한은 0.1 ㎛ 이상일 수도 있고, 1 ㎛ 이상, 3 ㎛ 이상, 4 ㎛ 이상 또는 5 ㎛ 이상이 바람직하다. 선폭의 상한은 15 ㎛ 이하, 10 ㎛ 이하, 9 ㎛ 이하 또는 8 ㎛ 이하인 것이 바람직하다. 선폭이 하한 미만인 경우, 금속 세선 (20) 은 불충분한 도전성을 가지며, 이에 따라 금속 세선 (20) 을 사용한 터치 패널 (100) 은 불충분한 검출 감도를 갖는다. 한편, 선폭이 상한보다 더 큰 경우, 도전성 금속부에 기인하여 모아레 (moire) 가 현저하게 발생되고, 금속 세선 (20) 을 사용한 터치 패널 (100) 이 열악한 시인성을 갖는다. 선폭이 상기 범위 내에 있는 경우, 금속 세선들 (20) 로 구성된 도전 패턴들에 기인하여 발생되는 모아레가 향상되고, 시인성이 상당히 향상된다. 적어도 제 1 투명 기판 (14A) 이 50 ㎛ 이상 350 ㎛ 이하의 두께를 갖는 것이 바람직하다. 두께는 80 ㎛ 이상 250 ㎛ 이하인 것이 더 바람직하고, 100 ㎛ 이상 200 ㎛ 이하인 것이 특히 바람직하다.
도 2 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 의 일 단부는, 제 1 결선부 (40a) 에 의해 금속 세선 (20) 으로 구성된 제 1 단자 배선 패턴 (42a) 에 전기적으로 접속된다.
도 2, 도 3a 및 도 5 에 나타낸 바와 같이, 제 2 도전 시트 (10B) 는 제 2 투명 기판 (14B) (도 3a 참조) 의 일 주면 상에 형성된 제 2 도전부 (16B) 를 갖는다. 도 5 에 나타낸 바와 같이, 제 2 도전부 (16B) 는 제 2 방향 (y 방향) 으로 연장하는 복수의 띠 형상 제 2 도전 패턴들 (18B) 을 포함한다. 제 2 도전 패턴들 (18B) 은 제 1 방향 (x 방향) 으로 배열된다.
제 2 도전 패턴 (18B) 은 제 1 도전 패턴 (18A) 과 유사하게 금속 세선들 (20) 로 구성된 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함한다. 구체적으로, 제 1 도전부 (16A) 는 제 2 도전부 (16B) 상에 적층된다. 이 경우에, 제 2 격자들 (22b) 은 제 1 도전 패턴들 (18A) 및 제 2 도전 패턴들 (18B) 의 중첩 부분들에 사용되고, 제 1 격자들 (22a) 은 비중첩 부분들에 사용된다. 제 2 도전 패턴 (18B) 에서, 복수의 제 1 격자들 (22a) 을 포함하는 제 2 전극 (24B) (제 1 격자부) 은 비중첩 부분에 대응하고, 복수의 제 2 격자들 (22b) 을 포함하는 제 2 접속부 (25B) (제 2 격자부) 는 중첩 부분에 대응한다. 그리하여, 제 2 도전 패턴 (18B) 에서, 복수의 제 2 전극들 (24B) 이 제 2 접속부들 (25B) 을 사이에 개재하여 제 2 방향 (y 방향) 으로 배열된다. 다시 말해, 제 2 전극 (24B) 및 거기에 인접하는 제 2 접속부 (25B) 의 조합에 의해 반복 단위 패턴 (Pr) 이 형성되며, 복수의 반복 단위 패턴들 (Pr) 이 제 2 방향 (y 방향) 으로 배열된다.
제 1 도전부 (16A) 가 제 2 도전부 (16B) 상에 적층되는 경우, 제 1 도전 패턴들 (18A) 에서의 제 2 격자들 (22b) 을 포함하는 제 1 접속부들 (25A) 은 제 2 도전 패턴들 (18B) 에서의 제 2 격자들 (22b) 을 포함하는 제 2 접속부들 (25B) 과 중첩한다. 이 경우에, 제 2 도전 패턴 (18B) 에서의 제 2 격자 (22b) 의 접속 지점은 제 1 도전 패턴 (18A) 에서의 제 2 격자 (22b) 의 개구부의 중앙에 위치된다.
제 2 도전부 (16B) 는 제 2 도전 패턴들 (18B) 사이에 제 2 보조 패턴들 (26B) 을 더 갖는다. 제 2 보조 패턴들 (26B) 은 제 2 도전 패턴들 (18B) 에 접속되지 않는다. 제 2 보조 패턴들 (26B) 에서, 복수의 L 형상 보조 배선들 (28) 이 제 2 방향 (y 방향) 으로 배열된다. 제 1 보조 패턴 (26A) 에서의 말단 제 1 격자 (22a) 의 제거된 코너는 L 형상의 보조 배선 (28) 에 의해 보완된다. 그리하여, 제 2 격자들 (22b) 을 포함하는 제 2 접속부들 (25B) 은 제 1 방향 (x 방향) 으로 배열되고, 제 1 격자들 (22a) 을 포함하는 제 2 보조 패턴들 (26B) 은 규칙적인 간격으로 배열되고, 제 2 보조 패턴들 (26B) 은 제 2 접속부들 (25B) 과 접속되지 않는다.
도 2 에 나타낸 바와 같이, 예를 들어, 각각의 교호하는 홀수 번째의 제 2 도전 패턴 (18B) 의 일 단부 및 각각의 짝수 번째의 제 2 도전 패턴 (18B) 의 다른 단부는 각각 제 2 결선부 (40b) 에 의해 금속 세선 (20) 으로 구성된 제 2 단자 배선 패턴 (42b) 에 전기적으로 접속된다.
도 2 에 나타낸 바와 같이, 터치 패널 (100) 에 사용된 제 1 도전 시트 (10A) 에 있어서, 감지 영역 (112) 에 다수의 제 1 도전 패턴들 (18A) 이 배열되고, 단자 배선 영역 (114) 에서의 제 1 결선부들 (40a) 로부터 금속 세선들 (20) 로 구성된 복수의 제 1 단자 배선 패턴들 (42a) 이 연장한다.
도 1 의 예에서, 제 1 도전 시트 (10A) 및 감지 영역 (112) 각각은 위에서 보았을 때에 직사각형 형상을 갖는다. 단자 배선 영역 (114) 에 있어서, 제 1 도전 시트 (10A) 의 일 장변 상의 주변부의 길이 방향으로 길이방향 중앙에 복수의 제 1 단자들 (116a) 이 배열된다. 제 1 결선부들 (40a) 은, 감지 영역 (112) 의 일 장변 (제 1 도전 시트 (10A) 의 일 장변에 가장 가까운 장변) 을 따른 y 방향으로 직선으로 배열된다. 제 1 단자 배선 패턴 (42a) 은 각각의 제 1 결선부 (40a) 로부터 제 1 도전 시트 (10A) 의 일 장변의 중앙으로 연장하고, 대응하는 제 1 단자 (116a) 에 전기적으로 접속된다. 그리하여, 감지 영역 (112) 의 일 장변의 양측에 형성된 대응하는 제 1 결선부들 (40a) 의 각각에 접속된 제 1 단자 배선 패턴들 (42a) 은 대략 동일한 길이를 갖는다. 물론, 제 1 단자들 (116a) 은 제 1 도전 시트 (10A) 의 코너 또는 그 부근에 형성될 수도 있다. 그러나, 이 경우에, 가장 긴 제 1 단자 배선 패턴 (42a) 과 가장 짧은 제 1 단자 배선 패턴 (42a) 간의 길이 차이가 증가되고, 이로써 가장 긴 제 1 단자 배선 패턴 (42a) 과 그 부근의 제 1 단자 배선 패턴 (42a) 은 대응하는 제 1 도전 패턴 (18A) 으로의 신호 전달 속도가 불리하게 나빠진다. 그리하여, 이 실시형태에 있어서, 제 1 단자들 (116a) 은 제 1 도전 시트 (10A) 의 일 장변의 길이방향 중앙에 형성되고, 이로써 국소적인 신호 전달 속도 저하가 방지되어 응답 속도를 증가시킨다.
도 2 에 나타낸 바와 같이, 터치 패널 (100) 에 사용된 제 2 도전 시트 (10B) 에 있어서, 감지 영역 (112) 에 다수의 제 2 도전 패턴들 (18B) 이 배열되고, 단자 배선 영역 (114) 에서의 제 2 결선부들 (40b) 로부터 복수의 제 2 단자 배선 패턴들 (42b) 이 연장한다.
도 1 에 나타낸 바와 같이, 단자 배선 영역 (114) 에 있어서, 제 2 도전 시트 (10B) 의 일 장변 상의 주변부의 길이 방향으로 길이방향 중앙에 복수의 제 2 단자들 (116b) 이 배열된다. 예를 들어, 홀수 번째의 제 2 결선부들 (40b) 은 감지 영역 (112) 의 일 단변 (제 2 도전 시트 (10B) 의 일 단변에 가장 가까운 단변) 을 따른 x 방향으로 직선으로 배열되고, 짝수 번째의 제 2 결선부들 (40b) 은 감지 영역 (112) 의 다른 단변 (제 2 도전 시트 (10B) 의 다른 단변에 가장 가까운 단변) 을 따른 x 방향으로 직선으로 배열된다.
예를 들어, 각각의 홀수 번째의 제 2 도전 패턴 (18B) 은 대응하는 홀수 번째의 제 2 결선부 (40b) 에 접속되고, 각각의 짝수 번째의 제 2 도전 패턴 (18B) 은 대응하는 짝수 번째의 제 2 결선부 (40b) 에 접속된다. 제 2 단자 배선 패턴들 (42b) 은 홀수 번째 및 짝수 번째의 제 2 결선부들 (40b) 로부터 제 2 도전 시트 (10B) 의 일 장변의 중앙까지 연장하고, 각각 대응하는 제 2 단자 (116b) 에 전기적으로 접속된다. 그리하여, 예를 들어, 1 번째 및 2 번째의 제 2 단자 배선 패턴들 (42b) 이 대략 동일한 길이를 가지며, 그리고 유사하게 (2n-1) 번째 및 (2n) 번째의 제 2 단자 배선 패턴들 (42b) 이 대략 동일한 길이를 갖는다 (n = 1, 2, 3, …).
물론, 제 2 단자들 (116b) 은 제 2 도전 시트 (10B) 의 코너 또는 그 부근에 형성될 수도 있다. 하지만, 이 경우에, 상기 기재된 바와 같이, 가장 긴 제 2 단자 배선 패턴 (42b) 및 그 부근의 제 2 단자 배선 패턴들 (42b) 은 대응하는 제 2 도전 패턴들 (18B) 로의 신호 전달 속도가 불리하게 나빠진다. 그리하여, 이 실시형태에서는, 제 2 단자들 (116b) 이 제 2 도전 시트 (10B) 의 일 장변의 길이방향 중앙에 형성되고, 이로써 국소적인 신호 전달 속도 저하가 방지되어, 응답 속도를 증가시킨다.
제 1 단자 배선 패턴들 (42a) 은 상기 제 2 단자 배선 패턴들 (42b) 과 동일한 방식으로 배열될 수도 있고, 제 2 단자 배선 패턴들 (42b) 은 상기 제 1 단자 배선 패턴들 (42a) 과 동일한 방식으로 배열될 수도 있다.
도전 시트 적층체 (12) 가 터치 패널 (100) 에 사용되는 경우, 보호층 (106) 이 제 1 도전 시트 (10A) 상에 형성되고, 그리고 제 1 도전 시트 (10A) 에서의 제 1 도전 패턴들 (18A) 로부터 연장하는 제 1 단자 배선 패턴들 (42a) 및 제 2 도전 시트 (10B) 에서의 제 2 도전 패턴들 (18B) 로부터 연장하는 제 2 단자 배선 패턴들 (42b) 이 스캔 제어 회로 등에 접속된다. 또한, 제 1 도전부 (16A) 가 입력 조작면에 더 가까이 위치되고, 제 2 도전부 (16B) 가 표시 패널 (110) 에 더 가까이 위치된다.
터치 위치를 검출하기 위해 자기 용량 (self capacitance) 기술 또는 상호 용량 (mutual capacitance) 기술이 바람직하게 이용될 수 있다. 자기 용량 기술에서는, 터치 위치 검출을 위한 전압 신호가 제 1 도전 패턴들 (18A) 에 순차적으로 공급되고, 또한 터치 위치 검출을 위한 전압 신호가 제 2 도전 패턴들 (18B) 에 순차적으로 공급된다. 손가락이 보호층 (106) 의 상부 표면과 접촉하거나 또는 근접하게 될 때에, 터치 위치에서의 제 1 도전 패턴 (18A) 및 제 2 도전 패턴 (18B) 과 GND (그라운드) 사이의 용량이 증가되고, 이로써 이 제 1 도전 패턴 (18A) 및 이 제 2 도전 패턴 (18B) 으로부터의 신호들이 다른 도전 패턴들로부터의 신호들의 파형과 상이한 파형을 갖는다. 그리하여, 터치 위치가 제 1 도전 패턴 (18A) 및 제 2 도전 패턴 (18B) 으로부터 전송되는 신호들에 기초하여 제어 회로에 의해 계산된다. 한편, 상호 용량 기술에서는, 예를 들어, 터치 위치 검출을 위한 전압 신호가 제 1 도전 패턴들 (18A) 에 순차적으로 공급되고, 그리고 제 2 도전 패턴들 (18B) 이 순차적으로 감지 (전송된 신호 검출) 를 실시한다. 손가락이 보호층 (106) 의 상부 표면과 접촉하거나 또는 근접하게 될 때에, 손가락의 병렬 부유 용량 (parallel stray capacitance) 이 터치 위치에서의 제 1 도전 패턴 (18A) 과 제 2 도전 패턴 (18B) 사이의 기생 용량에 더해지고, 이로써 이 제 2 도전 패턴 (18B) 으로부터의 신호가 다른 제 2 도전 패턴들 (18B) 로부터의 신호들의 파형과 상이한 파형을 갖는다. 그리하여, 전압 신호가 공급되는 제 1 도전 패턴 (18A) 의 순서와 제 2 도전 패턴 (18B) 으로부터 전송된 신호에 기초하여 제어 회로에 의해 터치 위치가 계산된다. 2개의 손가락들이 동시에 보호층 (106) 의 상부 표면과 접촉하거나 또는 근접하게 되더라도, 터치 위치들은 자기 용량 기술 또는 상호 용량 기술을 이용하여 검출될 수 있다. 투영형 정전용량방식 기술에서 사용되는 종래의 관련 검출 회로들은 미국 특허 제4,582,955호, 제4,686,332호, 제4,733,222호, 제5,374,787호, 제5,543,588호, 및 제7,030,860호, 미국 특허 공개 제2004/0155871호 등에 기재되어 있다.
이 실시형태에 있어서, 단자 배선 영역 (114) 에서, 제 1 단자들 (116a) 이 제 1 도전 시트 (10A) 의 일 장변 상의 주변부의 길이방향 중앙에 형성되고, 제 2 단자들 (116b) 이 제 2 도전 시트 (10B) 의 일 장변 상의 주변부의 길이방향 중앙에 형성된다. 특히, 도 1 의 예에서는, 제 1 단자들 (116a) 및 제 2 단자들 (116b) 이 서로 근접하고 서로 중첩하지 않으며, 그리고 제 1 단자 배선 패턴들 (42a) 및 제 2 단자 배선 패턴들 (42b) 이 서로 중첩하지 않는다. 예를 들어, 제 1 단자 (116a) 는 홀수 번째의 제 2 단자 배선 패턴 (42b) 과 부분적으로 중첩할 수도 있다.
그리하여, 제 1 단자들 (116a) 및 제 2 단자들 (116b) 은, 2개의 커넥터들 (제 1 단자들 (116a) 용 커넥터 및 제 2 단자들 (116b) 용 커넥터) 또는 1개의 커넥터 (제 1 단자들 (116a) 및 제 2 단자들 (116b) 용 복합 커넥터) 및 케이블을 사용함으로써 제어 회로에 전기적으로 접속될 수 있다.
제 1 단자 배선 패턴들 (42a) 및 제 2 단자 배선 패턴들 (42b) 이 서로 수직으로 중첩하지 않기 때문에, 제 1 단자 배선 패턴들 (42a) 과 제 2 단자 배선 패턴들 (42b) 사이에서의 기생 용량이 감소되어 응답 속도 저하를 방지한다.
제 1 결선부들 (40a) 이 감지 영역 (112) 의 일 장변을 따라 배열되고 제 2 결선부들 (40b) 이 감지 영역 (112) 의 양 단변들을 따라 배열되기 때문에, 단자 배선 영역 (114) 의 면적이 감소될 수 있다. 따라서, 터치 패널 (100) 을 갖는 표시 패널 (110) 의 크기가 용이하게 감소될 수 있고, 그리고 표시 화면 (110a) 이 더 크게 보이게 될 수 있다. 또한, 터치 패널 (100) 의 조작성도 향상될 수 있다.
단자 배선 영역 (114) 의 면적은, 인접하는 제 1 단자 배선 패턴들 (42a) 또는 인접하는 제 2 단자 배선 패턴들 (42b) 사이의 거리를 감소시킴으로써 더욱 감소될 수도 있다. 그 거리는 마이그레이션 (migration) 방지 측면에서 10 ㎛ 이상 50 ㎛ 이하인 것이 바람직하다.
대안으로, 위에서 보았을 때에 인접하는 제 1 단자 배선 패턴들 (42a) 사이에 제 2 단자 배선 패턴 (42b) 을 배열함으로써 단자 배선 영역 (114) 의 면적이 감소될 수도 있다. 하지만, 패턴이 미스얼라인되는 경우, 제 1 단자 배선 패턴 (42a) 이 제 2 단자 배선 패턴 (42b) 과 수직으로 중첩하여, 그 사이의 기생 용량을 증가시키는 경향이 있을 수도 있다. 이것은 응답 속도의 저하로 이어진다. 그리하여, 이러한 배열을 이용하는 경우에, 인접하는 제 1 단자 배선 패턴들 (42a) 사이의 거리는 50 ㎛ 이상 100 ㎛ 이하인 것이 바람직하다.
도 1 에 나타낸 바와 같이, 제 1 얼라인먼트 마크들 (118a) 및 제 2 얼라인먼트 마크들 (118b) 이 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 의 코너들 등 상에 형성되는 것이 바람직하다. 제 1 얼라인먼트 마크들 (118a) 및 제 2 얼라인먼트 마크들 (118b) 은 시트들을 본딩하는 프로세스에서 시트들의 위치를 결정하기 위해 사용된다. 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 가 본딩되어 도전 시트 적층체 (12) 를 획득하는 경우, 제 1 얼라인먼트 마크들 (118a) 및 제 2 얼라인먼트 마크들 (118b) 은 복합 얼라인먼트 마크들을 형성한다. 복합 얼라인먼트 마크들은, 표시 패널 (110) 에 부착하는 프로세스에서 도전 시트 적층체 (12) 의 위치를 결정하기 위해 사용될 수도 있다.
도 6 에 나타낸 바와 같이, 제 1 도전 시트 (10A) 가 제 2 도전 시트 (10B) 상에 적층되어 도전 시트 적층체 (12) 를 형성할 때에, 제 1 도전 패턴들 (18A) 에서의 제 2 격자들 (22b) 및 제 2 도전 패턴들 (18B) 에서의 제 2 격자들 (22b) 은 서로 중첩하여 제 1 조합 패턴들 (90A) 을 형성한다. 이 경우에, 제 2 도전 패턴 (18B) 에서의 제 2 격자 (22b) 의 접속 지점이 제 1 도전 패턴 (18A) 에서의 제 2 격자 (22b) 의 개구부의 중앙에 위치된다. 그리하여, 제 1 조합 패턴 (90A) 은 복수의 제 1 격자들 (22a) 의 조합을 포함한다.
또한, 제 1 도전부 (16A) 가 제 2 도전부 (16B) 상에 적층될 때에, 제 1 보조 패턴들 (26A) 및 제 2 보조 패턴들 (26B) 은 서로 중첩하여 제 2 조합 패턴들 (90B) 을 형성한다. 이 경우에, 제 1 보조 패턴 (26A) 에서의 말단 제 1 격자 (22a) 의 제거된 코너는 제 2 보조 패턴 (26B) 에서의 보조 배선 (28) (도 5 참조) 에 의해 보완된다. 그리하여, 제 2 조합 패턴 (90B) 도 또한 복수의 제 1 격자들 (22a) 의 조합을 포함한다.
따라서, 도 6 에 나타낸 바와 같이, 전체 면이 제 1 격자들 (22a) 로 커버되고, 제 1 격자들 (22a) 을 포함하는 제 1 전극들 (24A) 과 제 2 전극들 (24B) 사이의 경계들이 거의 분별될 수 없다.
예를 들어, 제 1 보조 패턴들 (26A) 및 제 2 보조 패턴들 (26B) 을 형성하지 않는 경우에, 제 2 조합 패턴 (90B) 의 폭에 대응하는 공백 영역들이 형성되고, 이로써 제 1 전극들 (24A) 및 제 2 전극들 (24B) 의 에지들이 매우 잘 시인되어, 시인성이 저하된다. 대조적으로, 이 실시형태에서는, 제 1 보조 패턴들 (26A) 및 제 2 보조 패턴들 (26B) 이 상기 방식으로 적층되며, 이로써 제 1 전극들 (24A) 과 제 2 전극들 (24B) 사이의 경계들이 잘 시인되지 않게 되어, 시인성이 향상된다.
이 실시형태에서는, 제 1 전극들 (24A) 및 제 2 전극들 (24B) 이 서로 중첩하지 않으며, 제 1 전극들 (24A) 과 제 2 전극들 (24B) 사이에 기생 용량이 거의 형성되지 않는다. 한편, 제 1 도전 패턴들 (18A) 에서의 제 2 격자들 (22b) 이 제 2 도전 패턴들 (18B) 에서의 제 2 격자들 (22b) 과 중첩하여 그 사이에 기생 용량을 형성한다. 그리하여, 제 1 격자들 (22a) 보다 더 큰 제 2 격자들 (22b) 의 몇몇 지점들만이 서로 중첩한다. 따라서, 금속 세선들 (20) 이 몇몇 지점들에서만 서로 중첩하고, 그리고 제 1 투명 기판 (14A) 이 50 ㎛ 이상 350 ㎛ 이하의 두께를 가지므로, 제 1 도전 패턴들 (18A) 과 제 2 도전 패턴들 (18B) 사이에 작은 기생 용량만이 형성되게 된다. 또한, 제 1 투명 기판 (14A) 의 두께가 상기 범위 내에 있을 경우, 원하는 가시광 투과율이 획득될 수 있고, 제 1 투명 기판 (14A) 이 용이하게 취급될 수 있다.
도전 시트 적층체 (12) 에 있어서, 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) (도 5 참조) 이 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) (도 4 참조) 보다 더 크고, 제 2 도전 패턴 (18B) 에서의 제 1 격자들 (22a) 의 개수가 제 1 도전 패턴 (18A) 에서의 제 1 격자들 (22a) 의 개수보다 상당히 더 크므로, 제 2 도전 패턴들 (18B) 의 점유 면적은 제 1 도전 패턴들 (18A) 의 점유 면적보다 더 크다. 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 1 < Wb/Wa ≤ 10 의 조건을 만족하는 것이 바람직하고, 2 ≤ Wb/Wa ≤ 8 의 조건을 만족하는 것이 보다 바람직하고, 3 ≤ Wb/Wa ≤ 5 의 조건을 만족하는 것이 특히 바람직하다. 도 4 및 도 5 의 예에서, 비율 (Wb/Wa) 은 2.5 이다.
일반적으로, 표시 디바이스 (108) 에 더 가까이 위치되는 제 2 도전 패턴들 (18B) 은 전자파의 노이즈 영향을 감소시키도록 작용할 수 있다. 그리하여, 전자파의 전계 성분을 차단하는 특정한 방향으로 표피 전류 (skin current) 가 흐르고, 전자파의 자계 성분을 차단하는 특정한 방향으로 와전류 (eddy current) 가 흘러, 전자파의 노이즈 영향을 감소시킬 수 있다. 도전 시트 적층체 (12) 에 있어서, 표시 디바이스 (108) 에 더 가까운 제 2 도전 패턴들 (18B) 의 점유 면적이 제 1 도전 패턴들 (18A) 의 점유 면적보다 더 크기 때문에, 제 2 도전 패턴들 (18B) 이 70 ohm/sq 이하의 낮은 표면 저항을 가질 수 있다. 따라서, 도전 시트 적층체 (12) 는 표시 디바이스 (108) 등으로부터의 전자파의 노이즈 영향의 저감에 있어서 유리하다.
이 실시형태에 있어서, 제 2 전극들 (24B) 의 점유 면적은 제 1 전극들 (24A) 의 점유 면적보다 더 크다. 그리하여, 손가락 터치 위치 검출을 위해 자기 용량 기술을 사용하는 경우에, 제 2 전극들 (24B) 이 터치 위치로부터 제 1 전극들 (24A) 보다 더 먼 거리에 위치되더라도, 제 2 전극들 (24B) 은 제 1 전극들 (24A) 과 동일한 방식으로 대량의 신호 전하를 저장할 수 있고, 제 2 전극들 (24B) 은 제 1 전극들 (24A) 의 검출 감도와 대략 동일한 검출 감도를 발현할 수 있다. 그리하여, 신호 프로세싱의 부담이 저감될 수 있고, 검출 정밀도가 향상될 수 있다. 손가락 터치 위치 검출을 위해 상호 용량 기술을 이용하는 경우에, 더 큰 점유 면적을 갖는 제 2 전극들 (24B) 이 구동 전극들로서 사용될 수 있고, 제 1 전극들 (24A) 이 수신 전극들로서 사용될 수 있고, 제 1 전극들 (24A) 이 높은 수신 감도를 발현할 수 있다. 또한, 제 1 도전 패턴들 (18A) 이 제 2 도전 패턴들 (18B) 과 부분적으로 중첩하여 기생 용량을 형성하는 경우에도, 제 1 투명 기판 (14A) 이 50 ㎛ 이상 350 ㎛ 이하의 두께를 가지기 때문에, 기생 용량의 증가가 방지될 수 있고, 검출 감도의 저하가 방지될 수 있다.
이 실시형태에 있어서, 제 1 도전 패턴 (18A) 에서는, 제 2 방향 (y 방향) 에 있어서의 제 1 전극 (24A) 의 길이 (La) (= Wa) 가 제 1 접속부 (25A) 의 길이 (Lb) (= Wa) 와 대략 동일하다. 또한, 제 2 도전 패턴 (18B) 에서는, 제 1 방향 (x 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (Lc) (= Wb) 가 제 2 접속부 (25B) 의 길이 (Ld) (= Wb) 와 대략 동일하다. 그리하여, 제 1 도전 패턴들 (18A) 및 제 2 도전 패턴들 (18B) 은 우수한 도전성을 가져서, 검출 감도를 향상시킬 수 있다.
제 1 도전 패턴 (18A) 에서, 제 1 방향 (x 방향) 에 있어서의 제 1 전극 (24A) 의 길이 (L1a) 및 제 1 접속부 (25A) 의 길이 (L2a) 는 부등식 L1a < L2a 를 만족한다. 이 경우에, 예를 들어, 상호 용량 기술에서는, 제 1 전극들 (24A) 은 높은 수신 감도를 갖는 수신 전극들로서 사용될 수 있다. 길이들 (L1a 및 L2a) 은 부등식 1.5×L1a ≤ L2a ≤ 6×L1a 를 만족하는 것이 바람직하다. 도 4 의 예에서, L2a 는 4L1a 이다. 제 2 도전 패턴 (18B) 에서, 제 2 방향 (y 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (L1b) 및 제 2 접속부 (25B) 의 길이 (L2b) 는 부등식 L1b > L2b 를 만족한다. 이 경우에, 예를 들어, 상호 용량 기술에서는, 제 2 전극들 (24B) 은 높은 수신 감도를 갖는 구동 전극들로서 사용될 수 있다. 길이들 (L1b 및 L2b) 은 부등식 1.5×L2b ≤ L1b ≤ 6×L2b 를 만족하는 것이 바람직하다. 도 5 의 예에서, L1b 는 (3/2)L2b 이다.
따라서, 전극들에 금속 세선들 (20) 의 패턴들을 사용하는 경우에도, 금속 세선들 (20) 은 잘 시인되지 않고, 도전 시트 적층체 (12) 는 높은 투명성, 검출 신호의 향상된 S/N비, 향상된 검출 감도 및 향상된 검출 정밀도를 가질 수 있다.
제 1 도전 패턴들 (18A) 이 점유 면적 (A1) 을 가지며 제 2 도전 패턴들 (18B) 이 점유 면적 (A2) 을 가질 때에, 도전 시트 적층체 (12) 는 1 < A2/A1 ≤ 20 의 조건을 만족하는 것이 바람직하고, 1 < A2/A1 ≤ 10 의 조건을 만족하는 것이 보다 바람직하고, 2 ≤ A2/A1 ≤ 10 의 조건을 만족하는 것이 특히 바람직하다.
또한, 제 1 전극들 (24A) 이 점유 면적 (a1) 을 가지며 제 2 전극들 (24B) 이 점유 면적 (a2) 을 가질 때에, 도전 시트 적층체 (12) 는 1 < a2/a1 ≤ 20 의 조건을 만족하는 것이 바람직하고, 1 < a2/a1 ≤ 10 의 조건을 만족하는 것이 보다 바람직하고, 2 ≤ a2/a1 ≤ 10 의 조건을 만족하는 것이 특히 바람직하다.
제 1 전극들 (24A) 및 제 2 전극들 (24B) 의 크기들은, 사람의 손가락 또는 입력 펜의 터치 위치를 만족스럽게 검출할 수 있는 한 특별히 제한되지 않는다.
제 1 격자 (22a) 및 제 2 격자 (22b) 각각이 상기 예에서는 마름모 형상을 갖고 있지만, 그들은 다른 삼각형 또는 다각형 형상을 가질 수도 있다. 예컨대, 도 4 및 도 5 의 마름모의 제 1 격자 (22a) 또는 제 2 격자 (22b) 의 대각선 상에 직선 금속 세선을 배치함으로써 삼각형 형상이 용이하게 형성될 수 있다. 제 1 격자 (22a) 및 제 2 격자 (22b) 의 각 변은 직선 형상, 만곡 형상 또는 원호 형상을 가질 수도 있다. 예를 들어, 원호 형상의 변들을 사용하는 경우에, 2개의 대향 변들은 외측으로 돌출한 원호 형상을 가질 수도 있고, 다른 2개의 대향 변들은 내측으로 돌출한 원호 형상을 가질 수도 있다. 대안으로, 각 변은 외측으로 돌출한 원호들과 내측으로 돌출한 원호들이 연속적으로 배열되는 물결 형상을 가질 수도 있다. 물론, 각 변은 사인 (sine) 곡선 형상을 가질 수도 있다.
또한, 제 1 격자들 (22a) 의 크기들 (변 길이들 및 대각선 길이들을 포함함), 제 1 전극들 (24A) 에서의 제 1 격자들 (22a) 의 개수, 및 제 2 전극들 (24B) 에서의 제 1 격자들 (22a) 의 개수는 터치 패널 (100) 의 크기 및 분해능 (라인수) 에 의존하여 적절히 선택될 수도 있다.
이하, 도전 시트 적층체 (12) 의 몇몇 변형예들에 대해 도 7a 내지 도 9b 를 참조하여 설명할 것이다.
제 1 변형예에 따른 도전 시트 적층체 (12a) 는 상기 도전 시트 적층체 (12) 와 대략 동일한 구조를 갖지만, 하기 관점들에 있어서 상이하다.
도 7a 및 도 7b 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 3 이다. 또한, 도 7a 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 에서, 제 2 방향 (y 방향) 에 있어서의 제 1 접속부 (25A) 의 길이 (Lb) (= Wa) 가 제 1 전극 (24A) 의 길이 (La) 보다 1.5배 더 크다. 또, 제 2 도전 패턴 (18B) 에서, 제 1 방향 (x 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (Lc) (= Wb) 가 제 2 접속부 (25B) 의 길이 (Ld) (= Wb) 와 대략 동일하다.
또한, 도 7b 에 나타낸 바와 같이, 제 2 도전 패턴 (18B) 에서, 제 2 방향 (y 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (L1b) 및 제 2 접속부 (25B) 의 길이 (L2b) 는 L1b = (7/3)L2b 의 조건을 만족한다. 또한, 제 1 도전 패턴 (18A) 에서, 제 1 방향 (x 방향) 에 있어서의 제 1 전극 (24A) 의 길이 (L1a) 및 제 1 접속부 (25A) 의 길이 (L2a) 는 L2a = 4L1a 의 조건을 만족한다.
그리하여, 제 1 변형예의 도전 시트 적층체 (12a) 에서의 제 1 도전 패턴들 (18A) 의 점유 면적 (A1) 에 대한 제 2 도전 패턴들 (18B) 의 점유 면적 (A2) 의 비율 (A2/A1) 은 상기 도전 시트 적층체 (12) 에서의 비율 (A2/A1) 보다 더 클 수 있어, 도전 시트 적층체 (12a) 는 표시 디바이스 (108) 등으로부터 전자파의 노이즈 영향을 저감시키도록 보다 효과적으로 작용할 수 있다.
게다가, 제 1 변형예의 도전 시트 적층체 (12a) 에서의 제 1 전극들 (24A) 의 점유 면적 (a1) 에 대한 제 2 전극들 (24B) 의 점유 면적 (a2) 의 비율 (a2/a1) 은 상기 도전 시트 적층체 (12) 에서의 비율 (a2/a1) 보다 더 클 수 있어, 제 1 변형예에서는 자기 용량 기술에서의 검출 정밀도 및 상호 용량 기술에서의 수신 감도가 더욱 향상될 수 있다.
제 2 변형예에 따른 도전 시트 적층체 (12b) 는 상기 도전 시트 적층체 (12) 와 대략 동일한 구조를 갖지만, 하기 관점들에 있어서 상이하다.
도 8a 및 도 8b 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 4.5 이다. 또한, 도 8b 에 나타낸 바와 같이, 제 2 도전 패턴 (18B) 에서, 제 2 방향 (y 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (L1b) 및 제 2 접속부 (25B) 의 길이 (L2b) 는 L1b = 4×L2b 의 조건을 만족한다.
또한, 도 8a 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 에서, 제 2 방향 (y 방향) 에 있어서의 제 1 전극 (24A) 의 길이 (La) (= Wa) 는 제 1 접속부 (25A) 의 길이 (Lb) (= Wa) 와 대략 동일하고, 제 1 방향 (x 방향) 에 있어서의 제 1 전극 (24A) 의 길이 (L1a) 및 제 1 접속부 (25A) 의 길이 (L2a) 는 L2a = 4L1a 의 조건을 만족한다. 또한, 도 8b 에 나타낸 바와 같이, 제 2 도전 패턴 (18B) 에서, 제 1 방향 (x 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (Lc) (= Wb) 는 제 2 접속부 (25B) 의 길이 (Ld) (= Wb) 와 대략 동일하다.
그리하여, 제 2 변형예의 도전 시트 적층체 (12b) 에서의 제 1 도전 패턴들 (18A) 의 점유 면적 (A1) 에 대한 제 2 도전 패턴들 (18B) 의 점유 면적 (A2) 의 비율 (A2/A1) 은 상기 도전 시트 적층체들 (12 및 12a) 에서의 비율 (A2/A1) 보다 더 클 수 있어, 도전 시트 적층체 (12b) 는 표시 디바이스 (108) 등으로부터의 전자파의 노이즈 영향을 저감시키도록 보다 효과적으로 작용할 수 있다.
게다가, 제 2 변형예의 도전 시트 적층체 (12b) 에서의 제 1 전극들 (24A) 의 점유 면적 (a1) 에 대한 제 2 전극들 (24B) 의 점유 면적 (a2) 의 비율 (a2/a1) 은 상기 도전 시트 적층체들 (12 및 12a) 에서의 비율 (a2/a1) 보다 더 클 수 있어, 제 2 변형예에서는 자기 용량 기술에서의 검출 정밀도 및 상호 용량 기술에서의 수신 감도가 더욱 향상될 수 있다.
제 3 변형예에 따른 도전 시트 적층체 (12c) 는 상기 도전 시트 적층체 (12) 와 대략 동일한 구조를 갖지만, 하기 관점들에 있어서 상이하다.
도 9a 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 에서, 하나의 반복 단위 패턴 (Pr) 은 복수의 제 1 격자들 (22a) 을 포함하는 2개의 제 1 전극들 (24A) 및 제 2 격자 (22b) 를 포함하는 2개의 제 1 접속부들 (25A) 을 포함한다. 하나의 반복 단위 패턴 (Pr) 에서, 제 1 방향 (x 방향) 에 있어서의 2개의 제 1 전극들 (24A) 의 총 길이 (L1a) (= L1a1 + L1a2) 및 2개의 제 1 접속부들 (25A) 의 총 길이 (L2a) (= 2×L2a1) 는 L2a = 2L1a/3 의 조건을 만족하므로, L2a < L1a 이다.
또한, 제 1 보조 패턴들 (26A) 에서, 1쌍의 L 형상 보조 배선들 (28) (제 1 격자 (22a) 의 일부) 이 제 2 방향으로 배열된다. 제 1 보조 패턴들 (26A) 은 제 1 도전 패턴들 (18A) 에 접속되지 않는다. 그리하여, 이 예에서도 또한, 제 2 격자들 (22b) 을 포함하는 제 1 접속부들 (25A) 이 제 2 방향 (y 방향) 으로 배열되고, 제 1 격자들 (22a) 을 포함하는 제 1 보조 패턴들 (26A) 이 규칙적인 간격들로 배열되고, 제 1 보조 패턴들 (26A) 은 제 1 접속부들 (25A) 과 접속되지 않는다.
제 1 도전부 (16A) 및 제 2 도전부 (16B) 의 적층체에서, 제 1 도전 패턴 (18A) 의 제 1 접속부 (25A) 와 중첩하는 제 2 도전 패턴 (18B) 의 부분은 제 2 격자들 (22b) 을 포함하고, 제 1 도전 패턴 (18A) 과 중첩하지 않는 제 2 도전 패턴 (18B) 의 부분은 복수의 제 1 격자들 (22a) 을 포함한다. 제 1 격자들 (22a) 을 포함하는 부분은 제 2 전극 (24B) 으로서 작용하고, 제 2 격자들 (22b) 을 포함하는 부분은 제 2 접속부 (25B) 로서 작용한다. 그리하여, 반복 단위 패턴들 (Pr) 은 제 2 전극 (24B) 및 거기에 인접하는 제 2 접속부 (25B) 를 포함하고, 복수의 반복 단위 패턴들 (Pr) 은 제 2 방향 (y 방향) 으로 배열된다.
제 2 보조 패턴들 (26B) 에서, 복수의 십자 형상 보조 배선들 (29) 이 제 2 방향 (y 방향) 으로 배열된다. 십자 형상 보조 배선들 (29) 은 제 1 보조 패턴 (26A) 의 1쌍의 L 형상 보조 배선들 (28) 과 조합되어 제 1 격자 (22a) 를 형성한다. 그리하여, 이 예에서도, 제 2 격자들 (22b) 을 포함하는 제 2 접속부들 (25B) 가 제 1 방향 (x 방향) 으로 배열되고, 제 1 격자들 (22a) 을 포함하는 제 2 보조 패턴들 (26B) 이 규칙적인 간격으로 배열되고, 제 2 보조 패턴들 (26B) 은 제 2 접속부들 (25B) 과 접속되지 않는다.
도 9a 및 도 9b 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 4.5 이다. 또한, 도 9b 에 나타낸 바와 같이, 제 2 도전 패턴 (18B) 에서, 제 2 방향 (y 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (L1b) 및 제 2 접속부 (25B) 의 길이 (L2b) 가 L1b = 4×L2b 의 조건을 만족한다.
또한, 도 9a 에 나타낸 바와 같이, 제 1 도전 패턴 (18A) 에서, 제 2 방향 (y 방향) 에 있어서의 제 1 전극 (24A) 의 길이 (La) (= Wa) 는 제 1 접속부 (25A) 의 길이 (Lb) (= Wa) 와 대략 동일하다. 또, 도 9b 에 나타낸 바와 같이, 제 2 도전 패턴 (18B) 에서, 제 1 방향 (x 방향) 에 있어서의 제 2 전극 (24B) 의 길이 (Lc) (= Wb) 는 제 2 접속부 (25B) 의 길이 (Ld) (= Wb) 와 대략 동일하다.
제 3 변형예의 도전 시트 적층체 (12c) 는 제 2 변형예의 상기 도전 시트 적층체 (12b) 와 동일한 유리한 효과들을 갖는다. 또한, 2종류의 제 1 전극들이 하나의 반복 단위 패턴으로 배열되어, 도전 시트 적층체 (12c) 는 손가락 또는 입력 펜의 터치 위치에 대응하는 신호 전하를 저장할 수 있고, 검출 감도가 향상될 수 있다.
도전 시트 적층체들 (12) (제 1 변형예 내지 제 3 변형예의 적층체들을 포함함) 이 상기 예들에서 투영형 정전용량방식 터치 패널 (100) 에 사용되고 있지만, 이들은 표면 정전용량방식 터치 패널 또는 저항막식 터치 패널에 사용될 수도 있다. 도전 시트 적층체들 (12) (제 1 변형예 내지 제 3 변형예를 포함함) 모두가 이후에 도전 시트 적층체 (12) 라고 지칭된다.
상기 도전 시트 적층체 (12) 에서, 도 3a 에 나타낸 바와 같이, 제 1 도전부 (16A) 가 제 1 투명 기판 (14A) 의 일 주면 상에 형성되고, 제 2 도전부 (16B) 가 제 2 투명 기판 (14B) 의 일 주면 상에 형성되며, 그리고 이들은 적층된다. 대안으로, 도 3b 에 나타낸 바와 같이, 제 1 도전부 (16A) 가 제 1 투명 기판 (14A) 의 일 주면 상에 형성될 수도 있고, 그리고 제 2 도전부 (16B) 가 제 1 투명 기판 (14A) 의 다른 주면 상에 형성될 수도 있다. 이 경우에, 제 2 투명 기판 (14B) 이 사용되지 않고, 제 2 도전부 (16B) 상에 제 1 투명 기판 (14A) 이 적층되고, 그리고 제 1 투명 기판 (14A) 상에 제 1 도전부 (16A) 가 적층된다. 또한, 다른 층이 제 1 도전 시트 (10A) 와 제 2 도전 시트 (10B) 사이에 배치될 수도 있다. 제 1 도전부 (16A) 와 제 2 도전부 (16B) 는, 이들이 절연되는 한, 서로 대면하여 배열될 수도 있다.
제 1 도전부 (16A) 및 제 2 도전부 (16B) 는 다음과 같이 형성될 수도 있다. 예를 들어, 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 및 그 위의 감광성 할로겐화 은 포함 유제층을 갖는 감광성 재료를 노광 및 현상할 수도 있고, 이로써 노광 영역 및 비노광 영역 각각에 금속 은부들 및 광 투과부들이 형성되어 제 1 도전부 (16A) 및 제 2 도전부 (16B) 를 획득할 수도 있다. 금속 은부들을 물리적 현상 처리 및/또는 도금 처리하여, 금속 은부들 상에 도전성 금속을 성막할 수도 있다.
도 3b 에 나타낸 바와 같이, 제 1 도전부 (16A) 가 제 1 투명 기판 (14A) 의 일 주면 상에 형성될 수도 있고, 제 2 도전부 (16B) 가 제 1 투명 기판 (14A) 의 다른 주면 상에 형성될 수도 있다. 이 경우에, 통상의 방법으로 일 주면이 노광된 다음 다른 주면이 노광된다면, 원하는 패턴들이 제 1 도전부 (16A) 및 제 2 도전부 (16B) 상에 획득될 수 없는 경우가 있다. 특히, 도 4, 도 7 등에 나타낸 바와 같이, 제 1 도전 패턴들 (18A) 사이의 제 1 보조 패턴들 (26A), 제 2 도전 패턴들 (18B) 사이의 제 2 보조 패턴들 (26B) 등을 균일하게 형성하는 것이 곤란하다.
따라서, 하기의 제조 방법이 바람직하게 이용될 수 있다.
그리하여, 제 1 투명 기판 (14A) 의 양면 상의 감광성 할로겐화 은 유제층들에 대해 일괄 노광을 실시함으로써, 일 주면 상의 제 1 도전부 (16A) 및 다른 주면 상의 제 2 도전부 (16B) 가 형성될 수 있다.
이하, 제조 방법의 구체예에 대해 도 10 내지 도 12 를 참조하면서 설명할 것이다.
먼저, 도 10 의 단계 S1 에서, 길이가 긴 감광성 재료 (140) 가 제작된다. 도 11a 에 나타낸 바와 같이, 감광성 재료 (140) 는 제 1 투명 기판 (14A), 제 1 투명 기판 (14A) 의 일 주면 상에 형성된 감광성 할로겐화 은 유제층 (이하, 제 1 감광층 (142a) 이라고 함), 및 제 1 투명 기판 (14A) 의 다른 주면 상에 형성된 감광성 할로겐화 은 유제층 (이하, 제 2 감광층 (142b) 이라고 함) 을 갖는다.
도 10 의 단계 S2 에서, 감광성 재료 (140) 를 노광한다. 이 노광 단계에서는, 제 1 투명 기판 (14A) 상의 제 1 감광층 (142a) 을 제 1 노광 패턴의 광으로 조사하기 위한 제 1 노광 처리 및 제 1 투명 기판 (14A) 상의 제 2 감광층 (142b) 을 제 2 노광 패턴의 광으로 조사하기 위한 제 2 노광 처리를 포함하는 양면 동시 노광이 실시된다. 도 11b 의 예에서는, 길이가 긴 감광성 재료 (140) 를 일 방향으로 반송하면서, 제 1 광 (144a) (평행 광) 으로 제 1 포토마스크 (146a) 를 통해 제 1 감광층 (142a) 을 조사하고, 제 2 광 (144b) (평행 광) 으로 제 2 포토마스크 (146b) 를 통해 제 2 감광층 (142b) 을 조사한다. 제 1 광 (144a) 은, 제 1 광원 (148a) 로부터의 광이 중간의 제 1 콜리메이터 렌즈 (150a) 에 의해 평행 광으로 변환되도록 되고, 그리고 제 2 광 (144b) 은, 제 2 광원 (148b) 으로부터의 광이 중간의 제 2 콜리메이터 렌즈 (150b) 에 의해 평행 광으로 변환되도록 된다. 도 11b 의 예에서는 2개의 광원들 (제 1 광원 (148a) 및 제 2 광원 (148b)) 이 사용되지만, 1개의 광원만이 사용될 수도 있다. 이 경우에, 1개의 광원으로부터의 광이 광학계에 의해 제 1 감광층 (142a) 및 제 2 감광층 (142b) 을 노광하기 위한 제 1 광 (144a) 및 제 2 광 (144b) 으로 분할될 수도 있다.
도 10 의 단계 S3 에서, 노광된 감광성 재료 (140) 를 현상하여, 예를 들어, 도 3b 에 나타낸 도전 시트 적층체 (12) 를 제작한다. 도전 시트 적층체 (12) 는 제 1 투명 기판 (14A), 제 1 투명 기판 (14A) 의 일 주면 상에 제 1 노광 패턴으로 형성된 제 1 도전부 (16A), 및 제 1 투명 기판 (14A) 의 다른 주면 상에 제 2 노광 패턴으로 형성된 제 2 도전부 (16B) 를 갖는다. 제 1 감광층 (142a) 및 제 2 감광층 (142b) 에 대한 바람직한 노광 시간 및 현상 시간은 제 1 광원 (148a), 제 2 광원 (148b) 및 현상액의 종류 등에 의존하며, 단정적으로 결정될 수 없다. 노광 시간 및 현상 시간은 100% 의 현상율을 달성하는 측면에서 선택될 수도 있다.
도 12 에 나타낸 바와 같이, 이 실시형태의 제조 방법에서의 제 1 노광 처리에서는, 예를 들어, 제 1 포토마스크 (146a) 를 제 1 감광층 (142a) 상에 밀착하여 배치하고, 제 1 광원 (148a) 을 제 1 포토마스크 (146a) 에 대면하여 배열하고, 제 1 광 (144a) 을 제 1 광원 (148a) 으로부터 제 1 포토마스크 (146a) 를 향해 방출하여, 제 1 감광층 (142a) 을 노광하게 된다. 제 1 포토마스크 (146a) 는 투명한 소다 유리로 구성된 유리 기판 및 그 위에 형성된 마스크 패턴 (제 1 노광 패턴 (152a)) 을 갖는다. 따라서, 제 1 노광 처리에서는, 제 1 포토마스크 (146a) 에서의 제 1 노광 패턴 (152a) 에 대응하는, 제 1 감광층 (142a) 에서의 영역들이 노광된다. 제 1 감광층 (142a) 과 제 1 포토마스크 (146a) 사이에 대략 2 내지 10 ㎛의 공간이 형성될 수도 있다.
유사하게, 제 2 노광 처리에서는, 예를 들어, 제 2 포토마스크 (146b) 를 제 2 감광층 (142b) 상에 밀착하여 배치하고, 제 2 광원 (148b) 을 제 2 포토마스크 (146b) 에 대면하여 배열하고, 제 2 광 (144b) 을 제 2 광원 (148b) 으로부터 제 2 포토마스크 (146b) 를 향해 방출하여, 제 2 감광층 (142b) 을 노광하게 된다. 제 1 포토마스크 (146a) 와 마찬가지로, 제 2 포토마스크 (146b) 는 투명한 소다 유리로 구성된 유리 기판 및 그 위에 형성된 마스크 패턴 (제 2 노광 패턴 (152b)) 을 갖는다. 따라서, 제 2 노광 처리에서는, 제 2 포토마스크 (146b) 에서의 제 2 노광 패턴 (152b) 에 대응하는, 제 2 감광층 (142b) 에서의 영역들이 노광된다. 이 경우에, 제 2 감광층 (142b) 과 제 2 포토마스크 (146b) 사이에 대략 2 내지 10 ㎛ 의 공간이 형성될 수도 있다.
제 1 노광 처리 및 제 2 노광 처리에서, 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 의 방출 및 제 2 광원 (148b) 으로부터의 제 2 광 (144b) 의 방출은 동시에 또는 독립적으로 실시될 수도 있다. 방출들이 동시에 실시되는 경우, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 이 하나의 노광 프로세스에서 동시에 노광되어 처리 시간을 단축시킬 수 있다.
제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 양자가 분광 증감되지 않는 경우에, 일 측면에 입사되는 광은 감광성 재료 (140) 의 양면 노광시에 다른 측면 (이면 (back side)) 상의 화상 형성에 영향을 미칠 수도 있다.
그리하여, 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 이 제 1 감광층 (142a) 에 도달하고 제 1 감광층 (142a) 에서의 할로겐화 은 입자들에 의해 산란되며, 산란된 광의 일부는 제 1 투명 기판 (14A) 을 투과하여 제 2 감광층 (142b) 에 도달한다. 그 후, 제 2 감광층 (142b) 과 제 1 투명 기판 (14A) 사이의 경계의 큰 영역이 노광되어 잠상을 형성한다. 그 결과, 제 2 감광층 (142b) 이 제 2 광원 (148b) 으로부터의 제 2 광 (144b) 과 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 에 노광된다. 제 2 감광층 (142b) 을 현상하여 도전 시트 적층체 (12) 를 제작할 때에, 제 2 노광 패턴 (152b) 에 대응하는 도전 패턴 (제 2 도전부 (16B)) 이 형성되고, 부가적으로 얇은 도전층이 도전 패턴 사이에서 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 으로 인해 형성되어, (제 2 노광 패턴 (152b) 에 대응하는) 원하는 패턴이 획득될 수 없게 된다. 이것은 제 1 감광층 (142a) 에 대해서도 또한 적용된다.
이 문제를 해결하는 측면에서 예의 검토한 결과, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 두께 및 도포 은량이 특정 범위 내에서 선택될 때에, 입사광이 할로겐화 은에 의해 흡수되어 이면에 대한 광 투과를 억제할 수 있음이 발견되었다. 이 실시형태에서는, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 두께가 1 ㎛ 이상 4 ㎛ 이하일 수도 있다. 상한은 2.5 ㎛ 인 것이 바람직하다. 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 도포 은량은 5 내지 20 g/㎡ 일 수도 있다.
상기 기재된 양면 밀착 노광 기술에서, 필름 표면에 부착된 먼지 등에 의해 노광이 억제되어 화상 결함을 생성할 수도 있다. 필름에 도전성 폴리머 또는 금속 산화물과 같은 도전성 물질을 도포함으로써 먼지 부착이 방지될 수 있음이 알려져 있다. 하지만, 금속 산화물 등은 처리된 제품에 잔존하여 최종 제품의 투명성을 저해한다. 또한, 그리고 도전성 폴리머는 보존 안정성 등에 있어서 불리하다. 예의 검토한 결과, 감소된 바인더 함량을 갖는 할로겐화 은 층이 대전 방지에 대해 만족스러운 도전성을 발현한다는 것이 발견되었다. 그리하여, 은/바인더의 체적비가 제 1 감광층 (142a) 및 제 2 감광층 (142b) 에서 제어된다. 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 은/바인더 체적비는 1/1 이상이며, 2/1 이상인 것이 바람직하다.
제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 두께, 도포 은량, 및 은/바인더 체적비가 상기 기재된 바와 같이 선택되는 경우에, 도 12 에 나타낸 바와 같이, 제 1 광원 (148a) 으로부터 제 1 감광층 (142a) 으로 방출되는 제 1 광 (144a) 은 제 2 감광층 (142b) 에 도달하지 않는다. 유사하게, 제 2 광원 (148b) 으로부터 제 2 감광층 (142b) 으로 방출되는 제 2 광 (144b) 은 제 1 감광층 (142a) 에 도달하지 않는다. 그 결과, 도전 시트 적층체 (12) 를 제조하기 위한 하기의 현상에서, 도 3b 에 나타낸 바와 같이, 제 1 노광 패턴 (152a) 에 대응하는 도전 패턴 (제 1 도전부 (16A) 의 패턴) 만이 제 1 투명 기판 (14A) 의 일 주면 상에 형성되고, 제 2 노광 패턴 (152b) 에 대응하는 도전 패턴 (제 2 도전부 (16B) 의 패턴) 만이 제 1 투명 기판 (14A) 의 다른 주면 상에 형성되어, 원하는 패턴들이 획득될 수 있게 된다.
상기 양면 일괄 노광을 이용하는 제조 방법에서는, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 이 만족스러운 도전성과 양면 노광 적성의 양자를 가질 수 있고, 동일하거나 또는 상이한 패턴들이 노광에 의해 하나의 제 1 투명 기판 (14A) 의 표면들 상에 형성될 수 있으며, 이로써 터치 패널 (100) 의 전극들이 용이하게 형성될 수 있고, 그리고 터치 패널 (100) 이 박형화 (소형화) 될 수 있다.
상기 제조 방법에서, 제 1 도전부 (16A) 및 제 2 도전부 (16B) 는 감광성 할로겐화 은 유제층들을 사용하여 형성된다. 다른 제조 방법들은 하기의 방법들을 포함한다.
도금 전처리 재료를 포함하는 감광성 도금 베이스층이 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 상에 형성될 수도 있다. 결과물 층이 노광 및 현상될 수도 있고, 도금 처리될 수도 있으며, 이로써 금속부들 및 광 투과부들이 노광 영역들 및 비노광 영역들에 각각 형성되어, 제 1 도전부 (16A) 및 제 2 도전부 (16B) 를 형성할 수도 있다. 금속부들은 더욱 물리적 현상 처리 및/또는 도금 처리되어, 그 위에 도전성 금속을 성막시킬 수도 있다.
도금 전처리 재료를 이용하는 방법에 하기의 2가지 프로세스들이 바람직하게 사용될 수 있다. 그 프로세스들은 일본 공개특허 공보 제2003-213437호, 제2006-64923호, 제2006-58797호 및 제2006-135271호 등에 보다 구체적으로 개시되어 있다.
(a) 투명 기판에, 도금 촉매 또는 그 전구체와 상호작용하는 관능기를 갖는 도금 베이스층을 도포하고, 그 층을 노광 및 현상하고, 그리고 현상된 층을 도금 처리하여, 도금 베이스 재료 상에 금속부를 형성하는 것을 포함하는 프로세스.
(b) 투명 기판에, 폴리머 및 금속 산화물을 포함하는 하부층과, 도금 촉매 또는 그 전구체와 상호작용하는 관능기를 갖는 도금 베이스층을 이 순서로 도포하고, 이 층들을 노광 및 현상하고, 그리고 현상된 층들을 도금 처리하여, 도금 베이스 재료 상에 금속부를 형성하는 것을 포함하는 프로세스.
대안으로, 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 상에 배치된 구리 호일 상의 포토레지스트 필름을 노광 및 현상하여 레지스트 패턴을 형성할 수도 있고, 레지스트 패턴으로부터 노출된 구리 호일을 에칭하여 제 1 도전부 (16A) 또는 제 2 도전부 (16B) 를 형성할 수도 있다.
금속 미립자들을 포함하는 페이스트를 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 상에 인쇄할 수도 있고, 인쇄된 페이스트를 금속으로 도금하여 제 1 도전부 (16A) 또는 제 2 도전부 (16B) 를 형성할 수도 있다.
제 1 도전부 (16A) 또는 제 2 도전부 (16B) 는 스크린 인쇄판 또는 그라비어 인쇄판을 이용함으로써 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 상에 인쇄될 수도 있다.
제 1 도전부 (16A) 또는 제 2 도전부 (16B) 는 잉크젯 방법을 이용함으로써 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 상에 형성될 수도 있다.
이 실시형태의 제 1 도전 시트 (10A) 또는 제 2 도전 시트 (10B) 를 제조하기 위해 사진 감광성 할로겐화 은 재료를 이용하는 것을 포함하는, 특히 바람직한 방법이 주로 후술된다.
이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하는 방법은, 감광성 재료들과 현상 처리들이 다른 하기의 3가지 프로세스들을 포함한다.
(1) 물리적 현상 핵이 없는 감광성 흑백 할로겐화 은 재료를 화학적 또는 열적 현상하여, 감광성 재료 상에 금속 은부들을 형성하는 것을 포함하는 프로세스.
(2) 물리적 현상 핵을 포함하는 할로겐화 은 유제층을 갖는 감광성 흑백 할로겐화 은 재료를 용해 물리적 현상하여, 감광성 재료 상에 금속 은부들을 형성하는 것을 포함하는 프로세스.
(3) 물리적 현상 핵이 없는 감광성 흑백 할로겐화 은 재료 및 물리적 현상 핵을 포함하는 비감광성 층을 갖는 수상 (image-receiving) 시트의 적층체를 확산 전사 현상하여, 비감광성 수상 시트 상에 금속 은부들을 형성하는 것을 포함하는 프로세스.
(1) 의 프로세스에서, 일체형 흑백 현상 절차가 이용되어 감광성 재료 상에 광 투과 도전성 필름과 같은 투과성 도전성 필름을 형성한다. 얻어진 은은 높은 비표면적 필라멘트의 상태로 화학적으로 또는 열적으로 현상된 은이며, 그로 인해 하기의 도금 또는 물리적 현상 처리에서 높은 활성을 나타낸다.
(2) 의 프로세스에서, 할로겐화 은 입자들이 노광 영역들 내의 물리적 현상 핵 주위에서 용융되고 물리적 현상 핵 상에 성막되어 감광성 재료 상에 광 투과 도전성 필름과 같은 투과성 도전성 필름을 형성한다. 또한 이 프로세스에서도, 일체형 흑백 현상 절차가 이용된다. 할로겐화 은이 현상시 물리적 현상 핵 상에 성막되기 때문에 높은 활성이 달성될 수 있지만, 현상된 은은 작은 비표면을 가진 구 형상을 갖는다.
(3) 의 프로세스에서, 할로겐화 은 입자들은 비노광 영역들에서 용융되고, 확산되어 수상 시트의 현상 핵 상에 성막되어, 시트 상에 광 투과 도전성 필름과 같은 투과성 도전성 필름을 형성한다. 이 프로세스에서, 이른바 세퍼레이트 타입 절차가 이용되고, 수상 시트가 감광성 재료로부터 박리된다.
네거티브 또는 반전 현상 처리가 프로세스들에서 이용될 수 있다. 확산 전사 현상에서는, 오토-포지티브 감광성 재료를 사용하여 네거티브 현상 처리가 실시될 수 있다.
화학적 현상, 열적 현상, 용해 물리적 현상, 및 확산 전사 현상은 일반적으로 당업계에 알려진 의미를 가지며, Shin-ichi Kikuchi, "사진 화학 (Photographic Chemistry)", Kyoritsu Shuppan Co., Ltd., 1955 및 C. E. K. Mees, "The Theory of Photographic Processes, 4th ed.", Mcmillan, 1977 과 같은 일반 사진 화학 교과서에 설명되어 있다. 액체 처리가 본 발명에서 일반적으로 이용되며, 또한 열적 현상 처리가 이용될 수 있다. 예를 들어, 일본 특허공개 공보 제2004-184693호, 제2004-334077호 및 제2005-010752호, 및 일본 특허 출원 제2004-244080호 및 제2004-085655호에 기재된 기법들이 본 발명에서 이용될 수 있다.
이하, 이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 에서의 각 층의 구조에 대해 상세히 설명할 것이다.
[제 1 투명 기판 (14A) 및 제 2 투명 기판 (14B)]
제 1 투명 기판 (14A) 및 제 2 투명 기판 (14B) 은 플라스틱 필름, 플라스틱 판, 유리 판 등일 수도 있다.
플라스틱 필름 및 플라스틱 판의 재료들의 예들은, 폴리에틸렌 테레프탈레이트 (PET) 및 폴리에틸렌 나프탈레이트 (PEN) 와 같은 폴리에스테르; 폴리에틸렌 (PE), 폴리프로필렌 (PP), 폴리스티렌, 및 EVA 와 같은 폴리올레핀; 비닐 수지; 폴리카보네이트 (PC); 폴리아미드; 폴리이미드; 아크릴 수지; 및 트리아세틸 셀룰로오스 (TAC) 를 포함한다.
제 1 투명 기판 (14A) 및 제 2 투명 기판 (14B) 은, PET (융점 258 ℃), PEN (융점 269 ℃), PE (융점 135 ℃), PP (융점 163 ℃), 폴리스티렌 (융점 230 ℃), 폴리 염화 비닐 (융점 180 ℃), 폴리 염화 비닐리덴 (융점 212 ℃), 또는 TAC (융점 290 ℃) 와 같이, 융점이 약 290℃ 이하인 플라스틱의 필름 또는 판인 것이 바람직하다. PET 가 광 투과성, 가공성 등의 관점에서 특히 바람직하다. 도전 시트 적층체 (12) 에서 사용되는 제 1 도전 시트 (10A) 또는 제 2 도전 시트 (10B) 와 같은 도전성 필름은 투명성이 요구되며, 따라서 제 1 투명 기판 (14A) 및 제 2 투명 기판 (14B) 은 높은 투명성을 갖는 것이 바람직하다.
[은염 유제층]
제 1 도전 시트 (10A) 및 제 1 도전 시트 (10B) 의 도전부들 (제 1 도전 패턴들 (18A), 제 1 보조 패턴들 (26A), 제 2 도전 패턴들 (18B), 및 제 2 보조 패턴들 (26B) 을 포함함) 을 형성하기 위한 은염 유제층은 은염과 바인더를 포함하고, 염료와 같은 첨가제 및 용매를 더 포함할 수도 있다.
이 실시형태에서 사용되는 은염은 할로겐화 은과 같은 무기 은염 또는 아세트산 은과 같은 유기 은염일 수도 있다. 이 실시형태에서, 할로겐화 은은 우수한 광 감지성을 가지기 때문에 바람직하다.
은염 유제층의 도포 은량 (은 밀도에 있어서 도포된 은염의 양) 은 바람직하게 1 내지 30 g/㎡, 보다 바람직하게 1 내지 25 g/㎡, 더욱 바람직하게 5 내지 20 g/㎡ 이다. 도포 은량이 이 범위 내인 경우, 얻어진 도전 시트 적층체 (12) 가 원하는 표면 저항을 발현할 수 있다.
이 실시형태에서 사용되는 바인더들의 예들은 젤라틴, 폴리비닐 알코올 (PVA), 폴리비닐 피롤리돈 (PVP), 전분 등의 다당류, 셀룰로오스 및 그 유도체, 폴리에틸렌 산화물, 폴리비닐아민, 키토산, 폴리리신, 폴리아크릴산, 폴리알긴산, 폴리히알루론산, 및 카르복시셀룰로오스를 포함한다. 바인더들은 관능기의 이온성에 따라 중성, 음이온성 또는 양이온성을 나타낸다.
이 실시형태에서, 은염 유제층에서의 바인더의 양은 특별히 제한되지 않으며, 충분한 분산성 및 접착성을 획득하기 위해서 적절히 선택될 수도 있다. 은염 유제층에서의 은/바인더의 체적비는 바람직하게 1/4 이상, 보다 바람직하게 1/2 이상이다. 은/바인더 체적비는 바람직하게 100/1 이하, 보다 바람직하게 50/1 이하이다. 특히, 은/바인더 체적비는 더욱 바람직하게 1/1 내지 4/1, 가장 바람직하게 1/1 내지 3/1 이다. 은염 유제층의 은/바인더 체적비가 이 범위 내인 한, 다양한 도포 은량 하에서라도 저항 변화가 감소될 수 있고, 이로써 도전 시트 적층체가 균일한 표면 저항을 가지고 제조될 수 있다. 은/바인더 체적비는 그 재료의 할로겐화 은/바인더 중량비를 은/바인더 중량비로 변환함으로써, 그리고 은/바인더 중량비를 은/바인더 체적비로 또한 변환함으로써 획득될 수 있다.
<용매>
은염 유제층을 형성하기 위해 사용되는 용매는 특별히 제한되지 않으며, 그 예들은 물, 유기 용매들 (예를 들어, 메탄올과 같은 알코올, 아세톤과 같은 케톤, 포름아미드와 같은 아미드, 디메틸 술폭시드와 같은 술폭시드, 에틸 아세테이트와 같은 에스테르, 에테르), 이온성 액체들, 및 그 혼합물들을 포함한다.
이 실시형태에서, 은염 유제층에서의 은염, 바인더 등의 합계에 대한 용매의 비는 30 ~ 90 질량% 이며, 바람직하게 50 ~ 80 질량% 이다.
<기타 첨가제들>
이 실시형태에서 사용되는 첨가제들은 특별히 한정되지 않으며, 바람직하게 공지된 첨가제들로부터 선택될 수도 있다.
[기타 층들]
보호층 (미도시) 이 은염 유제층 상에 형성될 수도 있다. 이 실시형태에서 사용되는 보호층은 젤라틴 또는 고분자 폴리머와 같은 바인더를 포함하고, 스크래치 방지 또는 역학 특성을 향상시키기 위해서 감광성 은염 유제층 상에 배치된다. 보호층의 두께는 0.5 ㎛ 이하인 것이 바람직하다. 보호층의 도포 방법 또는 형성 방법은 특별히 제한되지 않고, 공지된 도포 방법 또는 형성 방법으로부터 적절히 선택될 수도 있다. 또한, 은염 유제층 아래에 언더코트층 등이 형성될 수도 있다.
이하, 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하기 위한 단계들에 대해 설명할 것이다.
[노광]
이 실시형태에서, 제 1 도전부 (16A) 및 제 2 도전부 (16B) 는 인쇄 프로세스에서 형성될 수도 있고, 다른 프로세스에서 노광 및 현상 처리 등에 의해 형성될 수도 있다. 그리하여, 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 및 그 위의 은염 포함층을 갖는 감광성 재료 또는 포토리소그래피용 광중합체로 코팅된 감광성 재료가 노광 처리된다. 노광시 전자파가 이용될 수도 있다. 예를 들어, 전자파는 가시광 또는 자외선과 같은 광, 또는 X-선과 같은 방사선일 수도 있다. 노광은 파장 분포 또는 특정 파장을 갖는 광원을 이용하여 실시될 수도 있다.
[현상 처리]
이 실시형태에서, 유제층은 노광 이후 현상 처리된다. 포토그래픽 은염 필름, 포토그래픽 페이퍼, 인쇄 제판 필름, 포토마스킹용 에멀션 마스크 등에 대한 통상의 현상 처리 기술이 본 발명에서 이용될 수도 있다. 현상 처리에서 사용되는 현상액은 특별히 제한되지 않으며, PQ 현상액, MQ 현상액, MAA 현상액 등일 수도 있다. 본 발명에서 사용가능한 시판되는 현상액들의 예들은 FUJIFILM Corporation 로부터 입수가능한 CN-16, CR-56, CP45X, FD-3, 및 PAPITOL, Eastman Kodak Company 로부터 입수가능한 C-41, E-6, RA-4, D-19, 및 D-72, 그리고 그 키트에 포함되는 현상액들일 수도 있다. 현상액은 리스 현상액일 수도 있다.
본 발명에서, 현상 프로세스는 재료를 안정화하기 위해서 비노광 영역들에서의 은염을 제거하기 위한 정착 (fixation) 처리를 포함할 수도 있다. 포토그래픽 은염 필름, 포토그래픽 페이퍼, 인쇄 제판 필름, 포토마스킹용 에멀션 마스크 등에 대한 정착 처리 기술들이 본 발명에서 이용될 수도 있다.
정착 처리에서, 정착 온도는 약 20℃ 내지 50℃ 가 바람직하고, 보다 바람직하게는 25℃ 내지 45℃ 이다. 정착 시간은 5초 내지 1분이 바람직하고, 보다 바람직하게는 7초 내지 50초이다. 사용되는 정착액의 양은 처리되는 감광성 재료의 1㎡ 당, 600 ㎖/㎡ 이하가 바람직하고, 500 ㎖/㎡ 이하가 보다 바람직하고, 300 ㎖/㎡ 이하가 특히 바람직하다.
현상 및 정착된 감광성 재료는 수세 처리 또는 안정화 처리되는 것이 바람직하다. 수세 처리 또는 안정화 처리에서 사용되는 물의 양은 일반적으로 감광성 재료의 1㎡ 당, 20 ℓ 이하이고, 3 ℓ 이하일 수도 있다. 물 양은 0 일 수도 있고, 그리하여 감광성 재료는 저장수에 의해 세정될 수도 있다.
현상 이후 노광 영역들에 포함되는 금속 은의, 노광 이전 그 영역에 포함되는 은에 대한 비율은, 50 질량% 이상이 바람직하고, 80 질량% 이상이 보다 바람직하다. 그 비율이 50 질량% 이상인 경우, 높은 도전성이 달성될 수 있다.
이 실시형태에서, 현상에 의해 획득된 계조 (그라데이션) 은 특별히 제한되지 않지만 4.0 을 초과하는 것이 바람직하다. 현상 이후 계조가 4.0 을 초과하는 경우, 광 투과부의 높은 투과성을 유지하면서, 도전성 금속부의 도전성을 증가시킬 수 있다. 예를 들어, 로듐 또는 이리듐 이온을 도핑함으로써 4.0 이상의 계조가 획득될 수 있다.
도전 시트가 상기 단계들에 의해 획득된다. 얻어진 제 1 도전 시트 (10A) 또는 제 2 도전 시트 (10B) 의 표면 저항은 0.1 내지 100 ohm/sq 의 범위 내인 것이 바람직하다. 하한은 1 ohm/sq 이상, 3 ohm/sq 이상, 5 ohm/sq 이상, 또는 10 ohm/sq 이상인 것이 바람직하다. 상한은 70 ohm/sq 이하 또는 50 ohm/sq 이하인 것이 바람직하다. 표면 저항이 이 범위 내에서 제어되는 경우, 면적이 10 cm×10 cm 이상인 대형 터치 패널에서도 위치 검출이 수행될 수 있다. 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는 현상 처리 이후 캘린더 처리되어 원하는 표면 저항을 획득할 수도 있다.
[물리적 현상 처리 및 도금 처리]
이 실시형태에서는, 상기의 노광 및 현상 처리들에 의해 형성된 금속 은부의 도전성을 증가시키기 위해, 도전성 금속 입자들이 물리적 현상 처리 및/또는 도금 처리에 의해 금속 은부 상에 성막될 수도 있다. 본 발명에서는, 도전성 금속 입자들이 물리적 현상 및 도금 처리들 중 하나만에 의해 또는 그 처리들의 조합에 의해 금속 은부 상에 성막될 수도 있다. 이 방식으로 물리적 현상 처리 및/또는 도금 처리된, 금속 은부는 또한 도전성 금속부라고도 불린다.
이 실시형태에서, 물리적 현상은, 은 이온들과 같은 금속 이온들이 환원제에 의해 환원되고, 이로써 금속 입자들이 금속 또는 금속 화합물 코어 상에 성막되는 프로세스이다. 이러한 물리적 현상은 인스턴트 B & W 필름, 인스턴트 슬라이드 필름, 인쇄판 제조 등의 분야에서 사용되고 있고, 이 기술이 본 발명에서 이용될 수 있다.
물리적 현상은 노광 이후의 상기 현상 처리와 동시에 실시될 수도 있고, 현상 처리 이후에 별도로 실시될 수도 있다.
이 실시형태에서, 도금 처리는 무전해 도금 (예컨대, 화학 환원 도금 또는 치환 도금), 전해 도금, 또는 그들의 조합을 포함할 수도 있다. 인쇄 회로 기판 등을 위한 공지된 무전해 도금 기술이 이 실시형태에서 사용될 수도 있다. 무전해 도금은 무전해 구리 도금인 것이 바람직하다.
[산화 처리]
이 실시형태에서, 현상 처리에 의해 형성된 금속 은부 또는 물리적 현상 처리 및/또는 도금 처리에 의해 형성된 도전성 금속부는 산화 처리되는 것이 바람직하다. 예를 들어, 산화 처리에 의해, 광 투과부 상에 성막된 소량의 금속이 제거될 수 있어, 광 투과부의 투과율이 대략 100% 로 증가될 수 있게 된다.
[도전성 금속부]
이 실시형태에서, 도전성 금속부 (금속 세선 (20)) 의 선폭의 하한은 상기 기재된 바와 같이 0.1 ㎛ 이상일 수도 있다. 선폭의 하한은 1 ㎛ 이상, 3 ㎛ 이상, 4 ㎛ 이상, 또는 5 ㎛ 이상이 바람직하고, 그 상한은 15 ㎛ 이하, 10 ㎛ 이하, 9 ㎛ 이하, 또는 8 ㎛ 이하가 바람직하다. 선폭이 하한 미만인 경우, 도전성 금속부는 불충분한 도전성을 가지며, 이로써 그 도전성 금속부를 사용한 터치 패널은 불충분한 검출 감도를 갖는다. 한편, 선폭이 상한을 초과하는 경우, 도전성 금속부에 기인하여 모아레가 상당히 발생되고, 그 도전성 금속부를 사용한 터치 패널은 불량한 시인성을 갖는다. 선폭이 상기 범위 내에 있는 한, 도전성 금속부의 모아레가 개선되고, 시인성이 현저하게 개선된다. 제 1 격자 (22a) 의 변 길이는 30 ㎛ 이상 500 ㎛ 이하인 것이 바람직하고, 보다 바람직하게는 50 ㎛ 이상 400 ㎛ 이하이고, 가장 바람직하게는 100 ㎛ 이상 350 ㎛ 이하이다. 도전성 금속부는 그라운드 접속 등의 목적을 위해서 선폭이 200 ㎛ 초과인 부분을 가질 수도 있다.
이 실시형태에서, 도전성 금속부의 개구율은 가시광 투과율의 측면에서 85% 이상인 것이 바람직하고, 90% 이상인 것이 보다 바람직하고, 95% 이상인 것이 가장 바람직하다. 개구율은, 전체 도전 부분에 대한, 도전부들 (제 1 도전 패턴들, 제 1 보조 패턴들, 제 2 도전 패턴들, 및 제 2 보조 패턴들을 포함함) 이외의 광 투과부들의 비율이다. 예를 들어, 선폭이 15 ㎛ 이고 피치가 300 ㎛ 인 정사각형 격자는 개구율이 90% 이다.
[광 투과부]
이 실시형태에서, 광 투과부는 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 에서 도전성 금속부들 이외의 광 투과율을 갖는 부분이다. 본 명세서에서 제 1 투명 기판 (14A) 및 제 2 투명 기판 (14B) 의 광 흡수 및 반사를 무시하고 획득된 파장 영역 380 내지 780 nm 에서의 최소 투과율 값인, 광 투과부의 투과율은 90% 이상, 바람직하게 95% 이상, 보다 바람직하게 97% 이상, 더욱 바람직하게 98% 이상, 가장 바람직하게 99% 이상이다.
노광은, 유리 마스크 방법 또는 레이저 리소그래피 패턴 노광 방법을 이용하여 실시되는 것이 바람직하다.
[제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B)]
이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 에서, 제 1 투명 기판 (14A) 및 제 2 투명 기판 (14B) 의 두께는 50 내지 350 ㎛ 인 것이 바람직하고, 보다 바람직하게는 80 내지 250 ㎛ 이고, 특히 바람직하게는 100 내지 200 ㎛ 이다. 두께가 50 내지 350 ㎛ 의 범위 내인 경우, 원하는 가시광 투과율이 획득될 수 있고, 기판들이 용이하게 취급될 수 있고, 제 1 도전 패턴들 (18A) 과 제 2 도전 패턴들 (18B) 사이의 기생 용량이 저감될 수 있다.
제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 상에 형성된 금속 은부의 두께는, 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 에 도포되는 은염 포함층용 코팅액의 두께를 제어함으로써 적절히 선택될 수도 있다. 금속 은부의 두께는 0.001 내지 0.2 mm 의 범위 내에서 선택될 수도 있고, 바람직하게 30 ㎛ 이하, 보다 바람직하게 20 ㎛ 이하, 더욱 바람직하게 0.01 내지 9 ㎛, 가장 바람직하게 0.05 내지 5 ㎛ 이다. 금속 은부는 패터닝된 형상으로 형성되는 것이 바람직하다. 금속 은부는 단일층 구조 또는 2 층 이상을 포함하는 다층 구조를 가질 수도 있다. 금속 은부가 2 층 이상을 포함하는 패터닝된 다층 구조를 갖는 경우, 층들은 상이한 파장 감색성 (color sensitivity) 을 가질 수도 있다. 이 경우, 상이한 파장들을 갖는 노광 광들을 이용함으로써 층들 내에 상이한 패턴들을 형성할 수 있다.
터치 패널에서 제 1 도전 시트 (10A) 또는 제 2 도전 시트 (10B) 를 사용하는 경우에, 도전성 금속부는 보다 작은 두께를 갖는 것이 바람직하다. 두께가 감소됨에 따라, 표시 패널의 시야각 및 시인성이 향상된다. 그리하여, 도전성 금속부 상의 도전성 금속의 층 두께는 바람직하게 9 ㎛ 미만, 보다 바람직하게 0.1 ㎛ 이상 5 ㎛ 미만, 더욱 바람직하게 0.1 ㎛ 이상 3 ㎛ 미만이다.
이 실시형태에서, 금속 은부의 두께는 은염 포함층의 코팅 두께를 변화시킴으로써 제어될 수 있고, 도전성 금속 입자층의 두께는 물리적 현상 처리 및/또는 도금 처리시에 제어될 수 있으며, 이로써 두께가 5 ㎛ 미만 (바람직하게 3 ㎛ 미만) 인 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 가 용이하게 제조될 수 있다.
이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하는 방법에서 도금 등이 반드시 실시될 필요는 없다. 이것은, 이 방법에서 은염 유제층의 은/바인더 체적비 및 도포 은량을 제어함으로써 원하는 표면 저항이 획득될 수 있기 때문이다. 필요하다면 캘린더 처리 등이 실시될 수도 있다.
(현상 처리 이후 필름 경화 처리)
은염 유제층이 현상된 이후, 결과물이 경화제에 침지되고 이로써 필름 경화 처리되는 것이 바람직하다. 경화제의 예들은 일본 특허공개 공보 평02-141279호에 기재되어 있는 디알데히드 (이를테면, 글루타르알데히드, 아디프알데히드, 및 2,3-디히드록시-1,4-디옥산) 및 붕산을 포함한다.
[도전 시트 적층체]
도전 시트 적층체 (12) 에는 반사방지층 또는 하드코트층과 같은 추가적인 기능층이 형성될 수도 있다.
본 발명은 표 1 및 표 2 에 나타낸 하기의 특허공개 공보들 및 국제 특허 팜플렛들에 기재되어 있는 기술들과 적절하게 조합될 수도 있다. "일본 공개특허공보, "공보 No.", "팜플렛 No." 등은 생략되어 있다.
Figure 112013114016911-pct00001
Figure 112013114016911-pct00002
실시예
이하, 실시예들을 참조하여 본 발명을 보다 구체적으로 설명한다. 실시예들에서 사용되는 재료들, 양들, 비율들, 처리 함량들, 처리 절차들 등은 본 발명의 범위로부터 벗어나지 않는 한 적절히 변경될 수도 있다. 따라서, 하기의 구체예들은 모든 측면에서 제한이 아닌 예시로서 고려되어야 한다.
[제 1 실시예]
제 1 실시예에 있어서, 실시예들 1 내지 9 의 도전 시트 적층체들 (12) 각각에서는, 제 1 격자 (22a) 의 변 길이, 금속 세선 (20) 의 선폭 및 대표적으로 제 2 도전 패턴 (18B) 의 표면 저항을 측정하고, 모아레 및 시인성을 평가하였다. 실시예들 1 내지 9 의 특성들 및 평가 결과들을 표 3 에 나타낸다.
<실시예들 1 내지 9>
(감광성 할로겐화 은 재료)
수성 매체, 젤라틴, 및 요오드브로모클로라이드 은 입자들을 포함하는 유제를 제작하였다. 젤라틴의 양은 Ag 150 g 당 10.0 g 이었고, 요오드브로모클로라이드 은 입자들은 I 함량이 0.2 mol% 이었고, Br 함량이 40 mol% 이었으며, 평균 구 상당 직경이 0.1 ㎛ 이었다.
그 유제에 K3Rh2Br9 및 K2IrCl6 을 10-7 (mol/mol-은) 의 농도로 첨가하여 브롬화 은 입자들을 Rh 및 Ir 이온들로 도핑하였다. 그 유제에 Na2PdCl4 를 또한 첨가하고, 얻어진 유제에 대해 염화금산 및 티오황산 나트륨을 이용하여 금-황 증감 (sensitization) 처리하였다. 유제 및 젤라틴 경화제를, 폴리에틸렌 테레프탈레이트 (PET) 로 구성된, 두께 150 ㎛ 인 제 1 투명 기판 (14A) 또는 제 2 투명 기판 (14B) 에 도포하였다. 도포 은량이 10 g/㎡ 이었고, Ag/젤라틴 체적비는 2/1 이었다.
PET 지지체는 폭이 30 cm 이었고, 거기에 유제를 폭 25 cm 및 길이 20 m 로 도포하였다. 폭이 3 cm 인 양 단부들을 절단하여 폭 24 cm 인 롤 감광성 할로겐화 은 재료를 획득하였다.
(노광)
제 1 투명 기판 (14A) 의 A4 (210 mm × 297 mm) 크기의 영역을 도 4 에 나타낸 제 1 도전 시트 (10A) 의 패턴으로 노광하고, 제 2 투명 기판 (14B) 의 A4 크기의 영역을 도 5 에 나타낸 제 2 도전 시트 (10B) 의 패턴으로 노광하였다. 고압 수은 램프의 광원으로부터의 평행 광 및 패터닝된 포토마스크들을 사용하여 노광을 실시하였다.
(현상 처리)
현상액 1ℓ 의 조성
히드로퀴논 20 g
아황산 나트륨 50 g
탄산 칼륨 40 g
에틸렌디아민테트라아세트산 2 g
브롬화 칼륨 3 g
폴리에틸렌 글리콜 2000 1 g
수산화 칼륨 4 g
pH 10.3 으로 제어
정착액 1ℓ의 조성
티오황산 암모늄 용액 (75%) 300 ㎖
아황산 암모늄 일수화물 25 g
1,3-디아미노프로판테트라아세트산 8 g
아세트산 5 g
암모니아수 (27%) 1 g
pH 6.2 로 제어
노광된 감광성 재료를, FUJIFILM Corporation 에 의해 제조된 자동 프로세서 FG-710PTS 를 사용하여 하기의 조건들 하에서 상기 처리제들로 처리하였다. 현상 처리를 35 ℃ 에서 30 초간 실시하였고, 정착 처리를 34℃ 에서 23 초간 실시한 후, 수세 처리를 20 초간 물 유량 5 ℓ/min 에서 실시하였다.
(실시예 1)
제작된 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 의 도전부들 (제 1 도전 패턴들 (18A) 및 제 2 도전 패턴들 (18B) 을 포함함) 에 있어서, 제 1 격자 (22a) 의 변 길이가 30 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 60 ㎛ 이고), 금속 세선 (20) 의 선폭이 1 ㎛ 이었다.
(실시예 2)
제 1 격자 (22a) 의 변 길이가 40 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 80 ㎛ 이고), 금속 세선 (20) 의 선폭이 3 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 2 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 3)
제 1 격자 (22a) 의 변 길이가 50 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 100 ㎛ 이고), 금속 세선 (20) 의 선폭이 4 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 3 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 4)
제 1 격자 (22a) 의 변 길이가 80 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 160 ㎛ 이고), 금속 세선 (20) 의 선폭이 5 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 4 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 5)
제 1 격자 (22a) 의 변 길이가 100 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 200 ㎛ 이고), 금속 세선 (20) 의 선폭이 8 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 5 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 6)
제 1 격자 (22a) 의 변 길이가 250 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 500 ㎛ 이고), 금속 세선 (20) 의 선폭이 9 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 6 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 7)
제 1 격자 (22a) 의 변 길이가 350 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 700 ㎛ 이고), 금속 세선 (20) 의 선폭이 10 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 7 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 8)
제 1 격자 (22a) 의 변 길이가 400 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 800 ㎛ 이고), 금속 세선 (20) 의 선폭이 15 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 8 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 9)
제 1 격자 (22a) 의 변 길이가 500 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 1000 ㎛ 이고), 금속 세선 (20) 의 선폭이 15 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 9 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(표면 저항 측정)
제 1 도전 시트들 (10A) 및 제 2 도전 시트들 (10B) 의 각각에 있어서, 직렬 4-프로브 방법 (ASP) 을 이용하는, Dia Instruments Co., Ltd. 제조의 LORESTA GP (모델 번호 MCP-T610) 에 의해 임의로 선택된 10 포인트들의 표면 저항 값들을 측정하였고, 측정된 값들의 평균을 획득하여 검출 정밀도를 평가하였다.
(투과율 측정)
제 1 도전 시트들 (10A) 및 제 2 도전 시트들 (10B) 의 각각에 있어서, 광 투과부의 투과율 값을 분광광도계에 의해 측정하여 제 1 투명 기판 (14A) 의 투명성을 평가하였다.
(모아레 평가)
실시예들 1 내지 9 에 있어서, 제 2 도전 시트 (10B) 상에 제 1 도전 시트 (10A) 를 적층하여 도전 시트 적층체 (12) 를 제작하고, 도전 시트 적층체 (12) 를 표시 디바이스 (108) (액정 디스플레이) 의 표시 화면에 부착하여 터치 패널 (100) 을 제조하였다. 터치 패널 (100) 을 턴테이블에 고정시키고, 표시 디바이스 (108) 를 동작시켜 백색을 표시하였다. 턴테이블을 바이어스각 범위 -45°내지 +45°내에서 회전시키면서 도전 시트 적층체 (12) 의 모아레를 시각적으로 관찰하고 평가하였다.
모아레는, 표시 디바이스 (108) 의 표시 화면 (110a) 으로부터 1.5 m 거리에서 관찰되었다. 도전 시트 적층체 (12) 는, 모아레가 시인되지 않을 경우 "양호" 로 평가되었고, 모아레가 허용가능한 정도로 약간 시인되는 경우 "적정"으로 평가되었고, 또는 모아레가 잘 시인되는 경우 "불량"으로 평가되었다.
(시인성 평가)
모아레 평가 이전에, 터치 패널 (100) 을 턴테이블에 고정시켰고, 표시 디바이스 (108) 를 동작시켜 백색을 표시하였고, 두꺼운 선 또는 흑점이 터치 패널 (100) 에 형성되었는지의 여부, 그리고 터치 패널 (100) 에 있어서 제 1 도전 패턴들 (18A) 과 제 2 도전 패턴들 (18B) 사이의 경계들 및 제 1 전극들 (24A) 과 제 2 전극들 (24B) 사이의 경계들이 시인되었는지의 여부가 육안으로 관찰되었다.
Figure 112013114016911-pct00003
표 3 에 나타낸 바와 같이, 실시예들 1 내지 9 중에서, 실시예들 1 내지 8 의 도전 시트 적층체들 (12) 은 도전성, 투과율, 모아레 및 시인성 특성들이 우수하였다. 실시예 9 의 도전 시트 적층체 (12) 는 모아레 및 시인성 특성들에 있어서 실시예들 1 내지 8 의 도전 시트 적층체들 (12) 보다 열악하였다. 하지만, 실시예 9 에서, 모아레가 허용가능한 정도로 약간만 시인되었고, 표시 디바이스 (108) 상의 이미지는 어떠한 어려움 없이 관찰될 수 있었다.
그리하여, 제 1 격자 (22a) 의 변 길이는 30 내지 500 ㎛ 가 바람직하고, 50 내지 400 ㎛ 가 보다 바람직하고, 100 내지 350 ㎛ 가 특히 바람직하다는 것이 분명하다. 또한, 금속 세선 (20) 의 선폭의 하한은 1 ㎛ 이상, 3 ㎛ 이상, 4 ㎛ 이상, 또는 5 ㎛ 이상이 바람직하고, 그 상한은 15 ㎛ 이하, 10 ㎛ 이하, 9 ㎛ 이하, 또는 8 ㎛ 이하가 바람직하다는 것이 분명하다.
[제 2 실시예]
제 2 실시예에 있어서, 실시예들 11 내지 17 그리고 참고예들 11 및 12 의 도전 시트 적층체들 (12) 에서는, 제 1 투명 기판 (14A) 의 두께를 변경하여 검출 감도 및 시인성을 평가하였다. 실시예들 11 내지 17 그리고 참고예들 11 및 12 의 특성들 및 평가 결과들을 표 4 에 나타낸다.
(실시예 11)
도전부들 (제 1 도전 패턴들 (18A) 및 제 2 도전 패턴들 (18B) 을 포함함) 에 있어서, 제 1 격자 (22a) 의 변 길이가 80 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 160 ㎛ 이고), 금속 세선 (20) 의 선폭이 5 ㎛ 이고, 제 1 투명 기판 (14A) 의 두께가 50 ㎛ 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 11 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 12)
제 1 투명 기판 (14A) 의 두께가 80 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 실시예 12 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 13)
제 1 투명 기판 (14A) 의 두께가 100 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 실시예 13 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 14)
제 1 투명 기판 (14A) 의 두께가 150 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 실시예 14 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 15)
제 1 투명 기판 (14A) 의 두께가 200 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 실시예 15 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 16)
제 1 투명 기판 (14A) 의 두께가 250 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 실시예 16 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 17)
제 1 투명 기판 (14A) 의 두께가 350 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 실시예 17 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(참고예 11)
제 1 투명 기판 (14A) 의 두께가 30 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 참고예 11 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(참고예 12)
제 1 투명 기판 (14A) 의 두께가 400 ㎛ 인 점을 제외하고는, 실시예 11 과 동일한 방식으로 참고예 12 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(검출 감도 평가)
각각의 터치 패널 (100) 상에서 미리결정된 방향으로 손가락을 이동시켜 검출 파형을 획득하였다. 이 검출 파형에 기초하여 검출 감도를 평가하였다. 터치 패널 (100) 은, 검출 감도가 미리결정된 임계값의 110% 초과일 경우 "우수"로 평가되었고, 검출 감도가 미리결정된 임계값의 90% 이상 110% 이하일 경우 "양호"로 평가되었고, 또는 검출 감도가 미리결정된 임계값의 90% 미만일 경우 "적정"으로 평가되었다.
실시예들 11 내지 17 그리고 참고예들 11 및 12 의 결과들을 표 4 에 나타낸다.
Figure 112013114016911-pct00004
표 4 에 나타낸 바와 같이, 참고예 11 의 도전 시트 적층체 (12) 는 시인성이 양호하지만 검출 감도가 낮았다. 제 1 투명 기판 (14A) 이 30 ㎛ 의 작은 두께를 가졌기 때문에, 제 1 도전 패턴들 (18A) 과 제 2 도전 패턴들 (18B) 사이에 큰 기생 용량이 형성되었고, 그 기생 용량에 기인하여 검출 감도가 열화되었을 것이라고 생각되었다. 참고예 12 의 도전 시트 적층체 (12) 는, 검출 감도 및 시인성 둘다가 열악하였다. 제 1 투명 기판 (14A) 이 400 ㎛ 의 상당히 큰 두께를 가졌기 때문에, 자기 용량 기술에 있어서는 손가락 터치 위치가 제 2 도전 패턴들 (18B) 에 의해 거의 검출되지 않았고, 상호 용량 기술에 있어서는 제 2 전극들 (24B) (구동 전극들) 로부터의 신호들이 제 1 전극들 (24A) (수신 전극들) 에 의해 거의 수신되지 않았을 것이라고 생각되었다. 제 1 투명 기판 (14A) 이 400 ㎛ 의 상당히 큰 두께를 가졌기 때문에 시인성이 열화되었고, 이로써 광 투과부들이 80% 의 낮은 투과율을 가져서 투명성을 저하시켰다.
대조적으로, 실시예들 11 내지 17 의 도전 시트 적층체들 (12) 은 높은 검출 감도 및 높은 시인성을 가졌다. 특히 실시예들 13 내지 15 의 도전 시트 적층체들 (12) 은 검출 감도가 우수하였다.
그리하여, 제 1 도전부 (16A) 와 제 2 도전부 (16B) 사이에 배치된 투명 기판 (제 1 투명 기판 (14A)) 의 두께는 50 ㎛ 이상 350 ㎛ 이하가 바람직하고, 80 ㎛ 이상 250 ㎛ 이하가 더욱 바람직하고, 100 ㎛ 이상 200 ㎛ 이하가 특히 바람직하다는 것이 분명하다.
[제 3 실시예]
제 3 실시예에 있어서, 실시예들 21 내지 29 그리고 참고예들 21 및 22 의 도전 시트 적층체들 (12) 에서는, 제 1 도전 패턴들 (18A) 의 점유 면적 (A1) 에 대한 제 2 도전 패턴들 (18B) 의 점유 면적 (A2) 의 비율 (A2/A1) 을 변경하여 제 1 도전 패턴 (18A) 의 표면 저항, 제 2 도전 패턴 (18B) 의 표면 저항 및 검출 감도를 평가하였다. 실시예들 21 내지 29 그리고 참고예들 21 및 22 의 특성들 및 평가 결과들을 표 5 에 나타낸다.
(실시예 21)
도전부들 (제 1 도전 패턴들 (18A) 및 제 2 도전 패턴들 (18B) 을 포함함) 에 있어서, 제 1 격자 (22a) 의 변 길이가 80 ㎛ 이고 (즉, 제 2 격자 (22b) 의 변 길이가 160 ㎛ 이고), 금속 세선 (20) 의 선폭이 5 ㎛ 이고, 제 1 투명 기판 (14A) 의 두께가 150 ㎛ 이고, 점유 면적 비율 (A2/A1) 이 2 인 점을 제외하고는, 실시예 1 과 동일한 방식으로 실시예 21 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 22)
점유 면적 비율 (A2/A1) 이 3 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 22 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 23)
점유 면적 비율 (A2/A1) 이 3.3 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 23 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 24)
점유 면적 비율 (A2/A1) 이 5 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 24 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 25)
점유 면적 비율 (A2/A1) 이 7 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 25 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 26)
점유 면적 비율 (A2/A1) 이 8 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 26 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 27)
점유 면적 비율 (A2/A1) 이 10 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 27 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 28)
점유 면적 비율 (A2/A1) 이 15 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 28 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(실시예 29)
점유 면적 비율 (A2/A1) 이 20 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 실시예 29 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(참고예 21)
점유 면적 비율 (A2/A1) 이 1 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 참고예 21 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
(참고예 22)
점유 면적 비율 (A2/A1) 이 25 인 점을 제외하고는, 실시예 21 과 동일한 방식으로 참고예 22 의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다.
Figure 112013114016911-pct00005
표 5 에 나타낸 바와 같이, 참고예들 21 및 22 의 도전 시트 적층체들 (12) 은 낮은 검출 감도를 가졌다. 참고예 21 에서는, 제 2 도전 패턴들 (18B) 이 75 ohm/sq 의 높은 표면 저항을 가졌으며, 제 2 도전 패턴들 (18B) 이 전자파의 노이즈 영향을 저감시킬 수 없었을 것이라고 생각되었다. 참고예 22 에서는, 제 2 도전 패턴들 (18B) 이 상당히 낮은 표면 저항을 가졌지만, 제 1 도전 패턴들 (18A) 이 150 ohm/sq 의 높은 표면 저항을 가졌다. 이 높은 표면 저항에 기인하여 제 1 전극들 (24A) 의 검출 감도가 열화되었을 것이라고 생각되었다.
대조적으로, 실시예들 21 내지 29 의 도전 시트 적층체들 (12) 은 높은 검출 감도를 가졌다. 특히 실시예들 23 내지 26 의 도전 시트 적층체들 (12) 은 검출 감도가 우수하였다.
그리하여, 제 1 도전 패턴들 (18A) 의 점유 면적 (A1) 에 대한 제 2 도전 패턴들 (18B) 의 점유 면적 (A2) 의 비율은 1 < A2/A1 ≤ 20 을 만족하는 것이 바람직하고, 1 < A2/A1 ≤ 10 을 만족하는 것이 더욱 바람직하고, 2 ≤ A2/A1 ≤ 10 을 만족하는 것이 특히 바람직하다는 것이 분명하다.
본 발명의 도전 시트 및 터치 패널이 상기 실시형태들에 한정되지 않으며, 본 발명의 범위로부터 일탈하지 않는 한 다양한 변경들 및 수정들이 이루어질 수도 있다는 것이 이해될 것이다.

Claims (28)

  1. 일 방향으로 배열된 복수의 도전 패턴들 (18A) 을 포함하는 도전 시트로서,
    상기 도전 패턴들 (18A) 각각은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함하고, 상기 제 1 격자들 (22a) 및 상기 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되고, 상기 제 2 격자들 (22b) 은 상기 제 1 격자들 (22a) 보다 더 크며,
    상기 제 2 격자들 (22b) 을 포함하는 제 2 격자부들 (25A) 이 상기 일 방향으로 배열되고,
    상기 제 1 격자들 (22a) 을 포함하는 제 1 격자부들 (26A) 이 상기 일 방향에 직교하는 방향으로 미리결정된 간격들로 배열되고,
    상기 제 1 격자부들 (26A) 은 상기 제 2 격자부들 (25A) 과 접속되지 않는, 도전 시트.
  2. 제 1 항에 있어서,
    상기 제 1 격자부들 (26A) 각각은 상기 일 방향으로 배열된 2개 이상의 제 1 격자들 (22a) 을 포함하는, 도전 시트.
  3. 제 1 항에 있어서,
    상기 제 1 격자부들 (26A) 각각은 상기 제 1 격자들 (22a) 의 코너를 포함하는 L 형상 패턴을 포함하는, 도전 시트.
  4. 제 1 항에 있어서,
    상기 제 1 격자부들 (26A) 각각은 상기 제 1 격자들 (22a) 의 코너를 포함하는 십자 형상 (cross-shaped) 패턴을 포함하는, 도전 시트.
  5. 일 방향으로 배열된 복수의 도전 패턴들 (18A 또는 18B) 을 포함하는 도전 시트로서,
    상기 도전 패턴들 (18A 또는 18B) 각각은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함하고, 상기 제 1 격자들 (22a) 및 상기 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되고, 상기 제 2 격자들 (22b) 은 상기 제 1 격자들 (22a) 보다 더 크며,
    상기 제 1 격자들 (22a) 을 포함하는 제 1 격자부들 (24A 또는 24B) 및 상기 제 2 격자들 (22b) 을 포함하는 제 2 격자부들 (25A 또는 25B) 이 전기적으로 접속되며, 상기 일 방향에 직교하는 방향으로 교대로 배열되고,
    상기 일 방향에 있어서 상기 제 1 격자부 (24A 또는 24B) 의 길이는 상기 제 2 격자부 (25A 또는 25B) 의 길이와 동일한, 도전 시트.
  6. 제 5 항에 있어서,
    상기 일 방향에 직교하는 방향에 있어서의 상기 제 1 격자부 (24A) 의 길이 (L1) 및 상기 제 2 격자부 (25A) 의 길이 (L2) 는 부등식 L1 < L2 을 만족하는, 도전 시트.
  7. 제 6 항에 있어서,
    상기 길이들 (L1 및 L2) 은 부등식 1.5×L1 ≤ L2 ≤ 6×L1 을 만족하는, 도전 시트.
  8. 제 5 항에 있어서,
    상기 일 방향에 직교하는 방향에 있어서의 상기 제 1 격자부 (24B) 의 길이 (L1) 및 상기 제 2 격자부 (25B) 의 길이 (L2) 는 부등식 L1 > L2 을 만족하는, 도전 시트.
  9. 제 8 항에 있어서,
    상기 길이들 (L1 및 L2) 은 부등식 1.5×L2 ≤ L1 ≤ 6×L2 를 만족하는, 도전 시트.
  10. 서로 중첩하는 제 1 도전부 (16A) 및 제 2 도전부 (16B) 를 포함하는 도전 시트로서,
    상기 제 1 도전부 (16A) 는 일 방향으로 배열된 복수의 제 1 도전 패턴들 (18A) 을 포함하고,
    상기 제 2 도전부 (16B) 는 상기 제 1 도전 패턴들 (18A) 의 일 배열 방향에 직교하는 다른 방향으로 배열된 복수의 제 2 도전 패턴들 (18B) 을 포함하고,
    상기 제 1 도전 패턴들 (18A) 및 상기 제 2 도전 패턴들 (18B) 각각은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함하고, 상기 제 1 격자들 (22a) 및 상기 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되고, 상기 제 2 격자들 (22b) 은 상기 제 1 격자들 (22a) 보다 더 크며,
    상기 제 1 도전 패턴들 (18A) 에서, 상기 제 2 도전 패턴들 (18B) 과 중첩하는 부분들 각각은 복수의 상기 제 2 격자들 (22b) 을 포함하고, 상기 제 2 도전 패턴들 (18B) 과 중첩하지 않는 부분들 각각은 복수의 상기 제 1 격자들 (22a) 을 포함하고,
    상기 제 2 도전 패턴들 (18B) 에서, 상기 제 1 도전 패턴들 (18A) 과 중첩하는 부분들 각각은 복수의 상기 제 2 격자들 (22b) 을 포함하고, 상기 제 1 도전 패턴들 (18A) 과 중첩하지 않는 부분들 각각은 복수의 상기 제 1 격자들 (22a) 을 포함하고,
    상기 제 1 도전 패턴들 (18A) 과 상기 제 2 도전 패턴들 (18B) 의 중첩부들 각각은 위에서 보았을 때에 복수의 상기 제 1 격자들 (22a) 의 조합을 포함하는, 도전 시트.
  11. 제 10 항에 있어서,
    상기 제 1 도전 패턴들 (18A) 및 상기 제 2 도전 패턴들 (18B) 각각은 띠 형상을 가지며,
    상기 제 2 도전 패턴 (18B) 의 최대 폭이 상기 제 1 도전 패턴 (18A) 의 최대 폭보다 더 큰, 도전 시트.
  12. 제 11 항에 있어서,
    상기 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 상기 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 1 < Wb/Wa ≤ 10 의 조건을 만족하는, 도전 시트.
  13. 제 11 항에 있어서,
    상기 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 상기 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 2 ≤ Wb/Wa ≤ 8 의 조건을 만족하는, 도전 시트.
  14. 제 11 항에 있어서,
    상기 제 1 도전 패턴 (18A) 의 최대 폭 (Wa) 에 대한 상기 제 2 도전 패턴 (18B) 의 최대 폭 (Wb) 의 비율 (Wb/Wa) 은 3 ≤ Wb/Wa ≤ 5 의 조건을 만족하는, 도전 시트.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 2 도전 패턴들 (18B) 의 점유 면적이 상기 제 1 도전 패턴들 (18A) 의 점유 면적보다 더 큰, 도전 시트.
  16. 제 15 항에 있어서,
    상기 제 1 도전 패턴들 (18A) 이 점유 면적 (A1) 을 가지며 상기 제 2 도전 패턴들 (18B) 이 점유 면적 (A2) 을 가질 경우에, 상기 도전 시트는 1 < A2/A1 ≤ 20 의 조건을 만족하는, 도전 시트.
  17. 제 15 항에 있어서,
    상기 제 1 도전 패턴들 (18A) 이 점유 면적 (A1) 을 가지며 상기 제 2 도전 패턴들 (18B) 이 점유 면적 (A2) 을 가질 경우에, 상기 도전 시트는 1 < A2/A1 ≤ 10 의 조건을 만족하는, 도전 시트.
  18. 제 15 항에 있어서,
    상기 제 1 도전 패턴들 (18A) 이 점유 면적 (A1) 을 가지며 상기 제 2 도전 패턴들 (18B) 이 점유 면적 (A2) 을 가질 경우에, 상기 도전 시트는 2 ≤ A2/A1 ≤ 10 의 조건을 만족하는, 도전 시트.
  19. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 도전 패턴들 (18A) 에서, 복수의 상기 제 1 격자들 (22a) 을 포함하는 부분들은 제 1 전극들 (24A) 로서 작용하고,
    상기 제 2 도전 패턴들 (18B) 에서, 복수의 상기 제 1 격자들 (22a) 을 포함하는 부분들은 제 2 전극들 (24B) 로서 작용하고,
    상기 제 1 전극들 (24A), 상기 제 2 전극들 (24B), 및 상기 제 1 도전 패턴들 (18A) 과 상기 제 2 도전 패턴들 (18B) 의 중첩부들은 위에서 보았을 때에 균일한 격자 패턴을 형성하는, 도전 시트.
  20. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 도전부 (16A) 는 인접하는 제 1 도전 패턴들 (18A) 사이에 제 1 보조 패턴들 (26A) 을 포함하고, 상기 제 1 보조 패턴들 (26A) 은 상기 제 1 도전 패턴들 (18A) 에 접속되지 않고,
    상기 제 2 도전부 (16B) 는 인접하는 제 2 도전 패턴들 (18B) 사이에 제 2 보조 패턴들 (26B) 을 포함하고, 상기 제 2 보조 패턴들 (26B) 은 상기 제 2 도전 패턴들 (18B) 에 접속되지 않고,
    위에서 보았을 때에, 상기 제 1 보조 패턴들 (26A) 및 상기 제 2 보조 패턴들 (26B) 이 서로 중첩하여 조합 패턴들 (90B) 을 형성하고, 상기 조합 패턴들 (90B) 각각은 복수의 상기 제 1 격자들 (22a) 의 조합을 포함하는, 도전 시트.
  21. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 격자들 (22a) 은 30 내지 500 ㎛ 의 변 길이를 갖는, 도전 시트.
  22. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 금속 세선들 (20) 은 15 ㎛ 이하의 선폭을 갖는, 도전 시트.
  23. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 도전부 (16A) 및 상기 제 2 도전부 (16B) 는 기판 (14A) 을 사이에 개재하여 적층되어 있고,
    상기 기판 (14A) 은 50 내지 350 ㎛ 의 두께를 갖는, 도전 시트.
  24. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 2 격자 (22b) 의 변 길이는 상기 제 1 격자 (22a) 의 변 길이의 실수배인, 도전 시트.
  25. 제 24 항에 있어서,
    상기 제 2 격자 (22b) 의 변 길이는 상기 제 1 격자 (22a) 의 변 길이의 2배인, 도전 시트.
  26. 표시 디바이스 (108) 의 표시 패널 (110) 상에 사용되는 도전 시트 (10A) 를 포함하는 터치 패널로서,
    상기 도전 시트 (10A) 는 일 방향으로 배열된 복수의 도전 패턴들 (18A) 을 포함하고,
    상기 도전 패턴들 (18A) 각각은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함하고, 상기 제 1 격자들 (22a) 및 상기 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되고, 상기 제 2 격자들 (22b) 은 상기 제 1 격자들 (22a) 보다 더 크며,
    상기 제 2 격자들 (22b) 을 포함하는 제 2 격자부들 (25A) 이 상기 일 방향으로 배열되고,
    상기 제 1 격자들 (22a) 을 포함하는 제 1 격자부들 (26A) 이 상기 일 방향에 직교하는 방향으로 미리결정된 간격들로 배열되고,
    상기 제 1 격자부들 (26A) 은 상기 제 2 격자부들 (25A) 과 접속되지 않는, 터치 패널.
  27. 표시 디바이스 (108) 의 표시 패널 (110) 상에 사용되는 도전 시트 (10A 또는 10B) 를 포함하는 터치 패널로서,
    상기 도전 시트 (10A 또는 10B) 는 일 방향으로 배열된 복수의 도전 패턴들 (18A 또는 18B) 을 포함하고,
    상기 도전 패턴들 (18A 또는 18B) 각각은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함하고, 상기 제 1 격자들 (22a) 및 상기 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되고, 상기 제 2 격자들 (22b) 은 상기 제 1 격자들 (22a) 보다 더 크며,
    상기 제 1 격자들 (22a) 을 포함하는 제 1 격자부들 (24A 또는 24B) 및 상기 제 2 격자들 (22b) 을 포함하는 제 2 격자부들 (25A 또는 25B) 이 전기적으로 접속되며, 상기 일 방향에 직교하는 방향으로 교대로 배열되고,
    상기 일 방향에 있어서 상기 제 1 격자부 (24A 또는 24B) 의 길이는 상기 제 2 격자부 (25A 또는 25B) 의 길이와 동일한, 터치 패널.
  28. 표시 디바이스 (108) 의 표시 패널 (110) 상에 사용되는 도전 시트 (12) 를 포함하는 터치 패널로서,
    상기 도전 시트 (12) 는, 입력 조작면에 더 가까이 배치된 제 1 도전부 (16A) 및 상기 표시 패널 (110) 에 더 가까이 배치된 제 2 도전부 (16B) 를 포함하고,
    상기 제 1 도전부 (16A) 및 상기 제 2 도전부 (16B) 는 서로 중첩하며,
    상기 제 1 도전부 (16A) 는 일 방향으로 배열된 복수의 제 1 도전 패턴들 (18A) 을 포함하고,
    상기 제 2 도전부 (16B) 는 상기 제 1 도전 패턴들 (18A) 의 일 배열 방향에 직교하는 다른 방향으로 배열된 복수의 제 2 도전 패턴들 (18B) 을 포함하고,
    상기 제 1 도전 패턴들 (18A) 및 상기 제 2 도전 패턴들 (18B) 각각은 복수의 제 1 격자들 (22a) 및 복수의 제 2 격자들 (22b) 의 조합을 포함하고, 상기 제 1 격자들 (22a) 및 상기 제 2 격자들 (22b) 은 금속 세선들 (20) 로 구성되고, 상기 제 2 격자들 (22b) 은 상기 제 1 격자들 (22a) 보다 더 크며,
    상기 제 1 도전 패턴들 (18A) 에서, 상기 제 2 도전 패턴들 (18B) 과 중첩하는 부분들 각각은 복수의 상기 제 2 격자들 (22b) 을 포함하고, 상기 제 2 도전 패턴들 (18B) 과 중첩하지 않는 부분들 각각은 복수의 상기 제 1 격자들 (22a) 을 포함하고,
    상기 제 2 도전 패턴들 (18B) 에서, 상기 제 1 도전 패턴들 (18A) 과 중첩하는 부분들 각각은 복수의 상기 제 2 격자들 (22b) 을 포함하고, 상기 제 1 도전 패턴들 (18A) 과 중첩하지 않는 부분들 각각은 복수의 상기 제 1 격자들 (22a) 을 포함하고,
    상기 제 1 도전 패턴들 (18A) 과 상기 제 2 도전 패턴들 (18B) 의 중첩부들 각각은 위에서 보았을 때에 복수의 상기 제 1 격자들 (22a) 의 조합을 포함하는, 터치 패널.
KR1020137033125A 2011-05-13 2012-05-11 도전 시트 및 터치 패널 KR101651723B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011108295A JP5839541B2 (ja) 2011-05-13 2011-05-13 導電シート及びタッチパネル
JPJP-P-2011-108295 2011-05-13
PCT/JP2012/062120 WO2012157555A1 (ja) 2011-05-13 2012-05-11 導電シート及びタッチパネル

Publications (2)

Publication Number Publication Date
KR20140043086A KR20140043086A (ko) 2014-04-08
KR101651723B1 true KR101651723B1 (ko) 2016-08-26

Family

ID=47176875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137033125A KR101651723B1 (ko) 2011-05-13 2012-05-11 도전 시트 및 터치 패널

Country Status (8)

Country Link
US (1) US9280185B2 (ko)
EP (1) EP2708990A4 (ko)
JP (1) JP5839541B2 (ko)
KR (1) KR101651723B1 (ko)
CN (1) CN103534672B (ko)
BR (1) BR112013029358A2 (ko)
TW (1) TWI567617B (ko)
WO (1) WO2012157555A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138288A (ko) * 2011-06-14 2012-12-26 삼성전기주식회사 정전용량방식 터치패널
EP2763003B1 (en) * 2011-09-27 2019-08-14 LG Chem, Ltd. Touch panel comprising conductive pattern
JP5875484B2 (ja) 2011-12-22 2016-03-02 富士フイルム株式会社 導電シート及びタッチパネル
KR20140039845A (ko) * 2012-09-25 2014-04-02 삼성전기주식회사 터치패널 및 그 제조방법
CN104685453B (zh) 2012-09-26 2017-06-13 三菱电机株式会社 触摸屏幕
US9164607B2 (en) * 2012-11-30 2015-10-20 3M Innovative Properties Company Complementary touch panel electrodes
JP6336744B2 (ja) 2012-12-03 2018-06-06 エルジー イノテック カンパニー リミテッド 電極部材及びこれを含むタッチパネル
JP6031980B2 (ja) * 2012-12-04 2016-11-24 三菱電機株式会社 タッチスクリーン
JP6193757B2 (ja) * 2013-02-22 2017-09-06 三菱製紙株式会社 光透過性電極
WO2014156827A1 (ja) * 2013-03-27 2014-10-02 富士フイルム株式会社 導電シートおよびその製造方法、タッチパネル
JP6012532B2 (ja) * 2013-04-03 2016-10-25 三菱電機株式会社 タッチスクリーン、及び、それを備えるタッチパネル
JP2014203378A (ja) 2013-04-09 2014-10-27 ホシデン株式会社 導電シート対、およびタッチパネル
KR102191575B1 (ko) * 2014-01-13 2020-12-15 엘지이노텍 주식회사 터치 윈도우 및 이를 포함하는 디스플레이 장치
KR102347852B1 (ko) * 2014-09-05 2022-01-06 삼성전자주식회사 터치 스크린 패널, 전자 노트 및 휴대용 단말기
JP6418910B2 (ja) * 2014-11-14 2018-11-07 三菱電機株式会社 タッチスクリーン、タッチパネル及び表示装置
US20160225347A1 (en) * 2015-01-30 2016-08-04 Innolux Corporation Liquid crystal display panel
US9639734B1 (en) 2015-11-13 2017-05-02 Cypress Semiconductor Corporation Fingerprint sensor-compatible overlay material
US10282585B2 (en) 2015-11-13 2019-05-07 Cypress Semiconductor Corporation Sensor-compatible overlay
US10832029B2 (en) 2015-11-13 2020-11-10 Cypress Semiconductor Corporation Sensor-compatible overlay
US9547788B1 (en) * 2015-11-13 2017-01-17 Cypress Semiconductor Corporation Fingerprint sensor-compatible overlay
KR102082485B1 (ko) * 2016-01-26 2020-02-27 동우 화인켐 주식회사 투명 전극 및 이를 포함하는 전자 소자
WO2018047493A1 (ja) 2016-09-12 2018-03-15 富士フイルム株式会社 導電性フィルム、タッチパネルセンサー、および、タッチパネル
WO2018163603A1 (ja) * 2017-03-06 2018-09-13 富士フイルム株式会社 導電性部材およびタッチパネル
JP6846984B2 (ja) * 2017-05-18 2021-03-24 日東電工株式会社 透明導電性フィルムおよび画像表示装置
JP6878155B2 (ja) * 2017-06-05 2021-05-26 株式会社Ｖｔｓタッチセンサー 導電性フィルム、タッチパネル、および、表示装置
CN108919993A (zh) * 2018-06-21 2018-11-30 业成科技（成都）有限公司 触控面板之金属网格触控电极
WO2020169188A1 (en) * 2019-02-20 2020-08-27 Scrona Ag Optically transparent conductor assembly with electrical tracks and touch sensor comprising the same
KR102237787B1 (ko) * 2020-12-03 2021-04-09 엘지이노텍 주식회사 터치 윈도우 및 이를 포함하는 디스플레이 장치
DE102022122745A1 (de) * 2022-09-07 2024-03-07 Ams-Osram International Gmbh Verfahren zum erzeugen von leiterbahnen und transparente verbundscheibe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013679A (ja) 2008-07-01 2010-01-21 Toyota Central R&D Labs Inc 強磁性形状記憶合金焼結体およびその製造方法
JP2010038441A (ja) 2008-08-05 2010-02-18 Panasonic Corp 冷蔵庫

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686332A (en) 1986-06-26 1987-08-11 International Business Machines Corporation Combined finger touch and stylus detection system for use on the viewing surface of a visual display device
US4733222A (en) 1983-12-27 1988-03-22 Integrated Touch Arrays, Inc. Capacitance-variation-sensitive touch sensing array system
US4582955A (en) 1984-03-23 1986-04-15 Pencept, Inc. Digitizing tablet system including a tablet having a grid structure made of two orthogonal sets of parallel uniformly sized and spaced U shaped loops of conductive material
JPH01158799A (ja) * 1987-12-15 1989-06-21 Tomoegawa Paper Co Ltd 透明電磁波シールドシートの製造方法
JP2933936B2 (ja) 1988-11-22 1999-08-16 富士写真フイルム株式会社 多色感熱記録材料
JPH05224818A (ja) 1992-02-10 1993-09-03 Matsushita Electric Ind Co Ltd タッチパネル装置
US5889236A (en) 1992-06-08 1999-03-30 Synaptics Incorporated Pressure sensitive scrollbar feature
EP0574213B1 (en) 1992-06-08 1999-03-24 Synaptics, Inc. Object position detector
US5543588A (en) 1992-06-08 1996-08-06 Synaptics, Incorporated Touch pad driven handheld computing device
GB9406702D0 (en) 1994-04-05 1994-05-25 Binstead Ronald P Multiple input proximity detector and touchpad system
US7663607B2 (en) * 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US7030860B1 (en) 1999-10-08 2006-04-18 Synaptics Incorporated Flexible transparent touch sensing system for electronic devices
JP2003099185A (ja) 2001-09-20 2003-04-04 Alps Electric Co Ltd 入力装置
JP3866579B2 (ja) 2002-01-25 2007-01-10 富士フイルムホールディングス株式会社 薄層金属膜
US7202859B1 (en) 2002-08-09 2007-04-10 Synaptics, Inc. Capacitive sensing pattern
JP2004085655A (ja) 2002-08-23 2004-03-18 Asahi Kasei Aimii Kk 耐汚染性の含水ソフトコンタクトレンズ
JP4084645B2 (ja) 2002-12-03 2008-04-30 富士フイルム株式会社 熱現像感光材料
EP2099050A3 (en) 2002-12-27 2009-10-07 Fujifilm Corporation Method for producing a metallic silver pattern on a transparent substrate and manufacture of a light-transmitting electromagnetic wave-shielding film
CN101261561A (zh) 2003-02-10 2008-09-10 N-特莱格有限公司 数字化器的触摸检测
JP2004244080A (ja) 2003-02-17 2004-09-02 Maruha Corp 冷凍ころも付きえび用収納トレー
JP4322549B2 (ja) 2003-05-12 2009-09-02 富士フイルム株式会社 熱現像感光材料
JP2005010752A (ja) 2003-05-22 2005-01-13 Fuji Photo Film Co Ltd 熱現像感光材料及び画像形成方法
US7129935B2 (en) 2003-06-02 2006-10-31 Synaptics Incorporated Sensor patterns for a capacitive sensing apparatus
JP4684632B2 (ja) 2003-11-27 2011-05-18 富士フイルム株式会社 金属パターン形成方法、金属パターン及びプリント配線板
US7382139B2 (en) 2004-06-03 2008-06-03 Synaptics Incorporated One layer capacitive sensing apparatus having varying width sensing elements
CN101002519B (zh) 2004-06-23 2012-02-22 富士胶片株式会社 透光性电磁波屏蔽膜及其制造方法
JP4420776B2 (ja) 2004-08-23 2010-02-24 富士フイルム株式会社 グラフトポリマーパターン形成方法、グラフトポリマーパターン材料、導電性パターン材料の製造方法、及び導電性パターン材料
JP4348256B2 (ja) 2004-08-26 2009-10-21 富士フイルム株式会社 導電性パターン材料の製造方法
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
JP4610416B2 (ja) * 2005-06-10 2011-01-12 日本写真印刷株式会社 静電容量型タッチパネル
WO2007032205A1 (ja) * 2005-09-12 2007-03-22 Nitto Denko Corporation 透明導電性フィルム、タッチパネル用電極板およびタッチパネル
TWI306668B (en) * 2006-08-16 2009-02-21 Au Optronics Corp Display panel and method of manufacturing the same
JP2011517367A (ja) * 2008-02-28 2011-06-02 スリーエム イノベイティブ プロパティズ カンパニー 基材上に導電体をパターン化する方法
JP2010009456A (ja) * 2008-06-30 2010-01-14 Micro Gijutsu Kenkyusho:Kk 静電容量型タッチパネル
JP5174575B2 (ja) * 2008-07-31 2013-04-03 グンゼ株式会社 タッチパネル
WO2010013679A1 (ja) * 2008-07-31 2010-02-04 グンゼ株式会社 面状体及びタッチスイッチ
US8159467B2 (en) * 2008-08-21 2012-04-17 Wacom Co. Ltd. Meshed touchscreen pattern
CN101655754B (zh) * 2008-08-21 2014-03-26 株式会社和冠 扩展的触摸屏图案
JP2010089537A (ja) 2008-10-03 2010-04-22 Toyota Motor Corp ハイブリッド車両
TWI398809B (zh) * 2009-09-11 2013-06-11 Wintek Corp 電容式觸控面板
JP5230533B2 (ja) * 2009-05-29 2013-07-10 三菱電機株式会社 タッチパネルおよびそれを備えた表示装置
US20100309160A1 (en) * 2009-06-09 2010-12-09 Teh-Zheng Lin Capacitive sensing assembly of touch panel
TWI401590B (zh) * 2009-06-25 2013-07-11 Htc Corp 具有非對稱導電圖案之觸控面板及其相關可判斷多重觸控之位置的觸控式裝置與方法
TW201104540A (en) * 2009-07-22 2011-02-01 Ritdisplay Corp Capacitive type touch sensor
JP2011175412A (ja) * 2010-02-24 2011-09-08 Shin Etsu Polymer Co Ltd 静電容量式のタッチパネルスイッチ
TWI435292B (zh) * 2010-06-17 2014-04-21 Au Optronics Corp 感測式顯示裝置
DE102011014748B4 (de) 2011-03-22 2022-10-27 Polyic Gmbh & Co. Kg Schichtkörper, Herstellungsverfahren und Verwendung dazu

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013679A (ja) 2008-07-01 2010-01-21 Toyota Central R&D Labs Inc 強磁性形状記憶合金焼結体およびその製造方法
JP2010038441A (ja) 2008-08-05 2010-02-18 Panasonic Corp 冷蔵庫

Also Published As

Publication number Publication date
US20140063374A1 (en) 2014-03-06
JP2012238274A (ja) 2012-12-06
CN103534672A (zh) 2014-01-22
JP5839541B2 (ja) 2016-01-06
KR20140043086A (ko) 2014-04-08
BR112013029358A2 (pt) 2017-01-24
EP2708990A4 (en) 2015-03-04
CN103534672B (zh) 2016-12-07
EP2708990A1 (en) 2014-03-19
WO2012157555A1 (ja) 2012-11-22
TWI567617B (zh) 2017-01-21
US9280185B2 (en) 2016-03-08
TW201248484A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
KR101651723B1 (ko) 도전 시트 및 터치 패널
KR101570595B1 (ko) 도전 시트 및 터치 패널
KR101641760B1 (ko) 도전 시트 및 터치 패널
KR101634424B1 (ko) 도전 시트 및 터치 패널
KR101641761B1 (ko) 도전 시트 및 터치 패널
KR101624391B1 (ko) 도전 시트 및 터치 패널
KR101245444B1 (ko) 도전 시트, 도전 시트의 사용 방법, 및 용량식 터치 패널
KR101660564B1 (ko) 도전 시트, 도전 시트의 사용 방법 및 정전용량 방식 터치 패널
TWI438673B (zh) 導電片以及電容性觸控面板
US8766105B2 (en) Conductive sheet, method for using conductive sheet, and capacitive touch panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 4