KR101647407B1 - Phase locked loop apparatus having multiple negative feedback loop - Google Patents

Phase locked loop apparatus having multiple negative feedback loop Download PDF

Info

Publication number
KR101647407B1
KR101647407B1 KR1020140052984A KR20140052984A KR101647407B1 KR 101647407 B1 KR101647407 B1 KR 101647407B1 KR 1020140052984 A KR1020140052984 A KR 1020140052984A KR 20140052984 A KR20140052984 A KR 20140052984A KR 101647407 B1 KR101647407 B1 KR 101647407B1
Authority
KR
South Korea
Prior art keywords
frequency
voltage
signal
controlled oscillator
output
Prior art date
Application number
KR1020140052984A
Other languages
Korean (ko)
Other versions
KR20150125493A (en
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020140052984A priority Critical patent/KR101647407B1/en
Priority to PCT/KR2015/000002 priority patent/WO2015167109A1/en
Publication of KR20150125493A publication Critical patent/KR20150125493A/en
Application granted granted Critical
Publication of KR101647407B1 publication Critical patent/KR101647407B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것으로서, 부궤환 루프를 2개로 구성하여 전압제어발진기에서 출력되는 출력신호의 주파수와 위상을 고정시키는 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것이다. 이를 위해 기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 상대적으로 비교하여 주파수 차와 위상 차에 상응하는 전압을 출력하여 기 결정된 출력신호의 주파수와 위상을 고정시키는 외부 부궤환 루프, 및 외부 부궤환 루프와는 독립적인 부궤환 루프로 구성되어 출력신호의 주파수를 입력받아 주파수 변화를 감지하며, 주파수 변화에 상응하는 전압을 출력하는 내부 부궤환 루프를 포함하며, 전압제어발진기의 제1,2 기울기 값의 기 결정된 범위에 따라 외부 부궤환 루프는 주 부궤환 루프이고, 내부 부궤환 루프는 부 부궤환 루프인 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프가 개시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop apparatus having a plurality of sub feedback loops, and more particularly, to a phase locked loop apparatus having a plurality of sub feedback loops including two sub feedback loops to fix the frequency and phase of output signals output from the voltage controlled oscillator To a phase locked loop device. An external feedback loop for comparing the reference signal and the frequency division signal of the output signal output from the voltage controlled oscillator and outputting a voltage corresponding to the frequency difference and the phase difference to fix the frequency and phase of the predetermined output signal; And an internal feedback loop which is constituted by a negative feedback loop independent of the external feedback loop and receives a frequency of the output signal to sense a frequency change and outputs a voltage corresponding to the frequency change, A phase locked loop having a plurality of sub feedback loops is disclosed, wherein the outer feedback loop is a dominant feedback loop and the inner feedback loop is a secondary feedback loop according to a predetermined range of two slope values.

Description

복수의 부궤환 루프를 구비한 위상고정루프 장치{Phase locked loop apparatus having multiple negative feedback loop}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a phase locked loop apparatus having a plurality of sub feedback loops,

본 발명은 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것으로서, 보다 상세하게는 부궤환 루프를 2개로 구성하여 전압제어발진기에서 출력되는 출력신호의 주파수와 위상을 고정시키는 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop (PLL) having a plurality of sub feedback loops, and more particularly, to a phase locked loop having a plurality of sub feedback loops for fixing a frequency and a phase of an output signal output from a voltage controlled oscillator To a phase locked loop device having a loop.

종래의 PLL(Phase Locked Loop, 위상고정루프)은 도 12에 도시된 바와 같이 ①과 같은 잡음 감쇄 특성을 보이고 있다. PLL의 대역폭보다 낮은 주파수 영역에서는 잡음이 감쇄되지 않아 잡음 특성이 좋지 못하다.  Conventional PLL (Phase Locked Loop) shows a noise attenuation characteristic as shown in (1) as shown in FIG. Noise is not attenuated in the frequency range lower than the bandwidth of the PLL, and the noise characteristic is not good.

선행기술문헌 1 : 대한민국등록특허 제10-1190313(출원인 : 부경대학교 산학협력단, 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기)Prior Art Document 1: Korean Patent No. 10-1190313 (Applicant: Pukyong National University, Industry & Academy Collaboration, Voltage Controlled Oscillator for Removing Magnetic Noise Using Frequency Voltage Converter) 선행기술문헌 2 : 대한민국등록특허 제10-1252048(출원인 : 부경대학교 산학협력단, 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프)Prior Art Document 2: Korean Patent No. 10-1252048 (Applicant: Pukyong National University, Industry & Academy Collaboration, Frequency-Phase Locked Loop Using Voltage Controlled Oscillator)

따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 대역폭내의 저주파수 영역을 포함한 사용 가능한 주파수 영역대에서 잡음 특성을 획기적으로 개선하기 위한 발명을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide an invention for dramatically improving noise characteristics in a usable frequency domain band including a low frequency domain within a bandwidth.

그러나, 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

전술한 본 발명의 목적은, 기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 상대적으로 비교하여 주파수 차와 위상 차에 상응하는 전압을 출력하여 기 결정된 출력신호의 주파수와 위상을 고정시키는 외부 부궤환 루프, 및 외부 부궤환 루프와는 독립적인 부궤환 루프로 구성되어 출력신호의 주파수를 입력받아 주파수 변화를 감지하며, 주파수 변화에 상응하는 전압을 출력하는 내부 부궤환 루프를 포함하며, 전압제어발진기의 제1,2 기울기 값(Kvco1, Kvco2)의 기 결정된 범위에 따라 외부 부궤환 루프는 주 부궤환 루프이고, 내부 부궤환 루프는 부 부궤환 루프인 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프를 제공함으로써 달성될 수 있다.An object of the present invention is to provide a method and apparatus for comparing a reference signal and a frequency division signal of an output signal output from a voltage controlled oscillator to output a voltage corresponding to a frequency difference and a phase difference to fix a frequency and a phase of a predetermined output signal And an internal feedback loop which is composed of an external feedback loop and a sub feedback loop which is independent of the external feedback loop, receives the frequency of the output signal to sense the frequency change, and outputs a voltage corresponding to the frequency change, Wherein the outer feedback loop is a main feedback loop and the inner sub feedback loop is a sub feedback loop according to a predetermined range of the first and second slope values (K vco1 , K vco2 ) of the voltage controlled oscillator Can be achieved by providing a phase locked loop with a negative feedback loop.

또한, 제1 기울기 값(Kvco1)이 제2 기울기 값(Kvco2)보다 크거나 적어도 같은 것을 특징으로 한다..Further, it characterized in that the first slope value (K vco1) the second inclination value at least equal to or greater than (K vco2) ..

또한, 외부 부궤환 루프는, 기준신호와 출력신호의 분주신호의 주파수 차와 위상 차를 비교하는 위상-주파수 검출기, 주파수 차와 위상 차에 따른 전하 또는 전류를 공급하는 차지펌프, 전하 또는 전류를 공급받아 이에 상응하는 전압을 생성하고, 전압에 내재된 잡음 또는 리플을 제거하고, 전압을 평활화하여 전압제어발진기로 출력하는 외부 루프필터, 외부 루프필터에서 출력된 전압에 상응하는 주파수를 출력하는 전압제어발진기, 및 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비에 따라 분주하여 위상-주파수 검출기로 제1 분주신호를 출력하는 제1 분주기를 포함하는 것을 특징으로 한다.The external feedback loop includes a phase-frequency detector for comparing the frequency difference and the phase difference between the reference signal and the divided signal of the output signal, a charge pump for supplying charge or current according to the frequency difference and the phase difference, An external loop filter for generating a voltage corresponding to the supplied voltage, removing the noise or ripple inherent in the voltage, smoothing the voltage and outputting it to the voltage controlled oscillator, a voltage outputting the frequency corresponding to the voltage output from the external loop filter And a first frequency divider for dividing a frequency of an output signal of the voltage controlled oscillator according to a predetermined frequency division ratio and outputting a first frequency division signal to the phase-frequency detector.

또한, 내부 부궤환 루프는, 주파수 변화를 감지하여 주파수 변화에 상응하는 전압을 생성하는 주파수-전압 변환기, 및 주파수-전압 변환기에서 생성된 전압에 포함된 잡음 또는 리플을 제거하고, 전압을 평활화하여 전압제어발진기로 출력하는 내부 루프필터를 포함하는 것을 특징으로 한다.The internal feedback loop includes a frequency-to-voltage converter that detects a frequency change and generates a voltage corresponding to the frequency change, and a frequency-to-voltage converter that removes noise or ripple included in the voltage generated by the frequency- And an inner loop filter for outputting the output signal to the voltage controlled oscillator.

또한, 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비로 분주하여 제2 분주신호를 생성하는 제2 분주기를 더 포함하는 것을 특징으로 한다.The oscillator further includes a second frequency divider that divides a frequency of an output signal of the voltage controlled oscillator by a predetermined frequency division ratio to generate a second divided frequency signal.

또한, 주파수-전압 변환기는, 제2 분주신호의 주파수와 제2 분주신호의 어느 한 상태에 상응하는 전압을 생성하는 것을 특징으로 한다.The frequency-to-voltage converter is characterized by generating a voltage corresponding to either the frequency of the second frequency-divided signal or the second frequency-divided signal.

또한, 제2 분주신호의 어느 한 상태는 High 또는 Low 상태 구간인 것을 특징으로 한다.Also, one of the states of the second divided signal is a high or low state section.

또한, 주파수-전압 변환기는, 제2 분주신호를 입력받아 스위칭되는 제1 스위칭부, 제1 스위칭부의 스위칭에 따라 전하를 충전하는 충전부, 충전부에서 충전된 전하를 내부 루프필터로 전달하도록 제2 분주신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제2 스위칭부, 및 제2 분주신호에 의해 생성된 제2 제어신호에 따라 충전부에서 충전된 전하를 방전하도록 스위칭되는 제3 스위칭부를 포함하는 것을 특징으로 한다.The frequency-to-voltage converter includes a first switching unit receiving a second frequency-divided signal, a charging unit charging the charge according to the switching of the first switching unit, And a third switching unit which is switched to discharge the charge charged in the charging unit according to the second control signal generated by the second dividing signal, and a second switching unit which is switched in accordance with the first control signal generated by the signal .

또한, 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며, 충전부는 커패시터로 이루어지는 것을 특징으로 한다.In addition, the first switching unit and the second switching unit are made of transistors, and the charging unit is formed of a capacitor.

또한, 주파수-전압 변환기는, 제2 분주신호(또는 전압제어발진기의 출력신호)의 주파수에 의해 생성된 제어신호의 주기에 따라 전압이 생성되는 것을 특징으로 한다.Further, the frequency-to-voltage converter is characterized in that a voltage is generated in accordance with the period of the control signal generated by the frequency of the second frequency-divided signal (or the output signal of the voltage-controlled oscillator).

또한, 주파수-전압 변환기는, 전류원, 전류원에서 공급되는 전류에 따라 전압을 충전하는 충전부, 충전부에서 충전된 전압을 내부 루프필터로 전달하도록 제2 분주신호(또는 전압제어발진기의 출력신호)에 의해 생성된 제1 제어신호에 따라 스위칭되는 제1 스위칭부, 및 제2 분주신호(또는 전압제어발진기의 출력신호)에 의해 생성된 제2 제어신호에 따라 충전부에서 충전된 전하를 방전하도록 스위칭되는 제2 스위칭부를 포함하는 것을 특징으로 한다.The frequency-to-voltage converter includes a charging unit for charging a voltage in accordance with a current supplied from a current source and a current source, a second frequency division signal (or an output signal of the voltage-controlled oscillator) for transferring the voltage charged in the charging unit to the inner loop filter A first switching unit that is switched according to the generated first control signal and a second switching unit that is switched to discharge the charge charged in the charging unit according to a second control signal generated by the second frequency division signal (or the output signal of the voltage controlled oscillator) 2 switching unit.

또한, 전류원은 트랜지스터를 포함하여 이루어지며, 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며, 충전부는 커패시터로 이루어지는 것을 특징으로 한다.In addition, the current source includes a transistor, the first switching unit and the second switching unit are formed of transistors, and the charging unit is formed of a capacitor.

또한, 전압제어발진기는, 외부 부궤환 루프의 외부 루프필터 전압 값에 의해 제1 전류값이 변동되고, 내부 부궤환 루프의 내부 루프필터 전압 값에 의해 제2 전류값이 변동되며, 제1 전류값과 제2 전류값의 합에 상응하는 출력주파수가 출력되는 것을 특징으로 한다.In the voltage controlled oscillator, the first current value is varied by the outer loop filter voltage value of the outer sub feedback loop, the second current value is varied by the inner loop filter voltage value of the inner sub feedback loop, And an output frequency corresponding to a sum of the first current value and the second current value is output.

또한, 전압제어발진기의 출력주파수가 변동되는 경우 제1 전류값과 제2 전류값은 서로 다른 방향으로 전류값이 증가 또는 감소하는 것을 특징으로 한다.Also, when the output frequency of the voltage-controlled oscillator varies, the first current value and the second current value increase or decrease in different directions.

또한, 외부 루프필터는, 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 한다.Further, the outer loop filter is characterized by being composed of a passive filter or an active filter.

또한, 외부 루프필터는, 저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 한다.Further, the outer loop filter is characterized by comprising at least one of a resistor, a capacitor, a switch, and an OP-AMP.

또한, 내부 루프필터는, 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 한다.The inner loop filter is characterized by being composed of a passive filter or an active filter.

또한, 내부 루프필터는, 저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 한다.Further, the inner loop filter is characterized by comprising at least one of a resistor, a capacitor, a switch, and an OP-AMP.

또한, 제2 분주신호는, 기준신호의 주파수와 전압제어발진기에서 출력되는 출력신호의 주파수를 포함한 사이 값을 가지는 것을 특징으로 한다.
The second divided signal has a value between the frequency of the reference signal and the frequency of the output signal output from the voltage controlled oscillator.

본 발명의 목적은 기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 상대적으로 비교하여 주파수 차와 위상 차에 상응하는 제1 전압을 출력하여 기 결정된 출력신호의 주파수와 위상을 고정시키는 제1 주파수 고정부, 및 제1 주파수 고정부에서 출력된 출력신호를 입력받아 주파수 변화를 감지하며, 주파수 변화에 상응하는 제2 전압을 출력함으로써 출력신호의 주파수와 위상을 고정 또는 보정하는 제2 주파수 고정부를 포함하는 것을 특징으로하는 복수의 부궤환 루프를 구비한 위상고정루프 장치를 제공함으로써 달성될 수 있다.An object of the present invention is to provide a phase comparator that relatively compares a reference signal and a frequency division signal of an output signal output from a voltage controlled oscillator to output a first voltage corresponding to a frequency difference and a phase difference, A first frequency fixing unit, and a first frequency fixing unit for detecting a frequency change by receiving an output signal outputted from the first frequency fixing unit and outputting a second voltage corresponding to a frequency change, The present invention can be achieved by providing a phase locked loop device having a plurality of sub feedback loops, which includes a fixed portion.

또한, 주파수 변화는, 제1 주파수 고정부에서 출력된 출력신호의 주파수이거나, 또는 출력신호를 기 결정된 분주비로 분주한 분주 주파수인 것을 특징으로 한다.The frequency change is a frequency of the output signal output from the first frequency fixing unit or a frequency divided by dividing the output signal by a predetermined frequency division ratio.

또한, 제1 주파수 고정부는, 기준신호와 분주신호의 주파수 차와 위상 차를 비교하는 위상-주파수 검출기, 주파수 차와 위상 차에 따른 전하 또는 전류를 공급하는 차지펌프, 전하 또는 전류를 공급받아 이에 상응하는 제1 전압을 생성하고, 제1 전압에 내재된 잡음 또는 리플을 제거하고, 제1 전압을 평활화하여 전압제어발진기로 출력하는 외부 루프필터, 외부 루프필터에서 출력된 전압에 상응하는 주파수를 출력하는 전압제어발진기, 및 전압제어발진기의 출력주파수를 기 결정된 분주비에 따라 분주하여 위상-주파수 검출기로 제1 분주신호를 출력하는 제1 분주기를 포함하는 것을 특징으로 한다.The first frequency fixing unit may include a phase-frequency detector for comparing the frequency difference and the phase difference between the reference signal and the frequency dividing signal, a charge pump for supplying the charge or current according to the frequency difference and the phase difference, An outer loop filter that generates a corresponding first voltage, removes noise or ripples inherent to the first voltage, smoothes the first voltage and outputs the smoothed first voltage to a voltage-controlled oscillator, a frequency corresponding to the voltage output from the outer- And a first frequency divider for dividing the output frequency of the voltage-controlled oscillator and the output frequency of the voltage-controlled oscillator according to a predetermined frequency division ratio and outputting a first frequency-divided signal to the phase-frequency detector.

또한, 제2 주파수 고정부는, 주파수 변화를 감지하여 주파수 변화에 상응하는 제2 전압을 생성하는 주파수-전압 변환기, 및 제2 전압에 포함된 잡음 또는 리플을 제거하고, 제2 전압을 평활화하여 전압제어발진기로 출력하는 내부 루프필터를 포함하는 것을 특징으로 한다.The second frequency fixing unit may include a frequency-to-voltage converter that detects a frequency change and generates a second voltage corresponding to the frequency change, and a frequency-to-voltage converter that removes noise or ripple included in the second voltage, And an inner loop filter for outputting the output signal to the control oscillator.

또한, 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비로 분주하여 제2 분주신호를 생성하는 제2 분주기를 더 포함하는 것을 특징으로 한다.The oscillator further includes a second frequency divider that divides a frequency of an output signal of the voltage controlled oscillator by a predetermined frequency division ratio to generate a second divided frequency signal.

또한, 제2 분주신호는, 기준신호의 주파수와 전압제어발진기에서 출력되는 출력신호의 주파수를 포함한 사이 값을 가지는 것을 특징으로 한다.The second divided signal has a value between the frequency of the reference signal and the frequency of the output signal output from the voltage controlled oscillator.

또한, 전압제어발진기는, 제1 전압값의 입력에 의해 제1 전류값이 변동되고,In the voltage-controlled oscillator, the first current value is changed by the input of the first voltage value,

제2 전압값에 의해 제2 전류값이 변동되며, 제1 전류값과 제2 전류값의 합에 상응하는 주파수가 출력되는 것을 특징으로 한다.The second current value is varied by the second voltage value, and the frequency corresponding to the sum of the first current value and the second current value is output.

또한, 전압제어발진기의 출력신호의 주파수가 변동되는 경우 제1 전류값과 제2 전류값은 서로 다른 방향으로 전류값이 증가 또는 감소함으로써 제2 전류값에 의해 출력신호의 주파수 및 위상이 보정되는 것을 특징으로 한다.Also, when the frequency of the output signal of the voltage-controlled oscillator varies, the first current value and the second current value are increased or decreased in different directions so that the frequency and phase of the output signal are corrected by the second current value .

또한, 주파수-전압 변환기는, 전압제어발진기에서 출력되는 출력신호의 주파수가 증가하는 경우에는 제2 전압 값이 감소하도록 제2 전압 값을 생성하고, 전압제어발진기에서 출력되는 출력신호의 주파수가 감소하는 경우에는 제2 전압 값이 증가하도록 함으로써 전압제어발진기에서 출력되는 출력신호의 주파수 및 위상의 변화를 보정하는 것을 특징으로 한다.In addition, the frequency-to-voltage converter generates a second voltage value so that the second voltage value decreases when the frequency of the output signal output from the voltage-controlled oscillator increases, and the frequency of the output signal output from the voltage- The second voltage value is increased so that the change of the frequency and phase of the output signal output from the voltage-controlled oscillator is corrected.

또한, 제1 주파수 고정부는 및 제2 주파수 고정부는 부궤환 루프로 이루어지는 것을 특징으로 한다. In addition, the first frequency fixing unit and the second frequency fixing unit are constituted by a negative feedback loop.

전술한 바와 같은 본 발명에 의하면 대역폭보다 낮은 저주파수 영역을 포함하는 사용 가능한 주파수 영역에서 잡음 특성을 획기적으로 개선시킬 수 있는 효과가 있다.According to the present invention as described above, there is an effect that the noise characteristic can be drastically improved in a usable frequency domain including a low-frequency domain lower than the bandwidth.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 본 발명의 일실시예에 따른 2개의 부궤환 루프를 가지는 PLL의 구성을 나타낸 구성도이고,
도 2는 본 발명의 주파수-전압 변환기의 일실시예를 나타낸 구성도이고,
도 3은 본 발명의 제어신호의 클럭을 생성하는 일실시예를 나타낸 도면이고,
도 4는 본 발명의 주파수-전압 변환기의 다른 실시예를 나타낸 구성도이고,
도 5는 본 발명의 제어신호의 클럭을 생성하는 다른 실시예를 나타낸 도면이고,
도 6(a) 내지 (e)는 본 발명의 일실시예에 따른 내부 또는 외부 루프필터의 구성을 나타낸 도면이고,
도 7(a) 및 (b)는 본 발명의 다른 실시예에 따른 내부 또는 외부 루프필터의 구성을 나타낸 도면이고,
도 8은 본 발명의 일실시예에 따른 주파수-전압 변환기와 내부 루프필터의 결합을 나타낸 도면이고,
도 9는 본 발명의 일실시예에 따른 링 구조의 전압제어발진기를 나타낸 도면이고,
도 10 및 도 11은 본 발명의 일실시예에 따른 주 부궤환 루프와 부 부궤환 루프를 나타낸 도면이고,
도 12는 본 발명의 일실시예에 따른 PLL의 잡음 특성을 나타낸 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are incorporated in and constitute a part of the specification, illustrate preferred embodiments of the invention and, together with the description, serve to further the understanding of the technical idea of the invention, It should not be construed as limited.
FIG. 1 is a configuration diagram of a PLL having two negative feedback loops according to an embodiment of the present invention, and FIG.
FIG. 2 is a configuration diagram showing an embodiment of the frequency-voltage converter of the present invention,
3 is a diagram illustrating an embodiment of generating a clock of a control signal according to an embodiment of the present invention,
4 is a configuration diagram showing another embodiment of the frequency-voltage converter of the present invention,
5 is a view showing another embodiment of generating a clock of the control signal of the present invention,
6 (a) to 6 (e) are views showing the configuration of an inner or outer loop filter according to an embodiment of the present invention,
7 (a) and 7 (b) are views showing the configuration of an inner or outer loop filter according to another embodiment of the present invention,
FIG. 8 is a diagram illustrating a combination of a frequency-to-voltage converter and an inner loop filter according to an embodiment of the present invention,
9 is a diagram illustrating a voltage-controlled oscillator of a ring structure according to an embodiment of the present invention,
10 and 11 are views showing a main feedback loop and a sub feedback loop according to an embodiment of the present invention,
12 is a graph illustrating noise characteristics of a PLL according to an embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 바람직한 일실시예에 대해서 설명한다. 또한, 이하에 설명하는 일실시예는 특허청구범위에 기재된 본 발명의 내용을 부당하게 한정하지 않으며, 본 실시 형태에서 설명되는 구성 전체가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다.
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. In addition, the embodiment described below does not unduly limit the content of the present invention described in the claims, and the entire structure described in this embodiment is not necessarily essential as the solution means of the present invention.

<주파수 및 위상 고정 루프><Frequency and phase locked loops>

본 발명에 따른 주파수 및 위상 고정 루프(PLL, Phase locked loop)는 외부 부궤환 루프(100)와 내부 부궤환 루프(200)의 이중 부궤환 루프로 이루어져 외부 부궤환 루프(100)의 분주비(N)과는 무관(일반적으로 전통적인 PLL의 잡음은 20logN에 의해 영향을 받음)하게 모든 주파수 영역에서 획기적인 잡음 감쇄를 달성할 수 있다. 이하에서는 첨부된 도면을 참조하여 본 발명에 따른 주파수 및 위상 고정 루프에 대해 상세히 설명하기로 한다
The frequency and phase locked loop (PLL) according to the present invention is composed of a double feedback loop of an external feedback loop 100 and an internal feedback loop 200. The frequency division ratio of the external feedback loop 100 N) (generally the noise of a traditional PLL is affected by 20logN), it is possible to achieve breakthrough noise attenuation in all frequency domains. Hereinafter, the frequency and phase locked loop according to the present invention will be described in detail with reference to the accompanying drawings

(주파수 및 위상 고정 루프의 구성 및 기능)(Configuration and function of frequency and phase locked loop)

본 발명에 따른 주파수 및 위상 고정 루프는 위상-주파수 검출기(110), 차지펌프(120), 외부 루프필터(130), 전압제어발진기(140) 및 분주기(150)로 구성된 외부 부궤환 루프(100)와 주파수-전압 변환기(210), 내부 루프필터(220), 및 제어신호 생성기(230)로 구성된 내부 부궤환 루프(200)로 구성될 수 있다.
The frequency and phase locked loop according to the present invention is comprised of an external feedback loop consisting of a phase-frequency detector 110, a charge pump 120, an outer loop filter 130, a voltage controlled oscillator 140 and a frequency divider 150 And an internal feedback loop 200 including a frequency-to-voltage converter 210, an inner loop filter 220, and a control signal generator 230.

외부 부궤환 루프(100)의 위상-주파수 검출기(110)는 도 1에 도시된 바와 같이 기준신호(fin)와 전압제어발진기(140)의 출력신호(fo)를 분주한 신호(fN)를 입력받아 기준신호(fin)에 대해 상대적으로 변화된 주파수와 위상차를 검출한다. 위상-주파수 검출기(110)는 검출된 위상차 및 주파수 변화에 따른 업/다운 신호를 생성하여 차지펌프(120)로 보낸다.
Phase of the outer negative feedback loop (100), - a frequency detector 110 is the output signal (f o), a busy signal (f N of the reference signal (f in) and voltage controlled oscillator 140 as shown in Figure 1 And detects a phase difference and a frequency that are relatively changed with respect to the reference signal f in . The phase-frequency detector 110 generates an up / down signal according to the detected phase difference and frequency change, and sends the up / down signal to the charge pump 120.

차지펌프(120)는 위상-주파수 검출기(110)에서 출력된 업/다운 신호에 따라 이에 상응하는 전하를 출력한다. 즉, 차지펌프(120)는 전류원을 포함하여 구성되어 있으며, 위상-주파수 검출기(110)에서 검출된 주파수 또는 위상차에 따른 업/다운 신호에 비례하는 전류를 외부 루프필터(130)로 출력한다.The charge pump 120 outputs a corresponding charge according to the up / down signal output from the phase-frequency detector 110. That is, the charge pump 120 includes a current source and outputs a current proportional to the up / down signal according to the frequency or phase difference detected by the phase-frequency detector 110 to the outer loop filter 130.

외부 루프필터(130)는 차지펌프(120)로부터 공급된 전하에 의해 이에 상응하는 전압을 충전하고, 잡음을 제거하며 전압제어발진기(140)로 평활화된 전압을 출력한다. 이때, 외부 루프필터(130)는 1차, 2차 또는 그 이상 차수의 루프필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동필터(passive filter)이거나, 또는 저항과 커패시터 및 OP-AMP를 포함하는 능동필터(active filter)로 구성될 수 있다.
The outer loop filter 130 charges the voltage corresponding thereto by the charge supplied from the charge pump 120, removes noise, and outputs a smoothed voltage to the voltage controlled oscillator 140. In this case, the outer loop filter 130 may have a loop filter structure of a first order, a second order, or a higher order, and may be a passive filter generally composed of a resistor and a capacitor, or a resistor, a capacitor, And an active filter including an active filter.

전압제어발진기(140)는 외부 루프필터(130)에서 출력된 전압에 상응하는 주파수를 출력한다. 즉, 도 1에 도시된 바와 같이 PLL은 기준신호(fin)를 입력받아 기준신호 보다 더 큰 주파수(fo)를 출력한다. 통상적으로 fin은 수~수십 MHz이고, fo은 수백 ~ 수천 MHz가 된다. 본 발명에서 전압제어발진기(140)는 2개의 부궤환 루프 구조를 갖기 때문에 일반적인 PLL의 전압제어발진기와 다르게 Kvco1과 Kvco2로 구성되며(일반적인 PLL의 전압제어발진기는 Kvco1만 존재함) 이하에서 도면과 함께 자세히 설명하기로 한다.
The voltage controlled oscillator 140 outputs a frequency corresponding to the voltage output from the outer loop filter 130. That is, as shown in FIG. 1, the PLL receives the reference signal f in and outputs a frequency f o that is larger than the reference signal f o . Typically, f in is in the range of a few tens of MHz and f o is in the hundreds to thousands of MHz. In the present invention, since the voltage-controlled oscillator 140 has two sub-feedback loop structures, it is composed of K vco1 and K vco2 (in a general PLL voltage-controlled oscillator exists only K vco1 ) Will be described in detail with reference to the drawings.

상술한 외부 부궤환 루프(100)에 포함된 각각의 구성은 당업자에게 자명한 구성으로서 그 구성의 자세한 설명을 생략하며, 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있다.
Each of the configurations included in the external sub feedback loop 100 will be apparent to those skilled in the art and will not be described in detail. The configuration of the external sub feedback loop 100 will be described in detail with reference to the application No. 10-2010-0087469 Or 10-2010-0049871 (a magnetic noise canceling voltage-controlled generator using a frequency voltage converter).

전압제어발진기(140)에서 출력된 출력신호(fo)는 분주기(150)로 입력되어 비교신호(fN)가 생성된다. 생성된 비교신호(fN)는 다시 위상-주파수 검출기(110)로 입력되어 기준신호(fin)와 비교됨으로써 상대적인 위상차 또는 주파수차를 검출하게 된다. 분주기(150)는 또한 내부 부궤환 루프(200)에서 필요한 일정 주파수(fM)를 생성한다. 이때 내부 부궤환 루프(200)에서 필요한 주파수의 범위는 fin≤fM≤fo 이다. 다만, 분주된 내부 부궤환 루프의 주파수(fM) 값이 출력신호(fo)와 가까워질수록 좀더 빠른 응답이 가능하므로 잡음 제거 성능이 더욱 좋아질 수 있다. 상술한 분주기(150)는 카운터 회로에 의해 2분주, 4분주, 8분주, 16분주 32분주, 64분주 등으로 분주될 수 있으며, 예시하지 않은 다양한 분주비로 구현될 수 있다. 또한, 후술하는 전압제어발진기(140)에서 사용되기 위한 다양한 분주 주파수(fM)를 생성하기 위해 분주기(150)이외의 추가 분주기가 더 채택될 수 있다. 추가 분주기는 분주기(150)에서 신호를 받아 분주하거나 또는 전압제어발진기(140)에서 출력된 출력신호(fo)를 입력받아 분주할 수도 있다.
The output signal f o output from the voltage controlled oscillator 140 is input to a frequency divider 150 to generate a comparison signal f N. The generated comparison signal f N is input to the phase-frequency detector 110 and compared with the reference signal f n to detect a relative phase difference or a frequency difference. The frequency divider 150 also generates the required constant frequency f M in the inner feedback loop 200. The range of the required frequency in the inner feedback loop 200 is f in? F M? F o . However, as the frequency (f M ) of the divided internal feedback loop approaches the output signal (f o ), the noise canceling performance can be further improved since a quicker response is possible. The above-described frequency divider 150 can be divided into two, four, eight, sixteen, and sixty-four divisions by a counter circuit. Further, additional frequency dividers other than the frequency divider 150 may be employed to generate various frequency dividing frequencies f M for use in the voltage controlled oscillator 140 described below. The additional frequency divider may receive the signal in the frequency divider 150 or may divide it by receiving the output signal f o output from the voltage controlled oscillator 140.

내부 부궤환 루프(200)는 대략적으로 주파수-전압 변환기(210)와 내부 루프필터(220)로 구성될 수 있으며, 내부 부궤환 루프(200)에서 필요한 제어신호(Φ1,Φ2)를 생성하는 제어신호 생성기(230)가 추가적으로 구성될 수 있다.
The internal feedback loop 200 may be roughly comprised of a frequency-to-voltage converter 210 and an internal loop filter 220 to generate the necessary control signals? 1 and? 2 in the internal feedback loop 200 A control signal generator 230 may be additionally provided.

내부 부궤환 루프(200)의 주파수-전압 변환기(220)는 전압제어발진기(140)의 출력 주파수의 변화를 감지하여 그 변화량을 전압으로 바꾸어 주는 것으로서, 도 2 및 도 4에 도시된 바와 같이 구현될 수 있다. 다만 도 2 및 도 4에 도시된 주파수-전압 변환기(220)의 구체적인 구현예는 일실시예에 불과하며 전압제어발진기(140)의 출력 주파수의 변화를 감지하여 그 변화량을 전압으로 바꾸어 전압제어발진기(140)에 출력할 수 있는 구조는 모두 채용가능하며 특히 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀수도 있다.
The frequency-to-voltage converter 220 of the internal feedback loop 200 senses a change in the output frequency of the voltage-controlled oscillator 140 and converts the amount of change into a voltage. As shown in FIGS. 2 and 4, . However, the specific embodiment of the frequency-to-voltage converter 220 shown in FIG. 2 and FIG. 4 is only an embodiment, and it detects a change in the output frequency of the voltage controlled oscillator 140, The PMOS transistor, the NMOS transistor, and the like can be freely changed as needed.

도 2에 도시된 주파수-전압 변환기(210)는 fM(또는 fo)이 "Low" 일 때 PMOS가 동작(스위칭)함으로써 커패시터(Cx)를 충전시켜주는 구조로서, 도 3에 도시된 제어신호(Φ1)에 의해 Cx에 충전된 전하를 후술하는 내부 루프필터(220)로 전달하고 제어신호(Φ2)에 의해 Cx에 충전된 전하를 방전시켜 주는 구조이다. 이러한 제어신호(Φ1,Φ2)를 생성하는 제어신호 생성기(230)는 분주기(150)로부터 분주된 주파수(fM, 또는 fo)와 delay inverter를 이용하여 도 3에 도시된 바와 같은 non-overlapped 제어신호를 생성할 수 있다. 도 2에 도시된 주파수-전압 변환기(210)는 분주기(150)에서 분주된 주파수(fM, 또는 fo)의 변화량을 감지(엄밀하게는 fo의 변화량을 감지)하여 이에 상응하는 전압을 생성하기 위해 분주기(150)에서 분주된 주파수(fM)의 주파수 값과 분주된 주파수(fM)의 "Low" 구간(duty ratio)에 영향을 받는다. 즉, 분주된 주파수(fM, 또는 fo)의 "Low" 구간에서 PMOS가 동작하여 커패시터(Cx)에 충전되므로 듀티비(duty ratio)가 정확하게 50%로 정밀하여야 한다. 만약 주파수는 동일하더라도 듀티비가 차이가 생겨 "Low" 구간의 길이가 달라지는 경우에는 정밀하게 동작을 할 수가 없게 된다. 따라서, 도 2에 도시된 주파수-전압 변환기(210)는 되도록 분주기를 사용하여 출력신호(fo)의 주파수를 분주하여 정확히 듀티비를 50%로 맞추는 것이 바람직하다. 전압제어발진기(140)의 출력신호(fo)의 주파수가 증가하면 분주된 주파수(fM)의 "Low" 구간이 짧아져 내부 루프필터(220)의 출력 전압이 감소하게 되어 전압제어발진기의 출력신호(fo)의 주파수가 감소하게 되고, 전압제어발진기(140)의 출력신호(fo)의 주파수가 감소하면 분주된 주파수(fM)의 "Low" 구간이 길어져 내부 루프필터(220)의 출력 전압이 증가하게 되어 전압제어발진기의 출력신호(fo)의 주파수가 증가하게 된다. 따라서, 본 발명에 따른 도 2의 주파수-전압 변환기(210)는 분주된 주파수(fM, 또는 fo)의 주파수 값과 "Low" 상태(PMOS인 경우)에 따라 커패시터(Cx)에 충전되는 전압이 달라지고, 충전된 전압은 내부 루프필터(220)를 거쳐 노이즈(일예로 트랜지스터에 내재된 써말 노이즈) 및 리플 등의 잡음이 제거된 전압으로 출력되어 전압제어발진기(140)의 입력으로 들어간다.
The frequency-to-voltage converter 210 shown in FIG. 2 has a structure for charging the capacitor C x by operating (switching) the PMOS when f M (or f o ) is "Low" a structure that by discharging the electric charge charged in the C x by a control signal (Φ 1), an inner loop filter passed to 220 and the control signal (Φ 2) to be described later the electric charge charged in the C x by. The control signal generator 230 for generating the control signals? 1 and? 2 outputs the divided frequencies f M, Or f o ) and a delay inverter to generate a non-overlapped control signal as shown in FIG. The frequencies shown in Fig. 2-voltage converter 210 includes a frequency divider to detect (strictly speaking, detecting an amount of change of f o) the amount of change of the frequency (f M, or f o) dispensed in 150 equivalent voltage of the frequency (f M) frequency divider and the frequency value of the frequency (f M) frequency divider in the frequency divider 150 to produce the affected the "Low" period (duty ratio). That is, the PMOS operates in the "Low" period of the divided frequency (f M , or f o ) to charge the capacitor (C x ) so that the duty ratio must be precisely 50% accurate. Even if the frequencies are the same, if the duty ratio varies and the length of the "Low" section changes, the operation can not be performed precisely. Thus, the frequencies shown in Figure 2-voltage converter 210 is preferably exactly the duty ratio by dividing the frequency of the output signal (f o) by using the frequency divider to be fit to 50%. When the frequency of the output signal f o of the voltage controlled oscillator 140 increases, the "Low" section of the divided frequency f M is shortened to decrease the output voltage of the inner loop filter 220, the output signal (f o) and the frequency decreases, the voltage output signal (f o) a frequency (f M), "Low" is longer inner loop filter section (220 of the frequency divider when the frequency is reduced in a controlled oscillator (140) Increases and the frequency of the output signal f o of the voltage-controlled oscillator increases. Thus, the frequency-to-voltage converter 210 of FIG. 2 according to the present invention is charged (charged) to the capacitor C x according to the frequency value of the divided frequency f M or f o and the "Low" state And the charged voltage is output through the inner loop filter 220 to a noise-free voltage such as noise (for example, thermal noise inherent in the transistor) and ripple, and is supplied to the input of the voltage-controlled oscillator 140 I go in.

도 3의 제어신호(Φ1)에 의해 내부 루프필터(220)로 전하를 전달하고 난 후 제어신호(Φ2)에 의해 커패시터(Cx)에 충전된 전하를 방전한다. 제어신호(Φ2)는 도 2에 도시된 바와 같이 NMOS 트랜지스터의 게이트로 입력되어 NMOS 트랜지스터가 스위칭되도록 한다. 다만 NMOS 트랜지스터는 일실시예에 불과하고 PMOS 트랜지스터를 포함하여 스위칭될 수 있는 기타 다른 트랜지스터를 채택할 수 있다.
The charge is transferred to the inner loop filter 220 by the control signal? 1 of FIG. 3, and then the charge stored in the capacitor C x is discharged by the control signal? 2 . The control signal? 2 is input to the gate of the NMOS transistor as shown in FIG. 2 so that the NMOS transistor is switched. However, the NMOS transistor is merely an embodiment and may adopt other transistors that can be switched including PMOS transistors.

도 2 및 도 3에 도시된 제어신호(Φ1,Φ2) 및 제어신호 생성기(230)는 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있다.
The control signals? 1 and? 2 and the control signal generator 230 shown in FIG. 2 and FIG. 3 are applied to the frequency-phase lock using the self noise canceling voltage controlled oscillator Loop) or 10-2010-0049871 (a magnetic noise canceling voltage controlled generator using a frequency voltage converter).

도 2에 도시된 바와 같이 PMOS 트랜지스터는 제1 스위칭부의 일실시예이며, 커패시터(Cx)에 충전된 전압을 내부 루프필터에 전달하도록 스위칭되는 제2 스위칭부는 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있으며, 제3 스위칭부는 NMOS 트랜지스터로 구현될 수 있다.
As shown in FIG. 2, the PMOS transistor is an embodiment of the first switching unit. The second switching unit, which is switched to deliver the voltage charged in the capacitor C x to the inner loop filter, 2010-0087469 (a frequency-phase locked loop using a magnetic noise canceling voltage controlled oscillator) or 10-2010-0049871 (a magnetic noise canceling voltage controlled generator using a frequency voltage converter), and the third switching The part can be implemented as an NMOS transistor.

도 4에 도시된 주파수-전압 변환기(210)는 도 2에 도시된 주파수-전압 변환기(210)와 동일한 기능을 수행한다. 즉, 전압제어발진기(140)의 출력주파수(fo)의 변화를 감지하여 그 변화량을 전압으로 바꾸어 준다. 다만 이러한 기능을 수행하기 위한 구체적인 구현예가 도 2에 도시된 주파수-전압 변환기(210)와 다르다.
The frequency-to-voltage converter 210 shown in FIG. 4 performs the same function as the frequency-to-voltage converter 210 shown in FIG. That is, the change of the output frequency f o of the voltage controlled oscillator 140 is detected and converted to a voltage. However, a specific implementation example for performing such a function is different from the frequency-voltage converter 210 shown in FIG.

도 4에 도시된 주파수-전압 변환기(210)는 도 2에 도시된 fo의 "Low" 신호와는 상관없이 항상 커패시터(Cx)에 전하가 충전되며, 도 5에 도시된 제어신호(Φ1)에 의해 Cx에 충전된 전하를 후술하는 내부 루프필터(220)로 전달하고 제어신호(Φ2)에 의해 Cx에 충전된 전하를 방전시켜 주는 구조이다. 도 4의 점선영역은 current source이고 PMOS는 항상 동작된다. 도 4에 의한 주파수-전압 변환기(210)는 제어신호(Φ1) 사이의 시간 간격에 따라 커패시터(Cx) 출력전압이 변하며 이에 따라 내부 루프필터(220)의 출력전압도 변한다. 전압제어발진기(140)의 출력주파수(fo)가 증가하면 제어신호(Φ1) 사이의 시간 간격이 짧아지고(즉, 충전시간이 감소) 커패시터(Cx)의 출력전압이 감소하여 내부 루프필터(220)의 출력 전압이 감소함에 따라 전압제어발진기(140)의 출력주파수(fo)가 감소한다. 반대로 전압제어발진기(140)의 출력주파수(fo)가 감소하면 제어신호(Φ1) 사이의 시간 간격이 길어지고(즉, 충전시간이 증가) 커패시터(Cx)의 출력전압이 증가하여 내부 루프필터(220)의 출력 전압이 증가함에 따라 전압제어발진기(140)의 출력주파수(fo)가 증가한다. 따라서, 본 발명에 따른 도 4의 주파수-전압 변환기(210)는 제어신호(Φ1) 사이의 시간 간격, 즉 전압제어발진기(140)의 출력주파수(fo) 값에 따라 커패시터(Cx)에 충전되는 전압이 달라지고, 충전된 전하는 내부 루프필터(220)를 거쳐 노이즈(일예로 트랜지스터에 내재된 써말 노이즈) 및 리플 등의 잡음이 제거된 전압으로 출력되어 전압제어발진기(140)의 입력으로 들어간다.
The frequency illustrated in FIG-voltage converter 210 is a "Low" of the f o as shown in the second signal and is always a capacitor (Cx), the charge is charged on, a control signal (Φ 1 shown in Figure 5, regardless of ) is a structure that was passed into the loop filter 220, which will be described later the electric charge charged in the C x, and discharges the electric charge charged in the C x by a control signal (Φ 2) by. The dotted line in Fig. 4 is the current source and the PMOS is always operated. The frequency-to-voltage converter 210 according to FIG. 4 varies the output voltage of the capacitor C x according to the time interval between the control signals? 1 , and accordingly the output voltage of the inner loop filter 220 also changes. As the output frequency f o of the voltage controlled oscillator 140 increases, the time interval between the control signals? 1 becomes shorter (i.e., the charge time decreases) and the output voltage of the capacitor C x decreases, As the output voltage of the filter 220 decreases, the output frequency f o of the voltage controlled oscillator 140 decreases. Conversely, when the output frequency f o of the voltage controlled oscillator 140 decreases, the time interval between the control signals? 1 becomes longer (i.e., the charging time increases), and the output voltage of the capacitor C x increases, As the output voltage of the loop filter 220 increases, the output frequency f o of the voltage controlled oscillator 140 increases. Thus, the frequency in Figure 4 according to the invention-voltage converter 210 to the capacitor (Cx) according to the value of the output frequency (f o) of the time interval, that is, the voltage-controlled oscillator (140) between the control signal (Φ 1) The charged voltage is changed, and the charged electric charge is output through the inner loop filter 220 to a noise-free voltage such as noise (for example, thermal noise inherent in the transistor) and ripple, and is input to the input of the voltage controlled oscillator 140 I go in.

도 2의 주파수-전압 변환기(210)에 의해 생성된 도 3의 fo는 일예로서 1GHz의 출력 주파수(fo)를 2분주(듀티비를 일정하게 유지하기 위해)한 500MHz 주파수이고, 도 4의 주파수-전압 변환기(210)에 의해 생성된 도 5의 fo는 일예로서 1GHz의 출력 주파수(fo)를 그대로 이용할 수 있다.
The frequency of 2 - produced by the voltage converter 210, Fig. 3 f o is the output frequency (fo), the second division a 500MHz frequency (in order to maintain a constant duty ratio) of 1GHz as an example, of Figure 4 frequency of the voltage generated by the converter 210, Fig. 5 f o can be used as an output frequency (fo) of 1GHz as an example.

도 4에 도시된 점선영역은 전류원(current source)의 일실시예이며, 제1 제어신호가 입력되는 제1 스위칭부는 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있으며, 제2 스위칭부는 NMOS 트랜지스터로 구현될 수 있다.
4 is an embodiment of a current source, and the first switching unit, to which the first control signal is input, corresponds to the application No. 10-2010-0087469 (a magnetic noise canceling voltage controlled oscillator , Or 10-2010-0049871 (a magnetic noise cancellation voltage control generator using a frequency voltage converter), and the second switching unit may be implemented by an NMOS transistor.

도 4 및 도 5에 도시된 제어신호(Φ1,Φ2) 및 제어신호 생성기(230)는 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있다.
The control signals? 1 and? 2 and the control signal generator 230 shown in FIG. 4 and FIG. 5 correspond to the application-number 10-2010-0087469 filed by the present applicant (frequency-phase locking using a magnetic noise canceling voltage- Loop) or 10-2010-0049871 (a magnetic noise canceling voltage controlled generator using a frequency voltage converter).

본 발명에 따른 내부 루프필터(220)는 주파수-전압 변환기(210) 및 내부 부궤환 루프에서 생성된 노이즈 및 리플 등의 잡음을 제거하고, 커패시터(Cx)로 부터 충전된 전압을 평활화하여 전압제어발진기(140)로 출력한다.
The inner loop filter 220 according to the present invention removes noise such as noise and ripple generated in the frequency-to-voltage converter 210 and the inner sub feedback loop, smoothes the charged voltage from the capacitor C x , And outputs it to the control oscillator 140.

일반적으로 위상고정루프(PLL)가 안정하게 동작하기 위해서는 위상고정루프의 루프필터 출력 파형을 전압제어발진기(140)의 기울기 크기에 따라 다르게 설계해야한다. 다음의 수학식 1에서 보는 바와 같이 초과위상 크기가 작아야 위상고정루프가 안정하게 동작한다.
Generally, in order for the PLL to operate stably, the loop filter output waveform of the phase locked loop must be designed differently according to the slope of the voltage controlled oscillator 140. [ As shown in the following equation (1), the excess phase size should be small so that the phase locked loop operates stably.

Figure 112014041874272-pat00001
Figure 112014041874272-pat00001

여기서,

Figure 112014041874272-pat00002
는 △t 동안에 발생하는 초과위상 값, Kvco는 전압제어발진기(140)의 기울기 값
here,
Figure 112014041874272-pat00002
Is an excess phase value occurring during [Delta] t, Kvco is the excess phase value occurring during [Delta] t,

본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에서는 다양한 구조를 가진 외부 루프필터와 하나의 커패시터로 이루어진 내부 루프필터로 구성된 두 개의 부궤환 루프이다. 이때, 내부 루프필터의 구성이 하나의 커패시터로 구성된 1차 구조로 되어있기 때문에 내부루프 필터 출력 전압 값, VLPF2 값이 크다. 이에 따라 수학식 1에 의해 큰 값의 초과 위상을 만들어 낸다. 따라서 큰 값의 Kvco1(전압제어발진기의 기울기)에는 다양한 2차 구조의 외부 루프필터가 연결되고, 커패시터만으로 구성된 내부 루프필터에는 작은 값의 Kvco2가 연결될 수밖에 없었다. 또한, 기존 특허에서는 Kvco2 값이 Kvco1 값보다 커지면 초과 위상 값이 커져서 위상고정루프의 동작이 불안정해진다. 따라서 이러한 문제점을 해결하기 위해 본 특허에서는 내부 루프필터(220)의 구조를 하나의 커패시터로 고정하지 않고 도 6(저항 및 커패시터의 패시브 소자로 이루어진 패시브 루프필터) 및 도 7(저항, 커패시터, 및 OP-AMP의 액티브 루프필터)에 도시된 바와 같은 다양한 구조의 루프필터를 채용한다. 이러한 루프필터의 구조 때문에 Kvco1 값보다 Kvco2 값을 더 크게 할 수 있어 후술하는 도 9의 ③과 같은 획기적인 잡음 특성을 가지는 두 개의 부궤환 루프를 가지는 위상고정루프를 달성할 수 있다.
Application No. 10-2010-0087469 (frequency-phase locked loop using a magnetic noise canceling voltage-controlled oscillator) or 10-2010-0049871 (a voltage-controlled voltage-controlled generator using a frequency voltage converter) And two inner feedback loops consisting of an outer loop filter with one capacitor and an inner loop filter with one capacitor. At this time, since the inner loop filter has a primary structure composed of one capacitor, the value of the inner loop filter output voltage, V LPF2 , is large. Accordingly, an excess phase of a large value is produced by Equation (1). Therefore, the outer loop filter of various secondary structures is connected to the large value K vco1 (the slope of the voltage controlled oscillator), and a small value of K vco2 is connected to the inner loop filter composed only of the capacitor. Also, in the conventional patent, if the value of Kvco2 is larger than the value of Kvco1 , the excess phase value becomes large, and the operation of the phase locked loop becomes unstable. Accordingly, in order to solve such a problem, the present patent discloses a structure in which the structure of the inner loop filter 220 is not fixed to one capacitor, but the structure of FIG. 6 (passive loop filter composed of resistive and capacitive passive elements) and FIG. 7 (resistance, OP-AMP active loop filter) of the present invention. Because of the structure of such a loop filter can achieve a phase-locked loop with two negative feedback loops with a breakthrough noise characteristics, such as in FIG. 9 to more vco1 K value will be described later can be a K value greater vco2 ③.

도 6(a)는 하나의 커패시터로 구성된 내부 루프필터의 구성이다. 이러한 구성은 상술한 10-2010-0087469 또는 10-2010-0049871 특허에 도시된 하나의 커패시터로 구성된 내부 루프필터의 구성과 동일하나, 본 발명에서는 이에 더 나아가 Kvco2 값이 Kvco1 값보다 작은 범위에 있을 때에도 도 4의 주파수-전압 변환기(210)를 사용하면 분주되지 않은 전압제어발진기의 출력 주파수(fo)를 주파수-전압 변환기에(기존 특허에서는 2분주로 고정되었음)사용할 수 있어 좀 더 잡음 특성을 좋게 할 수 있다.
6 (a) is a configuration of an inner loop filter composed of one capacitor. Such a configuration is the same as the configuration of the inner loop filter composed of one capacitor shown in the patent 10-2010-0087469 or 10-2010-0049871 described above. In the present invention, however , the K vco2 value is smaller than the K vco1 value The output frequency f o of the unpartitioned voltage controlled oscillator can be used in the frequency-to-voltage converter (which is fixed to two divisions in the existing patent) by using the frequency-to-voltage converter 210 of FIG. 4, The noise characteristic can be improved.

도 6(b) 및 (c)는 저항 및 커패시터로 이루어지는 수동필터이며, 도 6(d) 및 (e)는 저항 또는 커패시터의 조합에 추가로 스위치가 달려있는 구조이다. 이때 스위치는 전압제어발진기(140)에서 출력된 출력신호(fo)를 이용하거나 분주기(150)에서 분주된 분주 주파수를 이용할 수도 있다. 도 7(a) 및 (b)는 저항 및 커패시터와 능동소자인 OP-AMP로 구성된 능동필터를 예시한 도면이다. 상술한 도 6 및 도 7에 도시된 필터의 구조는 일실시예에 불과하며 내부 루프필터에서 발생하는 초과 위상을 줄이기 위해 내부 루프필터 출력 전압의 크기도 종래의 특허보다 상대적으로 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 및 능동필터가 채택될 수 있다.
Figs. 6 (b) and 6 (c) show a passive filter composed of a resistor and a capacitor, and Figs. 6 (d) and 6 (e) show a structure in which a switch is additionally provided in combination of a resistor or a capacitor. The switch may utilize a frequency division using the frequency dividing period in minutes, or 150, the output signal (f o) the output from the voltage controlled oscillator 140. 7 (a) and 7 (b) are views showing an active filter composed of a resistor and a capacitor and an active element OP-AMP. The structure of the filter shown in Figs. 6 and 7 is only one embodiment. In order to reduce the excess phase generated in the inner loop filter, the size of the inner loop filter output voltage can also be reduced relative to the conventional patent, Passive and active filters of varying structures that can be varied can be employed.

도 8에는 주파수-전압 변환기(210, Frequency to voltage converter, FVC)와 내부 루프필터(220)의 연결관계를 도시한 일실시예로서 전압제어발진기(140)의 출력 주파수가 커져 커패시터(Cx)에 충전되는 전하가 작아짐에 따라 내부 루프필터(220)에서 전압제어발진기(140)로 전달되는 전압 값이 작아져서 전압제어발진기(140)의 출력 주파수를 감소시켜 전압제어발진기의 주파수 변화를 억제한다. 전압제어발진기(140)의 출력신호 크기가 작아지면 상술한 원리와 반대로 동작될 것이다. 이러한 주파수-전압 변환기(210)와 내부 루프필터(220)의 동작에 의해 PLL에서 발생하는 모든 잡음의 크기를 줄여준다.
The capacitor voltage converter (210, Frequency to voltage converter, FVC) and the output frequency of the inner loop filter 220, voltage controlled oscillator 140, in one embodiment illustrating a connection relationship between the large (C x) - Figure 8 shows the frequency The voltage to be transmitted from the inner loop filter 220 to the voltage controlled oscillator 140 is reduced to reduce the output frequency of the voltage controlled oscillator 140 to suppress the frequency change of the voltage controlled oscillator 140 . As the output signal size of the voltage controlled oscillator 140 becomes smaller, it will operate in reverse to the above-mentioned principle. The operation of the frequency-to-voltage converter 210 and the inner loop filter 220 reduces the size of all the noise generated in the PLL.

상술한 전압제어발진기(140)는 도 9에 도시된 바와 같은 링 구조로 구현될 수 있으나, LC-VCO 구조를 포함한 다양한 구조의 전압제어발진기가 본 발명에 적용될 수 있다. The voltage-controlled oscillator 140 described above may be implemented in a ring structure as shown in FIG. 9, but a voltage-controlled oscillator of various structures including an LC-VCO structure may be applied to the present invention.

따라서, 도 9에 도시된 바와 같이 외부 루프필터(130)에서 출력된 VLPF1 값과 내부 루프필터(220)에서 출력된 VLPF2 값의 변화에 따라 각각의 I1 값과 I2 값이 바뀌고, 최종적으로 I 값(I=I1+I2)이 바뀜으로써 전압제어발진기(140)의 지연시간을 제어하여 전압제어발진기의 출력신호가 원하는 주파수로 출력된다.
Thus, each of the I 1 values and I 2 value according to the change of the V LPF1 value and the V LPF2 value output from the inner loop filter 220 is output from the outer loop filter 130 as shown in FIG. 9 turns, Finally, the I value (I = I 1 + I 2 ) is changed to control the delay time of the voltage-controlled oscillator 140 so that the output signal of the voltage-controlled oscillator is output at a desired frequency.

위상고정루프의 내부 또는 외부의 잡음에 의해 외부 루프필터(130)의 전압(VLPF1)이 변하면 I1 값이 변화되어 전압제어발진기(140)의 출력 주파수가 변한다. 주파수-전압 변환기(210)는 상술한 잡음에 의해 변화된 전압제어발진기의 출력 주파수에 상응하는 전압을 생성하며, 내부 루프필터(220)는 주파수-전압 변환기(210)에 내재된 잡음 및 리플을 제거하여 전압제어발진기(140)로 전압(VLPF2)을 출력함으로써 전압제어발진기(140)의 전류(I2) 값을 변화시킨다. 즉, PLL 내의 각종 회로망 및 외부에서 유기된 잡음에 의해 전압제어발진기(140)의 I1 값이 증가하는 경우 I2 값에 의해 변화량을 줄임으로써 전압제어발진기의 출력 주파수(fo)를 일정하게 고정하게 된다.
When the voltage V LPF1 of the outer loop filter 130 changes due to noise inside or outside the phase locked loop, the value of I 1 changes to change the output frequency of the voltage controlled oscillator 140. The frequency-to-voltage converter 210 generates a voltage corresponding to the output frequency of the voltage-controlled oscillator changed by the noise described above, and the inner loop filter 220 removes the noise and ripple inherent in the frequency- And outputs the voltage V LPF2 to the voltage controlled oscillator 140 to change the value of the current I 2 of the voltage controlled oscillator 140. That is, when the I 1 value of the voltage-controlled oscillator 140 increases due to various networks in the PLL and external noise, the amount of change is reduced by the value of I 2, so that the output frequency f 0 of the voltage- Respectively.

좀 더 상세한 예를 들면 위상고정루프의 내부 또는 외부의 어떤 잡음에 의해 외부 루프필터(130)의 전압이 상승하면 I1이 증가하고 전압제어발진기(140)의 출력 주파수(fo)는 상승한다. 출력 주파수(fo)가 상승하면 도 8의 주파수-전압 변환기(210)의 커패시터 충전 전압(CX)은 하강한다. 따라서 내부 루프필터(130)의 전압도 하강하여 I2에 흐르는 전류가 감소하여 두 전류의 합(I)은 일정하게 되어 어떤 잡음에 의해 발생한 전압제어발진기의 출력 주파수의 변화를 감쇄시켜 준다. 주파수-전압 변환기(210)와 내부 루프필터(220)로 이루어진 내부 부궤환 루프(200)는 외부 부궤환 루프(100) 보다 바람직하게는 더 빠른 속도(fin≤fM≤fo)로 동작하므로 잡음에 의해 발생한 전압제어발진기(140)의 주파수 변화를 빠른 속도로 추정할 수 있다.
As a more detailed example, when the voltage of the outer loop filter 130 rises due to some noise inside or outside the phase locked loop, I 1 increases and the output frequency f o of the voltage controlled oscillator 140 rises . When the output frequency f o rises, the capacitor charging voltage C X of the frequency-to-voltage converter 210 of FIG. 8 falls. Therefore, the voltage of the inner loop filter 130 also falls and the current flowing through I 2 decreases, so that the sum (I) of the two currents becomes constant, thereby attenuating the change of the output frequency of the voltage controlled oscillator caused by some noise. The internal feedback loop 200 consisting of the frequency-to-voltage converter 210 and the inner loop filter 220 operates at a higher speed (f in ? F M? F o ) than the external feedback loop 100 The frequency change of the voltage-controlled oscillator 140 caused by the noise can be estimated at a high speed.

도 9에 도시된 점선은 전압제어저항(Voltage control register, VCR)으로서 전압 변화에 선형적인 특성을 가지는 전압제어저항은 입력전압의 변화를 큰 전류의 변화로 변화시켜줌으로써 전압제어발진기가 넓은 출력주파수 범위를 가지도록 해준다.
The dashed line in FIG. 9 is a voltage control register (VCR), and the voltage control resistor having a linear characteristic with respect to the voltage change changes a change in the input voltage to a change in a large current so that the voltage control oscillator has a wide output frequency Range.

(내부 (inside 부궤환Negative feedback 루프가 주  Loop Day 부궤환Negative feedback 루프인 경우) Loop)

도 10에 도시된 바와 같이 외부 부궤환 루프(100)는 위상-주파수 검출기(110), 차지펌프(120), 외부 루프필터(130), 전압제어발진기(140), 및 분주기(150)로 구성된다. 내부 부궤환 루프(200)는 전압제어발진기(140), 주파수-전압 변환기(210), 내부 루프필터(220), 분주기(150)로 구성된다. 이때, 분주기(150)는 도 10에 하나로 도시되어 있으나 이는 하나의 일실시예에 불과하며, 외부 부궤환 루프(100) 분주기(분주비 N)와 내부 부궤환 루프(200) 분주기(분주비 M)를 서로 분리하여 구현할 수 있다.
10, the external feedback loop 100 includes a phase-frequency detector 110, a charge pump 120, an external loop filter 130, a voltage-controlled oscillator 140, and a frequency divider 150 . The internal feedback loop 200 includes a voltage controlled oscillator 140, a frequency-to-voltage converter 210, an internal loop filter 220, and a frequency divider 150. In this case, the frequency divider 150 is shown only as one example in FIG. 10, but this is only one embodiment. The frequency divider 150 may be divided into a frequency divider N and an internal feedback loop 200, Dividing ratio M) can be implemented separately from each other.

종래의 PLL(하나의 부궤환 루프를 가지는 위상고정루프)은 낮은 주파수를 가지는 입력신호를 받아들여 높은 출력 주파수를 가지는 신호를 만들어내기 때문에 N(분주비) 값이 크고 이에 따라 잡음특성은 20logN의 영향을 받는다. 따라서 도 12에 도시된 바와 같이 잡음 특성이 ①과 같아서 대역폭보다 낮은 저주파 영역에서 특성이 좋지 못하다.
Since a conventional PLL (phase locked loop having one negative feedback loop) receives an input signal having a low frequency and generates a signal having a high output frequency, the N (dividing ratio) value is large, get affected. Therefore, as shown in FIG. 12, the noise characteristic is the same as (1), and the characteristics are poor in the low frequency region lower than the bandwidth.

이러한 문제점을 해결하기 위해 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에서는 2 개의 부궤환 루프 구조를 이용하여 도 12에 도시된 ②와 같은 잡음특성을 가질 수 있도록 하였다.
In order to solve such a problem, in order to solve this problem, the present application filed 10-2010-0087469 (frequency-phase locked loop using a magnetic noise canceling voltage controlled oscillator) or 10-2010-0049871 (a magnetic noise canceling voltage control using a frequency voltage converter Generator) has two negative feedback loops so as to have the noise characteristics shown in (2) shown in FIG.

이에 더 나아가 본 발명에서는 주파수-전압 변환기(210)와 내부 루프필터(220)를 서로 분리된 구조로 인식함으로써 도 12의 ③과 같은 잡음특성에 도달할 수 있다. 전압제어발진기(140)의 기울기 값인 Kvco2 값이 Kvco1 값보다 큰 경우에는 내부 부궤환 루프(200)가 주 부궤환 루프가 되고 외부 부궤환 루프(100)가 부 부궤환 루프로 동작된다. 종래 특허에서는 Kvco2 값이 Kvco1 값보다 큰 경우에는 초과 위상이 커져서 위상고정루프의 동작이 불안정해진다. 그러나 본 발명에서는 주파수-전압 변환기(210)와 내부 루프필터(220)를 서로 분리된 구조로 인식함과 동시에 내부 루프필터(220)를 하나의 커패시터로 구성된 1차 구조로 한정하지 않고 초과 위상이 상대적으로 작게 생성될 수 있는 수동 및 능동필터 구조를 채택한다. 이러한 초과 위상이 상대적으로 작게 생성될 수 있는 필터의 구조는 도 6(이때 도 6(a)는 제외됨) 및 도 7에 일실시예가 도시되어 있다. 따라서 Kvco2 값이 Kvco1 값보다 큰 값을 가질 수 있어 내부 부궤환 루프(200)가 주 부궤환 루프로 동작되어 20logN의 영향을 받지 않아 낮은 주파수에서도 획기적인 잡음 감쇄를 달성할 수 있다. 즉, 외부 부궤환 루프가 보조 역할을 하게 되고, 외부 부궤환 루프의 분주비가 잡음 특성에 미치는 영향이 거의 사리지게 된다.
In addition, in the present invention, the noise characteristics as shown in (3) of FIG. 12 can be achieved by recognizing the frequency-voltage converter 210 and the inner loop filter 220 as separate structures. When the value of Kvco2, which is the slope value of the voltage-controlled oscillator 140, is larger than the value of Kvco1 , the internal feedback loop 200 becomes the main feedback loop and the external feedback loop 100 operates as the negative feedback loop. In the conventional patent, when the value of Kvco2 is larger than the value of Kvco1 , the excess phase becomes large, and the operation of the phase locked loop becomes unstable. However, in the present invention, the frequency-voltage converter 210 and the inner loop filter 220 are recognized as being separated from each other and the inner loop filter 220 is not limited to the primary structure composed of one capacitor, Adopt a passive and active filter structure that can be created relatively small. The structure of the filter in which such an excess phase can be produced relatively small is shown in Fig. 6 (with the exception of Fig. 6 (a)) and in Fig. Therefore, the value of K K vco2 vco1 value can have a value that is larger than the inner negative feedback loop 200 is configured to work as a primary negative feedback loop does not affect the 20logN can achieve a breakthrough noise attenuation at low frequencies. That is, the external feedback loop plays an auxiliary role, and the influence of the frequency division ratio of the external feedback loop on the noise characteristics is almost eliminated.

이에 더하여 종래 본 출원인이 출원한 특허출원에서는 내부 부궤환 루프에서 사용되는 분주된 주파수를 2분주로 고정하였으나, 본 발명에서는 내부 부궤환 루프(200)에서 사용되는 분주된 주파수(fM)를 상술한 범위와 같이 다양한 범위에서 적용가 능하며, 특히 분주된 주파수(fM)가 전압제어발진기의 출력 주파수(fo)와 동일한 경우 더 빠른 응답특성(잡음제거 특성)을 가질 수 있다.
In addition, in the conventional patent application filed by the applicant of the present invention, the divided frequency used in the inner sub feedback loop is fixed to two divisions. However, in the present invention, the divided frequency f M used in the inner sub feedback loop 200 is described in detail (Noise rejection characteristic), especially when the frequency of the frequency (f M ) is equal to the output frequency (f o ) of the voltage-controlled oscillator.

(외부 (Out 부궤환Negative feedback 루프가 주  Loop Day 부궤환Negative feedback 루프인 경우) Loop)

전압제어발진기(140)의 기울기 값인 Kvco2 값이 Kvco1 값보다 작은 경우에는 도 11에 도시된 바와 같이 내부 부궤환 루프(200)가 부 부궤환 루프가 되고 외부 부궤환 루프(100)가 주 부궤환 루프로 동작된다.
Value of the slope of the voltage-controlled oscillator (140) K vco2 value is the internal negative feedback loop 200 is part negative feedback loop as shown in Figure 11. If less than K vco1 value the external negative feedback loop (100) Note It operates as a negative feedback loop.

본 발명에서는 주파수-전압 변환기(210)와 내부 루프필터(220)를 서로 분리된 구조로 인식함과 동시에 내부 루프필터(220)를 하나의 커패시터로 구성된 1차 구조를 포함하여 초과 위상이 상대적으로 작게 생성될 수 있는 수동 및 능동필터 구조를 채택한다. 이러한 초과 위상이 상대적으로 작게 생성될 수 있는 필터의 구조는 도 6(이때 도 6(a)는 포함됨) 및 도 7에 일실시예가 도시되어 있다. 따라서 Kvco2 값이 Kvco1 값보다 작은 값을 가질 때에도 초과 위상이 상대적으로 작게 생성되는 내부 루프필터 구조를 채택함으로써 20logN의 영향을 최소화하여 도 12에 도시된 ②보다 더 좋은 잡음특성을 가질 수 있다.
In the present invention, the frequency-to-voltage converter 210 and the inner loop filter 220 are separated from each other, and the inner loop filter 220 includes a primary structure including one capacitor, Adopt a passive and active filter structure that can be created small. The structure of the filter in which such an excess phase can be produced relatively small is shown in Fig. 6 (now including Fig. 6 (a)) and one embodiment in Fig. Thus K vco2 value may have a better noise characteristic than that illustrated ② in FIG. 12 to minimize the effects of 20logN by adopting the inner loop filter structure that is greater than the phase even have a negative value K vco1 value is relatively small generated .

이에 더하여 종래 본 출원인이 출원한 특허출원에서는 내부 부궤환 루프에서 사용되는 분주된 주파수를 2분주로 고정하였으나, 본 발명에서는 내부 부궤환 루프(200)에서 사용되는 분주된 주파수(fM)를 상술한 범위와 같이 다양한 범위에서 적용가능하며, 특히 분주된 주파수(fM)가 전압제어발진기의 출력 주파수(fo)와 동일한 경우 더 빠른 응답특성(잡음제거 특성)을 가질 수 있다.
In addition, in the conventional patent application filed by the applicant of the present invention, the divided frequency used in the inner sub feedback loop is fixed to two divisions. However, in the present invention, the divided frequency f M used in the inner sub feedback loop 200 is described in detail And can have a faster response characteristic (noise canceling characteristic) particularly when the frequency of the frequency division (f M ) is equal to the output frequency (f 0 ) of the voltage control oscillator.

이상, 본 발명의 일실시예를 참조하여 설명했지만, 본 발명이 이것에 한정되지는 않으며, 다양한 변형 및 응용이 가능하다. 즉, 본 발명의 요지를 일탈하지 않는 범위에서 많은 변형이 가능한 것을 당업자는 용이하게 이해할 수 있을 것이다.Although the present invention has been described with reference to the embodiment thereof, the present invention is not limited thereto, and various modifications and applications are possible. In other words, those skilled in the art can easily understand that many variations are possible without departing from the gist of the present invention.

100 : 외부 부궤환 루프
110 : 위상-주파수 검출기
120 : 차지펌프
130 : 외부 루프필터
140 : 전압제어발진기
150 : 분주기
200 : 내부 부궤환 루프
210 : 주파수-전압 변환기
220 : 내부 루프필터
230 : 제어신호 생성기100: external feedback loop
110: phase-frequency detector
120: charge pump
130: outer loop filter
140: Voltage controlled oscillator
150:
200: internal sub feedback loop
210: Frequency-to-voltage converter
220: Inner loop filter
230: control signal generator

Claims (29)

기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 상대적으로 비교하여 주파수 차와 위상 차에 상응하는 전압을 출력하여 기 결정된 출력신호의 주파수와 위상을 고정시키는 외부 부궤환 루프, 및
상기 외부 부궤환 루프와는 독립적인 부궤환 루프로 구성되어 상기 출력신호의 주파수를 입력받아 주파수 변화를 감지하며, 주파수 변화에 상응하는 전압을 출력하는 내부 부궤환 루프를 포함하며,
상기 전압제어발진기의 제1,2 기울기 값의 기 결정된 범위에 따라 상기 외부 부궤환 루프는 주 부궤환 루프이고, 상기 내부 부궤환 루프는 부 부궤환 루프이고,
상기 전압제어발진기는,
상기 외부 부궤환 루프의 외부 루프필터 전압 값에 의해 제1 전류값이 변동되고,
상기 내부 부궤환 루프의 내부 루프필터 전압 값에 의해 제2 전류값이 변동되며,
상기 제1 전류값과 상기 제2 전류값의 합에 상응하는 출력주파수가 출력되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
An external feedback loop for comparing the reference signal and the frequency division signal of the output signal output from the voltage controlled oscillator and outputting a voltage corresponding to the frequency difference and the phase difference to fix the frequency and phase of the predetermined output signal;
And an internal feedback loop configured by a negative feedback loop independent of the external feedback loop to receive a frequency of the output signal to detect a frequency change and output a voltage corresponding to a frequency change,
According to a predetermined range of the first and second slope values of the voltage-controlled oscillator, the outer feedback loop is a main feedback loop, the inner feedback loop is a sub feedback loop,
Wherein the voltage-
A first current value is varied by an outer loop filter voltage value of the external feedback loop,
A second current value is varied by an inner loop filter voltage value of the inner sub feedback loop,
Wherein an output frequency corresponding to a sum of the first current value and the second current value is output.
제 1 항에 있어서,
상기 제1 기울기 값이 상기 제2 기울기 값보다 적어도 크거나 같은 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
The method according to claim 1,
Wherein the first slope value is at least equal to or greater than the second slope value.
제 1 항 또는 제 2 항에 있어서,
상기 외부 부궤환 루프는,
상기 기준신호와 상기 출력신호의 분주신호의 주파수 차와 위상 차를 비교하는 위상-주파수 검출기,
상기 주파수 차와 위상 차에 따른 전하 또는 전류를 공급하는 차지펌프,
상기 전하 또는 전류를 공급받아 이에 상응하는 전압을 생성하고, 상기 전압에 내재된 잡음 또는 리플을 제거하고, 상기 전압을 평활화하여 상기 전압제어발진기로 출력하는 외부 루프필터,
상기 외부 루프필터에서 출력된 전압에 상응하는 주파수를 출력하는 전압제어발진기, 및
상기 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비에 따라 분주하여 상기 위상-주파수 검출기로 제1 분주신호를 출력하는 제1 분주기를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
3. The method according to claim 1 or 2,
The external feedback loop includes:
A phase-frequency detector for comparing the frequency difference and the phase difference between the reference signal and the divided signal of the output signal,
A charge pump for supplying charge or current according to the frequency difference and the phase difference,
An outer loop filter that receives the charge or current to generate a voltage corresponding thereto, removes noise or ripple inherent in the voltage, smoothes the voltage and outputs the smoothed voltage to the voltage controlled oscillator,
A voltage controlled oscillator for outputting a frequency corresponding to a voltage output from the outer loop filter,
And a first frequency divider for dividing a frequency of an output signal of the voltage-controlled oscillator according to a predetermined frequency division ratio and outputting a first frequency division signal to the phase-frequency detector. Phase locked loop device.
제 1 항 또는 제 2 항에 있어서,
상기 내부 부궤환 루프는,
상기 주파수 변화를 감지하여 주파수 변화에 상응하는 전압을 생성하는 주파수-전압 변환기, 및
상기 주파수-전압 변환기에서 생성된 전압에 포함된 잡음 또는 리플을 제거하고, 상기 전압을 평활화하여 상기 전압제어발진기로 출력하는 내부 루프필터를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
3. The method according to claim 1 or 2,
The internal feedback loop includes:
A frequency-to-voltage converter for sensing the frequency change and generating a voltage corresponding to the frequency change, and
And an inner loop filter for removing noise or ripple included in the voltage generated by the frequency-to-voltage converter, smoothing the voltage, and outputting the smoothed voltage to the voltage-controlled oscillator. Fixed loop device.
제 4 항에 있어서,
상기 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비로 분주하여 제2 분주신호를 생성하는 제2 분주기를 더 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
5. The method of claim 4,
And a second frequency divider for dividing a frequency of an output signal of the voltage-controlled oscillator by a predetermined frequency division ratio to generate a second frequency division signal.
제 5 항에 있어서,
상기 주파수-전압 변환기는,
상기 제2 분주신호의 주파수와 상기 제2 분주신호의 어느 한 상태에 상응하는 전압을 생성하거나, 또는 상기 전압제어발진기의 주파수와 상기 전압제어발진기의 주파수의 어느 한 상태에 상응하는 전압을 생성하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
6. The method of claim 5,
The frequency-to-
Generating a voltage corresponding to either the frequency of the second frequency division signal or the second frequency division signal or generating a voltage corresponding to a state of the frequency of the voltage control oscillator and the frequency of the voltage control oscillator And a plurality of sub-feedback loops.
제 6 항에 있어서,
상기 제2 분주신호 또는 상기 전압제어발진기의 주파수의 어느 한 상태는 High 또는 Low 상태 구간인 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
The method according to claim 6,
Wherein the second frequency division signal or the frequency of the voltage controlled oscillator is a high or low state.
제 6 항에 있어서,
상기 주파수-전압 변환기는,
상기 제2 분주신호 또는 상기 전압제어발진기의 출력 신호를 입력받아 스위칭되는 제1 스위칭부,
상기 스위칭부의 스위칭에 따라 전압을 충전하는 충전부,
상기 충전부에서 충전된 전하를 상기 내부 루프필터로 전달하도록 상기 제2 분주신호 또는 상기 전압제어발진기의 출력 신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제2 스위칭부, 및
상기 제2 분주신호 또는 상기 전압제어발진기의 출력 신호에 의해 생성된 제2 제어신호에 따라 상기 충전부에서 충전된 전하를 방전하도록 스위칭되는 제3 스위칭부를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
The method according to claim 6,
The frequency-to-
A first switching unit for receiving the second frequency-divided signal or the output signal of the voltage-controlled oscillator,
A charging unit for charging a voltage according to the switching of the switching unit,
A second switching unit for switching in accordance with a first control signal generated by the second dividing signal or the output signal of the voltage controlled oscillator to transfer the charge charged in the charging unit to the inner loop filter,
And a third switching unit that is switched to discharge charges charged in the charging unit according to a second control signal generated by the second dividing signal or the output signal of the voltage controlled oscillator. Wherein the phase locked loop device comprises:
제 8 항에 있어서,
상기 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며,
상기 충전부는 커패시터로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
9. The method of claim 8,
Wherein the first switching unit and the second switching unit are made of transistors,
Wherein the charging unit comprises a capacitor. &Lt; Desc / Clms Page number 13 &gt;
제 5 항에 있어서,
상기 주파수-전압 변환기는,
상기 제2 분주신호의 주파수 또는 상기 전압제어발진기의 출력신호의 주파수에 의해 생성된 제어신호의 주기에 따라 전압이 생성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
6. The method of claim 5,
The frequency-to-
Wherein a voltage is generated in accordance with a period of a control signal generated by a frequency of the second frequency division signal or a frequency of an output signal of the voltage controlled oscillator.
제 10 항에 있어서,
상기 주파수-전압 변환기는,
전류원,
상기 전류원에서 공급되는 전류에 따라 전압을 충전하는 충전부,
상기 충전부에서 충전된 전하를 상기 내부 루프필터로 전달하도록 상기 제2 분주신호 또는 상기 전압제어발진기의 출력 신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제1 스위칭부, 및
상기 제2 분주신호 또는 상기 전압제어발진기의 출력 신호에 의해 생성된 제2 제어신호에 따라 상기 충전부에서 충전된 전하를 방전하도록 스위칭되는 제2 스위칭부를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
11. The method of claim 10,
The frequency-to-
Current source,
A charging unit charging the voltage according to a current supplied from the current source,
A first switching unit which is switched according to the second frequency dividing signal or the first control signal generated by the output signal of the voltage control oscillator to transfer the charge charged in the charging unit to the inner loop filter,
And a second switching unit that is switched to discharge charges charged in the charging unit according to a second control signal generated by the second dividing signal or the output signal of the voltage controlled oscillator. Wherein the phase locked loop device comprises:
제 11 항에 있어서,
상기 전류원은 트랜지스터를 포함하여 이루어지며,
상기 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며,
상기 충전부는 커패시터로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
12. The method of claim 11,
Wherein the current source comprises a transistor,
Wherein the first switching unit and the second switching unit are made of transistors,
Wherein the charging unit comprises a capacitor. &Lt; Desc / Clms Page number 13 &gt;
삭제delete 제 1 항에 있어서,
상기 전압제어발진기의 출력주파수가 변동되는 경우 상기 제1 전류값과 상기 제2 전류값은 서로 다른 방향으로 전류값이 증가 또는 감소하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
The method according to claim 1,
Wherein the first current value and the second current value are increased or decreased in different directions when the output frequency of the voltage controlled oscillator is varied. .
제 3 항에 있어서,
상기 외부 루프필터는,
수동 필터 또는 능동 필터로 구성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
The method of claim 3,
The outer loop filter includes:
Wherein the sub-feedback loop comprises a passive filter or an active filter.
제 15 항에 있어서,
상기 외부 루프필터는,
저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
16. The method of claim 15,
The outer loop filter includes:
Wherein at least one of the plurality of sub-feedback loops comprises at least one of a resistor, a capacitor, a switch, and an OP-AMP.
제 4 항에 있어서,
상기 내부 루프필터는,
수동 필터 또는 능동 필터로 구성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
5. The method of claim 4,
Wherein the inner loop filter comprises:
Wherein the sub-feedback loop comprises a passive filter or an active filter.
제 17 항에 있어서,
상기 내부 루프필터는,
저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
18. The method of claim 17,
Wherein the inner loop filter comprises:
Wherein at least one of the plurality of sub-feedback loops comprises at least one of a resistor, a capacitor, a switch, and an OP-AMP.
제 5 항에 있어서,
상기 제2 분주신호는,
상기 기준신호의 주파수와 상기 전압제어발진기에서 출력되는 출력신호의 주파수를 포함한 사이 값을 가지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
6. The method of claim 5,
The second divided signal is divided into a first divided signal,
And a value between the frequency of the reference signal and the frequency of the output signal output from the voltage controlled oscillator.
기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 상대적으로 비교하여 주파수 차와 위상 차에 상응하는 제1 전압을 출력하여 기 결정된 출력신호의 주파수와 위상을 고정시키는 제1 주파수 고정부, 및
상기 제1 주파수 고정부에서 출력된 상기 출력신호를 입력받아 주파수 변화를 감지하며, 주파수 변화에 상응하는 제2 전압을 출력함으로써 상기 출력신호의 주파수와 위상을 고정 또는 보정하는 제2 주파수 고정부를 포함하며,
상기 전압제어발진기는,
제1 전압값의 입력에 의해 제1 전류값이 변동되고,
제2 전압값에 의해 제2 전류값이 변동되며,
상기 제1 전류값과 상기 제2 전류값의 합에 상응하는 주파수가 출력되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
A first frequency fixing unit for comparing the reference signal and the frequency division signal of the output signal output from the voltage controlled oscillator to output a first voltage corresponding to the frequency difference and the phase difference to fix the frequency and phase of the predetermined output signal, And
A second frequency fixing unit for fixing or correcting the frequency and the phase of the output signal by receiving the output signal outputted from the first frequency fixing unit and detecting a frequency change and outputting a second voltage corresponding to the frequency change, &Lt; / RTI &
Wherein the voltage-
The first current value is changed by the input of the first voltage value,
The second current value is varied by the second voltage value,
Wherein a frequency corresponding to a sum of the first current value and the second current value is output.
제 20 항에 있어서,
상기 주파수 변화는,
상기 제1 주파수 고정부에서 출력된 출력신호의 주파수이거나, 또는 상기 출력신호를 기 결정된 분주비로 분주한 분주 주파수인 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
21. The method of claim 20,
The frequency change,
Wherein the frequency of the output signal is a frequency of an output signal output from the first frequency fixing unit or a frequency divided by dividing the output signal by a predetermined frequency division ratio.
제 20 항에 있어서,
상기 제1 주파수 고정부는,
상기 기준신호와 상기 분주신호의 주파수 차와 위상 차를 비교하는 위상-주파수 검출기,
상기 주파수 차와 위상 차에 따른 전하 또는 전류를 공급하는 차지펌프,
상기 전하 또는 전류를 공급받아 이에 상응하는 상기 제1 전압을 생성하고, 상기 제1 전압에 내재된 잡음 또는 리플을 제거하고, 상기 제1 전압을 평활화하여 상기 전압제어발진기로 출력하는 외부 루프필터,
상기 외부 루프필터에서 출력된 전압에 상응하는 주파수를 출력하는 전압제어발진기, 및
상기 전압제어발진기의 출력주파수를 기 결정된 분주비에 따라 분주하여 상기 위상-주파수 검출기로 제1 분주신호를 출력하는 제1 분주기를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
21. The method of claim 20,
Wherein the first frequency fixing unit comprises:
A phase-frequency detector for comparing a frequency difference and a phase difference between the reference signal and the frequency-
A charge pump for supplying charge or current according to the frequency difference and the phase difference,
An outer loop filter that receives the charge or current to generate the first voltage corresponding to the first voltage, removes noise or ripples inherent to the first voltage, smoothes the first voltage, and outputs the smoothed first voltage to the voltage-
A voltage controlled oscillator for outputting a frequency corresponding to a voltage output from the outer loop filter,
And a first frequency divider for dividing the output frequency of the voltage-controlled oscillator according to a predetermined frequency division ratio and outputting a first frequency division signal to the phase-frequency detector. Loop device.
제 22 항에 있어서,
상기 제2 주파수 고정부는,
상기 주파수 변화를 감지하여 주파수 변화에 상응하는 제2 전압을 생성하는 주파수-전압 변환기, 및
상기 제2 전압에 포함된 잡음 또는 리플을 제거하고, 상기 제2 전압을 평활화하여 상기 전압제어발진기로 출력하는 내부 루프필터를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
23. The method of claim 22,
Wherein the second frequency fixing unit comprises:
A frequency-to-voltage converter for sensing the frequency change and generating a second voltage corresponding to the frequency change, and
And an inner loop filter for removing noise or ripple included in the second voltage and smoothing the second voltage and outputting the smoothed second voltage to the voltage controlled oscillator. .
제 23 항에 있어서,
상기 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비로 분주하여 제2 분주신호를 생성하는 제2 분주기를 더 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
24. The method of claim 23,
And a second frequency divider for dividing a frequency of an output signal of the voltage-controlled oscillator by a predetermined frequency division ratio to generate a second frequency division signal.
제 24 항에 있어서,
상기 제2 분주신호는,
상기 기준신호의 주파수와 상기 전압제어발진기에서 출력되는 출력신호의 주파수를 포함한 사이 값을 가지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
25. The method of claim 24,
The second divided signal is divided into a first divided signal,
And a value between the frequency of the reference signal and the frequency of the output signal output from the voltage controlled oscillator.
삭제delete 제 20 항에 있어서,
상기 전압제어발진기의 출력신호의 주파수가 변동되는 경우 상기 제1 전류값과 상기 제2 전류값은 서로 다른 방향으로 전류값이 증가 또는 감소함으로써 상기 제2 전류값에 의해 상기 출력신호의 주파수 및 위상이 보정되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
21. The method of claim 20,
Wherein when the frequency of the output signal of the voltage controlled oscillator is varied, the first current value and the second current value are increased or decreased in different directions so that the frequency and phase of the output signal Wherein the first and second sub-feedback loops are corrected.
제 23 항에 있어서,
상기 주파수-전압 변환기는,
상기 전압제어발진기에서 출력되는 출력신호의 주파수가 증가하는 경우에는 상기 제2 전압 값이 감소하도록 상기 제2 전압 값을 생성하고,
상기 전압제어발진기에서 출력되는 출력신호의 주파수가 감소하는 경우에는 상기 제2 전압 값이 증가하도록 함으로써 상기 전압제어발진기에서 출력되는 출력신호의 주파수 및 위상을 보정하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
24. The method of claim 23,
The frequency-to-
The second voltage value is generated so that the second voltage value decreases when the frequency of the output signal output from the voltage controlled oscillator increases,
Wherein the second control unit corrects the frequency and phase of the output signal output from the voltage controlled oscillator by increasing the second voltage value when the frequency of the output signal output from the voltage controlled oscillator decreases, The phase locked loop device comprising:
제 20 항에 있어서,
상기 제1 주파수 고정부는 및 상기 제2 주파수 고정부는 부궤환 루프로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치. 21. The method of claim 20,
Wherein the first frequency fixing unit and the second frequency fixing unit are sub-feedback loops.
KR1020140052984A 2014-04-30 2014-04-30 Phase locked loop apparatus having multiple negative feedback loop KR101647407B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140052984A KR101647407B1 (en) 2014-04-30 2014-04-30 Phase locked loop apparatus having multiple negative feedback loop
PCT/KR2015/000002 WO2015167109A1 (en) 2014-04-30 2015-01-02 Phase locked loop device having plurality of negative feedback loops

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140052984A KR101647407B1 (en) 2014-04-30 2014-04-30 Phase locked loop apparatus having multiple negative feedback loop

Publications (2)

Publication Number Publication Date
KR20150125493A KR20150125493A (en) 2015-11-09
KR101647407B1 true KR101647407B1 (en) 2016-08-23

Family

ID=54604990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140052984A KR101647407B1 (en) 2014-04-30 2014-04-30 Phase locked loop apparatus having multiple negative feedback loop

Country Status (1)

Country Link
KR (1) KR101647407B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101714367B1 (en) * 2015-11-13 2017-03-22 부경대학교 산학협력단 Phase locked loop apparatus
KR101714372B1 (en) * 2016-04-18 2017-03-22 부경대학교 산학협력단 Phase adjustment apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190313B1 (en) 2010-05-27 2012-10-12 부경대학교 산학협력단 A Self noise Suppressing Voltage Controlled Oscillator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252048B1 (en) 2010-05-27 2013-04-12 부경대학교 산학협력단 A Frequency-Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190313B1 (en) 2010-05-27 2012-10-12 부경대학교 산학협력단 A Self noise Suppressing Voltage Controlled Oscillator

Also Published As

Publication number Publication date
KR20150125493A (en) 2015-11-09

Similar Documents

Publication Publication Date Title
JP5448870B2 (en) PLL circuit
US10027333B2 (en) Phase locked loops having decoupled integral and proportional paths
US8779812B1 (en) Hybrid PLL/FLL circuit to provide a clock
JP2005318599A (en) Phase-locked loop integrated circuit
JP2006295343A (en) Switched capacitor filter and feedback system
KR101252048B1 (en) A Frequency-Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator
US8786334B2 (en) Lock detection circuit and phase-locked loop circuit including the same
US9374038B2 (en) Phase frequency detector circuit
KR101462756B1 (en) Apparatus for converting voltage and frequency dynamically
KR101647407B1 (en) Phase locked loop apparatus having multiple negative feedback loop
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
KR20120012386A (en) Lock detection circuit and phase-locked loop circuit including the same
US9083359B2 (en) Lock detector based on charge pump
US7646226B2 (en) Adaptive bandwidth phase locked loops with current boosting circuits
JP2006157927A (en) Method and device for varying capacitance
KR101664796B1 (en) Phase locked loop apparatus having multiple negative feedback loops
KR101612457B1 (en) Phase locked loop apparatus having multiple negative feedback loop
US9407137B2 (en) Charge pump circuit and PLL circuit
US20080111637A1 (en) Voltage controlled oscillator and pll having the same
US20140333354A1 (en) Charge pump, a phase locked loop circuit and a charge pump method
KR101624639B1 (en) A Reference Spur Suppressed PLL with Two-Symmetrical Loops
KR101643923B1 (en) Phase locked loop apparatus having multiple negative feedback loops
KR100499276B1 (en) Adaptive bandwidth phase locked loop with deglitch circuit for fast lock time
KR101661187B1 (en) Phase locked loop apparatus
KR101667652B1 (en) Phase locked loop apparatus and digital phase locked loop apparatus having multiple negative feedback loops

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 4