KR101646501B1 - 리드를 갖는 반도체 패키지 - Google Patents

리드를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101646501B1
KR101646501B1 KR1020150043994A KR20150043994A KR101646501B1 KR 101646501 B1 KR101646501 B1 KR 101646501B1 KR 1020150043994 A KR1020150043994 A KR 1020150043994A KR 20150043994 A KR20150043994 A KR 20150043994A KR 101646501 B1 KR101646501 B1 KR 101646501B1
Authority
KR
South Korea
Prior art keywords
opening
insulating layer
substrate
conductive
lead
Prior art date
Application number
KR1020150043994A
Other languages
English (en)
Inventor
정구웅
김병진
신민철
이재웅
임호정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150043994A priority Critical patent/KR101646501B1/ko
Application granted granted Critical
Publication of KR101646501B1 publication Critical patent/KR101646501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드를 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드의 다리부가 부착되는 기판의 테두리 적층 구조를 개선하여, 기판의 전도성패턴 루팅 공간을 확보하는 동시에 리드의 다리부 사이즈를 줄일 수 있도록 한 리드를 갖는 반도체 패키지에 관한 것이다.
즉, 본 발명은 기판의 테두리 영역에 제2절연층을 적층 형성하는 동시에 제2절연층에 기존 개구에 비하여 더 큰 크기의 제2개구를 형성하여, 서로 다른 폭사이즈를 갖는 리드의 다리부가 제2개구에 충진된 도전성 접착수단에 정확하게 매칭되며 부착될 수 있도록 한 리드를 갖는 반도체 패키지를 제공하고자 한 것이다.

Description

리드를 갖는 반도체 패키지{SEMICONDUCTOR PACKAGE HAVING LID}
본 발명은 리드를 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드의 다리부가 부착되는 기판의 테두리 적층 구조를 개선하여, 기판의 전도성패턴 루팅 공간을 확보하는 동시에 리드의 다리부 사이즈를 줄일 수 있도록 한 리드를 갖는 반도체 패키지에 관한 것이다.
반도체 패키지의 고집접화 및 고성능화에도 불구하고, 반도체 패키지를 보다 소형화시키기 위한 연구가 지속적으로 이루어지고 있고, 그 결과물로서 반도체 칩의 본딩패드와 기판의 전도성패턴 간을 기존에 도전성 와이어 대신에 도전성 범프를 매개로 전기적으로 연결시키는 반도체 패키지가 제조되고 있으며, 대표적인 예로서 플립칩 볼 그리드 어레이(FCBGA: flip chip ball grid array) 패키지, 웨이퍼 레벨 칩 사이즈/스케일 패키지(WLCSP: wafer level chip size/scale package) 등을 들 수 있다.
또한, 반도체 패키지의 소형화 추세에 더하여, 반도체 칩의 동작중 많은 열이 발생되기 때문에 히트스프레더와 같은 열방출수단을 조합함으로써, 반도체 패키지의 열방출 성능을 개선시키고 있다.
첨부한 도 1은 반도체 칩과 기판이 도전성 범프로 연결됨과 함께 열방출 및 그라운드를 위한 리드가 조합된 종래의 반도체 패키지를 나타낸다.
도 1에서, 도면부호 10은 기판(PCB, Printed Circuit Board)이고, 도면부호 20은 반도체 칩을 지시한다.
먼저, 상기 기판(10)의 상면 중앙영역에 반도체 칩(20)이 전기적 신호 교환하게 가능하게 부착된다.
즉, 상기 기판(10)의 상면 중앙영역을 통하여 노출된 칩 접속용 전도성패턴과 반도체 칩(20)의 본딩패드 간이 도전성 범프(22)를 매개로 전기적 신호 교환 가능하게 연결됨으로써, 기판(10)에 대한 반도체 칩(20) 부착이 이루어진다.
연이어, 상기 기판(10)과 반도체 칩(10) 사이는 언더필 재료(24)가 충진된다.
좀 더 상세하게는, 상기 기판(10)과 반도체 칩(10)은 도전성 범프(22)를 사이에 두고 서로 이격된 공간을 이루게되는 바, 이격된 공간에 언더필 공정에 의하여 에폭시 등과 같은 언더필 재료(24)가 충진되며, 충진된 언더필 재료(24)는 각 도전성 범프(22)를 감싸면서 상호 절연시키는 동시에 도전성 범프(22)의 내구성을 유지시키는 역할을 한다.
다음으로, 상기 반도체 칩(20)의 상면에는 반도체 칩을 보호하기 위한 리드(30, Lid)가 접착수단을 매개로 부착되며, 이때 상기 리드(30)는 반도체 칩(20)의 상면에 부착되는 평판부(32)와, 기판(10)의 상면 테두리에 부착되는 다리부(34)로 구분된다.
이에, 상기 리드(30)의 평판부(32)가 수지계열의 서멀 인터페이스 재료(TIM: Thermal Interface Material)와 같은 접착수단을 매개로 부착되는 동시에 리드(30)의 다리부(34)는 도전성 에폭시와 같은 접착수단을 매개로 기판(10)의 상면 테두리에 접지(ground) 가능하게 부착된다.
최종적으로, 상기 기판(10)의 저면에 형성된 볼랜드(19)에 솔더볼과 같은 입출력단자(12)를 융착함으로써, 리드를 갖는 반도체 패키지가 완성된다.
이와 같은 종래의 플립칩 볼 그리드 어레이 타입이면서 리드를 갖는 패키지는 기존의 와이어 본딩 방식에서 탈피하여, 반도체 칩과 기판을 도전성 범프로 연결함으로써, 반도체 칩과 기판 간의 전기적 접속 거리가 짧아져 신호 전송을 위한 전기적 특성이 우수하고, 패키지의 소형화를 실현할 수 있는 장점을 제공한다.
한편, 상기 리드는 전자파를 차폐함과 함께 전자파를 기판을 통하여 그라운드시키는 기능을 한다.
여기서, 상기 리드와 기판 간의 그라운드를 위한 연결 구조를 도 1의 확대도를 참조로 살펴보면 다음과 같다.
상기 기판(10)의 테두리 부분 구성을 보면, 기판(10)의 코어층인 수지층 위에 칩 접속용 전도성패턴(11) 및 비아홀(14)과 도전 가능하게 연결되는 루팅용 전도성패턴(13)이 소정의 배열로 도금되어 있고, 이 루팅용 전도성패턴(13) 위에는 솔더 레지스트와 같은 절연층(15)이 도포되어 있다.
또한, 상기 리드(30)의 다리부(34)가 부착되는 자리에는 절연층(15)이 도포되지 않은 일정 크기의 개구(16)가 형성되고, 이 개구(16)의 바로 아래쪽에는 그라운드를 위한 별도의 그라운드 메탈(17)이 개구(16)의 크기에 맞게 형성되어 있다.
이때, 상기 개구(16)에는 리드(30)의 다리부(34)가 부착되도록 한 도전성 에폭시와 같은 도전성 접착수단(18)이 충진됨으로써, 리드(30)의 다리부(34)가 기판(10)의 상면 테두리에 안착되는 동시에 도전성 접착수단(18)에 의하여 접착 고정된다.
따라서, 상기 리드(30)가 반도체 칩의 열방출 기능은 물론 전자파를 다리부(34)를 통하여 기판(10)의 개구(16)내의 도전성 접착수단(18) 및 그라운드 메탈(17)로 접지시키는 역할을 한다.
그러나, 상기와 같은 종래의 리드를 갖는 반도체 패키지는 다음과 같은 문제점이 있다.
첫째, 반도체 패키지 사이즈가 기판의 개구 및 그라운드 메탈의 크기에 의존되는 문제점이 있다.
즉, 반도체 패키지의 사이즈에 따라 서로 다른 크기의 리드(30) 즉, 서로 다른 폭사이즈의 다리부(34)를 갖는 리드(30)가 기판(10)에 부착되어야 하지만, 기판(10)의 개구(16) 및 그라운드 메탈(17)의 크기가 반도체 패키지의 사이즈에 관계없이 일정하게 정해져 있음에 따라, 반도체 패키지 사이즈를 원하는 대로 형성하는데 제한이 있다.
둘째, 기판(10)의 테두리 영역에 형성되는 개구(16) 및 그라운드 메탈(17)의 크기가 일정한 크기로 정해짐에 따라, 기판의 테두리 영역에서의 전도성패턴을 형성하기 위한 루팅 디자인 자유도가 떨어지는 문제점이 있다.
셋째, 리드(30)의 다리부(34)가 도전성 접착수단(18)을 압착하며 기판(10)의 상면 테두리에 부착될 때, 도전성 접착수단(18)이 다리부(34)의 압착력에 의하여 기판(10)과 다리부(34) 사이틈새를 통하여 외부로 빠져나가 오염을 일으키는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 기판의 테두리 영역에서 절연층 위에 제2절연층을 더 적층 형성하는 동시에 제2절연층에 기존 절연층에 형성된 개구에 비하여 더 큰 크기의 제2개구를 형성하여, 서로 다른 폭사이즈를 갖는 리드의 다리부가 제2개구에 충진된 도전성 접착수단에 정확하게 매칭되며 부착될 수 있도록 한 리드를 갖는 반도체 패키지를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 기판의 테두리 영역에 형성된 기존 개구의 크기 및 그라운드 메탈의 크기를 크게 줄일 수 있도록 함으로써, 기판의 테두리 영역에 대한 전도성패턴 루팅 디자인 자유도를 향상시킬 수 있도록 한 점에 있다.
본 발명의 또 다른 목적은 기판의 테두리 영역에 형성되는 제2절연층의 내외측부에 트렌치를 더 형성하여, 리드의 다리부가 도전성 접착수단을 압착하며 기판의 상면 테두리에 부착될 때, 도전성 접착수단이 트렌치에 수용되도록 함으로써, 도전성 접착수단이 외부로 빠져나가는 것을 용이하게 방지할 수 있도록 한 점에 있다.
상기한 목적을 달성하기 위한 본 발명은: 수지층 위에 도금된 루팅용 전도성패턴과, 루팅용 전도성패턴을 커버하며 도포된 절연층과, 절연층에 형성된 개구와, 개구에 충진되는 그라운드용 도전성 접착수단과, 루팅용 전도성패턴과 동일 평면을 이루면서 개구의 아래쪽에 형성된 그라운드 메탈을 포함하는 기판과; 상기 기판의 상면 중앙영역에 부착되는 반도체 칩과; 상기 반도체 칩과 접촉되면서 기판의 개구에 충진되는 도전성 접착수단과 접지 가능하게 부착되는 리드; 를 포함하되, 상기 기판의 테두리 영역에서 절연층 위에 제2절연층을 적층 도포하고, 제2절연층에 개구에 비하여 더 큰 크기를 갖는 제2개구를 형성하여, 개구 및 제2개구에 리드와 접지 가능하게 부착되는 도전성 접착수단을 충진하여서 된 것을 특징으로 하는 리드를 갖는 반도체 패키지를 제공한다.
바람직하게는, 상기 제2개구는 기판의 사방 테두리 영역을 따라 등간격을 이루면서 개구와 연통되는 독립적 공간으로 형성된 것임을 특징으로 한다.
더욱 바람직하게는, 상기 제2절연층의 제2개구와 제2개구 사이에는 전자파 차폐를 위한 쉴드홈이 더 형성된 것을 특징으로 한다.
또한, 상기 쉴드홈에는 제2개구에 충진되는 도전성 접착수단이 함께 충진되는 것을 특징으로 한다.
특히, 상기 제2절연층의 제2개구가 형성된 위치에서 그 내측 및 외측 위치에는 외부로 빠져나가는 도전성 접착수단을 수용하기 위한 트렌치가 형성된 것을 특징으로 한다.
바람직하게는, 상기 제2절연층에 제2개구가 형성됨에 따라, 바로 아래의 개구 크기 및 그라운드 메탈 크기를 최소화시켜서, 루팅용 전도성패턴의 디자인 공간을 더 확보할 수 있도록 한 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 기판의 테두리 영역에서 절연층 위에 제2절연층을 더 적층 형성하는 동시에 제2절연층에 기존 절연층에 형성된 개구에 비하여 더 큰 크기의 제2개구를 형성하여, 확보해야 하는 기판의 개구 및 그라운드 메탈의 크기를 줄일 수 있다.
둘째, 제2개구에 충진된 도전성 접착수단에서 리드의 다리부를 접착 가능하게 수용하게 되므로, 기판의 테두리 영역에 형성된 기존 개구의 크기 및 그라운드 메탈의 크기를 최소화시킬 수 있고, 그라운드 메탈의 크기 축소만큼 확보된 공간을 전도성패턴을 형성하는 공간을 확보할 수 있으므로, 전도성패턴 루팅 디자인 자유도를 향상시킬 수 있다.
셋째, 기판에 형성된 제2절연층의 내외측부에 트렌치를 더 형성하여, 리드의 다리부가 도전성 접착수단을 압착하며 부착될 때, 도전성 접착수단이 트렌치에 수용되도록 함으로써, 도전성 접착수단이 외부로 빠져나가는 것을 용이하게 방지할 수 있다.
도 1은 종래의 반도체 패키지를 도시한 단면도,
도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 도시한 단면도,
도 3 및 도 4는 본 발명의 제1실시예에 따른 반도체 패키지를 도시한 평면도,
도 5는 본 발명의 제2실시예에 따른 반도체 패키지를 도시한 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
제1실시예
첨부한 도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 도시한 단면도이고, 도 3 및 도 4는 그 평면도를 나타낸다.
전술한 바와 같이, 상기 기판(10)의 상면 중앙영역을 통하여 노출된 칩 접속용 전도성패턴과 반도체 칩(20)의 본딩패드 간이 도전성 범프(22)를 매개로 전기적 신호 교환 가능하게 연결됨으로써, 기판(10)에 대한 반도체 칩(20) 부착이 이루어진다.
이때, 상기 기판(10)과 반도체 칩(10)은 도전성 범프(22)를 사이에 두고 서로 이격된 공간을 이루게 되는 바, 이격된 공간에 언더필 공정에 의하여 에폭시 등과 같은 언더필 재료(24)가 충진되며, 충진된 언더필 재료(24)는 각 도전성 범프(22)를 감싸면서 상호 절연시키는 동시에 도전성 범프(22)의 내구성을 유지시키는 역할을 한다.
또한, 상기 반도체 칩(20)의 상면에는 반도체 칩을 보호하기 위한 리드(30, Lid)가 접착수단을 매개로 부착되며, 이때 상기 리드(30)는 반도체 칩(20)의 상면에 부착되는 평판부(32)와, 기판(10)의 상면 테두리에 부착되는 다리부(34)로 구분된다.
이에, 상기 리드(30)의 평판부(32)가 수지계열의 서멀 인터페이스 재료(TIM: Thermal Interface Material)와 같은 접착수단을 매개로 부착되는 동시에 리드(30)의 다리부(34)는 도전성 에폭시와 같은 접착수단을 매개로 기판(10의 상면 테두리에 접지(ground) 가능하게 부착된다.
최종적으로, 상기 기판(10)의 저면에 형성된 볼랜드(19)에 솔더볼과 같은 입출력단자(12)를 융착함으로써, 리드를 갖는 반도체 패키지가 완성된다.
여기서, 상기 리드와 그라운드 연결을 위한 기판의 테두리 구조를 도 2의 확대도를 참조로 살펴보면 다음과 같다.
상기 기판(10)의 테두리 부분 구성을 보면, 기판(10)의 코어층인 수지층 위에 칩 접속용 전도성패턴(11) 및 비아홀(14)과 도전 가능하게 연결되는 루팅용 전도성패턴(13)이 소정의 배열로 도금되어 있고, 이 루팅용 전도성패턴(13) 위에는 솔더 레지스트와 같은 절연층(15)이 도포되어 있다.
또한, 상기 리드(30)의 다리부(34)가 부착되는 자리에는 절연층(15)이 도포되지 않은 일정 크기의 개구(16)가 형성되고, 이 개구(16)의 바로 아래쪽에는 그라운드를 위한 별도의 그라운드 메탈(17)이 개구(16)의 크기에 맞게 형성되어 있다.
이렇게 상기 기판(10)의 테두리 부분에는 수지층 위에 도금된 루팅용 전도성패턴(13)과, 루팅용 전도성패턴(13)을 커버하며 도포된 절연층(15)과, 절연층(15)에 형성된 개구(16)와, 루팅용 전도성패턴(13)과 동일 평면을 이루면서 개구(16)의 아래쪽에 형성된 그라운드 메탈(17)이 구성되어 있다.
이때, 상기 기판(10)의 테두리 영역에서 절연층(15) 위에 제2절연층(100)이 더 적층 도포되고, 이 제2절연층(100)에 개구(16)에 비하여 더 큰 크기를 갖는 제2개구(102)가 형성되며, 제2개구(102)와 개구(16)는 상하로 일치되면서 "T"자형 단면을 이루게 된다.
이에, 상기 개구(16) 및 제2개구(102)에 리드(30)의 다리부(34)가 부착되도록 도전성 에폭시와 같은 도전성 접착수단(18)이 충진됨으로써, 리드(30)의 다리부(34)가 기판(10)의 상면 테두리에 안착되는 동시에 제2개구(102)에 충진된 도전성 접착수단(18)에 의하여 접착 고정된다.
이와 같이, 기판(10)의 테두리 영역에서 절연층(15) 위에 제2절연층(100)을 더 적층 형성하는 동시에 제2절연층(100)에 기존 절연층(15)에 형성된 개구(16)에 비하여 더 큰 크기의 제2개구(102)를 형성한 후, 개구(16) 및 제2개구(102)에 도전성 접착수단(18)을 충진함으로써, 확보해야 하는 기판의 개구 및 그라운드 메탈의 크기를 줄일 수 있다.
바람직하게는, 상기 제2절연층(100)에 형성된 제2개구(102)가 형성됨에 따라, 바로 아래의 개구(16) 및 그라운드 메탈(17) 크기를 최소화시킬 수 있으며, 그 이유는 제2개구(102)와 개구(16)가 상하로 일치된 상태에서 제2개구(102)내의 도전성 접착수단(18)과 개구(16)내의 도전성 접착수단(18)이 서로 도전 가능하게 연결되기만 하면 되기 때문이다.
이렇게 기존의 개구(16) 및 그라운드 메탈(17) 크기를 최소화시킬 수 있으므로, 기판의 내부공간 중 개구(16) 및 그라운드 메탈(17)이 차지하던 공간을 줄일 수 있고, 그에 따라 개구(16) 및 그라운드 메탈(17)이 차지하던 공간을 루팅용 전도성패턴(13)을 형성할 수 있는 공간으로 활용 가능하여 루팅용 전도성패턴의 디자인 자유도를 향상시킬 수 있다.
다시 말해서, 상기 제2개구(102)에 충진된 도전성 접착수단(18)에서 리드(30)의 다리부(34)를 크기에 상관없이 접착 가능하게 수용하게 되므로, 기판(10)의 테두리 영역에 형성된 기존 개구(16)의 크기 및 그라운드 메탈(17)의 크기를 최소화시킬 수 있고, 그라운드 메탈(17)의 크기 축소만큼 확보된 공간을 루팅용 전도성패턴(13)을 형성하는 공간을 확보할 수 있으므로, 전도성패턴 루팅 디자인 자유도를 향상시킬 수 있다.
물론, 상기 리드(30)는 반도체 칩의 열방출 기능은 물론 전자파를 다리부(34)를 통하여 기판(10)의 제2개구(100) 및 개구(16)내의 도전성 접착수단(18) 을 거치게 한 후, 그라운드 메탈(17)로 접지시키는 역할을 한다.
한편, 첨부한 도 3에서 보듯이 상기 제2절연층(100)에 형성된 제2개구(102)는 기판(10)의 사방 테두리 영역을 따라 등간격을 이루면서 아래쪽의 개구(16)와 연통되는 독립적 공간으로 형성된다.
바람직하게는, 상기 제2절연층(100)의 제2개구(102)와 제2개구(102) 사이에는 전자파 차폐를 위한 쉴드홈(104)이 더 형성되고, 쉴드홈(104)은 제2개구(102)와 제2개구(102)를 하나로 연결하게 되며, 이에 첨부한 도 4에서 보듯이 제2개구(102)와 쉴드홈(104)은 사각 링 타입으로 이어진 홈 배열을 이루게 된다.
또한, 상기 쉴드홈(104)에도 제2개구(102)에 충진되는 도전성 접착수단(18)이 함께 충진된다.
이렇게 상기 제2개구(102)와 제2개구(102) 사이에 쉴드홈(104)을 더 형성하여 쉴드홈(104)내에 도전성 접착수단(18)을 충진시킨 이유는 리드(30)의 다리부(34)와 제2절연층(100) 사이 틈새를 통하여 전자파가 반도체 칩쪽으로 유입되는 것을 완전하게 차단해주기 위함에 있다.
즉, 상기 제2개구(102)와 쉴드홈(104)이 사각 링 타입으로 이어진 홈 배열을 이루는 상태에서, 제2개구(102)와 쉴드홈(104)내에 도전성 접착수단(18)이 충진됨에 따라, 리드(30)의 다리부(34)가 도전성 접착수단(18)에 접착되는 면적이 증대되어 리드의 다리부(34)에 대한 접착력을 증대시킬 수 있을 뿐만 아니라, 리드(30)의 다리부(34)와 제2절연층(100) 간의 사이틈새가 도전성 접착수단(18)에 의하여 완전하게 밀봉되는 상태가 되므로, 전자파가 반도체 칩쪽으로 유입되는 것을 완전하게 차단해줄 수 있다.
제2실시예
첨부한 도 5는 본 발명의 제2실시예에 따른 반도체 패키지를 도시한 단면도이다.
본 발명의 제2실시예는 상기한 제1실시예와 동일한 구성을 가지고, 단지 도전성 접착수단(18)이 외부로 빠져나가는 것을 방지하기 위한 구성을 더 형성한 점에 특징이 있다.
이를 위해, 도 5에서 보듯이 상기 제2절연층(100)의 제2개구(102)가 형성된 위치에서 그 내측 및 외측 위치에 외부로 빠져나가는 도전성 접착수단(18)을 수용하기 위한 트렌치(106)가 형성된다.
따라서, 상기 리드(30)의 다리부(34)가 제2개구(102)에 충진된 도전성 접착수단(18)을 압착하며 기판(10)의 상면 테두리에 부착될 때, 도전성 접착수단(18)이 다리부(34)의 압착력에 의하여 기판(10)과 다리부(34) 사이틈새를 통하여 외부로 빠져나가는 것을 트렌치(106)에서 수용하게 됨으로써, 기존에 도전성 접착수단(18)이 리드(30)의 다리부(34)과 기판(10) 사이를 통해 외부로 유출되어 패키지의 측부를 오염시키는 문제점을 방지할 수 있다.
10 : 기판
11 : 칩 접속용 전도성패턴
12 : 입출력단자
13 : 루팅용 전도성패턴
14 : 비아홀
15 : 절연층
16 : 개구
17 : 그라운드 메탈
18 : 도전성 접착수단
19 : 볼랜드
20 : 반도체 칩
22 : 도전성 범프
24 : 언더필 재료
30 : 리드
32 : 평판부
34 : 다리부
100 : 제2절연층
102 : 제2개구
104 : 쉴드홈
106 : 트렌치

Claims (6)

  1. 수지층 위에 도금된 루팅용 전도성패턴과, 루팅용 전도성패턴을 커버하며 도포된 절연층과, 절연층에 형성된 개구와, 개구에 충진되는 그라운드용 도전성 접착수단과, 루팅용 전도성패턴과 동일 평면을 이루면서 개구의 아래쪽에 형성된 그라운드 메탈을 포함하는 기판과;
    상기 기판의 상면 중앙영역에 부착되는 반도체 칩과;
    상기 반도체 칩과 접촉되면서 기판의 개구에 충진되는 도전성 접착수단과 접지 가능하게 부착되는 리드;
    를 포함하고,
    상기 기판의 테두리 영역에서 절연층 위에 제2절연층을 적층 도포하고, 제2절연층에 개구에 비하여 더 큰 크기를 갖는 제2개구를 형성하되, 상기 제2개구를 기판의 사방 테두리 영역을 따라 등간격을 이루면서 개구와 연통되는 독립적 공간으로 형성하여, 상기 개구 및 제2개구에 리드와 접지 가능하게 부착되는 도전성 접착수단을 충진하여서 된 것을 특징으로 하는 리드를 갖는 반도체 패키지.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제2절연층의 제2개구와 제2개구 사이에는 전자파 차폐를 위한 쉴드홈이 더 형성된 것을 특징으로 하는 리드를 갖는 반도체 패키지.
  4. 청구항 3에 있어서,
    상기 쉴드홈에는 제2개구에 충진되는 도전성 접착수단이 함께 충진되는 것을 특징으로 하는 리드를 갖는 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 제2절연층의 제2개구가 형성된 위치에서 그 내측 및 외측 위치에는 외부로 빠져나가는 도전성 접착수단을 수용하기 위한 트렌치가 형성된 것을 특징으로 하는 리드를 갖는 반도체 패키지.
  6. 청구항 1에 있어서,
    상기 제2절연층에 제2개구가 형성됨에 따라, 바로 아래의 개구 크기 및 그라운드 메탈 크기를 최소화시켜서, 루팅용 전도성패턴의 디자인 공간을 더 확보할 수 있도록 한 것을 특징으로 하는 리드를 갖는 반도체 패키지.
KR1020150043994A 2015-03-30 2015-03-30 리드를 갖는 반도체 패키지 KR101646501B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150043994A KR101646501B1 (ko) 2015-03-30 2015-03-30 리드를 갖는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150043994A KR101646501B1 (ko) 2015-03-30 2015-03-30 리드를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101646501B1 true KR101646501B1 (ko) 2016-08-08

Family

ID=56712072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150043994A KR101646501B1 (ko) 2015-03-30 2015-03-30 리드를 갖는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101646501B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110064471A (ko) * 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20120306061A1 (en) * 2011-05-31 2012-12-06 Broadcom Corporation Apparatus and Method for Grounding an IC Package Lid for EMI Reduction
KR20140093503A (ko) * 2013-01-18 2014-07-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110064471A (ko) * 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20120306061A1 (en) * 2011-05-31 2012-12-06 Broadcom Corporation Apparatus and Method for Grounding an IC Package Lid for EMI Reduction
KR20140093503A (ko) * 2013-01-18 2014-07-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
US9831282B2 (en) Electronic device package and fabricating method thereof
US10276401B2 (en) 3D shielding case and methods for forming the same
US7960827B1 (en) Thermal via heat spreader package and method
TWI750247B (zh) 半導體裝置以及其製造方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI471985B (zh) 晶片封裝體及其製作方法
US8377752B2 (en) Semiconductor device and method of manufacturing the same
JP2780649B2 (ja) 半導体装置
US20110049704A1 (en) Semiconductor device packages with integrated heatsinks
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
CN107978569B (zh) 芯片封装结构及其制造方法
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US20150084180A1 (en) Semiconductor device including heat dissipating structure
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
KR20170055937A (ko) 반도체 패키지 및 그 제조 방법
US20230187383A1 (en) Semiconductor device and manufacturing method thereof
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
US20080237821A1 (en) Package structure and manufacturing method thereof
US10008454B1 (en) Wafer level package with EMI shielding
KR101787871B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
TWI663663B (zh) 電子封裝構件及其製作方法
KR101646501B1 (ko) 리드를 갖는 반도체 패키지
KR20210018577A (ko) 반도체 패키지 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 4