KR101631293B1 - 집적회로 칩의 기판 본딩 방법 - Google Patents

집적회로 칩의 기판 본딩 방법 Download PDF

Info

Publication number
KR101631293B1
KR101631293B1 KR1020150167569A KR20150167569A KR101631293B1 KR 101631293 B1 KR101631293 B1 KR 101631293B1 KR 1020150167569 A KR1020150167569 A KR 1020150167569A KR 20150167569 A KR20150167569 A KR 20150167569A KR 101631293 B1 KR101631293 B1 KR 101631293B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
connection terminal
circuit board
circuit chip
pattern
Prior art date
Application number
KR1020150167569A
Other languages
English (en)
Inventor
정종구
양태훈
Original Assignee
정종구
양태훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정종구, 양태훈 filed Critical 정종구
Priority to KR1020150167569A priority Critical patent/KR101631293B1/ko
Application granted granted Critical
Publication of KR101631293B1 publication Critical patent/KR101631293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L27/28—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 실시 형태는 패터닝된 접속 단자 패턴이 형성된 접합면의 전체에 이방성 도전 필름이 부착된 집적회로 칩이 챔버에 로딩되는 과정; 라인 패턴이 형성된 회로기판을 챔버에 로딩시키는 과정; 상기 집적회로 칩의 접속 단자 패턴이 회로기판의 라인 패턴과 일치하도록 정렬시키는 과정; 및 상기 이방성 도전 필름이 부착된 접합면을 접속 단자 패턴에 정렬된 라인 패턴을 가지는 회로기판에 접합시키는 과정;을 포함할 수 있다.

Description

집적회로 칩의 기판 본딩 방법{Method for substrate bonding of IC chip}
본 발명은 집적회로 칩의 기판 본딩 방법으로서, 집적회로 칩을 FPCB와 같은 회로기판에 본딩하는 방법에 관한 것이다.
반도체 패키지용 소재의 변천은 각 세대별 집적회로 칩의 고집적화에 따른 반도체 패키지의 기능별 요구조건과 일치하는 경향을 보이고 있다. 최근 전자 시스템의 고성능화, 대용량화, 소형화가 급속히 이루어짐에 따라 반도체 패키징 기술 또는 PCB 면적을 효율적으로 활용하기 위해 경박, 단소화된 패키지가 끊임없이 개발되고 있다.
구체적으로는 반도체 패키지는 집적회로 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달받을 수 없기 때문에, 집적회로 칩이 각종 전기적인 신호를 외부와 주고받기 위하여 칩을 패키징하는 것이 필요하다. 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하여, 접속 단자 패턴, 인쇄회로기판, 회로필름 등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
특히 접속 단자 패턴이란 완성된 집적회로 칩을 PCB나 소켓 등에 접속하기 위해 사용되는 하나의 구조물로서, 접속, 방열, 외부로부터의 보호등의 역할을 수행하는 것이다. 따라서 접속 단자 패턴용 소재로서 요구하는 품질은 매우 까다로우며, 원소재 자체의 품질뿐만 아니라 접속 단자 패턴 품질과 집적회로 칩 조립품질까지 충분히 만족할 것을 요구하고 있다. 즉 기본적으로 전기전도도, 강도, 열전도도도 및 열팽창 계수 등의 물리적 특성이 기본적으로 요구되고 있다. 아울러 접속 단자 패턴의 소재가 박막화 되어 감에 따라 조립공정 시 열하중 등에 의한 변형이나 변색이 되지 않을 것이 강하게 요구되고 있으며, 다이접착성이나 선접착력, 땝납의 결합력이 뛰어나야 한다. 이러한 특성들은 반도체 IC의 집적도가 증가할수록 더욱 엄격히 요구되고 있는 실정이다.
이러한 집적회로 칩의 고집적화 추세에 따라서 집적회로 칩과 외부회로기판 사이의 전기적인 연결선(Lead)인 입, 출력 단자의 수를 증가시킬 필요가 있다. 이를 위하여, 서로 별도로 칩과 외부회로를 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(multi-row) 접속 단자 패턴의 반도체 패키지가 주목받고 있다.
이러한 다열 접속 단자 패턴의 반도체 패키지를 제조하는 공정은 일반적으로 종래의 다열 I/O(Input / Output) Pad 구현을 위해 금속성 캐리어 재료를 도입하여 감광성 포토레지스트(액상, 고상)를 이용하여 도금되는 패턴을 형성하여 와이어 본딩 또는 솔더링을 위한 표면 처리 도금 (Au / Ni / Cu / Ni / Au) 후 알칼리 박리액을 사용하여 포토레지스트를 제거한다. 이후 조립공정에서 와이어 본딩을 통해 집적회로 칩을 실장한 후 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)를 사용하여 몰딩을 진행하고, 최종적으로 하부 기판과 접합되는 부위의 금속성 캐리어 재료를 에칭으로 완전히 제거하여 완성된다.
한편, 웨이퍼 조립 공정(wafer fabrication)이 완료된 일반적인 집적회로 칩은 온-칩(on-chip)회로가 형성된 반도체 기판의 활성면(active surface)에 전기신호의 입출력 단자 역할을 하는 접속 단자 패턴들이 형성되고 그 접속 단자 패턴들을 제외한 활성면에는 질화막과 같은 최종보호막이 덮여있는 구조를 갖는다
도 1은 집적회로 칩과 회로기판간의 접합 전의 모습을 도시한 단면도이며, 도 2는 집적회로 칩의 접속 단자 패턴과 회로기판의 라인 패턴이 서로 접합된 모습의 단면도를 도시한 그림이다.
에지패드형의 반도체 칩(1)은 FPCB 기판(2)의 가장자리에 칩 패드의 형성을 위한 주변 영역이 확보되고 셀 영역이 그 내측에 형성된 구조이다.
그런데, 도 2에 도시한 바와 같이 반도체 칩(1)과 FPCB 기판(2)을 서로 결합하여, 접속 단자 패턴(1a)과 라인 패턴(2a)을 서로 접합시킬 때, 접합성이 떨어지는 문제가 있다. 나아가 접합이 이루어지고 난 후 접속 단자 패턴과 라인 패턴(21)간의 도전성 역시 저하되는 문제가 있다.
한국공개특허 10-2003-0008616
본 발명의 기술적 과제는 집적회로 칩을 FPCB와 같은 회로기판에 본딩하는 방법을 제공하는데 있다. 또한 본 발명의 기술적 과제는 집적회로 칩을 본딩시에 더 효율적인 본딩과 높은 도전성을 가지도록 하는 수단을 제공하는데 있다.
본 발명의 실시 형태는 패터닝된 접속 단자 패턴이 형성된 접합면의 전체에 이방성 도전 필름이 부착된 집적회로 칩이 챔버에 로딩되는 과정; 라인 패턴이 형성된 회로기판을 챔버에 로딩시키는 과정; 상기 집적회로 칩의 접속 단자 패턴이 회로기판의 라인 패턴과 일치하도록 정렬시키는 과정; 및 상기 이방성 도전 필름이 부착된 접합면을 접속 단자 패턴에 정렬된 라인 패턴을 가지는 회로기판에 접합시키는 과정;을 포함할 수 있다.
접합시키는 과정에서, 집적회로 칩과 회로기판 간에 미리 설정된 압력으로 밀착시키며, 상기 압력을 가할 때 집적회로 칩과 회로기판이 위치한 챔버 내의 온도를 미리 설정한 온도 이상으로 유지시킬 수 있다.
상기 접속 단자 패턴은, 복수의 패턴이 일렬로 배치된 구조를 가짐을 특징으로 할 수 있다.
상기 접속 단자 패턴을 이루는 패턴 사이의 간격에 반비례하여 상기 압력의 크기가 결정됨을 특징으로 할 수 있다.
상기 접속 단자 패턴을 이루는 패턴 사이의 간격에 반비례하여 상기 온도가 결정됨을 특징으로 할 수 있다.
상기 접속 단자 패턴은, 각 패턴의 폭 70㎛ 이상이며, 패턴 사이의 간격이 20㎛ 이상임을 특징으로 할 수 있다.
상기 이방성 도전 필름은 ACF(Anisotropic Conductive Film) 필름이며, 이방성 도전 필름의 전체면적이 집적회로 칩의 접합면보다 더 큰 면적을 가지도록 함을 특징으로 할 수 있다.
본 발명의 실시 형태에 따르면 집적회로 칩을 본딩시에 더 효율적인 본딩과 높은 도전성을 가지도록 할 수 있다.
도 1은 집적회로 칩과 회로기판간의 접합 전의 모습을 도시한 단면도.
도 2는 집적회로 칩의 접속 단자 패턴과 회로기판의 라인 패턴이 서로 접합된 모습의 단면도를 도시한 그림.
도 3은 본 발명의 실시에에 따라 집적회로 칩과 회로기판을 접합하는 기판 본딩 장치를 도시한 그림.
도 4는 본 발명의 실시예에 따른 집적회로 칩의 기판 본당 과정을 도시한 플로차트.
도 5는 본 발명의 실시예에 따른 집적회로 칩을 나타낸 평면도.
도 6은 본 발명의 실시예에 따라 집적회로 칩의 접합면 전체에 이방성 도전 필름을 부착한 모습을 도시한 그림.
도 7은 본 발명의 실시예에 따른 집적회로에 이방성 도전 필름이 부착되는 과정을 도시한 집적회로 칩의 A-A' 방향의 단면도.
도 8은 이방성 도전 필름인 ACF 필름이 열과 압력에 의해 도전성을 가지게 되는 모습을 도시한 그림.
도 9는 본 발명의 실시예에 따를 본딩 과정을 그림으로 도시한 그림.
이하, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 또한, 본 발명을 설명함에 있어 관련된 공지 기술 등이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그에 관한 자세한 설명은 생략하기로 한다.
도 3은 본 발명의 실시에에 따라 집적회로 칩과 회로기판을 접합하는 기판 본딩 장치를 도시한 그림이다.
본 발명의 기판 본딩 장치는, 챔버(100), 기판 지지부(110), 칩 이송부(120), 가압부(130), 히터부(미도시), 및 제어부(미도시)를 포함할 수 있다.
챔버(100)는 상부가 개방된 본체와, 본체의 상부에 개폐 가능하게 설치되는 탑리드를 구비한다. 탑리드가 본체의 상부에 결합되어 본체 내부를 폐쇄하면, 챔버(100)의 내부에는 예컨대, 집적회로 칩(10)과 회로기판(20)에 대한 접합 처리가 행해지는 공간부가 형성된다. 본체의 바닥면에는 후술할 기판 지지부(110)의 샤프트축(111)이 삽입되는 관통공이 형성되어 있다. 본체의 측벽에는 회로기판(20)을 챔버(100) 내부로 반입하거나, 외부로 반출하기 위한 게이트밸브(미도시)가 형성되어 있다. 따라서 회로기판(20)은 외부의 트랜스챔버에 있는 로봇암이나 블레이드에 실려서 게이트밸브를 거쳐 기판 지지부(110)의 지지플레이트(112) 위에 안착되어 로딩될 수 있다.
기판 지지부(110)는 회로기판(20)을 지지하기 위한 구성으로서, 지지플레이트(112)와 샤프트축(111)을 구비한다. 지지플레이트(112)는 원판 형상으로 챔버(100) 내부에 수평방향으로 구비되고, 샤프트축(111)은 지지플레이트(112)의 저면에 수직으로 연결된다. 샤프트축(111)은 관통공을 통하여 외부의 모터 등의 구동수단(미도시)에 연결되어 지지플레이트(112)를 승강시킨다. 여기서 회로기판(20)은 플렉서블 특성을 가지는 FPCB(Flexible Printed Circuit Board) 기판 등이 해당될 수 있다.
또한, 지지플레이트(112)의 하측 또는 내부에는 히터부(미도시)가 내장되어 구비되어 회로기판(20)을 일정한 공정 온도로 가열할 수 있다. 예컨대, 80 내지 250도 범위로 가열하고 유지할 수 있다. 히터부(미도시)는 이밖에 챔버(100)내에 다양한 위치에 마련될 수 있다.
칩 이송부(120)는 집적회로 칩(10)을 이송하여 기판회로의 라인 패턴(21)과 정렬시키는 이송수단으로서, 진공에 의해 부착하는 진공척에 집적회로 칩(10)이 진공압에 의해 부착되어 이송수단에 의해 회로기판(20)의 상측으로 로딩되어 위치할 수 있다. 여기서 집적회로 칩(10)의 접속 단자 패턴(11)이 마련된 접합면에는 이방성 도전 필름(30)이 부착된 상태로 이송수단에 의해 회로기판(20)의 상측에 위치하게 된다. 참고로, 도면에서는 칩 이송부(120)를 상하로 가압하는 형태로 도시하였으나, 좌우로 이동할 수 있어 별도의 게이트밸브를 통해 외부에서 집적회로 칩(20)을 이송하여 로딩해올 수 있다.
가압부(130)는, 칩 이송부(120)를 하측으로 가압하여 정렬된 집적회로 칩(10)과 회로기판(20)을 가압하는 수단으로서, 집적회로 칩(10)과 회로기판(20)을 접합시킨 후 칩 이송부(120)를 하측으로 가압하거나, 또는 기판 지지부(110)를 상측으로 가압하도록 구현할 수 있다.
제어부(미도시)는, 접속 단자 패턴(11)과 회로 기판을 챔버(100)에 위치시켜, 접속 단자 패턴(11)이 회로기판(20)의 라인 패턴(21)과 일치하도록 정렬시키는 제어를 수행한다. 또한 이방성 도전 필름(30)이 부착된 접합면을 접속 단자 패턴(11)에 정렬된 라인 패턴(21)을 가지는 회로기판(20)에 접합시키며, 나아가, 접합된 집적회로 칩(10)과 회로기판(20) 간에 미리 설정된 압력으로 밀착시킨다. 나아가 접합이 이루어질 때 챔버(100)내의 온도를 설정된 온도 이상이 되도록 히터부를 제어한다. 하기에서 도 5를 참조하여 박막 제조 방법을 설명한다.
도 4는 본 발명의 실시예에 따른 집적회로 칩의 기판 본당 과정을 도시한 플로차트이며, 도 5는 본 발명의 실시예에 따른 집적회로 칩을 나타낸 평면도이고, 도 6은 본 발명의 실시예에 따라 집적회로 칩의 접합면 전체에 이방성 도전 필름을 부착한 모습을 도시한 그림이고, 도 7은 본 발명의 실시예에 따른 집적회로에 이방성 도전 필름이 부착되는 과정을 도시한 집적회로 칩의 A-A' 방향의 단면도이며, 도 8은 이방성 도전 필름인 ACF 필름이 열과 압력에 의해 도전성을 가지게 되는 모습을 도시한 그림이고, 도 9는 본 발명의 실시예에 따를 본딩 과정을 그림으로 도시한 그림이다.
우선, 패터닝된 접속 단자 패턴(11)이 형성된 접합면의 전체에 이방성 도전 필름(30)이 부착된 집적회로 칩(10)이 챔버(100)에 로딩되는 과정(S410)을 가진다.
여기서 집적회로 칩(10)은, 도 5에 도시한 바와 같이 직육면체 플레이트 형상을 갖는다. 이와 다르게, 집적회로 칩(10)은 직육면체 플레이트 형상 대신 다양한 형상을 가질 수 있다.
집적회로 칩(10)은 제1면 및 제1면과 대향 하는 제2면을 갖고, 집적회로 칩(10)의 제1면 및/또는 제2면에는 IC(Integrated Ciucuit)가 마련된 수납부(IC space)가 배치된다. 수납부(IC space)는 집적회로 칩(10)의 제1면 및/또는 제2면으로부터 오목한 형상으로 형성된 리세스(recess)이다.
도 5에 도시된 접속 단자 패턴(11)들의 일측 단부는 기판 몸체의 수납부의 주변을 따라 배치되며, 각 접속 단자 패턴(11)들의 일측 단부와 대향 하는 타측 단부는 집적회로 칩(10)의 장변을 따라 배치된 각 입/출력단자에 전기적으로 연결된다. 접속 단자 패턴(11)은, 복수의 패턴이 일렬로 배치된 구조를 가지는데, 집적회로 칩(10)의 가장자리 테두리를 따라서 접속 단자 패턴(11)이 배열되어 위치할 수 있다. 접속 단자 패턴은 도전성을 가진다.
절연 부재(10a)는 수납부(IC space)를 덮는다. 절연 부재(10a)는 얇은 두께를 갖는 플렉시블 합성 수지 시트(sheet)일 수 있다. 이와 다르게, 절연 부재는 상대적으로 높은 강도를 갖는 합성 수지 플레이트일 수 있다. 즉, 절연 부재는 수납부에 의하여 형성된 기판 몸체의 바닥면과 마주하는 하면 및 하면과 대향하는 상면에 형성된다.
접속 단자 패턴(11)은, 수납부(IC space)에 마련된 IC의 입출력 단자와 각각 연결되는 접속 단자들의 패턴이다. 접속 단자 패턴(11)은 도 7에 도시한 바와 같이 도전성을 갖는 주석(11b)과 도금막(11a)으로 이루어진다. 접속 단자 패턴(11)은 회로기판(20) 몸체의 제1면 상에 형성된 각 라인 패턴(21)의 단부와 대응한다.
각 접속 단자 패턴(11)은 회로기판(20)의 패턴 라인(21)의 일측 단부와 전기적으로 접속되며, 집적회로 칩(10)의 접속 단자 패턴(11)과 회로기판(20)의 패턴 라인(21)은 이방성 도전 필름(30)에 의하여 상호 전기적으로 접속될 수 있다.
이를 위해 도 6 및 도 7(a)에 도시한 바와 같이 패터닝된 접속 단자 패턴(11)이 형성된 집적회로 칩(10)의 접합면 전체에 이방성 도전 필름(30)을 부착한여, 도 7(b)에 도시한 바와 같이 이방성 도전 필름(30)이 부착된 집적회로 칩(10)을 가지게 된다. 이때, 이방성 도전 필름(30)의 전체면적이 집적회로 칩(10)의 접합면보다 더 큰 면적을 가지도록 한다. 이는 후술하겠지만, 집적회로 칩(10)과 회로기판(20)간에 접합 후에, 집적회로 칩(10)과 회로기판(20)과 접하지 않고 돌출된 테두리 영역이 집적회로 칩(10)의 가장자리를 감싸서 집적회로 칩(10)이 회로기판(20)에 접합되는 결합력을 향상시킬 수 있다.
이방성 도전 필름(30)은 ACF(Anisotropic Conductive Film) 필름으로 구현됨이 바람직하다. ACF 필름은, 미세 도전 입자를 접착수지에 혼합시켜 필름(film) 상태로 만들고 한쪽 방향으로만 전기를 통하게 한 이방성 도전막이다. 미세 도전 입자는 Ni, carbon, solder ball로 구현될 수 있다. 즉, 도 8에 도시한 바와 같이 미세 도전 입자가 내장된 ACF 필름을 가열/가압하게 되면 ACF 필름의 상면에 접하는 물체와 ACF 필름의 하면에 접하는 물체가 미세 도전 입자에 의해 전기가 일부 통하게 된다.
한편, 패터닝된 접속 단자 패턴(11)이 형성된 접합면의 전체에 이방성 도전 필름(30)이 부착된 집적회로 칩(10)이 챔버(100)내에 로딩되는 과정(S410)이 있은 후, 라인 패턴(21)이 형성된 회로기판(20)을 챔버(100)내에 로딩시키는 과정(S420)을 가진다. 여기서 회로기판(20)은, 연성 재질의 FPCB 기판이 해당될 수 있는데, 라인 패턴(21)은, FPCB 기판 상에서 도전성을 가지는 라인의 패턴에 해당된다.
집적회로 칩(10)과 회로기판(20)이 챔버(100) 내에 로딩되면, 집적회로 칩(10)을 이동시키거나, 또는 회로기판(20)을 이동시키거나, 또는 집적회로 칩(10)과 회로기판(20)을 동시에 이동시키며 집적회로 칩(10)의 접속 단자 패턴(11)이 회로기판(20)의 라인 패턴(21)과 일치하도록 정렬시키는 과정(S430)을 가진다. 예를 들어, 집적회로 칩(10)의 1번 접속 단자 패턴이 회로기판(20)의 1번 라인 패턴과 일치하도록 하며, 집적회로 칩(10)의 N번 접속 단자 패턴이 회로기판(20)의 N번 라인 패턴과 일치하도록 정렬시킨다. 이러한 정렬은 회로기판(20)에 표시된 식별자(예컨대 '+'자 표시)를 챔버(100)내에서 비전 카메라로 인식하여, 미리 설정한 패턴간의 대응이 되도록 정렬시킬 수 있다.
정렬 과정(S430)이 있은 후, 이방성 도전 필름(30)이 부착된 접합면을 접속 단자 패턴(11)에 정렬된 라인 패턴(21)을 가지는 회로기판(20)에 접합시키는 과정(S440)을 가진다. 이방성 도전 필름(30)의 몸체를 이루는 접착수지의 접착 성분에 의하여 집적회로 칩(10)과 회로기판(20)을 서로 접합시킬 수 있다.
접합시키는 과정(S440)에서, 집적회로 칩(10)과 회로기판(20) 간에 미리 설정된 압력으로 밀착시키며, 압력을 가할 때 집적회로 칩(10)과 회로기판(20)이 위치한 챔버(100) 내의 온도를 미리 설정한 온도 이상으로 유지시킨다.
따라서 도 9(b)에 도시한 바와 같이 집적회로 칩(10)과 회로기판(20)의 패턴 접합이 이루어질 수 있다. 패턴 결합된 단면도를 보면 패턴 접합된 ACF 필름이 압착 눌러져서 미세 도전 입자가 집적회로 칩(10)의 접속 단자 패턴(11)과 회로기판(20)의 라인 패턴(21)을 서로 도전성 도통되게 할 수 있다. 압착되지 않은 패턴 이외의 영역은 비도전성을 가지는 접착수지에 의하여 도전성을 가지지 않게 된다.
접속 단자 패턴(11)은, 복수의 패턴이 일렬로 배치된 구조를 가지는데, 접속 단자 패턴(11)을 이루는 패턴 사이의 간격에 반비례하여 압력의 크기가 결정될 수 있다. 접속 단자 패턴(11)간의 간격이 좁을수록 압력의 크기가 낮게 되도록 하는 것이 바람직하다. 접속 단자 패턴(11)간의 간격이 좁은 상태에서 챔버(100)내의 압력이 높을수록, 접속 단자 패턴(11)이 없는 도전 필름의 영역이 압착될 확률이 커져 도전성을 가질 확률이 커지기 때문이다.
마찬가지로, 접속 단자 패턴(11)을 이루는 패턴 사이의 간격에 반비례하여 온도가 결정될 수 있다. 접속 단자 패턴(11)간의 간격이 좁을수록 챔버(100)내의 온도를 낮게 하는 것이 바람직하다. 접속 단자 패턴(11)간의 간격이 좁은 상태에서 챔버(100)내의 온도를 높게 할 경우, 접속 단자 패턴(11)이 없는 이방성 도전 필름(30)의 영역이 녹게되어 도전성을 가질 확률이 커지기 때문이다.
따라서 본 발명에서는 이방성 도전 필름(30)인 ACF 필름을 집적회로 칩(10)에 부착하여 접합함에 있어서, 접속 단자 패턴(11)이 각 패턴의 폭 70㎛ 이상이며, 패턴 사이의 간격이 20㎛ 이상이 되도록 함이 바람직하다. 접속 단자 패턴(11)의 각 패턴의 폭이 70㎛ 미만일 경우 ACF 필름을 이용하여 패턴 접합시에 도전성 약화될 우려가 있으며, 패턴 사이의 20㎛ 미만으로 될 경우 ACF 필름을 이용하여 패턴 접합시에 패턴 사이의 영역뿐만 아니라 패턴 사이의 영역이 도전성을 가질 우려가 있기 때문이다.
상술한 본 발명의 설명에서의 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것으로, 이 발명의 기술적 사상이 반드시 이 실시예만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경 및 균등한 타의 실시예가 가능한 것이다.
S410:집적회로 칩 로딩 과정
S420:회로기판 로딩 과정
S430:패턴 정렬 과정
S440:접합 본딩 과정

Claims (7)

  1. 패터닝된 접속 단자 패턴이 형성된 접합면의 전체에 이방성 도전 필름이 부착된 집적회로 칩이 챔버에 로딩되는 과정;
    라인 패턴이 형성된 회로기판을 챔버에 로딩시키는 과정;
    상기 집적회로 칩의 접속 단자 패턴이 회로기판의 라인 패턴과 일치하도록 정렬시키는 과정; 및
    상기 이방성 도전 필름이 부착된 접합면을 접속 단자 패턴에 정렬된 라인 패턴을 가지는 회로기판에 접합시키는 과정;을 포함하고
    접합시키는 과정에서, 집적회로 칩과 회로기판 간에 미리 설정된 압력으로 밀착시키며, 상기 압력을 가할 때 집적회로 칩과 회로기판이 위치한 챔버 내의 온도를 미리 설정한 온도 이상으로 유지시키고,
    상기 접속 단자 패턴은 복수의 패턴이 일렬로 배치된 구조를 가지고,
    상기 접속 단자 패턴을 이루는 패턴 사이의 간격에 반비례하여 상기 압력의 크기 및 온도가 결정됨을 특징으로 하는 집적회로 칩의 기판 본딩 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서, 상기 접속 단자 패턴은,
    각 패턴의 폭 70㎛ 이상이며, 패턴 사이의 간격이 20㎛ 이상임을 특징으로 하는 집적회로 칩의 기판 본딩 방법.
  7. 청구항 1에 있어서,
    상기 이방성 도전 필름은 ACF(Anisotropic Conductive Film) 필름이며, 이방성 도전 필름의 전체면적이 집적회로 칩의 접합면보다 더 큰 면적을 가지도록 함을 특징으로 하는 집적회로 칩의 기판 본딩 방법.
KR1020150167569A 2015-11-27 2015-11-27 집적회로 칩의 기판 본딩 방법 KR101631293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150167569A KR101631293B1 (ko) 2015-11-27 2015-11-27 집적회로 칩의 기판 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167569A KR101631293B1 (ko) 2015-11-27 2015-11-27 집적회로 칩의 기판 본딩 방법

Publications (1)

Publication Number Publication Date
KR101631293B1 true KR101631293B1 (ko) 2016-06-16

Family

ID=56355058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167569A KR101631293B1 (ko) 2015-11-27 2015-11-27 집적회로 칩의 기판 본딩 방법

Country Status (1)

Country Link
KR (1) KR101631293B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140607A (ja) * 1997-07-22 1999-02-12 Oki Electric Ind Co Ltd 半導体装置の製造方法と封止部材の製造方法
KR20010069358A (ko) * 2001-03-14 2001-07-25 임종철 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
JP2002141121A (ja) * 2000-11-06 2002-05-17 Hitachi Ltd 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
KR20030008616A (ko) 2001-07-19 2003-01-29 삼성전자 주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR20150001253A (ko) * 2013-06-27 2015-01-06 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 본딩/디본딩 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140607A (ja) * 1997-07-22 1999-02-12 Oki Electric Ind Co Ltd 半導体装置の製造方法と封止部材の製造方法
JP2002141121A (ja) * 2000-11-06 2002-05-17 Hitachi Ltd 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法
KR20010069358A (ko) * 2001-03-14 2001-07-25 임종철 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
KR20030008616A (ko) 2001-07-19 2003-01-29 삼성전자 주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR20150001253A (ko) * 2013-06-27 2015-01-06 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 본딩/디본딩 장치

Similar Documents

Publication Publication Date Title
US5347159A (en) Semiconductor chip assemblies with face-up mounting and rear-surface connection to substrate
US7423335B2 (en) Sensor module package structure and method of the same
US6291259B1 (en) Stackable ball grid array semiconductor package and fabrication method thereof
CN101268548B (zh) 微电子封装及其方法
KR100497997B1 (ko) 반도체 모듈
US7408257B2 (en) Packaging chip and packaging method thereof
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2008244473A (ja) スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法
JP2012182491A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US20120153432A1 (en) Semiconductor device and method for manufacturing same
US20090004776A1 (en) Method of fabricating a memory card using sip/smt hybrid technology
JP2009278064A (ja) 半導体装置とその製造方法
US20080009096A1 (en) Package-on-package and method of fabricating the same
KR20130034310A (ko) 인쇄회로기판 어셈블리
US11218651B2 (en) Image sensor package
JP3668074B2 (ja) 半導体装置およびその製造方法
US20130083492A1 (en) Power module package and method of manufacturing the same
KR101631293B1 (ko) 집적회로 칩의 기판 본딩 방법
TWI581392B (zh) 電子封裝組件
KR20150129799A (ko) 반도체 칩 및 반도체 칩을 가지는 반도체 장치
US20050196907A1 (en) Underfill system for die-over-die arrangements
EP3132662B1 (en) Method to align surface mount packages for thermal enhancement
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
KR100895815B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant